JP3855608B2 - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法 Download PDFInfo
- Publication number
- JP3855608B2 JP3855608B2 JP2000191978A JP2000191978A JP3855608B2 JP 3855608 B2 JP3855608 B2 JP 3855608B2 JP 2000191978 A JP2000191978 A JP 2000191978A JP 2000191978 A JP2000191978 A JP 2000191978A JP 3855608 B2 JP3855608 B2 JP 3855608B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- porous
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、特開平８−２５０７６６号公報に開示されているようにシリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が知られている。
【０００３】
上記公報に記載された電界放射型電子源は、単結晶の半導体基板が必須構成であるから大面積化が困難であって、平面ディスプレイ装置のように大面積の電子源を要する用途には適していないものである。
【０００４】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と導電性薄膜との間に、多孔質多結晶半導体層（たとえば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、たとえば図９に示すように、導電性基板としてのｎ形シリコン基板１１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６のドリフト部６ａ（図示する構成では強電界ドリフト層６の全体がドリフト部６ａとして機能する）を介して金属薄膜よりなる導電性薄膜７が積層され、ｎ形シリコン基板１１の裏面にオーミック電極２が積層された形状に形成される。
【０００５】
図９に示す電界放射型電子源から電子を放出させるには、図１０に示すように、導電性薄膜７に対向配置されたコレクタ電極１２を設け、導電性薄膜７とコレクタ電極１２との間を真空とした状態で、導電性薄膜７がｎ形シリコン基板１１（オーミック電極２）に対して高電位側となるように導電性薄膜７とｎ形シリコン基板１１との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が導電性薄膜７に対して高電位側となるようにコレクタ電極１２と導電性薄膜７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１１から注入された電子が強電界ドリフト層６をドリフトし導電性薄膜７を通して放出される（なお、図１０中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-
の流れを示す）。導電性薄膜７には仕事関数の小さな材料が採用され、導電性薄膜７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００６】
ここで、強電界ドリフト層６のドリフト部６ａは、図１１に示すように、柱状の多結晶シリコンからなるグレイン２１と、グレイン２１の表面に形成された薄いシリコン酸化膜２２と、多結晶シリコンのグレイン２１の間に介在するナノメータオーダの微結晶シリコン２３と、微結晶シリコン２３の表面に形成され微結晶シリコン２３の結晶粒径よりも小さい膜厚の絶縁膜であるシリコン酸化膜２４とを少なくとも含むと考えられる。このドリフト部６ａは上述した処理を行う前の多結晶シリコンに含まれていたグレインの表面が多孔質化し、残されたグレイン２１で結晶状態が維持されているものと考えられる。したがって、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜２４を集中的に通り、注入された電子ｅ-はグレイン２１の間でシリコン酸化膜２４を通る強電界により加速され図１０の矢印Ａの向き（図１１中の上向き）にドリフトする。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、導電性薄膜７を容易にトンネルし真空中に放出される。
【０００７】
上述の構成を有する電界放射型電子源では、導電性薄膜７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極１２と導電性薄膜７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図１０参照）、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、導電性薄膜７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【０００８】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１１を用いているが、ｎ形シリコン基板１１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電体層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板を用いた電界放射型電子源の一例を図１２に示す。図１２に示す電界放射型電子源は、ガラス基板よりなる絶縁性基板１３と、絶縁性基板１３の上に形成したＩＴＯ膜よりなる導電体層８ｂとで構成した導電性基板を用いており、導電体層８ｂには強電界ドリフト層６（つまりドリフト層６ａ）を介して金属薄膜よりなる導電性薄膜７が積層されている。この電界放射型電子源では、強電界ドリフト層６が導電体層８ｂの上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【０００９】
図１２に示す電界放射型電子源から電子を放出させるには、図９に示した電界放射型電子源と同様に導電性薄膜７に対向配置されたコレクタ電極１２を設ける。つまり、図１３に示すように、導電性薄膜７とコレクタ電極１２との間を真空とした状態で、導電性薄膜７が導電体層８ｂに対して高電位側となるように導電性薄膜７と導電体層８ｂとの間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が導電性薄膜７に対して高電位側となるようにコレクタ電極１２と導電性薄膜７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、導電体層８ｂから注入された電子が強電界ドリフト層６をドリフトし導電性薄膜７を通して放出される（なお、図１３中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-の流れを示す）。なお、図１２の電界放射型電子源をディスプレイなどへ応用する場合には、導電体層８ｂをストライプ状にパターニングし、導電性薄膜７を導電体層８ｂに直交する方向のストライプ状に形成すればよい。
【００１０】
【発明が解決しようとする課題】
ところで、上述の強電界ドリフト層６を有する電界放射型電子源では、ドリフト部６ａの表面の法線方向へ電子ｅ-が放出されるという特徴を有している。しかしながら、多結晶シリコンを陽極酸化処理によって多孔質化し、窒化あるいは急速熱酸化による酸化を施してドリフト部６ａを形成しているものであるから、導電性基板上への多結晶シリコン層の堆積時にグレインの成長により多結晶シリコン層の表面に凹凸が形成されてしまい、結果的に、ドリフト部６ａの表面に凹凸が形成されてしまうので、導電性基板と導電性薄膜７との間に電圧を印加した時にドリフト部６ａの表面の凹凸にほぼ沿って等電位面が形成され、電子ｅ-の放出方向のばらつきが大きくなってしまい、高精細なディスプレイなど電子ｅ-の放出方向の許容角度範囲が狭いデバイスへの応用が難しいという不具合があった。すなわち、図１４（ｂ）に示すようにグレイン２１の成長度合が面内で異なる場合には図１４（ａ）に示すように、導電性基板１００上に形成されたドリフト部６ａの表面に凹凸が形成されるので、図１４（ｂ）に示すように電子ｅ-の放出方向が導電性基板１００の厚み方向（同図（ｂ）における上方向）から傾いた方向になってしまうという不具合があった。なお、図１４（ａ）には導電性基板１００上に形成した多結晶シリコン層３の厚み方向の途中までを多孔質化した場合の例を示してあり、図１４（ｂ）において図１１と同じ構成要素には同一の符号を付してある。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜とを備え、導電性薄膜を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし導電性薄膜を通して放出される電界放射型電子源であって、強電界ドリフト層は、表面が平滑化された多結晶シリコン層を多孔質化してから酸化若しくは窒化することにより形成された酸化若しくは窒化した多孔質多結晶シリコン層を有することを特徴とするものであり、多孔質多結晶シリコン層の表面が平滑なので、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質多結晶シリコン層の表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になる。
【００１３】
また、請求項１の発明では、多孔質多結晶シリコン層は、多孔質化された領域の厚みが均一となるように、表面が平滑化された多結晶シリコン層の陽極酸化処理において、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することにより形成されてなるので、陽極酸化処理において多孔質化された領域の厚みをほぼ均一にすることができるから、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用するから、上記多孔質多結晶シリコン層内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができる。
【００１７】
請求項２の発明は、請求項１記載の電界放射型電子源の製造方法であって、導電性基板の一表面上に形成した多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成する前に、前記多結晶シリコン層の表面を平滑化する平滑化工程を備えることを特徴とし、表面が平滑化された前記多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成しているので、従来に比べて強電界ドリフト層の表面を平滑にすることが可能となり、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源を提供することができる。
【００１８】
請求項３の発明は、請求項２の発明において、上記平滑化工程は、電解研磨法により前記多結晶シリコン層の表面を平滑化する工程なので、上記陽極酸化処理に用いる装置を利用して電解研磨法により前記多結晶シリコン層の表面を平滑化するから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００１９】
請求項４の発明は、請求項２の発明において、上記平滑化工程は、反応性イオンエッチング法により前記多結晶シリコン層の表面を平滑化する工程なので、たとえば前記多結晶シリコン層上にシリコン酸化膜やシリコン窒化膜などのマスク材料層を堆積し、マスク材料層を反応性イオンエッチング法によりパターニングすることでマスクを形成した後に陽極酸化処理を行うような場合、マスク材料層のパターニング時にマスク材料層のエッチングに連続して前記多結晶シリコン層の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００２１】
請求項５の発明は、請求項２ないし請求項４の発明において、前記導電性基板として、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けた基板を用い、上記陽極酸化処理は、多孔質化された領域を導電性層に到達させるように前記多結晶シリコン層を多孔質化する処理なので、陽極酸化処理と別途の工程を追加することなしに多孔質化された領域の厚みをほぼ均一にすることができるから、コストアップを防ぐことができる。
【００２３】
【発明の実施の形態】
（第１の実施の形態）
本実施形態では、図３に示すように、電界放射型電子源（以下、電子源という）１０に対向してガラス基板１４を配設し、ガラス基板１４における電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けることによってディスプレイ装置を構成する例を示す。蛍光体層１５はコレクタ電極１２の表面に塗布されており、電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電子源１０と離間させてあり、ガラス基板１４と電子源１０との間に形成される気密空間を真空にしてある。
【００２４】
本実施形態で用いる電子源１０は、図３ないし図５に示すように、ｐ形シリコン基板１６の主表面側に導電体層としての複数本のｎ形領域８ａがストライプ状に形成された導電性基板と、各ｎ形領域８ａにそれぞれ重なる形でストライプ状に形成された酸化した多孔質半導体層たる多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋めてドリフト部６ａとほぼ面一となった多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨ってｎ形領域８ａに直交する方向のストライプ状に形成された複数本の導電性薄膜（たとえば、金薄膜）よりなる導電性薄膜７とを備えている。
【００２５】
上述した電子源１０は、ストライプ状に形成されたｎ形領域８ａと、ｎ形領域８ａに直交するストライプ状に形成された導電性薄膜７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、導電性薄膜７とｎ形領域８ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された導電性薄膜７とｎ形領域８ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、導電性薄膜７とｎ形領域８ａとからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する導電性薄膜７とｎ形領域８ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、ｎ形領域８ａへのコンタクトは、図４に示すようにドリフト部６ａの端部をエッチングしてｎ形領域８ａの表面の一部を露出させることにより形成され、電線Ｗを介して外部回路に接続される。なお、ｎ形領域８ａは、キャリア濃度を１×１０18〜５×１０19ｃｍ-3としてあり、ｎ形領域８ａと導電性薄膜７との間に印加する電圧は１０〜３０Ｖ程度になっている。
【００２６】
以下に、本実施形態における電子源１０の製造過程について説明する。まず図６（ａ）に示す構造を得るために、ｐ形シリコン基板１６の主表面上に熱拡散用あるいはイオン注入用のマスクを設け、次に熱拡散技術あるいはイオン注入技術によってｐ形シリコン基板１６内の主表面側にリン（Ｐ）などのドーパントを導入することによりストライプ状のｎ形領域８ａを形成し、最後にマスクを除去する。
【００２７】
次に、ｎ形領域８ａを形成したｐ形シリコン基板１６の主表面上にＬＰＣＶＤ法により膜厚が１．５μｍのノンドープの多結晶シリコン層３を堆積することにより図６（ｂ）に示す構造が得られる。ただし、多結晶シリコン層３の成膜方法は、ＬＰＣＶＤ法に限定されるものではなく、たとえばスパッタ法あるいはプラズマＣＶＤ法によってアモルファスシリコン層を形成した後、アモルファスシリコン層に対してアニール処理を行うことにより結晶化させて多結晶シリコン層３を形成する方法でもよい。
【００２８】
その後、多結晶シリコン層３の上にマスク層としてのフォトレジスト層を塗布形成し、フォトリソグラフィ技術によってｎ形領域８ａの上方の部位を開孔することにより図６（ｃ）のようにストライプ状にパターニングされたレジスト層９が形成される。
【００２９】
さらに、ｐ形シリコン基板１６の裏面に図示しないオーミック電極を形成した後、前記レジスト層９をマスクとして利用し半導体層たる多結晶シリコン層３の表面を平滑化する平滑化工程を行い、続いて陽極酸化処理を施すことにより、多結晶シリコン層３に多孔質半導体層たる多孔質多結晶シリコン層を形成する。平滑化工程は、陽極酸化処理にて用いる図７に示す装置を利用して電解研磨法により行われる。すなわち、フッ酸とエタノールと水とを適量混合した電解液を投入した処理槽３１を恒温水槽３２の中に入れて電解液の温度を制御し、図６（ｃ）のように導電性基板と多結晶シリコン相３とが形成された被処理部３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に適宜の通電時間だけ通電する。このときの電流密度を１．５ｍＡ／ｃｍ2以下の電流密度とする（なお、通電電流の電流値はガルバノスタット３６により制御される）ことにより、多結晶シリコン層３が多孔質化されずに多結晶シリコン層３の表面が電解研磨され、多結晶シリコン層３の表面を平滑化することができる。すなわち、多結晶シリコン層３の堆積時におけるグレインの成長に起因した多結晶シリコン層３表面の凹凸による表面ラフネスを小さくすることができる。
【００３０】
陽極酸化処理は、フッ酸とエタノールと水とを適量混合したエッチャントを投入した処理槽３１を恒温水槽３２の中に入れて電解液の温度を制御し、上述の平滑化工程が終了した被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に通電する。この間には多結晶シリコン層３の露出した部分にランプ３４からの光照射を行う。ｐ形シリコン基板１６と対極３３との間に通電する電流パターンは、ファンクションジェネレータ３５およびガルバノスタット３６により制御される。つまり、ファンクションジェネレータ３５では通電電流の極性および通電時間を制御し、ガルバノスタット３６では通電電流の電流値を制御する。本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極とする期間と負極とする期間を交互に設けてあり、各期間にそれぞれパルス状の電流を通電する。
【００３１】
ここに、多孔質化はｐ形シリコン基板１６を正極とする期間に進行し、多孔質化された領域は電流が流れやすくなる。一方、ｐ形シリコン基板１６を負極とする期間には電解によるガスが多孔質化された領域付近に発生し、次にｐ形シリコン基板１６を正極とするときの多孔質化を抑制することになる。つまり、ｐ形シリコン基板１６を正極とする期間において多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域はほぼ均一な厚みになるのである。
【００３２】
パルス状の電流の１回当たりの通電期間（つまりパルス幅）や１回当たりの電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。また、上述のようにフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、ｐ形シリコン基板１６を正極とする期間には電流密度が１〜２００ｍＡ／ｃｍ2、ｐ形シリコン基板１６を負極とする期間には電流密度が−２〜−１００ｍＡ／ｃｍ2になるようにパルス状の電流を通電するのが望ましい。また、正極とする期間においてパルス状の電流の時間幅は１秒以下とするのが望ましい。
【００３３】
上述のような陽極酸化処理によってストライプ状の多孔質多結晶シリコン層５が形成される。その後、レジスト層９を除去することにより図６（ｄ）に示す構造が得られる。ただし、多孔質化は多結晶シリコン層３の厚み方向の途中までとしてある。また、陽極酸化処理の際の通電方向を交互に変化させるとともに電流をパルス状に通電したことによって、図２に示すように、多孔質の領域Ｄｐの厚みをほぼ均一にすることが可能になる。
【００３４】
陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で多孔質多結晶シリコン層５を急速熱酸化（ＲＴＯ）することによって、酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図６（ｅ）に示す構造が得られる。ただし、ドリフト部６ａにおける酸化した多孔質多結晶シリコン層は厚み方向の途中まで形成されている。
【００３５】
その後、ドリフト部６ａと分離部６ｂとを有する強電界ドリフト層６上に、ストライプ状の開口パターンを有するメタルマスクを用いて蒸着法によって、金薄膜よりなるストライプ状の導電性薄膜７が形成され、図６（ｆ）に示す構造の電子源１０が得られる。導電性薄膜７は膜厚を１０ｎｍとしてある。導電性薄膜７のパターニング方法としては、フォトリソグラフィ技術およびエッチング技術を利用してもよいし、フォトリソグラフィ技術およびリフトオフ法を利用してもよい。
【００３６】
ところで、上述の従来の電界放射型電子源では、図１４に示すように、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みが不均一になっていた。これは、従来の陽極酸化処理において、導電性基板に多結晶シリコン層を形成した被処理物を対極とともに電解液に浸漬した状態で、導電性基板の導電体層８ｂを正極として導電性基板と対極との間に定電流を連続的に通電していることに起因していると考えられる。つまり、多結晶シリコンが多孔質化される速度にはばらつきがあり、先に多孔質化された部分に電荷が集中することになるから、定電流を連続的に通電していると電界の集中する部位の周辺の多孔質化が集中的に促進されるからであると考えられる。
【００３７】
上述したように、ドリフト部６ａでは多孔質化された領域Ｄｐに存在する微結晶シリコン２３の表面に形成されたシリコン酸化膜２４において電界がもっとも強くなるから、多孔質化された領域Ｄｐの厚みが不均一であると強電界ドリフト層６の各領域での電界強度にばらつきが生じることになる。つまり、導電性薄膜７の全面から一様に電子を放出させることができず、導電性薄膜７から放出される電子のエネルギに場所による分布が生じることになる。
【００３８】
その結果、従来の電界放射型電子源をディスプレイ装置の電子源に用いるとすれば、ディスプレイ装置の画面に輝度むらが生じることになる。また、多孔質の領域Ｄｐの厚みが図１４に示すような分布であると、ドリフト部６ａの内部では電界強度の小さい部分が多くなって、このような部位では極端な場合には電子の放出がなされず、結局は電子源全体としての電子放出効率を十分に高めることができない場合もある。ディスプレイ装置の電子源では電子放出効率の低いと輝度を高めることができず画面が暗くなる。
【００３９】
しかしながら、本実施形態では、上述したように、ドリフト部６ａを形成する陽極酸化処理においてパルス状の電流を与え、かつ通電時の極性を交互に反転させたことによって、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みをほぼ均一にすることができる。その結果、ｎ形領域８ａと導電性薄膜７との組として選択されたドリフト部６ａでは、ほぼ全面から電子を放出させることが可能になり、多孔質化された領域Ｄｐの厚みが不均一である場合に比較すると、電子の放出効率が高まるとともに電子の放出量が多くなる。
【００４０】
また、本実施形態では、半導体層たる多結晶シリコン層３を陽極酸化処理にて多孔質化する前に、多結晶シリコン層３の表面を平滑化する平滑化工程を備えているので、ドリフト部６ａの表面が平滑となる。したがって、図１（ａ）に示すように、導電性基板１００の一表面側に形成されるドリフト部６ａの表面が平滑なので（つまり、酸化した多孔質多結晶シリコン層の表面が平滑なので）、導電性薄膜７を導電性基板１００に対して正極として電圧を印加したときにドリフト部６ａの表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、同図（ｂ）に示すように電子ｅ-の放出方向が導電性基板１００の厚み方向（同図（ｂ）における上方向）に揃い、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になる。しかも、酸化した多孔質多結晶シリコン層は、多孔質化された領域Ｄｐの厚みをほぼ均一としてあるので、導電性薄膜７を導電性基板１００に対して正極として電圧を印加したときに多孔質化された領域Ｄｐにほぼ均等に電界が作用するから、ドリフト部６ａ内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができる。
【００４１】
ここにおいて、酸化した多孔質多結晶シリコン層は、表面ラフネスを当該多孔質多結晶シリコン層の厚さ以下とすることが望ましい。電子の放出効率を高めるには、ドリフト部６ａの厚さを薄くすることが望ましく、ドリフト部６ａの厚さを薄くするほど表面ラフネスを小さくする必要がある。要するに、ドリフト部６ａの厚さが厚くなると、表面に凹凸があっても表面近傍の等電位面が導電性基板１００の表面にほぼ平行となるが、ドリフト部６ａの厚さが薄くなると、表面の凹凸に沿って表面近傍の等電位面が形成されるので、ドリフト部６ａの厚さが薄くなるほど表面ラフネスの許容値を小さくする必要がある。
【００４２】
また、ドリフト部６ａのうち酸化した多孔質多結晶シリコン層は、表面の法線と導電性基板１００の厚み方向に直交する仮想表面とのなす角度が、放出電子の到達面（本実施形態では、蛍光体層１５の表面）で規定される許容角度範囲内に分布している。ここに、許容角度範囲とは、高精細なディスプレイを実現する際に電子の放出方向に関して許容できる角度範囲を意味している。
【００４３】
なお、陽極酸化処理時にはマスクとしてレジスト層９を利用したが、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用してもよく、酸化シリコン膜や窒化シリコン膜を利用した場合には、陽極酸化処理後にマスクを除去する工程は不要である。また、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用する場合には、酸化シリコン膜や窒化シリコン膜よりなるマスク材料層を反応性イオンエッチング法によりパターニングし、連続して多結晶シリコン層３の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで陽極酸化処理前の多結晶シリコン層３の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００４４】
また、本実施形態では、導電性基板としてｐ形シリコン基板１６を採用し、導電体層としてｎ形領域８ａを採用しているが、導電性基板はｐ形シリコン基板に限定されるものではなく、導電体層もｎ形領域８ａに限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる導電体層を設けたものを導電性基板として用いてもよい。強電界ドリフト層６は多孔質多結晶シリコン層５を酸化して形成されているが、多孔質多結晶シリコン層５を窒化して形成してもよく、また、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体を多孔質化しても採用することが可能であり、いずれの場合も上述のようなパルス状の電流の極性を交互に反転させるようにした陽極酸化処理によってドリフト部６ａを形成することで、ドリフト部６ａにおける多孔質化された領域Ｄｐの厚みをほぼ均一にすることができる。導電性薄膜７の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。さらに、導電性薄膜７の膜厚を１０ｎｍとしたが膜厚についても適宜に選択することができる。
【００４５】
（第２の実施の形態）
本実施形態では、ガラス基板の一表面に導電体層としての白金薄膜を設けたものを導電性基板として用いる。ガラス基板の材料は製造過程における処理温度に応じて、石英ガラス、無アルカリガラス、低アルカリガラス、ソーダライムガラスから選択される。また、導電体層として白金を選択しているのはフッ酸に対して耐食性を有するからである。
【００４６】
しかして、本実施形態では、ガラス基板である絶縁性基板１３の一表面にスパッタ法によって０．２μｍの白金薄膜を導電体層８ｂとして形成し、その後、図８（ａ）のように、イオンミリングによって導電体層８ｂをストライプ状にパターニングする。
【００４７】
次に、図８（ｂ）のように絶縁性基板１３および導電体層８ｂを覆うようにノンドープの多結晶シリコン層３を０．５μｍの厚みになるように成膜し、さらに図８（ｃ）のように、導電体層８ｂの上の多結晶シリコン層３を残すようにしてＲＩＥによるパターニングを行う。このパターンニングにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンが形成されることになる。そこで、導電体層８ｂを一方の電極として第１の実施の形態と同様の多結晶シリコン層３の平滑化処理を行った後、陽極酸化処理を行い、多結晶シリコン層３の多孔質化を行う。多孔質化の深さは多結晶シリコン層３の厚みにほぼ等しくし、多孔質化の領域を導電体層８ｂにほぼ到達させる。ここで、陽極酸化処理の際に電解液がフッ酸を含んでいても導電体層８ｂはフッ酸に対する耐食性を有するから導電体層８ｂが腐食されることはない。陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化（ＲＴＯ）することによって、酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成される。
【００４８】
その後、図８（ｄ）のように、絶縁性基板１３およびドリフト部６ａを覆うようにＥＢ蒸着によって金薄膜を形成し、パターニングによってストライプ状の導電性薄膜７が形成され、電子源１０を形成することができる。
【００４９】
ただし、本実施形態では絶縁性基板１３に多結晶シリコン層３を設けているから、電子源の周辺部分で多結晶シリコン層３に半導体素子を形成することによって電子源の駆動回路などを絶縁性基板１３に一括して形成することができる。
【００５０】
本実施形態ではドリフト部６ａにおける多孔質化の領域の厚みが多結晶シリコン層３の厚みにほぼ等しいから、ドリフト層６ａにおける多孔質化された部分に全電圧が印加されることになり、印加した電圧を無駄なく電子の放出に利用することができて電子の放出量を大きくすることができる。なお、導電性基板として絶縁性基板１３に導電体層８ｂを設けたものを用いているが、フッ酸に対する耐食性を有する材料であれば白金以外でもよく、他の導電性材料を耐食性材料で保護することにより導電体層を形成してもよい。他の構成および動作は第１の実施の形態と同様である。
【００５１】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜とを備え、導電性薄膜を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし導電性薄膜を通して放出される電界放射型電子源であって、強電界ドリフト層は、表面が平滑化された多結晶シリコン層を多孔質化してから酸化若しくは窒化することにより形成された酸化若しくは窒化した多孔質多結晶シリコン層を有するものであり、多孔質多結晶シリコン層の表面が平滑なので、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質多結晶シリコン層の表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になるという効果がある。
【００５２】
また、請求項１の発明では、多孔質多結晶シリコン層は、多孔質化された領域の厚みが均一となるように、表面が平滑化された多結晶シリコン層の陽極酸化処理において、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することにより形成されてなるので、陽極酸化処理において多孔質化された領域の厚みをほぼ均一にすることができるから、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用するから、上記多孔質多結晶シリコン層内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができるという効果がある。
【００５４】
請求項２の発明は、請求項１記載の電界放射型電子源の製造方法であって、導電性基板の一表面上に形成した多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成する前に、前記多結晶シリコン層の表面を平滑化する平滑化工程を備えるので、表面が平滑化された前記多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成しているから、従来に比べて強電界ドリフト層の表面を平滑にすることが可能となり、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源を提供することができるという効果がある。
【００５５】
請求項３の発明は、請求項２の発明において、上記平滑化工程は、電解研磨法により前記多結晶シリコン層の表面を平滑化する工程なので、上記陽極酸化処理に用いる装置を利用して電解研磨法により前記多結晶シリコン層の表面を平滑化するから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができるという効果がある。
【００５６】
請求項４の発明は、請求項２の発明において、上記平滑化工程は、反応性イオンエッチング法により前記多結晶シリコン層の表面を平滑化する工程なので、たとえば前記多結晶シリコン層上にシリコン酸化膜やシリコン窒化膜などのマスク材料層を堆積し、マスク材料層を反応性イオンエッチング法によりパターニングすることでマスクを形成した後に陽極酸化処理を行うような場合、マスク材料層のパターニング時にマスク材料層のエッチングに連続して前記多結晶シリコン層の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができるという効果がある。
【００５８】
請求項５の発明は、請求項２ないし請求項４の発明において、前記導電性基板として、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けた基板を用い、上記陽極酸化処理は、多孔質化された領域を導電性層に到達させるように前記多結晶シリコン層を多孔質化する処理なので、陽極酸化処理と別途の工程を追加することなしに多孔質化された領域の厚みをほぼ均一にすることができるから、コストアップを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における電子の放出方向の説明図である。
【図２】本発明の第１の実施の形態を示す断面図である。
【図３】同上の概略斜視図である。
【図４】同上の要部斜視図である。
【図５】同上の断面図である。
【図６】同上の製造過程を示す主要部の工程図である。
【図７】同上の製造装置の概略構成図である。
【図８】本発明の第２の実施の形態を示す主要部の工程図である。
【図９】従来例を示す断面図である。
【図１０】同上の動作説明図である。
【図１１】同上の原理説明図である。
【図１２】他の従来例を示す断面図である。
【図１３】同上の動作説明図である。
【図１４】従来例の問題点の説明図である。
【図１５】従来の問題点を示す断面図である。
【符号の説明】
６ 強電界ドリフト層
７ 導電性薄膜
３ 多結晶シリコン層
２１ グレイン
２２ シリコン酸化膜
２３ 微結晶シリコン
２４ シリコン酸化膜
１００ 導電性基板
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、特開平８−２５０７６６号公報に開示されているようにシリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が知られている。
【０００３】
上記公報に記載された電界放射型電子源は、単結晶の半導体基板が必須構成であるから大面積化が困難であって、平面ディスプレイ装置のように大面積の電子源を要する用途には適していないものである。
【０００４】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と導電性薄膜との間に、多孔質多結晶半導体層（たとえば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、たとえば図９に示すように、導電性基板としてのｎ形シリコン基板１１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６のドリフト部６ａ（図示する構成では強電界ドリフト層６の全体がドリフト部６ａとして機能する）を介して金属薄膜よりなる導電性薄膜７が積層され、ｎ形シリコン基板１１の裏面にオーミック電極２が積層された形状に形成される。
【０００５】
図９に示す電界放射型電子源から電子を放出させるには、図１０に示すように、導電性薄膜７に対向配置されたコレクタ電極１２を設け、導電性薄膜７とコレクタ電極１２との間を真空とした状態で、導電性薄膜７がｎ形シリコン基板１１（オーミック電極２）に対して高電位側となるように導電性薄膜７とｎ形シリコン基板１１との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が導電性薄膜７に対して高電位側となるようにコレクタ電極１２と導電性薄膜７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１１から注入された電子が強電界ドリフト層６をドリフトし導電性薄膜７を通して放出される（なお、図１０中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-
の流れを示す）。導電性薄膜７には仕事関数の小さな材料が採用され、導電性薄膜７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００６】
ここで、強電界ドリフト層６のドリフト部６ａは、図１１に示すように、柱状の多結晶シリコンからなるグレイン２１と、グレイン２１の表面に形成された薄いシリコン酸化膜２２と、多結晶シリコンのグレイン２１の間に介在するナノメータオーダの微結晶シリコン２３と、微結晶シリコン２３の表面に形成され微結晶シリコン２３の結晶粒径よりも小さい膜厚の絶縁膜であるシリコン酸化膜２４とを少なくとも含むと考えられる。このドリフト部６ａは上述した処理を行う前の多結晶シリコンに含まれていたグレインの表面が多孔質化し、残されたグレイン２１で結晶状態が維持されているものと考えられる。したがって、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜２４を集中的に通り、注入された電子ｅ-はグレイン２１の間でシリコン酸化膜２４を通る強電界により加速され図１０の矢印Ａの向き（図１１中の上向き）にドリフトする。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、導電性薄膜７を容易にトンネルし真空中に放出される。
【０００７】
上述の構成を有する電界放射型電子源では、導電性薄膜７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極１２と導電性薄膜７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図１０参照）、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、導電性薄膜７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【０００８】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１１を用いているが、ｎ形シリコン基板１１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電体層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板を用いた電界放射型電子源の一例を図１２に示す。図１２に示す電界放射型電子源は、ガラス基板よりなる絶縁性基板１３と、絶縁性基板１３の上に形成したＩＴＯ膜よりなる導電体層８ｂとで構成した導電性基板を用いており、導電体層８ｂには強電界ドリフト層６（つまりドリフト層６ａ）を介して金属薄膜よりなる導電性薄膜７が積層されている。この電界放射型電子源では、強電界ドリフト層６が導電体層８ｂの上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【０００９】
図１２に示す電界放射型電子源から電子を放出させるには、図９に示した電界放射型電子源と同様に導電性薄膜７に対向配置されたコレクタ電極１２を設ける。つまり、図１３に示すように、導電性薄膜７とコレクタ電極１２との間を真空とした状態で、導電性薄膜７が導電体層８ｂに対して高電位側となるように導電性薄膜７と導電体層８ｂとの間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が導電性薄膜７に対して高電位側となるようにコレクタ電極１２と導電性薄膜７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、導電体層８ｂから注入された電子が強電界ドリフト層６をドリフトし導電性薄膜７を通して放出される（なお、図１３中の一点鎖線は導電性薄膜７を通して放出された電子ｅ-の流れを示す）。なお、図１２の電界放射型電子源をディスプレイなどへ応用する場合には、導電体層８ｂをストライプ状にパターニングし、導電性薄膜７を導電体層８ｂに直交する方向のストライプ状に形成すればよい。
【００１０】
【発明が解決しようとする課題】
ところで、上述の強電界ドリフト層６を有する電界放射型電子源では、ドリフト部６ａの表面の法線方向へ電子ｅ-が放出されるという特徴を有している。しかしながら、多結晶シリコンを陽極酸化処理によって多孔質化し、窒化あるいは急速熱酸化による酸化を施してドリフト部６ａを形成しているものであるから、導電性基板上への多結晶シリコン層の堆積時にグレインの成長により多結晶シリコン層の表面に凹凸が形成されてしまい、結果的に、ドリフト部６ａの表面に凹凸が形成されてしまうので、導電性基板と導電性薄膜７との間に電圧を印加した時にドリフト部６ａの表面の凹凸にほぼ沿って等電位面が形成され、電子ｅ-の放出方向のばらつきが大きくなってしまい、高精細なディスプレイなど電子ｅ-の放出方向の許容角度範囲が狭いデバイスへの応用が難しいという不具合があった。すなわち、図１４（ｂ）に示すようにグレイン２１の成長度合が面内で異なる場合には図１４（ａ）に示すように、導電性基板１００上に形成されたドリフト部６ａの表面に凹凸が形成されるので、図１４（ｂ）に示すように電子ｅ-の放出方向が導電性基板１００の厚み方向（同図（ｂ）における上方向）から傾いた方向になってしまうという不具合があった。なお、図１４（ａ）には導電性基板１００上に形成した多結晶シリコン層３の厚み方向の途中までを多孔質化した場合の例を示してあり、図１４（ｂ）において図１１と同じ構成要素には同一の符号を付してある。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜とを備え、導電性薄膜を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし導電性薄膜を通して放出される電界放射型電子源であって、強電界ドリフト層は、表面が平滑化された多結晶シリコン層を多孔質化してから酸化若しくは窒化することにより形成された酸化若しくは窒化した多孔質多結晶シリコン層を有することを特徴とするものであり、多孔質多結晶シリコン層の表面が平滑なので、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質多結晶シリコン層の表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になる。
【００１３】
また、請求項１の発明では、多孔質多結晶シリコン層は、多孔質化された領域の厚みが均一となるように、表面が平滑化された多結晶シリコン層の陽極酸化処理において、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することにより形成されてなるので、陽極酸化処理において多孔質化された領域の厚みをほぼ均一にすることができるから、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用するから、上記多孔質多結晶シリコン層内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができる。
【００１７】
請求項２の発明は、請求項１記載の電界放射型電子源の製造方法であって、導電性基板の一表面上に形成した多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成する前に、前記多結晶シリコン層の表面を平滑化する平滑化工程を備えることを特徴とし、表面が平滑化された前記多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成しているので、従来に比べて強電界ドリフト層の表面を平滑にすることが可能となり、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源を提供することができる。
【００１８】
請求項３の発明は、請求項２の発明において、上記平滑化工程は、電解研磨法により前記多結晶シリコン層の表面を平滑化する工程なので、上記陽極酸化処理に用いる装置を利用して電解研磨法により前記多結晶シリコン層の表面を平滑化するから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００１９】
請求項４の発明は、請求項２の発明において、上記平滑化工程は、反応性イオンエッチング法により前記多結晶シリコン層の表面を平滑化する工程なので、たとえば前記多結晶シリコン層上にシリコン酸化膜やシリコン窒化膜などのマスク材料層を堆積し、マスク材料層を反応性イオンエッチング法によりパターニングすることでマスクを形成した後に陽極酸化処理を行うような場合、マスク材料層のパターニング時にマスク材料層のエッチングに連続して前記多結晶シリコン層の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００２１】
請求項５の発明は、請求項２ないし請求項４の発明において、前記導電性基板として、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けた基板を用い、上記陽極酸化処理は、多孔質化された領域を導電性層に到達させるように前記多結晶シリコン層を多孔質化する処理なので、陽極酸化処理と別途の工程を追加することなしに多孔質化された領域の厚みをほぼ均一にすることができるから、コストアップを防ぐことができる。
【００２３】
【発明の実施の形態】
（第１の実施の形態）
本実施形態では、図３に示すように、電界放射型電子源（以下、電子源という）１０に対向してガラス基板１４を配設し、ガラス基板１４における電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けることによってディスプレイ装置を構成する例を示す。蛍光体層１５はコレクタ電極１２の表面に塗布されており、電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電子源１０と離間させてあり、ガラス基板１４と電子源１０との間に形成される気密空間を真空にしてある。
【００２４】
本実施形態で用いる電子源１０は、図３ないし図５に示すように、ｐ形シリコン基板１６の主表面側に導電体層としての複数本のｎ形領域８ａがストライプ状に形成された導電性基板と、各ｎ形領域８ａにそれぞれ重なる形でストライプ状に形成された酸化した多孔質半導体層たる多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋めてドリフト部６ａとほぼ面一となった多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨ってｎ形領域８ａに直交する方向のストライプ状に形成された複数本の導電性薄膜（たとえば、金薄膜）よりなる導電性薄膜７とを備えている。
【００２５】
上述した電子源１０は、ストライプ状に形成されたｎ形領域８ａと、ｎ形領域８ａに直交するストライプ状に形成された導電性薄膜７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、導電性薄膜７とｎ形領域８ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された導電性薄膜７とｎ形領域８ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、導電性薄膜７とｎ形領域８ａとからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する導電性薄膜７とｎ形領域８ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、ｎ形領域８ａへのコンタクトは、図４に示すようにドリフト部６ａの端部をエッチングしてｎ形領域８ａの表面の一部を露出させることにより形成され、電線Ｗを介して外部回路に接続される。なお、ｎ形領域８ａは、キャリア濃度を１×１０18〜５×１０19ｃｍ-3としてあり、ｎ形領域８ａと導電性薄膜７との間に印加する電圧は１０〜３０Ｖ程度になっている。
【００２６】
以下に、本実施形態における電子源１０の製造過程について説明する。まず図６（ａ）に示す構造を得るために、ｐ形シリコン基板１６の主表面上に熱拡散用あるいはイオン注入用のマスクを設け、次に熱拡散技術あるいはイオン注入技術によってｐ形シリコン基板１６内の主表面側にリン（Ｐ）などのドーパントを導入することによりストライプ状のｎ形領域８ａを形成し、最後にマスクを除去する。
【００２７】
次に、ｎ形領域８ａを形成したｐ形シリコン基板１６の主表面上にＬＰＣＶＤ法により膜厚が１．５μｍのノンドープの多結晶シリコン層３を堆積することにより図６（ｂ）に示す構造が得られる。ただし、多結晶シリコン層３の成膜方法は、ＬＰＣＶＤ法に限定されるものではなく、たとえばスパッタ法あるいはプラズマＣＶＤ法によってアモルファスシリコン層を形成した後、アモルファスシリコン層に対してアニール処理を行うことにより結晶化させて多結晶シリコン層３を形成する方法でもよい。
【００２８】
その後、多結晶シリコン層３の上にマスク層としてのフォトレジスト層を塗布形成し、フォトリソグラフィ技術によってｎ形領域８ａの上方の部位を開孔することにより図６（ｃ）のようにストライプ状にパターニングされたレジスト層９が形成される。
【００２９】
さらに、ｐ形シリコン基板１６の裏面に図示しないオーミック電極を形成した後、前記レジスト層９をマスクとして利用し半導体層たる多結晶シリコン層３の表面を平滑化する平滑化工程を行い、続いて陽極酸化処理を施すことにより、多結晶シリコン層３に多孔質半導体層たる多孔質多結晶シリコン層を形成する。平滑化工程は、陽極酸化処理にて用いる図７に示す装置を利用して電解研磨法により行われる。すなわち、フッ酸とエタノールと水とを適量混合した電解液を投入した処理槽３１を恒温水槽３２の中に入れて電解液の温度を制御し、図６（ｃ）のように導電性基板と多結晶シリコン相３とが形成された被処理部３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に適宜の通電時間だけ通電する。このときの電流密度を１．５ｍＡ／ｃｍ2以下の電流密度とする（なお、通電電流の電流値はガルバノスタット３６により制御される）ことにより、多結晶シリコン層３が多孔質化されずに多結晶シリコン層３の表面が電解研磨され、多結晶シリコン層３の表面を平滑化することができる。すなわち、多結晶シリコン層３の堆積時におけるグレインの成長に起因した多結晶シリコン層３表面の凹凸による表面ラフネスを小さくすることができる。
【００３０】
陽極酸化処理は、フッ酸とエタノールと水とを適量混合したエッチャントを投入した処理槽３１を恒温水槽３２の中に入れて電解液の温度を制御し、上述の平滑化工程が終了した被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に通電する。この間には多結晶シリコン層３の露出した部分にランプ３４からの光照射を行う。ｐ形シリコン基板１６と対極３３との間に通電する電流パターンは、ファンクションジェネレータ３５およびガルバノスタット３６により制御される。つまり、ファンクションジェネレータ３５では通電電流の極性および通電時間を制御し、ガルバノスタット３６では通電電流の電流値を制御する。本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極とする期間と負極とする期間を交互に設けてあり、各期間にそれぞれパルス状の電流を通電する。
【００３１】
ここに、多孔質化はｐ形シリコン基板１６を正極とする期間に進行し、多孔質化された領域は電流が流れやすくなる。一方、ｐ形シリコン基板１６を負極とする期間には電解によるガスが多孔質化された領域付近に発生し、次にｐ形シリコン基板１６を正極とするときの多孔質化を抑制することになる。つまり、ｐ形シリコン基板１６を正極とする期間において多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域はほぼ均一な厚みになるのである。
【００３２】
パルス状の電流の１回当たりの通電期間（つまりパルス幅）や１回当たりの電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。また、上述のようにフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、ｐ形シリコン基板１６を正極とする期間には電流密度が１〜２００ｍＡ／ｃｍ2、ｐ形シリコン基板１６を負極とする期間には電流密度が−２〜−１００ｍＡ／ｃｍ2になるようにパルス状の電流を通電するのが望ましい。また、正極とする期間においてパルス状の電流の時間幅は１秒以下とするのが望ましい。
【００３３】
上述のような陽極酸化処理によってストライプ状の多孔質多結晶シリコン層５が形成される。その後、レジスト層９を除去することにより図６（ｄ）に示す構造が得られる。ただし、多孔質化は多結晶シリコン層３の厚み方向の途中までとしてある。また、陽極酸化処理の際の通電方向を交互に変化させるとともに電流をパルス状に通電したことによって、図２に示すように、多孔質の領域Ｄｐの厚みをほぼ均一にすることが可能になる。
【００３４】
陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で多孔質多結晶シリコン層５を急速熱酸化（ＲＴＯ）することによって、酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図６（ｅ）に示す構造が得られる。ただし、ドリフト部６ａにおける酸化した多孔質多結晶シリコン層は厚み方向の途中まで形成されている。
【００３５】
その後、ドリフト部６ａと分離部６ｂとを有する強電界ドリフト層６上に、ストライプ状の開口パターンを有するメタルマスクを用いて蒸着法によって、金薄膜よりなるストライプ状の導電性薄膜７が形成され、図６（ｆ）に示す構造の電子源１０が得られる。導電性薄膜７は膜厚を１０ｎｍとしてある。導電性薄膜７のパターニング方法としては、フォトリソグラフィ技術およびエッチング技術を利用してもよいし、フォトリソグラフィ技術およびリフトオフ法を利用してもよい。
【００３６】
ところで、上述の従来の電界放射型電子源では、図１４に示すように、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みが不均一になっていた。これは、従来の陽極酸化処理において、導電性基板に多結晶シリコン層を形成した被処理物を対極とともに電解液に浸漬した状態で、導電性基板の導電体層８ｂを正極として導電性基板と対極との間に定電流を連続的に通電していることに起因していると考えられる。つまり、多結晶シリコンが多孔質化される速度にはばらつきがあり、先に多孔質化された部分に電荷が集中することになるから、定電流を連続的に通電していると電界の集中する部位の周辺の多孔質化が集中的に促進されるからであると考えられる。
【００３７】
上述したように、ドリフト部６ａでは多孔質化された領域Ｄｐに存在する微結晶シリコン２３の表面に形成されたシリコン酸化膜２４において電界がもっとも強くなるから、多孔質化された領域Ｄｐの厚みが不均一であると強電界ドリフト層６の各領域での電界強度にばらつきが生じることになる。つまり、導電性薄膜７の全面から一様に電子を放出させることができず、導電性薄膜７から放出される電子のエネルギに場所による分布が生じることになる。
【００３８】
その結果、従来の電界放射型電子源をディスプレイ装置の電子源に用いるとすれば、ディスプレイ装置の画面に輝度むらが生じることになる。また、多孔質の領域Ｄｐの厚みが図１４に示すような分布であると、ドリフト部６ａの内部では電界強度の小さい部分が多くなって、このような部位では極端な場合には電子の放出がなされず、結局は電子源全体としての電子放出効率を十分に高めることができない場合もある。ディスプレイ装置の電子源では電子放出効率の低いと輝度を高めることができず画面が暗くなる。
【００３９】
しかしながら、本実施形態では、上述したように、ドリフト部６ａを形成する陽極酸化処理においてパルス状の電流を与え、かつ通電時の極性を交互に反転させたことによって、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みをほぼ均一にすることができる。その結果、ｎ形領域８ａと導電性薄膜７との組として選択されたドリフト部６ａでは、ほぼ全面から電子を放出させることが可能になり、多孔質化された領域Ｄｐの厚みが不均一である場合に比較すると、電子の放出効率が高まるとともに電子の放出量が多くなる。
【００４０】
また、本実施形態では、半導体層たる多結晶シリコン層３を陽極酸化処理にて多孔質化する前に、多結晶シリコン層３の表面を平滑化する平滑化工程を備えているので、ドリフト部６ａの表面が平滑となる。したがって、図１（ａ）に示すように、導電性基板１００の一表面側に形成されるドリフト部６ａの表面が平滑なので（つまり、酸化した多孔質多結晶シリコン層の表面が平滑なので）、導電性薄膜７を導電性基板１００に対して正極として電圧を印加したときにドリフト部６ａの表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、同図（ｂ）に示すように電子ｅ-の放出方向が導電性基板１００の厚み方向（同図（ｂ）における上方向）に揃い、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になる。しかも、酸化した多孔質多結晶シリコン層は、多孔質化された領域Ｄｐの厚みをほぼ均一としてあるので、導電性薄膜７を導電性基板１００に対して正極として電圧を印加したときに多孔質化された領域Ｄｐにほぼ均等に電界が作用するから、ドリフト部６ａ内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができる。
【００４１】
ここにおいて、酸化した多孔質多結晶シリコン層は、表面ラフネスを当該多孔質多結晶シリコン層の厚さ以下とすることが望ましい。電子の放出効率を高めるには、ドリフト部６ａの厚さを薄くすることが望ましく、ドリフト部６ａの厚さを薄くするほど表面ラフネスを小さくする必要がある。要するに、ドリフト部６ａの厚さが厚くなると、表面に凹凸があっても表面近傍の等電位面が導電性基板１００の表面にほぼ平行となるが、ドリフト部６ａの厚さが薄くなると、表面の凹凸に沿って表面近傍の等電位面が形成されるので、ドリフト部６ａの厚さが薄くなるほど表面ラフネスの許容値を小さくする必要がある。
【００４２】
また、ドリフト部６ａのうち酸化した多孔質多結晶シリコン層は、表面の法線と導電性基板１００の厚み方向に直交する仮想表面とのなす角度が、放出電子の到達面（本実施形態では、蛍光体層１５の表面）で規定される許容角度範囲内に分布している。ここに、許容角度範囲とは、高精細なディスプレイを実現する際に電子の放出方向に関して許容できる角度範囲を意味している。
【００４３】
なお、陽極酸化処理時にはマスクとしてレジスト層９を利用したが、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用してもよく、酸化シリコン膜や窒化シリコン膜を利用した場合には、陽極酸化処理後にマスクを除去する工程は不要である。また、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用する場合には、酸化シリコン膜や窒化シリコン膜よりなるマスク材料層を反応性イオンエッチング法によりパターニングし、連続して多結晶シリコン層３の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで陽極酸化処理前の多結晶シリコン層３の表面を平滑化することができ、結果としてコストアップを抑制することができる。
【００４４】
また、本実施形態では、導電性基板としてｐ形シリコン基板１６を採用し、導電体層としてｎ形領域８ａを採用しているが、導電性基板はｐ形シリコン基板に限定されるものではなく、導電体層もｎ形領域８ａに限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる導電体層を設けたものを導電性基板として用いてもよい。強電界ドリフト層６は多孔質多結晶シリコン層５を酸化して形成されているが、多孔質多結晶シリコン層５を窒化して形成してもよく、また、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体を多孔質化しても採用することが可能であり、いずれの場合も上述のようなパルス状の電流の極性を交互に反転させるようにした陽極酸化処理によってドリフト部６ａを形成することで、ドリフト部６ａにおける多孔質化された領域Ｄｐの厚みをほぼ均一にすることができる。導電性薄膜７の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。さらに、導電性薄膜７の膜厚を１０ｎｍとしたが膜厚についても適宜に選択することができる。
【００４５】
（第２の実施の形態）
本実施形態では、ガラス基板の一表面に導電体層としての白金薄膜を設けたものを導電性基板として用いる。ガラス基板の材料は製造過程における処理温度に応じて、石英ガラス、無アルカリガラス、低アルカリガラス、ソーダライムガラスから選択される。また、導電体層として白金を選択しているのはフッ酸に対して耐食性を有するからである。
【００４６】
しかして、本実施形態では、ガラス基板である絶縁性基板１３の一表面にスパッタ法によって０．２μｍの白金薄膜を導電体層８ｂとして形成し、その後、図８（ａ）のように、イオンミリングによって導電体層８ｂをストライプ状にパターニングする。
【００４７】
次に、図８（ｂ）のように絶縁性基板１３および導電体層８ｂを覆うようにノンドープの多結晶シリコン層３を０．５μｍの厚みになるように成膜し、さらに図８（ｃ）のように、導電体層８ｂの上の多結晶シリコン層３を残すようにしてＲＩＥによるパターニングを行う。このパターンニングにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンが形成されることになる。そこで、導電体層８ｂを一方の電極として第１の実施の形態と同様の多結晶シリコン層３の平滑化処理を行った後、陽極酸化処理を行い、多結晶シリコン層３の多孔質化を行う。多孔質化の深さは多結晶シリコン層３の厚みにほぼ等しくし、多孔質化の領域を導電体層８ｂにほぼ到達させる。ここで、陽極酸化処理の際に電解液がフッ酸を含んでいても導電体層８ｂはフッ酸に対する耐食性を有するから導電体層８ｂが腐食されることはない。陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化（ＲＴＯ）することによって、酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成される。
【００４８】
その後、図８（ｄ）のように、絶縁性基板１３およびドリフト部６ａを覆うようにＥＢ蒸着によって金薄膜を形成し、パターニングによってストライプ状の導電性薄膜７が形成され、電子源１０を形成することができる。
【００４９】
ただし、本実施形態では絶縁性基板１３に多結晶シリコン層３を設けているから、電子源の周辺部分で多結晶シリコン層３に半導体素子を形成することによって電子源の駆動回路などを絶縁性基板１３に一括して形成することができる。
【００５０】
本実施形態ではドリフト部６ａにおける多孔質化の領域の厚みが多結晶シリコン層３の厚みにほぼ等しいから、ドリフト層６ａにおける多孔質化された部分に全電圧が印加されることになり、印加した電圧を無駄なく電子の放出に利用することができて電子の放出量を大きくすることができる。なお、導電性基板として絶縁性基板１３に導電体層８ｂを設けたものを用いているが、フッ酸に対する耐食性を有する材料であれば白金以外でもよく、他の導電性材料を耐食性材料で保護することにより導電体層を形成してもよい。他の構成および動作は第１の実施の形態と同様である。
【００５１】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜とを備え、導電性薄膜を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし導電性薄膜を通して放出される電界放射型電子源であって、強電界ドリフト層は、表面が平滑化された多結晶シリコン層を多孔質化してから酸化若しくは窒化することにより形成された酸化若しくは窒化した多孔質多結晶シリコン層を有するものであり、多孔質多結晶シリコン層の表面が平滑なので、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質多結晶シリコン層の表面近傍に形成される等電位面が導電性基板の一表面にほぼ平行になるから、従来に比べて電子の放出方向のばらつきが小さくなり、高精細なディスプレイなど電子の放出方向の許容角度範囲が狭いデバイスへの応用が可能になるという効果がある。
【００５２】
また、請求項１の発明では、多孔質多結晶シリコン層は、多孔質化された領域の厚みが均一となるように、表面が平滑化された多結晶シリコン層の陽極酸化処理において、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することにより形成されてなるので、陽極酸化処理において多孔質化された領域の厚みをほぼ均一にすることができるから、導電性薄膜を導電性基板に対して正極として電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用するから、上記多孔質多結晶シリコン層内の等電位面が導電性基板にほぼ平行になり、電子の放出方向のばらつきおよび電子の放出量のむらを小さくすることができるという効果がある。
【００５４】
請求項２の発明は、請求項１記載の電界放射型電子源の製造方法であって、導電性基板の一表面上に形成した多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成する前に、前記多結晶シリコン層の表面を平滑化する平滑化工程を備えるので、表面が平滑化された前記多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成しているから、従来に比べて強電界ドリフト層の表面を平滑にすることが可能となり、電子の放出方向のばらつきが従来に比べて小さな電界放射型電子源を提供することができるという効果がある。
【００５５】
請求項３の発明は、請求項２の発明において、上記平滑化工程は、電解研磨法により前記多結晶シリコン層の表面を平滑化する工程なので、上記陽極酸化処理に用いる装置を利用して電解研磨法により前記多結晶シリコン層の表面を平滑化するから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができるという効果がある。
【００５６】
請求項４の発明は、請求項２の発明において、上記平滑化工程は、反応性イオンエッチング法により前記多結晶シリコン層の表面を平滑化する工程なので、たとえば前記多結晶シリコン層上にシリコン酸化膜やシリコン窒化膜などのマスク材料層を堆積し、マスク材料層を反応性イオンエッチング法によりパターニングすることでマスクを形成した後に陽極酸化処理を行うような場合、マスク材料層のパターニング時にマスク材料層のエッチングに連続して前記多結晶シリコン層の表面の平滑化を行うことができるから、平滑化のために別途の装置を用意する必要がなく、低コストで前記多結晶シリコン層の表面を平滑化することができ、結果としてコストアップを抑制することができるという効果がある。
【００５８】
請求項５の発明は、請求項２ないし請求項４の発明において、前記導電性基板として、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けた基板を用い、上記陽極酸化処理は、多孔質化された領域を導電性層に到達させるように前記多結晶シリコン層を多孔質化する処理なので、陽極酸化処理と別途の工程を追加することなしに多孔質化された領域の厚みをほぼ均一にすることができるから、コストアップを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における電子の放出方向の説明図である。
【図２】本発明の第１の実施の形態を示す断面図である。
【図３】同上の概略斜視図である。
【図４】同上の要部斜視図である。
【図５】同上の断面図である。
【図６】同上の製造過程を示す主要部の工程図である。
【図７】同上の製造装置の概略構成図である。
【図８】本発明の第２の実施の形態を示す主要部の工程図である。
【図９】従来例を示す断面図である。
【図１０】同上の動作説明図である。
【図１１】同上の原理説明図である。
【図１２】他の従来例を示す断面図である。
【図１３】同上の動作説明図である。
【図１４】従来例の問題点の説明図である。
【図１５】従来の問題点を示す断面図である。
【符号の説明】
６ 強電界ドリフト層
７ 導電性薄膜
３ 多結晶シリコン層
２１ グレイン
２２ シリコン酸化膜
２３ 微結晶シリコン
２４ シリコン酸化膜
１００ 導電性基板
Claims (5)
- 導電性基板と、導電性基板の一表面側に形成された強電界ドリフト層と、該強電界ドリフト層上に形成された導電性薄膜とを備え、導電性薄膜を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が強電界ドリフト層をドリフトし導電性薄膜を通して放出される電界放射型電子源であって、強電界ドリフト層は、表面が平滑化された多結晶シリコン層を多孔質化してから酸化若しくは窒化することにより形成された酸化若しくは窒化した多孔質多結晶シリコン層を有し、多孔質多結晶シリコン層は、多孔質化された領域の厚みが均一となるように、表面が平滑化された多結晶シリコン層の陽極酸化処理において、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することにより形成されてなることを特徴とする電界放射型電子源。
- 請求項１記載の電界放射型電子源の製造方法であって、導電性基板の一表面上に形成した多結晶シリコン層を陽極酸化処理にて多孔質化することにより多孔質多結晶シリコン層を形成する前に、前記多結晶シリコン層の表面を平滑化する平滑化工程を備えることを特徴とする電界放射型電子源の製造方法。
- 上記平滑化工程は、電解研磨法により前記多結晶シリコン層の表面を平滑化する工程であることを特徴とする請求項２記載の電界放射型電子源の製造方法。
- 上記平滑化工程は、反応性イオンエッチング法により前記多結晶シリコン層の表面を平滑化する工程であることを特徴とする請求項２記載の電界放射型電子源の製造方法。
- 上記導電性基板として、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けた基板を用い、上記陽極酸化処理は、多孔質化された領域を導電性層に到達させるように前記多結晶シリコン層を多孔質化する処理であることを特徴とする請求項２ないし請求項４のいずれかに記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191978A JP3855608B2 (ja) | 2000-06-27 | 2000-06-27 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191978A JP3855608B2 (ja) | 2000-06-27 | 2000-06-27 | 電界放射型電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002008520A JP2002008520A (ja) | 2002-01-11 |
| JP3855608B2 true JP3855608B2 (ja) | 2006-12-13 |
Family
ID=18691173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000191978A Expired - Fee Related JP3855608B2 (ja) | 2000-06-27 | 2000-06-27 | 電界放射型電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855608B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4735052B2 (ja) * | 2005-05-27 | 2011-07-27 | パナソニック電工株式会社 | 圧力測定装置 |
-
2000
- 2000-06-27 JP JP2000191978A patent/JP3855608B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002008520A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW436836B (en) | Field emission electron source | |
| KR100367282B1 (ko) | 전계 방사형 전자원 및 그 제조방법 | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| JP3855608B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3587156B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3587157B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3855659B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| WO2003096401A1 (fr) | Procede d'oxydation electrochimique | |
| JP4461802B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP2000138026A (ja) | 電界放射型電子源の製造方法および電界放射型電子源および平面発光装置およびディスプレイ装置 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3696083B2 (ja) | 平面型電子放出素子 | |
| JP3363429B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003229050A (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP3648601B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |