JP2003281992A - 電子源およびその製造方法 - Google Patents
電子源およびその製造方法Info
- Publication number
- JP2003281992A JP2003281992A JP2002083927A JP2002083927A JP2003281992A JP 2003281992 A JP2003281992 A JP 2003281992A JP 2002083927 A JP2002083927 A JP 2002083927A JP 2002083927 A JP2002083927 A JP 2002083927A JP 2003281992 A JP2003281992 A JP 2003281992A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- intermetallic compound
- electron source
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】表面電極の抵抗値の増加を抑制しつつ電子放出
効率の高効率化を図れる電子源およびその製造方法を提
供する。 【解決手段】電子源１０は、基板１の一表面側に下部電
極２が形成され、下部電極２上に半導体層としてノンド
ープの多結晶シリコン層３が形成され、多結晶シリコン
層３上に電子通過層６が形成され、電子通過層６上に表
面電極７が形成されている。表面電極７は、電子通過層
６に積層された金属間化合物からなる金属間化合物層７
ａと金属間化合物層７ａに積層された貴金属層７ｂとの
積層膜からなり、当該積層膜の厚さを局所的に薄くする
多数の凹部８が当該積層膜の表面に形成されている。
効率の高効率化を図れる電子源およびその製造方法を提
供する。 【解決手段】電子源１０は、基板１の一表面側に下部電
極２が形成され、下部電極２上に半導体層としてノンド
ープの多結晶シリコン層３が形成され、多結晶シリコン
層３上に電子通過層６が形成され、電子通過層６上に表
面電極７が形成されている。表面電極７は、電子通過層
６に積層された金属間化合物からなる金属間化合物層７
ａと金属間化合物層７ａに積層された貴金属層７ｂとの
積層膜からなり、当該積層膜の厚さを局所的に薄くする
多数の凹部８が当該積層膜の表面に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電子源およびその製造方法に
関するものである。
子線を放射するようにした電子源およびその製造方法に
関するものである。
【０００２】
【従来の技術】従来からこの種の電子源の一例として、
下部電極と、下部電極に対向する金属薄膜よりなる表面
電極（上部電極）と、下部電極と表面電極との間に介在
し下部電極と表面電極との間に表面電極を高電位側とし
て電圧を印加したときに作用する電界により下部電極か
ら表面電極へ向かう向きへ電子がドリフトする強電界ド
リフト層とを備えた構成のものが知られている（例え
ば、特許第２９８７１４０号公報など参照）。この電子
源は、表面電極を真空中に配置するとともに表面電極に
対向してコレクタ電極を配置し、表面電極と下部電極と
の間に表面電極を高電位側として直流電圧を印加すると
ともに、コレクタ電極と表面電極との間にコレクタ電極
を高電位側として直流電圧を印加することにより、下部
電極から注入され強電界ドリフト層をドリフトした電子
が表面電極を通して放出される。したがって、強電界ド
リフト層は電子の通過する電子通過層を構成することに
なる。なお、表面電極の表面が酸化などの変質を起こす
と電子放出効率が減少するので、表面電極７には化学的
に安定な貴金属薄膜（例えば、金薄膜）が採用されてい
る。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度
に設定されている。
下部電極と、下部電極に対向する金属薄膜よりなる表面
電極（上部電極）と、下部電極と表面電極との間に介在
し下部電極と表面電極との間に表面電極を高電位側とし
て電圧を印加したときに作用する電界により下部電極か
ら表面電極へ向かう向きへ電子がドリフトする強電界ド
リフト層とを備えた構成のものが知られている（例え
ば、特許第２９８７１４０号公報など参照）。この電子
源は、表面電極を真空中に配置するとともに表面電極に
対向してコレクタ電極を配置し、表面電極と下部電極と
の間に表面電極を高電位側として直流電圧を印加すると
ともに、コレクタ電極と表面電極との間にコレクタ電極
を高電位側として直流電圧を印加することにより、下部
電極から注入され強電界ドリフト層をドリフトした電子
が表面電極を通して放出される。したがって、強電界ド
リフト層は電子の通過する電子通過層を構成することに
なる。なお、表面電極の表面が酸化などの変質を起こす
と電子放出効率が減少するので、表面電極７には化学的
に安定な貴金属薄膜（例えば、金薄膜）が採用されてい
る。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度
に設定されている。
【０００３】ところで、上述の電子源において、表面電
極と下部電極との間に流れる電流をダイオード電流Ｉps
と呼び、コレクタ電極と表面電極との間に流れる電流を
エミッション電流（放出電子電流）Ｉeと呼ぶことにす
れば、ダイオード電流Ｉpsに対するエミッション電流Ｉ
eの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝
（Ｉe／Ｉps）×１００〔％〕）が高くなるが、上述の
電子源では、表面電極と下部電極との間に印加する直流
電圧を１０〜２０Ｖ程度の低電圧としても電子を放出さ
せることができる。
極と下部電極との間に流れる電流をダイオード電流Ｉps
と呼び、コレクタ電極と表面電極との間に流れる電流を
エミッション電流（放出電子電流）Ｉeと呼ぶことにす
れば、ダイオード電流Ｉpsに対するエミッション電流Ｉ
eの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝
（Ｉe／Ｉps）×１００〔％〕）が高くなるが、上述の
電子源では、表面電極と下部電極との間に印加する直流
電圧を１０〜２０Ｖ程度の低電圧としても電子を放出さ
せることができる。
【０００４】また、電界放射により電子線を放射する電
子源としては、上述の構成のもの以外にも種々の構成の
ものが提案されており、例えば、電子通過層を絶縁体層
としたＭＩＭ（Metal−Insulator−Metal）構造の電子
源や、電子通過層を絶縁体層とし電子通過層と下部電極
との間に半導体層を介在させたＭＩＳ（Metal−Insulat
or−Semiconductor）構造の電子源などが提案されてい
る。
子源としては、上述の構成のもの以外にも種々の構成の
ものが提案されており、例えば、電子通過層を絶縁体層
としたＭＩＭ（Metal−Insulator−Metal）構造の電子
源や、電子通過層を絶縁体層とし電子通過層と下部電極
との間に半導体層を介在させたＭＩＳ（Metal−Insulat
or−Semiconductor）構造の電子源などが提案されてい
る。
【０００５】ところで、上記各種構成の電子源において
は工業的な利用を考えた場合にエミッション電流の大電
流化および低消費電力化を図るために電子放出効率を高
めることが望まれている。ここにおいて、上記各種構成
の電子源においては、電子が表面電極を通して放出され
るので、表面電極中での電子の散乱によるエネルギ損失
を低減することにより電子放出効率を高めることができ
るから、表面電極を素子特性に悪影響を及ぼさない範囲
で薄膜化することが考えられる。そこで、電子放出効率
を向上させた電子源として、例えば特開２００１−２４
３９０１号公報には、表面電極を、表面が平坦な金属薄
膜部と、金属薄膜部の表面から連続一体に突出した複数
の島状の金属突起部とで構成した電子源が提案されてい
る。
は工業的な利用を考えた場合にエミッション電流の大電
流化および低消費電力化を図るために電子放出効率を高
めることが望まれている。ここにおいて、上記各種構成
の電子源においては、電子が表面電極を通して放出され
るので、表面電極中での電子の散乱によるエネルギ損失
を低減することにより電子放出効率を高めることができ
るから、表面電極を素子特性に悪影響を及ぼさない範囲
で薄膜化することが考えられる。そこで、電子放出効率
を向上させた電子源として、例えば特開２００１−２４
３９０１号公報には、表面電極を、表面が平坦な金属薄
膜部と、金属薄膜部の表面から連続一体に突出した複数
の島状の金属突起部とで構成した電子源が提案されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、表面電
極を、表面が平坦な金属薄膜部と、金属薄膜部の表面か
ら連続一体に突出した複数の島状の金属突起部とで構成
した電子源では、金属突起部間が金属薄膜部により繋が
っており表面電極の抵抗値の下限が金属薄膜部の膜厚に
より制限されるので、素子特性から要求される表面電極
の抵抗値を実現しようとした場合、金属薄膜部の薄膜化
を十分に図れず、電子放出効率の高効率化が不十分にな
ってしまうという不具合があった。
極を、表面が平坦な金属薄膜部と、金属薄膜部の表面か
ら連続一体に突出した複数の島状の金属突起部とで構成
した電子源では、金属突起部間が金属薄膜部により繋が
っており表面電極の抵抗値の下限が金属薄膜部の膜厚に
より制限されるので、素子特性から要求される表面電極
の抵抗値を実現しようとした場合、金属薄膜部の薄膜化
を十分に図れず、電子放出効率の高効率化が不十分にな
ってしまうという不具合があった。
【０００７】本発明は上記事由に鑑みて為されたもので
あり、その目的は、表面電極の抵抗値の増加を抑制しつ
つ電子放出効率の高効率化を図れる電子源およびその製
造方法を提供することにある。
あり、その目的は、表面電極の抵抗値の増加を抑制しつ
つ電子放出効率の高効率化を図れる電子源およびその製
造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、下部電極と、表面電極と、下部
電極と表面電極との間に介在し電子が通過する電子通過
層とを備え、電子通過層を通過した電子が表面電極を通
して放出される電子源であって、表面電極は、電子通過
層に積層された金属間化合物層と、金属間化合物層に積
層された貴金属層との積層膜からなり、当該積層膜の厚
さを局所的に薄くする多数の凹部が当該積層膜の表面に
形成されてなることを特徴とするものであり、表面電極
において凹部が形成されている部位では他の部位に比べ
て当該表面電極中での電子の散乱によるエネルギ損失を
低減することができ、かつ、表面電極の抵抗値は金属間
化合物層と貴金属層との積層膜の膜厚によりほぼ決まる
ので、表面電極の抵抗値の増加を抑制しつつ電子放出効
率の高効率化を図れる。
目的を達成するために、下部電極と、表面電極と、下部
電極と表面電極との間に介在し電子が通過する電子通過
層とを備え、電子通過層を通過した電子が表面電極を通
して放出される電子源であって、表面電極は、電子通過
層に積層された金属間化合物層と、金属間化合物層に積
層された貴金属層との積層膜からなり、当該積層膜の厚
さを局所的に薄くする多数の凹部が当該積層膜の表面に
形成されてなることを特徴とするものであり、表面電極
において凹部が形成されている部位では他の部位に比べ
て当該表面電極中での電子の散乱によるエネルギ損失を
低減することができ、かつ、表面電極の抵抗値は金属間
化合物層と貴金属層との積層膜の膜厚によりほぼ決まる
ので、表面電極の抵抗値の増加を抑制しつつ電子放出効
率の高効率化を図れる。
【０００９】請求項２の発明は、請求項１の発明におい
て、前記金属間化合物層は、炭化物若しくは窒化物から
なるので、前記金属間化合物層の化学的安定性および物
理的安定性を高めることができる。
て、前記金属間化合物層は、炭化物若しくは窒化物から
なるので、前記金属間化合物層の化学的安定性および物
理的安定性を高めることができる。
【００１０】請求項３の発明は、請求項１の発明におい
て、前記金属間化合物層は、炭化チタン、炭化ジルコニ
ウム、炭化ハフニウム、窒化チタン、窒化ジルコニウ
ム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選
択される金属間化合物により形成されているので、前記
金属間化合物層の熱的安定性および前記金属間化合物層
の成膜工程における再現性を高めることができる。
て、前記金属間化合物層は、炭化チタン、炭化ジルコニ
ウム、炭化ハフニウム、窒化チタン、窒化ジルコニウ
ム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選
択される金属間化合物により形成されているので、前記
金属間化合物層の熱的安定性および前記金属間化合物層
の成膜工程における再現性を高めることができる。
【００１１】請求項４の発明は、請求項１ないし請求項
３の発明において、前記貴金属層は、白金、金、イリジ
ウムから選択される貴金属材料により形成されているの
で、前記貴金属層の成膜工程における再現性を高めるこ
とができる。
３の発明において、前記貴金属層は、白金、金、イリジ
ウムから選択される貴金属材料により形成されているの
で、前記貴金属層の成膜工程における再現性を高めるこ
とができる。
【００１２】請求項５の発明は、請求項１ないし請求項
４の発明において、前記電子通過層は、ナノメータオー
ダの多数の半導体微結晶と、各半導体微結晶それぞれの
表面に形成され半導体微結晶の結晶粒径よりも小さな膜
厚の多数の絶縁膜とを有するので、前記電子通過層に印
加された電界の大部分は絶縁膜に集中的にかかり、前記
下部電極から前記電子通過層に注入された電子が絶縁膜
にかかっている強電界により加速され前記表面電極へ向
かってドリフトするから、電子放出効率を向上させるこ
とができる。
４の発明において、前記電子通過層は、ナノメータオー
ダの多数の半導体微結晶と、各半導体微結晶それぞれの
表面に形成され半導体微結晶の結晶粒径よりも小さな膜
厚の多数の絶縁膜とを有するので、前記電子通過層に印
加された電界の大部分は絶縁膜に集中的にかかり、前記
下部電極から前記電子通過層に注入された電子が絶縁膜
にかかっている強電界により加速され前記表面電極へ向
かってドリフトするから、電子放出効率を向上させるこ
とができる。
【００１３】請求項６の発明は、請求項１ないし請求項
４の発明において、前記電子通過層は、絶縁体層よりな
るので、ＭＩＭ（Metal−Insulator−Metal）構造の電
子源と同様に動作し、前記電子通過層の厚さを適宜設定
することで電子放出特性を向上することができる。ま
た、請求項５の発明に比べて前記電子通過層を容易に形
成することが可能になる。
４の発明において、前記電子通過層は、絶縁体層よりな
るので、ＭＩＭ（Metal−Insulator−Metal）構造の電
子源と同様に動作し、前記電子通過層の厚さを適宜設定
することで電子放出特性を向上することができる。ま
た、請求項５の発明に比べて前記電子通過層を容易に形
成することが可能になる。
【００１４】請求項７の発明は、請求項１ないし請求項
４の発明において、前記電子通過層と前記下部電極との
間に半導体層が介在し、前記電子通過層が絶縁体層より
なるので、ＭＩＳ（Metal−Insulator−Semiconducto
r）構造の電子源と同様に動作し、前記電子通過層の厚
さを適宜設定することで電子放出特性を向上することが
できる。また、請求項５の発明に比べて前記電子通過層
を容易に形成することが可能になる。
４の発明において、前記電子通過層と前記下部電極との
間に半導体層が介在し、前記電子通過層が絶縁体層より
なるので、ＭＩＳ（Metal−Insulator−Semiconducto
r）構造の電子源と同様に動作し、前記電子通過層の厚
さを適宜設定することで電子放出特性を向上することが
できる。また、請求項５の発明に比べて前記電子通過層
を容易に形成することが可能になる。
【００１５】請求項８の発明は、請求項１ないし請求項
７のいずれかに記載の電子源の製造方法であって、前記
表面電極を形成するにあたって、前記電子通過層に前記
金属間化合物層を積層した後、前記金属化合物層に前記
貴金属層を積層し、前記金属間化合物層と前記貴金属層
との積層膜に前記凹部を形成する熱処理工程を行うこと
を特徴とし、表面電極の抵抗値の増加を抑制しつつ電子
放出効率の高効率化を図れる電子源を容易に製造するこ
とができる。
７のいずれかに記載の電子源の製造方法であって、前記
表面電極を形成するにあたって、前記電子通過層に前記
金属間化合物層を積層した後、前記金属化合物層に前記
貴金属層を積層し、前記金属間化合物層と前記貴金属層
との積層膜に前記凹部を形成する熱処理工程を行うこと
を特徴とし、表面電極の抵抗値の増加を抑制しつつ電子
放出効率の高効率化を図れる電子源を容易に製造するこ
とができる。
【００１６】請求項９の発明は、請求項８の発明におい
て、前記熱処理工程では、窒素雰囲気中にて３００℃〜
４５０℃の温度範囲で熱処理を行うので、前記凹部を比
較的低いプロセス温度で形成することができる。
て、前記熱処理工程では、窒素雰囲気中にて３００℃〜
４５０℃の温度範囲で熱処理を行うので、前記凹部を比
較的低いプロセス温度で形成することができる。
【００１７】
【発明の実施の形態】本実施形態の電子源１０は、図１
に示すように、絶縁性基板（例えば、絶縁性を有するガ
ラス基板、絶縁性を有するセラミック基板など）よりな
る基板１の一表面側に電子源素子１０ａが形成されてい
る。ここにおいて、電子源素子１０ａは、基板１の上記
一表面側に形成された下部電極２と、下部電極２上に形
成された半導体層としてノンドープの多結晶シリコン層
３と、多結晶シリコン層３上に形成された後述の電子通
過層６と、電子通過層６上に形成された表面電極７とで
構成されている。つまり、電子源素子１０ａは、表面電
極７と下部電極２とが対向しており、表面電極７と下部
電極２との間に電子通過層６が介在している。ここに、
下部電極２の厚さは３００ｎｍ程度の厚さに設定してあ
り、表面電極７の厚さは１０ｎｍを超えないように設定
してある。なお、本実施形態では、基板１として絶縁性
基板を用いているが、基板１としてシリコン基板などの
半導体基板を用い、半導体基板と当該半導体基板に積層
した導電性層（例えば、オーミック電極）とで下部電極
２を構成するようにしてもよい。また、電子通過層６と
下部電極２との間に多結晶シリコン層３を介在させてあ
るが、多結晶シリコン層３を介在させずに下部電極２上
に電子通過層６を形成した構成を採用してもよい。
に示すように、絶縁性基板（例えば、絶縁性を有するガ
ラス基板、絶縁性を有するセラミック基板など）よりな
る基板１の一表面側に電子源素子１０ａが形成されてい
る。ここにおいて、電子源素子１０ａは、基板１の上記
一表面側に形成された下部電極２と、下部電極２上に形
成された半導体層としてノンドープの多結晶シリコン層
３と、多結晶シリコン層３上に形成された後述の電子通
過層６と、電子通過層６上に形成された表面電極７とで
構成されている。つまり、電子源素子１０ａは、表面電
極７と下部電極２とが対向しており、表面電極７と下部
電極２との間に電子通過層６が介在している。ここに、
下部電極２の厚さは３００ｎｍ程度の厚さに設定してあ
り、表面電極７の厚さは１０ｎｍを超えないように設定
してある。なお、本実施形態では、基板１として絶縁性
基板を用いているが、基板１としてシリコン基板などの
半導体基板を用い、半導体基板と当該半導体基板に積層
した導電性層（例えば、オーミック電極）とで下部電極
２を構成するようにしてもよい。また、電子通過層６と
下部電極２との間に多結晶シリコン層３を介在させてあ
るが、多結晶シリコン層３を介在させずに下部電極２上
に電子通過層６を形成した構成を採用してもよい。
【００１８】ところで、下部電極２は金属材料からなる
単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａ
ｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいは
シリサイドなど金属間化合物からなる単層）の薄膜によ
り構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，
Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属
あるいは合金あるいはシリサイドなど金属間化合物から
なる多層）の薄膜により構成してもよいし、不純物をド
ープした多結晶シリコンなどの半導体材料により形成し
てもよい。
単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａ
ｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいは
シリサイドなど金属間化合物からなる単層）の薄膜によ
り構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，
Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属
あるいは合金あるいはシリサイドなど金属間化合物から
なる多層）の薄膜により構成してもよいし、不純物をド
ープした多結晶シリコンなどの半導体材料により形成し
てもよい。
【００１９】また、上述の電子通過層６は、多結晶シリ
コン層に対して後述のナノ結晶化プロセスおよび酸化プ
ロセスを行うことにより形成されており、図３に示すよ
うに、多結晶シリコンの複数のグレイン（半導体結晶）
５１と、各グレイン５１それぞれの表面に形成された薄
いシリコン酸化膜５２と、隣り合うグレイン５１間に介
在する多数のナノメータオーダのシリコン微結晶（半導
体微結晶）よりなるナノ結晶シリコン６３と、各ナノ結
晶シリコン６３の表面に形成され当該ナノ結晶シリコン
６３の結晶粒径よりも小さな膜厚の絶縁膜である多数の
シリコン酸化膜６４とを含んでおり、グレイン５１、ナ
ノ結晶シリコン６３、各シリコン酸化膜５２，６４以外
の領域はアモルファスシリコン若しくは一部が酸化した
アモルファスシリコンよりなるアモルファス領域６５に
より構成されていると考えられる。すなわち、電子通過
層６は、多結晶シリコンおよび多結晶シリコンの粒界付
近に存在する多数のナノ結晶シリコン６３が混在してい
る。なお、各グレイン５１は、基板１の厚み方向に沿っ
て延びている（つまり、各グレイン５１は下部電極２の
厚み方向に延びている）。
コン層に対して後述のナノ結晶化プロセスおよび酸化プ
ロセスを行うことにより形成されており、図３に示すよ
うに、多結晶シリコンの複数のグレイン（半導体結晶）
５１と、各グレイン５１それぞれの表面に形成された薄
いシリコン酸化膜５２と、隣り合うグレイン５１間に介
在する多数のナノメータオーダのシリコン微結晶（半導
体微結晶）よりなるナノ結晶シリコン６３と、各ナノ結
晶シリコン６３の表面に形成され当該ナノ結晶シリコン
６３の結晶粒径よりも小さな膜厚の絶縁膜である多数の
シリコン酸化膜６４とを含んでおり、グレイン５１、ナ
ノ結晶シリコン６３、各シリコン酸化膜５２，６４以外
の領域はアモルファスシリコン若しくは一部が酸化した
アモルファスシリコンよりなるアモルファス領域６５に
より構成されていると考えられる。すなわち、電子通過
層６は、多結晶シリコンおよび多結晶シリコンの粒界付
近に存在する多数のナノ結晶シリコン６３が混在してい
る。なお、各グレイン５１は、基板１の厚み方向に沿っ
て延びている（つまり、各グレイン５１は下部電極２の
厚み方向に延びている）。
【００２０】また、表面電極７は、電子通過層６に積層
された金属間化合物層７ａと、金属間化合物層７ａに積
層された貴金属層７ｂとの積層膜からなり、当該積層膜
の厚さを局所的に薄くする多数の凹部８が当該積層膜の
表面に形成されている。ここにおいて、金属間化合物層
７ａを形成する金属間化合物としては、化学的安定性お
よび物理的安定性の観点から、炭化物若しくは窒化物が
適しており、熱的安定性および成膜工程の再現性の観点
から、炭化チタン、炭化ジルコニウム、炭化ハフニウ
ム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、
窒化ニオブ、窒化タンタルなどの金属間化合物を採用す
ることが好ましい。
された金属間化合物層７ａと、金属間化合物層７ａに積
層された貴金属層７ｂとの積層膜からなり、当該積層膜
の厚さを局所的に薄くする多数の凹部８が当該積層膜の
表面に形成されている。ここにおいて、金属間化合物層
７ａを形成する金属間化合物としては、化学的安定性お
よび物理的安定性の観点から、炭化物若しくは窒化物が
適しており、熱的安定性および成膜工程の再現性の観点
から、炭化チタン、炭化ジルコニウム、炭化ハフニウ
ム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、
窒化ニオブ、窒化タンタルなどの金属間化合物を採用す
ることが好ましい。
【００２１】また、貴金属層７ｂは、貴金属材料である
白金により形成されているが、白金に限らず、例えば
金、イリジウムなどの他の貴金属材料により形成しても
よい。ただし、成膜工程における再現性の観点からは白
金を採用することが好ましい。
白金により形成されているが、白金に限らず、例えば
金、イリジウムなどの他の貴金属材料により形成しても
よい。ただし、成膜工程における再現性の観点からは白
金を採用することが好ましい。
【００２２】ところで、表面電極７は、後述のエミッシ
ョン電流を増加させて電子放出効率を高めるために薄膜
化する必要があり、金属間化合物層７ａの厚さが４ｎｍ
を超えないように設定してあり、金属間化合物層７ａと
貴金属層７ｂとを合わせた厚さが１０ｎｍを超えないよ
うに設定してある。ただし、表面電極７は、上述のよう
に、表面に多数の凹部８が形成されており、凹部８が形
成された部位では、金属間化合物層７ａの表面が露出し
ている。すなわち、凹部８の深さ寸法は貴金属層７ｂの
厚さ寸法と略等しくなっている。なお、凹部８の深さ寸
法は、貴金属層７ｂの厚さ寸法よりも小さくてもよく、
例えば、貴金属層７ｂの厚さ寸法の半分程度の寸法でも
よい。
ョン電流を増加させて電子放出効率を高めるために薄膜
化する必要があり、金属間化合物層７ａの厚さが４ｎｍ
を超えないように設定してあり、金属間化合物層７ａと
貴金属層７ｂとを合わせた厚さが１０ｎｍを超えないよ
うに設定してある。ただし、表面電極７は、上述のよう
に、表面に多数の凹部８が形成されており、凹部８が形
成された部位では、金属間化合物層７ａの表面が露出し
ている。すなわち、凹部８の深さ寸法は貴金属層７ｂの
厚さ寸法と略等しくなっている。なお、凹部８の深さ寸
法は、貴金属層７ｂの厚さ寸法よりも小さくてもよく、
例えば、貴金属層７ｂの厚さ寸法の半分程度の寸法でも
よい。
【００２３】図１に示す構成の電子源素子１０ａから電
子を放出させるには、例えば、図２に示すように、表面
電極７に対向配置されたコレクタ電極２１を設け、表面
電極７とコレクタ電極２１との間を真空とした状態で、
表面電極７が下部電極２に対して高電位側となるように
表面電極７と下部電極２との間に直流電圧Ｖpsを印加す
るとともに、コレクタ電極２１が表面電極７に対して高
電位側となるようにコレクタ電極２１と表面電極７との
間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを
適宜に設定すれば、下部電極２から注入された電子が電
子通過層６をドリフトし表面電極７を通して放出される
（図２中の一点鎖線は表面電極７を通して放出された電
子ｅ-の流れを示す）。なお、電子通過層６の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極７を容易にトンネルし真空中に放出される。つま
り、電子通過層６では、下部電極２に対して表面電極７
を高電位側としたときに作用する電界により下部電極２
から表面電極７へ向かう向きへ電子がドリフトする（通
過する）ことになる。
子を放出させるには、例えば、図２に示すように、表面
電極７に対向配置されたコレクタ電極２１を設け、表面
電極７とコレクタ電極２１との間を真空とした状態で、
表面電極７が下部電極２に対して高電位側となるように
表面電極７と下部電極２との間に直流電圧Ｖpsを印加す
るとともに、コレクタ電極２１が表面電極７に対して高
電位側となるようにコレクタ電極２１と表面電極７との
間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを
適宜に設定すれば、下部電極２から注入された電子が電
子通過層６をドリフトし表面電極７を通して放出される
（図２中の一点鎖線は表面電極７を通して放出された電
子ｅ-の流れを示す）。なお、電子通過層６の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極７を容易にトンネルし真空中に放出される。つま
り、電子通過層６では、下部電極２に対して表面電極７
を高電位側としたときに作用する電界により下部電極２
から表面電極７へ向かう向きへ電子がドリフトする（通
過する）ことになる。
【００２４】電子源素子１０ａでは、表面電極７と下部
電極２との間に流れる電流をダイオード電流Ｉpsと呼
び、コレクタ電極９と表面電極７との間に流れる電流を
エミッション電流（放出電子電流）Ｉeと呼ぶことにす
れば（図２参照）、ダイオード電流Ｉpsに対するエミッ
ション電流Ｉｅの比率（＝Ｉe／Ｉps）が大きいほど電
子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高く
なるが、表面電極７と下部電極２との間に印加する直流
電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放
出させることができ、電子放出特性の真空度依存性が小
さくポッピング現象が発生せず安定して電子を放出する
ことができる。
電極２との間に流れる電流をダイオード電流Ｉpsと呼
び、コレクタ電極９と表面電極７との間に流れる電流を
エミッション電流（放出電子電流）Ｉeと呼ぶことにす
れば（図２参照）、ダイオード電流Ｉpsに対するエミッ
ション電流Ｉｅの比率（＝Ｉe／Ｉps）が大きいほど電
子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高く
なるが、表面電極７と下部電極２との間に印加する直流
電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放
出させることができ、電子放出特性の真空度依存性が小
さくポッピング現象が発生せず安定して電子を放出する
ことができる。
【００２５】上述の電子源素子１０ａでは、次のような
モデルで電子放出が起こると考えられる。すなわち、表
面電極７と下部電極２との間に表面電極７を高電位側と
して直流電圧Ｖpsを印加するとともに、コレクタ電極２
１と表面電極７との間にコレクタ電極２１を高電位側と
して直流電圧Ｖｃを印加することにより、直流電圧Ｖps
が所定値（臨界値）に達すると、下部電極２から電子通
過層６へ熱的励起された電子ｅ-が注入される。一方、
電子通過層６に印加された電界の大部分はシリコン酸化
膜６４にかかるから、注入された電子ｅ-はシリコン酸
化膜６４にかかっている強電界により加速され、電子通
過層６におけるグレイン５１の間の領域を表面に向かっ
て図３中の矢印の向き（図３における上向き）へドリフ
トし、表面電極７をトンネルし真空中に放出される。し
たがって、電子通過層６では下部電極２から注入された
電子がナノ結晶シリコン６３でほとんど散乱されること
なくシリコン酸化膜６４にかかっている電界で加速され
てドリフトし、表面電極７を通して放出され、電子通過
層６で発生した熱がグレイン５１を通して放熱されるか
ら、電子放出時にポッピング現象が発生せず、安定して
電子を放出することができる。なお、電子通過層６の表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極７を容易にトンネルし真空中に放出され
る。以上説明した動作原理の電子源素子は、弾道電子面
放出型電子源（Ballistic electron Surface-emittin
g Device）と呼ばれている。
モデルで電子放出が起こると考えられる。すなわち、表
面電極７と下部電極２との間に表面電極７を高電位側と
して直流電圧Ｖpsを印加するとともに、コレクタ電極２
１と表面電極７との間にコレクタ電極２１を高電位側と
して直流電圧Ｖｃを印加することにより、直流電圧Ｖps
が所定値（臨界値）に達すると、下部電極２から電子通
過層６へ熱的励起された電子ｅ-が注入される。一方、
電子通過層６に印加された電界の大部分はシリコン酸化
膜６４にかかるから、注入された電子ｅ-はシリコン酸
化膜６４にかかっている強電界により加速され、電子通
過層６におけるグレイン５１の間の領域を表面に向かっ
て図３中の矢印の向き（図３における上向き）へドリフ
トし、表面電極７をトンネルし真空中に放出される。し
たがって、電子通過層６では下部電極２から注入された
電子がナノ結晶シリコン６３でほとんど散乱されること
なくシリコン酸化膜６４にかかっている電界で加速され
てドリフトし、表面電極７を通して放出され、電子通過
層６で発生した熱がグレイン５１を通して放熱されるか
ら、電子放出時にポッピング現象が発生せず、安定して
電子を放出することができる。なお、電子通過層６の表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極７を容易にトンネルし真空中に放出され
る。以上説明した動作原理の電子源素子は、弾道電子面
放出型電子源（Ballistic electron Surface-emittin
g Device）と呼ばれている。
【００２６】しかして、本実施形態の電子源１０では、
表面電極７が電子通過層６に積層された金属間化合物か
らなる金属間化合物層７ａと金属間化合物層７ａに積層
された貴金属層７ｂとの積層膜からなり、当該積層膜の
厚さを局所的に薄くする多数の凹部８が当該積層膜の表
面に形成されているので、表面電極７において凹部８が
形成されている部位では他の部位に比べて当該表面電極
７中での電子の散乱によるエネルギ損失を低減すること
ができ、かつ、表面電極７の抵抗値は金属間化合物層７
ａと貴金属層７ｂとの積層膜の膜厚によりほぼ決まるの
で、表面電極７の抵抗値の増加を抑制しつつ電子放出効
率の高効率化を図れる。
表面電極７が電子通過層６に積層された金属間化合物か
らなる金属間化合物層７ａと金属間化合物層７ａに積層
された貴金属層７ｂとの積層膜からなり、当該積層膜の
厚さを局所的に薄くする多数の凹部８が当該積層膜の表
面に形成されているので、表面電極７において凹部８が
形成されている部位では他の部位に比べて当該表面電極
７中での電子の散乱によるエネルギ損失を低減すること
ができ、かつ、表面電極７の抵抗値は金属間化合物層７
ａと貴金属層７ｂとの積層膜の膜厚によりほぼ決まるの
で、表面電極７の抵抗値の増加を抑制しつつ電子放出効
率の高効率化を図れる。
【００２７】ところで、本実施形態では、上述の基板１
としてガラス基板を用いているが、プロセス温度に応じ
て、石英ガラス基板、無アルカリガラス基板、低アルカ
リガラス基板、ソーダライムガラス基板などから適宜選
択すればよく、セラミック基板を用いる場合には、例え
ばアルミナ基板などを用いればよい。なお、本実施形態
の電子源１０をディスプレイの電子源として利用する場
合には下部電極２、表面電極７、電子通過層６などを適
宜にパターニングして多数の電子源素子１０ａを基板１
の上記一表面側にマトリクス状に配列すればよい。
としてガラス基板を用いているが、プロセス温度に応じ
て、石英ガラス基板、無アルカリガラス基板、低アルカ
リガラス基板、ソーダライムガラス基板などから適宜選
択すればよく、セラミック基板を用いる場合には、例え
ばアルミナ基板などを用いればよい。なお、本実施形態
の電子源１０をディスプレイの電子源として利用する場
合には下部電極２、表面電極７、電子通過層６などを適
宜にパターニングして多数の電子源素子１０ａを基板１
の上記一表面側にマトリクス状に配列すればよい。
【００２８】以下、本実施形態の電子源１０の製造方法
について図４を参照しながら説明する。
について図４を参照しながら説明する。
【００２９】まず、石英ガラス基板からなる基板１の一
表面上に所定膜厚（例えば、３００ｎｍ程度）の金属膜
（例えば、モリブデン膜）からなる下部電極２を形成し
た後、下部電極２上に所定膜厚（例えば、１．５μｍ）
のノンドープの多結晶シリコン層３を形成することによ
り、図４（ａ）に示すような構造が得られる。なお、下
部電極２の形成方法としては、例えば、スパッタ法やＣ
ＶＤ法などを採用すればよい。また、下部電極２の形成
方法としては、例えば、ノンドープの多結晶シリコン層
を形成した後に熱拡散法によって多結晶シリコン層へｎ
形不純物をドーピングする方法を採用してもよいし、多
結晶シリコン層の成膜と同時にｎ形不純物をドーピング
する方法を採用してもよい（つまり、イオン注入法や熱
拡散法などを用いることなく導電性を有する多結晶シリ
コン層を基板１上に直接形成するようにしてもよい）。
ここに、下部電極２の形成方法として成膜時に同時にド
ーピングする方法を採用すれば、下部電極２とノンドー
プの多結晶シリコン層３とを同一の成膜装置で連続的に
形成する（出し入れすることなく連続して形成する）よ
うにすることも可能である。下部電極２はｎ形多結晶シ
リコン層に限らず、ｐ形多結晶シリコン層により構成し
てもよく、後者の場合には、ｐ形不純物をドーピングす
ればよい。また、ノンドープの多結晶シリコン層３の形
成方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プ
ラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣ
ＧＳ（Continuous Grain Silicon）法、アモルファス
シリコンを堆積させた後にレーザアニールする方法など
を採用すればよい。
表面上に所定膜厚（例えば、３００ｎｍ程度）の金属膜
（例えば、モリブデン膜）からなる下部電極２を形成し
た後、下部電極２上に所定膜厚（例えば、１．５μｍ）
のノンドープの多結晶シリコン層３を形成することによ
り、図４（ａ）に示すような構造が得られる。なお、下
部電極２の形成方法としては、例えば、スパッタ法やＣ
ＶＤ法などを採用すればよい。また、下部電極２の形成
方法としては、例えば、ノンドープの多結晶シリコン層
を形成した後に熱拡散法によって多結晶シリコン層へｎ
形不純物をドーピングする方法を採用してもよいし、多
結晶シリコン層の成膜と同時にｎ形不純物をドーピング
する方法を採用してもよい（つまり、イオン注入法や熱
拡散法などを用いることなく導電性を有する多結晶シリ
コン層を基板１上に直接形成するようにしてもよい）。
ここに、下部電極２の形成方法として成膜時に同時にド
ーピングする方法を採用すれば、下部電極２とノンドー
プの多結晶シリコン層３とを同一の成膜装置で連続的に
形成する（出し入れすることなく連続して形成する）よ
うにすることも可能である。下部電極２はｎ形多結晶シ
リコン層に限らず、ｐ形多結晶シリコン層により構成し
てもよく、後者の場合には、ｐ形不純物をドーピングす
ればよい。また、ノンドープの多結晶シリコン層３の形
成方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プ
ラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣ
ＧＳ（Continuous Grain Silicon）法、アモルファス
シリコンを堆積させた後にレーザアニールする方法など
を採用すればよい。
【００３０】ノンドープの多結晶シリコン層３を形成し
た後、上述のナノ結晶化プロセスを行うことにより、多
結晶シリコンのグレイン５１（図３参照）とナノ結晶シ
リコン６３（図３参照）とアモルファスシリコンとが混
在する複合ナノ結晶層４が形成され、図４（ｂ）に示す
ような構造が得られる。ここにおいて、ナノ結晶化プロ
セスでは、５５ｗｔ％のフッ化水素水溶液とエタノール
とを１：０．８〜１：１．５の比で混合した混合液より
なる電解液の入った処理槽を利用し、白金電極（図示せ
ず）と下部電極２との間に電圧を印加して、多結晶シリ
コン層３に光照射を行いながら所定の電流（例えば、電
流密度が３０ｍＡ／ｃｍ2の電流）を所定時間（例え
ば、１０秒）だけ流すことによって複合ナノ結晶層４が
形成される。なお、ナノ結晶化プロセスでは、多結晶シ
リコン層３のうち所望の領域のみが電解液に触れ他の部
分は電解液に触れないようにシールして行えばよい。
た後、上述のナノ結晶化プロセスを行うことにより、多
結晶シリコンのグレイン５１（図３参照）とナノ結晶シ
リコン６３（図３参照）とアモルファスシリコンとが混
在する複合ナノ結晶層４が形成され、図４（ｂ）に示す
ような構造が得られる。ここにおいて、ナノ結晶化プロ
セスでは、５５ｗｔ％のフッ化水素水溶液とエタノール
とを１：０．８〜１：１．５の比で混合した混合液より
なる電解液の入った処理槽を利用し、白金電極（図示せ
ず）と下部電極２との間に電圧を印加して、多結晶シリ
コン層３に光照射を行いながら所定の電流（例えば、電
流密度が３０ｍＡ／ｃｍ2の電流）を所定時間（例え
ば、１０秒）だけ流すことによって複合ナノ結晶層４が
形成される。なお、ナノ結晶化プロセスでは、多結晶シ
リコン層３のうち所望の領域のみが電解液に触れ他の部
分は電解液に触れないようにシールして行えばよい。
【００３１】上述のナノ結晶化プロセスの終了した後
に、酸化プロセスを行うことによって上述の図３のよう
な構成の複合ナノ結晶層からなる電子通過層６が形成さ
れ、図４（ｃ）に示すような構造が得られる。酸化プロ
セスでは、例えば、急速加熱法により複合ナノ結晶層４
を酸化することによって上述のグレイン５１、ナノ結晶
シリコン６３、各シリコン酸化膜５２，６４を含む電子
通過層６（図３参照）が形成される。ここにおいて、急
速加熱法による酸化プロセスでは、ランプアニール装置
を用い、炉内をＯ2ガス雰囲気（標準状態での酸素ガス
流量を０．２〜０．４Ｌ／ｍｉｎ）として基板温度を室
温から所定の酸化温度（例えば、９００℃）まで規定の
昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板
温度を所定の酸化時間（例えば、１時間）だけ維持する
ことで急速熱酸化（Rapid ThermalOxidation：ＲＴ
Ｏ）を行い、その後、基板温度を室温まで下降させてい
る。なお、酸化プロセスは、急速加熱法に限らず、例え
ば、電解質溶液（例えば、１ｍｏｌ／ｌのＨ2ＳＯ4、１
ｍｏｌ／ｌのＨＮＯ3、王水など）の入った酸化処理槽
を利用し、白金電極（図示せず）と下部電極２との間に
定電流を流し複合ナノ結晶層４を電気化学的に酸化する
ことによって上述のグレイン５１、ナノ結晶シリコン６
３、各シリコン酸化膜５２，６４を含む電子通過層６を
形成するようにしてもよいし、プラズマによる酸化方法
を採用するようにしてもよい。
に、酸化プロセスを行うことによって上述の図３のよう
な構成の複合ナノ結晶層からなる電子通過層６が形成さ
れ、図４（ｃ）に示すような構造が得られる。酸化プロ
セスでは、例えば、急速加熱法により複合ナノ結晶層４
を酸化することによって上述のグレイン５１、ナノ結晶
シリコン６３、各シリコン酸化膜５２，６４を含む電子
通過層６（図３参照）が形成される。ここにおいて、急
速加熱法による酸化プロセスでは、ランプアニール装置
を用い、炉内をＯ2ガス雰囲気（標準状態での酸素ガス
流量を０．２〜０．４Ｌ／ｍｉｎ）として基板温度を室
温から所定の酸化温度（例えば、９００℃）まで規定の
昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板
温度を所定の酸化時間（例えば、１時間）だけ維持する
ことで急速熱酸化（Rapid ThermalOxidation：ＲＴ
Ｏ）を行い、その後、基板温度を室温まで下降させてい
る。なお、酸化プロセスは、急速加熱法に限らず、例え
ば、電解質溶液（例えば、１ｍｏｌ／ｌのＨ2ＳＯ4、１
ｍｏｌ／ｌのＨＮＯ3、王水など）の入った酸化処理槽
を利用し、白金電極（図示せず）と下部電極２との間に
定電流を流し複合ナノ結晶層４を電気化学的に酸化する
ことによって上述のグレイン５１、ナノ結晶シリコン６
３、各シリコン酸化膜５２，６４を含む電子通過層６を
形成するようにしてもよいし、プラズマによる酸化方法
を採用するようにしてもよい。
【００３２】電子通過層６を形成した後は、例えばスパ
ッタ法などによって所定膜厚（１ｎｍ〜４ｎｍの範囲で
適宜設定すればよい）の金属間化合物層７ａ、所定膜厚
（例えば、３ｎｍ）の貴金属層７ｂを順次形成するで金
属間化合物層７ａと貴金属層７ｂとの積層膜が構成さ
れ、図４（ｄ）に示す構造が得られる。ここに、金属間
化合物層７ａの形成方法としては、スパッタ法（ＲＦス
パッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ
法、ＤＣマグネトロンスパッタ法、反応性スパッタ法な
ど）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すれ
ばよい。また、スパッタ法や蒸着法などにより電子通過
層６に金属膜を積層し当該金属膜を炭素ないし窒素を含
むガス雰囲気中でアニールすることで金属間化合物層７
ａを形成する方法や、スパッタ法や蒸着法などにより電
子通過層６に金属膜を積層し当該金属膜へ炭素イオンな
いし窒素イオンを注入して金属間化合物層７ａを形成す
る方法などを採用してもよい。また、貴金属層７ｂの形
成方法としても、スパッタ法（ＲＦスパッタ法、ＲＦマ
グネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネト
ロンスパッタ法、反応性スパッタ法など）、蒸着法、Ｃ
ＶＤ法などの薄膜形成方法を採用すればよい。
ッタ法などによって所定膜厚（１ｎｍ〜４ｎｍの範囲で
適宜設定すればよい）の金属間化合物層７ａ、所定膜厚
（例えば、３ｎｍ）の貴金属層７ｂを順次形成するで金
属間化合物層７ａと貴金属層７ｂとの積層膜が構成さ
れ、図４（ｄ）に示す構造が得られる。ここに、金属間
化合物層７ａの形成方法としては、スパッタ法（ＲＦス
パッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ
法、ＤＣマグネトロンスパッタ法、反応性スパッタ法な
ど）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すれ
ばよい。また、スパッタ法や蒸着法などにより電子通過
層６に金属膜を積層し当該金属膜を炭素ないし窒素を含
むガス雰囲気中でアニールすることで金属間化合物層７
ａを形成する方法や、スパッタ法や蒸着法などにより電
子通過層６に金属膜を積層し当該金属膜へ炭素イオンな
いし窒素イオンを注入して金属間化合物層７ａを形成す
る方法などを採用してもよい。また、貴金属層７ｂの形
成方法としても、スパッタ法（ＲＦスパッタ法、ＲＦマ
グネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネト
ロンスパッタ法、反応性スパッタ法など）、蒸着法、Ｃ
ＶＤ法などの薄膜形成方法を採用すればよい。
【００３３】次に、金属間化合物層７ａと貴金属層７ｂ
との積層膜の表面に多数の凹部８を形成する熱処理工程
を行うことにより、図４（ｅ）に示す構造の電子源１０
が得られる。ここにおいて、熱処理工程では、窒素雰囲
気中にて３００℃〜４５０℃の温度範囲で所定時間（例
えば、１５分〜１２０分）の熱処理を行っているので、
凹部８を比較的低いプロセス温度で形成することができ
る。なお、本実施形態における熱処理工程では窒素雰囲
気中にて熱処理を行っているが、他の不活性ガス中や真
空中にて熱処理を行うようにしてもよい。また、熱処理
としては、電気炉を用いたアニール、光照射によるアニ
ール（例えば、ランプアニール）、レーザアニールなど
を採用可能である。
との積層膜の表面に多数の凹部８を形成する熱処理工程
を行うことにより、図４（ｅ）に示す構造の電子源１０
が得られる。ここにおいて、熱処理工程では、窒素雰囲
気中にて３００℃〜４５０℃の温度範囲で所定時間（例
えば、１５分〜１２０分）の熱処理を行っているので、
凹部８を比較的低いプロセス温度で形成することができ
る。なお、本実施形態における熱処理工程では窒素雰囲
気中にて熱処理を行っているが、他の不活性ガス中や真
空中にて熱処理を行うようにしてもよい。また、熱処理
としては、電気炉を用いたアニール、光照射によるアニ
ール（例えば、ランプアニール）、レーザアニールなど
を採用可能である。
【００３４】しかして、本実施形態の電子源１０の製造
方法によれば、表面電極７の抵抗値の増加を抑制しつつ
電子放出効率の高効率化を図れる電子源１０を容易に製
造することができる。
方法によれば、表面電極７の抵抗値の増加を抑制しつつ
電子放出効率の高効率化を図れる電子源１０を容易に製
造することができる。
【００３５】ところで、本実施形態では、上述のナノ結
晶化プロセスにより形成した複合ナノ結晶層４に酸化プ
ロセスを施すことによって電子通過層６を形成している
が、酸化プロセスの代わりに窒化プロセスや酸窒化プロ
セスを採用してもよく、窒化プロセス（例えば、急速熱
窒化する窒化プロセス）を採用した場合には、図３にて
説明した各シリコン酸化膜５２，６４がいずれもシリコ
ン窒化膜となり、酸窒化プロセス（例えば、急速熱酸窒
化する酸窒化プロセス）を採用した場合には、図３にて
説明した各シリコン酸化膜５２，６４がいずれもシリコ
ン酸窒化膜となる。
晶化プロセスにより形成した複合ナノ結晶層４に酸化プ
ロセスを施すことによって電子通過層６を形成している
が、酸化プロセスの代わりに窒化プロセスや酸窒化プロ
セスを採用してもよく、窒化プロセス（例えば、急速熱
窒化する窒化プロセス）を採用した場合には、図３にて
説明した各シリコン酸化膜５２，６４がいずれもシリコ
ン窒化膜となり、酸窒化プロセス（例えば、急速熱酸窒
化する酸窒化プロセス）を採用した場合には、図３にて
説明した各シリコン酸化膜５２，６４がいずれもシリコ
ン酸窒化膜となる。
【００３６】また、上述の実施形態では、図３に示す構
成の複合ナノ結晶層が電子通過層６を構成しているが、
電子通過層６として例えばＡｌ2Ｏ3，ＳｉＯ2などから
なる絶縁体層を採用することで、上述の半導体層を設け
ている場合にはＭＩＳ（Metal−Insulator−Semiconduc
tor）構造の電子源と同様に動作し、上述の半導体層を
設けていない場合にはＭＩＭ（Metal−Insulator−Meta
l）構造の電子源と同様に動作し、両者とも電子通過層
の厚さを適宜設定することで電子放出特性を向上するこ
とができる。しかも、電子通過層を容易に形成すること
が可能になる。
成の複合ナノ結晶層が電子通過層６を構成しているが、
電子通過層６として例えばＡｌ2Ｏ3，ＳｉＯ2などから
なる絶縁体層を採用することで、上述の半導体層を設け
ている場合にはＭＩＳ（Metal−Insulator−Semiconduc
tor）構造の電子源と同様に動作し、上述の半導体層を
設けていない場合にはＭＩＭ（Metal−Insulator−Meta
l）構造の電子源と同様に動作し、両者とも電子通過層
の厚さを適宜設定することで電子放出特性を向上するこ
とができる。しかも、電子通過層を容易に形成すること
が可能になる。
【００３７】
【発明の効果】請求項１の発明は、下部電極と、表面電
極と、下部電極と表面電極との間に介在し電子が通過す
る電子通過層とを備え、電子通過層を通過した電子が表
面電極を通して放出される電子源であって、表面電極
は、電子通過層に積層された金属間化合物層と、金属間
化合物層に積層された貴金属層との積層膜からなり、当
該積層膜の厚さを局所的に薄くする多数の凹部が当該積
層膜の表面に形成されてなるものであり、表面電極にお
いて凹部が形成されている部位では他の部位に比べて当
該表面電極中での電子の散乱によるエネルギ損失を低減
することができ、かつ、表面電極の抵抗値は金属間化合
物層と貴金属層との積層膜の膜厚によりほぼ決まるの
で、表面電極の抵抗値の増加を抑制しつつ電子放出効率
の高効率化を図れるという効果がある。
極と、下部電極と表面電極との間に介在し電子が通過す
る電子通過層とを備え、電子通過層を通過した電子が表
面電極を通して放出される電子源であって、表面電極
は、電子通過層に積層された金属間化合物層と、金属間
化合物層に積層された貴金属層との積層膜からなり、当
該積層膜の厚さを局所的に薄くする多数の凹部が当該積
層膜の表面に形成されてなるものであり、表面電極にお
いて凹部が形成されている部位では他の部位に比べて当
該表面電極中での電子の散乱によるエネルギ損失を低減
することができ、かつ、表面電極の抵抗値は金属間化合
物層と貴金属層との積層膜の膜厚によりほぼ決まるの
で、表面電極の抵抗値の増加を抑制しつつ電子放出効率
の高効率化を図れるという効果がある。
【００３８】請求項２の発明は、請求項１の発明におい
て、前記金属間化合物層は、炭化物若しくは窒化物から
なるので、前記金属間化合物層の化学的安定性および物
理的安定性を高めることができるという効果がある。
て、前記金属間化合物層は、炭化物若しくは窒化物から
なるので、前記金属間化合物層の化学的安定性および物
理的安定性を高めることができるという効果がある。
【００３９】請求項３の発明は、請求項１の発明におい
て、前記金属間化合物層は、炭化チタン、炭化ジルコニ
ウム、炭化ハフニウム、窒化チタン、窒化ジルコニウ
ム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選
択される金属間化合物により形成されているので、前記
金属間化合物層の熱的安定性および前記金属間化合物層
の成膜工程における再現性を高めることができるという
効果がある。
て、前記金属間化合物層は、炭化チタン、炭化ジルコニ
ウム、炭化ハフニウム、窒化チタン、窒化ジルコニウ
ム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選
択される金属間化合物により形成されているので、前記
金属間化合物層の熱的安定性および前記金属間化合物層
の成膜工程における再現性を高めることができるという
効果がある。
【００４０】請求項４の発明は、請求項１ないし請求項
３の発明において、前記貴金属層は、白金、金、イリジ
ウムから選択される貴金属材料により形成されているの
で、前記貴金属層の成膜工程における再現性を高めるこ
とができるという効果がある。
３の発明において、前記貴金属層は、白金、金、イリジ
ウムから選択される貴金属材料により形成されているの
で、前記貴金属層の成膜工程における再現性を高めるこ
とができるという効果がある。
【００４１】請求項５の発明は、請求項１ないし請求項
４の発明において、前記電子通過層は、ナノメータオー
ダの多数の半導体微結晶と、各半導体微結晶それぞれの
表面に形成され半導体微結晶の結晶粒径よりも小さな膜
厚の多数の絶縁膜とを有するので、前記電子通過層に印
加された電界の大部分は絶縁膜に集中的にかかり、前記
下部電極から前記電子通過層に注入された電子が絶縁膜
にかかっている強電界により加速され前記表面電極へ向
かってドリフトするから、電子放出効率を向上させるこ
とができるという効果がある。
４の発明において、前記電子通過層は、ナノメータオー
ダの多数の半導体微結晶と、各半導体微結晶それぞれの
表面に形成され半導体微結晶の結晶粒径よりも小さな膜
厚の多数の絶縁膜とを有するので、前記電子通過層に印
加された電界の大部分は絶縁膜に集中的にかかり、前記
下部電極から前記電子通過層に注入された電子が絶縁膜
にかかっている強電界により加速され前記表面電極へ向
かってドリフトするから、電子放出効率を向上させるこ
とができるという効果がある。
【００４２】請求項６の発明は、請求項１ないし請求項
４の発明において、前記電子通過層は、絶縁体層よりな
るので、ＭＩＭ（Metal−Insulator−Metal）構造の電
子源と同様に動作し、前記電子通過層の厚さを適宜設定
することで電子放出特性を向上することができるという
効果がある。また、請求項５の発明に比べて前記電子通
過層を容易に形成することが可能になるという利点があ
る。
４の発明において、前記電子通過層は、絶縁体層よりな
るので、ＭＩＭ（Metal−Insulator−Metal）構造の電
子源と同様に動作し、前記電子通過層の厚さを適宜設定
することで電子放出特性を向上することができるという
効果がある。また、請求項５の発明に比べて前記電子通
過層を容易に形成することが可能になるという利点があ
る。
【００４３】請求項７の発明は、請求項１ないし請求項
４の発明において、前記電子通過層と前記下部電極との
間に半導体層が介在し、前記電子通過層が絶縁体層より
なるので、ＭＩＳ（Metal−Insulator−Semiconducto
r）構造の電子源と同様に動作し、前記電子通過層の厚
さを適宜設定することで電子放出特性を向上することが
できるという効果がある。また、請求項５の発明に比べ
て前記電子通過層を容易に形成することが可能になると
いう利点がある。
４の発明において、前記電子通過層と前記下部電極との
間に半導体層が介在し、前記電子通過層が絶縁体層より
なるので、ＭＩＳ（Metal−Insulator−Semiconducto
r）構造の電子源と同様に動作し、前記電子通過層の厚
さを適宜設定することで電子放出特性を向上することが
できるという効果がある。また、請求項５の発明に比べ
て前記電子通過層を容易に形成することが可能になると
いう利点がある。
【００４４】請求項８の発明は、請求項１ないし請求項
７のいずれかに記載の電子源の製造方法であって、前記
表面電極を形成するにあたって、前記電子通過層に前記
金属間化合物層を積層した後、前記金属化合物層に前記
貴金属層を積層し、前記金属間化合物層と前記貴金属層
との積層膜に前記凹部を形成する熱処理工程を行うの
で、表面電極の抵抗値の増加を抑制しつつ電子放出効率
の高効率化を図れる電子源を容易に製造することができ
るという効果がある。
７のいずれかに記載の電子源の製造方法であって、前記
表面電極を形成するにあたって、前記電子通過層に前記
金属間化合物層を積層した後、前記金属化合物層に前記
貴金属層を積層し、前記金属間化合物層と前記貴金属層
との積層膜に前記凹部を形成する熱処理工程を行うの
で、表面電極の抵抗値の増加を抑制しつつ電子放出効率
の高効率化を図れる電子源を容易に製造することができ
るという効果がある。
【００４５】請求項９の発明は、請求項８の発明におい
て、前記熱処理工程では、窒素雰囲気中にて３００℃〜
４５０℃の温度範囲で熱処理を行うので、前記凹部を比
較的低いプロセス温度で形成することができるという効
果がある。
て、前記熱処理工程では、窒素雰囲気中にて３００℃〜
４５０℃の温度範囲で熱処理を行うので、前記凹部を比
較的低いプロセス温度で形成することができるという効
果がある。
【図１】実施形態の電子源を示し、（ａ）は概略断面
図、（ｂ）は概略平面図である。
図、（ｂ）は概略平面図である。
【図２】同上の電子源の動作説明図である。
【図３】同上の電子源の動作説明図である。
【図４】同上の電子源の製造方法を説明するための主要
工程断面図である。
工程断面図である。
１ 基板
２ 下部電極
３ 多結晶シリコン層
６ 電子通過層
７ 表面電極
７ａ 金属間化合物層
７ｂ 貴金属層
８ 凹部
１０ 電子源
１０ａ 電子源素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 菰田 卓哉
大阪府門真市大字門真1048番地松下電工株
式会社内
(72)発明者 幡井 崇
大阪府門真市大字門真1048番地松下電工株
式会社内
Claims (9)
- 【請求項１】 下部電極と、表面電極と、下部電極と表
面電極との間に介在し電子が通過する電子通過層とを備
え、電子通過層を通過した電子が表面電極を通して放出
される電子源であって、表面電極は、電子通過層に積層
された金属間化合物層と、金属間化合物層に積層された
貴金属層との積層膜からなり、当該積層膜の厚さを局所
的に薄くする多数の凹部が当該積層膜の表面に形成され
てなることを特徴とする電子源。 - 【請求項２】 前記金属間化合物層は、炭化物若しくは
窒化物からなることを特徴とする請求項１記載の電子
源。 - 【請求項３】 前記金属間化合物層は、炭化チタン、炭
化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジ
ルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタ
ルから選択される金属間化合物により形成されてなるこ
とを特徴とする請求項１記載の電子源。 - 【請求項４】 前記貴金属層は、白金、金、イリジウム
から選択される貴金属材料により形成されてなることを
特徴とする請求項１ないし請求項３のいずれかに記載の
電子源。 - 【請求項５】 前記電子通過層は、ナノメータオーダの
多数の半導体微結晶と、各半導体微結晶それぞれの表面
に形成され半導体微結晶の結晶粒径よりも小さな膜厚の
多数の絶縁膜とを有することを特徴とする請求項１ない
し請求項４のいずれかに記載の電子源。 - 【請求項６】 前記電子通過層は、絶縁体層よりなるこ
とを特徴とする請求項１ないし請求項４のいずれかに記
載の電子源。 - 【請求項７】 前記電子通過層と前記下部電極との間に
半導体層が介在し、前記電子通過層が絶縁体層よりなる
ことを特徴とする請求項１ないし請求項４のいずれかに
記載の電子源。 - 【請求項８】 請求項１ないし請求項７のいずれかに記
載の電子源の製造方法であって、前記表面電極を形成す
るにあたって、前記電子通過層に前記金属間化合物層を
積層した後、前記金属化合物層に前記貴金属層を積層
し、前記金属間化合物層と前記貴金属層との積層膜に前
記凹部を形成する熱処理工程を行うことを特徴とする電
子源の製造方法。 - 【請求項９】 前記熱処理工程では、窒素雰囲気中にて
３００℃〜４５０℃の温度範囲で熱処理を行うことを特
徴とする請求項８記載の電子源の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083927A JP3755474B2 (ja) | 2002-03-25 | 2002-03-25 | 電子源およびその製造方法 |
| TW91121896A TWI222653B (en) | 2001-09-25 | 2002-09-24 | Filed emission-type electron source |
| US10/252,800 US6720717B2 (en) | 2001-09-25 | 2002-09-24 | Field emission-type electron source |
| KR10-2002-0057864A KR100491305B1 (ko) | 2001-09-25 | 2002-09-24 | 전계방사형 전자원 |
| CN021425957A CN1216394C (zh) | 2001-09-25 | 2002-09-24 | 场致发射型电子源 |
| EP02022014A EP1523025B1 (en) | 2002-03-25 | 2002-10-01 | Field emission-type electron source |
| DE60229105T DE60229105D1 (de) | 2001-12-13 | 2002-12-11 | Feldemissionselektronenquelle |
| EP02027754A EP1328003B1 (en) | 2001-12-13 | 2002-12-11 | Field emission-type electron source |
| AT02027754T ATE409951T1 (de) | 2001-12-13 | 2002-12-11 | Feldemissionselektronenquelle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083927A JP3755474B2 (ja) | 2002-03-25 | 2002-03-25 | 電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003281992A true JP2003281992A (ja) | 2003-10-03 |
| JP3755474B2 JP3755474B2 (ja) | 2006-03-15 |
Family
ID=29231485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083927A Expired - Fee Related JP3755474B2 (ja) | 2001-09-25 | 2002-03-25 | 電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755474B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325493A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Works Ltd | 生体活性化方法 |
| JP2011175790A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 電界放射型電子源およびそれを用いた発光装置 |
-
2002
- 2002-03-25 JP JP2002083927A patent/JP3755474B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325493A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Works Ltd | 生体活性化方法 |
| JP2011175790A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 電界放射型電子源およびそれを用いた発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3755474B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100491305B1 (ko) | 전계방사형 전자원 | |
| US6940087B2 (en) | Quantum device | |
| KR100420772B1 (ko) | 전계방사형 전자원 및 그의 제조방법 | |
| JP2003281992A (ja) | 電子源およびその製造方法 | |
| JP5342470B2 (ja) | 電界放射型電子源およびそれを用いた発光装置 | |
| JP5374432B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP4415922B2 (ja) | シリコン酸化膜の形成方法 | |
| JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003281993A (ja) | 電子源およびその製造方法 | |
| JP2003100201A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3809808B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| EP1328003B1 (en) | Field emission-type electron source | |
| EP1523025B1 (en) | Field emission-type electron source | |
| JP2001210229A (ja) | 電界放射型電子源の製造方法 | |
| JP2011175800A (ja) | 電界放射型電子源およびそれを用いた発光装置 | |
| JP2001210219A (ja) | 電界放射型電子源 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2002352698A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |