JP3709842B2 - 電界放射型電子源およびその製造方法 - Google Patents
電界放射型電子源およびその製造方法 Download PDFInfo
- Publication number
- JP3709842B2 JP3709842B2 JP2001392112A JP2001392112A JP3709842B2 JP 3709842 B2 JP3709842 B2 JP 3709842B2 JP 2001392112 A JP2001392112 A JP 2001392112A JP 2001392112 A JP2001392112 A JP 2001392112A JP 3709842 B2 JP3709842 B2 JP 3709842B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron source
- drift
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、下部電極と、下部電極に対向する導電性薄膜よりなる表面電極と、下部電極と表面電極との間に介在する酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層とを備えた電界放射型電子源が提案されている
この種の電界放射型電子源は、例えば、図５に示すように導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００３】
図５に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００４】
上述の強電界ドリフト層６は、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、この多結晶シリコン層を陽極酸化処理にて多孔質化することで多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法によって例えば９００℃の温度で急速熱酸化することにより形成されており、図６に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【０００５】
上述の電界放射型電子源１０’では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図６中の矢印の向き（図６における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。
【０００６】
しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
ところで、上述の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図７に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図５に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００８】
図７に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００９】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図５および図７参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１０】
また、図７に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１１】
図８に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、図示していないが、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１２】
図８に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、下部電極１２に重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める形で形成された多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、強電界ドリフト層６の上で下部電極１２に交差（直交）する方向に形成された複数本の表面電極７とを備えている。
【００１３】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、強電界ドリフト層６上に形成された複数本の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極１２との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、複数本の表面電極７の群と複数本の下部電極１２の群とからなるマトリクス（格子）の格子点に、表面電極７と下部電極１２とドリフト部６ａとからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。ここにおいて、ドリフト部６ａは、上述の図６と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。
【００１４】
【発明が解決しようとする課題】
ところで、図８に示した電界放射型電子源１０も表面電極７と下部電極１２との間に印加する直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１５】
しかしながら、上述の電界放射型電子源１０では、強電界ドリフト層６におけるドリフト部６ａおよび分離部６ｂのうち表面電極７と交差しない部分の表面が露出しているので、外部から不純物（例えば、ナトリウムイオン）や水分などが侵入したり、引っ掻き傷などが付きやすく、信頼性が低いという不具合があった。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、信頼性の高い電界放射型電子源およびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板と、基板の一表面側に列設され互いに平行な複数本の下部電極と、基板の前記一表面に平行な面内で下部電極に対して交差し互いに平行な複数本の仮想直線と下部電極との交点に対応する部位で下部電極の表面側に電子のドリフトするドリフト部を介して形成された複数の表面電極と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極を共通接続する複数本のバス電極とを備え、基板の前記一表面側においてそれぞれ下部電極とドリフト部と表面電極とを具備する複数の電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられて成ることを特徴とするものであり、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられているので、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面を通して外部から不純物や水分などが侵入したり、引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができ、しかも、表面電極とバス電極とを接続する接続配線は露出しているからバス電極と表面電極との接続が容易になる。
【００１９】
また、請求項１の発明では、保護膜は、表面電極から離れてバス電極へ近づくにつれて基板からの距離が徐々に大きくなる傾斜面が形成され、接続配線は表面電極の側縁からバス電極まで傾斜面に沿って延長されているので、表面電極とバス電極との間で断線が起こるのを防止することができる。
【００２０】
また、請求項１の発明では、ドリフト部が電子源素子ごとに形成された酸化した多孔質多結晶半導体層よりなり、ドリフト部の間を埋める形で形成された多結晶半導体層よりなる分離部を備えるので、クロストークを防止することができる。
【００２１】
請求項２の発明は、請求項１の発明において、前記保護膜は、ＳｉＯ２、ＳｉＮＸ、ＳｉＯＮ、ＡｌＯＸ、ＡｌＮの群から選択される材料により形成されているので、一般的な半導体製造プロセスで使用される材料および成膜方法によって前記保護膜を形成することができる。
【００２３】
請求項３の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記下部電極を形成した前記基板の前記一表面側の全面に多結晶半導体層を形成する第１の成膜工程と、第１の成膜工程の後で多結晶半導体層の表面側に前記バス電極を形成する第１の電極形成工程と、第１の電極形成工程の後で前記基板の前記一表面側の全面に保護膜を形成する第２の成膜工程と、第２の成膜工程の後で保護膜のうち前記電子源素子の形成予定部位に対応する部分を除去するパターニング工程と、パターニング工程の後で多結晶半導体層のうち前記電子源素子の形成予定部位に対応する部分を陽極酸化処理にて多孔質化して多孔質多結晶半導体層を形成する陽極酸化処理工程と、多孔質多結晶半導体層を酸化して前記ドリフト部を形成する酸化工程と、酸化工程の後で保護膜の表面側に前記傾斜面を形成する加工工程と、加工工程の後で前記表面電極および前記接続配線を形成する第２の電極形成工程とを備えることを特徴とし、パターニング工程にて保護膜をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶半導体層よりなるドリフト部を形成し、その後、前記表面電極および前記接続配線を形成することになるので、保護膜の成膜時には電子源素子は形成されていないから、電子源素子の信頼性が保護膜の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源を提供できる。また、各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができる。
【００２４】
請求項４の発明は、請求項３発明において、前記陽極酸化処理工程では、前記パターニング工程にてパターニングされた保護膜をマスク材として利用するので、前記陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れる。
【００２５】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図１および図２に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）１１と、絶縁性基板１１の一表面上に列設され互いに平行な複数本の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に対して交差（直交）し互いに平行な複数本の仮想直線（図示せず）と下部電極１２との交点に対応する部位で下部電極１２の表面側に電子のドリフトする酸化した多孔質多結晶シリコンよりなるドリフト部６ａを介して形成された複数の表面電極７と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極７を共通接続する複数本のバス電極１５とを備えている。ここにおいて、各下部電極１２は短冊状に形成され、長手方向の両端部上にパッド２８が形成されている。また、バス電極１５は長手方向の両端部がパッド２７と接続されている。
【００２６】
要するに、本実施形態の電界放射型電子源１０では、下部電極１２が列設された絶縁性基板１１の上記一表面側に積層された強電界ドリフト層６において、図８に示した従来構成で説明した下部電極１２と表面電極７との交差（直交）する部位（各電子源素子１０ａに対応する部位）にのみドリフト部６ａが形成され、各ドリフト部６ａそれぞれの上に表面電極７が形成されている。
【００２７】
さらに説明すれば、各下部電極１２上に複数のドリフト部６ａが下部電極１２の長手方向において離間して形成され、各ドリフト部６ａ上それぞれに表面電極７が形成されている。ここに、下部電極１２の長手方向に配列された複数の表面電極７は下部電極１２に平行なバス電極１５に共通接続されている。ここに、各表面電極７は接続配線１６を介して両側のバス電極１５に接続されている。強電界ドリフト層６は、ドリフト部６ａの間を埋める形で形成されたノンドープの多結晶シリコンよりなる分離部６ｂによって電気的に絶縁されている。すなわち、強電界ドリフト層６は複数のドリフト部６ａとドリフト部６ａ間を埋める形で形成された分離部６ｂとで構成される。また、本実施形態においても、下部電極１２とドリフト部６ａと表面電極７とで電子源素子１０ａを構成している。なお、図８に示した従来構成と同様の構成要素には同一の符号を付してある。
【００２８】
本実施形態の電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、下部電極１２に直交する仮想直線上に配列された表面電極７との重なる部位に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極１５と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択されたバス電極１５に共通接続された表面電極７と下部電極１２との重なる部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、複数本の下部電極１２の群と上述の複数本の仮想直線の群とからなるマトリクス（格子）の格子点に、下部電極１２とドリフト部６ａと表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加するバス電極１５と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００２９】
下部電極２は、例えば、Ｃｒ，Ｗ，Ｔｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔ，Ｍｏなどの金属あるいはこれらの合金や、不純物をドーピングした多結晶シリコンなどにより形成すればよい。
【００３０】
表面電極７は、例えば、Ａｕ，Ｐｔ，Ｃｒなどの仕事関数が小さく耐酸化性が高くて化学的に安定な金属からなる金属膜あるいはこれらの金属膜の積層膜により形成すればよい。なお、表面電極７の厚さは１０〜１５ｎｍ程度の範囲内で設定すればよい。
【００３１】
また、上述の接続配線１６は、表面電極７の側縁からバス電極１５上まで延長され表面電極７とバス電極１５との間を電気的に接続するものであり、表面電極７と同じ材料により形成されている。
【００３２】
また、強電界ドリフト層６は、複数本の下部電極１２が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、この多結晶シリコン層のうち強電界ドリフト層６のドリフト部６ａの形成予定部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法或いは電気化学的な方法によって酸化することにより形成されている。
【００３３】
本実施形態の電界放射型電子源１０の動作は図８に示した従来構成の動作と略同じであって、表面電極７を真空中に配置するとともに対向配置されるフェースプレート３０にアノード電極２１を設け、選択した表面電極７を下部電極１２に対して高電位側として直流電圧Ｖps（図７参照）を印加するとともに、アノード電極２１を表面電極７に対して高電位側として直流電圧Ｖc（図７参照）を印加することによって、強電界ドリフト層６のドリフト部６ａに作用する電界により下部電極１２から強電界ドリフト層６のドリフト部６ａへ注入された電子がドリフト部６ａをドリフトし表面電極７を通して放出される。ここにおいて、強電界ドリフト層６のドリフト部６ａは、上述の図６と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、絶縁性基板１１の一表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６のドリフト部６ａは、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００３４】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、アノード電極２１（図８参照）と表面電極７との間にアノード電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６のドリフト部６ａへ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６のドリフト部６ａに印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１の間の領域を表面に向かって図６中の矢印の向き（図６における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。
【００３５】
したがって、強電界ドリフト層６のドリフト部６ａでは下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。上述の電子源素子１０ａでは、表面電極７を通して放出される電子線の放出方向が表面電極７の法線方向（絶縁性基板１１の上記一表面の法線方向に一致する）に揃いやすいから、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れる。また、表面電極７と下部電極１２との間に印加する電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができるので、低消費電力化を図れる。
【００３６】
ところで、本実施形態の電界放射型電子源１０では、絶縁性基板１１の上記一表面側の強電界ドリフト層６において、電子源素子１０ａおよび接続配線１６を除いた部位の表面側を覆う保護膜１４が設けられている。したがって、強電界ドリフト層６において電子源素子１０ａを除いた部位（分離部６ｂ）およびバス電極１５において接続配線１６との接続部位を除いた部位は、保護膜１４により覆われている。ここにおいて、保護膜１４は、ＳｉＯ2、ＳｉＮX（ＳｉＮ、Ｓｉ2Ｎ3，Ｓｉ3Ｎ4などがあるがＳｉ3Ｎ4が望ましい）、ＳｉＯＮ、ＡｌＯX（Ａｌ2Ｏ3など）、ＡｌＮの群から選択される材料により形成すればよく、これらの材料を選択すれば、一般的な半導体製造プロセスにおいて代表的な所謂シリコンプロセスで使用される材料および成膜方法によって保護膜１４を形成することができる。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００３７】
しかして、本実施形態では、絶縁性基板１１の上記一表面側において電子源素子１０ａおよび接続配線１６を除いた部位の表面側を覆う保護膜１４が設けられているので、絶縁性基板１１の上記一表面側において強電界ドリフト層６の分離部６ｂの表面を通して外部から不純物や水分などが侵入したり、分離部６ｂの表面やバス電極１５に引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができる。要するに、本実施形態では、図８に示した従来構成に比べて耐湿性を高めることができるとともに、ドリフト部６ａの周囲の分離部６ｂに傷が付くのを防止することができるのである。しかも、バス電極１５において表面電極７と接続される部位は露出しているからバス電極１５と表面電極７との接続が容易になるという利点がある。
【００３８】
また、本実施形態の電界放射型電子源１０では、電子源素子１０ａに対応する部位のみにドリフト部６ａが形成されているので、図８に示した従来構成のように複数の電子源素子１０ａに跨ってドリフト部６ａが形成されている場合に比べてクロストークが発生しにくくなる。
【００３９】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６のドリフト部６ａを窒化若しくは酸窒化した多孔質多結晶シリコン層により構成してもよいし、また、その他の酸化若しくは窒化若しくは酸窒化した多孔質多結晶半導体層により構成してもよい。ここに、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図６にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、強電界ドリフト層６のドリフト部６ａを酸窒化した多孔質多結晶シリコン層とした場合には各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００４０】
（実施形態２）
本実施形態の電界放射型電子源１０の基本構成は図１および図２に示した実施形態１と略同じであって、強電界ドリフト層６の表面側において電子源素子１０ａを除く部位に設けられる保護膜１４が図３に示すような形状に形成されている点が相違する。すなわち、本実施形態における保護膜１４は、表面電極７から離れてバス電極１５へ近づくにつれて絶縁性基板１１からの距離が徐々に大きくなる傾斜面が形成されており、表面電極７とバス電極１５との間を接続する接続配線１６が、表面電極７の側縁からバス電極１５上まで上記傾斜面に沿って形成されている（接続配線１６が上記傾斜面上に形成されている）。ここにおいて、保護膜１４と分離部６ｂとの間にはＳｉＯ2よりなる絶縁層１３を介在させてある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４１】
ところで、実施形態１の電界放射型電子源１０では、表面電極７とバス電極１５とを電気的に接続する接続配線１６がバス電極１５の側面および上面に沿って形成されているので、接続配線１６が断線してしまう恐れがある。
【００４２】
これに対して、本実施形態の電界放射型電子源１０では、接続配線１６が保護膜１４の上記傾斜面に沿って形成されているので、表面電極７とバス電極１５との間で断線が起こるのを防止することができ、信頼性をさらに向上できる。
【００４３】
以下、本実施形態の電界放射型電子源１０の製造方法について図４を参照しながら説明する。
【００４４】
まず、絶縁性基板１１の上記一表面上に例えばスパッタ法や蒸着法などによって下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面に所定膜厚（ここでは、１．５μｍに設定してある）のノンドープの多結晶シリコン層３を形成する工程（以下、この工程を第１の成膜工程と称す）を行うことにより、図４（ａ）に示すような構造が得られる。なお、ノンドープの多結晶シリコン層の成膜方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法、アモルファスシリコンを堆積させた後にレーザアニールする方法などを採用すればよい。
【００４５】
ノンドープの多結晶シリコン層３を形成した後、絶縁性基板１１の上記一表面側の全面にＳｉＯ ２ よりなる絶縁層１３を形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して絶縁層１３のうち電子源素子１０ａの形成予定部位に対応した部分を除去することによって、図４（ｂ）に示す構造が得られる。なお、絶縁層１３は電子源素子１０ａの形成予定部位に対応する部分が順テーパ状に開口されている。
【００４６】
次に、絶縁層１３上にスパッタ法や蒸着法などによってバス電極１５を形成する工程（以下、この工程を第１の電極形成工程と称す）を行うことによって、図４（ｃ）に示す構造が得られる。
【００４７】
バス電極１５を形成した後、絶縁性基板１１の上記一表面側の全面にＳｉＯ2よりなる保護膜１４を形成する工程（以下、この工程を第２の成膜工程と称す）を行い、その後、フォトリソグラフィ技術およびエッチング技術を利用して保護膜１４のうち電子源素子１０ａの形成予定部位に対応する部分を除去する工程（以下、この工程をパターニング工程と称す）を行い、続いて、保護膜１４をマスク材として陽極酸化処理工程にて多結晶シリコン層３を所定深さまで多孔質化することにより、多孔質多結晶シリコン層が形成され、この多孔質多結晶シリコン層を酸化工程にて酸化することで酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図４（ｄ）に示すような構造が得られる。ここにおいて、陽極酸化処理工程では、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極１２との間に電圧を印加して、多結晶シリコン層３に光照射を行いながら定電流で陽極酸化処理を行うことによって多孔質多結晶シリコンが形成される。このようにして形成された多孔質多結晶シリコン層は、多結晶シリコンのグレインおよびシリコン微結晶を含んでいる。本実施形態では、多結晶シリコン層３のうちドリフト部６ａの周囲の部分が分離部６ｂとなる。また、多結晶シリコン層３を下部電極１２に達しない深さまで多孔質化するようにしてもよい。また、酸化工程では、例えば、急速加熱法により多孔質多結晶シリコンを酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含むドリフト部６ａが形成される。急速加熱法による酸化工程では、ランプアニール装置を用い、炉内をＯ2ガス雰囲気として基板温度を室温から所定の酸化温度（例えば、９００℃）まで規定の昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板温度を所定の酸化時間（例えば、１時間）だけ維持することで急速熱酸化（Rapid Thermal Oxidation：ＲＴＯ）を行い、その後、基板温度を室温まで下降させている。酸化工程は、急速加熱法に限らず、例えば、電解質溶液（例えば、１ｍｏｌ／ＬのＨ2ＳＯ4、１モルのＨＮＯ3、王水など）の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極２との間に定電流を流し多孔質多結晶シリコン層を電気化学的に酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含むドリフト部６ａを形成する電気化学的な方法を採用してもよい。
【００４８】
複数のドリフト部６ａと分離部６ｂとからなる強電界ドリフト層６を形成した後は、フォトリソグラフィ技術およびエッチング技術を利用して保護膜１４に上記傾斜面を形成する工程（以下、加工工程と称す）を行うことによって、図４（ｅ）に示す構造が得られる。なお、この傾斜面を形成することでバス電極１５の表面の一部が露出する。
【００４９】
その後、例えばスパッタ法や蒸着法などによって、表面電極７および接続配線１６を形成する工程（以下、第２の電極形成工程と称す）を行うことによって、図４（ｆ）に示す構造の電子源素子１０ａが得られる（つまり、電界放射型電子源１０が得られる）。
【００５０】
しかして、上述の製造方法によれば、パターニング工程にて保護膜１４をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶シリコン層（多孔質多結晶半導体層）よりなるドリフト部６ａを形成し、その後、表面電極７および接続配線１６を形成することになるので、保護膜１４の成膜時には電子源素子１０ａは形成されていないから、電子源素子１０ａの信頼性が保護膜１４の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源１０を提供できる。また、上述の各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができる。
【００５１】
また、陽極酸化処理工程では、パターニング工程にてパターニングされた保護膜１４をマスク材として利用するので、陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れる。
【００５２】
【発明の効果】
請求項１の発明は、基板と、基板の一表面側に列設され互いに平行な複数本の下部電極と、基板の前記一表面に平行な面内で下部電極に対して交差し互いに平行な複数本の仮想直線と下部電極との交点に対応する部位で下部電極の表面側に電子のドリフトするドリフト部を介して形成された複数の表面電極と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極を共通接続する複数本のバス電極とを備え、基板の前記一表面側においてそれぞれ下部電極とドリフト部と表面電極とを具備する複数の電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられて成るものであり、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられているので、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面を通して外部から不純物や水分などが侵入したり、引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができるという効果があり、しかも、表面電極とバス電極とを接続する接続配線は露出しているからバス電極と表面電極との接続が容易になるという効果がある。
【００５４】
また、請求項１の発明では、保護膜は、表面電極から離れてバス電極へ近づくにつれて基板からの距離が徐々に大きくなる傾斜面が形成され、接続配線は表面電極の側縁からバス電極まで傾斜面に沿って延長されているので、表面電極とバス電極との間で断線が起こるのを防止することができるという効果がある。
【００５５】
また、請求項１の発明では、ドリフト部が電子源素子ごとに形成された酸化した多孔質多結晶半導体層よりなり、ドリフト部の間を埋める形で形成された多結晶半導体層よりなる分離部を備えるので、クロストークを防止することができるという効果がある。
【００５６】
請求項２の発明は、請求項１の発明において、前記保護膜は、ＳｉＯ２、ＳｉＮＸ、ＳｉＯＮ、ＡｌＯＸ、ＡｌＮの群から選択される材料により形成されているので、一般的な半導体製造プロセスで使用される材料および成膜方法によって前記保護膜を形成することができるという効果がある。
【００５８】
請求項３の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記下部電極を形成した前記基板の前記一表面側の全面に多結晶半導体層を形成する第１の成膜工程と、第１の成膜工程の後で多結晶半導体層の表面側に前記バス電極を形成する第１の電極形成工程と、第１の電極形成工程の後で前記基板の前記一表面側の全面に保護膜を形成する第２の成膜工程と、第２の成膜工程の後で保護膜のうち前記電子源素子の形成予定部位に対応する部分を除去するパターニング工程と、パターニング工程の後で多結晶半導体層のうち前記電子源素子の形成予定部位に対応する部分を陽極酸化処理にて多孔質化して多孔質多結晶半導体層を形成する陽極酸化処理工程と、多孔質多結晶半導体層を酸化して前記ドリフト部を形成する酸化工程と、酸化工程の後で保護膜の表面側に前記傾斜面を形成する加工工程と、加工工程の後で前記表面電極および前記接続配線を形成する第２の電極形成工程とを備えることを特徴とし、パターニング工程にて保護膜をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶半導体層よりなるドリフト部を形成し、その後、前記表面電極および前記接続配線を形成することになるので、保護膜の成膜時には電子源素子は形成されていないから、電子源素子の信頼性が保護膜の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源を提供できるという効果がある。また、各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができるという利点がある。
【００５９】
請求項４の発明は、請求項３の発明において、前記陽極酸化処理工程では、前記パターニング工程にてパターニングされた保護膜をマスク材として利用するので、前記陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す電界放射型電子源の概略斜視図である。
【図２】同上を示し、（ａ），（ｂ）はそれぞれ要部概略断面図である。
【図３】実施形態２を示す電界放射型電子源の要部概略断面図である。
【図４】同上の製造方法を説明するための主要工程断面図である。
【図５】従来例を示す電界放射型電子源の動作説明図である。
【図６】同上の動作説明図である。
【図７】他の従来例を示す電界放射型電子源の動作説明図である。
【図８】同上を応用したディスプレイの概略構成図である。
【符号の説明】
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１４ 保護膜
１５ バス電極
１６ 接続配線
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、下部電極と、下部電極に対向する導電性薄膜よりなる表面電極と、下部電極と表面電極との間に介在する酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層とを備えた電界放射型電子源が提案されている
この種の電界放射型電子源は、例えば、図５に示すように導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００３】
図５に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００４】
上述の強電界ドリフト層６は、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、この多結晶シリコン層を陽極酸化処理にて多孔質化することで多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法によって例えば９００℃の温度で急速熱酸化することにより形成されており、図６に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【０００５】
上述の電界放射型電子源１０’では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図６中の矢印の向き（図６における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。
【０００６】
しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
ところで、上述の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図７に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図５に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００８】
図７に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００９】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図５および図７参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１０】
また、図７に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１１】
図８に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、図示していないが、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１２】
図８に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、下部電極１２に重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める形で形成された多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、強電界ドリフト層６の上で下部電極１２に交差（直交）する方向に形成された複数本の表面電極７とを備えている。
【００１３】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、強電界ドリフト層６上に形成された複数本の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極１２との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、複数本の表面電極７の群と複数本の下部電極１２の群とからなるマトリクス（格子）の格子点に、表面電極７と下部電極１２とドリフト部６ａとからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。ここにおいて、ドリフト部６ａは、上述の図６と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。
【００１４】
【発明が解決しようとする課題】
ところで、図８に示した電界放射型電子源１０も表面電極７と下部電極１２との間に印加する直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１５】
しかしながら、上述の電界放射型電子源１０では、強電界ドリフト層６におけるドリフト部６ａおよび分離部６ｂのうち表面電極７と交差しない部分の表面が露出しているので、外部から不純物（例えば、ナトリウムイオン）や水分などが侵入したり、引っ掻き傷などが付きやすく、信頼性が低いという不具合があった。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、信頼性の高い電界放射型電子源およびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板と、基板の一表面側に列設され互いに平行な複数本の下部電極と、基板の前記一表面に平行な面内で下部電極に対して交差し互いに平行な複数本の仮想直線と下部電極との交点に対応する部位で下部電極の表面側に電子のドリフトするドリフト部を介して形成された複数の表面電極と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極を共通接続する複数本のバス電極とを備え、基板の前記一表面側においてそれぞれ下部電極とドリフト部と表面電極とを具備する複数の電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられて成ることを特徴とするものであり、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられているので、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面を通して外部から不純物や水分などが侵入したり、引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができ、しかも、表面電極とバス電極とを接続する接続配線は露出しているからバス電極と表面電極との接続が容易になる。
【００１９】
また、請求項１の発明では、保護膜は、表面電極から離れてバス電極へ近づくにつれて基板からの距離が徐々に大きくなる傾斜面が形成され、接続配線は表面電極の側縁からバス電極まで傾斜面に沿って延長されているので、表面電極とバス電極との間で断線が起こるのを防止することができる。
【００２０】
また、請求項１の発明では、ドリフト部が電子源素子ごとに形成された酸化した多孔質多結晶半導体層よりなり、ドリフト部の間を埋める形で形成された多結晶半導体層よりなる分離部を備えるので、クロストークを防止することができる。
【００２１】
請求項２の発明は、請求項１の発明において、前記保護膜は、ＳｉＯ２、ＳｉＮＸ、ＳｉＯＮ、ＡｌＯＸ、ＡｌＮの群から選択される材料により形成されているので、一般的な半導体製造プロセスで使用される材料および成膜方法によって前記保護膜を形成することができる。
【００２３】
請求項３の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記下部電極を形成した前記基板の前記一表面側の全面に多結晶半導体層を形成する第１の成膜工程と、第１の成膜工程の後で多結晶半導体層の表面側に前記バス電極を形成する第１の電極形成工程と、第１の電極形成工程の後で前記基板の前記一表面側の全面に保護膜を形成する第２の成膜工程と、第２の成膜工程の後で保護膜のうち前記電子源素子の形成予定部位に対応する部分を除去するパターニング工程と、パターニング工程の後で多結晶半導体層のうち前記電子源素子の形成予定部位に対応する部分を陽極酸化処理にて多孔質化して多孔質多結晶半導体層を形成する陽極酸化処理工程と、多孔質多結晶半導体層を酸化して前記ドリフト部を形成する酸化工程と、酸化工程の後で保護膜の表面側に前記傾斜面を形成する加工工程と、加工工程の後で前記表面電極および前記接続配線を形成する第２の電極形成工程とを備えることを特徴とし、パターニング工程にて保護膜をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶半導体層よりなるドリフト部を形成し、その後、前記表面電極および前記接続配線を形成することになるので、保護膜の成膜時には電子源素子は形成されていないから、電子源素子の信頼性が保護膜の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源を提供できる。また、各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができる。
【００２４】
請求項４の発明は、請求項３発明において、前記陽極酸化処理工程では、前記パターニング工程にてパターニングされた保護膜をマスク材として利用するので、前記陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れる。
【００２５】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図１および図２に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）１１と、絶縁性基板１１の一表面上に列設され互いに平行な複数本の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に対して交差（直交）し互いに平行な複数本の仮想直線（図示せず）と下部電極１２との交点に対応する部位で下部電極１２の表面側に電子のドリフトする酸化した多孔質多結晶シリコンよりなるドリフト部６ａを介して形成された複数の表面電極７と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極７を共通接続する複数本のバス電極１５とを備えている。ここにおいて、各下部電極１２は短冊状に形成され、長手方向の両端部上にパッド２８が形成されている。また、バス電極１５は長手方向の両端部がパッド２７と接続されている。
【００２６】
要するに、本実施形態の電界放射型電子源１０では、下部電極１２が列設された絶縁性基板１１の上記一表面側に積層された強電界ドリフト層６において、図８に示した従来構成で説明した下部電極１２と表面電極７との交差（直交）する部位（各電子源素子１０ａに対応する部位）にのみドリフト部６ａが形成され、各ドリフト部６ａそれぞれの上に表面電極７が形成されている。
【００２７】
さらに説明すれば、各下部電極１２上に複数のドリフト部６ａが下部電極１２の長手方向において離間して形成され、各ドリフト部６ａ上それぞれに表面電極７が形成されている。ここに、下部電極１２の長手方向に配列された複数の表面電極７は下部電極１２に平行なバス電極１５に共通接続されている。ここに、各表面電極７は接続配線１６を介して両側のバス電極１５に接続されている。強電界ドリフト層６は、ドリフト部６ａの間を埋める形で形成されたノンドープの多結晶シリコンよりなる分離部６ｂによって電気的に絶縁されている。すなわち、強電界ドリフト層６は複数のドリフト部６ａとドリフト部６ａ間を埋める形で形成された分離部６ｂとで構成される。また、本実施形態においても、下部電極１２とドリフト部６ａと表面電極７とで電子源素子１０ａを構成している。なお、図８に示した従来構成と同様の構成要素には同一の符号を付してある。
【００２８】
本実施形態の電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数本の下部電極１２と、下部電極１２に直交する仮想直線上に配列された表面電極７との重なる部位に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極１５と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択されたバス電極１５に共通接続された表面電極７と下部電極１２との重なる部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、複数本の下部電極１２の群と上述の複数本の仮想直線の群とからなるマトリクス（格子）の格子点に、下部電極１２とドリフト部６ａと表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加するバス電極１５と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００２９】
下部電極２は、例えば、Ｃｒ，Ｗ，Ｔｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔ，Ｍｏなどの金属あるいはこれらの合金や、不純物をドーピングした多結晶シリコンなどにより形成すればよい。
【００３０】
表面電極７は、例えば、Ａｕ，Ｐｔ，Ｃｒなどの仕事関数が小さく耐酸化性が高くて化学的に安定な金属からなる金属膜あるいはこれらの金属膜の積層膜により形成すればよい。なお、表面電極７の厚さは１０〜１５ｎｍ程度の範囲内で設定すればよい。
【００３１】
また、上述の接続配線１６は、表面電極７の側縁からバス電極１５上まで延長され表面電極７とバス電極１５との間を電気的に接続するものであり、表面電極７と同じ材料により形成されている。
【００３２】
また、強電界ドリフト層６は、複数本の下部電極１２が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、この多結晶シリコン層のうち強電界ドリフト層６のドリフト部６ａの形成予定部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法或いは電気化学的な方法によって酸化することにより形成されている。
【００３３】
本実施形態の電界放射型電子源１０の動作は図８に示した従来構成の動作と略同じであって、表面電極７を真空中に配置するとともに対向配置されるフェースプレート３０にアノード電極２１を設け、選択した表面電極７を下部電極１２に対して高電位側として直流電圧Ｖps（図７参照）を印加するとともに、アノード電極２１を表面電極７に対して高電位側として直流電圧Ｖc（図７参照）を印加することによって、強電界ドリフト層６のドリフト部６ａに作用する電界により下部電極１２から強電界ドリフト層６のドリフト部６ａへ注入された電子がドリフト部６ａをドリフトし表面電極７を通して放出される。ここにおいて、強電界ドリフト層６のドリフト部６ａは、上述の図６と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、絶縁性基板１１の一表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６のドリフト部６ａは、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００３４】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、アノード電極２１（図８参照）と表面電極７との間にアノード電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６のドリフト部６ａへ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６のドリフト部６ａに印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１の間の領域を表面に向かって図６中の矢印の向き（図６における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。
【００３５】
したがって、強電界ドリフト層６のドリフト部６ａでは下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。上述の電子源素子１０ａでは、表面電極７を通して放出される電子線の放出方向が表面電極７の法線方向（絶縁性基板１１の上記一表面の法線方向に一致する）に揃いやすいから、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れる。また、表面電極７と下部電極１２との間に印加する電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができるので、低消費電力化を図れる。
【００３６】
ところで、本実施形態の電界放射型電子源１０では、絶縁性基板１１の上記一表面側の強電界ドリフト層６において、電子源素子１０ａおよび接続配線１６を除いた部位の表面側を覆う保護膜１４が設けられている。したがって、強電界ドリフト層６において電子源素子１０ａを除いた部位（分離部６ｂ）およびバス電極１５において接続配線１６との接続部位を除いた部位は、保護膜１４により覆われている。ここにおいて、保護膜１４は、ＳｉＯ2、ＳｉＮX（ＳｉＮ、Ｓｉ2Ｎ3，Ｓｉ3Ｎ4などがあるがＳｉ3Ｎ4が望ましい）、ＳｉＯＮ、ＡｌＯX（Ａｌ2Ｏ3など）、ＡｌＮの群から選択される材料により形成すればよく、これらの材料を選択すれば、一般的な半導体製造プロセスにおいて代表的な所謂シリコンプロセスで使用される材料および成膜方法によって保護膜１４を形成することができる。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００３７】
しかして、本実施形態では、絶縁性基板１１の上記一表面側において電子源素子１０ａおよび接続配線１６を除いた部位の表面側を覆う保護膜１４が設けられているので、絶縁性基板１１の上記一表面側において強電界ドリフト層６の分離部６ｂの表面を通して外部から不純物や水分などが侵入したり、分離部６ｂの表面やバス電極１５に引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができる。要するに、本実施形態では、図８に示した従来構成に比べて耐湿性を高めることができるとともに、ドリフト部６ａの周囲の分離部６ｂに傷が付くのを防止することができるのである。しかも、バス電極１５において表面電極７と接続される部位は露出しているからバス電極１５と表面電極７との接続が容易になるという利点がある。
【００３８】
また、本実施形態の電界放射型電子源１０では、電子源素子１０ａに対応する部位のみにドリフト部６ａが形成されているので、図８に示した従来構成のように複数の電子源素子１０ａに跨ってドリフト部６ａが形成されている場合に比べてクロストークが発生しにくくなる。
【００３９】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６のドリフト部６ａを窒化若しくは酸窒化した多孔質多結晶シリコン層により構成してもよいし、また、その他の酸化若しくは窒化若しくは酸窒化した多孔質多結晶半導体層により構成してもよい。ここに、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図６にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、強電界ドリフト層６のドリフト部６ａを酸窒化した多孔質多結晶シリコン層とした場合には各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００４０】
（実施形態２）
本実施形態の電界放射型電子源１０の基本構成は図１および図２に示した実施形態１と略同じであって、強電界ドリフト層６の表面側において電子源素子１０ａを除く部位に設けられる保護膜１４が図３に示すような形状に形成されている点が相違する。すなわち、本実施形態における保護膜１４は、表面電極７から離れてバス電極１５へ近づくにつれて絶縁性基板１１からの距離が徐々に大きくなる傾斜面が形成されており、表面電極７とバス電極１５との間を接続する接続配線１６が、表面電極７の側縁からバス電極１５上まで上記傾斜面に沿って形成されている（接続配線１６が上記傾斜面上に形成されている）。ここにおいて、保護膜１４と分離部６ｂとの間にはＳｉＯ2よりなる絶縁層１３を介在させてある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４１】
ところで、実施形態１の電界放射型電子源１０では、表面電極７とバス電極１５とを電気的に接続する接続配線１６がバス電極１５の側面および上面に沿って形成されているので、接続配線１６が断線してしまう恐れがある。
【００４２】
これに対して、本実施形態の電界放射型電子源１０では、接続配線１６が保護膜１４の上記傾斜面に沿って形成されているので、表面電極７とバス電極１５との間で断線が起こるのを防止することができ、信頼性をさらに向上できる。
【００４３】
以下、本実施形態の電界放射型電子源１０の製造方法について図４を参照しながら説明する。
【００４４】
まず、絶縁性基板１１の上記一表面上に例えばスパッタ法や蒸着法などによって下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面に所定膜厚（ここでは、１．５μｍに設定してある）のノンドープの多結晶シリコン層３を形成する工程（以下、この工程を第１の成膜工程と称す）を行うことにより、図４（ａ）に示すような構造が得られる。なお、ノンドープの多結晶シリコン層の成膜方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法、アモルファスシリコンを堆積させた後にレーザアニールする方法などを採用すればよい。
【００４５】
ノンドープの多結晶シリコン層３を形成した後、絶縁性基板１１の上記一表面側の全面にＳｉＯ ２ よりなる絶縁層１３を形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して絶縁層１３のうち電子源素子１０ａの形成予定部位に対応した部分を除去することによって、図４（ｂ）に示す構造が得られる。なお、絶縁層１３は電子源素子１０ａの形成予定部位に対応する部分が順テーパ状に開口されている。
【００４６】
次に、絶縁層１３上にスパッタ法や蒸着法などによってバス電極１５を形成する工程（以下、この工程を第１の電極形成工程と称す）を行うことによって、図４（ｃ）に示す構造が得られる。
【００４７】
バス電極１５を形成した後、絶縁性基板１１の上記一表面側の全面にＳｉＯ2よりなる保護膜１４を形成する工程（以下、この工程を第２の成膜工程と称す）を行い、その後、フォトリソグラフィ技術およびエッチング技術を利用して保護膜１４のうち電子源素子１０ａの形成予定部位に対応する部分を除去する工程（以下、この工程をパターニング工程と称す）を行い、続いて、保護膜１４をマスク材として陽極酸化処理工程にて多結晶シリコン層３を所定深さまで多孔質化することにより、多孔質多結晶シリコン層が形成され、この多孔質多結晶シリコン層を酸化工程にて酸化することで酸化した多孔質多結晶シリコン層よりなるドリフト部６ａが形成され、図４（ｄ）に示すような構造が得られる。ここにおいて、陽極酸化処理工程では、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極１２との間に電圧を印加して、多結晶シリコン層３に光照射を行いながら定電流で陽極酸化処理を行うことによって多孔質多結晶シリコンが形成される。このようにして形成された多孔質多結晶シリコン層は、多結晶シリコンのグレインおよびシリコン微結晶を含んでいる。本実施形態では、多結晶シリコン層３のうちドリフト部６ａの周囲の部分が分離部６ｂとなる。また、多結晶シリコン層３を下部電極１２に達しない深さまで多孔質化するようにしてもよい。また、酸化工程では、例えば、急速加熱法により多孔質多結晶シリコンを酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含むドリフト部６ａが形成される。急速加熱法による酸化工程では、ランプアニール装置を用い、炉内をＯ2ガス雰囲気として基板温度を室温から所定の酸化温度（例えば、９００℃）まで規定の昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板温度を所定の酸化時間（例えば、１時間）だけ維持することで急速熱酸化（Rapid Thermal Oxidation：ＲＴＯ）を行い、その後、基板温度を室温まで下降させている。酸化工程は、急速加熱法に限らず、例えば、電解質溶液（例えば、１ｍｏｌ／ＬのＨ2ＳＯ4、１モルのＨＮＯ3、王水など）の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極２との間に定電流を流し多孔質多結晶シリコン層を電気化学的に酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含むドリフト部６ａを形成する電気化学的な方法を採用してもよい。
【００４８】
複数のドリフト部６ａと分離部６ｂとからなる強電界ドリフト層６を形成した後は、フォトリソグラフィ技術およびエッチング技術を利用して保護膜１４に上記傾斜面を形成する工程（以下、加工工程と称す）を行うことによって、図４（ｅ）に示す構造が得られる。なお、この傾斜面を形成することでバス電極１５の表面の一部が露出する。
【００４９】
その後、例えばスパッタ法や蒸着法などによって、表面電極７および接続配線１６を形成する工程（以下、第２の電極形成工程と称す）を行うことによって、図４（ｆ）に示す構造の電子源素子１０ａが得られる（つまり、電界放射型電子源１０が得られる）。
【００５０】
しかして、上述の製造方法によれば、パターニング工程にて保護膜１４をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶シリコン層（多孔質多結晶半導体層）よりなるドリフト部６ａを形成し、その後、表面電極７および接続配線１６を形成することになるので、保護膜１４の成膜時には電子源素子１０ａは形成されていないから、電子源素子１０ａの信頼性が保護膜１４の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源１０を提供できる。また、上述の各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができる。
【００５１】
また、陽極酸化処理工程では、パターニング工程にてパターニングされた保護膜１４をマスク材として利用するので、陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れる。
【００５２】
【発明の効果】
請求項１の発明は、基板と、基板の一表面側に列設され互いに平行な複数本の下部電極と、基板の前記一表面に平行な面内で下部電極に対して交差し互いに平行な複数本の仮想直線と下部電極との交点に対応する部位で下部電極の表面側に電子のドリフトするドリフト部を介して形成された複数の表面電極と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極を共通接続する複数本のバス電極とを備え、基板の前記一表面側においてそれぞれ下部電極とドリフト部と表面電極とを具備する複数の電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられて成るものであり、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられているので、基板の一表面側において電子源素子および表面電極とバス電極との接続配線を除いた部位の表面を通して外部から不純物や水分などが侵入したり、引っ掻き傷が付いたりするのを防止することができるから、信頼性を高めることができるという効果があり、しかも、表面電極とバス電極とを接続する接続配線は露出しているからバス電極と表面電極との接続が容易になるという効果がある。
【００５４】
また、請求項１の発明では、保護膜は、表面電極から離れてバス電極へ近づくにつれて基板からの距離が徐々に大きくなる傾斜面が形成され、接続配線は表面電極の側縁からバス電極まで傾斜面に沿って延長されているので、表面電極とバス電極との間で断線が起こるのを防止することができるという効果がある。
【００５５】
また、請求項１の発明では、ドリフト部が電子源素子ごとに形成された酸化した多孔質多結晶半導体層よりなり、ドリフト部の間を埋める形で形成された多結晶半導体層よりなる分離部を備えるので、クロストークを防止することができるという効果がある。
【００５６】
請求項２の発明は、請求項１の発明において、前記保護膜は、ＳｉＯ２、ＳｉＮＸ、ＳｉＯＮ、ＡｌＯＸ、ＡｌＮの群から選択される材料により形成されているので、一般的な半導体製造プロセスで使用される材料および成膜方法によって前記保護膜を形成することができるという効果がある。
【００５８】
請求項３の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記下部電極を形成した前記基板の前記一表面側の全面に多結晶半導体層を形成する第１の成膜工程と、第１の成膜工程の後で多結晶半導体層の表面側に前記バス電極を形成する第１の電極形成工程と、第１の電極形成工程の後で前記基板の前記一表面側の全面に保護膜を形成する第２の成膜工程と、第２の成膜工程の後で保護膜のうち前記電子源素子の形成予定部位に対応する部分を除去するパターニング工程と、パターニング工程の後で多結晶半導体層のうち前記電子源素子の形成予定部位に対応する部分を陽極酸化処理にて多孔質化して多孔質多結晶半導体層を形成する陽極酸化処理工程と、多孔質多結晶半導体層を酸化して前記ドリフト部を形成する酸化工程と、酸化工程の後で保護膜の表面側に前記傾斜面を形成する加工工程と、加工工程の後で前記表面電極および前記接続配線を形成する第２の電極形成工程とを備えることを特徴とし、パターニング工程にて保護膜をパターニングした後に陽極酸化処理工程、酸化工程を順次行うことによって酸化した多孔質多結晶半導体層よりなるドリフト部を形成し、その後、前記表面電極および前記接続配線を形成することになるので、保護膜の成膜時には電子源素子は形成されていないから、電子源素子の信頼性が保護膜の成膜に伴う影響を受けず、信頼性の高い電界放射型電子源を提供できるという効果がある。また、各工程それぞれは一般的な半導体製造プロセスの工程と同様であるから、既存の半導体製造装置を共用或いは転用することで設備投資の低減が可能であり、コスト低減を図ることができるという利点がある。
【００５９】
請求項４の発明は、請求項３の発明において、前記陽極酸化処理工程では、前記パターニング工程にてパターニングされた保護膜をマスク材として利用するので、前記陽極酸化処理工程において別途にマスク材を形成する工程、当該マスク材を除去する工程が不要となるから、製造工程の簡略化および製造コストの低減を図れるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す電界放射型電子源の概略斜視図である。
【図２】同上を示し、（ａ），（ｂ）はそれぞれ要部概略断面図である。
【図３】実施形態２を示す電界放射型電子源の要部概略断面図である。
【図４】同上の製造方法を説明するための主要工程断面図である。
【図５】従来例を示す電界放射型電子源の動作説明図である。
【図６】同上の動作説明図である。
【図７】他の従来例を示す電界放射型電子源の動作説明図である。
【図８】同上を応用したディスプレイの概略構成図である。
【符号の説明】
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１４ 保護膜
１５ バス電極
１６ 接続配線
Claims (4)
- 基板と、基板の一表面側に列設され互いに平行な複数本の下部電極と、基板の前記一表面に平行な面内で下部電極に対して交差し互いに平行な複数本の仮想直線と下部電極との交点に対応する部位で下部電極の表面側に電子のドリフトするドリフト部を介して形成された複数の表面電極と、各仮想直線ごとに１つの仮想直線上に並ぶ表面電極を共通接続する複数本のバス電極とを備え、基板の前記一表面側においてそれぞれ下部電極とドリフト部と表面電極とを具備する複数の電子源素子および表面電極とバス電極との接続配線を除いた部位の表面側を覆う保護膜が設けられて成り、保護膜は、表面電極から離れてバス電極へ近づくにつれて基板からの距離が徐々に大きくなる傾斜面が形成され、接続配線は表面電極の側縁からバス電極まで傾斜面に沿って延長されて成り、ドリフト部が電子源素子ごとに形成された酸化した多孔質多結晶半導体層よりなり、ドリフト部の間を埋める形で形成された多結晶半導体層よりなる分離部を備えることを特徴とする電界放射型電子源。
- 前記保護膜は、ＳｉＯ ２ 、ＳｉＮ Ｘ 、ＳｉＯＮ、ＡｌＯ Ｘ 、ＡｌＮの群から選択される材料により形成されてなることを特徴とする請求項１記載の電界放射型電子源。
- 請求項１記載の電界放射型電子源の製造方法であって、前記下部電極を形成した前記基板の前記一表面側の全面に多結晶半導体層を形成する第１の成膜工程と、第１の成膜工程の後で多結晶半導体層の表面側に前記バス電極を形成する第１の電極形成工程と、第１の電極形成工程の後で前記基板の前記一表面側の全面に保護膜を形成する第２の成膜工程と、第２の成膜工程の後で保護膜のうち前記電子源素子の形成予定部位に対応する部分を除去するパターニング工程と、パターニング工程の後で多結晶半導体層のうち前記電子源素子の形成予定部位に対応する部分を陽極酸化処理にて多孔質化して多孔質多結晶半導体層を形成する陽極酸化処理工程と、多孔質多結晶半導体層を酸化して前記ドリフト部を形成する酸化工程と、酸化工程の後で保護膜の表面側に前記傾斜面を形成する加工工程と、加工工程の後で前記表面電極および前記接続配線を形成する第２の電極形成工程とを備えることを特徴とする電界放射型電子源の製造方法。
- 前記陽極酸化処理工程では、前記パターニング工程にてパターニングされた保護膜をマスク材として利用することを特徴とする請求項３記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392112A JP3709842B2 (ja) | 2001-12-25 | 2001-12-25 | 電界放射型電子源およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392112A JP3709842B2 (ja) | 2001-12-25 | 2001-12-25 | 電界放射型電子源およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197088A JP2003197088A (ja) | 2003-07-11 |
| JP3709842B2 true JP3709842B2 (ja) | 2005-10-26 |
Family
ID=27599516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001392112A Expired - Fee Related JP3709842B2 (ja) | 2001-12-25 | 2001-12-25 | 電界放射型電子源およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3709842B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4513375B2 (ja) * | 2004-03-25 | 2010-07-28 | パナソニック電工株式会社 | 電子源およびその製造方法 |
-
2001
- 2001-12-25 JP JP2001392112A patent/JP3709842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197088A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1484800A1 (en) | Quantum device | |
| JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
| WO1999048123A1 (fr) | Source couche mince d'electrons et affichage produit au moyen de celle-ci | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4886173B2 (ja) | 電子源の製造方法 | |
| JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
| KR100670880B1 (ko) | 냉음극형 플랫 패널 디스플레이 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| US20080303406A1 (en) | Image Display Device and Manufacturing Method of the Same | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4306070B2 (ja) | 電界放射型電子源 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3335161B2 (ja) | 電界放射型電子源 | |
| JP3780937B2 (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |