CN1216394C - 场致发射型电子源 - Google Patents

场致发射型电子源 Download PDF

Info

Publication number
CN1216394C
CN1216394C CN021425957A CN02142595A CN1216394C CN 1216394 C CN1216394 C CN 1216394C CN 021425957 A CN021425957 A CN 021425957A CN 02142595 A CN02142595 A CN 02142595A CN 1216394 C CN1216394 C CN 1216394C
Authority
CN
China
Prior art keywords
layer
electronics
electron source
conductive
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN021425957A
Other languages
English (en)
Other versions
CN1417827A (zh
Inventor
菰田卓哉
竹川宜志
相泽浩一
幡井崇
栎原勉
本多由明
渡部祥文
马场徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001290335A external-priority patent/JP2003100201A/ja
Priority claimed from JP2002083928A external-priority patent/JP2003281993A/ja
Priority claimed from JP2002083927A external-priority patent/JP3755474B2/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1417827A publication Critical patent/CN1417827A/zh
Application granted granted Critical
Publication of CN1216394C publication Critical patent/CN1216394C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/312—Cold cathodes having an electric field perpendicular to the surface thereof
    • H01J2201/3125—Metal-insulator-Metal [MIM] emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

一种场致发射型电子源。在由玻璃基板、陶瓷基板等的绝缘性基板构成的基板(1)一方的主表面上形成由层状导电性碳化物层构成的下部电极(2)。在下部电极(2)上形成无掺杂多晶硅层(3)。在多晶硅层(3)的上面形成由氧化多孔质多晶硅层构成的电子通过层(6)。电子通过层(6)由多晶硅与存在于该多晶硅颗粒边界附近的多个纳米级结晶硅混合而成的复合纳米级结晶层构成。在下部电极(2)与表面电极(7)之间，当被加载使表面电极(2)为高电位的电压时，电子(e-)从下部电极(2)朝向表面电极(7)的方向穿过电子通过层(6)，并通过表面电极(7)被发射到外部。

Description

场致发射型电子源
技术领域
本发明涉及通过场致发射而发射电子束的场致发射型电子源。
背景技术
目前，例如在日本专利第2987140号公报及特开2001-126610号公报等中所公开的场致发射型电子源(以下简称“电子源”)，已被普遍公开。
专利第2987140号公报所公开的电子源具有下部电极、由金属薄膜构成的表面电极(上部电极)和设置在两电极之间的电子通过层(强电场阻止层)。表面电极通过电子通过层与下部电极对向设置。当在两电极之间加载使表面电极为高电位的电压时，在两电极之间的电场作用下，电子从下部电极通过电子通过层射向表面电极。
作为电子通过层，例如使用氧化或氮化的多孔质多晶硅层。在使电子源动作时，把表面电极配置在真空中与表面电极形成对向地配置集电极。而且，在表面电极与下部电极之间加载使表面电极为高电位的直流电压，在集电极与表面电极之间加载使集电极为高电位的直流电压。这样，从下部电极注入的穿过电子通过层的电子通过表面电极被发射出来。当表面电极的表面因氧化等而发生变质时，电子的发射效率下降。因此，表面电极需要使用化学稳定的金属(例如金等的贵金属)形成。表面电极的厚度被设定为10nm左右。
在电子源中，一般把流过表面电极与下部电极之间的电流称为二极管电流Ips，流过集电极与表面电极之间的电流被称为发射电流(发射电子电流)Ie。二极管电流Ips与发射电流Ie的比率(Ie/Ips)越大，则电子发射功率((Ie/Ips)×100[％])越高。该电子源即使被加载在表面电极与下部电极之间的直流电压为10～20V左右的低电压，也可以发射出电子。因此，减小了电子发射特性的真空依赖性。并且，在发射电子时不会发生电子跳跃，可稳定地发射出电子。
在所述电子源中，下部电极由阻抗率比较接近导体的阻抗率的半导体基板、形成在半导体基板背面上的电阻电极构成。
另一方面，特开2001-126610号公报所公开的电子源，是在表面电极的一部分上设置由碳或碳化合物构成的碳区域。该电子源具有可防止流过过剩的二极管电流Ips，从而提高电子发射效率的优点。
上述以往的各种电子源是在被真空封装状态下使用。而且在封装电子源时，由于真空封装工序等的温度较高的热处理(真空封装处理是在500℃左右的温度下进行)，使表面电极和下部电极的阻抗上升。因此，在动作中，表面电极与下部电极之间和集电极与表面电极之间不能被加载到所希望的电压，由此形成电子发射特性(发射电流、电子发射效率等)低的不良情况。
作为表面电极可使用金属薄膜，该表面电极的厚度如上所述，被设定为10nm左右。一般作为表面电极所使用的金属膜，在400℃以上的温度区域生成凝集，导致膜厚的均匀性差，而且膜的连续性差。因此，使得表面电极的阻抗上升，其结果使得电子发射特性下降。作为不容易产生这种凝集的金属材料，一般有钨和铝等。但是，在使用钨和铝作为表面电极的材料的情况下，由于表面电极的表面容易被氧化，所以也存在着电子发射效率低的问题。
另外，至于下部电极，也存在着如上所述的阻抗上升的问题。作为阻抗上升的原因，可认为有下面的几种。
(1)金属的凝集
(2)由于下部电极的构成电子(金属原子)向叠层在下部电极上
的层(例如，电子通过层)的热扩散而减薄了膜厚
(3)由于叠层在下部电极上的层(例如，电子通过层)的构成电子向下部电极的热扩散而减薄了下部电极的膜厚
(4)下部电极阻抗率的上升
另外，作为通过场致发射而发射电子线的电子源，还提出有除上述电子源以外的各种电子源。例如，提出有一种具有MIM(Metal-Insulator-Metal)构造的电子通过层为绝缘层的电子源。另外，还提出有其中电子通过层为绝缘层，在电子通过层与下部电极之间设置半导体层的具有MIS(Metal-Insulator-Semiconductor)构造的电子源。
在把上述各种电子源在工业生产中进行利用的情况下，为了获得大的发射电流和降低消耗功率，人们希望提高电子发射效率。在上述各种电子源中，电子是通过表面电极而被发射出来。因此，可通过降低因在表面电极中的电子的散射所造成的能量损失，提高电子发射效率。因此，人们想到在对器件特性不形成不良影响的范围内尽量地减薄表面电极的厚度。例如在特开2001-243901号公报中，就公开了一种用这样的方法提高电子发射效率的电子源。在该电子源中，其中表面电极由具有平坦表面的金属薄膜部、与该金属薄膜部的表面连续且一体地突出的多个岛状的金属突起部构成。但是，由于该电子源在金属突起部之间通过金属薄膜部连接，所以表面电极的阻抗的下限受到金属薄膜部的膜厚的限制。因此，在为了达到器件特性所要求的表面电极的阻抗的情况下，不能使金属薄膜部过分的薄，所以还是存在着不能充分提高电子发射效率的问题。
发明内容
本发明就是为了解决上述以往的问题，目的在于提供一种可抑制电子发射特性下降的高耐热性的电子源。另外，又一目的是提供一种可抑制表面电极的阻抗增加的高电子发射效率的电子源。
为了达到上述的目的本发明的电子源(场致发射型电子源)具有下部电极、电子通过层和表面电极。电子通过层由形成在所述下部电极上的由多晶硅与存在于该多晶硅颗粒边界附近的多个纳米级结晶硅混合而成的复合纳米级结晶层构成，表面电极形成在所述电子通过层上。该电子源使穿过所述电子通过层的电子穿过表面电极向外发射。表面电极的至少一部分和/或下部电极的至少一部分由层状的导电性碳化物层或导电性氮化物层构成。
导电性碳化物或导电性氮化物具有导电率比较高、功函数比较小、且比贵金属熔点高、扩散阻止性好的优点。并且，相比钨和铝等的金属材料，具有良好的耐氧化性。而且，由于本发明的电子源的表面电极的至少一部分和/或下部电极的至少一部分由层状的导电性碳化物层或导电性氮化物层构成，所以与表面电极由金属薄膜形成的电子源相比，可在抑制电子发射特性下降的同时提高表面电极和/或下部电极的耐热性。其结果，可防止因真空封装处理等的热处理而造成的电子发射特性的下降。
属于本发明的又一种电子源，包括下部电极、表面电极和电子通过层。电子通过层被设置在下部电极与表面电极之间，并可通过电子。穿过所述电子通过层的电子穿过表面电极被发射出。表面电极由叠层膜构成，在该叠层膜的表面上形成使该叠层膜的厚度在局部变薄的多个凹部。
在该电子源中，表面电极上的形成凹部的部位与其他部位相比，可减少因表面电极中的电子散乱而导致的能量损失。并且，由于表面电极的阻抗值大致取决于金属互化物层与贵金属层的叠层膜的膜厚，所以，可在抑制表面电极阻抗值增加的同时提高电子发射效率。
附图说明
图1是表示本发明实施方式1的电子源的立面剖视图。
图2是表示本发明实施方式1～4的电子源的全体的电子释放动作的图。
图3是表示本发明实施方式1～4的电子源的微观局部的电子发射动作的图。
图4A～图4D是在制造本发明实施方式1的电子源的制造工程中的主要工序中的电子源或其中间体的剖面图。
图5A及图5B分别是本发明实施方式2的电子源的立面剖视图及俯视图。
图6A～图6E是在制造本发明实施方式2的电子源的制造工程中的主要工序中的电子源或其中间体的剖面图。
图7是本发明实施方式3的电子源的立面剖视图。
图8A～图8D是在制造本发明实施方式3的电子源的制造工程中的主要工序中的电子源或其中间体的剖面图。
图9是本发明实施方式4的电子源的立面剖视图。
图10A～图10D是在制造本发明实施方式4的电子源的制造工程中的主要工序中的电子源或其中间体的剖面图。
图11是表示本发明实施方式4的电子源的在热处理的前后的电流密度与电压及电压Vps之间关系的坐标图。
具体实施方式
(实施方式1)
下面，对本发明实施方式1进行说明。
如图1所示，在本发明实施方式1的电子源10中，在由绝缘性基板(例如玻璃基板、陶瓷基板等)构成的基板1的一方的主表面(宽面)上形成由层状的导电性碳化物构成的下部电极2。在下部电极2的上面形成半导体层的无掺杂的多晶硅层3。在多晶硅层3的上面形成由氧化多孔质多晶硅层构成的电子通过层6(强电场阻止层)。在电子通过层6的上面形成由层状的导电性碳化物构成的表面电极7。电子源10中，表面电极7与下部电极2相对向，在表面电极7与下部电极2之间设置电子通过层6。设定表面电极7的厚度为小于10nm。
在实施方式1中，虽然使用绝缘性基板作为基板1，但也可以使用氧化硅基板等的半导体基板作为基板1。另外，虽然在电子通过层6与下部电极2之间设置多晶硅层3，也可以不在中间设置多晶硅层3而直接在下部电极2上形成电子通过层6。
例如，如图2所示，为了从电子源10发射出电子，在表面电极7的对面设置集电极21。而且，使表面电极7与集电极21之间形成真空，在表面电极7与下部电极2之间加载直流电压Vps，使表面电极7相对下部电极2呈高电位，在集电极21与表面电极之间加载直流电压Vc，使集电极21的电位高于表面电极7的电位。只要设定适当的直流电压Vps及Vc，则从下部电极2被注入的电子穿过电子通过层6内，通过表面电极7被发射出来。图2中的点划线表示通过表面电极7被发射出来的电子e-的流向。到达电子通过层6的表面的电子为热电子，可容易地穿过表面电极7被发射到真空中。在实施方式1中，电子通过层6在下部电极2与表面电极7之间加载电压时，在作用于两电极间的电场的作用下使电子通过。电子通过层6内，在表面电极7的电位高于下部电极2时起作用的电场，使电子从下部电极2向表面电极7的方向通过。
在实施方式1的电子源10中，相对流过表面电极7与下部电极2之间的二极管电流Ips，流过集电极21与表面电极7之间的发射电流Ie的比率(Ie/Ips)越大，则电子发射效率越高。
如图3所示，电子通过层6至少应由排列设置在基板1的上述主表面侧的柱状的多晶硅的晶粒51(半导体结晶)、形成在晶粒51表面上的薄的硅氧化膜52、夹在晶粒51之间的多个纳米级的硅的微结晶63(半导体微结晶)、和形成在各个硅微晶63表面上的其膜厚小于硅的微晶63的结晶粒径的绝缘膜的多个硅氧化膜64构成。主要是，在电子通过层6中，各个晶粒的表面为多孔质化，在各个晶粒的中心部分被维持在结晶状态。各个晶粒51向与下部电极2交叉的方向，即，向下部电极2的厚度方向延长。
在实施方式1的电子源10中，以如下的模式产生电子的发射。即，在表面电极7与下部电极2之间加载使表面电极7为高电位的直流电压Vps，在集电极21与表面电极7之间加载使集电极21为高电位的直流电压Vc。当直流电压Vps达到规定值(临界值)时，在热的激励作用下电子e从下部电极2被注入电子通过层6。另一方面，加载到电子通过层6上的电场的大部分都作用在硅氧化膜64上。因此被注入的电子e-通过作用在硅氧化膜64上的强电场被加速。而且，电子在电子通过层6内通过晶粒51之间的区域朝向表面，向图3中的箭头方向漂移，穿过表面电极7被发射到真空中。在电子通过层6中，从下部电极2被注入的电子，在硅的微结晶63的作用下基本不发生散乱，并且通过作用在硅氧化膜64上的电场被加速而漂移，然后通过表面电极7被发射出来(弹道型电子发射现象)。另外，在电子通过层6生成的热通过晶粒51被释放出来。因此，在电子发射时，不会发生电子跳跃现象，可稳定地发射出电子。到达电子通过层6的表面的电子(热电子)容易穿过表面电极7被发射到真空中。这样的动作原理的电子源被称为弹道电子面发射型电子源(Ballistic electron Surface-emitting Device)。
如上所述，下部电极2及表面电极7由导电性碳化物形成。导电性碳化物，一般其导电率比较高，且功函数比较小。并且，与金等的贵金属相比，其熔点高，扩散阻挡性好。并且，比钨和铝等的金属材料耐氧化性好。作为具有这样性质的导电性碳化物，可例举出碳化铬、碳化钼、碳化钨、碳化钯、碳化铌、碳化钽、碳化钛、碳化锆、碳化铪等。但从热的稳定性、功函数及再现性的角度考虑，最好使用碳化钛、碳化锆、碳化铪。
在实施方式1的电子源10中，下部电极2及表面电极7由层状的导电性碳化物形成。因此，与下部电极及表面电极由金属材料所构成的电子源相比，可在抑制电子发射特性的下降的同时，提高下部电极2及表面电极7的耐热性。其结果，可防止由于在真空封装处理等的热处理使下部电极2及表面电极7的阻抗上升，和防止在表面电极7上的凝集。另外，由于下部电极2由导电性碳化物构成，所以在基板1与半导体层3(在未设置半导体层3的情况下与电子通过层)之间的各个构成原子的扩散被下部电极2阻止，从而扩大了基板1及半导体层3(在未设置半导体层3的情况下和电子通过层)的各个材料的选择范围。并且，由于表面电极7由导电性碳化物构成，所以防止了在表面电极7与电子通过层6之间的各个构成原子的扩散，从而扩大了表面电极7及电子通过层6的各个材料的选择范围。
在实施方式1中，下部电极2及表面电极7由层状的导电性碳化物构成。但是，下部电极2及表面电极7也可以是其中至少一部分由层状的导电性碳化物构成，其余的部分由Cr、W、Ti、Al、Cu、Au、Pt、Mo等的金属或者是包含这些金属的合金，或掺杂杂质的多晶硅等的半导体材料构成。另外，也可以使下部电极2和表面电极7中的任意一方不包含导电性碳化物。例如作为下部电极2或表面电极7的材料，可以使用Cr、W、Ti、Al、Cu、Au、Pt、Mo等的金属或者是包含这些金属的合金，或掺杂杂质的多晶硅等的半导体材料。在这种情况下，与以往的电子源相比，同样也可以抑制电子发射特性的下降。
在使用玻璃基板作为基板1的情况下，可对应加工处理温度适当地从石英玻璃板、无碱玻璃板、低碱玻璃板、钠钙玻璃板中选择一种作为该玻璃板。在使用陶瓷基板的情况下，例如可使用氧化铝基板基板等。在把实施方式1的电子源10作为显示器使用的情况下，可对下部电极2、表面电极7及电子通过层6等进行适当的图形模型的成型。
下面，参照图4A～图4D对实施方式1的电子源10的制造方法进行说明。
首先，在基板1的1个主表面上通过溅射法形成由导电性碳化物层构成的下部电极2。然后在基板1的上述主表面侧(这里指下部电极2的上面)形成由作为半导体层的无掺杂的多晶硅层3，这样，可形成图4A所示的构造。成为下部电极2的导电性碳化物层的成膜方法将在以后说明。作为多晶硅层3的成膜方法，例如可使用CVD法(LPCVD法、等离子CVD法、催化剂CVD法等)和溅射法或CGS(Continuous GrainSilicon)法等。
在形成无掺杂多晶硅层3后，通过阳极氧化处理工序，使多晶硅层3形成规定深度的多孔质化。这样，形成了作为多孔质多半导体层的多孔质多晶硅层4，从而获得图B所示的构造。阳极氧化处理工序中，使用装入有由把55wt％的氟化氢水溶液和乙醇以大约1；1比例混合的混合液构成的电解液的处理槽。在该处理槽内在白金电极(未图示)与下部电极2之间加载电压，对多晶硅层3进行光的照射，一边以恒定电流进行阳极氧化处理，从而形成多孔质多晶硅层4。这样形成的多孔质多晶硅4包含多晶硅的晶粒及硅的微结晶。在实施方式1中，虽然多晶硅层3的一部分被形成多孔质化(形成到达规定深度的多孔质化)，但也可以使多晶硅层3的全部形成多孔质化(在基板1上形成到达规定深度的多孔质化)。
在阳极氧化处理工序结束后，通过氧化工序对多孔质多晶硅层4进行氧化处理。由此形成由被氧化的多孔质多晶硅层构成的电子通过层6，构成图4C所示的构造。在氧化处理工序中，例如，通过用急速加热法对多孔质多晶硅层4进行氧化，而形成包含晶粒51、硅的微晶63及硅氧化膜52、64的电子通过层6。
在利用急速氧化法的氧化工序中，使用灯退火装置。在炉内为氧气气氛。使基板的温度从室温以规定的上升速度(例如80℃/sec)上升至规定的氧化温度(例如为900℃)。然后，把基板的温度在规定的氧化时间(例如为1小时)内维持氧化温度，这样地进行急速热氧化(RTO)。然后使基板的温度下降到室温温度。另外，氧化处理不限于用急速加热法。例如，也可以通过使用装有电解质溶液(例如是1克分子的H2SO4、1克分子的HNO3、王水等)的氧化处理槽，在白金电极(未图示)与下部电极2之间流过恒定电流，对多孔质多晶硅层4进行电化学的氧化处理，而形成包含晶粒51、硅的微晶63及硅氧化膜52、64的电子通过层6。
在形成电子通过层6之后，利用溅射法等在电子通过层6上形成由导电性碳化物构成的表面电极7。从而获得图4D所示的电子源10。关于构成表面电极7的导电性碳化物层的成膜方法将在下面说明下部电极2的成膜方法时一同说明。
根据实施方式1的电子源10的制造方法，可提供一种可抑制电子发射特性下降的高耐热性的电子源10。
在实施方式1中，为导电性碳化物层的下部电极2及表面电极7分别通过溅射法形成。作为溅射法，可以使用如RF溅射法、RF磁控管溅射法、DC溅射法、DC磁控管溅射法等的各种方式的方法。在这个情况下，导电性碳化物层是采用溅射法，并使用由导电性碳化物构成的对电极而形成。因此，能够以高的生产率并保持良好再现性及稳定性地形成导电性碳化物层。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。并且可容易地把现有的喷射装置改装成用于形成导电性碳化物层的装置。因此，可减少设备投资，降低设备成本。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性碳化物层。
导电性碳化物层的成膜方法不限于上述的溅射法。例如，也可以通过利用由导电性碳化物构成的蒸镀源的蒸镀法、及利用由金属(纯金属)构成的中间电极及包含碳元素的气体(反应性气体)的反应性溅射法等形成。在通过利用这样的蒸镀法、反应性溅射法等形成导电性碳化物层的情况下，也能够以高的生产率并保持良好再现性及稳定性地形成导电性碳化物层。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性碳化物层。并且在利用蒸镀法形成导电性碳化物层的情况下，可容易地把现有的喷射装置改装成用于形成导电性碳化物层的装置。因此，可减少设备投资，降低设备成本。
在利用蒸镀法的情况下，由于导电性碳化物具有高的熔点，所以适合使用EB蒸镀法(电子束蒸镀法)。在使用利用由金属(纯金属)构成的中间电极及包含碳元素的气体(反应性气体)的反应性溅射法的情况下，可容易地控制在导电性碳化物层中的碳元素浓度。即，在反应性溅射法中，通过选择适当的气体种类，或选择适当的Ar等的惰性气体与包含碳原子的反应气体的混合比，可控制在导电性碳化物层中的碳元素浓度，从而可获得具有所需碳元素浓度的导电性碳化物层。另外，一般的情况下，相对于碳化物的中间电极，在各处提供有更高纯度的纯金属的中间电极。因此，使用上述反应性溅射法，与使用把导电性碳化物作为中间电极的溅射法的情况相比，可减少导电性碳化物层中的金属杂质。从而可抑制由于杂质的原因而导致的性能的低下。
另外，作为导电性碳化物层的成膜方法，也可以使用在含碳的气体中退火形成金属膜(例如是钛膜、锆膜、铪膜等)。该方法有利于提高导电性碳化物层的纯度及膜质。作为金属膜的成膜方法，有CVD法、蒸镀法、溅射法等，但是从生产性及膜质的角度考虑，则理想的方法是使用Ar气的DC磁控管溅射法。作为含碳的气体，例如在使用CH4气体的情况下，通过在1000℃以上的温度下进行退火，可形成导电性碳化物层。这样，作为导电性碳化物层的成膜方法，在使用在包含碳元素的气氛中退火形成金属膜的方法的情况下，也可以保持良好再现性及稳定性地形成导电性碳化物层。因此，可降低电子源10的制造成本，并可增大电子源10的电子发射面积。可容易地把现有的喷射装置(DC磁控管喷射装置、退火装置等)改装成用于形成导电性碳化物层的装置。因此，可减少设备投资，降低设备成本。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。并且，相比使用反应性溅射法的情况，可减少因等离子损伤而导致的缺陷，可形成纯度更高、膜质更好的导电性碳化物层，因此，特别适宜在使用陶瓷基板作为基板1的情况下的下部电极的形成。
另外，也可以利用CVD法形成导电性碳化物层。在使用CVD法的情况下，也能够以高生产率，并保持良好的再现性及稳定性地形成导电性碳化物层。可降低电子源10的制造成本，并可增大电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，CVD法具有优良的段差覆盖性。在使用CVD法的情况下，作为源极，可使用(C5H5)2TiCl2(Dichlortitanocene)等的有机金属化合物。但是，考虑到源极自体的稳定性，最好使用氯化钛、氯化锆、氯化铪等的氯化物。作为气体，可以使用CH4(甲烷)、C3H8(丙烷)、C6H5CH3(甲苯)、CCl4(四氯化碳)、CH3OH(甲醇)等的包含碳元素的气体和氢气的混合气体。热CVD法由于需要600℃以上的处理温度，所以理想的是使用处理温度更低的等离子CVD法。
导电性碳化物层也可以通过叠层金属膜(例如钛膜)和碳膜，然后进行退火而形成。或者是导电性碳化物层通过对形成的由金属(例如钛)与碳的混合物构成的膜进行退火而形成。使用这些方法，也可以保持良好的再现性及稳定性地形成导电性碳化物层。由此，可降低电子源10的制造成本，并可增大电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。
在实施方式1中，电子通过层6由氧化多孔质多晶硅层构成。但是电子通过层6也可以由氮化多孔质多晶硅层或氧氮化多孔质多晶硅层构成。或者也可以由其他的被氧化、氮化或氧氮化的多孔质半导体层构成。在电子通过层6由被氧氮化的多孔质多晶硅层构成的情况下，对多孔质多晶硅层4，可取代通过利用O2气体的急速加热法进行氧化的氧化处理而使用例如通过利用NH3气体的急速加热法进行氮化的氮化处理。
在电子通过层6由被氧氮化的多孔质多晶硅层构成的情况下，对于多孔质多晶硅层4，可取代通过利用O2气体的急速加热法进行氧化的氧化处理，而使用通过利用例如O2和NH3气体的混合气体的急速加热法进行氧氮化的氧氮化处理。在这种情况下，取代图3中的各个硅氧化膜52、64，而形成硅氧氮化膜。
(实施方式2)
下面，对本发明实施方式2进行说明。
如图5A及图5B所示，在本发明实施方式2的电子源10中，在由绝缘性基板(例如玻璃基板、陶瓷基板等)构成的基板1的一方的主表面上形成电子源单元10a。电子源单元10a由形成在基板1的上述表面上的下部电极2、形成在下部电极2的上面的半导体层的无掺杂的多晶硅层3、形成在多晶硅层3的上面的后述的电子通过层6、和形成在电子通过层6的上面的表面电极7构成。即，在电子源单元10a中，表面电极7与下部电极2相对向，在两电极之间设置电子通过层6。设定下部电极2的厚度约为300nm，表面电极7的厚度为不超过10nm。在实施例2中，使用绝缘性基板作为基板1。但是也可以使用硅基板等的半导体基板作为基板1，并由半导体基板和叠层在该半导体基板上的导电性层(例如电阻电极)构成下部电极。在实施方式2中，虽然在电子通过层6与下部电极2之间设有多晶硅层3，但也可以不设置多晶硅层3而直接在下部电极2上形成电子通过层6。
下部电极2由金属材料(例如Mo、Cr、W、Ti、Al、Cu、Au、Pt等的金属或者合金，或者是硅化物等的金属间化合物)的单层薄膜构成。但也可以由上述金属材料的多层薄膜构成。或者也可以由掺杂杂质的多晶硅等的半导体材料构成。
电子通过层6通过对多晶硅层进行后述的阳极氧化处理及氧化处理而形成。在实施方式2中的电子通过层6与实施方式1中的电子通过层6同样，包含晶粒51、硅氧化膜52、纳米结晶硅63和硅氧化膜64(参照图3)。另外，在实施方式2中，晶粒51、纳米结晶硅63及硅氧化膜5264以外的区域由无定形硅或其中一部分被氧化的无定形硅的无结晶合金区域构成。即，在电子通过层6内，混合有多晶硅、位于多晶硅晶粒边缘附近的多个纳米结晶硅63。
表面电极7由叠层在电子通过层6上的导电性碳化物或导电性氮化物7a和叠层在导电性碳化物或导电性氮化物层7a上的贵金属层7b的叠层膜构成。在该叠层膜的表面上，形成多个在局部使该叠层膜的厚度变薄的凹部8。考虑到热的稳定性及成膜工序的再现性，最好使用碳化钛、碳化锆、碳化铪、氮化钛、氮化锆、氮化铪、氮化铌、氮化钽等。
贵金属层7b用贵金属材料的白金形成。但是作为贵金属材料不限于白金，也可以用例如金、铱等形成。不过从成膜工序中的再现性的角度考虑，则理想的是使用白金。
为了增加发射电流、提高电子发射效率，则必须要把表面电极7作得很薄。因此，设定导电性碳化物或导电性氮化物层7a的厚度为不超过4nm，并且设定导电性碳化物或导电性氮化物层7a与贵金属层7b的厚度之合不超过10nm。在表面电极7的表面上，如上述的那样形成多个凹部8。而且，在形成凹部8的部位上，露出导电性碳化物或导电性氮化物层7a的表面。即，凹部8的深度与贵金属层7b的厚度大致相等。但是，凹部8的深度也可以小于贵金属层7b的厚度。例如可以为贵金属层7b厚度的大致一半。
在实施方式2的弹道电子面发射型电子源的电子源10或电子源单元10a中，电子的发射顺序或电子的发射模式与实施方式1的电子源10的情况相同(参照图2、图3)。因此，实施方式2的电子源10与实施方式1的电子源10同样也是其电子发射特性对真空度依赖性小，不会发生电子跳跃的现象。因此，可稳定地发射出电子。
如上所述，实施方式2的电子源10，表面电极7由导电性碳化物或导电性氮化物层7a与贵金属层7b的叠层膜构成，在叠层膜的表面上形成多个在局部使该叠层膜变薄的凹部8。因此，在表面电极7的形成凹部8的部位，与其他部位相比降低了因表面电极7中的电子的散乱而导致的能量损失。并且，由于表面电极7的阻抗取决于导电性碳化物或导电性氮化物层7a与贵金属层7b的叠层膜的膜厚，所以，可抑制表面电极7的阻抗的增加，同时可提高电子发射效率。
在实施方式2中，在使用玻璃基板作为基板1的情况下，可根据处理温度从石英玻璃基板、无碱玻璃基板、低碱玻璃基板、钠钙玻璃基板中进行适当选择作为该玻璃基板。在使用陶瓷基板的情况下，例如可使用氧化铝基板等。在把实施方式2的电子源10作为显示器的电子源使用的情况下，只要对下部电极2、表面电极7、电子通过层6进行适当的图形化处理便可。
下面，参照图6A～图6E，对实施方式2的电子源10的制造方法进行说明。
首先，在由石英玻璃基板构成的基板1的一方的主表面上形成由规定膜厚(例如约300nm)的金属膜(例如钼膜)构成的下部电极2。然后，在下部电极2上形成规定膜厚(例如1.5μm)的无掺杂多晶硅层3，至此构成图6A所示的构造。作为形成下部电极2的形成方法，例如可使用溅射法或CVD法等。另外，作为下部电极2的形成方法也可以使用例如在形成无掺杂多晶硅层之后通过热扩散法在多晶硅层内掺杂n型杂质的方法。或在形成多晶硅层的同时掺杂n型杂质的方法(即，不使用离子注入法或热扩散法等，而直接在基板1上形成导电性的多晶硅层)。
作为下部电极2的形成方法，只要使用在成膜时同时进行掺杂的方法，便可通过同一成膜装置，不需进行反复的取出装入操作地、连续地形成下部电极2和无掺杂多晶硅层3。下部电极2不限于n型的多晶硅层，也可以构成p型的多晶硅层。在这个情况下，只要掺杂p型杂质便可。作为无掺杂多晶硅层3的形成方法，例如可使用CVD法(LPCVD法、等离子CVD法、催化剂CVD法等)或溅射法、CGS法或在堆积无定形硅后进行激光退火的方法等。
在形成无掺杂多晶硅层3后，通过进行阳极氧化处理工序，形成混合有多晶硅的晶粒51(参照图3)和纳米结晶硅63(参照图3)和无定形硅的多孔质多晶硅层4。由此获得图6B所示的构造。阳极氧化处理工序的实施方法与实施方式1的情况相同。
在阳极氧化处理完成后，通过进行氧化处理，形成由具有图3所示的构造的多孔质多晶硅层构成的电子通过层6。至此，获得了图6C所示的构造。
在氧化处理过程中，例如，通过利用急速加热法对多孔质多晶硅层4进行氧化，形成包含晶粒51、纳米结晶硅63及硅氧化膜52、64的电子通过层6(参照图3)。氧化处理的实施方法与实施方式1的情况相同。
在形成电子通过层6后，例如通过溅射法等，顺序地形成具有规定膜厚(1nm～4nm范围内设定的适当值)的导电性碳化物或导电性氮化物层7a和具有规定膜厚(例如3nm)的贵金属层7b。由此形成由导电性碳化物或导电性氮化物层7a和贵金属层7b构成的叠层膜，而获得图6D所示的构造。作为导电性碳化物或导电性氮化物层7a的形成方法，可以使用溅射法(RF溅射法、RF磁控管溅射法、DC溅射法、DC磁控管溅射法、反应性溅射法等)、蒸镀法、CVD法等的薄膜形成方法。另外，也可以通过蒸镀法等在电子通过层6上叠层金属膜，并通过在包含碳或氮的气氛中对该金属膜进行退火，而形成导电性碳化物或导电性氮化物层7a。或也可以使用溅射法或蒸镀法等在电子通过层6上形成金属膜的叠层，通过向该金属膜注入碳离子或氮离子而形成导电性碳化物或导电性氮化物层7a。贵金属层7b的形成方法也可以使用溅射法(RF溅射法、RF磁控管溅射法、DC溅射法、DC磁控管溅射法、反应性溅射法等)、蒸镀法、CVD法等的薄膜形成方法。
然后，通过热处理工序，在由导电性碳化物或导电性氮化物层7a和贵金属层7b构成的叠层膜的表面上形成多个凹部8，由此而获得具有图6E所示构造的电子源10。在热处理工序中，在氮气的气氛中在300℃～450℃的温度范围内进行规定时间(例如15分钟～120分钟)的热处理。从而，能够以比较低的处理温度形成凹部8。该热处理工序虽然是在氮气气氛中进行热处理，但也可以在其他的惰性气体中或真空中进行热处理。作为热处理可以使用利用电炉的退火处理、通过光照射的退火处理(例如灯退火)、激光退火处理等。
根据实施方式2的电子源10，可容易地制造出抑制表面电极7的阻抗增加，且电子发射效率高的电子源10。
实施方式2也和实施方式1同样，可取代氧化工序而采用氮化工序或氧氮化工序。
在实施方式2中，电子通过层6由具有图3所示构造的多孔质多晶硅层构成。但电子通过层6也可以由例如由Al2O3、SiO2等构成的绝缘体层构成。在这个情况下设置有半导体层的电子源与MIS构造的电子源的动作相同。另一方面，未设有半导体层的电子源与MIM鼓噪的电子源的动作相同。两者都可以通过适当地设定电子通过层的厚度来提高电子发射特性，并且都可容易地形成电子通过层。
(实施方式3)
下面，对本发明实施方式3进行说明。
如图7所示，实施方式3的电子源10在由绝缘性基板(例如具有绝缘性的玻璃基板、具有绝缘性的陶瓷基板等)构成的基板1的一方的主表面上形成电子源单元10b。电子源单元10b由形成在基板1的上述表面上的下部电极2、形成在下部电极2的上面的半导体层的无掺杂的多晶硅层3、形成在多晶硅层3上面的后述的电子通过层6、和形成在电子通过层6上面的表面电极7构成。在电子源单元10b中，表面电极7与下部电极2相对向，在两电极之间设置电子通过层6。设定下部电极2的厚度约为300nm，表面电极7的厚度为不超过10nm。
在实施方式3中，使用绝缘性基板作为基板1。但也可以使用硅基板等的半导体基板作为基板1，并由半导体基板和叠层在该半导体基板上的导电性层(例如电阻电极)构成下部电极。另外，虽然在电子通过层6与下部电极2之间设有多晶硅层3，但也可以不设置多晶硅层3而直接在下部电极2上形成电子通过层6。
下部电极2由与所述实施方式2的电子源的下部电极2相同材料的薄膜构成。
电子通过层6通过对多晶硅层进行后述的阳极氧化处理及氧化处理而形成。在实施方式3中的电子通过层6与实施方式1中的电子通过层6同样，包含晶粒51、硅氧化膜52、纳米结晶硅63和硅氧化膜64(参照图3)。另外，与所述实施方式2中的电子通过层6相同，晶粒51、纳米结晶硅63及硅氧化膜52、64以外的区域，由无定形硅或其中一部分被氧化的无定形硅的非晶区域构成。
表面电极7由叠层在电子通过层6上的导电性氮化物层7c和叠层在导电性氮化物层7c上的贵金属层7d构成。导电性氮化物层7c由氮化钛的导电性氮化物构成。导电性氮化物一般其导电率比较高，并且比金等的贵金属熔点高，扩散阻止性好。并且，相比钨和铝等的金属材料，具有良好的耐氧化性。使用在导电性氮化物层7c中的具有这样性质的导电性氮化物不限于氮化钛，还有氮化铬、氮化钼、氮化钨、氮化钯、氮化铌、氮化钽、氮化锆、氮化铪等。但考虑到热稳定性、功函数及再现性，最好使用氮化钛、氮化锆、氮化铪、氮化铌、氮化钽中的任意一种。
贵金属层7b用贵金属材料的白金形成。但是作为贵金属材料不限于白金，也可以用例如金、铱等形成。不过从热稳定性的角度考虑，则使用白金效果最好。
对于表面电极7，从抑制电子发射效率下降等的角度考虑，设定导电性氮化物层7c的厚度为不超过4nm，并且设定导电性氮化物层7c与贵金属层7d的厚度之合不超过10nm。
在实施方式3的弹道电子面发射型电子源的电子源10或电子源单元10b中，电子的发射顺序或电子的发射模式与实施方式1的电子源10的情况相同(参照图2、图3)。因此，实施方式3的电子源10与实施方式1的电子源10同样也是其电子发射特性对真空度依赖性小，不会发生电子跳跃的现象。因此，可稳定地发射出电子。
实施方式3的电子源10中，表面电极7由叠层在电子通过层6上的由导电性氮化物构成的导电性氮化物层7c和叠层在导电性氮化物层7c上的贵金属层7d构成。如上所述，导电性氮化物的导电率比较高，比金等的贵金属的熔点高，扩散阻止性好，并且比钨和铝等的金属材料的耐氧化性好。并且，导电性氮化物层7c具有良好的与金属层7d的紧密接触性。因此，实施方式3的电子源10比表面电极由金属薄膜形成的电子源，可在抑制电子发射特性下降的同时提高表面电极7的耐热性。即，可抑制表面电极的构成材料发生凝集，其结果，可防止由于真空封装等的热处理导致的电子发射特性的下降。另外，由于表面电极7导电性氮化物层7c和金属层7d构成，所以可防止在表面电极7与电子通过层6之间的各个构成原子的扩散。因此，可扩大表面电极7及电子通过层6的材料选择范围。
在实施方式3中，在使用玻璃基板作为基板1的情况下，该玻璃基板的选择方法与实施方式2的情况相同。另外，把电子源10作为显示器的电子源使用的方法也和实施方式2的情况相同
下面，参照图8A～图8D，对实施方式3的电子源10的制造方法进行说明。
首先，在由石英玻璃基板构成的基板1的一方的主表面上形成由规定膜厚(例如约300nm)的金属膜(例如钼膜)构成的下部电极2。然后，在下部电极2上形成规定膜厚(例如1.5μm)的无掺杂多晶硅层3，至此构成图8A所示的构造。形成下部电极2的形成方法及无掺杂多晶硅层3的形成方法，与实施方式2的情况相同。
在形成无掺杂多晶硅层3后，通过进行阳极氧化处理，形成混合有多晶硅的晶粒51(参照图3)和纳米结晶硅63(参照图3)和无定形硅的多孔质多晶硅层4。由此获得图8B所示的构造。阳极氧化处理工序的实施方法与实施方式1的情况相同。
在完成阳极氧化处理后，通过进行氧化处理，形成由具有图3所示构造的多孔质多晶硅层构成的电子通过层6。至此，获得了图8C所示的构造。氧化处理的实施方法与实施方式1的情况下相同。
在形成电子通过层6后，例如通过溅射法等，顺序地形成具有规定膜厚(例如1nm)的导电性氮化物层7c和具有规定膜厚(例如3nm)的贵金属层7d。从而在电子通过层6上形成由导电性氮化物层7c和贵金属层7d构成的表面电极7，至此构成如图8D所示构造的电子源10。
根据实施方式3的电子源10，可提供一种抑制电子发射特性下降高耐热性的电子源10。
在实施方式3中，是利用溅射法形成表面电极7的导电性氮化物层7c。作为溅射法，可以使用如RF溅射法、RF磁控管溅射法、DC溅射法、DC磁控管溅射法等的各种方式的方法。由于导电性氮化物层7c是通过使用由导电性氮化物构成的中间电极的溅射法而形成，所以，能够以高生产率、并保持良好的再现性及稳定性地形成表面粗糙度小的导电性氮化物层7c。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。并且可容易地把现有的喷射装置改装成用于形成导电性氮化物层7c的装置，可减少设备投资，降低设备成本。从而能够以较低的成本提供一种可抑制电子发射特性的下降、并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性氮化物层7c。
另外，导电性氮化物层7c的成膜方法不限于上述的溅射法。例如，也可以通过利用由导电性氮化物构成的蒸镀源的蒸镀法、及利用由金属(纯金属)构成的中间电极及含氮的气体(反应性气体)的反应性溅射法等形成。在通过利用这样的蒸镀法、反应性溅射法等形成导电性氮化物层7c的情况下，也能够以高的生产率、并保持良好再现性及稳定性地形成表面粗糙度小的导电性氮化物层7c。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降、并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性氮化物层7c。并且在利用蒸镀法形成导电性氮化物层7c的情况下，可容易地把现有的喷射装置改装成用于形成导电性氮化物层的装置。因此，可减少设备投资，降低设备成本。
在使用利用由金属(纯金属)构成的中间电极及含氮的气体(反应性气体)的反应性溅射法的情况下，可容易地控制在导电性氮化物层中的氮元素浓度。即，在反应性溅射法中，通过选择适当的气体种类，和选择适当的Ar等的惰性气体与含氮原子的反应气体的混合比，可控制在导电性氮化物层7c中的氮浓度，从而可获得氮浓度被控制在期望值的导电性氮化物层7c。
在一般的情况下，相对于氮化物的中间电极，在各处提供有更高纯度的纯金属的中间电极。因此，使用上述反应性溅射法，与使用把导电性氮化物作为中间电极的溅射法的情况相比，可减少导电性氮化物层7c中的金属杂质。其结果，可抑制由于杂质的原因而导致的性能的下降。
另外，也可以使用CVD法形成导电性氮化物层7c。在使用CVD法的情况下，也可以保持良好再现性及稳定性地形成表面粗糙度小的导电性氮化物层7c。因此，可降低电子源10的制造成本，并可增大电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降、并且具有高耐热性的电子源10。另外，CVD法具有优良的段差覆盖性。热CVD法由于需要600℃以上的处理温度，所以理想的是使用比处理温度低的等离子CVD法。
在导电性氮化物层7c的工序中，也可以在电子通过层6上利用蒸镀法或溅射法等叠层金属膜(例如钛膜)，然后向金属膜注入氮离子而形成导电性氮化物层7c。在这个情况下，也可以保持良好的再现性及稳定性地形成表面粗糙度小的导电性氮化物层7c。并且可减小导电性氮化物层7c与金属层7d的界面的粗糙度。因此，可降低电子源10的制造成本，并可增大电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性氮化物层7c，并可容易地控制导电性氮化物层7c的导电率。
另外，在导电性氮化物层7c的工序中，也可以在电子通过层6上利用蒸镀法或溅射法等叠层金属膜(例如钛膜)，然后通过在包含氮元素的气氛中对该金属膜进行热处理而形成导电性氮化物层7c。在这个情况下，也可以保持良好的再现性及稳定性地形成表面粗糙度小的导电性氮化物层7c。并且可减小导电性氮化物层7c与金属层7d的界面的粗糙度。因此，可降低电子源10的制造成本，并可增大电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。
实施方式3也和实施方式1的情况一样，可取代氧化处理工序而使用氮化处理工序或氧氮化处理工序。
另外，也可以构成多层构造的下部电极2，并且使其中的至少一层由层状的导电性氮化物层构成。导电性氮化物具有较高的导电率，并且比金等的贵金属的熔点高、扩散阻止性好。并且，与钨和铝等的金属材料相比，具有良好的耐氧化性。因此，与下部电极2由金属材料构成的电子源相比，可抑制电子发射特性的下降、同时可提高下部电极2的耐热性。其结果，可防止由于真空封装处理等的热处理而造成的电子发射特性的下降。并且，由于下部电极2具有层构造，并且其中至少有一层由导电性氮化物层构成，所以，通过导电性氮化物层可提高下部电极2的耐热性。并且，通过叠层在导电性氮化物层上的层，可降低下部电极2的阻抗，并可提高和与下部电极2之间形成界面的层的紧密接触性。下部电极2也可以只由导电性氮化物层构成。
作为构成在下部电极2中使用的导电性氮化物层的导电性氮化物，可以使用与表面电极7的导电性氮化物层7c相同的材料。关于导电性氮化物层的形成方法，也可以使用与形成表面电极7的导电性氮化物层7c的形成方法相同的方法。
(实施方式4)
下面，对本发明实施方式4进行说明。
如图9所示，在实施方式4的电子源10中，在由绝缘性基板(例如具有绝缘性的玻璃基板、陶瓷基板等)构成的基板1的一方的主表面(宽面)上形成下部电极2。在下部电极2的上面形成作为半导体层的无掺杂的多晶硅层3。在多晶硅层3的上面形成由氧化多孔质多晶硅层构成的电子通过层6(强电场阻止层)。在电子通过层6的上面形成表面电极7。即。电子源10中，表面电极7与下部电极2相对向，在表面电极7与下部电极2之间设置电子通过层6。设定表面电极7的厚度为小于12nm。在实施方式4中，虽然使用绝缘性基板作为基板1，但也可以使用硅化物基板等的半导体基板作为基板1。另外，虽然在电子通过层6与下部电极2之间设置多晶硅层3，但也可以不在中间设置多晶硅层3而直接在下部电极2上形成电子通过层6。
在实施方式4的弹道电子面发射型电子源10中，电子的发射顺序或电子的发射模式与实施方式1的电子源10的情况相同(参照图2、图3)。因此，实施方式4的电子源10与实施方式1的电子源同样是其电子发射特性对真空度的依赖性小，不会发生电子跳跃的现象。因此，可稳定地发射出电子。
在实施方式4中，使用玻璃基板作为基板1，并该玻璃基板的选择方法与实施方式2的情况相同。另外，在把电子源10作为显示器的电子源使用的情况下，其使用方法也和实施方式2的情况相同。
下部电极2由高浓度掺杂的n型多晶硅构成，但下部电极2的材料不限于使用n型多晶硅。由Cr、W、Ti、Al、Cu、Au、Pt、Mo等的金属或者是包含这些金属的合金，或掺杂杂质的多晶硅等的半导体构成。
表面电极7由叠层在电子通过层6上的导电性碳化物层7e、叠层在导电性碳化物层7e上的贵金属层7f构成。导电性碳化物层7e由碳化钼构成的导电性碳化物形成。导电性碳化物一般其导电率比较高、且功函数比较小。而且，与金等的贵金属相比，具有熔点高、扩散阻止性好的优点。还有，与钨和铝等的金属材料相比，具有好的耐氧化性。使用在导电性氮化物层7e中的具有这样性质的导电性碳化物并不限于碳化锆，也可以使用碳化铬、碳化钼、碳化钨、碳化钯、碳化铌、碳化钽、碳化钛、碳化铪等。但考虑到热稳定性、功函数及再现性，最好使用碳化钛、碳化锆、碳化铪中的任意一种。
贵金属层7f用贵金属材料白金形成(即，贵金属层7f由层状的白金层构成)，但是作为贵金属材料不限于白金，也可以用例如金等的其他贵金属形成。也可以在贵金属层7f的一部分用层状白金层形成，而在其余部分用白金以外的贵金属形成。
对于表面电极7，理想的是设定导电性碳化物层7e的厚度为不超过4nm、贵金属层7f的厚度不超过8nm。但是，从提高电子发射效率的角度，则理想的是设定导电性碳化物层7e的厚度为不超过2nm、贵金属层7f的厚度不超过4nm。
在实施方式4的电子源10中，表面电极7由，由导电性碳化物构成的导电性碳化物层7e和由贵金属构成的贵金属层7f构成。而且，如上所述，导电性碳化物的导电率比较高，功函数比较小，并且比贵金属熔点高，扩散阻止性好。而且与钨和铝相比，其耐热性好。并且，导电性碳化物层7e具有良好的与贵金属层7f的接触性。因此，与表面电极由金属薄膜形成的电子源相比，可在抑制电子发射特性下降的同时提高表面电极7的耐热性。即，可抑制表面电极的构成材料发生凝集，其结果，可防止由于真空封装等的热处理导致的电子发射特性的下降。
另外，由于表面电极7导电性碳化物层7e和贵金属层7f构成，所以可防止在表面电极7与电子通过层6之间的各个构成原子的扩散。因此，可扩大表面电极7及电子通过层6的材料选择范围。
下面，参照图10A～图10D对实施方式4的电子源10的制造方法进行说明。
首先，在基板1的1个主表面上形成规定厚度(例如1μm左右)的无掺杂多晶硅层。并且，通过离子注入法及热处理，在多晶硅层内掺杂n型杂质，从而形成具有导电性的多晶硅层(n型多晶硅层)的下部电极2。然后，在基板1的上述主表面侧(下部电极2的上面)形成规定膜厚(设定为1.5mμm)的无掺杂多晶硅层3，这样，可形成图10A所示的构造。无掺杂多晶硅层的形成方法与实施方式2的情况相同。作为下部电极2的材料，在使用Cr、W、Ti、Al、Cu、Au、Pt、Mo等的金属或合金的情况下，下部电极2可以用例如溅射法或蒸镀法形成。
在形成无掺杂多晶硅层3后，通过阳极氧化处理工序，使多晶硅层3形成规定深度的多孔质化。这样，形成了作为多孔质多半导体层的多孔质多晶硅层4，从而获得图10B所示的构造。在阳极氧化处理工序中的实施方法与实施方式1的情况相同。
在阳极氧化处理工序结束后，通过氧化工序对多孔质多晶硅层4进行氧化处理。由此形成由被氧化的多孔质多晶硅层构成的电子通过层6。构成图10C所示的构造。在氧化处理工序中，例如，通过用急速加热法对多孔质多晶硅层4进行氧化，而形成包含晶粒51、硅的微结晶63及硅氧化膜52、64的电子通过层6(参照图3)。氧化处理的实施方法与实施方式1的情况相同。
在形成电子通过层6之后，例如利用溅射法等顺序地形成导电性碳化物层7e和贵金属层7f。这样，在电子通过层6上形成由导电性碳化物层7e和贵金属层7f构成的表面电极7。从而获得具有图10D所示构造的电子源10。
根据实施方式4的电子源10的制造方法，可提供一种可抑制电子发射特性下降的高耐热性的电子源10。
在实施方式4中，通过溅射法形成表面电极7的导电性碳化物层7e。作为溅射法，可以使用如RF溅射法、RF磁控管溅射法、DC溅射法、DC磁控管溅射法等的各种方式的方法。主要是由于导电性碳化物层7e是使用由导电性碳化物构成的中间电极，通过溅射法而形成，因此，能够以高的生产率并保持良好再现性及稳定性地形成表面粗糙度小的导电性碳化物层7e。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。并且可容易地把现有的喷射装置改装成用于形成导电性碳化物层7e的装置。因此，可减少设备投资，降低设备成本。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性碳化物层7e。
导电性碳化物层7e的成膜方法不限于上述的溅射法。例如，也可以通过利用由导电性碳化物构成的蒸镀源的蒸镀法、及利用由金属(纯金属)构成的中间电极及含碳的气体(反应性气体)的反应性溅射法等形成。在通过利用这样的蒸镀法、反应性溅射法等形成导电性碳化物层7e的情况下，也能够以高的生产率并保持良好再现性及稳定性地形成表面粗糙度小的导电性碳化物层7e。从而可降低电子源10的制造成本，并且可增加电子源10的电子发射面积。从而能够以较低的成本提供一种可抑制电子发射特性的下降，并且具有高耐热性的电子源10。另外，能够以较低的处理温度形成导电性碳化物层7e。并且在利用蒸镀法形成导电性碳化物层7e的情况下，可容易地把现有的喷射装置改装成用于形成导电性碳化物层7e的装置。因此，可减少设备投资，降低设备成本。
在利用蒸镀法的情况下，由于导电性碳化物具有高的熔点，所以适合使用EB蒸镀法(电子束蒸镀法)。另一方面，在使用利用由金属(纯金属)构成的中间电极及包含碳元素的气体(反应性气体)的反应性溅射法的情况下，可容易地控制在导电性碳化物层7e中的碳元素浓度。即，在反应性溅射法中，通过选择适当的气体种类，或选择适当的Ar等的惰性气体与包含碳原子的反应气体的混合比，可控制在导电性碳化物层7e中的碳浓度，从而可获得具有所需碳浓度的导电性碳化物层7e。在使用反应性溅射法的情况下，例如可在基板温度为150～500℃的比较低的温度下，使用Ar和C2H2的混合气体来形成碳化钛、碳化锆、碳化铪膜。
另外，在一般的情况下，相对于碳化物的中间电极，在各处提供有更高纯度的纯金属的中间电极。因此，使用上述反应性溅射法，与使用把导电性碳化物作为中间电极的溅射法的情况相比，可减少导电性碳化物层7e中的金属杂质。从而可抑制由于杂质的原因而导致的性能的降低。作为形成实施方式4那样的厚度小于4nm的导电性碳化物层7e的形成方法，从保证面内厚度的均匀性及覆盖性的角度考虑，溅射法、蒸镀法及反应性溅射法优于其他的成膜方法。
在实施方式4中，电子通过层6由氧化多孔质多晶硅层构成。但是电子通过层6也可以由氮化多孔质多晶硅层或氧氮化多孔质多晶硅层构成。或者，也可以由其他的被氧化、氮化或氧氮化的多孔质半导体层构成。在这些情况下的多孔质多晶硅层4的氧化、氮化、或氧氮化的方法，以及电子源的特性或优点与所述实施方式1中所做的说明相同。
(实施例)
下面，参照图11利用实施方式4的制造方法实际制造的电子源10，并对其在热处理前后的电子发射特性的测定结果进行说明。
在本实施例中，使用硅基板作为基板1。使用n型多晶硅层作为下部电极2。使用氧化多孔质多晶硅层作为电子通过层6(强电场阻止层)。使用碳化锆层作为表面电极7的导电性碳化物层7e。使用白金层作为表面电极7的贵金属层7f。导电性碳化物层7e的厚度为2nm。贵金属层7f的厚度为4nm。通过使用由碳化锆构成的中间电极的RF磁控管溅射法，在Ar气氛中形成导电性碳化物层7e。
导电性碳化物层7e的形成条件如下所示，
Ar气体的压力：0.5～7Pa
RF功率密度：0.5～3.0W/cm2
基板温度：30～150℃
其中图11所示的数据表示以如下的条件形成由碳化锆构成的导电性碳化物层7e。
Ar气体的压力：约1.3Pa
RF功率密度：约1.70W/cm2
基板温度：约50℃
并以如下的条件形成由白金构成的贵金属层7f。
Ar气体的压力：约0.7Pa
RF功率密度：约0.6W/cm2
基板温度：约50℃
对于电子源10的电子发射特性的测定，是把电子源10放置在真空腔(未图示)内，在图2所示的状态下进行。即，在表面电极7的对面设置集电极21。然后加载直流电压Vps，使表面电极7为相对下部电极2的高电位，另一方面，加载直流电压Vc，使集电极21为相对表面电极7的高电位。
图11表示在真空腔内的真空度为5×10-5Pa，直流电压为恒定的1000V时的电子发射特性的测定结果。在图11中，横轴表示直流电压Vps、纵轴表示电流密度。“A”表示热处理前的二极管电流Ips的电流密度。“B”表示热处理前的发射电流Ie的电流密度。“C”表示热处理后的二极管电流Ips的电流密度。“D”表示热处理后的发射电流Ie的电流密度。在400℃的N2气氛中进行1小时的热处理。
如图11所示，本实施例的电子源10在经过热处理后未见发射电流Ie及电子发射效率的下降。并且，本实施例的电子源10在经过热处理后，减少了二极管电流Ips而另一方面增加了发射电流Ie。由此可看出，提高了电子发射效率。
以上，通过特定的实施方式对本发明进行了说明，但对于本技术领域的技术人员讲，可想到有其他多种变形例和修改例。因此，本发明不限于上述的实施方式，而是被限定在所附权利要求书所限定的范围内。

Claims (6)

1.一种场致发射型电子源，包括：下部电极、形成在所述下部电极上的由多晶硅与存在于该多晶硅颗粒边界附近的多个纳米级结晶硅混合而成的复合纳米级结晶层构成的电子通过层和形成在所述电子通过层上的表面电极，穿过所述电子通过层的电子穿过表面电极被发射出，其特征在于：所述表面电极的至少一部分由层状的导电性碳化物层或导电性氮化物层构成。
2.根据权利要求1所述的场致发射型电子源，其特征在于：所述表面电极包括叠层在所述电子通过层上的导电性碳化物层或导电性氮化物层和叠层在该导电性碳化物层或导电性氮化物层上的贵金属层。
3.根据权利要求2所述的场致发射型电子源，其特征在于：所述贵金属层的至少一部分由层状的白金层构成。
4.根据权利要求2所述的场致发射型电子源，其特征在于：在所述表面电极中，所述导电性碳化物层或导电性氮化物层的厚度小于4nm，所述贵金属层的厚度小于8nm。
5.根据权利要求1所述的场致发射型电子源，其特征在于：所述导电性碳化物为碳化钛、碳化锆、或碳化铪，所述导电性氮化物为氮化钽、氮化钛、氮化锆或氮化铪。
6.一种场致发射型电子源，包括：下部电极、表面电极和设置在所述下部电极与所述表面电极之间的可通过电子的电子通过层，穿过所述电子通过层的电子穿过表面电极被发射出，其特征在于：所述表面电极由包含导电性碳化物层或导电性氮化物层和叠层在该导电性碳化物层或导电性氮化物层上的贵金属层的叠层膜构成，在该叠层膜的表面上形成使该叠层膜的厚度在局部变薄的多个凹部。
CN021425957A 2001-09-25 2002-09-24 场致发射型电子源 Expired - Fee Related CN1216394C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001290335 2001-09-25
JP2001290335A JP2003100201A (ja) 2001-09-25 2001-09-25 電界放射型電子源およびその製造方法
JP2002083928A JP2003281993A (ja) 2002-03-25 2002-03-25 電子源およびその製造方法
JP2002083927 2002-03-25
JP2002083927A JP3755474B2 (ja) 2002-03-25 2002-03-25 電子源およびその製造方法
JP2002083928 2002-03-25

Publications (2)

Publication Number Publication Date
CN1417827A CN1417827A (zh) 2003-05-14
CN1216394C true CN1216394C (zh) 2005-08-24

Family

ID=27347562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021425957A Expired - Fee Related CN1216394C (zh) 2001-09-25 2002-09-24 场致发射型电子源

Country Status (3)

Country Link
US (1) US6720717B2 (zh)
KR (1) KR100491305B1 (zh)
CN (1) CN1216394C (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285684B2 (ja) * 2002-03-08 2009-06-24 パナソニック電工株式会社 量子デバイスおよびその製造方法
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP2004265603A (ja) * 2003-01-14 2004-09-24 Sharp Corp 電子放出装置および電子放出素子クリーニング装置および電子放出素子クリーニング方法
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7429761B2 (en) * 2003-12-19 2008-09-30 The United States Of America As Represented By The Secretary Of The Navy High power diode utilizing secondary emission
KR100670246B1 (ko) * 2004-07-13 2007-01-16 삼성에스디아이 주식회사 산화된 다공성 실리콘을 이용한 플라즈마 디스플레이 패널및 평판 램프
JP4827451B2 (ja) * 2004-08-25 2011-11-30 日本碍子株式会社 電子放出素子
US7511409B2 (en) * 2004-08-25 2009-03-31 Ngk Insulators, Ltd. Dielectric film element and composition
US7098505B1 (en) 2004-09-09 2006-08-29 Actel Corporation Memory device with multiple memory layers of local charge storage
US20060151777A1 (en) * 2005-01-12 2006-07-13 Naberhuis Steven L Multi-layer thin film in a ballistic electron emitter
KR20080043540A (ko) * 2006-11-14 2008-05-19 삼성에스디아이 주식회사 전자 방출 디바이스, 발광 장치 및 표시 장치
JP4303308B2 (ja) * 2007-11-20 2009-07-29 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、および電子放出素子の製造方法
JP4314307B1 (ja) * 2008-02-21 2009-08-12 シャープ株式会社 熱交換装置
US8980742B2 (en) 2008-09-04 2015-03-17 Wonik Ips Co., Ltd. Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
US8299700B2 (en) * 2009-02-05 2012-10-30 Sharp Kabushiki Kaisha Electron emitting element having an electron acceleration layer, electron emitting device, light emitting device, image display device, cooling device, and charging device
KR101032395B1 (ko) * 2009-02-19 2011-05-03 김기헌 생수통의 캡 구조물 조립장치
CN101814405B (zh) * 2009-02-24 2012-04-25 夏普株式会社 电子发射元件及其制造方法、使用电子发射元件的各装置
JP5073721B2 (ja) * 2009-05-19 2012-11-14 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、電子放出素子の製造方法
JP4732533B2 (ja) * 2009-05-19 2011-07-27 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP4927152B2 (ja) * 2009-11-09 2012-05-09 シャープ株式会社 熱交換装置
JP4880740B2 (ja) * 2009-12-01 2012-02-22 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP4997309B2 (ja) * 2010-03-26 2012-08-08 シャープ株式会社 電子放出素子およびその製造方法
JP5050074B2 (ja) * 2010-04-02 2012-10-17 シャープ株式会社 電子放出素子及びその製造方法
US11121209B2 (en) * 2017-03-27 2021-09-14 International Business Machines Corporation Surface area enhancement for stacked metal-insulator-metal (MIM) capacitor
JP7394453B2 (ja) 2020-03-23 2023-12-08 国立研究開発法人産業技術総合研究所 電子放出素子およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690018A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 発光素子及びその製造方法
JP3243471B2 (ja) * 1994-09-16 2002-01-07 三菱電機株式会社 電子放出素子の製造方法
JP2987140B2 (ja) 1997-10-29 1999-12-06 松下電工株式会社 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス
TW391022B (en) 1997-10-29 2000-05-21 Mitsubishi Rayon Co Field emission electron source, method of producing the same, and use of the same
JP3102787B1 (ja) * 1998-09-07 2000-10-23 キヤノン株式会社 電子放出素子、電子源、及び画像形成装置の製造方法
KR100338140B1 (ko) * 1998-09-25 2002-05-24 이마이 기요스케 전계 방사형 전자원
TW436837B (en) 1998-11-16 2001-05-28 Matsushita Electric Works Ltd Field emission-type electron source and manufacturing method thereof and display using the electron source
US6498426B1 (en) 1999-04-23 2002-12-24 Matsushita Electric Works, Ltd. Field emission-type electron source and manufacturing method thereof
US6583578B1 (en) 1999-10-18 2003-06-24 Matsushita Electric Works, Ltd. Field emission-type electron source and manufacturing method thereof
JP3789064B2 (ja) 1999-10-27 2006-06-21 パイオニア株式会社 電子放出素子

Also Published As

Publication number Publication date
CN1417827A (zh) 2003-05-14
KR100491305B1 (ko) 2005-05-24
KR20030026878A (ko) 2003-04-03
US6720717B2 (en) 2004-04-13
US20030076023A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
CN1216394C (zh) 场致发射型电子源
CN100347094C (zh) 锰氧化物纳米结构体的制造方法和使用该锰氧化物纳米结构体的氧还原电极
CN1282210C (zh) 场致发射型电子源及其制造方法以及用该电子源的显示器
CN1148774C (zh) 场致发射型电子源及其制造方法
CN1217371C (zh) 电场发射型电子源及其制造方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
WO2002089166A1 (fr) Source d'electrons a emission de champ et son procede de production
CN1819117A (zh) 半导体器件及其制造方法
CN1427454A (zh) 半导体元件的制造方法
CN1521811A (zh) 半导体器件的制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1617311A (zh) 半导体器件的制造方法
CN1511349A (zh) 半导体装置及其制造方法
CN1271692C (zh) 电化学氧化
CN1787961A (zh) 具有树枝状晶体结构的锰氧化物纳米结构体的制造方法和含有具有树枝状晶体结构的过渡金属氧化物纳米结构体的氧还原电极
CN1714453A (zh) 半导体器件的制造方法
JP4868910B2 (ja) 半導体装置およびその製造方法
US7435655B2 (en) Semiconductor device and method for manufacturing the same
US8653519B2 (en) Electronic device and method for manufacturing same
JP3755474B2 (ja) 電子源およびその製造方法
JP2003187688A (ja) 電界放射型電子源およびその製造方法
JP3465657B2 (ja) 電界放射型電子源およびその製造方法
JP2003100201A (ja) 電界放射型電子源およびその製造方法
JP3480464B2 (ja) 電界放射型電子源の製造方法
JP2001118489A (ja) 電界放射型電子源およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050824

Termination date: 20150924

EXPY Termination of patent right or utility model