CN1511349A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1511349A
CN1511349A CNA028021835A CN02802183A CN1511349A CN 1511349 A CN1511349 A CN 1511349A CN A028021835 A CNA028021835 A CN A028021835A CN 02802183 A CN02802183 A CN 02802183A CN 1511349 A CN1511349 A CN 1511349A
Authority
CN
China
Prior art keywords
films
film
semiconductor device
hfo
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028021835A
Other languages
English (en)
Other versions
CN100492662C (zh
Inventor
原田佳尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001395734A external-priority patent/JP3773448B2/ja
Priority claimed from US10/122,366 external-priority patent/US6642131B2/en
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1511349A publication Critical patent/CN1511349A/zh
Application granted granted Critical
Publication of CN100492662C publication Critical patent/CN100492662C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置及其制造方法，在硅基板(10)上，介有栅极绝缘膜(11)地形成栅极电极(12)。栅极绝缘膜(11)具有由含硅的铪氧化物构成的高介电常数膜(11a)，以及形成在高介电常数膜(11a)的下侧的、由含铪的硅氮化氧化膜所构成的下部屏障膜(11b)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及用于栅极绝缘膜的高介电常数膜。
背景技术
伴随着近年来对于半导体装置中高集成化与高速化的技术进展，MOSFET也向微细化进展。当伴随着微细化而使栅极绝缘膜薄膜化时，使由隧道电流使栅漏电流增大等问题也变得显著。为了解决这一问题，进行了一种通过使用氧化铪(HfO2)、氧化锆(ZrO2)等高介电常数材料的栅极绝缘膜(以下称为high-k栅极绝缘膜)实现薄的SiO2换算膜厚(以下称为EOT)的同时，使物理膜厚增大的方法的研究。
采用了如下的例如USP6013553中所记载的现有的high-k栅极绝缘膜的形成方法。首先，在硅基板上形成SiO2层等氧化物层之后，在该氧化物层上，用溅射法或等离子体CVD法等方法，蒸镀由锆或铪所构成的金属膜。其后，对该金属膜实行例如使用NO等气体的氧氮化处理，形成由氧氮化锆(ZrOxNy)或氧氮化铪(HfOxNy)所构成的high-k栅极绝缘膜。
然而，现有技术的high-k栅极绝缘膜，在经历了由制造工艺中的高温处理的热后，构成栅极绝缘膜的高介电常数材料就会发生结晶化，结果是会发生由于通过晶界或缺陷水准的电传导而引起漏电流的增大等问题。即，传统的high-k栅极绝缘膜的热稳定性是不够的。
发明内容
鉴于上述问题，本发明的目的在于，可以实现使用能够确保高的相对介电常数，且热稳定的栅极绝缘膜的半导体装置。
为了达到所述目的，本发明的半导体装置，设置有在基板上形成的栅极绝缘膜、和在所述栅极绝缘膜上形成的栅极电极，栅极绝缘膜具有包含有一种金属、氧、及硅的高介电常数膜、和在该高介电常数膜的下侧形成的，包含所述一种金属、氧、硅、及氮的下部屏障膜。
根据本发明的半导体装置，由于构成栅极绝缘膜的高介电常数膜含有硅，所以能够防止由于制造工艺中的高温处理(例如900℃左右的不纯物活性化热处理)而引起的高介电常数膜的结晶化。因此，在完成后的半导体装置中，由于高介电常数膜的大部分都能够保持其非晶状态，所以能够抑制high-k栅极绝缘膜中泄漏电流的发生。所以，能够提高high-k栅极绝缘膜的热稳定性，在实现耐热性优异的半导体装置的同时，还能够增大半导体装置的制造中的宽裕度。
而且，根据本发明的半导体装置，由于在栅极绝缘膜中高介电常数膜的下侧在有下部屏障膜，所以能够防止高介电常数膜与基板的反应。而且，由于下部屏障膜含有与高介电常数膜相同的金属，所以能够提高下部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在本发明的半导体装置中，最好使栅极绝缘膜具有在所述高介电常数膜的上侧形成上部屏障膜，使所述上部屏障膜包含所述一种金属，氧，及氮。
这样，就能够防止栅极电极材料与高介电常数膜材料的相互扩散。而且，由于上部屏障膜中含有与高介电常数膜相同的金属，所以能够提高上部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在本发明的半导体装置中，当一种金属、氧、及硅分别记作M、O、及Si，所述高介电常数膜的成分表示为MxSiyO(x＞0，且y＞0)时，最好使0.23≤y/(x+y)≤0.90。
这样，在能够充分保持high-k栅极绝缘膜的相对介电常数的同时，即使是对于900℃的热处理，也能够确保high-k栅极绝缘膜的热稳定性。
在本发明的半导体装置中，当一种金属，氧，及硅分别记作M、O、及Si，所述高介电常数膜的成分表示为MxSiyO(x＞0，且y＞0)时，最好使0.23≤y/(x+y)≤0.30。
这样，在能够充分保持high-k栅极绝缘膜的可靠性寿命的同时，即使是对于900℃的热处理，也能够确保high-k栅极绝缘膜的热稳定性。
在本发明的半导体装置中，一种金属为铪或锆，当一种金属，氧，硅、及氮分别记作M、O、Si、及N，所述高介电常数膜的成分表示为MxSiyON(x＞0，且y＞0)时，最好使x/(x+y)≥0.10。
这样，能够确实保证下部屏障膜的相对介电常数。
在本发明的半导体装置中，栅极电极也可以为金属栅极电极。
本发明中第一半导体装置的制造方法，设置有在基板上形成包含有一种金属，氧，及所定物质所构成的高介电常数膜的工序、通过对所述高介电常数膜进行热处理，使硅从所述基板一侧向所述高介电常数膜扩散，而形成含硅高介电常数膜的工序、以及在所述含硅高介电常数膜上形成作为栅极电极的导电膜的工序。
根据第一半导体装置的制造方法，通过对含有所定物质的高介电常数膜所进行的热处理，能够使所定的物质从高介电常数膜脱离，通过由此所形成的空孔使硅向高介电常数膜中扩散，形成含硅的高介电常数膜。因此，在能够使高介电常数膜中有效地含有硅的同时，最终通过空孔的消失而使含硅高介电常数膜进一步致密化。这里，由于含硅的高介电常数膜在制造过程的高温处理中不容易结晶化，所以含硅高介电常数膜大部分在装置完成之后仍能够保持非晶状态。其结果是能够抑制具有含硅的高介电常数膜的栅极绝缘膜，即high-k栅极绝缘膜中泄漏电流的发生。所以，能够提高high-k栅极绝缘膜的热稳定性，在实现耐热性优异的半导体装置的同时，还能够增大半导体装置的制造中的宽裕度。
在第一半导体装置的制造方法中，最好使所定的物质为氢。
这样，就能够确实保证高介电常数膜中硅的扩散。
在第一半导体装置的制造方法中，最好在高介电常数膜的形成工序之前，设置有在所述基板上形成含有硅、氮、及所述所定物质的绝缘膜的工序，对所述高介电常数膜进行热处理的工序包含使所述绝缘膜中的硅向所述高介电常数膜扩散的工序、使所述高介电常数膜中的一种金属所述绝缘膜扩散，而形成下部屏障膜的工序。
这样，就能够确保高介电常数膜中含有硅。而且，还能够防止高介电常数膜或含硅高介电常数膜与基板的反应。还有，下部屏障膜中可以含有与含硅高介电常数膜同样的金属，所以能够提高下部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在第一半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括使用含有一种金属与所定的物质的前体源的CVD法形成所述高介电常数膜的工序。
这样，就能够确实形成含有所定物质的高介电常数膜。
在第一半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括使用含有一种金属的前体源，与含有所定的物质的前体源的CVD法形成所述高介电常数膜的工序。
这样，就能够确实形成含有所定物质的高介电常数膜。
在第一半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括在含有所定物质的气氛中，使用含有所述一种金属的靶材的PVD法形成所述高介电常数膜的工序。
这样，就能够确实形成含有所定物质的高介电常数膜。
在本发明的第二半导体装置的制造方法中，设置有在基板上形成包含有一种金属，氧，及氢的高介电常数膜的工序；通过对所述高介电常数膜进行热处理，使硅从所述基板一侧向所述高介电常数膜扩散，从而形成含硅高介电常数膜的工序；以及在所述含硅高介电常数膜上形成作为栅极电极的导电膜的工序。
根据第二半导体装置的制造方法，通过对含氢高介电常数膜进行的热处理，能够使氢从高介电常数膜中脱离，硅就能够通过由此形成的空孔向高介电常数膜扩散，形成含硅的高介电常数膜。因此，在能够使高介电常数膜中有效地含有硅的同时，最终通过空孔的消失而使含硅高介电常数膜进一步致密化。这里，由于含硅的高介电常数膜在制造过程的高温处理中不容易晶化，所以含硅高介电常数膜大部分在装置完成之后仍能够保持非晶状态。其结果是能够抑制具有含硅的高介电常数膜的栅极绝缘膜中，即high-k栅极绝缘膜中泄漏电流的发生。所以，能够提高high-k栅极绝缘膜的热稳定性，在实现耐热性优异的半导体装置的同时，还能够增大半导体装置的制造中的宽裕度。
在第二半导体装置的制造方法中，最好在所述高介电常数膜的形成工序之前，设置在所述基板上形成含有硅、氮、及氢的绝缘膜的工序，对所述高介电常数膜进行热处理的工序包含使所述绝缘膜中的硅向所述高介电常数膜扩散的工序、使所述高介电常数膜中的所述一种金属向所述绝缘膜扩散，而形成下部屏障膜的工序。
这样，就能够确保高介电常数膜中含有硅。而且，还能够防止高介电常数膜或含硅高介电常数膜与基板的反应。还有，下部屏障膜中可以含有与含硅高介电常数膜同样的金属，所以能够提高下部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在第二半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括使用含有一种金属与氢的前体源的CVD法形成所述高介电常数膜的工序。
这样，就能够确实形成含有氢的高介电常数膜。
在第二半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括使用含有一种金属的前体源，与含有所定的物质的前体源的CVD法形成所述高介电常数膜的工序。
这样，就能够确实形成含有氢的高介电常数膜。
在第二半导体装置的制造方法中，最好使高介电常数膜的形成工序，包括在含有所定物质的气氛中，使用含有一种金属的靶材的PVD法形成高介电常数膜的工序。
这样，就能够确实形成含有氢的高介电常数膜。
在第一或第二半导体装置的制造方法中，最好使一种金属为铪或锆。这样，就能够提高含硅高介电常数膜的相对介电常数。
在第一或第二半导体装置的制造方法中，最好使对所述高介电常数膜进行热处理的工序与形成所述导电膜的工序之间，设置有对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
这样，就能够防止栅极电极材料与高介电常数膜材料的相互扩散。而且，由于上部屏障膜中含有与高介电常数膜相同的金属，所以能够提高上部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在第一或第二半导体装置的制造方法中，最好在对高介电常数膜进行热处理的工序与高介电常数膜的形成工序之间，设置有对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
这样，就能够防止栅极电极材料与高介电常数膜材料的相互扩散。而且，由于上部屏障膜中含有与高介电常数膜相同的金属，所以能够提高上部屏障膜的相对介电常数，由此能够提高栅极绝缘膜整体的相对介电常数。
在第一或第二半导体装置的制造方法中，在对高介电常数膜进行热处理的工序中，最好使热处理温度为600℃以上，850℃以下。
这样，就能够确保所定物质或氢从高介电常数膜的脱离，由此保证硅向高介电常数膜的扩散。
在第一或第二半导体装置的制造方法中，当所述一种金属，氧，及硅分别记作M、O、及Si，所述高介电常数膜的成分表示为MxSiyO(x＞0，且y＞0)，同时，制造工艺的最高温度表示为T[℃]时，最好使T≤6.69·y/(x+y)+749.4。
这样，就能够确保具有含硅高介电常数膜的high-k栅极绝缘膜的热稳定性。
在这种情况下，最好使栅极电极由含硅的材料所构成，且y/(x+y)≤0.30。
这样，就能够充分确保具有含硅高介电常数膜的high-k栅极绝缘膜的可靠性与寿命。
在第一或第二半导体装置的制造方法中，最好使栅极电极为金属栅极电极，在导电膜形成工序之后，设置有对基板进行热处理的工序。
这样，就能够进一步降低具有含硅高介电常数膜的high-k栅极绝缘膜中的缺陷。
附图的简单说明
图1是本发明第一实施方案中半导体装置的剖面图。
图2是表示添加在HfO2中硅的量与HfO2的结晶化温度及热稳定性保证温度之间关系的图。
图3是表示对应于各种工艺的最高温度而求出的，能够保持热稳定性的硅酸铪的成分允许范围的图。
图4是表示添加在HfO2中硅的量与HfO2膜的相对介电常数的关系的图。
图5是表示添加在HfO2中硅的量与HfO2膜的可靠性寿命的关系的图。
图6是表示添加在HfO2中硅的量与HfO2膜的热稳定性及可靠性关系的图。
图7(a)～(c)是表示本发明第二实施方案中半导体装置的制造方法的各工序的剖面图。
图8(a)～(c)是表示本发明第二实施方案中半导体装置的制造方法的各工序的剖面图。
图9(a)～(d)是说明本发明第二实施方案的半导体装置的制造方法中PDA作用的图。
图10是对由热处理而从HfO2膜脱离的氢，用TDS法测量的结果。
图11是本发明第二实施方案的半导体装置的制造方法中，对由使用Hf-t-butoxided CVD法所形成的含氢HfO2膜，热处理后测量C-V的结果。
图12是对作为比较例的，由使用不含氢源CVD法所形成的不含氢HfO2膜，热处理后测量C-V的结果。
图13是在具有Si基板/SiN膜/多晶硅膜的叠层结构的MOS电容器中，分别使用含氢HfO2膜(本发明的第二实施方案)、以及不含氢HfO2膜(比较例)的情况下热稳定性的比较结果。
图14是对于MOS电容器的绝缘膜，即HfO2膜，进行本发明的第二实施方案中半导体装置制造方法的PDA的情况下，HfO2膜刚成膜后的物理膜厚与MOS电容器完成后泄漏电流之间的关系。
具体实施方式
第一实施方案
下面对本发明的第一实施方案，具体说来是关于MISFE，参照图面加以说明。
图1是表示本发明第一实施方案中半导体装置的剖面结构。
如图1所示，在硅基板10上，介有栅极绝缘膜11地形成栅极电极12。而且，在硅基板10上栅极电极12的两侧，形成由源极区域或漏极区域所构成的不纯物扩散层13。栅极绝缘膜11具有由绝缘性金属氧化物构成的高介电常数膜11a、形成在高介电常数膜11a的下侧的下部屏障膜11b、以及形成在高介电常数膜11a的上侧的上部屏障膜11c。
具体说来，高介电常数膜11a，是由在具有高相对介电常数的氧化铪(HfO2)中含有硅的物质，即含硅氧化铪(HfxSiyO2)所构成。而且，为了防止硅基板10与高介电常数膜11a反应的下部屏障膜11b，例如由含铪的硅氮化氧化膜所构成。还有，为了防止高介电常数膜11a与栅极电极12反应的上部屏障膜11c，例如由含硅的氧化铪膜所构成。进而，栅极电极12，例如由添加磷的多晶硅膜所构成。
还有，高介电常数膜11a中也可以含氮。而且，在栅极绝缘膜11的物理厚度为4nm左右的情况下，高介电常数膜11a的物理厚度为2nm左右，下部屏障膜11b的物理厚度为略小于1nm，而上部屏障膜11c的物理厚度为略大于1nm。而且，高介电常数膜11a、下部屏障膜11b、以及上部屏障膜11c都是非晶状态。
在本实施方案中，在组成高介电常数膜11a的HfO2膜中含有硅的理由是为了保持高介电常数膜11a的热稳定性。换言之，由于含硅的高介电常数膜11a，即使在高温热处理的情况下，也不容易结晶化(或仅有部分结晶，其余的仍是非晶状态)，所以能够抑制由于晶粒界或缺陷水准而引起的泄漏电流的增加。以下，参照附图加以详细说明。
图2是表示在中添加硅的量与HfO2的结晶化温度及热稳定性保证温度之间关系。这里，所谓结晶化温度，是指由非晶状态向晶体状态转变的开始温度。即，结晶化温度是变化的开始温度，所以即使是越过结晶化温度，并不意味着物体(HfO2)立刻全部晶化。
在图2中，横坐标为单位体积的HfO2中所包含的硅的原子数(以下称为硅浓度)与硅浓度同单位体积的HfO2中所包含的铪的原子数(以下称为铪浓度)之和的比X1(以％表示)，即，横坐标的左端[X＝硅浓度/(硅浓度+铪浓度)×100＝0％]，表示完全不含硅的HfO2。横坐标的右端[X＝硅浓度/(硅浓度+铪浓度)×100＝100％]，表示完全不含铪的SiO2。还有，纵坐标表示温度。
如图2所示，随着比值X1的增加，即随着添加硅量的增加，HfO2的结晶化温度及热稳定性保证温度会上升。也就是说，通过向HfO2中添加硅能够增大HfO2的热稳定性。这是由于随着硅量的增加，含硅HfO2，即硅酸铪更容易维持非晶状态，其结果是，即使在高温下，HfO2膜整体也不容易结晶化，而能够保持其非晶状态。
这里，所谓热稳定性保证温度是指，在具有由HfO2绝缘膜构成的MOS电容器结构中，当通过RPT(rapid thermal process：快速热工艺)装置在1大气压氮气下进行30秒退火处理时，绝缘膜上开始产生急剧增大的泄漏电流的退火温度。所以，在热稳定性保证温度以下的温度，使用含硅HfO2膜的MOS电容器结构中，泄漏电流及电容都表示为理想的值。而另一方面，在热稳定性保证温度以上的温度，含硅HfO2膜的局部缺陷的急剧增加而引起MOS电容器的泄漏电流急剧增大，至3个数量级。此时，在C-V(capacitance-voltage：电容电压)测量积蓄的状态下的电容发散的结果使MOS电容器的电容的测量成为不可能。也就是说，在热稳定性保证温度以上的温度，使用含硅HfO2膜的MOS电容器结构，已经不能起到电容器的作用。
而且，在比值X1为70％以上时，由于即使在高温下，几乎整体的含硅HfO2膜都能够保持非晶的状态，所以即使是在加热到1200℃的情况下，也能够抑制泄漏电流。而且，如果比值X1为至少23％以上，则由于含硅HfO2膜结晶化时所生成的晶体为微晶状态，膜整体仍为非晶状态所支配，所以即使是在加热到900℃的情况下，也能够抑制泄漏电流。这里，对象材料的大部分为非晶状态的情况，或在对象材料中含有对热稳定性，即耐热性几乎没有影响的若干微晶的情况，都被视为非晶状态。
而且，如图2所示，将硅浓度/(硅浓度+铪浓度)×100记作X1[％]，同时将热稳定性保证温度(具体讲是使用多晶硅电极的情况)记作T[℃]的情况下，可以定义表示半导体装置的制造工艺中能够使用的工艺温度的范围的直线T＝6.69·x+749.4。换言之，工艺温度及硅浓度必须在T＝6.69·x+749.4下侧的范围内。具体说来，在X1的值，即含硅HfO2的成分确定的情况下，工艺温度必须在与X1的所定值相对应的热稳定性保证温度T以下的温度范围内。反之，在工艺的最高温度确定的情况下，则选择的添加硅的HfO2膜中的X1，必须大于以该最高温度作为热稳定性保证温度T时X1的值。在图1所示的本实施方案的半导体结构的情况下，如前所述，决定硅浓度的对象，可以是栅极绝缘膜11的整体，也可以是考虑与栅极电极12的接触的，栅极绝缘膜11中与栅极电极12的界面下侧2nm左右的范围。
图3是表示对应于基于图2所示关系(实验结果)的各种工艺的最高温度而求出的，能够保持热稳定性的硅酸铪的成分(X1)允许范围。如图3所示，例如，在工艺最高温度为900℃左右的情况(例如电极材料中使用多晶硅的工艺的情况)下，为了防止由于缺陷等引起的泄漏电流的急剧增大，并保持其热稳定性，X1必须在23％以上。
图4是表示在HfO2中添加硅的量与HfO2膜的相对介电常数的关系。在图4中，上面的横坐标为硅量的估计值，表示为前述的X1＝硅浓度/(硅浓度+铪浓度)×100％。而下面的横坐标为铪量的估计值，表示为前述的X2＝铪浓度/(硅浓度+铪浓度)×100％。而且，图中“□”为相对介电常数的实测值。
如图4所示，X1为0时(即完全不含硅的HfO2时)，HfO2膜的相对介电常数最高，约为24。而且，虽然随着HfO2膜硅含量的增加，相对介电常数减小，但当X1在30％～90％之间时，相对介电常数的值却维持在11附近，几乎不变。当HfO2膜硅含量进一步增加，超过90％时，相对介电常数再次开始缓慢减小，当X1为100时(即完全不含铪的SiO2时)，HfO2膜的相对介电常数约为3.9。所以当X1为90％以下时，换言之，当X2为10％以上时，能够实现相对较高、且稳定的硅酸铪膜。
根据以上说明的，图2～图4的结果，为了保持高介电常数膜11a(也可以不是高介电常数膜11a，而是由高介电常数膜11a与下部屏障膜11b及/或上部屏障膜11c进行组合的叠层体)的高相对介电常数及热稳定性，在含硅HfO2膜构成的高介电常数膜11a中，将X1＝硅浓度/(硅浓度+铪浓度)×100％设定在23％以上、90％以下是很重要的。
还有，X1＝硅浓度/(硅浓度+铪浓度)×100％，与将高介电常数膜11a的成分记作HfxSiyO(x＞0，且y＞0)时的y/(x+y)×100％是同一的。同样，X2＝铪浓度/(硅浓度+铪浓度)×100％，与x/(x+y)×100％同一。而且，由于X1与X2是表示了硅浓度与铪浓度的关系，所以即使是作为对象的硅酸铪中含有作为硅酸氮化铪的氮的情况下，或含有氯、氟、及氢等其它元素的情况下，使用X1与X2的以上说明仍然有效。
图5表示了在HfO2中添加硅的量与HfO2膜的可靠性寿命(至绝缘破坏的时间)的关系。在图5中，上面的横坐标为硅量的估计值，表示为前述的X1＝硅浓度/(硅浓度+铪浓度)×100％。而下面的横坐标为铪量的估计值，表示为前述的X2＝铪浓度/(硅浓度+铪浓度)×100％。而且，纵坐标表示HfO2膜的可靠性寿命。还有，图中“□”为HfO2膜的可靠性寿命的实测值。
具体说来，准备具有不同成分硅酸铪膜的MOS电容器的各种试样，通过进行TDDB(依存于时间的介电减弱测量)试验，在不合格率为100ppm，绝缘膜面积为0.1cm2，温度100℃，施加电压VG＝-1V，EOT(SiO2的换算膜厚)＝1.5nm的条件下，推定HfO2膜的长期可靠性寿命如图5所示。这里，各试样中的硅酸铪的成分，从不含铪的SiO2到不含硅的HfO2的范围内变化。而且，各式样都在P型基板上形成，基板一侧作为0V，施加一定的负值应力电压。
更详细地讲，TDDB试验所使用的各式样的绝缘膜面积在3×10-7cm2到5×10-5cm2的范围内变化，求出绝缘膜面积0.1cm2的可靠性寿命的情况下，使用了基于绝缘膜中缺陷为泊松分布假定的下式：
绝缘膜面积1的可靠性寿命＝绝缘膜面积2的可靠性寿命×(绝缘膜面积2/绝缘膜面积1)(1/β)
(式中β为威布尔斜率)。而且，在TDDB试验的温度从室温到100℃的范围内，求出在100℃的可靠性寿命的情况下，使用了对于温度变化预先求出的可靠性寿命的活化能。而且，在求不合格率为100ppm情况下的可靠性寿命的情况下，在求出由TDDB试验所得到的基于威布尔图的威布尔斜率之后，延长了真性绝缘破坏的近似直线。进而，在TDDB试验中使用绝对值比1V大的VG的另一方面，求出VG＝-1时的可靠性寿命的情况下，将由式[VG(TDDB试验时)-Vfb]/Tph(式中Vfb为平带电压、Tph为绝缘膜整体的物理膜厚)所得到的，与真正的电场Eox(real)相对应的可靠性寿命的数据进行直线延长。
根据使用上述种种方法所得到的，图5中所表示的结果，使X1(上横坐标)为30％以下，换言之，使X2为70％以上，可以使硅酸铪的可靠性寿命达到10年以上。还有，在图5中，表示的是对真正的电场Eox(real)，向更低的电压一侧进行的可靠性寿命的推定结果，但也可以不是对此，而是对TDDB试验时的VG自身，或者是对于由式[VG(TDDB试验时)-Vfb]/EOT所得到的有效电场Eox(effective)，向更低的电压一侧进行的可靠性寿命的推定，其结果表现出同样的倾向。
然而，根据图2～图4所示的结果，在重视热稳定性与高的相对介电常数的情况下，最好使将硅酸铪的膜中X1＝硅浓度/(硅浓度+铪浓度)×100％设定在23％以上、90％以下。另一方面，根据图5所示的结果，X1在30％以下时，能够确保可靠性寿命。也就是说，在重视热稳定性与高的相对介电常数，再加上可靠性寿命的情况下，最好使X1的范围在23％以上、30％以下。但是，对于置换栅工艺(由使用虚拟栅，在形成源·漏极区域之后，可能形成栅极电极的工艺)等，在栅极绝缘膜形成之后没有必要进行热处理的工艺的情况下，具体说来，在栅极绝缘膜形成之后不进行750℃以上热处理的工艺的情况下，由于仅仅重视可靠性，所以最好使X1的范围为30％以下。
图6表示在HfO2中添加硅的量与HfO2膜的热稳定性及可靠性关系。
如图6所示，由含硅HfO2膜所构成的high-k栅极绝缘膜中，结构(成分)或工艺的最好使范围可大体分为3个。即，在仅重视热稳定性的情况下，最好的范围为T＝6.69·x1+749.4下侧的范围。此时，为了确保在900℃工艺中最高温度的相对介电常数的大小，必须将X1设置在23％以上、90％以下。而且，在使用置换栅等，在栅极绝缘膜形成之后没有必要进行热处理的工艺的情况下，由于仅仅重视可靠性即可，所以可将X1的范围设定为30％以下。进而，在历来的硅工艺中，在使用high-k材料取代SiON作为栅极绝缘膜材料的同时，使用多晶硅或SiGe等作为栅极电极材料的情况下，即，在栅极绝缘膜形成后进行比较高温的不纯物活性化退火的情况下，由于对热稳定性与可靠性都必须重视，所以最好在T＝6.69·x1+749.4的下侧，且X1为30％以下。此时，如果工艺的最高温度为900℃，则必须将X1设置在23％以上、30％以下。还有，900℃为源极区域、漏极区域、以及电极中所含不纯物的活性化退火的典型温度。
由以上的说明可知，根据本发明的第一实施方案，由于构成栅极绝缘膜的高介电常数膜11a是含硅HfO2膜，所以能够防止在制造工艺中由于高温处理而引起的高介电常数膜11a的结晶化。因此，在完成后的半导体装置中，由于高介电常数膜11a的大部分都能够保持为非晶状态，所以能够抑制high-k栅极绝缘膜中泄漏电流的发生。因此能够提高high-k栅极绝缘膜的热稳定性，在实现耐热性优异的半导体装置的同时，还能够增大半导体装置的制造中的宽裕度。
而且，根据第一实施方案，由于在栅极绝缘膜11中高介电常数膜11a的下侧在存在有含有氮及氧的下部屏障膜11b，所以能够防止高介电常数膜11a与基板10的反应。这里，下部屏障膜11b，是能够防止高介电常数膜11a中的氧对基板10的氧化。即，在硅基板100的表面，形成具有与SiO2膜的相对介电常数大体相同的氧化层作为界面层时，会使栅极绝缘膜11整体的相对介电常数大幅度地下降，所以设置了下部屏障膜11b。
而且，根据第一实施方案，由于在下部屏障膜11b中包含有与高介电常数膜11a相同的金属，具体说来是铪，所以下部屏障膜11b的相对介电常数可以比通常的氮化氧化膜要高，由此能够使栅极绝缘膜11整体的相对介电常数提高。具体地讲，如图4所示，由于在下部屏障膜11b中导入了相对于硅来说10％的铪(即X2≥10％)，所以能够有效地提高下部屏障膜11b的相对介电常数。与此相比，如图4所示，当下部屏障膜11b中的硅含量过多时(具体说来X1≥90％)，相对介电常数急剧下降。也就是说，下部屏障膜11b中的铪浓度从X2＝0％即使稍有增大，对于栅极绝缘膜11整体的EOT的降低都是十分有效的。
而且，根据第一实施方案，由于在栅极绝缘膜11中高介电常数膜11a的上侧设置有上部屏障膜11c，所以能够防止栅极电极12中的材料(本实施例中为多晶硅)与高介电常数膜11a中的材料(例如铪)之间必要以上的混合，由此可以抑制栅极绝缘膜11的相对介电常数的低下。这里，由于上部屏障膜11c包含有氮，所以能够使上部屏障膜11c的屏障效果得到提高。而且，由于上部屏障膜11c含有与高介电常数膜11a同样的铪，所以能够提高上部屏障膜11c的相对介电常数，从而使栅极绝缘膜11整体的相对介电常数得到提高。
还有，在第一实施方案中，最好使将高介电常数膜11a(也可以不是高介电常数膜11a，而是由高介电常数膜11a与下部屏障膜11b及/或上部屏障膜11c进行组合的叠层结构)的X1＝硅浓度/(硅浓度+铪浓度)×100％设定在23％以上、90％以下。这样做，在提高高介电常数膜11a的相对介电常数的同时，即使是对于900℃左右的热处理，也能够抑制高介电常数膜11a的结晶化，防止由缺陷等引起的泄漏电流的增大。也就是说，在充分保持栅极绝缘膜11的同时，还能够确保栅极绝缘膜11的热稳定性。此时，最好使将X1设置在23％以上、30％以下。这样做，在上述效果的基础上，还能够充分保证高介电常数膜11a，即栅极绝缘膜11的可靠性寿命。而且，在由置换栅的使用，而使工艺最高温度很低的情况下，仅仅将X1设置在30％以下，就能够在充分保持栅极绝缘膜11的相对介电常数与可靠性寿命的同时，还能够确保栅极绝缘膜11的热稳定性。
还有，在第一实施方案中，是使用HfO2作为构成栅极绝缘膜11的高介电常数材料，但也可以使用ZrO2、TiO2、Ta2O5、La2O3、CeO2、Al2O3、或BST(钡锶钛的氧化物)，来取代HfO2。也可以使用HfxSiyO(x＞0，且y＞0)等3元系的氧化物。或者是使用上述氧化物中含有硅原子的硅酸金属。
还有，在第一实施方案中，设置了下部屏障膜11b及上部屏障膜11c，但也可以根据栅极电极12的材料的选择，不设置下部屏障膜11b及/或上部屏障膜11c。
还有，在第一实施方案中，使用了多晶硅电极作为栅极电极12，但也可以使用TiN膜与铝膜的叠层膜(下层为TiN膜)，钽膜、TiN膜或TaN膜等金属膜所构成，以取代多晶硅电极，即，也可以使用金属的栅极电极。在使用TiN膜或TaN膜等金属膜的情况下，该金属膜也可以是硅与锗的混合。
第二实施方案
下面对本发明的第二实施方案中半导体的制造方法，具体说来是关于MISFE的制造方法，参照附图加以说明。
图7(a)～(c)及图8(a)～(c)是表示本发明第二实施方案中半导体装置的制造方法的各工序的剖面图。
首先，如图7(a)所示，在p型硅(100)基板20上，划分出形成元件分离绝缘膜(图示省略)的装置形成区域后，对基板20的表面实行标准RCA清洗与稀释HF清洗。其后，在70℃左右的温度下使用氨气(NH3)，在基板20的表面上形成厚度约为0.7nm的氮化硅(Si3N4)膜21A。此时，将氮化硅膜21A中的氢充分收取。还有，氮化硅膜21A最终成为下部屏障膜21(参照图7(C))。
接着，如图7(b)所示，使用含有铪的前体源，用CVD(化学气相沉积)法在硅基板20上形成厚度约为5nm的氧化铪(HfO2)膜22A。具体说来，在液体铪源，Hf-t-butoxide(C16H36HfO4)中，通入载体气体氮气，使Hf-t-butoxide鼓泡，并使其气化。这样，含有Hf-t-butoxide的氮气，就与作为氧化剂的干燥氧气一起，供给到装载有硅基板20(晶片)的腔体内的同时，在500℃左右的温度下，经过RTCVD(快速热化学气相沉积)处理，形成HfO2膜22A。
此时，Si3N4膜21A，经氧化剂氧气的氧化而成为SiON膜21B。SiON膜21B，在具有能够防止硅基板20与HfO2膜22A反应的屏障性的同时，还含有充分的氢。还有，在本实施方案中，在硅基板20上形成Si3N4膜21A之后，在HfO2膜22A形成时，对Si3N4膜21A氧化，形成了SiON膜21B，但也可以不形成Si3N4膜21A，在HfO2膜22A形成之前，使用N2O气体对硅基板20的表面进行氮化处理，从而直接形成SiON膜21B。
而且，在图7(b)所示的工序里，在HfO2膜22A的铪源中所含有的氢会自然地收取。另一方面，铪源中所含有的碳，则会由于氧化剂氧气的氧化，成为CO或CO2而从腔体漏极。还有，在腔体内，除构成铪源的元素铪、氧、碳、氢之外，虽然还有氮气的存在，但在500℃左右的温度下氮气是非常的惰性，所以氮气的存在可以忽视。
使用SISM法(二次离子质量分析法)对HfO2膜22A进行分析的结果表明，构成HfO2膜22A在主要元素为铪及氧。而且，HfO2膜22A中含有的碳为3×1019～4×1020[原子数/cm3]，含有的氢为5×1020～4×1021[原子数/cm3]。
接着，对HfO2膜22A进行热处理(以下称为PDA，后沉积退火)。PDA，例如可以在氮气气氛中，700℃左右的温度下，进行30秒。这里，对由于PDA处理而引起的SiON膜21B与HfO2膜22A的叠层结构的变化，参照图9(a)～(d)加以详细说明。如前所述，在进行PDA处理之前，如图9(a)所示，SiON膜21B与HfO2膜22A都分别含有氢。这里，实行了PDA处理，如图9(b)所示，SiON膜21B与HfO2膜22A中的氢都以氢气的形式有效地脱出，其结果是如图9(c)所示，在SiON膜21B与HfO2膜22A的内部分别形成了空孔(图中的白圈)。这样，如图9(d)所示，硅基板20或SiON膜21B中所含有的硅就会通过这些空孔而向HfO2膜22A扩散，同时，HfO2膜22A所含有的铪就会向SiON膜21B扩散。其结果是如图7(C)所示，在形成热稳定性高的含硅HfO2膜22的同时，还形成由相对介电常数高的含铪SiON膜所构成的下部屏障膜21。这里，含硅HfO2膜22，是由于硅的扩散使HfO2膜22A致密化所形成。而且，下部屏障膜21的具体成分与第一实施例中下部屏障膜11b相同。
也就是说，由伴随着PDA的氢从HfO2膜22A与SiON膜21B的脱离而形成的空孔，具有促进硅与铪相互扩散的效果。此时，设定PDA的温度为700℃左右，可以得到氢显著脱离而容易形成空孔的效果，以及铪或硅容易扩散的效果，即二重效果。其结果是仅仅实行1次PDA，就可以在HfO2膜22A中加入硅而形成热稳定性高的含硅HfO2膜22的同时，还可以SiON膜21B中加入铪形成相对介电常数高的下部屏障膜21(含铪SiON膜)。所以，在改善含有含硅HfO2膜22及下部屏障膜21的栅极绝缘膜25(参照图8(c))的整体热稳定性的同时，还能够使栅极绝缘膜25的整体相对介电常数得到提高。
接着，通过对含硅HfO2膜22的表面进行轻微的氮化，如图8(a)所示，形成相对介电常数高、厚度约为2nm的上部屏障膜23。即，上部屏障膜23是由包含氮的含硅HfO2膜所构成。而且，上部屏障膜23的具体成分与第一实施例中上部屏障膜11c相同。
接着，如图8(b)所示，在上部屏障膜23上，例如使用CVD法形成作为栅极电极的多晶硅膜24。其后，利用覆盖栅极电极形成区域的掩模图形(图中省略)，对多晶硅膜24、上部屏障膜23、含硅HfO2膜22、及下部屏障膜21顺次进行干式蚀刻。由此，如图8(c)所示，通过具有下部屏障膜21、含硅HfO2膜22、以及上部屏障膜23的叠层结构的栅极绝缘膜25，在硅基板20上形成栅极电极26。其后，以栅极电极26作为面罩，对硅基板20实行离子注入，形成作为源极区域或漏极区域的不纯物扩散层27。最后，为了使不纯物扩散层27中的物质活性化，实行在950℃左右，30秒的热处理。由以上所说明的工序，完成具有high-k栅极绝缘膜的MIS型电场效应晶体管。
如上所述，根据第二实施方案，在硅基板20上，形成含氢的HfO2膜22A后，对HfO2膜22A实行热处理(PDA)使氢脱出，通过所形成的空孔使硅向HfO2膜22A中扩散，而形成含硅HfO2膜22。因此，能够使HfO2膜22A中有效地含有硅，同时，由于最终空孔的消失而使含硅HfO2膜22进一步致密化。这里，如第一实施方案中所述，由于含硅HfO2膜22即使是在制造工艺的高温处理中也难以晶化，所以含硅HfO2膜22的大部分在装置完成之后仍能够保持其非晶状态。其结果是，能够抑制在含有含硅HfO2膜22的栅极绝缘膜25中，即high-k栅极绝缘膜中泄漏电流的产生。所以，high-k栅极绝缘膜的热稳定性得以提高，在实现耐热性优异的半导体装置的同时，还能够增大半导体装置的制造中的宽裕度。
还有，根据第二实施方案，在HfO2膜22A形成之前，在硅基板20上，形成含氢的Si3N4膜21A。而且，在形成HfO2膜22A时，Si3N4膜21A被氧化而形成SiON膜21B。其后，对HfO2膜22A实行PDA处理时，SiON膜21B中所含有的硅就向HfO2膜22A中扩散。而且，氢从SiON膜21B中脱离，HfO2膜22A中所含有的铪则通过所形成的空孔向SiON膜21B中扩散，由此形成下部屏障膜21。因此，HfO2膜22A就能够确实含有硅。而且，还能够防止HfO2膜22A或含硅HfO2膜22与硅基板20的反应。还有，由于在下部屏障膜21中，能够含有与含硅HfO2膜22同样的铪，因此能够提高下部屏障膜21的相对介电常数，由此能够提高栅极绝缘膜25整体的相对介电常数。
还有，根据第二实施方案，在对HfO2膜22A实行PDA处理的工序与形成作为栅极电极26的多晶硅膜24的工序之间，形成有对含硅HfO2膜22的表面进行氮化而得到的上部屏障膜23。因此，能够防止栅极电极26中的材料与含硅HfO2膜22的材料的相互扩散。而且，由于在上部屏障膜23中，能够含有与含硅HfO2膜22同样的铪，因此能够提高上部屏障膜23的相对介电常数，由此能够提高栅极绝缘膜25整体的相对介电常数。
还有，根据第二实施方案，由于是使用含有铪与氢的前体源的CVD(化学气相沉积)法而形成的HfO2膜22A，所以能够确保HfO2膜22A中含有氢。
以下，对于对HfO2膜22A实行PDA工序的特征(例如由氢的脱离而引起铪与硅的相互扩散)及其效果(例如热稳定性的改善)，参照表示实验数据的图，加以说明。
图10是对于由于热处理而从HfO2膜脱离的氢，用TDS(热解附光谱)法所测量的结果。在图10中，横坐标为热处理的温度，纵坐标为用TDS法所测量的氢气的光谱(spectrum)强度。如图10所示，热处理温度达到400℃时，首先，HfO2膜的表面吸附的氢开始脱离。其后，热处理温度达到700℃时，首先，HfO2膜内所含有的氢脱离。求出刚叠层后HfO2膜中所含，且最终从膜脱离的氢分子的密度，可高达5.6×1020[分子/cm3]。而且，根据图10所示的结果，热处理温度为到700℃时，所检测到的脱离氢的量最多，所以PDA处理的最佳温度为700℃，根据这样的设置，可以使HfO2膜中所含有的过剩氢脱出，使HfO2膜达到最有效的致密化。
而且，对由使用液体铪源Hf-t-butoxide的CVD法在硅基板上形成的HfO2膜试样，在超高真空中进行加热处理(升温速度：10℃/分)的同时，采用高分辨能截面TEM(透射电子显微镜)对升温中的HfO2膜进行了场观察，确认了以下事项。即，在室温(刚叠层HfO2膜之后)，在硅基板上存在有硅原子少、且铪原子多的界面(与SiON膜21B相对应)，同时，在该界面层存在有硅原子多、且铪原子少的HfO2层。其后，随着温度的上升，在620℃～850℃的温度区域，在界面层与HfO2层之间，开始明显存在比界面层的硅原子少、比HfO2层铪原子少的相互扩散层。经过最终在860℃的高温退火，HfO2层与相互扩散层的叠层结构(与含硅HfO2膜22相对应)的合计物理膜厚，比刚叠层时(室温)的HfO2膜要厚。即，由于相互扩散层的扩大使界面层缩小，其结果是，含有界面层的硅酸铪叠层结构的整体的相对介电常数得以提高。
还有，在通常的PDA的情况下，由于升温速度为50℃/秒之高的同时，在约700℃热处理的保温时间为30秒之短，所以与上述采用高分辨能截面TEM对升温中的HfO2膜进行的场观察相比，其热载荷非常小。因此，由PDA所引起的硅基板的氧化仅发生在1nm以下，而且，由于硅及铪的相互扩散，使所述界面层变得非常薄，其结果是最终界面层(与下部屏障膜21相对应)的厚度仅为0.5nm左右。所以，含有界面层的硅酸铪叠层结构整体的相对介电常数提高，结果使该叠层结构整体的EOT非常小。也就是说，由使用含氢铪源的CVD法的HfO2膜的形成，作为high-k栅极绝缘膜的形成方法是十分有利的。与此相比，在使用不含氢的普通铪源的CVD法的HfO2膜的形成，由所述采用高分辨能截面TEM对升温中的HfO2膜进行的场观察可知，在界面层与HfO2层之间几乎不发生相互扩散，结果是，未能观察到HfO2层的热稳定性的改善，或界面层与HfO2层的叠层结构中相对介电常数的增加。
图11是对由使用Hf-t-butoxided CVD法所形成的含氢HfO2膜进行热处理后测量C-V的结果。具体说来，对于使用物理膜厚为3.0～3.3nm的HfO2膜作为栅极绝缘膜，且使用多晶硅作为栅极电极的MOS电容器的试样，为了使栅极电极中注入的不纯物活性化而在900℃、950℃、及1050℃进行热处理之后，在基板一侧施加作为0V的栅极电压Vg。在图11中，横坐标表示栅极电压(Vg)，纵坐标表示电容。而且，◆表示在900℃进行了热处理时的电容的测量值，■表示在950℃进行了热处理时的电容的测量值，▲表示在1050℃进行了热处理时的电容的测量值。
如图11所示，在使用由Hf-t-butoxided所形成的含氢HfO2膜的情况下，即使是在将温度上升到活性化温度的情况下，显示出稳定的C-曲线，作为理想的MOS电容器的耐热温度也能够达到1050℃以上。也就是说，在含氢HfO2膜中，伴随着由PDA而引起的氢脱离及铪与硅的相互扩散的显著发生的结果，由于在该HfO2膜的表面侧也存在硅含有层，所以即使是在使用多晶硅作为栅极电极的情况下，如图11所示，在1050℃也显示出非常稳定的耐热性。
图12是作为比较例的，对使用不含氢源，具体说来是由使用Hf-nitrato(Hf(NO3)4)的CVD法所形成的不含氢HfO2膜进行热处理后测量C-V的结果。具体说来，对于使用物理膜厚为3.0-3.3nm的HfO2膜作为栅极绝缘膜，且使用多晶硅作为栅极电极的MOS电容器的试样，为了使栅极电极中注入的不纯物活性化而在900℃、950℃、及1050℃进行热处理之后，在基板一侧施加作为0V的栅极电压Vg。在图12中，横坐标表示栅极电压(Vg)，纵坐标表示电容。而且，◆表示在900℃进行了热处理时的电容的测量值，■表示在950℃进行了热处理时的电容的测量值，▲表示在1050℃进行了热处理时的电容的测量值。
如图12所示，在使用由Hf-nitrato所形成的，不含氢HfO2膜的情况下，作为理想的MOS电容器的耐热温度为900℃左右。综合图11与图12所示的结果，使用含氢HfO2膜的情况下的热稳定性的保证温度可达1050℃以上，而另一方面，使用不含氢HfO2膜的情况下的热稳定性的保证温度仅为900℃。即，在使用含氢HfO2膜的情况下，热稳定性的保证温度可以得到约150℃的改善。
图13是在具有Si基板/SiN膜/多晶硅膜的叠层结构的MOS电容器中，分别使用含氢HfO2膜、以及不含氢HfO2膜的情况下热稳定性的比较结果。具体说来，对于各MOS电容器的试样，在氮气气氛中进行900℃～1150℃，30秒的热处理之后，对基板施加作为0V的-1.0V栅极电压，测量其泄漏电流JG。而且，含氢HfO2膜是由Hf-t-butoxided所形成、不含氢HfO2膜是由不含氢源所形成。在图13中，横坐标表示活化退火温度，纵坐标表示泄漏电流JG。而且，◆表示使用不含氢源的情况下，泄漏电流的测量值，□表示使用Hf-t-butoxided的情况下，泄漏电流的测量值。
如图13所示，在使用由Hf-t-butoxided所形成的含氢HfO2膜的情况下，即使是在活化退火温度上升的情况下，泄漏电流的增大也能够被抑制在1个数量级。而与此相比，在使用不含氢HfO2膜的情况下，活化退火温度上升时，泄漏电流JG约增大3个数量级，即与使用含氢HfO2膜的情况相比，增加了约1000倍。换言之，使用含氢HfO2膜的情况与使用不含氢HfO2膜的情况相比，缺陷生成的几率降低到1/1000以下。
而且，在硅基板上，在将含氢HfO2膜与不含氢HfO2膜分别叠层相同物理厚度(3nm)的情况下，测量包含界面层的各HfO2膜的EOT表明，含氢HfO2膜叠层的情况下为1.1nm，而不含氢HfO2膜叠层的情况下为1.6nm。即，含氢HfO2膜叠层的情况下的相对介电常数，比不含氢HfO2膜叠层的情况下的相对介电常数高约1.46倍。这是由于在含氢HfO2膜叠层的情况下，在界面层与HfO2层之间发生了硅及铪的相互扩散，界面层中含有铪，结果使界面层部分的相对介电常数大大降低所引起的。
而且，在硅基板上，形成厚度为3.5nm的含氢HfO2膜之后，对该HfO2膜实行800℃，30秒的热处理，其后，由使用MgKα线的XPS(X-rayphotoelectron spectroscopy：X射线电子光谱)自HfO2膜的表面一侧对硅、氧、及铪进行了测量，分析了HfO2膜的成分为铪0.60，硅0.49，氧2.0。还有，在由XPS法进行测量时，为了主要对HfO2膜的表面一侧进行观察，通过对基板表面的脱出角度检测出57度的光电子，将检测深度设定为约2～3nm。由上述结果可知，在经过PDA处理后的HfO2膜中，硅扩散到了表面附近。
图14是对于MOS电容器的绝缘膜，即HfO2膜(含氢)，进行PDA处理的情况下，HfO2膜刚成膜后的物理膜厚与MOS电容器完成后泄漏电流之间的关系。具体说来，在由CVD法形成氢HfO2膜之后，在压力约为60000Pa(450torr)的氮气气氛中，对该含氢HfO2膜实行800℃，30秒的PDA处理，其后，堆积作为栅极电极的多晶硅膜。接着，在对多晶硅膜实行离子注入之后，在压力约为110000Pa(760torr)的氮气气氛中，对该含氢HfO2膜实行900℃，30秒的活性化退火，其后，在基板一侧施加作为0V的-1V栅极电压(Vg)，测量其泄漏电流JG。还有，采用偏光法对HfO2膜刚成膜之后的物理膜厚进行了测量。而且，为了进行比较，对于省去了对HfO2膜实行PDA处理的MOS电容器的试样，也考查了HfO2膜刚成膜后的物理膜厚与MOS电容器完成后泄漏电流之间的关系。
如图14所示，实行PDA处理的情况下，与未实行PDA处理的情况相比，能够将泄漏电流抑制得较小。其原因被认为是由于PDA处理使硅在HfO2膜中扩散的结果，能够防止由于活化退火而引起的HfO2膜的结晶化，使得在完成MOS电容器时HfO2膜的大部分仍能够保持非晶状态，从而抑制了泄漏电流的增加。而且，认为由含硅HfO2膜的致密化抑制了电极材料与高介电常数材料的反应，也能够减小泄漏电流。
而且，如图14所示，HfO2膜的物理膜厚越小，实行PDA处理情况下的抑制泄漏电流的效果越为显著。由以上的结果可知，在堆积作为栅极绝缘膜的高介电常数膜之后，栅极电极形成之前，设置对高介电常数膜实行PDA处理的工序是很重要的。由此能够有效的减小泄漏电流的效果得到了确认。
还有，在第二实施方案中，使用多晶硅膜24作为栅极电极26，但也可以使用金属膜来取代多晶硅膜。例如，也可以在含硅HfO2膜22的表面氮化之后，由溅射法顺次堆积作为栅极电极26的TiN膜及铝膜。或者是，不对含硅HfO2膜22的表面进行氮化，而直接堆积TiN膜或TaN膜。在这种情况下，在TiN膜或TaN膜中，还可以混入硅或锗。而且，在上述使用金属膜作为栅极电极26的情况下，在金属膜形成之后，还可以通过进一步的热处理(后金属化退火)，使栅极绝缘膜25中的缺陷进一步减少。对这样形成的MOS结构，进行C-V测量，确认了与绝缘膜中的缺陷量相对应的滞后作用的减少。而且，PMA的温度在700℃以上时有效。进而，在含氢的气体中进行450℃、30分钟的退火，使栅极绝缘膜25中的界面能级也降低。
还有，在第二实施方案中，是使用HfO2作为构成栅极绝缘膜25的高介电常数材料，但也可以使用ZrO2、TiO2、Ta2O5、La2O3、CeO2、Al2O3、或BST(钡锶钛(barium，strontium，titanium)的氧化物)来取代HfO2。或者是使用HfxAlyO2(x＞0且v＞0)等三元系的氧化物。或者是，使用在上述金属氧化物中含有硅原子的硅酸金属。还有，无论在哪种情况下，含氢高介电常数膜中的所述相互扩散的效果都能够实现，而与高介电常数膜的堆积时的成分或构成材料无关。
还有，在第二实施方案中，是由使用液体铪前体源(即Hf-t-butoxide)的CVD法堆积的HfO2膜22A。但在使用CVD法的情况下，也可以使用含有氢与铪的其它铪前体源，例如四倍二乙氨基铪(TDEAH，C16H40HfO4)、四倍二甲氨基铪(TDMAH，C16H36HfO4)、或四倍1含甲氧基2美沙酮2丙氧基铪(TDMAH，Hf[OC(CH3)2CH2OCH3]4)等。或者是含铪的固体铪前体源，例如Hf-nitrato(Hf(NO3)4)，与含氢的源气体，例如由使用氢气的CVD法形成HfO2膜。或者是，在使用溅射等PVD(物理气相沉积)法的情况下，也可以在含氢的气氛中，使用含铪的靶材。具体说来，可以在氧气及氩气中加入氢气的气氛中使用含铪的靶材，也可以在氩气中加入氢气的气氛中使用含氧化铪的靶材。而且，氢气气体是为了积极取回高介电常数膜(HfO2膜)中的氢而添加的。
还有，在第二实施方案中，是取回了氢而作为HfO2膜22A与Si3N4膜21A中的所规定的物质(空孔形成用物质)，但也可以例如使用卤族元素气体，取回氯、氟、或溴等以取代氢。还有，作为空孔形成用物质，只要是在600～850℃左右的温度，使HfO2膜22A或Si3N4膜21A中的气体脱离，且通过由此所形成的空孔而能够促进铪或硅的扩散即可。而且，HfO2膜22A与Si3N4膜21A中的空孔形成用物质也可以不同。
还有，在第二实施方案中，对于硅基板20，也可以通过在含氮气体中的热氮化，或等离子体氮化等方法，形成Si3N4膜21A，即下部屏障膜21。或者是，也可以不形成Si3N4膜21A，而是在HfO2膜22A形成之前，在硅基板20的表面使用N2O气体进行氮化，直接形成SiON膜21B。或者是，在HfO2膜22A的沉积形成的初期，导入含氮的气体，在硅基板20上直接形成作为下部屏障膜21的含氮高介电体绝缘膜。
还有，在第二实施方案中，对于含硅HfO2膜22，也可以通过在含氮气体中的热氮化，或等离子体氮化等方法，而形成上部屏障膜23。或者是，通过在作为栅极电极26的多晶硅膜24的形成初期导入氮气，使含硅HfO2膜22的表面氮化，而形成上部屏障膜23。或者是，通过在HfO2膜22A的沉积形成的最终阶段导入含氮的气体，在HfO2膜22A的表面一侧，形成作为上部屏障膜23的含氮高介电体绝缘膜。
还有，在第二实施方案中，是在对HfO2膜22A实行PDA处理，形成含硅HfO2膜22之后，使含硅HfO2膜22的表面氮化，而形成的上部屏障膜23。但也可以在使HfO2膜22A的表面氮化，而形成上部屏障膜23之后，再对HfO2膜22A实行PDA处理，而形成含硅HfO2膜22。
还有，在第二实施方案中，下部屏障膜21、含硅HfO2膜22、以及上部屏障膜23的叠层结构的整体可以都含有氮。
还有，在第二实施方案中，在如图7(b)所示的工序中，首先，将氮化的Hf-t-butoxide等源送入腔体之后，向腔体内提供氧气，其后，最好使腔体内的温度由室温上升，在300～500℃的温度范围内保温。这样做，由于硅基板在低温下能够迅速敏捷地吸附铪分子，所以能均匀地形成HfO2膜22A。而且，还能够缩短自开始供给源气体到发生HfO2晶体生长的潜伏时间。进而，还能够使在HfO2膜22A与硅基板20之间形成的界面层(SiON膜21B)变薄。
还有，在第二实施方案中，在如图7(c)所示的工序中PDA的热处理温度，最好使能够在600℃以上，850℃以下。这样，能够确实使氢从HfO2膜22A脱离，由此使硅能够确实在HfO2膜22A中扩散。
还有，在第二实施方案中，当含硅HfO2膜22的成分表示为MxSiyO(x＞0，且y＞0)，同时，制造工艺的最高温度表示为T[℃]时，最好使T≤6.69·y/(x+y)+749.4。
这样做，能够确保具有含硅HfO2膜22的栅极绝缘膜25的热稳定性。而且，在栅极电极26是由含硅材料所构成的情况下，最好使
T≤6.69·y/(x+y)+749.4，且y/(x+y)≤0.30
这样做，能够确保具有含硅HfO2膜22的栅极绝缘膜25的热稳定性与可靠性。

Claims (31)

1.一种半导体装置，其特征在于：具有形成在基板上的栅极绝缘膜、和形成在所述栅极绝缘膜上的栅极电极，
所述栅极绝缘膜具有包含有一种金属、氧、及硅的高介电常数膜、和形成在该高介电常数膜的下侧的，包含所述一种金属、氧、硅、及氮的下部屏障膜。
2.根据权利要求1所述的半导体装置，其特征在于：所述栅极绝缘膜具有形成在所述高介电常数膜的上侧的上部屏障膜，
所述上部屏障膜包含所述一种金属、氧、及氮。
3.根据权利要求1所述的半导体装置，其特征在于：当把所述一种金属、氧、及硅分别记作M、O、及Si，把所述高介电常数膜的成分表示为MxSiyO(其中：x＞0，且y＞0)时，则0.23≤y/(x+y)≤0.90。
4.根据权利要求1所述的半导体装置，其特征在于：当把所述一种金属、氧、及硅分别记作M、O、及Si，把所述高介电常数膜的成分表示为MxSiyO(其中：x＞0，且y＞0)时，则0.23≤y/(x+y)≤0.30。
5.根据权利要求1所述的半导体装置，其特征在于：所述一种金属为铪或锆，当把所述一种金属、氧、硅、及氮分别记作M、O、Si、及N，把所述下部屏障膜的成分表示为MxSiyON(其中：x＞0，且y＞0)时，则x/(x+y)≥0.10。
6.根据权利要求1所述的半导体装置，其特征在于：所述栅极电极为金属栅极电极。
7.一种半导体装置的制造方法，其特征在于：包括
在基板上形成包含有一种金属、氧、及所定物质的高介电常数膜的工序；
通过对所述高介电常数膜进行热处理，使硅从所述基板一侧向所述高介电常数膜扩散，而形成含硅高介电常数膜的工序；以及
在所述含硅高介电常数膜上形成作为栅极电极的导电膜的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：所述所定的物质为氢。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于：所述一种金属为铪或锆。
10.根据权利要求7所述的半导体装置的制造方法，其特征在于：在形成所述高介电常数膜的工序之前，设置有在所述基板上形成含有硅、氮、及所述所定物质的绝缘膜的工序，
对所述高介电常数膜进行热处理的工序，包括：使所述绝缘膜中的硅扩散到所述高介电常数膜的工序；和通过使所述高介电常数膜中的所述一种金属扩散到所述绝缘膜，而形成下部屏障膜的工序。
11.根据权利要求7所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括通过使用含有所述一种金属和所述所定的物质的前体源的CVD法而形成所述高介电常数膜的工序。
12.根据权利要求7所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括通过使用含有所述一种金属的前体源和含有所述所定的物质的气源的CVD法而形成所述高介电常数膜的工序。
13.根据权利要求7所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括在含有所述所定物质的气氛中，通过使用含有所述一种金属的靶材的PVD法而形成所述高介电常数膜的工序。
14.  根据权利要求7所述的半导体装置的制造方法，其特征在于：在对所述高介电常数膜进行热处理的工序与形成所述导电膜的工序之间，设置有通过对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
15.根据权利要求7所述的半导体装置的制造方法，其特征在于：在形成所述高介电常数膜的工序与对所述高介电常数膜进行热处理的工序之间，设置有通过对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
16.根据权利要求7所述的半导体装置的制造方法，其特征在于：在对所述高介电常数膜进行热处理的工序中，热处理温度为600℃以上，850℃以下。
17.根据权利要求7所述的半导体装置的制造方法，其特征在于：当把所述一种金属、氧、及硅分别记作M、O、及Si，把所述高介电常数膜的成分表示为MxSiyO(其中：x＞0，且y＞0)，并且把制造工艺中的最高温度表示为T[℃]时，则：T≤6.69·y/(x+y)+749.4。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于：所述栅极电极由含硅的材料所构成，并且，y/(x+y)≤0.30。
19.根据权利要求7所述的半导体装置的制造方法，其特征在于：所述栅极电极为金属栅极电极，
在形成所述导电膜的工序之后，设置有对所述基板进行热处理的工序。
20.一种半导体装置的制造方法，其特征在于：包括
在基板上形成包含有一种金属、氧、及氢的高介电常数膜的工序；
通过对所述高介电常数膜进行热处理，使硅从所述基板一侧向所述高介电常数膜扩散，从而形成含硅高介电常数膜的工序；以及
在所述含硅高介电常数膜上形成作为栅极电极的导电膜的工序。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于：所述一种金属为铪或锆。
22.根据权利要求20所述的半导体装置的制造方法，其特征在于：在形成所述高介电常数膜的工序之前，设置有在所述基板上形成含有硅、氮、及氢的绝缘膜的工序，
对所述高介电常数膜进行热处理的工序，包括使所述绝缘膜中的硅向所述高介电常数膜扩散的工序；和通过使所述高介电常数膜中的所述一种金属扩散到所述绝缘膜，从而形成下部屏障膜的工序。
23.根据权利要求20所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括通过使用含有所述一种金属与氢的前体源的CVD法而形成所述高介电常数膜的工序。
24.根据权利要求20所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括通过使用含有所述一种金属的前体源和含有氢的气源的CVD法而形成所述高介电常数膜的工序。
25.根据权利要求20所述的半导体装置的制造方法，其特征在于：形成所述高介电常数膜的工序，包括在含有氢的气氛中，通过使用含有所述一种金属的靶材的PVD法而形成所述高介电常数膜的工序。
26.根据权利要求20所述的半导体装置的制造方法，其特征在于：在对所述高介电常数膜进行热处理的工序与形成所述导电膜的工序之间，设置有通过对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
27.根据权利要求20所述的半导体装置的制造方法，其特征在于：在形成所述高介电常数膜的工序与对所述高介电常数膜进行热处理的工序之间，设置有通过对所述含硅的高介电常数膜的表面进行氮化处理，从而形成上部屏障膜的工序。
28.根据权利要求20所述的半导体装置的制造方法，其特征在于：在对所述高介电常数膜进行热处理的工序中，热处理温度为600℃以上，850℃以下。
29.根据权利要求20所述的半导体装置的制造方法，其特征在于：当把所述一种金属、氧、及硅分别记作M、O、及Si，把所述高介电常数膜的成分表示为MxSiyO(其中：x＞0，且y＞0)，并且把制造工艺的最高温度表示为T[℃]时，则：T≤6.69·y/(x+y)+749.4。
30.根据权利要求29所述的半导体装置的制造方法，其特征在于：所述栅极电极由含硅的材料所构成，并且y/(x+y)≤0.30。
31.根据权利要求20所述的半导体装置的制造方法，其特征在于：所述栅极电极为金属栅极电极，
在形成所述导电膜的工序之后，设置有对所述基板进行热处理的工序。
CNB028021835A 2001-06-21 2002-06-17 半导体装置及其制造方法 Expired - Fee Related CN100492662C (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US29947801P 2001-06-21 2001-06-21
US60/299,478 2001-06-21
JP395734/2001 2001-12-27
JP395734/01 2001-12-27
JP2001395734A JP3773448B2 (ja) 2001-06-21 2001-12-27 半導体装置
US10/122,366 US6642131B2 (en) 2001-06-21 2002-04-16 Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US10/122,366 2002-04-16

Publications (2)

Publication Number Publication Date
CN1511349A true CN1511349A (zh) 2004-07-07
CN100492662C CN100492662C (zh) 2009-05-27

Family

ID=46150156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028021835A Expired - Fee Related CN100492662C (zh) 2001-06-21 2002-06-17 半导体装置及其制造方法

Country Status (4)

Country Link
EP (1) EP1363333B1 (zh)
KR (1) KR100520633B1 (zh)
CN (1) CN100492662C (zh)
WO (1) WO2003001605A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815755B (zh) * 2004-12-22 2011-10-26 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN1871711B (zh) * 2003-10-28 2011-12-07 株式会社半导体能源研究所 显示器件及其制造方法,以及电视接收机
CN102299155A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102916020A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 浅沟道隔离件中的高k介电衬里
CN104009037A (zh) * 2013-02-26 2014-08-27 瑞萨电子株式会社 半导体器件及其制造方法
CN104040746A (zh) * 2011-11-07 2014-09-10 桑迪士克3D有限责任公司 存储器单元与电阻切换层的合成

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP4309320B2 (ja) 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
KR100688521B1 (ko) 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
JP2008112762A (ja) 2006-10-27 2008-05-15 Tokyo Electron Ltd 高誘電体膜の形成方法および半導体装置の製造方法
KR20120054935A (ko) 2010-11-22 2012-05-31 삼성전자주식회사 고유전체층을 게이트 절연층으로 채택하는 반도체 소자 및 그 제조방법들
DE102012205977B4 (de) 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871711B (zh) * 2003-10-28 2011-12-07 株式会社半导体能源研究所 显示器件及其制造方法,以及电视接收机
CN1815755B (zh) * 2004-12-22 2011-10-26 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102299155A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102916020A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 浅沟道隔离件中的高k介电衬里
US10361233B2 (en) 2011-08-04 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
US10510790B2 (en) 2011-08-04 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
CN104040746A (zh) * 2011-11-07 2014-09-10 桑迪士克3D有限责任公司 存储器单元与电阻切换层的合成
CN104009037A (zh) * 2013-02-26 2014-08-27 瑞萨电子株式会社 半导体器件及其制造方法
CN104009037B (zh) * 2013-02-26 2019-01-22 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
EP1363333A4 (en) 2008-10-15
KR20030024897A (ko) 2003-03-26
EP1363333B1 (en) 2012-10-10
KR100520633B1 (ko) 2005-10-11
EP1363333A1 (en) 2003-11-19
WO2003001605A1 (fr) 2003-01-03
CN100492662C (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
US6642131B2 (en) Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN100347832C (zh) 电子器件材料的制造方法
JP4713518B2 (ja) 半導体装置
US8168547B2 (en) Manufacturing method of semiconductor device
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1663051A (zh) 半导体器件及其制造方法
CN1638061A (zh) 形成介电薄膜的方法
CN1431716A (zh) 半导体装置及半导体装置的制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN101986421B (zh) 介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备
CN1555580A (zh) 半导体器件及其制造方法
CN1879203A (zh) 半导体装置的制造方法及衬底处理装置
CN1511349A (zh) 半导体装置及其制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1620720A (zh) 基底绝缘膜的形成方法
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
CN1617311A (zh) 半导体器件的制造方法
CN1819117A (zh) 半导体器件及其制造方法
KR101384265B1 (ko) 반도체 소자 및 이의 제조 방법
CN1701426A (zh) 半导体器件的制造方法
CN1689146A (zh) 半导体器件及其制造方法
KR102532520B1 (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법
Mroczyński et al. Silicon oxynitride layers fabricated by plasma enhanced chemical vapor deposition (PECVD) for CMOS devices
JP2007129253A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20130617