CN1701426A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1701426A CN1701426A CNA2004800009227A CN200480000922A CN1701426A CN 1701426 A CN1701426 A CN 1701426A CN A2004800009227 A CNA2004800009227 A CN A2004800009227A CN 200480000922 A CN200480000922 A CN 200480000922A CN 1701426 A CN1701426 A CN 1701426A
- Authority
- CN
- China
- Prior art keywords
- nitrogen
- annealing
- mentioned
- semiconductor device
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 369
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 186
- 238000000137 annealing Methods 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 238000009413 insulation Methods 0.000 claims abstract description 17
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 84
- 230000008569 process Effects 0.000 claims description 83
- 230000008676 import Effects 0.000 claims description 45
- 230000003647 oxidation Effects 0.000 claims description 39
- 238000007254 oxidation reaction Methods 0.000 claims description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 25
- 239000011261 inert gas Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 150000003254 radicals Chemical class 0.000 claims description 4
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052796 boron Inorganic materials 0.000 abstract description 18
- 239000007789 gas Substances 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 5
- 239000000523 sample Substances 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 229910052814 silicon oxide Inorganic materials 0.000 description 29
- 150000002500 ions Chemical class 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 230000001590 oxidative effect Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 10
- 238000005121 nitriding Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006837 decompression Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000008719 thickening Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- -1 hydrogen free radical Chemical class 0.000 description 1
- 239000006101 laboratory sample Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Abstract
本发明提供一种半导体器件的制造方法，能够抑制离子注入到栅电极中的硼穿透栅绝缘膜，并能够抑制沟道区的迁移率的下降。半导体器件的制造方法包括：在半导体基板的有源区上形成栅绝缘层的工序；利用活性氮从上述栅绝缘层表面侧导入氮的工序；在NO气体环境中实施退火处理的工序，以确保已导入氮的栅绝缘层内的氮浓度分布在表面侧高、且在与半导体基板的界面处低。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种具有含氮的栅绝缘膜的半导体器件的制造方法。
背景技术
为了提高半导体集成电路的集成度、工作速度，要使作为构成要素的MOSFET小型化，使栅绝缘膜薄膜化。在栅绝缘膜上形成的栅电极通常由多晶硅层、或者多晶硅层和硅化物层的叠层形成。多晶硅层通常与源/漏区同时被离子注入杂质。在表面沟道型n沟道MOSFET的栅电极、源/漏区中离子注入n型杂质。在表面沟道型p沟道MOSFET的栅电极、源/漏区中离子注入p型杂质。
当栅绝缘膜变薄时，就会产生这种现象：离子注入到表面沟道型p沟道MOSFET的栅电极中的作为p型杂质的硼穿透栅绝缘膜，到达沟道区。对作为n型区域的沟道区注入硼时，不仅改变了阈值，而且也使迁移率劣化。
众所周知，在栅绝缘膜中导入氮对抑制硼的穿通是有效的。为了向氧化硅膜中导入氮，公知有在NH3气体、NO气体、N2O气体等氮化性气体环境中通过电阻加热或灯加热来加热硅基板的方法。使用氮等离子体对氧化硅膜表面导入更高浓度的氮的方法也是公知的。
当栅绝缘膜变薄时，在栅电极和沟道区之间就会流过隧道电流，栅极漏电流增加的现象也是公知的。当代替氧化硅的栅绝缘膜(的一部分)，使用介电常数更高的高介电常数绝缘膜时，在将反转容量换算膜厚抑制得薄的同时，使物理膜厚变厚，就能够抑制栅极漏电流。氮化氧化硅通常比氧化硅介电常数高，在抑制反转容量换算膜厚的同时，对使物理膜厚变厚也有效。
日本专利申请特开2002-198531号提出了一种方案：通过远程等离子体氮化处理而将氮导入在硅基板上所形成的氧化硅的栅绝缘膜上，接着在800℃～1100℃、N2O环境中通过氧化氮化退火处理栅绝缘膜，使氮重新分布，形成具有均匀的氮浓度的栅绝缘膜。阐述了通过形成具有6at％(原子％)及其以上、例如8at％、10at％的均匀的氮浓度的栅绝缘膜，就能够获得寿命长、可靠性高的晶体管。
在此，所谓远程等离子体氮化是在与容纳基板的处理室不同的等离子体产生室内，利用微波等来产生氮等离子体，将活性氮输送到处理室中来进行氮化的处理。
考虑到在N2O环境中进行退火时，N2O气体的一部分被分解为N2、O2、NO等，就会在控制氧化膜的厚度增加量、氮浓度增加的晶片面内的均匀性、晶片间的均匀性上产生问题。
日本专利申请特开2002-110674号提出了这样一种方案：由于在硅(Si)基板侧的界面附近侵入氮时MOS晶体管的迁移率下降，从而为了抑制Si基板界面附近的氮浓度并减少栅极漏电流，在膜表面侧导入较多的氮。通过对预先导入氮的氮氧化硅膜来进行使用了氮气体的游离基氮化，从而抑制从表面扩散的氮流动，抑制向硅基板界面附近导入氮的量，提高膜表面的氮浓度。
发明的公开
本发明的目的在于提供一种具有薄的栅绝缘膜、且具有特性优良的MOSFET的半导体器件的制造方法。
本发明的另一个目的在于提供一种能够抑制离子注入到栅电极中的硼穿通栅绝缘膜、且能够抑制沟道区的迁移率下降的半导体器件的制造方法。
根据本发明的一个观点，提供一种半导体器件的制造方法，包括：在半导体基板的有源区上形成栅绝缘层的工序；利用活性氮从上述栅绝缘层表面侧导入氮的工序；在NO气体环境中实施退火处理的工序，以确保已导入氮的栅绝缘层内的氮浓度分布在表面侧高、且在与半导体基板的界面处低。
附图的简单说明
图1A～图1F是用于说明本发明人进行的实验及其结果的截面图及曲线图。
图2A～图2D是用于说明本发明人进行的实验及其结果的截面图及曲线图。
图3A、图3B是表示本发明人进行的其它的实验的条件及结果的图表及曲线图。
图4A、图4B是表示本发明人进行的其它的实验的条件及结果的图表及曲线图。
图5A～图5D是用于说明根据本发明实施例的半导体器件的制造方法的半导体基板的截面图。
图6A、图6B是表示本发明人进行的其它又一个实验的条件及结果的图表及曲线图。
图7A、7B、7C是简略表示远程等离子体氮化装置、去耦RF等离子体装置的结构的截面图、以及简略表示使用了高k材料的栅绝缘层的结构的截面图。
实施发明的最佳方式
在将氮导入氧化硅膜时，对栅电极进行硼的离子注入中，可有效防止硼穿通栅绝缘膜。但是，随着栅绝缘膜变薄，就难以防止硼的穿通，硼就要到达栅绝缘膜和硅基板的界面。当硼到达沟道区时，就会使迁移率下降。此外，界面处的硼浓度也容易变得不均匀。
通过将由等离子体产生的活性氮导入氧化硅膜或氧化氮化硅膜，就能够获得在绝缘膜表面或绝缘膜中具有峰值的氮浓度分布。通过使用这种等离子体氮化，在抑制与基板的界面处的氮浓度的同时，能够导入更多的氮。高的氮浓度抑制硼的穿通是有效的。
再有，由于导入了更多的氮，因此就能够使绝缘膜的介电常数变大。通过将反转容量换算膜厚(Teff)抑制得薄，同时使物理膜厚变厚，对抑制栅极的漏电流有效。
通过将绝缘膜和硅基板的界面处的氮浓度抑制得较低，能够抑制沟道区中的迁移率的降低。再有，抑制NBTI(负温度不稳定性：negative biastemperature instability))特性的劣化是有效的。再有，NBTI特性是施加应力，使温度上升时的劣化特性。
在离开基板的位置处产生氮等离子体，对基板导入活性氮的技术是所谓的不会对基板造成损伤的无损伤工艺。
本发明人认为，即使将由等离子体产生的活性氮导入到离开等离子体而配置的硅基板的绝缘膜中，也会存在对基板造成某种损伤的可能性。为了恢复此损伤，在比氮导入工序更高温度下的退火处理是有效的。因此，检测因退火处理造成的影响。
图1A～图1E是表示本发明人进行的实验样品的制作工序的截面图。
如图1A所示，在硅基板1的表面上形成覆盖有源区4的掩膜，对硅基板1进行各向异性蚀刻，形成元件分离用沟槽2。堆积氧化硅等绝缘层以填埋元件分离用沟槽2，通过利用化学机械抛光(CMP)去除硅基板1表面上不需要的绝缘层，从而形成在沟槽内填埋有绝缘膜的浅槽分离(STI)的元件分离区3。
如图1B所示，在965℃的氧环境中，在硅基板1的有源区4表面上形成1.0nm厚的栅氧化膜5。
如图1C所示，利用从由1.5 kW的微波激发的氮等离子体中导出的活性氮，在450℃的环境中将氮导入栅绝缘膜5中。对氧化硅膜表面导入氮，就形成了氮化氧化硅膜5x。使用可从美国加利福尼亚州圣塔克克拉市(SANTACLARA)的ァプライドマテリァルズ公司得到的远程等离子体氮化装置导入活性氮。
图7A是简略表示远程等离子体氮化装置的结构，在等离子体发生室21中导入N2气体，产生氮等离子体，由氮等离子体产生活性氮(游离基)，供给到反应室22内。反应室2内，包括含有多个灯的加热装置23，能够加热晶片24。
如图1D所示，在1050℃的氮环境中进行退火处理，通过导入活性氮而使所产生的基板损伤恢复。氮化氧化硅膜5x通过退火处理成为氮化氧化硅膜5y。
如图1所示，利用CVD在栅绝缘膜上沉积100nm厚的多晶硅层，通过图形成型抗蚀剂图形，形成栅极长0.5～1.0μm左右的栅电极6。也图形成型栅绝缘膜5y，形成栅绝缘膜5z。
图形成型栅电极之后，离子注入作为p型杂质的硼(B)，形成扩展区7。此后，利用化学气相沉积在基板上沉积大约60nm厚的氧化硅膜，以覆盖栅电极，进行反应性离子蚀刻，去除平坦面上的氧化硅膜，仅在栅电极侧壁上残留侧壁间隔8。
形成侧壁间隔8之后，进一步离子注入p型杂质B，形成高浓度源/漏区9。在离子注入工序中，对栅电极也离子注入p型杂质B。此后，形成层间绝缘膜，形成露出源/漏区、栅电极的开口，从而形成电极。由此，就得到了样品S1。
再有，为了进行比较，在图1C所示的活性氮导入工序之后，不进行图1D所示的退火处理，如图1E所示，作成了形成MOSFET的比较用样品S2。
图1F是表示制作出的两种MOSFET的特性的曲线图。图中横轴以单位V表示从栅电压Vg减去阈值Vth的Vg-Vth。纵轴以单位mS×nm表示将反转容量换算膜厚Teff乘以跨导Gm，并且乘以沟道区的宽度W和长度L之比W/L的基准跨导。跨导与栅绝缘膜的厚度及沟道区的尺寸无关而被作为基准。
导入活性氮之后，在氮环境中1050℃下，比较进行退火处理的样品S1的特性s1与未进行氮环境中的退火处理的样品S2的特性s2，在几乎整个区域中展现出更高的跨导。表明通过退火处理，提高了MOSFET的特性。认为提高了载流子的迁移率，提高了饱和电流。
由此，虽然表明通过进行活性氮的导入后进行退火处理、提高了晶体管的特性，但根据退火处理的条件进一步调查了如何使特性提高变化。作为退火处理的环境，可使用氮(N2)、一氧化氮(NO)、氧(O2)。
首先，利用图1A所示的工序，在硅基板上形成元件分离区3。利用图1B所示的工序，在温度965℃的氧环境中，热氧化硅基板表面，形成1.2nm厚的栅氧化膜5。
此后，在基板温度550℃下进行与图1C所示工序相同的氮化工序。在导入氮的阶段，利用偏振光椭圆计，测量的栅绝缘膜的膜厚为1.457nm。
如图2A所示，对于第三样品S3，进行在氮导入之后的氮环境中的1050℃的退火处理。此退火处理是在惰性气体中的退火处理。
如图2B所示，对第四样品S4，进行在氮导入后的氮环境中的950℃的退火处理。此退火处理是伴随氮化的退火处理。此后进行氮环境中的1050℃的退火处理。在此阶段中，利用偏振光椭圆计测量的栅绝缘膜的膜厚为1.538nm。与第三样品比较，对第四样品增加了NO中的退火处理。通过NO中的退火处理而增加的膜厚为0.081nm。
如图2C所示，对于第五样品S5，进行氮导入之后的氧(O2)环境中1000℃的退火处理。此退火处理是伴随氧化的退火处理。此后，进行氮环境中的1050℃的退火处理。与第三样品比较，对第五样品增加了O2中的退火处理。
再有，利用快速热退火RTA来进行各退火处理，时间非常短。此后，形成与第一、第二样品相同的绝缘栅电极、源/漏区。
图2D是表示制作出的第三、第四及第五样品的特性的曲线图。横轴及纵轴与图1F相同。
与第一样品相比，栅绝缘膜的厚度、活性氮导入时的温度有一些不同的第三样品S3的特性s3与图1F的特性s1几乎相同。表明明显提高了进行活性氮导入后NO环境中950℃的(氮化、氧化)退火处理的样品S4的特性s4。进行活性氮导入后的氧环境中1000℃(氧化)退火处理的样品S5的s5是两者中间的特性。
总结这些结果，就表明活性氮导入后进行退火处理时，提高了跨导。即使在氧环境中进行退火处理、与氮环境中的退火处理的情况比较，也能提高跨导，但进一步利用在NO环境中的氮化氧化退火来进行退火处理时最容易提高跨导。
本发明人认为，这是因为根据NO环境中的退火处理，在基板侧的界面附近有效地形成了硅-氧-氮键合。
但是在氧化性、或氮氧化性环境中的退火处理产生基板的氧化、或基板的氮氧化，会使栅绝缘膜变厚。实际制作栅绝缘膜厚2nm以下的晶体管的情况下，优选膜厚增加很少的NO环境中的退火处理。优选利用在NO环境中的退火处理的绝缘膜厚的增加为0.2nm或其以下。得到厚1.7nm或其以下的栅绝缘膜的情况下，优选初始氧化膜厚为1.5nm或其以下。
如现有技术所述，提出了一种将活性氮(游离基)导入氮氧化硅膜中的技术。本发明人在具有用下述两种制造方法形成的栅绝缘膜的半导体器件中，进行可靠性评价、即TDDB(依赖时间的介质击穿：time dependentdielectric breakdown)的测量。在(1)、(2)的制造方法中，虽然氧化膜厚、活性氮导入、NO热处理、N2热处理顺序不同，但各自的处理内容是相同的。
(1)形成热氧化膜后并在NO气体环境中热处理之后，利用活性氮导入氮，此后，利用N2气体环境热处理的栅绝缘膜，和
(2)形成热氧化膜之后，利用活性氮导入氮，此后在NO气体环境中进行热处理，并且利用比其高温的N2气体来热处理的栅绝缘膜。
将由上述测定的施加应力之后在破坏判定标准以下的不合格率加以比较，则(1)的样品为0％，(2)的样品为88％，两者产生了很大的差异。
即，虽然(2)的样品具有与(1)的样品几乎相同的绝缘膜中的氮分布，但在可靠性方面的效果存在很大差异。发明人认为，此原因是由于根据在活性氮导入处理后进行NO环境中热处理，在基板侧的界面附近有效地形成了硅-氧-氮键合。
再有，NO气体环境中的退火后，还进行比此更高温度的N2气体环境中的热处理，此热处理是为了改善NBTI特性，而不是所必须的工序。
作为等离子体氮化装置，众所周知，除了远程等离子体氮化装置之外，还有可从美国加利福尼亚州圣塔克克拉市(SANTA CLARA)的ァプライドマテリァルズ公司得到的去耦RF氮等离子体装置。
图7B简略地表示出去耦RF氮等离子体装置的结构。在此装置中，通过设置在下部容纳有样品27的反应室25的顶部上的线图26的RF激励，产生氮等离子体。沿反应室的上部侧壁，仅在离开样品27的区域内产生氮等离子体。以下将此装置略记为DPN。
使用DPN氮化装置，形成两种样品。
图3A表示出两种样品S6、S7及比较用的样品S8的制作条件。
首先，利用与图1A、1B所示的工序相同的工序，在900℃的氧环境中利用灯退火装置形成0.85nm厚的氧化硅膜。此后，在DPN装置内，由RF功率700W激励氮等离子体，在室温环境中，将活性氮导入在下方配置的基板的氧化硅膜中。
对于第六样品S6，导入活性氮之后，在1000℃的减压氧环境中进行氧化退火处理(RTO)后，在1050℃的氮环境中进行退火处理(RTA)。
对于第七样品S7，导入活性氮之后，在950℃的NO气体环境中进行氮化氧化退火处理(RTNO)，接着在1050℃的氮环境中进行退火处理(RTA)。为了比较，仅利用氧化硅膜制作出两种形成有栅电极的样品S8。
图3B表示出这些样品的测量结果。横轴以单位nm表示出反转容量换算膜厚Teff，纵轴以单位(A/cm2)表示出栅极漏电流Ig。仅由氧化硅膜形成栅绝缘膜的样品的特性s8是用×标记表示出的2个点，外推时成为直线的样子。
第六样品S6的特性s6处于比较样品S8的特性s8的下方，表示出能够减少栅极漏电流。
第七样品S7的测定点s7是NO中的氮化氧化退火处理，可抑制氧化，实际栅绝缘膜厚比测量点s6薄。还有，表示出与特性s8比较位于下方，与样品S6一样，能够降低栅极漏电流。
在图3B的特性中，栅极漏电流的减少程度是两个样品S6、S7几乎相等。实际上，能够将样品S7的栅绝缘膜膜厚减薄0.013nm。此外，跨导Gm也优良，作为半导体器件的特性，在栅极长40nm的MOS晶体管中，饱和电流可提高3.6％。
并且，在导入活性氮的栅绝缘膜中通过两次离子质量分析(SIMS)检测氮的如何分布。作为活性氮导入装置使用DPN，在氧环境中、NO环境中这两种中进行活性氮导入后的退火处理。
图4A的图表简略地表示出两种样品的制作工序。第九样品S9，在900℃的氧环境中利用灯退火装置形成0.8nm厚的氧化硅膜，利用700W的去耦RF氮等离子体、在室温环境中将活性氮导入(DPN)栅氧化膜中。此后，在1000℃的减压氧环境中进行退火处理RTO，接着，在1050℃的氮环境中进行退火处理(RTA)。
第十样品S10，形成与第九样品S9同样厚度的0.8nm的氧化硅膜，利用DPN装置导入活性氮之后，进行950℃的NO气体环境中的退火处理(RTNO)，进一步进行1050℃氮环境中的退火处理(RTA)。
图4B是表示这些两种样品的测定结果的曲线图。横轴以单位nm表示距离表面的深度，纵轴以单位(atoms/cc)表示测定出的氮浓度。在氧环境中进行退火处理的样品特性s9，在表面附近具有更高的峰值，随深度一起氮浓度缓慢减少。在测定范围内，虽然示出了1个数量级或其以上的氮浓度变化，但栅绝缘膜和硅基板的界面存在于中途。
氮氧化膜的膜厚是1.324nm，氮浓度的峰值是8.6at％，与基板的界面中的氮浓度为3.6at％。界面处的氮浓度为峰值氮浓度的1/2或其以下。
虽然在导入活性氮之后、在NO环境中进行退火处理的样品S10的特性s10如所见，表面侧的峰值相对平坦地进行扩展，但应该包含因导入活性氮的氮分布和因NO环境中的退火处理的氮分布。此后，在示出了比特性s9高一些的氮浓度的同时，还示出了随深度一起减少的倾向，从一定程度的深度位置起具有与特性s9几乎相同的分布。
氮氧化膜的膜厚为1.174nm、氮浓度的峰值是7.6at％，与基板的界面中的氮浓度为4.9at％。若增加氮氧化膜的厚度，那么在基板界面处的氮浓度就可能在峰值氮浓度的1/2或其以下。与基板界面处的氮浓度，都在5at％或其以下。
根据进一步提高表面层侧的氮浓度、并进一步降低与基板的界面处的氮浓度的观点，更适合于O2等氧化性环境中的退火处理。但是，就会增加比在氮氧化环境中的退火处理更大的膜厚。根据减薄、抑制氮氧化膜的厚度并形成具有优良驱动能力的晶体管的观点，NO等氮氧化环境中的退火处理较适合。
在各种测定结果中，在栅绝缘膜表面侧氮浓度具有峰值，随着深度一起向着与硅基板的界面处持续减少。因此表明，在栅绝缘膜中导入大量的氮，在能够有效地抑制硼的穿通的同时，优选与硅基板的界面的氮浓度抑制在5at％或其以下，能够抑制沟道区中的迁移率的降低。
并且，期待仅在氧化硅膜的表面附近导入活性氮，按照将去耦RF等离子体的激励能量从700W降低为500W的条件来进行实验。
图6A的图表简略地表示三种样品的制作工序。第十一样品S11，是在900℃的氧环境中利用灯退火装置形成0.8nm厚度的氧化硅膜，利用500W的去耦RF氮等离子体在室温环境中、无偏置电场下在栅氧化膜中导入活性氮(DPN)。此后，在1000℃的减压氧环境中进行退火处理(RTO)，接着在1050℃的氮环境中进行退火处理(RTA)。
第十二样品S12与第十一样品相同，是在900℃的氧环境中利用灯退火装置形成0.8nm膜厚的氧化硅膜，利用500W的去耦RF氮等离子体在室温环境中在栅氧化膜中导入活性氮(DPN)。此后，在950℃的减压NO环境中进行退火处理(RTNO)，接着在1050℃的氮环境中进行退火处理(RTA)。
第十三样品S13与第十一样品相同，是在900℃的氧环境中利用灯退火装置形成0.8nm膜厚的氧化硅膜，利用500W的去耦RF氮等离子体在室温环境中在栅氧化膜中导入活性氮(DPN)。此后，在1000℃的减压氧环境中进行退火处理(RTO)，接着在950℃的减压NO环境中进行退火处理(RTNO)。接着在1050℃的氮环境中进行退火处理(RTA)。NO环境中的退火后，在更高温度下进行RTA是为了改善NBTI特性，不是必需的工序。
图6B示出了此三种样品的测量结果的曲线图。横轴以单位nm表示距离表面的深度，纵轴以单位(atoms/cc)表示所测定出的氮浓度。
在氧环境中进行退火处理的第十一样品S11的特性s11，在表面附近具有更高的峰值，随深度一起氮浓度缓慢减少。在测定范围内，示出了1个数量级或其以上的氮浓度变化。栅绝缘膜和硅基板的界面位于中途。
氮氧化膜的膜厚是1.189nm，氮浓度的峰值是7.5at％，与基板的界面中的氮浓度为2.2at％。界面处的氮浓度为峰值氮浓度的1/2以下。
在导入活性氮之后，在NO环境中进行退火处理的第十二样品S12的特性s12，在表面附近的峰值稍微有所增加并扩展。此后，示出了比特性S11高一些的氮浓度，同时示出了随深度氮浓度减少的倾向，但接近界面时氮含量增加，示出了在表面与界面附近具有两个峰值特征的分布。NO环境中的退火处理，在与基板的界面附近存在导入氮的倾向。
氮氧化膜的膜厚为1.170nm、氮浓度的峰值是7.8at％，与基板的界面中的氮浓度为4.8at％。
导入活性氮之后，继续氧环境的退火处理，进行NO环境的退火处理的第十三样品S13的特性s13，表面侧的峰值与氧退火的样品的特性s11相等。虽然与s11的特性之差如所能看到的，但是2次离子质量分析(SIMS)的测定误差内的差异。接近界面时，氮含量增加，能够确认出在NO环境中可有效地氮化界面。
氮氧化膜的膜厚是1.157nm，氮浓度的峰值是7.4at％，与基板的界面中的氮浓度为2.4at％。
导入活性氮之后，在NO环境中进行退火处理，既改善了特性，还能够将与基板的界面的氮浓度抑制在5at％以下。通过选择条件，还能够使界面处的氮浓度为表面的氮浓度的1/2或其以下。根据样品S12、S13的特性s12、s13判定出，通过分别控制因活性氮导入的氮分布和因NO环境中的退火处理的氮分布，就能够实现各种氮分布。因导入活性氮而使尖锐的分布形状不太零乱，通过NO环境中退火，也能够在界面附近导入氮。根据不同要求，在栅绝缘膜表面和基板的界面处，可容易地实现不同的氮浓度。
图5A～5D是示出了根据上述实验结果的本发明实施例的半导体器件的制造方法的截面图。
如图5A所示，在硅基板1上由STI形成元件分离区3。在由STI的元件分离区界定的有源区中进行所希望的离子注入，形成n型阱4n、p型阱4p。再有，虽然仅示出了两个阱，但也可以同时形成多个阱。
在暴露出的硅基板表面上，进行800℃的热解氧化(パイロヅエニック酸化)，形成7nm厚度的氧化硅膜11。再有热解氧化是在氧中利用使氢燃烧的环境进行氧化的方法。7nm厚度的栅氧化膜作为用于制作工作电压3V左右的MOSFET的栅绝缘膜。
在制作低电压工作的MOSFET的有源区中，通过蚀刻去除生长的氧化硅膜11。在965℃的氧环境中进行干氧化，形成1.2nm厚度的氧化硅膜12。1.2nm厚度的氧化硅膜作为用于制作例如工作电压1～1.2V左右的MOSFET的栅绝缘膜。再有，在硅基板表面上存在自然氧化膜的情况下，也可利用氢游离基等还原性环境来去除自然氧化膜。通过氧化洁净的硅表面，就能够形成优质的氧化硅膜。
虽然说明了形成具有两种厚度的栅绝缘层的情况，但也可形成三种以上厚度的栅绝缘层。
利用此氧化，也可以生长一些预先形成的厚氧化硅膜11。也可以将具有薄栅绝缘膜12的阱形成为n型及p型。
如图5B所示，利用由1.5kW的微波获得的RPN氮等离子体，在550℃的环境中对栅绝缘膜11、12导入活性氮。导入活性氮，就使栅绝缘膜成为氮化氧化硅膜11x、12x。
如图5C所示，在950℃的NO气体环境中进行退火处理。利用NO气体，进一步氮氧化栅绝缘膜，恢复损伤。由此就形成了栅绝缘膜11y、12y。接着，为了抑制NBTI特性的劣化等，也可在氮环境中进行更高温的退火处理。
此后，在栅绝缘膜上形成100nm厚度的多晶硅层，使用抗蚀剂图形图形成型为所希望的栅极长度。在薄栅绝缘膜12y之上形成40nm栅极长度的栅电极。
如图5D所示，将选择图形成型后的栅电极及n沟道区、p沟道区的抗蚀剂掩膜作为掩膜，进行n型杂质、p型杂质的离子注入，形成扩展区7p、7n。此后，堆积大约60 nm厚度的氧化硅膜，通过进行RIE，形成侧壁间隔8。使用分离具有侧壁间隔的栅电极及n沟道区、p沟道区的抗蚀剂掩膜，离子注入n型杂质、p型杂质，形成源/漏区9n、9p。
此后，按照要求，对暴露出的硅表面进行硅化，并用层间绝缘膜加以覆盖。在层间绝缘膜2上形成开口，形成引出插塞，进一步进行所必要的布线、层间绝缘膜的形成。
由此，就形成了CMOS集成电路，该CMOS具有薄栅绝缘层和厚栅绝缘层，即使在薄栅绝缘层中，也能够抑制硼的穿通，并且能够抑制沟道区的迁移率的降低。
利用这样的工序，就能够形成具有2nm或其以下的、特别是1.7nm或其以下的薄的实效的栅绝缘膜厚、且可防止硼穿通、并能够抑制沟道区的迁移率降低的半导体器件。
这样根据上述实施例，在栅绝缘膜中导入在表面侧高、在与硅基板的界面处低的氮浓度，可以抑制硼对栅绝缘膜的穿通，并能够抑制沟道区的迁移率的降低。
虽然按照上述实施例已经说明了本发明，但本发明并不限定于此。例如，根据目的，也可替代NO中的氮化氧化退火，使用由惰性气体稀释的NO中的退火等。也可替代在半导体基板上作为最初形成的绝缘膜的氧化硅膜，在与基板的界面处形成包含3at％或其以下的氮的氮化氧化硅膜。也可在氮化氧化硅膜上层叠具有高介电常数的高k材料的膜。
图7C示出了层叠有高k(高介电常数)材料膜的结构。高k材料显著地具有比氧化硅更大的介电常数。例如，在750℃的氧环境中，利用灯退火装置，在硅基板30表面上形成0.58nm厚的氧化硅膜31，利用500W的去耦RF氮等离子体在室温环境中在栅氧化膜中导入(DPN)活性氮。此后，进行900℃的NO气体环境中的退火处理(RTNO)，进一步进行1050℃氮环境中的退火处理(RTA)。此氮氧化膜厚为0.80nm。通过调整基底氧化膜厚、等离子体氮化强度、NO气体退火温度、时间等，就能够进一步进行薄膜化。在此氮氧化膜上，通过形成Al、Hf、Zr等氧化膜、这些氧化硅膜等的高k材料膜32，就能够防止半导体基板与高k材料的反应，并能够提供可靠性及驱动能力优良的栅绝缘膜。
本领域技术人员自然明白，能够进行其它各种的变更、修饰、组合等。
产业上的可利用性
本发明适用于推进微细化的MOS晶体管的制造。
Claims (12)
1、一种半导体器件的制造方法，其特征在于，包括：
在半导体基板的有源区上形成栅绝缘层的工序；
利用活性氮从上述栅绝缘层表面侧导入氮的工序；
然后，在NO气体环境中对上述半导体基板实施退火处理的工序。
2、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述活性氮是游离基氮或者由等离子体产生的氮。
3、根据权利要求1所述的半导体器件的制造方法，其特征在于，还包括在上述NO气体环境中的退火处理之后、在更高温度下的惰性气体中实施退火处理的工序。
4、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述NO气体环境中的退火处理造成的栅绝缘膜的膜厚增加为0.2nm或0.2nm以下。
5、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述NO气体环境中的退火处理，是在温度比利用活性氮导入氮的工序的基板温度高的NO气体环境中进行的。
6、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述NO气体环境中的退火处理，是在由含有N2、Ar、He中的任意一种的惰性气体稀释过的NO气体环境中进行。
7、根据权利要求1所述的半导体器件的制造方法，其特征在于，还包括在上述NO气体环境中的退火处理之前、在氧环境中或者由惰性气体稀释过的氧环境中进行退火处理的工序。
8、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述有源区上所形成的栅绝缘层是将上述半导体基板表面热氧化而形成的绝缘层，厚度为1.5nm或1.5nm以下。
9、根据权利要求1所述的半导体器件的制造方法，其特征在于，上述栅绝缘层是在与上述半导体基板的界面处含有3at％或3at％以下的微量的氮的氮氧化层。
10、根据权利要求1所述的半导体器件的制造方法，其特征在于，在上述NO气体环境中的退火处理之后的、上述栅绝缘层与半导体基板的界面处的氮浓度为5at％或5at％以下。
11、根据权利要求1所述的半导体器件的制造方法，其特征在于，包括在将上述半导体基板表面热氧化的工序之前、在还原性环境中对半导体基板进行退火处理、去除自然氧化膜的工序。
12、根据权利要求1所述的半导体器件的制造方法，其特征在于，在上述半导体基板的有源区上形成栅绝缘层的工序形成根据区域而厚度不同的绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/005561 WO2004097922A1 (ja) | 2003-04-30 | 2003-04-30 | 半導体装置の製造方法 |
| JPPCT/JP03/05561 | 2003-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1701426A true CN1701426A (zh) | 2005-11-23 |
| CN100487877C CN100487877C (zh) | 2009-05-13 |
Family
ID=33398149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800009227A Expired - Fee Related CN100487877C (zh) | 2003-04-30 | 2004-04-28 | 半导体器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100627219B1 (zh) |
| CN (1) | CN100487877C (zh) |
| WO (2) | WO2004097922A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456732A (zh) * | 2010-10-19 | 2012-05-16 | 格科微电子（上海）有限公司 | Mos晶体管及其制造方法、cmos图像传感器 |
| CN110233095A (zh) * | 2018-03-05 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层、场效应管的制造方法及场效应管器件 |
| CN116031141A (zh) * | 2022-12-25 | 2023-04-28 | 北京屹唐半导体科技股份有限公司 | 工件处理方法、工件处理设备及半导体器件 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4264039B2 (ja) * | 2004-08-25 | 2009-05-13 | パナソニック株式会社 | 半導体装置 |
| JP4554378B2 (ja) | 2005-01-21 | 2010-09-29 | 富士通セミコンダクター株式会社 | 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法 |
| DE102005020058B4 (de) * | 2005-04-29 | 2011-07-07 | Globalfoundries Inc. | Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften |
| JP5119904B2 (ja) * | 2007-12-20 | 2013-01-16 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| TW202129061A (zh) * | 2019-10-02 | 2021-08-01 | 美商應用材料股份有限公司 | 環繞式閘極輸入/輸出工程 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3326717B2 (ja) * | 1999-02-08 | 2002-09-24 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2001093903A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6933248B2 (en) * | 2000-10-19 | 2005-08-23 | Texas Instruments Incorporated | Method for transistor gate dielectric layer with uniform nitrogen concentration |
| JP2002151684A (ja) * | 2000-11-09 | 2002-05-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002222941A (ja) * | 2001-01-24 | 2002-08-09 | Sony Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| JP2003133550A (ja) * | 2001-07-18 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004023008A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
-
2003
- 2003-04-30 WO PCT/JP2003/005561 patent/WO2004097922A1/ja not_active Application Discontinuation
-
2004
- 2004-04-28 WO PCT/JP2004/006213 patent/WO2004097925A1/ja active Application Filing
- 2004-04-28 KR KR1020057005974A patent/KR100627219B1/ko active IP Right Grant
- 2004-04-28 CN CNB2004800009227A patent/CN100487877C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456732A (zh) * | 2010-10-19 | 2012-05-16 | 格科微电子（上海）有限公司 | Mos晶体管及其制造方法、cmos图像传感器 |
| CN102456732B (zh) * | 2010-10-19 | 2014-10-08 | 格科微电子（上海）有限公司 | Mos晶体管及其制造方法、cmos图像传感器 |
| CN110233095A (zh) * | 2018-03-05 | 2019-09-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层、场效应管的制造方法及场效应管器件 |
| CN116031141A (zh) * | 2022-12-25 | 2023-04-28 | 北京屹唐半导体科技股份有限公司 | 工件处理方法、工件处理设备及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004097922A1 (ja) | 2004-11-11 |
| KR20060004649A (ko) | 2006-01-12 |
| CN100487877C (zh) | 2009-05-13 |
| KR100627219B1 (ko) | 2006-09-25 |
| WO2004097925A1 (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100347832C (zh) | 电子器件材料的制造方法 | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| CN1282243C (zh) | 具有铜布线的半导体器件 | |
| CN1280920C (zh) | 半导体装置及其制造方法 | |
| CN1967780B (zh) | 用于制作场效应晶体管的栅极电介质的方法 | |
| CN1663051A (zh) | 半导体器件及其制造方法 | |
| CN1669153A (zh) | 半导体器件及其制造方法和制造设备 | |
| US20100105215A1 (en) | Method of modifying insulating film | |
| CN1271682C (zh) | 具有不同厚度栅极绝缘膜的半导体器件的制造方法 | |
| CN1757098A (zh) | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 | |
| US7923360B2 (en) | Method of forming dielectric films | |
| CN1670965A (zh) | 源极及漏极中聚含掺质金属的晶体管 | |
| CN1505114A (zh) | 半导体器件的制造方法 | |
| CN1427454A (zh) | 半导体元件的制造方法 | |
| CN1873927A (zh) | 等离子体处理方法 | |
| CN1253929C (zh) | 半导体装置及其制造方法 | |
| CN1620720A (zh) | 基底绝缘膜的形成方法 | |
| CN1744318A (zh) | 半导体装置及其制造方法 | |
| CN1702866A (zh) | 半导体器件 | |
| CN1617311A (zh) | 半导体器件的制造方法 | |
| CN1701426A (zh) | 半导体器件的制造方法 | |
| US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
| CN1505171A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN100352017C (zh) | 半导体装置和半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Applicant after: FUJITSU MICROELECTRONICS Ltd. Address before: Kawasaki, Kanagawa, Japan Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090513 Termination date: 20200428 |