WO2004097925A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2004097925A1
WO2004097925A1 PCT/JP2004/006213 JP2004006213W WO2004097925A1 WO 2004097925 A1 WO2004097925 A1 WO 2004097925A1 JP 2004006213 W JP2004006213 W JP 2004006213W WO 2004097925 A1 WO2004097925 A1 WO 2004097925A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitrogen
gate insulating
semiconductor device
atmosphere
manufacturing
Prior art date
Application number
PCT/JP2004/006213
Other languages
English (en)
French (fr)
Inventor
Mitsuaki Hori
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2005505936A priority Critical patent/JP5121142B2/ja
Publication of WO2004097925A1 publication Critical patent/WO2004097925A1/ja
Priority to US11/107,781 priority patent/US7514376B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a gate insulating film containing nitrogen.
  • It is a component for improving the degree of integration and operating speed of semiconductor integrated circuit devices.
  • the MOS FET is miniaturized, and the gate insulation J3 area is thinned.
  • the gate electrode formed on the gate insulating film is usually formed by a polysilicon layer or a stack of a polysilicon layer and a silicide layer.
  • the polysilicon layer is usually ion-implanted with impurities simultaneously with the source Z drain region.
  • An n-type impurity is ion-implanted into the gate electrode and the source Z drain region of the surface channel type n-channel MOSFET.
  • P-type impurities are ion-implanted into the gate electrode and the source Z drain region of the surface channel type p-channel MOS FET.
  • Suppress current Can be Silicon nitride oxide generally has a higher dielectric constant than silicon oxide, and is effective in increasing the physical film thickness while suppressing the inversion capacity equivalent film thickness.
  • Japanese Unexamined Patent Application Publication No. 2002-1980531 discloses that nitrogen is introduced into a silicon oxide gate insulating film formed on a silicon substrate by remote plasma nitridation, and then 800 ° C. to 110 ° C. It has been proposed that a gate insulating film having a uniform nitrogen concentration be formed by redistributing nitrogen by annealing the gate insulating film in a N 2 atmosphere at ° C. It is stated that by forming a gate insulating film having a uniform nitrogen concentration of 6 at% or more, for example, 8 at% or 10 at%, a long-lasting and highly reliable transistor can be obtained.
  • remote plasma nitridation is a process in which nitrogen plasma is generated by a microphone mouth wave or the like in a plasma generation chamber separate from the processing chamber containing the substrate, and active nitrogen is transported to the processing chamber to perform nitriding. .
  • Japanese Patent Application Laid-Open No. 2002-1107674 discloses that when nitrogen enters the vicinity of the interface on the Si substrate side, the mobility in the MO line> ⁇ evening decreases, so that the nitrogen concentration near the Si substrate interface is reduced. It is proposed to introduce more nitrogen into the film surface side to reduce the gate leakage current.
  • the silicon oxynitride film to which nitrogen has been introduced in advance to radical nitridation using nitrogen gas, the nitrogen flow diffused from the surface is suppressed, and the amount of nitrogen introduced near the silicon substrate interface is suppressed, and the film surface Proposes to increase the nitrogen concentration of Disclosure of the invention
  • An object of the present invention is to provide a method for manufacturing a semiconductor device having a thin gate insulating film and having excellent MOSFET performance.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing penetration of boron ion-implanted into a gate electrode into a gate insulating film and suppressing a decrease in mobility of a channel region. It is to be.
  • a gate insulating layer is formed on an active region of a semiconductor substrate.
  • 1A to 1F are a cross-sectional view and a graph for explaining an experiment conducted by the inventor and the result thereof.
  • FIGS. 2A to 2D are a cross-sectional view and a graph for explaining an experiment conducted by the inventor and a result of the experiment.
  • 3A and 3B are tables and graphs showing the conditions and results of still other experiments performed by the present inventors.
  • FIGS. 4A and 4B are tables and graphs showing the conditions and results of still other experiments performed by the present inventors.
  • FIGS. 5A to 5D are cross-sectional views of a semiconductor substrate for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • F-I-G ⁇ r-6- ⁇ -6B is a table and a graph showing the results and results of still another experiment conducted by the present inventors.
  • 7A, 7B, and 7C are cross-sectional views schematically showing the configuration of a remote plasma nitridation device, a decoupled RF nitrogen plasma device, and the configuration of a gate insulating layer using an 8-k material. It is sectional drawing shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • Introducing nitrogen into the silicon oxide film is effective in preventing boron from penetrating through the gate insulating film during boron ion implantation into the gate electrode.
  • the thickness of the gate insulating film becomes thinner, it becomes more difficult to prevent the penetration of boron, and boron reaches the interface between the gate insulating layer J and the silicon substrate. Mobility is reduced when boron reaches the channel region.
  • the boron concentration at the interface tends to be non-uniform.
  • the dielectric constant of the insulating film can be increased.
  • Increasing the physical film thickness while keeping the inversion capacitance equivalent film thickness (Te ff) small is effective in suppressing gate leakage current.
  • the NBT I characteristic is the deterioration characteristic when the temperature is increased by applying stress.
  • the technique of generating nitrogen plasma at a location away from the substrate and introducing active nitrogen into the substrate is said to be a damage-free process that does not damage the substrate.
  • the present inventor has found that even if active nitrogen generated by plasma is introduced into the insulating film of a silicon substrate placed away from the plasma, the substrate may be damaged in some way. Denier treatment at higher temperature than nitrogen introduction process would be effective in recovering this damage, so the effect of anneal treatment was investigated.
  • FIGS. 1A to 1E are cross-sectional views showing steps of preparing a sample of an experiment performed by the present inventors.
  • a gate oxide film 5 having a thickness of 1. Onm was formed on the surface of the active region 4 of the silicon substrate 1 in an oxygen atmosphere at 965 ° C.
  • a nitrogen pump excited by a 1.5 kW microwave Nitrogen was introduced into the gate insulating film 5 in an atmosphere of 450 ° C. using active nitrogen derived from plasma. Nitrogen is introduced into the surface of the silicon oxide film to form a silicon nitride oxide film 5X.
  • the active nitrogen was introduced using a remote plasma nitridation device available from Applied Materials, Inc. of Santa Clara, California, USA.
  • FI G. 7 A schematically shows the configuration of a remote plasma nitriding device.
  • N 2 gas is introduced into plasma generation chamber 21 to generate nitrogen plasma.
  • Activated nitrogen (radical) is generated from nitrogen plasma.
  • the reaction chamber 2 is provided with a lamp heating device 23 including a large number of lamps, and can heat the wafer 24.
  • an annealing treatment was performed in a nitrogen atmosphere at 1050 ° C. to recover damage to the substrate caused by the introduction of active nitrogen.
  • the silicon oxynitride film 5X becomes a silicon oxynitride film 5y by annealing.
  • a 100-nm-thick polycrystalline silicon layer is deposited on the gate insulating film by CVD and patterned using a resist pattern, resulting in a gate length of 0.5 m to 1.0 m.
  • the gate electrode 6 of the degree was formed.
  • the gate insulating film 5y was also patterned to form a gate insulating film 5z.
  • B which is a P-type impurity
  • a silicon oxide film with a thickness of about 6 Onm is deposited on the substrate by chemical vapor deposition (CVD) to cover the gate electrode, and reactive ion etching is performed to remove the silicon oxide film on the flat surface
  • CVD chemical vapor deposition
  • p-type impurities B were further ion-implanted to form a high-concentration source / drain region 9.
  • the p-type impurity B is also ion-implanted into the gate electrode 6.
  • an interlayer insulating film was formed, an opening for exposing the source drain region and the gate electrode was formed, and an electrode was formed.
  • sample S1 was obtained.
  • FIG. IF is a graph showing the characteristics of the two types of created MOS FETs.
  • the horizontal axis represents Vg_Vth obtained by subtracting the threshold value Vth from the gate voltage Vg in units of V.
  • the vertical axis indicates the normalized mutual conductance obtained by multiplying the transconductance Gm by the inversion capacitance equivalent film thickness Te ff and further multiplying the ratio WZL of the width W and the length L of the channel region by the unit m SXnm.
  • the transconductance is normalized regardless of the thickness of the gate insulating film and the size of the channel region.
  • the characteristic s1 of sample S1 that was annealed at 1050 ° C in a nitrogen atmosphere after the introduction of active nitrogen was almost the same as the characteristic s2 of sample S2 that was not annealed in a nitrogen atmosphere. It shows higher transconductance. It is clear that annealing has improved the characteristics of the MOSFET. It is considered that the carrier mobility was improved and the saturation current was improved.
  • a nitriding process similar to the process shown in FIG. 1C was performed at a substrate temperature of 550 ° C.
  • the thickness of the gate insulating film was 1.457 nm as measured by an ellipsometer.
  • the third sample S3 was annealed at 1050 ° C. in a nitrogen atmosphere after introducing nitrogen.
  • This annealing treatment is an annealing treatment in an inert gas.
  • the fourth sample S4 was annealed at 950 ° C. in a NO atmosphere after introducing nitrogen.
  • This annealing treatment is an annealing treatment involving oxidation and nitridation.
  • an annealing treatment at 1050 ° C was performed in a nitrogen atmosphere.
  • the thickness of the gate insulating film measured by ellipsometry overnight was 1.538. nm.
  • the fourth sample has additional annealing in NO.
  • the film thickness increased by annealing in NO was 0.081 nm.
  • each annealing process is performed by rapid thermal annealing RTA, and is very short. After that, an insulated gate electrode and a source Z drain region were formed as in the first and second samples.
  • FIG. 2D is a graph showing the characteristics of the third, fourth, and fifth samples created.
  • the horizontal axis and the vertical axis are the same as in FIG. 1F.
  • the properties s4 of ⁇ ⁇ treated with 950 ° C (nitridation, oxidation) annealing in NO atmosphere showed a clear improvement.
  • the characteristic s5 of sample S5 which was subjected to (oxidation) annealing at 1000 ° C. in an oxygen atmosphere after the introduction of active nitrogen was a characteristic intermediate between the two.
  • Si—O—N silicon-oxygen-nitrogen
  • annealing in an oxidizing or nitridizing atmosphere causes oxidation or nitridation of the substrate, and the gate insulating film becomes thicker.
  • Effective gate insulating film thickness 2 nm or less In the case of forming a film, an annealing treatment in a NO atmosphere with a small increase in film thickness would be more preferable.
  • the increase in the insulating film thickness due to the annealing treatment in the NO gas atmosphere is preferably set to 0.2 nm or less.
  • the initial oxide film thickness is preferably 1.5 nm or less.
  • TDDB time dependent dielectric breakdown
  • the sample of (2) has almost the same nitrogen distribution in the insulating film as the sample of (1), but the effect on reliability is large.
  • the reason for this is that the silicon-oxygen-nitrogen (Si-0-N) bond is efficiently formed near the interface on the substrate side by the heat treatment in the NO atmosphere after the active nitrogen introduction treatment. Is thinking. Note that performing annealing in a N 2 gas atmosphere at a higher temperature after annealing in a NO gas atmosphere is merely an essential step to improve the NBT I characteristics.
  • a remote plasma nitriding apparatus and a decoupled RF nitrogen plasma apparatus available from Applied Materials, Inc. of Sanyo Clara, California are also known.
  • FI G. 7 B schematically illustrates the configuration of a decoupled RF nitrogen plasma device.
  • nitrogen plasma is generated by RF excitation of a coil 26 provided on the top of a reaction chamber 25 containing a sample 27 at the bottom. Nitrogen plasma is generated only in the region along the upper wall of the reaction chamber, away from sample 27. This device is abbreviated as DPN below.
  • Two types of samples were formed using a DPN nitriding apparatus.
  • FIG.3A shows conditions for preparing two types of samples S6 and S7 and a sample S8 for comparison.
  • a silicon oxide film having a thickness of 0.85 nm was formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C. After that, nitrogen plasma was excited with RF power of 700 W in the DPN device, and active nitrogen was introduced into the silicon oxide film of the substrate placed below in a room temperature atmosphere.
  • annealing treatment (RT ⁇ ) was performed in a reduced-pressure oxygen atmosphere at 1000 ° C, and then an annealing treatment in a nitrogen atmosphere at 1050 ° C (RT ⁇ ). RTA).
  • RTNO nitric oxide
  • RTA Processing
  • FIG. 3B shows the measurement results of these samples.
  • the abscissa indicates the inversion capacitance-converted film thickness T eff in nm, and the ordinate indicates the gate leak current Ig in units (A / cm 2 ).
  • the characteristic s8 of the sample in which the gate insulating film was formed only of the silicon oxide film was the two points indicated by the X marks, and became a straight line outside.
  • the characteristic s6 of the sixth sample S6 is lower than the characteristic s8 of the comparative sample S8, indicating that the gate leak current can be reduced.
  • the measurement point s7 of the seventh sample S7 is a nitriding oxide treatment in N ⁇ , oxidation is suppressed, and the effective gate insulating film thickness is smaller than the measurement point s6. It also exists below the characteristic s8, indicating that the gate leakage current can be reduced as in the case of the sample S6.
  • the degree of reduction of gate leakage current is Le S 6 and S 7 are almost the same.
  • the effective gate insulating film thickness is reduced by 0.0113 nm.
  • the transconductance Gm is excellent, and as a characteristic of the semiconductor device, the saturation current can be improved by 3.6% in the MOS transistor having a gate length of 40 nm.
  • the table in FIG. 4A schematically illustrates the steps for preparing the two types of samples.
  • the ninth sample S9 was prepared by forming a 0.8-nm-thick silicon nitride film in a 900 ° C oxygen atmosphere with a lamp annealing apparatus, and using a 700 W decoupled RF nitrogen plasma at room temperature. Active nitrogen was introduced (DPN) into the gate oxide film. Thereafter, an annealing treatment RTO was performed in a reduced-pressure oxygen atmosphere at 1000 ° C., followed by an annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C.
  • RTO annealing treatment
  • the tenth sample S10 forms a 0.8-nm-thick silicon oxide film, introduces active nitrogen with a DPN device, and then anneales in a NO gas atmosphere at 950 ° C. Treatment (RTNO) was performed, followed by annealing (RTA) in a nitrogen atmosphere of 1 ⁇ ⁇ ⁇ ⁇ ⁇ ° ⁇ .
  • RTNO Treatment
  • RTA annealing
  • FIG. 4B is a graph showing the measurement results of these two types of samples.
  • the horizontal axis indicates the depth from the surface in units of nm, and the vertical axis indicates the measured nitrogen concentration in units (atoms / cc).
  • Characteristic s9 of the sample annealed in an oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with depth. Although the change in nitrogen concentration by one digit or more is shown within the measurement range, the interface between the gate insulating film and the silicon substrate exists in the middle.
  • the thickness of the nitrided oxide film was 1.324 nm, the peak of the nitrogen concentration was 8.6 at%, and the nitrogen concentration at the interface with the substrate was 3.6 at%.
  • the nitrogen concentration at the interface is 1Z2 or less of the peak nitrogen concentration.
  • the characteristic s10 of sample S10 which was annealed in a NO atmosphere after the introduction of active nitrogen, shows that the peaks on the surface side seem to spread somewhat flat. It should include the nitrogen distribution due to the introduction and the nitrogen distribution due to the annealing treatment in the NO atmosphere. After that, it shows a tendency to decrease with depth while showing a nitrogen concentration slightly higher than that of characteristic s9, and the distribution is almost the same as that of characteristic s9 from a certain depth.
  • the thickness of the nitrided oxide film was 1.174 nm
  • the peak of the nitrogen concentration was 7.6 at%
  • the nitrogen concentration at the interface with the substrate was 4.9 at%.
  • the nitrogen concentration has a peak on the surface side of the gate insulating film, and decreases with depth toward the interface with the silicon substrate. Therefore, by introducing a large amount of nitrogen into the gate insulating film, boron penetration can be effectively suppressed, and the nitrogen concentration at the interface with the silicon substrate is suppressed to preferably 5 at% or less, and the It can be seen that a decrease in mobility can be suppressed.
  • the experiment was performed under the condition that the excitation energy of the decoupled RF plasma was reduced from 700 W to 500 W, expecting that active nitrogen was introduced only near the surface of the silicon oxide film.
  • the table in FIG. 6A schematically shows the steps for preparing three types of samples.
  • the first sample S11 was prepared by forming a 0.8 nm thick silicon oxide film in a 900 ° C. oxygen atmosphere by a lamp annealing apparatus, and then using a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced (DPN) into the gate oxide film at room temperature without bias electric field. Thereafter, an annealing treatment (RTO) was performed in a reduced-pressure oxygen atmosphere at 1000 ° C., and subsequently, an annealing treatment (RTA) was performed in a nitrogen atmosphere at 150 ° C.
  • RTO annealing treatment
  • RTA annealing treatment
  • the first sample S12 was formed by forming a 0.8-nm-thick silicon oxide film in a 900 ° C. oxygen atmosphere with a lamp annealing apparatus. Active nitrogen was introduced (DPN) into the gate oxide film at room temperature using 0 W decoupled RF nitrogen plasma. Thereafter, an annealing treatment (RTNO) was performed in a reduced-pressure NO atmosphere at 950 ° C, followed by an annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C.
  • DPN active nitrogen
  • RTNO annealing treatment
  • RTA annealing treatment
  • the thirteenth sample S13 was prepared by forming a 0.8-nm-thick silicon oxide film using a lamp annealing apparatus in an oxygen atmosphere at 900 ° C, and using a 500 W decoupled RF nitrogen plasma. Activated nitrogen was introduced (DPN) into the gate oxide film at room temperature.
  • an annealing process RTO
  • RTNO annealing process
  • RTAA annealing process
  • Performing RTA at a higher temperature after annealing in a NO atmosphere is for improving NBTI characteristics and is not an essential step.
  • FIG. 6B is a graph showing the measurement results of these three types of samples.
  • the horizontal axis indicates the depth from the surface in units of nm, and the vertical axis indicates the measured nitrogen concentration.
  • the characteristic s11 of the eleventh sample S11 subjected to the annealing treatment in the oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with the depth. It shows a change in nitrogen concentration of one digit or more within the measurement range.
  • the interface between the gate insulating film and the silicon substrate exists on the way.
  • the thickness of the nitrided oxide film was 1.189 nm, the peak of the nitrogen concentration was 7.5 at%, and the nitrogen concentration at the interface with the substrate was 2.2 a.
  • the nitrogen concentration at the interface is 12 or less of the peak nitrogen concentration.
  • the characteristic s12 of the twelfth sample S12 that was annealed in an NO atmosphere after the introduction of active nitrogen has a slightly increased peak near the surface and spreads. Thereafter, while showing a slightly higher nitrogen concentration than characteristic S11, it tends to decrease with depth, but the nitrogen amount increases as it approaches the interface, with two peaks at the surface and near the interface. Shows a typical distribution. Annealing in a NO atmosphere seems to tend to introduce nitrogen near the interface with the substrate.
  • the thickness of the nitrided oxide film is 1.170 nm, the nitrogen concentration peak is 7.8 at%, and the substrate is The nitrogen concentration at the interface with was 4.8 at%.
  • the thickness of the nitrided oxide film was 1.157 nm, the peak of the nitrogen concentration was 7.4 at%, and the nitrogen concentration at the interface with the substrate was 2.4 at%.
  • FIGS. 5A to 5D are cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention based on the above experimental results.
  • an element isolation region 3 is formed on a silicon substrate 1 by STI. Desired ion implantation is performed in the active region defined by the STI element isolation region to form an n-type well 4n and a p-type well 4p. Although only two wells are shown, a plurality of wells are formed at the same time.
  • the exposed silicon substrate surface is subjected to pyrogenic oxidation at 800 ° C. to form a silicon oxide film 11 having a thickness of 7 nm.
  • Pyrojek Sidani is a method of performing Sidani in an atmosphere in which hydrogen is burned in oxygen.
  • the gate oxide film with a thickness of 7 nm is a gate insulating film for fabricating a MOS FET with an operating voltage of about 3 V.
  • the grown silicon oxide film 11 is removed by etching in an active region where a MOS FET for operating at a low voltage is formed. Dry oxidation is performed in an oxygen atmosphere at 965 ° C. to form a silicon oxide film 12 having a thickness of 1.2 nm.
  • the 1.2-nm-thick gate oxide film is used as a gate insulating film to fabricate a MOSFET with an operating voltage of about 1 to 1.2 V, for example.
  • the natural oxide film may be removed in a reducing atmosphere such as a hydrogen radical. By oxidizing a clean silicon surface, a high-quality silicon oxide film can be formed.
  • the gate insulating layers having two kinds of thicknesses are formed has been described, the gate insulating layers having three or more kinds of thicknesses may be formed.
  • the thick silicon oxide film 11 formed earlier also grows slightly.
  • the well having the thin gate insulating film 12 also has n-type and p-type.
  • active nitrogen is introduced into the gate insulating films 11 and 12 in an atmosphere of 550 ° C. by RPN nitrogen plasma obtained by a 1.5 kW microwave. After the active nitrogen is introduced, the gate insulating films become silicon nitride oxide films 11x and 12x.
  • anneal in 950 ° C N2 gas atmosphere As shown in Fig. 5C, anneal in 950 ° C N2 gas atmosphere.
  • the gate insulating film is further oxynitrided by N ⁇ GaN, and the damage is recovered. ⁇ -In this way, a gate insulating film lly, 12y is formed. Subsequently, annealing at a higher temperature may be performed in a nitrogen atmosphere in order to suppress deterioration of the NBT I characteristics.
  • a polycrystalline silicon layer having a thickness of 100 nm is formed on the gate insulating film, and is patterned to a desired gate length using a resist pattern.
  • a gate electrode having a gate length of 40 nm is formed on the thin gate insulating film 12y.
  • ion implantation of n-type impurities and p-type impurities is performed using the patterned gate electrode and a resist mask for selecting the n-channel region and the p-channel region, and the extension regions 7p and 7n are formed.
  • a silicon oxide film having a thickness of about 6 Onm is deposited, and RIE is performed to form a sidewall spacer 8.
  • P-type impurities are ion-implanted to form source / drain regions 9 n and 9 p.
  • the exposed silicon surface is silicided and covered with an interlayer insulating film. An opening is formed in the interlayer insulating film 2, a lead plug is formed, and necessary wiring and an interlayer insulating film are formed.
  • CMOS integrated circuit having a thin gate insulating layer and a thick gate insulating layer, suppressing the penetration of boron even in the thin gate insulating layer, and suppressing the decrease in the mobility of the channel region is formed.
  • a semiconductor device having a thin effective gate insulating film thickness of 2 nm or less, particularly 1.7 nm or less, capable of preventing boron penetration and suppressing a reduction in channel region mobility can be obtained. It is formed.
  • a high nitrogen concentration is introduced into the gate insulating film on the surface side and a low nitrogen concentration is introduced at the interface with the silicon substrate, thereby suppressing the penetration of boron into the gate insulating film, Mobility reduction in the region can be suppressed.
  • anneal in oxynitride in NO may be replaced with anneal in NO diluted with an inert gas.
  • a silicon oxide film as a color film formed first on a semiconductor substrate
  • a silicon nitride oxide film containing 3 at% or less of nitrogen at an interface with the substrate may be formed.
  • a high-k material film having a high dielectric constant may be stacked over the silicon nitride oxide film.
  • FIG. 7C shows a configuration in which films of hi gh_k (high dielectric constant) material are stacked.
  • the hi 81-1 ⁇ material has a significantly higher dielectric constant than silicon oxide.
  • a 0.58-nm-thick silicon oxide film 31 is formed on a surface of a silicon substrate 30 in an oxygen atmosphere at 750 ° C by a lamp annealing apparatus, and a gate oxide film is formed at room temperature by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced into the reactor (DP N). After that, an annealing treatment (RTNO) was performed in a 900 ° C NO gas atmosphere, and further an annealing treatment (RTA) was performed in a 1050 ° C nitrogen atmosphere.
  • RTNO annealing treatment
  • RTA annealing treatment
  • this nitrided oxide film was 0.80 nm. By adjusting the thickness of the underlying oxide film, plasma nitriding strength, NO gas annealing temperature, time, etc., it will be possible to further reduce the thickness.
  • oxide films such as A1, Hf, Zr, and their silicate oxide films
  • a high-k material film 32 such as that described above, a reaction between the semiconductor substrate and the high-k material can be prevented, and a gate insulating film having excellent reliability and driving ability can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　ゲート電極にイオン注入されるホウ素のゲート絶縁膜突き抜けを抑制し、チャネル領域の移動度の低下を抑制することのできる半導体装置の製造方法を提供する。　半導体装置の製造方法は、半導体基板の活性領域上にゲート絶縁層を形成する工程と、上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、窒素を導入したゲート絶縁層内の、表面側で高く、半導体基板との界面で低い窒素濃度分布を保つようにＮＯガス雰囲気中でのアニール処理を施す工程と、を含む。

Description

半導体装置の製造方法 技術分野
本発明は、 半導体装置の製造方法に関し、 特に窒素を含むゲート絶縁膜を有す る半導体装置の製造方法に関する。 背景技術
半導体集積回路装置の集積度の向上、 動作速度の向上のため、 構成要素である
MO S F E Tは小型化され、 ゲート絶縁 J3奠は薄膜化される。 ゲート絶縁膜上に形 成されるゲート電極は、 通常ポリシリコン層、 又はポリシリコン層とシリサイド 層の積層で形成される。 ポリシリコン層は、 通常ソース Zドレイン領域と同時に 不純物をイオン注入される。 表面チャネル型 nチャネル MO S F E Tのゲ一ト電 極、 ソース Zドレイン領域には n型不純物がイオン注入される。 表面チャネル型 pチャネル MO S F E Tのゲート電極、 ソース Zドレイン領域には P型不純物が イオン注入される。
- ケ^！^繊膜が薄くなると、一表面チャネル型 pチヤネル M O S F~-ErF- ^f— - 電極にイオン注入した P型不純物であるボロンがゲート絶縁膜を突き抜け、 チヤ ネル領域に達してしまう現象が生じる。 η型領域であるチャネル領域にポ口ンが 注入されると、 閾値を変動させるのみでなく、 移動度が劣化する。
ゲ一ト絶縁膜に窒素を導入することがボロンの突き抜けを抑制するために有効 であることが知られている。 酸化シリコン膜中へ窒素を導入するために、 ΝΗ 3 ガス、 N Oガス、 N 20ガス等の窒化性ガス雰囲気中で抵抗加熱やランプ加熱に よりシリコン基板を加熱する方法が知られている。 窒素プラズマを用い、 酸化シ リコン膜表面に、 より高濃度の窒素を導入する方法も知られている。
ゲ一ト絶縁膜が薄くなると、 ゲ一ト電極とチャネル領域との間にトンネル電流 が流れ、 ゲートリーク電流が増加する現象も知られている。 酸化シリコンのゲー ト絶縁 B莫 （の一部） に代え、 誘電率がより高い高誘電率絶縁膜を用いると、 反転 容量換算膜厚を薄く抑えつつ、 物理的膜厚を厚くし、 ゲートリーク電流を抑制す ることができる。窒ィ匕酸化シリコンは、一般的に酸化シリコンより誘電率が高く、 反転容量換算膜厚を抑えつつ、 物理的膜厚を厚くするのにも有効である。
特開 2 0 0 2 - 1 9 8 5 3 1号は、 シリコン基板上に形成した酸化シリコンの ゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入し、 次いで 8 0 0 °C 〜1 1 0 0 °C、 N 20雰囲気中でゲ一ト絶縁膜を酸化窒化ァニールすることによ り、 窒素を再分布させ、 均一な窒素濃度を有するゲート絶縁膜を形成することを 提案している。 6 a t %以上、 例えば 8 a t %、 1 0 a t %の均一な窒素濃度を 有するゲート絶縁膜を形成することにより、 寿命が長く、 信頼性が高いトランジ ス夕が得られると述べている。
ここで、 リモートプラズマ窒化とは、 基板を収容した処理室とは別のプラズマ 発生室内でマイク口波等により窒素プラズマを発生させ、 活性窒素を処理室に搬 送して窒化を行う処理である。
N 20雰囲気でァニールを行うと、 N 20ガスの一部は N 2, 02, NO等に分解 することが考えられ、 酸化膜厚増加量、 窒素濃度増加量のウェハ面内の均一性、 ウェハ間の均一性を制御することに問題が生じ得る。
特開 2 0 0 2 - 1 1 0 6 7 4号は、 S i基板側の界面近傍に窒素が入ると MO ラ— > ^夕の移動度が低下 ので S i基板界面近傍の窒素濃度を-抑制- 、 ゲートリーク電流を低減するため膜表面側に多くの窒素を導入することを提案す る。 あらかじめ窒素を導入したシリコン酸窒化膜に窒素ガスを用いたラジカル窒 化を行うことにより、表面から拡散する窒素流を抑制して、シリコン基板界面付近 への窒素の導入量を抑制し、膜表面の窒素濃度を高くすることを提案している。 発明の開示
本発明の目的は、 薄いゲート絶縁膜を有し、 特性の優れた MO S F E Tを有す る半導体装置の製造方法を提供することである。
本発明の他の目的は、 ゲート電極にイオン注入されるホウ素のゲート絶縁膜突 き抜けを抑制し、 かつチャネル領域の移動度の低下を抑制することのできる半導 体装置の製造方法を提供することである。
本発明の 1観点によれば、 半導体基板の活性領域上にゲ一ト絶縁層を形成する 工程と、 上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、 窒 素を導入したゲート絶縁層内の、 表面側で高く、 半導体基板との界面で低い窒素 濃度分布を保つように N Oガス雰囲気中でのァニール処理を施す工程と、 を含む 半導体装置の製造方法が提供される。 図面の簡単な説明
F I G s . 1 A〜 1 Fは、 本発明者が行った実験及びその結果を説明するため の断面図及びグラフである。
F I G s . 2 A〜 2 Dは、 本発明者が行った実験及びその結果を説明するため の断面図及びグラフである。
F I G s . 3 A、 3 Bは、 本発明者が行つたさらに他の実験の条件及び結果を 示す表及びグラフである。
F I G s . 4 A、 4 Bは、 本発明者が行ったさらに他の実験の条件及び結果を 示す表及びグラフである。
F I G s . 5 A〜 5 Dは、 本発明の実施例による半導体装置の製造方法を説明 するための半導体基板の断面図である。
F-I-G^r-6-Α - 6 Bは、 本発明者が ί亍つたさらに他の実験の^ ί牛及び結果を 示す表及びグラフである。 F I G s . 7 A, 7 B , 7 Cは、 リモートプラズマ 窒化装置、 デカップルド R F窒素プラズマ装置の構成を概略的に示す断面図、 お よび八ィ k材料を用いたゲート絶縁層の構成を概略的に示す断面図である。 発明を実施するための最良の形態
酸化シリコン膜に窒素を導入すると、 ゲート電極に対するボロンのイオン注入 において、 ボロンのゲート絶縁膜突き抜けを防止するのに有効である。 しかし、 ゲ一ト絶縁膜が薄くなるに従い、 ボロンの突き抜けを防止するのが困難になり、 ゲート絶縁 J莫とシリコン基板との界面にボロンが達するようになる。 チャネル領 域にボロンが達すると、 移動度を低下させる。 また、 界面におけるボロン濃度が 不均一になり易い。
s発生した活性窒素を酸ィヒシリコン膜又は酸化窒化シリコン膜に導入 することにより、 絶縁膜表面又は膜中にピークを持つ窒素濃度分布を得ることが できる。 このようなプラズマ窒化を用いることにより、 基板との界面における窒 素濃度を抑えつつ、 より多くの窒素を導入可能である。 高い窒素濃度はボロンの 突き抜け抑制に有効である。
又、 より多くの窒素を導入することにより、 絶縁膜の誘電率を大きくすること が可能である。 反転容量換算膜厚 (Te f f) を薄く抑えつつ、 物理的膜厚を厚 くすることにより、 ゲートのリーク電流抑制に有効となる。
絶縁膜とシリコン基板との界面における窒素濃度を低く押さえることにより、 チャネル領域における移動度の低下を抑制することができる。 又、 NBT I
(negative bias te即 erature instability) 特性の劣化を抑制するのに有効であ る。 なお、 NBT I特性は、 ストレスをかけて、 温度を上昇させた時の劣化特性 である。
窒素プラズマを基板から離れた場所で発生させ、 活性窒素を基板に導入する技 術は基板にダメージを与えないダメージフリーなプロセスと言われている。 本発明者は、 プラズマで発生した活性窒素をプラズマから離して配置したシリ コン基板の絶縁膜中に導入しても、 基板に何らかのダメージを与える可能性があ る一^^え—た T "こ ダメージを回復するためには、 窒素導入工程より高温でのデニ ール処理が有効であろう。 そこで、 ァニール処理による影響を調べた。
F I Gs. 1 A〜 1 Eは、 本発明者が行った実験のサンプルの作成工程を示す 断面図である。
F I G. 1 Aに示すように、 シリコン基板 1の表面に活性領域 4を覆うマスク を形成し、 シリコン基板 1に異方性エッチングを行い、 素子分離用トレンチ 2を 形成する。 素子分離用トレンチ 2を埋め込むように酸ィヒシリコン等の絶縁層を堆 積し、 シリコン基板 1表面上の不要の絶縁層を化学機械研磨 （CMP) により除 去することにより、 トレンチ内に絶縁膜を埋め込んだシャ口一トレンチアイソレ —シヨン （ST I) による素子分離領域 3を形成した。
F I G. IBに示すように、 965°Cの酸素雰囲気中でシリコン基板 1の活性 領域 4表面に厚さ 1. Onmのゲート酸化膜 5を形成した。
F I G. 1 Cに示すように、 1. 5 kWのマイクロ波によって励起した窒素プ ラズマから導出した活性窒素によって、 450°Cの雰囲気中でゲート絶縁膜 5に 窒素を導入した。 酸化シリコン膜表面に窒素が導入され、 窒化酸化シリコン膜 5 Xとなる。 活性窒素導入は、 米国カリフォルニア州サンタクララのアプライドマ テリアルズ社から入手可能であるリモートプラズマ窒化装置を用いた。
F I G. 7 Aは、 リモートプラズマ窒化装置の構成を概略的に示す. プラズマ 発生チャンバ 21には N2ガスが導入され、 窒素プラズマを発生させる. 窒素プ ラズマから活性窒素 （ラジカル） が発生し、 反応チャンバ 22内に供給される。 反応チャンバ 2には、 多数のランプを含むランプ加熱装置 23が備えられ、 ゥェ ハ 24を加熱できる。
F I G. IDに示すように、 1050°Cの窒素雰囲気中でァニール処理を行な レ 、 活性窒素導入により生じ得た基板のダメージを回復させた。 窒化酸化シリコ ン膜 5 Xは、 ァニール処理により窒化酸化シリコン膜 5 yとなる。
F I G. IEに示すように、 ゲート絶縁膜上に厚さ 100 nmの多結晶シリコ ン層を CVDで堆積し、レジストパターンを用いてパターニングすることにより、 ゲート長 0. 5 m〜l. 0 程度のゲート電極 6を形成した。 ゲート絶縁膜 5 yもパターニングされ、 ゲート絶縁膜 5 zとなった。
• ゲート電極-をパターニングした後、 P型不純物である Bをィ—オン注入し、 ェク ステンション領域 7を形成した。 その後、 ゲ一ト電極を覆うように基板上に厚さ 約 6 Onmの酸化シリコン膜を化学気相堆積 (CVD) により堆積し、 リアクテ ィブイオンエッチングを行い、 平坦面上の酸化シリコン膜を除去し、 ゲート電極 側壁上にのみサイドウォールスぺーサ 8を残した。
サイドゥォ一ルスぺーサ 8形成後、 さらに p型不純物 Bをイオン注入し、 高濃 度ソース/ドレイン領域 9を形成した。 イオン注入工程においては、 ゲート電極 6にも p型不純物 Bがイオン注入される。 その後、 層間絶縁膜を形成し、 ソ一ス ノドレイン領域、 ゲート電極を露出する開口を形成し、 電極を形成した。 このよ うにしてサンプル S 1を得た。
なお、 比較のため F I G. 1 Cに示す活性窒素導入工程の後、 F I G. IDに 示すァニール処理は行なわず、 F I G. IEに示すように、 MOSFETを形成 した比較用サンプル S 2も作成した。 F I G. IFは、 作成した 2種類の MOS FETの特性を示すグラフである。 図中横軸は、 ゲート電圧 Vgから閾値 V t hを差引いた Vg_V t hを単位 Vで 示す。 縦軸は、 相互コンダクタンス Gmに反転容量換算膜厚 Te f f を乗算し、 さらにチャネル領域の幅 Wと長さ Lの比 WZLを乗算した正規化相互コンダク夕 ンスを単位 m SXn mで示す。 相互コンダク夕ンスがゲート絶縁膜の厚さ及びチ ャネル領域の大きさに係わらず正規化される。
活性窒素導入後、 窒素雰囲気中 1050°Cでァニール処理を行なったサンプル S 1の特性 s 1は、 窒素雰囲気中のァニール処理を行なわなかったサンプル S 2 の特性 s 2と比べ、 ほぼ全領域でより高い相互コンダクタンスを示している。 ァ ニール処理により、 MOSFETの特性が向上したことが明らかである。 キヤリ ァの移動度が向上し、 飽和電流が向上したものと考えられる。
このようにして、 活性窒素の導入後ァニール処理を行なうことにより、 トラン ジス夕の特性が向上することが判明したが、 ァニール処理の条件によって特性向 上がどのように変化するかをさらに調べた。 ァニール処理の雰囲気として、 窒素 (N2)、 一酸化窒素 （NO)、 酸素 （〇2) を用いた。
先ず、 F I G. 1 Aに示す工程同様の工程により、 シリコン基板に素子分離領 域 3を形成- bこ τ F I G. 1 Bに示す工程同欉の工程により、 温度 965 °Cの O 2雰囲気中でシリコン基板表面を熱酸化し、 厚さ 1. 2nmのゲート酸化膜 5を 形成した。
その後、 F I G. 1 Cに示す工程と同様の窒化工程を基板温度 550°Cで行な つた。 窒素を導入した段階で、 ゲート絶縁膜の膜厚は、 エリプソメータによる測 定で 1. 457 nmであった。
F I G. 2Aに示すように、 第 3のサンプル S 3に対しては、 窒素導入後窒素 雰囲気中 1050°Cのァニール処理を行なった。 このァニール処理は、 不活性ガ ス中でのァニール処理である。
F I G. 2Bに示すように、 第 4のサンプル S 4に対しては、 窒素導入後 NO 雰囲気中 950°Cのァニール処理を行なった。 このァニール処理は酸化、 窒化を 伴うァニ一ル処理である。 その後、 窒素雰囲気中 1050°Cのァニール処理を行 なった。 この段階でエリプソメ一夕で測定したゲ一ト絶縁膜の膜厚は 1. 538 nmであった。 第 3のサンプルと較べると、 第 4のサンプルに対しては NO中の ァニール処理が追加されている。 NO中ァニール処理により増加した膜厚は 0. 081 nmであった。
F I G. 2Cに示すように、 第 5のサンカレ S 5に対しては、 窒素導入後酸素 (02) 雰囲気中 1000°Cのァニール処理を行った。 このァニール処理は、 酸 化を伴うァニール処理である。 その後、 窒素雰囲気中 1050°Cのァニール処理 を行なった。 第 3のサンプルと較べると、 第 5のサンプルに対しては 02中のァ ニール処理が追加されている。
なお、 各ァニール処理は、 ラピッドサ一マルアニール RTAにより行ない、 ご く短時間である。 その後、 第 1、 第 2のサンプル同様絶縁ゲート電極、 ソース Z ドレイン領域を形成した。
F I G. 2Dは、 作成した第 3、 第 4及び第 5のサンプルの特性を示すグラフ である。 横軸及び縦軸は F I G. 1 F同様である。
第 1のサンプルとゲ一ト絶縁膜の厚さ、 活性窒素導入時の温度が若干異なる第 3のサンプル S 3の特性 s 3は、 F I G. I Fの特性 s 1とほぼ同様であった。 活性窒素導入後 NO雰囲気中 950°Cの （窒化、 酸化） ァニール処理を行なった サ^^^の特性 s 4は、 明かな向上を示した。 活性窒素導入後酸素雰囲気中 1000°Cの （酸化） ァニール処理を行なったサンプル S 5の特性 s 5は、 両者 の中間の特性であった。
これらの結果をまとめると、 活性窒素導入後、 ァニール処理を行なうと相互コ ンダク夕ンスが向上することが明かである。 酸素雰囲気中でァニール処理を行つ ても、 窒素雰囲気中のァニール処理の場合と較べ相互コンダク夕ンスは向上する が、 さらにァニール処理を NO雰囲気中の窒化酸化ァニールで行なった時が最も 相互コンダク夕ンスが高くなる。
これは、 NO雰囲気中のァニールによれば、 基板側の界面近傍にシリコン一酸 素一窒素 （S i— O— N) 結合が効率よく形成されるためと、 発明者は考えてい る。
但し酸化性、 又は窒化酸化性雰囲気中でのァニール処理は、 基板の酸化、 又は 窒化酸化を生じさせ、 ゲート絶縁膜が厚くなる。 実効ゲ一ト絶縁膜厚 2 n m以下 を作成する場合、 膜厚増加の少ない NO雰囲気中のァニール処理 がより好ましいであろう。 NOガス雰囲気中でのァニール処理による絶縁膜厚の 増加は 0. 2 nm以下とすることが好ましい。 厚さ 1. 7 nm以下のゲ一ト絶縁 膜を得る場合、 初期の酸化膜厚は 1. 5 nm以下とすることが好ましい。
従来技術で述べたように、 シリコン酸窒化膜に活性窒素 （ラジカル） を導入す ることが提案されている。 本発明者は、 下記の 2種類の製造方法によって形成し たゲート絶縁膜を有する半導体装置において、 信頼性評価である TDDB (time dependent dielectric breakdown) の測定を行った。 （1)、 (2) の製造方法にお いて、 酸化膜厚，活性窒素導入， NO熱処理、 N2熱処理は順番が異なるが、 それぞ れの処理内容は同一のものである。
(1) 熱酸化膜を形成後に、 NOガス雰囲気で熱処理した後に、 活性窒素によつ て窒素を導入し、 しかる後に N2ガス雰囲気にて熱処理したゲート絶縁膜、 と
(2) 熱酸化膜を形成後、 活性窒素によって窒素を導入し、 しかる後に N〇ガス 雰囲気中で熱処理し、 更にそれよりも高温の N2ガス雰囲気にて熱処理したゲ一 ト絶縁膜。
上記測定にてストレス印加後に破壊判定基準以下であった歩留まりを比較する と、 （1う一のサンプルでは 0%であったが、 （·2) のサンプルでは 88%と両者に' 大きな差が生じた。
すなわち （2) のサンプルは、 （1) のサンプルとほぼ同様な絶縁膜中での窒素 分布を有するが，信頼性面での効果の差が大きい。この理由は活性窒素導入処理後 に行う NO雰囲気での熱処理によって、 基板側の界面近傍にシリコン一酸素—窒 素 （S i— 0— N) 結合が効率よく形成されるためと、 本発明者は考えている。 なお、 NOガス雰囲気中でのァニールの後、 更にそれより高温の N2ガス雰囲 気での熱処理を行ったのは、 NBT I特性を改善するためでぁリ、 必須の工程で はない。
プラズマ窒化装置として、 リモ一トプラズマ窒化装置の他、 同じ米国カリフォ ルニァ州サン夕クララのアプライドマテリアルズ社から入手可能なデカップルド R F窒素ブラズマ装置が知られている。
F I G. 7 Bは、 デカップルド R F窒素プラズマ装置の構成を概略的に示す。 この装置においては、 下部にサンプル 27を収容する反応室 25の頂部上に設け たコイル 26の RF励起により窒素プラズマを発生させる。 窒素プラズマは反応 室の上壁に沿う、 サンプル 27から離れた領域内にのみ発生する。 この装置を以 下 DP Nと略記する。
DPN窒化装置を用い、 2種類のサンプルを形成した。
F I G. 3 Aは、 2種類のサンプル S 6、 S 7及び比較用のサンプル S 8の作 成条件を示す。
先ず、 F I G. 1 A、 1 Bに示す工程と同様の工程により、 900°Cの酸素雰 囲気中で厚さ 0. 85 nmの酸ィ匕シリコン膜をランプアニール装置で成膜した。 その後、 DPN装置内で RF電力 700Wで窒素プラズマを励起し、 室温雰囲気 中で下方に配置した基板の酸化シリコン膜に活性窒素を導入した。
第 6のサンプル S 6に対しては、 活性窒素導入後、 1000°Cの減圧酸素雰囲 気中で酸化ァニール処理 （RT〇） を行なった後、 1050°Cの窒素雰囲気中で ァニール処理 （RTA) を行なった。
第 7のサンプル S 7に対しては、 活性窒素導入後、 950°Cの NOガス雰囲気 中で窒化酸化ァニール処理 （RTNO) を行ない、 続いて 1050°Cの窒素雰囲 気中でア^^ル処理 (RTA) -を行なった。 比較のため、 酸化シリコン膜—のみで ゲート電極を形成したサンプル S 8も 2種類作成した。
F I G. 3Bは、 これらのサンプルの測定結果を示す。 横軸が反転容量換算膜 厚 Te f f を単位 nmで示し、 縦軸がゲートリーク電流 I gを単位 (A/cm2) で示す。 酸化シリコン膜のみでゲート絶縁膜を形成したサンプルの特性 s 8は、 X印で示した 2点であり、 外揷すると直線のようになる。
第 6のサンプル S 6の特性 s 6は、 比較サンプル S 8の特性 s 8より下方にあ り、 ゲートリーク電流が減少できることを示している。
第 7のサンプル S 7の測定点 s 7は、 N〇中の窒化酸化ァニール処理であり、 酸化が抑えられ、 実効ゲート絶縁膜厚が測定点 s 6よりも薄くなつている。 又、 特性 s 8と比べ下方に存在し、 サンプル S 6同様ゲートリーク電流が低減できる ことを示している。
F I G. 3 Bの特性において、 ゲ一トリーク電流の低減度合いは 2つのサンプ ル S 6、 S 7でほぼ同等である。 サンプル S 7は、 実効ゲート絶縁膜厚を 0. 0 13nm薄くできている。 また、 相互コンダクタンス Gmも優れており、 半導体 装置の特性として、 ゲ一ト長 40 nmの MOSトランジスタにおいて飽和電流が 3. 6%向上できた。
さらに、 活性窒素を導入したゲート絶縁膜中で窒素がどのように分布するかを 2次イオン質量分析 （S IMS) によって調べた。 活性窒素導入装置としては D PNを用い、 活性窒素導入後のァニール処理を酸素雰囲気中、 NO雰囲気中の 2 種類で行なった。
F I G. 4 Aの表は、 2種類のサンプルの作成工程を概略的に示す。 第 9のサ ンプル S 9は、 900°Cの酸素雰囲気中で厚さ 0. 8 nmの酸ィ匕シリコン膜をラ ンプアニール装置によって成膜し、 700Wのデカップルド RF窒素プラズマに よって室温雰囲気中でゲ一ト酸化膜中に活性窒素を導入（D P N)した。その後、 1000°Cの減圧酸素雰囲気中でァニール処理 R TOを行ない、 続いて 105 0°Cの窒素雰囲気中でァニール処理 （RTA) を行なった。
第 10のサンプル S 10は、 第 9のサンプル S 9同様厚さ 0. 8nmの酸化シ リコン膜を形成し、 DPN装置により活性窒素を導入した後、 950°Cの NOガ ス雰囲気中のァニール処理 （RTNO) を行ない、 さらに 1·θ~^θ°〇窒素雰囲気 中のァニール処理 （RTA) を行なった。
F I G. 4Bは、 これら 2種類のサンプルの測定結果を示すグラフである。 横軸が表面からの深さを単位 nmで示し、 縦軸が測定された窒素濃度を単位 (a t oms/c c) で示す。 酸素雰囲気中でァニール処理を行なったサンプルの特 性 s 9は、 表面近傍においてより高いピーク値を有し、 深さと共に徐々に窒素濃 度は減少している。 測定範囲内で 1桁以上の窒素の濃度の変化を示しているがゲ ―ト絶縁膜とシリコン基板との界面が途中に存在する。
窒化酸化膜の膜厚は 1. 324nm、 窒素濃度のピークは 8. 6 a t %、 基板 との界面における窒素濃度は 3. 6 a t %であった。 界面での窒素濃度はピーク 窒素濃度の 1Z 2以下である。
活性窒素導入後 NO雰囲気中でァニール処理を行なったサンプル S 10の特性 s 10は、 表面側のピークが幾分平坦に広がっているように見えるが、 活性窒素 導入による窒素分布と N O雰囲気中のァニール処理による窒素分布とが含まれる はずである。 その後特性 s 9よりも若干高い窒素濃度を示しながら深さと共に減 少する傾向を示し、 ある程度深い位置からは特性 s 9とほぼ同様の分布である。 窒化酸化膜の膜厚は 1 . 1 7 4 nm、 窒素濃度のピークは 7 . 6 a t %、 基板 との界面における窒素濃度は 4. 9 a t %であった。 窒化酸化膜の厚さを増加さ せれば、 基板界面での窒素濃度をピーク窒素濃度の 1 / 2以下とすることも可能 であろう。 基板との界面における窒素濃度は、 いずれも 5 a t %以下である。 表面側での窒素濃度をより高く、 基板との界面での窒素濃度をより低くする観 点からは 02等の酸化性雰囲気中でのァニールがより好適であろう。 但し、 膜厚 の増加は窒化酸化性雰囲気中でのァニールより大きい。 窒ィヒ酸化膜の厚さを薄く 抑え、 優れた駆動能力を有するトランジスタを形成する観点からは、 NO等の窒 化酸化性雰囲気中でのァニールが好適であろう。
いずれの測定結果においても、窒素濃度はゲート絶縁膜表面側にピークを有し、 深さと共にシリコン基板との界面に向って減少を続けている。 従って、 ゲート絶 縁膜中に多量の窒素を導入し、 ボロンの突き抜けを有効に抑制できると共に、 シ リコン基板との界面における窒素濃度は、 好ましくは 5 a t %以下に、 抑制し、 チャネル領域における移動度の低下を抑制できることが分る。
さらに、 酸化シリコン膜の表面近傍のみに活性窒素が導入されることを期待し て、 デカップルド R Fプラズマの励起エネルギを 7 0 0 Wから 5 0 0 Wに下げた 条件で実験を行った。
F I G. 6 Aの表は、 3種類のサンプルの作成工程を概略的に示す。 第 1 1の サンプル S 1 1は、 9 0 0 °Cの酸素雰囲気中で厚さ 0 . 8 nmの酸ィ匕シリコン膜 をランプアニール装置によって成膜し、 5 0 0 Wのデカップルド R F窒素プラズ マによって室温雰囲気中、 バイアス電界なしでゲ一ト酸化膜中に活性窒素を導入 (D P N) した。 その後、 1 0 0 0 °Cの減圧酸素雰囲気中でァニール処理 （R T O) を行ない、 続いて 1 0 5 0 °Cの窒素雰囲気中でァニール処理 （R TA) を行 なった。
第 1 2のサンプル S 1 2は、 第 1 1のサンプル同様、 9 0 0 °Cの酸素雰囲気中 で厚さ 0 . 8 nmの酸化シリコン膜をランプアニール装置によって成膜し、 5 0 0 Wのデカップルド R F窒素プラズマによつて室温雰囲気中でゲ一ト酸化膜中に 活性窒素を導入 （DPN) した。 その後、 950°Cの減圧 NO雰囲気中でァニ一 ル処理 （RTNO) を行ない、 続いて 1050°Cの窒素雰囲気中でァニール処理 (RTA) を行なった。
第 13のサンプル S 13は、 第 11のサンプル同様、 900°Cの酸素雰囲気中 で厚さ 0. 8 nmの酸化シリコン膜をランプアニール装置によって成膜し、 50 0 Wのデカップルド R F窒素プラズマによって室温雰囲気中でゲ一ト酸化膜中に 活性窒素を導入 （DPN) した。 その後、 1000°Cの減圧酸素雰囲気中でァニ —ル処理 （RTO) を行ない、 続いて 950°Cの減圧 NO雰囲気中でァニール処 理 （RTNO) を行ない、 さらに 1050°Cの窒素雰囲気中でァニール処理 （R TA) を行なった。 NO雰囲気中のァニールの後、 さらに高温で RTAを行なう のは、 NB T I特性の改善のためであり、 必須の工程ではない。
F I G. 6Bは、 これら 3種類のサンプルの測定結果を示すグラフである。 横 軸が表面からの深さを単位 nmで示し、 縦軸が測定された窒素濃度を単位
^atoms/cc)で示す。
酸素雰囲気中でァニール処理を行った第 11のサンプル S 11の特性 s 11は、 -表面近傍においてより高いピーク値を有 、 深さと共に徐々に窒素濃度は減少し ている。 測定範囲内で 1桁以上の窒素濃度変化を示している。 ゲート絶縁膜とシ リコン基板との界面が途中に存在する。
窒ィ匕酸化膜の膜厚は 1. 189nm、 窒素濃度のピークは 7. 5 a t %、 基板 との界面における窒素濃度は 2. 2 a こであった。 界面での窒素濃度は、 ピ一 ク窒素濃度の 1 2以下である。
活性窒素導入後、 NO雰囲気中でァニール処理を行なった第 12のサンプル S 12の特性 s 12は、 表面近傍のピークが幾分増加し、 広がっている。 その後、 特性 S 11よりも若干高い窒素濃度を示しながら、 深さと共に減少する傾向を示 すが、 界面に近づくと窒素量が増加して、 表面と界面近傍とで 2つのピークを有 する特徴的な分布を示す。 NO雰囲気中のァニール処理は、 基板との界面近傍に 窒素を導入する傾向があるようである。
窒化酸化膜の膜厚は 1. 170 nm、 窒素濃度のピ一クは 7. 8 a t %、 基板 との界面における窒素濃度は 4. 8 a t %であった。
活性窒素導入後、 酸素雰囲気のァニールに続いて NO雰囲気のァニールを行な つた第 1 3のサンプル S 1 3の特性 s 1 3は、 表面側のピークは酸素ァニールの サンプルの特性 s 1 1と同等である。 s 1 1の特性と差があるように見えるが、 2次イオン質量分析 （S I M S ) の測定誤差内の違いである。 界面に近づくと窒 素量が増加して、 NO雰囲気中で界面が効果的に窒化されていることが確認でき る。
窒化酸化膜の膜厚は 1 . 1 5 7 nm、 窒素濃度のピークは 7 . 4 a t %、 基板 との界面における窒素濃度は 2 . 4 a t %であった。
活性窒素導入後、 NO雰囲気中でァニール処理を行い、 特性を改善しても、 基 板との界面での窒素濃度は 5 a t %以下に抑えることができる。 条件を選択する ことにより、 界面での窒素濃度を表面での窒素濃度の 1 / 2以下にすることも可 能である。 サンプル S 1 2 , S 1 3の特性 s 1 2、 s 1 3から、 活性窒素導入 による窒素分布と NO雰囲気中のァニール処理による窒素分布とをそれぞれ制御 することにより、 種々の窒素分布を実現できることが判る。 活性窒素導入による 鋭い分布形状を余り崩すことなく、 N〇雰囲気中ァニールにより界面近傍に窒素 を導入することも可能である。 ゲー卜絶縁膜表面と基板との界面-とで異なる要請 による異なる窒素濃度を実現することも容易になる。
F I G. 5 A〜5 Dは、 以上の実験結果に基づいた、 本発明の実施例による半 導体装置の製造方法を示す断面図である。
F I G. 5 Aに示すように、 シリコン基板 1に S T Iによる素子分離領域 3を 形成する。 S T Iの素子分離領域で画定された活性領域中に所望のイオン注入を 行ない、 n型ゥエル 4 n、 p型ゥエル 4 pを形成する。 なお、 2つのゥエルのみ を示すが、 同時に複数のゥエルが形成される。
露出しているシリコン基板表面に 8 0 0 °Cのパイロジェニック酸化を行ない、 厚さ 7 nmの酸ィ匕シリコン膜 1 1を形成する。 なお、 パイロジェック酸ィ匕は酸素 中で水素を燃焼させた雰囲気により酸ィ匕を行なう方法である。 厚さ 7 nmのゲ一 ト酸ィヒ膜は、 動作電圧 3 V程度の MO S F E Tを作成するためのゲート絶縁膜と なる。 低電圧動作をさせる MO SFETを作成する活性領域においては、 成長した酸 化シリコン膜 11をエッチングで除去する。 965°Cの酸素雰囲気中でドライ酸 化を行ない、 厚さ 1. 2 nmの酸化シリコン膜 12を形成する。 厚さ 1. 2 nm のゲート酸化膜は、 たとえば動作電圧 1〜1. 2V程度のMOSFETを作成す るためのゲ一ト絶縁膜となる。 なお、 シリコン基板表面に自然酸化膜が存在する 場合、 水素ラジカル等の還元性雰囲気で自然酸化膜を除去してもよい。 清浄なシ リコン表面を酸化することにより良質の酸化シリコン膜を形成できる。
2種類の厚さを有するゲート絶縁層を形成する場合を説明したが、 3種類以上 の厚さのゲート絶縁層を形成してもよい。
この酸化により先に形成した厚い酸化シリコン膜 11も若干成長する。 薄いゲ —ト絶縁膜 12を有するゥエルも n型及び p型が形成される。
F I G. 5 Bに示すように、 1. 5 kWのマイクロ波によって得られた RPN 窒素プラズマにより、 550°Cの雰囲気中でゲート絶縁膜 11、 12に活性窒素 を導入する。 活性窒素を導入され、 ゲート絶縁膜は窒ィ匕酸化シリコン膜 11 x、 12 Xとなる。
F I G. 5 Cに示すように、 950°Cの N〇ガス雰囲気中でァニール処理を行 な一う。 N〇ガヌにより、ゲート絶縁膜はさらに酸窒化され、ダメージが回復する。· - このようにして、 ゲート絶縁膜 l ly、 12yが形成される。 引き続き、 NBT I特性の劣化を抑制する等のために、 窒素雰囲気中でさらに高温のァニール処理 を行なってもよい。
その後、 ゲ一ト絶縁膜上に厚さ 100 nmの多結晶シリコン層を形成し、 レジ ストパターンを用いて所望のゲート長にパタ一ニングする。 薄いゲート絶縁膜 1 2 yの上には、 ゲート長 40 nmのゲート電極を形成する。
図 5 Dに示すように、 パターニングしたゲート電極及び nチャネル領域、 pチ ャネル領域を選択するレジストマスクをマスクとし、 n型不純物、 p型不純物の イオン注入を行ない、 エクステンション領域 7 p、 7 nを作成する。 その後、 厚 さ約 6 Onmの酸化シリコン膜を堆積し、 R I Eを行なうことによりサイドウォ 一ルスぺーサ 8を形成する。 サイドウオールスぺーサを有するゲート電極及び n チャネル領域、 pチャネル領域を分離するレジストマスクを用い、 n型不純物、 P型不純物をイオン注入し、 ソースノドレイン領域 9 n、 9 pを形成する。 その後、 必要に応じて露出しているシリコン表面にシリサイド化を行ない、 層 間絶縁膜で覆う。 層間絶縁膜 2に開口を形成し、 引出しプラグを形成し、 さらに 必要な配線、 層間絶縁膜の形成を行なう。
このようにして、 薄いゲート絶縁層と厚いゲート絶縁層を有し、 薄いゲート絶 縁層においてもボロンの突き抜けを抑制し、 かつチヤネル領域の移動度の低下を 抑制した CMOS集積回路を形成する。
このような工程により、 2nm以下、 特に 1. 7 nm以下の薄い実効ゲート絶 縁膜厚を有し、 ボロン突き抜けを防止でき、 かつチャネル領域の移動度低減を抑 制することのできる半導体装置が形成される。
このように、 上述の実施例によれば、 ゲ一ト絶縁膜中に表面側で高く、 シリコ ン基板との界面で低い窒素濃度を導入し、 ボロンのゲート絶縁膜突き抜けを抑制 し、 かつチャネル領域における移動度低減を抑制できる。
以上実施例に沿って本発明を説明したが、 本発明はこれらに限定されるもので はない。 例えば、 目的に応じて、 NO中の窒化酸化ァニールに代え、 不活性ガス で希釈した NO中のァニールなどを用いてもよい。 半導体基板上に初めに形成す ^色緣膜として酸化シリコン膜に代え、 基板との界面で 3 a t %以下の窒素を含 む窒化酸化シリコン膜を形成してもよい。 窒化酸化シリコン膜上に高い誘電率を 有するハイ k材料の膜を積層してもよい。
F I G. 7Cは、 h i gh_k (高誘電率） 材料の膜を積層した構成を示す。 h i 81 ー1^材料は、 酸化シリコンより著しく大きな誘電率を有する。 例えば、 シリコン基板 30表面に、 750°Cの酸素雰囲気中で厚さ 0. 58nmの酸化シ リコン膜 31をランプアニール装置によって成膜し、 500Wのデカップルド R F窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入 （DP N) した。 その後、 900°Cの NOガス雰囲気中のァニール処理 （RTNO) を 行ない、 さらに 1050°C窒素雰囲気中のァニール処理 （RTA) を行なった。 この窒化酸化膜厚は、 0. 80 nmであった。下地酸化膜厚、プラズマ窒化強度、 NOガスァニール温度、時間等の調整で、さらに薄膜化することも可能であろう。 この酸化窒化膜上に、 A 1, Hf, Z r等の酸化膜、 それらの酸化シリケート膜 等のハイ k材料膜 3 2を形成することで、 半導体基板とハイ k材料との反応を防 止し、 かつ信頼性および駆動能力の優れたゲート絶縁膜を提供できる。
その他種々の変更、 修飾、 組み合わせ、 等が可能なことは当業者に自明であろ ラ。 産業上の利用の可能性
微細化の進んだ M O Sトランジスタの製造に適している。

Claims

請求の範囲
1 . 半導体基板の活性領域上にゲート絶縁層を形成する工程と、
上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、 次いで、 前記半導体基板に N Oガス雰囲気中でのァニール処理を施す工程と、 を含む半導体装置の製造方法。
2 . 前記活性窒素は、 ラジカル窒素又はプラズマから発生した窒素である請求 の範囲 1記載の半導体装置の製造方法。
3 . さらに、 前記 N〇ガス雰囲気中でのァニ一ル処理の後、 より高温での不活 性ガス中でのァニール処理を施す工程を含む請求の範囲 1記載の半導体装置の製 造方法。
4. 前記 NOガス雰囲気中でのァニール処理によるゲ一ト絶縁膜の膜厚増加は 0 . 2 n m以下である請求の範囲 1記載の半導体装置の製造方法。
5 . 前記 NOガス雰囲気中でのァニール処理は、 活性窒素によって窒素を導入 する工程における基板温度よりも高温の N Oガス雰囲気中で行なわれる請求の範 囲 1記載の半導体装置の製造方法。
6 . 前記 N Oガス雰囲気中でのァニール処理は、 N 2、 A r、 H eのいずれか を含む不活性ガスで希釈された NOガス雰囲気中で行なわれる請求の範囲 1記載 の半導体装置の製造方法。
7 . さらに、 前記 NOガス雰囲気中でのァニール処理の前に、 酸素雰囲気中ま たは不活性ガスで希釈した酸素雰囲気中でァニールを行う工程を含む請求の範囲 1記載の半導体装置の製造方法。
8 . 前記活性領域上に形成するゲート絶縁層は、 前記半導体基板表面を熱酸化 して形成する絶縁層であり、 厚さ 1 . 5 nm以下である請求の範囲 1記載の半導 体装置の製造方法。
9 . 前記ゲート絶縁層は、 前記半導体基板との界面で 3 a t %以下の微量の窒 素を含む酸窒化層である請求の範囲 1記載の半導体装置の製造方法。
1 0 . 前記 NOガス雰囲気中でのァニール処理後の、 前記ゲート絶縁層の半導 体基板との界面での窒素濃度は、 5 a t %以下である請求の範囲 1記載の半導体 装置の製造方法。
1 1 . 前記半導体基板表面を熱酸化する工程の前に、 半導体基板を還元性雰囲 気中でァニール処理し、 自然酸化膜を除去する工程を含む請求の範囲 1記載の半 導体装置の製造方法。
1 2 . 前記半導体基板の活性領域上にゲート絶縁層を^成する工程は、 領域に より厚さ-の異なる絶縁層を形成する-請求の範囲 1記載の半導体装置の製造方法
PCT/JP2004/006213 2003-04-30 2004-04-28 半導体装置の製造方法 WO2004097925A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005505936A JP5121142B2 (ja) 2003-04-30 2004-04-28 半導体装置の製造方法
US11/107,781 US7514376B2 (en) 2003-04-30 2005-04-18 Manufacture of semiconductor device having nitridized insulating film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2003/005561 WO2004097922A1 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法
JPPCT/JP03/05561 2003-04-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/107,781 Continuation US7514376B2 (en) 2003-04-30 2005-04-18 Manufacture of semiconductor device having nitridized insulating film

Publications (1)

Publication Number Publication Date
WO2004097925A1 true WO2004097925A1 (ja) 2004-11-11

Family

ID=33398149

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2003/005561 WO2004097922A1 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法
PCT/JP2004/006213 WO2004097925A1 (ja) 2003-04-30 2004-04-28 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005561 WO2004097922A1 (ja) 2003-04-30 2003-04-30 半導体装置の製造方法

Country Status (3)

Country Link
KR (1) KR100627219B1 (ja)
CN (1) CN100487877C (ja)
WO (2) WO2004097922A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066503A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006203038A (ja) * 2005-01-21 2006-08-03 Fujitsu Ltd 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置
JP2008539592A (ja) * 2005-04-29 2008-11-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス
JP2009152390A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456732B (zh) * 2010-10-19 2014-10-08 格科微电子（上海）有限公司 Mos晶体管及其制造方法、cmos图像传感器
CN110233095B (zh) * 2018-03-05 2021-11-23 中芯国际集成电路制造(上海)有限公司 栅介质层、场效应管的制造方法及场效应管器件
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程
CN116031141A (zh) * 2022-12-25 2023-04-28 北京屹唐半导体科技股份有限公司 工件处理方法、工件处理设备及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228522A (ja) * 1999-02-08 2000-08-15 Fujitsu Ltd 半導体装置の製造方法
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
JP2002151684A (ja) * 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
JP2003133550A (ja) * 2001-07-18 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228522A (ja) * 1999-02-08 2000-08-15 Fujitsu Ltd 半導体装置の製造方法
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIU C.H. ET AL: "Extending the reliability scaling limit of gate dielectrics through remote plasma nitridation of N2O-grown oxides and NO RTA treatment", 2002 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM PROCEEDINGS 40TH ANNUAL, 2002, pages 268 - 271, XP010589236 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066503A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006203038A (ja) * 2005-01-21 2006-08-03 Fujitsu Ltd 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置
US7696107B2 (en) 2005-01-21 2010-04-13 Fujitsu Microelectronics Limited Nitride film forming method, semiconductor device fabrication method, capacitor fabrication method and nitride film forming apparatus
JP4554378B2 (ja) * 2005-01-21 2010-09-29 富士通セミコンダクター株式会社 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法
US7951727B2 (en) 2005-01-21 2011-05-31 Fujitsu Semiconductor Limited Capacitor fabrication method
JP2008539592A (ja) * 2005-04-29 2008-11-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス
JP2009152390A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2004097922A1 (ja) 2004-11-11
CN1701426A (zh) 2005-11-23
KR100627219B1 (ko) 2006-09-25
CN100487877C (zh) 2009-05-13
KR20060004649A (ko) 2006-01-12

Similar Documents

Publication Publication Date Title
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US7759260B2 (en) Selective nitridation of gate oxides
JP5070702B2 (ja) 半導体装置の製造方法及び製造装置
US8188547B2 (en) Semiconductor device with complementary transistors that include hafnium-containing gate insulators and metal gate electrodes
US8673757B2 (en) Structure and method for using high-k material as an etch stop layer in dual stress layer process
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
US20030057432A1 (en) Ultrathin high-k gate dielectric with favorable interface properties for improved semiconductor device performance
US20070023842A1 (en) Semiconductor devices having different gate dielectric layers and methods of manufacturing the same
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
US20060024879A1 (en) Selectively strained MOSFETs to improve drive current
US7883974B2 (en) Method of manufacturing semiconductor device
WO2004004014A1 (ja) 半導体装置およびその製造方法
JP2004311739A (ja) 半導体装置の製造方法および半導体装置
KR101078498B1 (ko) 절연체 박막의 제조 방법
US7939396B2 (en) Base oxide engineering for high-K gate stacks
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
JP2005064317A (ja) 半導体装置
WO2004097925A1 (ja) 半導体装置の製造方法
US20090057786A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002110674A (ja) 半導体装置及びその製造方法
JP2004281494A (ja) 半導体装置の製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP5121142B2 (ja) 半導体装置の製造方法
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2009038229A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048009227

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057005974

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11107781

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005505936

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 1020057005974

Country of ref document: KR

122 Ep: pct application non-entry in european phase