CN110233095B - 栅介质层、场效应管的制造方法及场效应管器件 - Google Patents

栅介质层、场效应管的制造方法及场效应管器件 Download PDF

Info

Publication number
CN110233095B
CN110233095B CN201810179008.7A CN201810179008A CN110233095B CN 110233095 B CN110233095 B CN 110233095B CN 201810179008 A CN201810179008 A CN 201810179008A CN 110233095 B CN110233095 B CN 110233095B
Authority
CN
China
Prior art keywords
dielectric layer
gate dielectric
nitrogen
manufacturing
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810179008.7A
Other languages
English (en)
Other versions
CN110233095A (zh
Inventor
许所昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810179008.7A priority Critical patent/CN110233095B/zh
Publication of CN110233095A publication Critical patent/CN110233095A/zh
Application granted granted Critical
Publication of CN110233095B publication Critical patent/CN110233095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors

Abstract

本发明提供了一种在高k介质层金属栅极(HKMG)整合工艺中，改善栅介质层中氮原子分布的方法，通过在对栅介质层掺氮处理后增加湿法刻蚀工艺，去除其一定厚度的表面部分，使其新裸露出的表面氮原子浓度大于原始表面氮原子浓度，从而改善氮原子在栅介质层表面的浓度分布，避免了因掺氮后阈值电压漂移过大影响功函数的调节。

Description

栅介质层、场效应管的制造方法及场效应管器件
技术领域
本发明涉及半导体工艺领域，更详细地说，本发明涉及一种高k介质层金属栅极整合工艺中栅介质层的制造方法。
背景技术
目前高k介质层金属栅极(HKMG)整合工艺中，使用金属栅极来调制有效功函数。如何在后续的高温过程中阻止金属栅极中的金属原子穿过阻挡层(Barrier layer)扩散至栅介质层中，造成有效功函数的漂移，是制备工艺中需要考虑的一个问题。
例如，现有技术中通常采用在沉积氧化铪栅介质层后进行掺氮处理以阻止钛铝合金栅极中铝原子的扩散，降低阈值电压(Vt)的异常值比例，提高器件的高温工作寿命。为满足该需求，通常需要掺入较高浓度的氮，导致器件的阈值电压增大过多，不利于功函数调节。
因此，本领域的技术人员致力于寻找一种对于栅结构的处理工艺，既能满足防止金属原子向栅介质层扩散的要求，又能减少掺氮对于阈值电压的影响。
发明内容
鉴于现有技术的以上问题，本发明所要解决的技术问题为提供一种制备栅介质层的方法，既能够满足阻止铝原子扩散的浓度需求，又可以减少掺氮对于阈值电压的影响。
为了解决上述问题，本发明首先提供了一种栅介质层的制造方法，包括以下步骤：
步骤一形成栅介质层；
步骤二对所述栅介质层进行掺氮处理；
步骤三去除一定厚度的所述栅介质层，使其新裸露出的表面氮原子浓度大于其原始表面氮原子浓度。
在完成掺氮处理之后栅介质层中，表面部分的氮原子浓度往往并不比其内部氮原子浓度高。而氮原子在栅介质层界面处的浓度分布，对阈值电压有很大影响，相应地，其在本体内部的氮原子贡献则较小。因此，在本发明提供的技术方案中，通过在掺氮处理后去除栅介质层表面一定厚度的扩散层，将内部氮原子浓度较高的部分裸露出来，从而改善栅介质层表面氮原子的分布情况，减少阈值电压的漂移，提高器件性能。
应当理解的是，本发明中对于栅介质层表面部分的去除旨在改变其裸露表面的氮原子浓度分布，任何使得栅介质层中氮原子向裸露表面集中的去除方法均应理解为未超出本发明的主旨范围。
在本发明的优选技术方案中，所述步骤三中去除的所述栅介质层厚度为0.5T～1.5T，T为所述栅介质层中氮原子浓度峰值处的厚度,可通过测量得到。移除的厚度进一步优选为0.7～1.3T，0.8～1.2T，0.9～1.1T，0.95～1.05T。
在本发明的优选技术方案中，采用基于扩散原理的掺氮方法进行所述掺氮处理。优选地采用去耦等离子体氮化(DPN)方法进行所述掺氮处理。
在本发明的优选技术方案中，采用次级离子质谱法(SIMS，Secondary Ion MassSpectroscopy)测量所述氮原子浓度峰值处的厚度T。
在本发明的优选技术方案中，所述栅介质层为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。该栅介质层优选采用氧化铪材料。
在本发明的优选技术方案中，所述步骤三中采用湿法刻蚀去除一定厚度的所述栅介质层。
进一步地，在本优选技术方案中，当所述栅介质层材料为氧化铪时，所述湿法刻蚀可采用氢氟酸、稀氢氟酸溶液、食人鱼溶液(Piranha Solution，或称浓硫酸双氧水混合液SPM)中的一种或几种作为蚀刻剂。优选地，采用稀氢氟酸溶液作为刻蚀剂；进一步优选地，采用HF：H2O＝1:50～1:1000的稀氢氟酸溶液。
需要说明的是，所述氢氟酸是指高纯度40％氢氟酸试剂，稀氢氟酸溶液是指氢氟酸与去离子水按一定体积配比混合所得的稀溶液。所述食人鱼溶液或SPM洗剂是指硫酸、双氧水按一定配比混合所得的强氧化性强酸性蚀刻溶液。
本发明还提供了一种场效应晶体管的制造方法，其包括上述栅介质层的制造方法，在制造完成所述栅介质层之后，还包括：
步骤四在所述栅介质层上方形成阻挡层；
步骤五在所述阻挡层上方形成金属栅极。
进一步地，在本优选技术方案中，当采用HKMG工艺制备N型场效应晶体管时，所述金属栅极层的材料选用金属铝、钽铝合金或钛铝合金，由于铝、钽铝合金或钛铝合金中铝原子极易向栅介质层扩散，因此，需要相应添加阻挡层，该阻挡层的材料可以是氮化钛(TiN)、氮化钽(TaN)中的一种或多种。
本发明还提供了采用上述方法制得的场效应晶体管。
此外，作为本发明的一种优选实施方法，本发明还提供了一种栅介质层的制造方法，包括：
形成栅介质层；
对所述栅介质层进行掺氮处理；
确定所述栅介质层中氮原子浓度峰值处的位置；
蚀刻所述栅介质层，直至其露出氮原子浓度峰值处的表面。
本发明还提供了一种高k电介质-金属栅极场效应晶体管，该晶体管结构包括栅介质层、阻挡层和金属栅极，所述栅介质层为掺杂有氮原子的介电层，所述阻挡层设置于所述栅介质层和所述金属栅极之间，用于阻挡所述金属栅极的金属原子向所述栅介质层的扩散，所述栅介质层中氮原子层浓度的峰值位于所述栅介质层与所述阻挡层的界面处。
需要说明的是，“氮原子层浓度的峰值位于所述栅介质层与所述阻挡层的界面处”允许一定比例的偏差，任何由扩散方法获得，使栅介质层内氮原子呈高斯分布，且该峰值处靠近栅介质层和阻挡层界面处的形式均应理解为符合该描述。
发明效果
1.采用去除表面部分介质层的方法改善栅介质层表面的氮原子的分布，在防止金属原子扩散的同时，避免因掺氮后阈值电压漂移过大，影响功函数的调节。
2.采用SIMS方法准确测量栅介质层内部的氮原子分布情况，根据测量结果精确刻蚀一定厚度的栅介质层，使得栅介质层内氮原子分布最大程度地向表面富集。
3.采用湿法刻蚀栅介质层内部，调整刻蚀剂氢氟酸的浓度，并配合其他刻蚀剂或清洗剂，实现刻蚀速度可控。此外，可结合确定的最大氮原子掺杂厚度的数值，确定刻蚀时间，对于刻蚀厚度可控制得更加精确。
附图说明
图1是本发明的一个实施例中加工方法的目标结构示意图；
图2是图1实施例中沉积栅介电层后的栅极结构示意图；
图3是图1实施例中完成掺氮处理后的栅极结构示意图；
图4是图3中栅介电层中氮原子的浓度分布示意图，图中深度为0的位置为栅介电层上表面处；
图5是本发明另一实施例中栅极结构加工方法流程图。
具体实施方式
如背景技术所述，现有技术中在对栅介质层掺氮处理后，直接在其基础上进行下一步沉积，这将导致需要在掺杂步骤引入较大量的氮原子，使得阈值电压增大过多从而影响功函数调节。理论计算表明，氮原子在氧化铪与氮化钛界面处的分布情况，对阈值电压有很大的影响，因此，实际对于功函数调节起决定作用的为栅介质层界面处的氮掺杂浓度，本体内部的氮原子对其贡献较小。因此，本发明提供的方法通过在掺氮处理完成后去除栅介质层表面一定厚度的扩散层，将内部氮原子浓度较高的部分露出来，从而改善栅介质层表面氮原子的分布情况，减少阈值电压的漂移，提高器件性能。
以下，一边参照附图一边大致说明本发明的优选实施方式。另外，本发明的实施方式并不限定于下述实施方式，能够采用在本发明的技术构思范围内的各种各样的实施方式。
实施例1
本实施例首先提供了一种采用高k介电层金属栅极工艺加工N型场效应晶体管的方法，最终目标形成的栅极结构如图1所示，本实施例中，栅介质层采用高介电常数的氧化铪材料替换传统的氧化硅材料，阻挡层采用氮化钛材料，金属栅极采用钛铝合金。
本实施例提供的制造方法包括以下步骤：
1.沉积氧化铪栅介电层
本实施例所提供的栅介电层的制造加工方法首先获得如图2所示的栅极结构，即在界面层之上形成栅介电层，其他可选的栅介质层材料包括但不限于氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。
需要注意的是，使用本实施例中制造方法制备栅介电层，在首次沉积栅介电层时，由于后续步骤中需要去除一定厚度的栅介电层，为了保证栅介电层的介电性能，减少栅极漏电量，技术人员可以在沉积时预留出为后续刻蚀步骤准备的厚度余量。
2.DPN掺氮处理
在完成栅介电层的沉积之后，掺氮对于该栅介电层进行掺氮处理。本发明中采用去耦等离子体氮化(DPN)掺氮工艺进行该掺氮处理，将氧化铪中部分氧原子位置替换为氮原子，得到氮氧化铪介电层，如图3所示，DPN掺氮工艺得到的栅介电层中氮的浓度分布随深度呈高斯分布。
需要说明的是，虽然本发明中采用去耦等离子氮化方法对栅介电层进行掺氮处理，技术人员还可以根据实际情况选择其他各种掺氮工艺实现，包括快速热掺氮(RTN)、炉中掺氮、远距离等离子掺氮(RPN)、阱注入等。应当理解的是，无论选择何种掺氮工艺，只要其掺氮浓度峰值位于栅介电层本体内部，均可采用本发明提供的方法进行氮原子分布的优化，以提高表面氮原子浓度在调整阈值电压方面发挥的作用。
3.采用次级离子质谱法测量掺氮峰值深度
采用SIMS测量并归一化处理后，得到其氮原子浓度具体分布情况如图4所示，其中，栅介质层表面的氮原子浓度分布已经过归一化处理。由图4可知，栅介电层表面氮原子浓度较低，远远小于其内部部分位置的氮原子浓度。通过对曲线拟合得到其高斯分布的中心峰值位置，该位置的深度即为T1，本实施例中
Figure BDA0001588196510000051
4.湿法刻蚀栅介电层表面
如图4所示，掺杂完成后的栅介电层内部氮原子浓度呈高斯分布，为了改善其表面氮原子分布，使得氮原子主要分布在氧化铪表面处，需要刻蚀一定厚度的栅介电层表面。在本实施例中，该刻蚀厚度选择为
Figure BDA0001588196510000052
需要说明的是，虽然由于湿法刻蚀刻蚀速率可控性好、刻蚀后表面平整的特点，本实施例中采用湿法刻蚀作为去除一定厚度栅介电层的方法，但本领域技术人员依然可以根据实际需要选取合适的栅介电层的去除方法，只要能够精确地对一定厚度的栅介电层进行去除并使表面新露出的表面氮原子浓度符合要求即可。
此外，由于真正决定氮原子在栅介质层界面处具体浓度分布的是阈值电压的大小，而阈值电压是需要根据实际情况进行调节的，因此，刻蚀深度的选择并不局限于本实施例中给出的将栅介电层直接刻蚀至浓度峰值厚度位置的情况，也可以根据实际需要的阈值电压对刻蚀厚度进行改变，只要能够提高表面氮原子浓度，更好地发挥表面氮原子对于阈值电压的调节作用即可。
本实施例中，采用湿法刻蚀对栅介电层进行一定厚度的去除。在本发明中优选使用湿法刻蚀主要原因在于其操作简便，对设备要求较低且对于栅介质层的刻蚀无各向异性要求。
各种蚀刻剂和清洗剂对于氧化铪的刻蚀速率如下表所示：
Figure BDA0001588196510000061
表1
本实施例中，在室温条件下，将掺氮完成的栅介电层浸入500:1的稀氢氟酸中，保持60s后取出，并采用SC1清洗剂(APM洗剂)清洗表面后，吹干备用。
需要说明的是，虽然本实施例中所选用的蚀刻剂为500:1的稀氢氟酸，但技术人员可以根据所需要刻蚀厚度的不同等实际情况，折衷考虑刻蚀精度和刻蚀效率的需求，以选择合适的蚀刻剂种类。
5.生长氮化钛阻挡层
本实施例中采用氮化钛作为阻挡层，以减少金属栅极与栅介质层中的固有扩散，技术人员可以根据实际金属栅极和栅介质层所选材料的不同，选择合适的阻挡层材料，且该材料种类的简单变换未超出本发明的主旨。
6.制作钛铝合金金属栅极，最终得到如图1所示的栅极结构。
本实施例还提供了上述方法制得的场效应管，该场效应管的栅极结构制备方法中由于将刻蚀厚度选择为T1，因此步骤4中将刻蚀至高斯分布的中心位置，即最终栅介质层与阻挡层界面处的氮原子浓度是整个栅介质层不同深度位置中的最大值。此时，氮原子集中分布于栅介质层的表面，一方面表面高浓度氮掺杂的氧化铪可防止来自金属原子向其内部扩散，另一方面集中分布于表面的氮原子又不会太大程度地增大阈值电压的漂移，有利于功函数的调节，进而提高了器件性能。
实施例2
本实施例提供了一种栅介质层的制造方法，其流程如图5所示，包括以下步骤：
1.沉积氧化铪栅介电层
2.DPN掺氮处理
3.湿法刻蚀栅介电层表面
其中，本实施例所采用的栅介电层沉积工艺以及DPN掺氮工艺与实施例1中完全相同，由于DPN工艺在参数确定的条件下，对于同种材料进行掺杂处理后，其内部氮原子的掺杂深度及其分布均基本不变。因此，在DPN掺氮处理步骤完成后，所得到的栅介电层表面氮原子浓度分布依旧如图4所示。
本实施例所提供的栅介质层的制造方法与实施例1中的主要区别在于：本实施例中栅介质层的去除厚度为
Figure BDA0001588196510000071
由于栅介质层表面的氮原子浓度分布依据扩散原理形成，其分布曲线接近高斯分布。根据高斯分布的“3σ”原则，当栅介质层去除厚度取值为1.5T1时，其氮原子浓度依旧较高，足以大幅提升介质层界面处的氮原子浓度，调节阈值电压。
此外，由于工艺参数确定所得氮原子浓度分布情况基本确定，无需重复测量，本实施例也省略了对于DPN掺氮处理后氮原子浓度峰值位置的测量步骤。
实施例3
本实施例提供了一种栅介质层的制造方法，与实施例2中提供的制造方法有所区别，其主要区别在于：在本实施例中，刻蚀深度选择为
Figure BDA0001588196510000081
即未达掺氮浓度峰值位置。
刻蚀到该位置时，虽然栅介质层表面的氮原子浓度未达峰值，但其位于表面部分的氮原子数量占所有氮原子数量的比例相较实施例1中更高，而具体距离界面何种深度的氮原子能够对阈值电压的调节产生作用需要根据实际情况予以判断，因此，技术人员依旧可以根据实际情况选用本实施例提供的制造方法，大幅改善氮原子分布情况，提高器件的性能。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (12)

1.一种栅介质层的制造方法，其特征在于，包括：
步骤一，形成栅介质层；
步骤二，对所述栅介质层进行掺氮处理；
步骤三，去除一定厚度的所述栅介质层，使其新裸露出的表面氮原子浓度大于其原始表面氮原子浓度；
其中，所述步骤三中去除的所述栅介质层厚度为0.5T～1.5T，T为所述栅介质层中氮原子浓度峰值处的厚度。
2.如权利要求1所述栅介质层的制造方法，其特征在于，采用次级离子质谱法测量所述氮原子浓度峰值处的厚度T。
3.如权利要求1所述栅介质层的制造方法，其特征在于，采用基于扩散原理的掺氮方法进行所述掺氮处理。
4.如权利要求1所述栅介质层的制造方法，其特征在于，所述栅介质层为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。
5.如权利要求1所述栅介质层的制造方法，其特征在于，步骤三中采用湿法刻蚀去除一定厚度的所述栅介质层。
6.如权利要求5所述栅介质层的制造方法，其特征在于，所述栅介质层材料为氧化铪，所述湿法刻蚀采用氢氟酸、稀氢氟酸溶液、食人鱼溶液中的一种或几种作为蚀刻剂。
7.一种场效应晶体管的制造方法，其特征在于，包括如权利要求1-6任一项所述的栅介质层的制造方法，在制造完成所述栅介质层之后还包括：
步骤四，在所述栅介质层上方形成阻挡层；
步骤五，在所述阻挡层上方形成金属栅极。
8.如权利要求7所述场效应晶体管的制造方法，其特征在于，所述阻挡层材料为氮化钛、氮化钽中的一种或多种。
9.如权利要求7所述场效应晶体管的制造方法，其特征在于，所述金属栅极采用金属铝、钽铝合金或钛铝合金材料制得。
10.一种采用如权利要求7～9任一项所述的方法制得的场效应晶体管。
11.一种栅介质层的制造方法，其特征在于，包括以下步骤：
形成栅介质层；
对所述栅介质层进行掺氮处理；
确定所述栅介质层中氮原子浓度峰值处的位置；
蚀刻所述栅介质层，直至其露出氮原子浓度峰值处的表面。
12.一种场效应晶体管，包括根据权利要求11所述的制造方法制得的栅介质层、阻挡层和金属栅极，所述栅介质层为掺杂有氮原子的介电层，所述阻挡层设置于所述栅介质层和所述金属栅极之间，用于阻挡所述金属栅极的金属原子向所述栅介质层的扩散，其特征在于，所述栅介质层中氮原子层浓度的峰值位于所述栅介质层与所述阻挡层的界面处。
CN201810179008.7A 2018-03-05 2018-03-05 栅介质层、场效应管的制造方法及场效应管器件 Active CN110233095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810179008.7A CN110233095B (zh) 2018-03-05 2018-03-05 栅介质层、场效应管的制造方法及场效应管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810179008.7A CN110233095B (zh) 2018-03-05 2018-03-05 栅介质层、场效应管的制造方法及场效应管器件

Publications (2)

Publication Number Publication Date
CN110233095A CN110233095A (zh) 2019-09-13
CN110233095B true CN110233095B (zh) 2021-11-23

Family

ID=67862019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810179008.7A Active CN110233095B (zh) 2018-03-05 2018-03-05 栅介质层、场效应管的制造方法及场效应管器件

Country Status (1)

Country Link
CN (1) CN110233095B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230019366A1 (en) * 2021-07-21 2023-01-19 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same
CN115701212A (zh) * 2021-07-21 2023-02-07 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
WO2004097922A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
JP2006073796A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100653543B1 (ko) * 2004-09-17 2006-12-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7312139B2 (en) * 2005-01-03 2007-12-25 United Microelectronics Corp. Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
TWI538218B (zh) * 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
CN103066122B (zh) * 2011-10-20 2016-01-20 中国科学院微电子研究所 Mosfet及其制造方法
CN104821276B (zh) * 2014-01-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN103903986A (zh) * 2014-03-24 2014-07-02 上海华力微电子有限公司 栅介质层的制作方法
CN105869992A (zh) * 2016-03-31 2016-08-17 国网山东省电力公司夏津县供电公司 一种新型铪硅钽氧氮高介电常数栅介质的制备方法

Also Published As

Publication number Publication date
CN110233095A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US7772671B2 (en) Semiconductor device having an element isolating insulating film
KR101729241B1 (ko) 상이한 핀 높이를 갖는 핀펫을 형성하는 메커니즘을 포함하는 반도체 디바이스 형성방법
US6667246B2 (en) Wet-etching method and method for manufacturing semiconductor device
US4488351A (en) Method for manufacturing semiconductor device
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US7098154B2 (en) Method for fabricating semiconductor device and semiconductor device
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US6465853B1 (en) Method for making semiconductor device
CN110310889B (zh) 用于图案化含镧层的方法
US7220650B2 (en) Sidewall spacer for semiconductor device and fabrication method thereof
US6492275B2 (en) Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US8530317B1 (en) Corner rounding to improve metal fill in replacement gate process
US11398561B2 (en) Method for manufacturing trench MOSFET
US20050006708A1 (en) Method for removal of a spacer
CN109427664A (zh) 半导体结构及其形成方法
CN110233095B (zh) 栅介质层、场效应管的制造方法及场效应管器件
US6586293B1 (en) Semiconductor device and method of manufacturing the same
US20030003750A1 (en) Disposable spacer and method of forming and using same
JP4489368B2 (ja) 半導体装置およびその製造方法
JP2007019141A (ja) 半導体装置の製造方法および半導体製造システム
US20080230801A1 (en) Trench type power semiconductor device and method for manufacturing same
WO2007098459A2 (en) Semiconductor device with nitrogen containing oxide layer
CN116504718A (zh) 一种半导体结构的制作方法
CN105990234B (zh) 半导体器件的形成方法
CN109285811A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant