CN1272852C - 具有氧化阻挡层的电容器及其制造方法 - Google Patents
具有氧化阻挡层的电容器及其制造方法 Download PDFInfo
- Publication number
- CN1272852C CN1272852C CNB031104819A CN03110481A CN1272852C CN 1272852 C CN1272852 C CN 1272852C CN B031104819 A CNB031104819 A CN B031104819A CN 03110481 A CN03110481 A CN 03110481A CN 1272852 C CN1272852 C CN 1272852C
- Authority
- CN
- China
- Prior art keywords
- layer
- nitration case
- bottom electrode
- oxidation barrier
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000003647 oxidation Effects 0.000 title claims abstract description 48
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 48
- 239000003990 capacitor Substances 0.000 title claims abstract description 47
- 230000004888 barrier function Effects 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 238000005516 engineering process Methods 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000006396 nitration reaction Methods 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 64
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 48
- 229910001936 tantalum oxide Inorganic materials 0.000 description 45
- 229910052760 oxygen Inorganic materials 0.000 description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 24
- 238000003860 storage Methods 0.000 description 22
- 238000000151 deposition Methods 0.000 description 16
- 210000002381 plasma Anatomy 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 229910003071 TaON Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010802 sludge Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- FEWHDZOJQQLPEN-UHFFFAOYSA-N [O].[N].[O] Chemical compound [O].[N].[O] FEWHDZOJQQLPEN-UHFFFAOYSA-N 0.000 description 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036284 oxygen consumption Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电容器及其制造方法，其应用于防止下电极在后续热处理工艺中被氧化。此电容器包括：一下电极；形成于该下电极上的氧化阻挡层，其中该氧化阻挡层至少由两个氮化层所形成；一形成于该氧化阻挡层上的介电层；以及，一形成于该介电质上的上电极。
Description
技术领域
本发明涉及制造半导体器件的方法，尤其是电容器及其制造方法。
背景技术
具高整合度的半导体器件，如DRAM，其高介电常数的介电材料被广为运用以增加电容量。一般而言，作为介电材料，金属氧化物材料，如Ta2O5、TiO2、TaON、HfO2、Al2O3和ZrO2等，已被发展。
在高整合度的256M或更高的DRAM器件中，一层氧化钽层被用来当作包括于内存单元中的电容器的介电材料，具有约25的介电常数，其为堆叠介电层，即一般使用的氧化硅层和氮化硅层的Si3N4(ε＝～7)/SiO2(ε＝～3.8)的三倍或四倍。
图1为传统柱状MIS电容器的示意结构截面图，其中氧化钽层当作介电层应用于其上。
参照图1，其提供一半导体衬底11，一晶体管(未示出)和一位线(bit line)(未示出)形成于其上。一中间绝缘层12形成于半导体衬底11的上。一存储节点接触13穿透中间绝缘层12，且连接半导体衬底11。一多晶硅层形成的柱状下电极连接至存储节点接触13。
然后，一具有高介电常数的氧化钽层15形成于柱状下电极14上，且上电极16形成于氧化钽层15上。
然而，图1中所示的MIS电容器，当其应用于实际电容器结构时会有一些问题。
例如施行后续的热处理工艺，以确保氧化钽(Ta2O5)层的介电常数时，一低介电层，如氧化硅层在下电极和氧化钽层间通过界面作用而形成，使电容量明显的降低。
一般而言，氧化钽(Ta2O5)层的后续热处理工艺的通过氧气的等离子体工艺，UV-O3低温热处理工艺来进行。通常由于后续工艺，氧化钽(Ta2O5)层本身的介电特性可得到改善。然而，存在于氧化钽层的氧或后续工艺中输入的氧扩散至下电极，因此氧化下电极。因此，总介电层的介电常数将减低且电容量将减小。
为防止下电极的氧化，一层氧化阻挡层通过使用氨气氛的快速热氮化(RTN)、通过氨气等离子体工艺的表面氮化法或沉积氮化硅(Si3N4)层的沉积法形成。
图2为解释依照传统表面氮化法的氧化阻挡层的制造方法的截面图。
参照图2，形成由多晶硅层14组成的下电极，接着氮化层17a形成于多晶硅层14的表面，其使用氮化法，如快速热氮化或氨气氛的等离子体工艺。此时，由氧化多晶硅层14表面而形成的氮化层17a为氮化硅(SixNy)层，且在热处理工艺时当作氧化阻挡层，以确保后续氧化钽层的介电特性。
然后，氧化钽层15沉积于氮化层17a上，且进行O2或N2O的热处理工艺，以使氧化钽层15结晶并降低杂质或氧氧消耗。
然而，由表面氮化法形成以耐氧化的氮化层17a，通过仅氮化作为下电极的多晶硅层14的表面所形成，且下电极14由于氧气的渗入在确保氧化钽层15的介电特性的热处理工艺时无法充分地防止而被氧化，。
图3为显示当依照传统沉积方法，形成一耐氧化的氮化物层于下电极上时所导致的问题的截面图，其中氮化硅层沿着下电极不均匀地形成。
参照图3，一存储节点接触(storage node contact)13形成于中间绝缘层12内且连接至半导体衬底(未示出)。一多晶硅层14组成的下电极形成于存储节点接触13上。一层氮化硅层17b接着以沉积方法，沉积于多晶硅层14上。然后，一层氧化钽层15沉积于氧化硅层17b上，且施行O2、O3或N2O气氛的热处理工艺，以确保氧化钽层15的介电特性。
在此，作为以沉积法形成的氧化阻挡层的氮化硅层17b，须具有50或更小的厚度，以确保其介电特性。
然而，由于在氮化硅层17b沉积前所露出的下电极彼此不相同，因而造成氮化硅层不平坦地沉积的问题。
换言之，如图3中所示，柱状下电极穿透中间绝缘层12而连接至存储节点接触13。此时，当柱状下电极由多晶硅层14形成且氮化硅层17b沉积于多晶硅层14上时，在氮化硅层17b沉积于多晶硅层14前，相邻的中间绝缘层12和多晶硅层14露出。
因此，各多晶硅层14和中间绝缘层12的熟成(incubation)时间彼此不相同。换言之，氮化硅层17b沿着下层的沉积速率不相同。因此，虽然氮化硅层17b沉积于多晶硅层14上至所需的厚度，但沉积在中间绝缘层12上的具有较薄的厚度。因而，氧气在后续的热处理工艺中经由厚度较薄的氮化硅层17b与中间绝缘层12之间的界面渗入，以氧化多晶硅层14。
另外，因氮化硅层17b的厚度不均的特性，会导致电容器漏电流的产生和增加。
发明内容
因此本发明的目的在提供一种电容器，其能够用于防止下电极在后续的热处理工艺中被氧化，及其制造方法。
为达成上述目的，提供一种电容器，其包括：一下电极；一形成于该下电极上的氧化阻挡层，其中该氧化阻挡层至少由双重氮化层所形成；一形成于该氧化阻挡层上的介电层；以及，一形成于该介电层上的上电极。
为达成上述目的，提供一种半导体器件，包括：半导体衬底；形成于半导体衬底上的中间绝缘层；经由中间绝缘层连接至半导体衬底的插塞；形成于插塞上的下电极；覆盖下电极和中间绝缘层的氧化阻挡层，其中氧化阻挡层由至少两个氮化层所形成；形成于氧化阻挡层上的介电层；以及形成于介电层上的上电极。
另外，为达成上述目的，提供一种电容器的制造方法，其中该方法包括下列步骤：a)形成下电极；b)形成第一氮化层于该下电极上；c)形成第二氮化层于该第一氮化层上；d)形成介电层于该第二氮化层上；e)施行热处理工艺以确保介电层的介电特性；以及，f)形成上电极于该介电层上。
附图说明
本发明的其它目的和观点，将经由参照相关附图的下列优选实施例的叙述而变得非常明显。
图1为显示传统柱状MIS电容器示意结构的截面图；
图2为说明通过传统氮化法制造氧化阻挡层的方法的截面图；
图3为显示传统氮化硅层的不均匀沉积特性的截面图；
图4为显示依照本发明第一实施例的半导体器件的MIS电容器示意结构的截面图；
图5解释依照本发明第二实施例的半导体器件的MIS电容器的制造方法的流程图；
图6为解释依照本发明第三实施例的半导体器件的MIS电容器的制造方法的流程图；
图7A为显示依照本发明第四实施例的半导体器件的MIS电容器示意结构的截面图；
图7B为显示防止氧气渗入如图7A中所示电容器的截面图；
图8为解释依照本发明第五实施例的半导体器件的MIS电容器的制造方法的流程图；
图9为本发明与传统技术相比的漏电流特性的曲线图；以及
图10为显示依照本发明第六实施例的MIS电容器的下电极结构的截面图。
具体实施方式
图4为显示本发明第一实施例的MIS电容器的截面图；图5为解释本发明第二实施例中如图4所示的MIS电容器的制造方法的流程图。
参照图4，其提供半导体衬底21，一晶体管(未示出)和一位线(未示出)形成于其上。中间绝缘层22形成于半导体衬底21上。存储节点接触23穿透中间绝缘层22且连接至半导体衬底21。由多晶硅层形成的柱状下电极24连接至存储节点接触23。
然后，一层氧化阻挡层，其由第一氮化硅层25和第二氮化硅层26所组成，形成于多晶硅层24上。氧化钽层27形成于第二氮化硅层26上，及上电极28形成于氧化钽层27上。上电极28由氮化钛层或氮化钛层/多晶硅层的堆叠层所形成。
图5显示依照本发明第二实施例的MIS电容器的制造方法。参照图5，MIS电容器的制造方法包括下列步骤；形成一晶体管和位线31；形成存储节点接触32；形成由多晶硅层33组成的下电极；施行快速热氮化工艺34a；于炉沉积一层氮化硅层；沉积氧化钽层36；施行一热处理工艺以结晶氧化钽层且降低杂质和氧气消耗；以及，形成一上电极38。
此后，该MIS电容器的制造法将依图4和图5更详细的叙述。开始时，晶体管和位线用传统的方法于半导体衬底上形成。
形成存储节点接触的步骤32以下列方法执行。首先，中间绝缘层22形成于半导体衬底上，晶体管和位线形成于该半导体衬底上，其次形成穿透中间绝缘层22且连接至半导体基21的存储节点接触23。在此，该存储节点接触23可能是多晶硅插塞的堆叠层、硅化钛(TiSi2)层和氮化钛合(TiN)层。
然后，施行形成柱状下电极的步骤33。例如，在决定下电极高度的牺牲层沉积于存储节点接触23形成于其上的中间绝缘层上之后，该牺牲层被蚀刻因而形成下电极将建构于其中的凹面状。多晶硅层24被沉积于具有凹状面的牺牲层上。然后，回蚀(etch back)工艺或化学机械抛光(CMP)施行于多晶硅层24上，因此仅在凹状面内保留多晶硅层24。其后，去除牺牲层，以形成由多晶硅层24构成的柱状下电极。
其次，由上述方面形成的多晶硅层24表面使用HF或HF/NH4OH洗净。
然后，施行快速热氮化的步骤34a被执行。该快速热氮化是形成氧化阻挡层的工艺，以防止多晶硅层24(即下电极)因为后续的氧气氛的高温工艺而被氧化。施行NH3气氛的快速热氮化(RTN)以氮化多晶硅层24的表面，因而形成第一氮化硅层25。
此时，NH3气氛的快速热氮化(RTN)在温度为500℃至850℃，NH3的流速为1sccm至20sccm及维持高压力的条件下，施行60秒至180秒。
然后，沉积第二氮化硅层26的步骤35被执行。该氮化硅层的沉积程序也是形成氧化阻挡层的步骤，且第二氮化硅层26在炉中沉积。
该第二氮化层26使用包括NH3和SiH2Cl2来源气体或包括NH3和SiH4的源气体，在炉中沉积3分钟至60分钟，该炉维持在温度在500℃至850℃、压力在0.05乇(torr)至1乇的条件下。
然后，沉积氧化钽层的步骤36被施行。首先，该氧化钽层27通过化学汽相沉积(CVD)法沉积于第二氮化硅层26上。例如，乙醇化钽〔Ta(OC2H5)5〕在反应室内当作源材料流过载体气体(N2)。此时，N2的流速为350sccm至450sccm。在氧气于反应室内作为反应气体(或氧化剂)以流速10sccm至1000sccm通过后，提供于被加热到200℃至500℃的半导体衬底上的乙醇化钽高温分解，以沉积氧化钽层27。此时，反应室的压力为0.2乇至10乇。同时，广泛地用于形成氧化钽层27的原料的乙醇化钽在室温时为液态，而在温度为145℃时蒸发。因此，为了方便地反应乙醇化钽，该液态原料须改变至气态。换言之，在以保持温度在170℃至190℃的蒸发器改变乙醇化钽至气态后，其以氮气运载供应入反应室。
然后，施行热处理工艺的步骤37被执行，以结晶氧化钽层且降低杂质和氧气消耗。在此，热处理工艺以N2O或O2气氛、于温度600℃至900℃下施行，以结晶氧化钽层27，移除如碳的杂质及补偿氧气消耗。
然后，形成上电极的步骤38被施行。氮化钛(TiN)层28或多晶硅层/氮化钛层的堆叠层沉积于氧化钽层27上，且热处理工艺事先施行于其上，由此，完成MIS电容器的构造。
图6显示依照本发明第三实施例的MIS电容器的制造方法。
参照图4和图6，形成晶体管和位线的步骤31、形成存储节点接触(32)的步骤32和形成下电极(33)的步骤33依上述工艺，照顺序而执行。
其次，施行等离子体工艺的步骤34b被执行。该NH3气氛的等离子体工艺是形成氧化阻挡层以防止多晶硅层24(即下电极)因后续的氧气氛的高温热处理工艺而氧化的程序。施行NH3气氛的等离子体工艺，以氮化多晶硅层24的表面，因而形成第一氮化硅层25。
此时，NH3气氛的等离子体工艺，在NH3的流速为10sccm至1000sccm，产生等离子体的RF功率为50W至400W和压力为0.1乇至2乇的条件下，施行30秒至300秒。
然后，沉积氮化硅层26的步骤35，沉积氧化钽层27的步骤37和形成上电极的步骤38依上述工艺，照顺序执行，由此完成MIS电容器的构造。
依照本发明的第一，第二和第三实施例，在后续的工艺中，通过插入作为氧化阻挡的双重层可防止氧气渗入多晶硅层24，该双重层由第一氮化硅层25和第二氮化硅层26所组成，位于多晶硅层24(即下电极)与氧化钽层27之间。同时，第一硅氧化层25使用表面氮化法形成，且第二氮化硅层26使用沉积法形成。
此时，虽然以上实施例叙述利用氨气的快速热氮化或NH3气氛的等离子体工艺的表面氮化法，以形成第一氮化硅层25，在炉中施行热处理工艺以形成第一氮化硅层25也是可以的。此时，炉维持在温度500℃至850℃、压力为10乇至100乇、及热处理工艺时间为30分钟至180分钟。此即所谓EFN(有效炉氮化)工艺。一层EFN层由氮化硅层、氮氧化硅层和氮化硅层依序堆叠组合而成。
图7A显示依照本发明第四实施例的MIS电容器的示意结构的截面图，及图7B显示防止氧气渗入如图7A所示电容器的截面图。
参照图7A，提供半导体衬底41，一晶体管和一位线形成于其上。中间绝缘层42形成于半导体衬底41上。存储节点接触43穿透中间绝缘层42且连接至半导体衬底41。以多晶硅层44形成的柱状下电极连接至存储节点接触43。
然后，由第一氮化硅层45、氮氧化硅层46和第二氮化硅层47所组成的增强式炉双重氮化(EF2N)层形成于多晶硅层44上。该第一氮化硅层45通过施行炉中的NH3气氛的热处理工艺而形成，且氮化多晶硅层4的表面。该氮氧化硅层46源于第一氮化硅层45，及第二氮化硅层47以低压化学汽相沉积(LPCVD)设备沉积。
然后，氧化钽层48及上电极49顺序形成于此EF2N层上。上电极49为氮化钛层，或氮化钛层与多晶硅层的堆叠结构。
如图7A和图7B中所示，在依照本发明的半导体器件的MIS电容器中，作为氧化阻挡层的由第一氮化硅层45、氮氧化硅层46和第二氮化硅层47所组成EF2N层，插入多晶硅层44(即下电极)与氧化钽层48之间。
因此，由三重层(即EF2N)所组成的氧化阻挡层，其在用于结晶化后续的氧化钽层和通过减少杂质和氧气消耗确保介电特性的热处理工艺中可防止氧气渗入下电极。
图8显示依照本发明第五实施例的MIS电容器的制造方法。参照图8，MIS电容器的制造方法，包括步骤：形成一晶体管和位线(51)；形成存储节点接触(52)；形成由多晶硅层组成的下电极(53)；使用NH3气氛的炉热处理工艺施行氮化(54)；形成氮氧化硅层(55)；以LPCVD设备形成氮化硅层(56)；沉积氧化钽层(57)；施行热处理工艺以结晶化氧化钽层且减少杂质和氧气消耗(58)；以及，形成上电极(59)。该氮氧化硅层在衬底自氮化工艺已在其中施行的炉中卸下时施行。
此后，MIS电容器的制造方法，将参照图8和7A而详细叙述。开始时，晶体管和位线使用传统方法形成于衬底上。
形成存储节点接触的步骤52以下列方法执行。首先，中间绝缘层42形成于晶体管和位线已在其上的半导体衬底41上，然后形成穿透中间绝缘层42且连接至半导体衬底41的存储节点接触43。此处，该存储节点接触43可以是多晶硅插塞，硅化钛(TiSi2)层和氮化钛(TiN)层的堆叠层。
接着，形成柱状下电极的步骤53被执行。例如，在决定下电极高度的牺牲层被沉积在存储节点接触43已形成于其上的中间绝缘层42上后，该牺牲层被蚀刻而形成下电极将被形成于其中的凹状面。多晶硅层44沉积于具有凹状面的牺牲层上。
然后，回蚀(etch-back)工艺或化学机械抛光(CMP)施行于多晶硅层44上，因此仅保留在凹状面内的多晶硅层44。其后，该牺牲层自多晶硅层44组成的柱状下电极移除。
然后，使用NH3气氛的炉热处理工艺施行氮化工艺的步骤54被执行。在步骤54中，形成氧化阻挡层以防止多晶硅层44(即下电极)因后续的高温热处理工艺被氧化。在装载多晶硅层44已形成于其上的半导体衬底41进入炉后，NH3气氛的热处理工艺被施行，以氮化多晶硅层44的表面。此时，热处理工艺在温度为500℃至850℃、反压力为10乇至100乇的条件下，施行30分钟至180分钟。如上所述，第一氮化硅层45使用炉中的NH3气氛的热处理工艺，形成于多晶硅层44的表面。该热处理工艺施行直到第一氮化硅层45形成具3至5的厚度。第一氮化硅层45的厚度可如氮化硅(Si3N4)层一样利用作为厚度测量方法之一的椭圆测厚仪(ellipsometer)来测量。
然后，在半导体衬底41自炉中卸除出来后，该半导体衬底41曝露在空气中，且因而形成如氮氧化硅(SiOxNy)层46的自然氧化层于第一氮化硅层45上。
然后，以LPCVD设备沉积氮化硅层的步骤56被执行。氮氧化硅层46已形成于其上的半导体衬底41被装载入LPCVD器件的反应室，接着第二氮化硅层47沉积于氮化硅层46上。
此时，第二氮化硅层的沉积，使用包括NH3和SiH2Cl2的源气体或包括NH3和SiH4的源气体，在温度为500℃至850℃和压力为0.05乇至1乇下形成。
若第二氮化硅层47以LPCVD器件沉积，第一氮化硅层45、氮氧化硅层46和第二氮化硅层47，被形成为5至50的总厚度。
此时，第二氮化硅层47沉积于具有相同氧化物材料的氮氧化硅层46和中间绝缘层42之上，因而确保厚度的一致性。
该EP2N工艺由使用NH3气氛的炉热处理工艺作为表面氮化方法以施行氮化的步骤54、形成硅氧氮化物层的步骤55和在LPCVD器件中沉积氮化硅层的步骤56而提供。第一氮化硅层45、氮氧化硅层46和第二氮化硅层47，均由EP2N工艺形成，其被称为EF2N层。
然后，沉积氧化钽层的步骤57被执行。首先，氧化钽层48被沉积于第二氮化硅层47上。同时，氧化钽层48被沉积至20到150的厚度。使用CVD法的氧化钽层48沉积工艺，将作为实例而叙述。乙醇化钽〔Ta(OC2H5)5〕在反应室内当作源材料，流过载体气体(N2)。此时，氮气的流速为350sccm至450sccm。在氧气作为反应气(或氧化剂)于反应室内以流速10sccm至1000sccm当作反应气体通过后，该乙醇化钽提供于加热到200℃至500℃的半导体衬底上，高温分解以沉积氧化钽层48。此时反应室的压为0.2乇至10乇。
此时，广泛地用于氧化钽层48的源料的乙醇化钽在室温时为液态，而在温度为145℃时蒸发。因此，为了方便反应钽乙醇化合物，该液态源料须改变至液态。换言之，以保持在温度170℃至190℃的蒸发器改变钽乙醇化合物至气态后，其由氮气载运供应入反应室。
然后施行热处理工艺的步骤58被执行，以结晶氧化钽层且降低杂质和氧气消耗。在此，热处理工艺的执行使用氧气氛，NO2或O2用来作为氧供应气体，快速热氧化法或炉法用于600℃至900℃的高温时。
然后形成上电极的步骤59都被执行。该氮化钛(TiN)层或多晶硅层/氮化钛层的堆叠层沉积于氧化钽层48上，从而完成MIS电容器构造。
依照本发明第二实施例，在后续氧气氛的热处理工艺中，通过形成由第一氮化硅层45和第二氮化硅层于下电极(即多晶硅层44)与氧化钽层48之间所组成的氧化阻挡层，可以双重防止氧气渗入多晶硅层44。
另外，因氮氧化硅(SiOxNy)层46插入第一氮化硅层45与第二氮化硅层47之间，且具有很高的氧集中度，其可以同时作为氧化阻挡层，因此可三倍地防止多晶硅层44(即下电极)的氧化。
再者，在多晶硅层44与氧化钽层48间的界面层，成为氮化硅(Si3N4)富集层，具有约为7的介电常数(ε)，使得总电容量增加。
虽然本发明的第二实施例，在形成第一氮化层的步骤利用炉热处理工艺，其也可采用其它表面氮化法，如快速热氮化法或等离子体工艺。
例如快速热氮化法，其在温度为500℃至850℃、NH3的流速为1slm至20slm和在高压力的条件下，执行60秒至180秒。
再者，第一氮化层可通过NH3气氛的等离子体工艺形成。此时，等离子体工艺在NH3的流速为10sccm至100sccm，产生等离子体的RF功率为50W至400W和压力为0.1乇至2乇的条件下，执行30分钟至300分钟。
表1显示本发明和现有技术工艺条件的比较，其中氧化钽层在两者中均沉积至80的厚度，且后续热处理工艺以5分钟，在温度800℃时执行。然而，现有技术的氧化阻挡层通过NH3气氛的等离子体工艺形成，而本发明的氧化阻挡层通过EF2N法形成。
〔表2〕
| 现有技术 | 本发明 | |
| 氮化 | 氨等离子体 | EF2N |
| 氧化钽层厚度 | 80 | 80 |
| N2O热处理工艺 | 800℃，5分钟 | |
图9为本发明和现有技术比较的漏电流特性曲线。在图9中，X轴和Y轴分别表示扫描电压(Sweep voltage)(V)和漏电流(A/单元)。
参照图9，若扫描电压为正，现有技术的漏电流特性和本发明类似。相反地，若扫描电压为负，本发明中使用EF2N层当作氧化阻挡层的漏电流，比现有技术中以NH3气氛的等离子体工艺形成仅有的氮化层当作氧化阻挡层相比，会明显地减少。
表2显示本发明和现有技术比较的电学特性。
〔表2〕
| 现有技术 | 本发明 | |
| Cs(fF/单元)@1.0V | 9.02 | 10.2 |
| Cs(fF/单元)@-1.0V | 8.67 | 9.65 |
| L.C(fA/单元)@1.0V | 0.015 | 0.020 |
| L.C(fA单元)@-1.0V | 0.057 | 0.007 |
| B.V(V)@1pA | 3.2 | 3.0 |
| B.V(V)@-1pA | 4.5 | 4.2 |
| Cs(％)增量(在现有技术的基础上) | - | 11.30％ |
参照表2，其显示扫描电压分别是1.0V和-1.0V时，每一单元的电容量和漏电流。与现有技术相比，本发明具有较大的每单元电容量(Cs)和明显地减少的漏电流。再者，与现有技术相比，本发明的击穿电压(B.V)较低，但在DRAM器件操作中可被接受。
如前所述，参照图9和表2，与现有技术比较，本发明具有改良的电学特性。
图10显示依照本发明第三实施例的MIS电容器。
参照图10，电容器的下结构与第一和第二实施例中相同。作为氧化阻挡层的EF2N层62，形成在具有如半球键(HSG)状的不平整表面的多晶硅层61上。氧化钽层63形成于EF2N层62上，且由钛氮化物层所组成的上电极64形成于氧化钽层63上。
结果，在本发明的第六实施例中，通过插入多晶硅层61与氧化钽层63之间的EF2N层62，可以防止氧气在后续的热处理工艺中渗入，因而防止多晶硅层61被氧化。
除了MIS电容器，本发明可用于金属-绝缘器-金属(MIM)电容器，半导体-绝缘体-半导体(SIS)电容器，柱状电容器和凹面型式电容器。例如，若一金属层用于当作下电极，氧化阻挡可以是由双层氮化层组成而不是由氮化硅层，或氮化层、氮氧化层和氮化层所组成的三重层。
虽然氧化钽层如前所述作为介电层的一个示例，其也可用金属氧化物材料，如TiO2、TaON、HfO2、Al2O3和ZrO2等。
如前所述，本发明可通过防止下电极由于后续热处理工艺中被氧化而确保电容器的电学特性。
另外，因下电极与介电层之间的界面层平整地形成，漏电流特性被改善。与传统SiO2层相比，在下电极与介电层之间的界面层，为氮化硅富集层，且具有约7的介电常数，使总电容量增加。
再者，因传统的氧-氮-氧(ONO)工艺的器件可在无任何修改下使用，发展新材料所需费用可以减少。
虽然本发明是依照上述特定的优选实施例叙述，但本领域技术人员可以在不偏离本发明中如所附权力要求所定义的范畴内，作不同的变化和修改，是极为明显的。
Claims (15)
1.一种电容器，其包含：
一下电极；
一形成于该下电极上的氧化阻挡层，其中该氧化阻挡层至少由两个氮化层所形成；
一形成于该氧化阻挡层上的介电层；以及
一形成于该介电层上的上电极。
2.如权利要求1所述的电容器，其中该氧化阻挡层包括：
一形成于该下电极上的第一氮化层；
一形成于该第一氮化层上的氮氧化层；以及
一形成于该氮氧化层上的第二氮化层。
3.如权利要求1所述的电容器，其中该下电极由多晶硅层或金属层形成。
4.一种半导体器件，包括：
一半导体衬底；
一形成于该半导体衬底上的中间绝缘层；
一经由该中间绝缘层连接至该半导体衬底的插塞；
一形成于该插塞上的下电极；
一覆盖该下电极和该中间绝缘层的氧化阻挡层，其中该氧化阻挡层由至少两个氮化层所形成；
一形成于该氧化阻挡层上的介电层；以及
一形成于该介电层上的上电极。
5.如权利要求4所述的半导体器件，其中该氧化阻挡层包括：
一形成于该下电极上的第一氮化层；
一形成于该第一氮化层上的氮氧化层；以及
一形成于该氮氧化层上的第二氮化层。
6.如权利要求4所述的半导体器件，其中该下电极由多晶硅层和金属层形成。
7.一种制造电容器的方法，该方法包括下列步骤：
形成下电极；
形成第一氮化层于该下电极上；
形成第二氮化层于该第一氮化层上；
形成介电层于该第二氮化层上；
施行热处理工艺以确保该介电层的介电特性；以及
形成上电极于该介电层上。
8.如权利要求7所述的方法，其中该第一氮化层通过执行NH3气氛下的快速热氮化工艺、炉中维持NH3气氛的热处理工艺或NH3气氛下的等离子体工艺形成。
9.如权利要求8所述的方法，其中该快速热氮化工艺在温度为500℃至850℃且NH3的流速为1slm至20slm的条件下，施行60秒至180秒。
10.如权利要求8所述的方法，其中该炉中的热处理工艺在温度为500℃至850℃、压力为10乇至100乇的条件下，执行30分钟至180分钟。
11.如权利要求8所述的方法，其中该等离子体工艺在NH3的流速为10sccm至1000sccm、RF功率为50W至400W和压力为0.1乇至2乇的条件下，执行30秒至300秒。
12.如权利要求7所述的方法，其中该第二氮化层使用包含NH3和SiH2Cl2的源气体或包含NH3和SiH4的源气体，在炉中沉积3分钟至60分钟而成，该炉维持在温度为500℃至850℃和压力在0.05乇至1乇。
13.如权利要求7所述的方法，还包括在该第一氮化层与该第二氮化层之间形成氮氧化层的步骤。
14.如权利要求13所述的方法，其中该氮氧化层通过在空气中暴露该第一氮化层而形成。
15.如权利要求13所述的方法，其中该第一氮化层、氮氧化层和第二氮化层的总厚度为5至50。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR35097/02 | 2002-06-21 | ||
| KR10-2002-0035097A KR100507860B1 (ko) | 2002-06-21 | 2002-06-21 | 산화저항막을 구비한 캐패시터 및 그 제조 방법 |
| KR35097/2002 | 2002-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1467853A CN1467853A (zh) | 2004-01-14 |
| CN1272852C true CN1272852C (zh) | 2006-08-30 |
Family
ID=29728741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031104819A Expired - Fee Related CN1272852C (zh) | 2002-06-21 | 2003-04-16 | 具有氧化阻挡层的电容器及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6784100B2 (zh) |
| KR (1) | KR100507860B1 (zh) |
| CN (1) | CN1272852C (zh) |
| TW (1) | TWI263345B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551893B1 (en) * | 2001-11-27 | 2003-04-22 | Micron Technology, Inc. | Atomic layer deposition of capacitor dielectric |
| US20060127599A1 (en) * | 2002-02-12 | 2006-06-15 | Wojak Gregory J | Process and apparatus for preparing a diamond substance |
| KR100464649B1 (ko) * | 2002-04-23 | 2005-01-03 | 주식회사 하이닉스반도체 | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 |
| KR100550644B1 (ko) * | 2002-12-30 | 2006-02-09 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
| US6974779B2 (en) * | 2003-09-16 | 2005-12-13 | Tokyo Electron Limited | Interfacial oxidation process for high-k gate dielectric process integration |
| KR100568516B1 (ko) * | 2004-02-24 | 2006-04-07 | 삼성전자주식회사 | 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법 |
| US7326626B2 (en) * | 2004-06-10 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Capacitor and method for manufacturing the same |
| DE102004056654A1 (de) * | 2004-11-24 | 2005-12-08 | Infineon Technologies Ag | Verfahren zum Herstellen von kapazitiven Elementen |
| KR100712502B1 (ko) | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
| US7316962B2 (en) * | 2005-01-07 | 2008-01-08 | Infineon Technologies Ag | High dielectric constant materials |
| US20060151845A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | Method to control interfacial properties for capacitors using a metal flash layer |
| US20060151822A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | DRAM with high K dielectric storage capacitor and method of making the same |
| KR100712525B1 (ko) * | 2005-08-16 | 2007-04-30 | 삼성전자주식회사 | 반도체 소자의 커패시터 및 그 제조방법 |
| KR100734289B1 (ko) | 2005-11-22 | 2007-07-02 | 삼성전자주식회사 | 내부 표면상에 보호막을 갖는 스토리지 노드 전극을구비하는 반도체 소자 및 그 제조 방법 |
| US7964514B2 (en) * | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
| WO2007124197A2 (en) * | 2006-03-02 | 2007-11-01 | Applied Materials, Inc. | Method for forming silicon oxynitride materials |
| US20080087930A1 (en) * | 2006-10-11 | 2008-04-17 | Jong-Cheol Lee | Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same |
| CN107611117A (zh) * | 2017-08-24 | 2018-01-19 | 长江存储科技有限责任公司 | 一种生成pip电容的工艺方法及pip电容 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324718B1 (ko) * | 1998-06-10 | 2002-02-28 | 황 철 주 | 반도체 소자 제조방법 |
| US20020009861A1 (en) * | 1998-06-12 | 2002-01-24 | Pravin K. Narwankar | Method and apparatus for the formation of dielectric layers |
| US6201276B1 (en) | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
| GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR20010017820A (ko) * | 1999-08-14 | 2001-03-05 | 윤종용 | 반도체 소자 및 그 제조방법 |
| KR100321180B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | 반도체장치의 Ｔａ2Ｏ5 커패시터 제조방법 |
| US6548368B1 (en) * | 2000-08-23 | 2003-04-15 | Applied Materials, Inc. | Method of forming a MIS capacitor |
| US7129128B2 (en) * | 2001-08-29 | 2006-10-31 | Micron Technology, Inc. | Method of improved high K dielectric-polysilicon interface for CMOS devices |
-
2002
- 2002-06-21 KR KR10-2002-0035097A patent/KR100507860B1/ko not_active IP Right Cessation
- 2002-12-13 US US10/318,100 patent/US6784100B2/en not_active Expired - Fee Related
- 2002-12-20 TW TW091136875A patent/TWI263345B/zh not_active IP Right Cessation
-
2003
- 2003-04-16 CN CNB031104819A patent/CN1272852C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400645A (en) | 2004-01-01 |
| KR20040000602A (ko) | 2004-01-07 |
| TWI263345B (en) | 2006-10-01 |
| US6784100B2 (en) | 2004-08-31 |
| KR100507860B1 (ko) | 2005-08-18 |
| US20030235968A1 (en) | 2003-12-25 |
| CN1467853A (zh) | 2004-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1272852C (zh) | 具有氧化阻挡层的电容器及其制造方法 | |
| CN1170317C (zh) | 半导体器件的电容器及其形成方法 | |
| US6794703B1 (en) | High pressure reoxidation/anneal of high dielectric constant | |
| CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
| CN1790674A (zh) | 具有氧化锆的电容器及其制造方法 | |
| CN1301549C (zh) | 半导体集成电路器件的制造方法 | |
| CN1873987A (zh) | 电容器及其制造方法 | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| CN1187810C (zh) | 半导体器件的电容器的制造方法 | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN1531032A (zh) | 高介电常数氧化物膜的制造法、含该膜的电容器及制造法 | |
| CN1855500A (zh) | 具有纳米复合电介质结构的电容器及其制造方法 | |
| CN1893081A (zh) | 具有纳米复合电介质层的电容器及其制造方法 | |
| US20070040207A1 (en) | Electronic devices including dielectric layers with different densities of titanium | |
| CN1873927A (zh) | 等离子体处理方法 | |
| CN1172361C (zh) | 半导体装置的电容器的制造方法 | |
| KR100811271B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US7531422B2 (en) | Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer | |
| CN1617311A (zh) | 半导体器件的制造方法 | |
| CN1158007A (zh) | 半导体集成电路器件及其制造方法 | |
| CN1511349A (zh) | 半导体装置及其制造方法 | |
| US6461910B1 (en) | Method of forming a capacitor in a semiconductor device | |
| CN1266749C (zh) | 半导体器件的制造方法 | |
| CN1254866C (zh) | 用于制备半导体装置中的电容器的方法 | |
| KR100624927B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060830 Termination date: 20150416 |
|
| EXPY | Termination of patent right or utility model |