CN1521811A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1521811A
CN1521811A CNA200310124715XA CN200310124715A CN1521811A CN 1521811 A CN1521811 A CN 1521811A CN A200310124715X A CNA200310124715X A CN A200310124715XA CN 200310124715 A CN200310124715 A CN 200310124715A CN 1521811 A CN1521811 A CN 1521811A
Authority
CN
China
Prior art keywords
film
oxidation
metal film
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310124715XA
Other languages
English (en)
Other versions
CN100401478C (zh
Inventor
����˹�ص�
林重德
山本和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1521811A publication Critical patent/CN1521811A/zh
Application granted granted Critical
Publication of CN100401478C publication Critical patent/CN100401478C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明公开了一种半导体器件的制造方法。目的在于：抑制变成低介电率层的界面层的形成，从而能够获得拥有化学计量结构的绝缘性金属氧化物膜。在非氧化性大气环境中，在硅衬底1上沉积金属膜12。其次，通过用氧游离基13氧化金属膜12，形成变成栅极绝缘膜的金属氧化膜2。

Description

半导体器件的制造方法
技术领域
本发明涉及一种拥有由高电介体材料制成的栅极绝缘膜的半导体器件的制造方法。
背景技术
近年来，半导体器件的高集成化及高速化的技术发展推进了MOSFET的细微化。细微化的进展推进了栅极绝缘膜的薄膜化，从而使因沟道电流而引起的栅极漏电流的增大等问题表面化。为了抑制这个问题，利用铪氧化物(HfO2)和锆氧化物(ZrO2)等金属氧化物，也就是通过在栅极绝缘膜中使用高介电常数材料，来开发既能实现薄氧化膜(SiO2膜)换算膜厚EOT(Equivalent Oxide Thickness)又能增加物理膜厚的方法。例如在非专利文献1中所示的在栅极绝缘膜使用ZrO2的方法。
非专利文献1
山口、佐竹、岛海、关于固体元件以及材料的国际会议2000摘要(Extended Abstracts of the 2000 International Conference on SolidState Devices and Materials)，日本，2000年8月29日，pp.228-229
但是，有报告证明在使用这种ZrO2等金属氧化物的栅极绝缘膜上，在硅衬底表面和高介电常数栅极绝缘膜之间形成了界面层(例如硅酸盐层)。由于这个界面层与成为高介电常数材料的金属氧化物相比介电常数小，因此界面层的存在使栅极绝缘膜的实际介电常数下降了。
并且，对于由高电介体材料构成的栅极绝缘膜，提出使用各种金属氧化膜的复合膜和倾斜组成膜，作为同时提高介电常数和耐热性的有效手段。但是，由于这些金属氧化物膜在沉积时或是氧化时相互扩散，因此在界面层的厚度、以及复合膜等的膜厚方向的组成分布方面，不一定能得到与设计相同的膜。
发明内容
签于上述问题，本发明的第一个目的在于：能够抑制成为低介电常数的界面层的形成，获得拥有化学计量结构的绝缘性金属氧化膜；第二个目的在于：获得拥有所希望的界面层厚度及组成的复合金属氧化物膜。
为了达到所述的各个目的，本发明所涉及的半导体器件的制造方法，包括在非氧化性大气环境中在硅区域之上沉积金属膜的工序、和通过用氧游离基氧化金属膜来形成成为栅极绝缘膜的金属氧化膜的工序。
根据本发明的半导体器件的制造方法，由于在预先沉积成为high-k栅极绝缘模材料的金属之后，使用氧游离基作为该金属的氧化种，因此通过恰当地设定处理温度，能够在可控性很高的氧化性大气环境中给金属供氧。因此，由于能够在尽力抑制硅衬底等的硅区域的氧化的同时使金属膜氧化，所以能够抑制低介电常数界面层的形成，从而能够形成拥有化学计量结构的绝缘性金属氧化膜，也就是high-k栅极绝缘膜。
并且，根据本发明的半导体器件的制造方法，由于金属膜的沉积工序和金属膜的氧化工序相互分离，因此不会出现象现有的在高温大气环境下的金属氧化膜形成工序那样的，氧化过程的速度被膜沉积机构控制的情况。并且，金属膜的氧化工序是利用氧游离基的反应性的、比较低温的工序。因此，即使在复合膜和倾斜组成膜等的沉积或氧化时，由于能够防止膜构成原子之间的相互扩散、以及膜构成原子和硅区域中的硅原子之间的相互扩散，所以能够获得具有所希望的界面厚度以及组成的复合金属氧化膜(或是倾斜组成膜)。
另外，本案中非氧化性大气环境是指实质上不含氧(氧化种)的大气环境。
在本发明的半导体器件的制造方法中，既可以由用含有氧的气体的等离子产生器供给氧游离基，也可以由臭氧产生器供给氧游离基。而且，在用后者的臭氧产生器时，由于从臭氧产生器产生的臭氧在硅区域表面分解成氧游离基和氧分子，因此供给了氧游离基。
在本发明的半导体器件的制造方法中，最好是实际上将氧化金属膜的区域和产生氧游离基的区域隔离。
这样一来，能够防止例如在远程等离子氧化中，与氧游离基同时产生的氧离子进入氧化金属膜的区域。
在本发明的半导体器件的制造方法中，最好金属膜的氧化是在用电气的方法保持在漂移电位的试料台上进行。
这样一来，能够防止或抑制在等离子氧化等时氧离子氧化金属膜。
在本发明的半导体器件的制造方法中，氧化金属膜时的温度的下限可以是能够用氧游离基氧化金属膜的最低温度。具体地说，氧化Hf膜等金属膜时的温度的下限是300℃左右。
在本发明的半导体器件的制造方法中，氧化金属膜时的温度的上限可以是用氧原子或者氧分子进行金属膜的氧化的最低温度。具体地说，氧化金属膜时的温度上限是500℃左右。
在本发明的半导体器件的制造方法中，在氧化金属膜时，也可以通过控制氧游离基飞往金属膜的数量、或是使用氧游离基的处理时间或处理温度，来控制在金属氧化膜和硅区域的界面所形成的界面层的厚度。
这样一来，能够提高栅极绝缘膜的信赖性或者载流子迁移率。
在本发明的半导体器件的制造方法中，最好使在沉积金属膜时的硅区域的温度为低于300℃的同时，使成为金属膜的金属粒子在飞往硅区域时的每一个金属粒子的能量为1eV以下。
这样一来，能够防止在硅区域和金属膜之间形成界面层、以及因金属粒子的飞入而引起的对硅区域的破坏。
在本发明的半导体器件的制造方法中，在沉积金属膜时，若设定金属膜的膜厚，使金属膜被氧化而形成的金属氧化膜的厚度成为不满3nm时，所述发明效果会变得显著。
在本发明的半导体器件的制造方法中，在沉积金属膜时，若将金属膜的膜厚设定为不满1.9nm时，所述发明效果会变得显著。
在本发明的半导体器件的制造方法中，若构成金属膜的元素是从由铪、锆、钛、钽、铝及硅所构成的组中选出的话，则栅极绝缘膜的介电常数确实会变高。此时，若构成金属膜的元素是从所述组中选出两种以上，则在栅极绝缘膜上能够同时提高介电常数和耐热性。并且，也可以使从所述的组中所选出的两种以上的元素在金属膜中的组成比沿着金属膜的膜厚方向变化。
在本发明的半导体器件的制造方法中，若在硅区域沉积金属氮化膜来代替沉积金属膜，则在栅极绝缘膜上能够同时提高介电常数和耐热性。
在本发明的半导体器件的制造方法中，在形成栅极绝缘膜之后，若对栅极绝缘膜进行热处理，则能够提高栅极绝缘膜的膜质。此时，若热处理是在实质上不含有氧的大气环境中、例如由惰性气体构成的大气环境或真空大气环境中进行的话，则能够防止对界面层供氧，因此能够抑制界面层的增长。
为了达到所述的各个目的，本发明所涉及的另一种半导体器件的制造方法，包括在非氧化大气环境中在硅区域上沉积金属膜的工序、和通过用能够氧化该金属膜的氧游离基来氧化金属膜，形成成为栅极绝缘膜的金属氧化膜的工序。
使用与本发明有关的其它的半导体器件的制造方法以后，由于在预先沉积成为high-k栅极绝缘膜材料的金属之后，使用能够氧化(氧氮化也可以)金属膜的游离基，例如氧游离基或者NO游离基或者N2O游离基等，作为该金属膜的氧化种(氧氮化种也可以)，因此通过恰当地设定处理温度，能够在可控性很高的氧化大气环境中向金属供给氧气。因此，由于能够在尽力抑制硅区域的氧化的同时使金属膜氧化，所以能够抑制低介电常数界面层的形成，从而能够形成拥有化学计量结构的绝缘性金属氧化膜，也就是high-k栅极绝缘膜。
并且，使用本发明的半导体器件的制造方法以后，由于金属膜的沉积工序与金属膜的氧化工序相互分离，因此不会出现象现有的在高温气氛下的金属氧化膜形成工序那样，氧化过程的速度被膜沉积机构控制的情况。并且，金属膜的氧化工序是利用作为氧化种的游离基的反应性的、比较低温的工序。因此，即使在复合膜和倾斜组成膜等的沉积或者氧化时，由于也能够防止膜构成原子之间的相互扩散，以及膜构成原子与硅区域中的硅原子之间的相互扩散，所以能够获得具有所希望的界面厚度以及组成的复合金属氧化膜。
附图的简单说明
图1为剖面图，示出了比较例所涉及的高介电常数栅极绝缘膜的形成方法中的一个工序。
图2(a)示出了在比较例的高介电常数栅极绝缘膜的形成方法中，形成了厚界面层的情况；图2(b)示出了在本发明的第1实施例的高介电常数栅极绝缘膜的形成方法中，形成了薄界面层的情况。
图3示出了按照本发明的第1实施例以及比较例的高介电常数栅极绝缘膜的各个形成方法而制成的、在栅极绝缘膜的电容器特性。
图4为剖面图，(a)～(c)示出了本发明的第1实施例的高介电常数栅极绝缘膜的形成方法中的各个工序。
图5为在本发明的第1、第2以及第3实施例的高介电常数栅极绝缘膜的形成方法中所用的远程等离子处理装置的结构图。
图6示出了在本发明的第1实施例的高介电常数栅极绝缘膜的形成方法中，Hf金属膜氧化后的膜厚增加率对处理温度的依存性。
图7示出了在400℃的温度下用氧游离基对膜厚为3nm的Hf金属膜进行氧化处理而获得的HfO2膜上，氧化膜换算膜厚EOT及漏电流密度Jg对处理时间(氧游离基照射时间)的依存性。
图8(a)～(c)为剖面图，示出了本发明的第2实施例的高介电常数栅极绝缘膜的形成方法中的各个工序。
图9(a)～(c)为剖面图，示出了本发明的第3实施例的高介电常数栅极绝缘膜的形成方法中的各个工序。
具体实施方式
(比较例)
以下，作为与本发明的各个实施例相对的比较例，参照附图，对金属氧化物构成的高介电常数栅极绝缘膜的现有的形成方法，加以说明。
图1为比较例的高电容常数栅极绝缘膜的形成方法的一个工序的剖面图。
如图1所示，首先，将p型的硅衬底1导入成膜器的腔内。这时，用基于直流溅射法的装置作为成膜器。然后，在硅衬底1之上直接形成金属氧化膜2。形成由铪氧化物(HfO2)构成的金属氧化膜作为金属氧化膜2。
在利用溅射法形成金属氧化膜2时，在使用铪(Hf)金属作为靶的同时用由氩气和氧气的混合气体构成的大气环境，通过外加直流电压对腔内引起放电。这样一来，利用反应溅射，形成由HfO2膜构成的金属氧化膜2。此时，通过控制溅射时间能够获得3～10nm左右的HfO2薄膜。
但是，在该金属氧化膜2的形成工序中，如图1或者图2(a)所示，由于硅衬底1的硅的扩散、以及来自大气环境的氧的扩散，因此在硅衬底1和为金属氧化膜2的HfO2膜之间形成了3nm左右的界面层3。此界面层3可以被认为是富含氧化硅膜的硅酸盐层。
然后，在金属氧化膜2上，例如用溅射法沉积钨(W)膜后，利用众所周知的光刻技术及干刻技术，将该W膜加工成栅极电极4。由此能够获得电容器结构。
在图3中的(a)的曲线中示出了使用本比较例所形成的厚度为1.3～10nm的金属氧化物薄膜(high-k栅极绝缘膜)的电容器特性(high-k膜物理膜厚和氧化膜换算膜厚的关系)。在图3中，横轴表示所沉积的high-k膜的物理膜厚tphy(nm)、纵轴表示通过C-V测量所得到的氧化膜换算膜厚EOT(nm)。这里，在图3中的倾斜度相当于high-k膜的相对介电常数k的倒数。因此，从图3的(a)可以看出k＝30。而且，通过将图3的(a)所示的线外插至纵轴而得到的、1.5nm程度的切片(y切片)相当于界面层的EOT值。也就是说，考虑到在本比较例的界面层的物理厚度为3nm左右，可以看出界面层的相对介电常数是氧化硅膜的大约2倍的8左右。但是，现在，由于在high-k栅极绝缘膜的导入时期被期待的EOT值被认为是不满1.3nm左右，因此有必要尽可能地抑制这种大EOT值的界面层的形成。
在本比较例的栅极绝缘膜的形成方法中，形成厚界面层的原因被认为如下。也就是说，是因为大气环境气体中的氧离子和氧原子的反应性较高，在金属氧化膜的沉积初期硅衬底表面很容易被氧化之故。
(第1实施例)
以下，对本发明的第1实施例的半导体器件的制造方法，具体地说，对由金属氧化物构成的高介电常数栅极绝缘膜的形成方法进行说明。
图4(a)～(c)为剖面图，示出了第1实施例的半导体器件的制造方法，具体地说，示出了由氧化金属膜所产生的金属氧化膜所构成的栅极绝缘膜的形成方法中的各个工序。
首先，用氟酸水溶液除去p型硅衬底1表面的自然氧化膜，由此使硅清净表面露出来。这时，也可以在洗净硅衬底1的表面之后，根据需要氮化该表面。然后，将硅衬底1导入成膜器(无图示)的腔内。在此，使用基于PVD(physical vapor deposition)法，例如用直流溅射法的装置作为成膜器。具体地说，如图4(a)所示，通过直流溅射法使金属原子(例如Hf原子)11飞向硅衬底1，由此在硅衬底1上直接形成金属膜(例如Hf膜)12。例如在形成以铪(Hf)金属膜作为金属膜12时，在腔内用铪金属作为靶10，同时，用非氧化性大气环境，通过外加直流电压引起放电。这样一来，通过反应溅射来形成Hf金属膜。在此所用的非氧化性大气环境，例如在由图4(a)所示的氩(Ar)气构成的大气环境中，实质上不包含氧(氧化种)。而且，通过控制溅射的时间，能够获得拥有所希望的厚度的Hf薄膜(金属膜12)。并且，在结晶化温度(大约600℃)以下的衬底温度下形成Hf薄膜时，Hf薄膜会变成非晶质，在其剖面构造中看不出柱状构造。
并且，在金属膜12的Hf膜的沉积中，为了抑制在Hf膜和硅衬底1的界面形成混合层、以及抑制这之后的氧化，应降低硅衬底1的温度及金属原子的能量。具体地说，最好将硅衬底1的温度设定为低于300℃。这样一来，由于能够减少混合层的厚度，因此，能够使氧化混合层而形成的界面层变薄。而且，在沉积Hf膜时，还希望飞向硅衬底1上的每一个金属原子(Hf原子)11的能量(粒子能量)都小(具体地说在1eV及1eV以下)。因此，能够防止因金属粒子的飞入而引起的对硅区域的破坏。
另外，在本实施例中所用的溅射法，虽然基本上粒子能量较大，但由于选择400Pa左右的低真空区域作为工作压力(室内的压力)，因此能够把粒子能量抑制在1eV左右。并且，虽然本实施例中用了溅射法，但为了降低粒子能量，也可以用能够实现热能量程度的粒子能量的真空蒸镀法、电子束蒸镀法、激光蒸镀法或者是CVD(chemical vapor deposition)法等。
其次，如图4(b)所示，把由Hf构成的金属膜12的表面暴露在含有主要以氧游离基13为氧化种的大气环境中。这时，在大气环境中含有相当数量的没有被活性化的氧原子(或氧分子)。在这样的大气环境中，通过对金属膜12进行氧化处理，来从金属膜12形成成为栅极绝缘膜的、且拥有化学计量结构的金属氧化膜(具体地说HfO2膜)2。此时，在硅衬底1和为金属氧化膜2的HfO2膜之间形成界面层3。界面层3是硅衬底1的表面被氧化而形成的氧化硅膜、或是含有极少的Hf的硅酸盐。
另外，虽然能够用等离子产生器和臭氧产生器作为氧游离基13的产生器，但在本实施例中，如图5所示，能够用远程等离子产生器。以下，对利用此产生器的金属膜表面的氧化处理加以说明。
首先，如图5所示，将硅衬底(硅晶片)1导入远程等离子处理器50的腔51内，并且将其设置在衬底台52上。其次，从气罐54对设置在腔51上侧的游离基生成室53导入含有氧的气体，例如O2气体或者N2O气体，再通过对游离基生成室53外加RF功率，使在游离基生成室53内产生含有氧的等离子体55。另外，为了外加RF功率，将高频电源56通过连接装置57连接到游离基生成室53。而且，腔51与游离基生成室53用复数的连接孔连接。
在产生等离子体55时，为了使硅晶片1不会直接暴露在游离基生成室53的等离子体55下，有必要设法用空间或电气的方法将氧离子关闭在游离基生成室53内。在本实施例中，通过不外加偏压功率并将衬底台保持在漂移电位，防止了硅晶片1直接暴露在等离子体55中。因此，能够使到达硅晶片1的氧化种不是氧离子，而是氧原子(分子)14和氧游离基13。而且，除各种等离子产生器以外，也能够使用臭氧产生器作为游离基生成室53的具体实现方式。在使用后者的臭氧产生器时，由于从臭氧产生器所产生的臭氧在硅区域表面分解成氧游离基和氧分子，因此氧游离基被供给。
如上所述，通过使用含有例如O2或者N2O的气体的远程等离子处理器或臭氧产生器，进行Hf金属膜的氧化处理，能够对Hf金属膜进行以用氧游离基为主的氧化处理。氧游离基与氧原子(分子)相比，化学反应性较高；而与氧离子相比，为进入金属膜中的运动能量较小。
如果用氧原子(分子)氧化Hf金属膜，为了获得金属氧化膜的HfO2膜，必须在数百℃以上的氧化性大气环境中进行热处理。可是，在那种情况下，由于不仅仅对Hf金属膜、而且对硅衬底表面供氧也不能避免，因此在硅衬底和Hf金属膜之间形成了低介电常数的界面层。若形成了这样的界面层，则如图3的(a)所示的，high-k栅极绝缘膜全体的介电常数变小(也就是说EOT变大)。并且，由于使用高温热处理，因此在金属膜的氧化的同时发生金属氧化膜的结晶化，结果使通过结晶粒界的漏电流程度变得深刻。
另一方面，在使用氧离子时，硅衬底的处理温度即使在300℃左右以下，也能够氧化金属膜。因此，也能够抑制金属氧化膜的结晶化。并且，通过控制氧离子的能量，能够进行界面层形成的抑制及控制。但是，若氧化对象的金属膜的膜厚变成1nm左右，或氧化后的金属氧化膜的膜厚变成3nm以下，虽然原理上不是不可能，但由于完全地控制对应极薄的膜厚的低能量离子变得不容易，因此抑制界面层的形成变得困难。
针对此问题，在使用氧游离基时，由于并用其化学反应性和在较低温时的热扩散效果，因此存在与氧原子(分子)和氧离子不同的温度范围。以下，边参照图6及图7边对此加以说明。
图6的曲线(a)示出了用氧游离基对Hf金属膜进行一定的时间(120秒)的氧化处理时，Hf金属膜氧化后的膜厚增加率对处理温度的依存性。另外，作为参考，图6的曲线(b)示出了用氧原子(氧分子)对Hf金属膜进行一定的时间(120秒)的氧化处理时，Hf金属膜的氧化后的膜厚增加率对处理温度的依存性。这里的膜厚增加率是氧化后的Hf金属膜(Hf氧化膜)的膜厚t对氧化前的Hf金属膜的膜厚t0的比t/t0。但是，在Hf金属膜被氧化后形成拥有化学计量结构的HfO2时，t/t0变为1.6左右。因此，因Hf金属膜的氧化使膜厚增加到t/t0超过1.6左右时，能够认为形成了界面层。
从图6可以看出，当用氧游离基的氧化处理温度在300℃左右的较低温度时，和用氧原子(氧分子)时一样，看不出表示Hf金属膜的氧化的膜厚有什么增加。相反，当用氧游离基的氧化处理温度在500℃程度的较高温度时，和用氧原子(氧分子)时一样，由于氧化反应完全被热扩散支配，因此不能避免界面层的形成。也就是说，能表现出用氧游离基的优越性的温度是被夹在这些温度中间的温度区域(300～500℃)。换句话说，当在这个温度区域中用氧原子(氧分子)时看不出Hf金属膜的氧化反应，与此相对，当在这个温度区域中用氧游离基时能够看出因Hf金属膜的氧化反应而产生的膜厚的增加。此时，可以认为是氧游离基的化学反应性和因衬底加热而产生的热扩散效果互起作用，而使独自的氧化反应机构起了作用。
图7示出了在400℃的温度下用氧游离基对膜厚3nm的Hf金属膜进行氧化处理而得到的HfO2膜上，氧化膜换算膜厚EOT及漏电流密度Jg对处理时间(氧游离基的照射时间)的依存性。这里，金属膜的氧化既依存于氧游离基的供给量，也依存于热扩散现象，因此到金属膜被完全氧化、形成拥有稳定的组成(化学计量结构)的金属氧化膜为止，如图7所示，需要与金属膜膜厚及氧化处理温度等相对应的一定的处理时间。
如上所述，在用氧游离基的金属膜的氧化中，由于能够并用氧游离基的化学反应性和在较低温度下的热扩散效果，因此能够拥有与用氧原子(氧分子)、氧离子的金属膜的氧化不同的温度范围。
并且，在界面层形成给了氧化膜换算膜厚EOT深刻的影响的、金属氧化膜(具体地说HfO2膜)的膜厚为不满3nm的区域，换句话说，氧化处理前的金属膜的膜厚为不满1.9nm的区域，用本实施例的氧游离基的氧化处理方法和比较例等现有技术相比特别具有优越性。
并且，即使在本实施例中，为了防止在氧化Hf金属膜12的同时给在硅衬底1和Hf金属膜12之间所形成的界面层3供氧，也必须按照被氧化处理的Hf金属膜12的膜厚以及处理温度等控制处理时间。这里，按照本实施例，通过对各种膜厚(1～6nm)的Hf金属膜，进行处理温度为400℃、处理时间为120sec的同样的氧化处理而形成的金属氧化膜(high-k栅极绝缘膜)的电容器特性(high-k膜物理膜厚和氧化膜换算膜厚EOT的关系)，如图3的曲线(b)所示。
另外，在本实施例中，图4(b)所示的金属膜12的氧化处理，也就是在成为high-k栅极绝缘膜的金属氧化膜2的形成工序之后，为了充分提高金属氧化膜2的电气特性等膜质，如图4(c)所示，作为后处理工序，进行氧化处理后的退火处理。具体地说，为了改善在氧化处理中的非平衡性，也就是，为了提高氧原子和Hf金属原子的结合性和均匀性，作为后处理工序进行氧化处理后的退火处理。此时，通过在实质上不含氧(氧化种)的大气环境中，例如图4(c)那样的、由氮素(N2)构成的大气环境中，或者由氩等惰性气体构成的大气环境中通过进行热处理，避免了给界面层3供氧，因此能够抑制界面层3的厚度增大。而且，也可以用真空大气环境作为实质上不含氧的大气环境。
如以上所说的，根据本实施例，在预先沉积成为high-k栅极绝缘膜材料的金属(Hf金属)之后，使用氧游离基13作为该金属的氧化种，因此通过恰当地设定处理温度，能够在可控性很高的氧大气环境中给金属供给氧气。因此，由于能够在尽力抑制硅衬底1的氧化的同时使金属膜12氧化，所以能够抑制低介电常数界面层3的形成，从而能够形成拥有化学计量结构的绝缘性金属氧化膜2，也就是high-k栅极绝缘膜。
具体地说，在比较例中，通过在数百℃以上的氧化性大气环境中的溅射形成HfO2膜(金属氧化膜2)时，如图2(a)所示，界面层3的厚度增大了；而在本实施例中，如图2(b)所示，界面层3的厚度变薄了，结果在本实施例中能够获得图3的(b)那样的优良的电气特性。具体地说，从图3的(b)能够看出，在使用氧游离基的本实施例中，界面层所导致的EOT为0.4nm左右，与比较例相比，减少了1nm左右。
在所述的本实施例中，虽然最佳化的程度等详细情况不明，但氧游离基的化学反应性和因衬底加热而引起的热扩散效果相互作用，使独自的氧化反应机构作用，其结果，可以认为能够最大限度地抑制界面层形成。而且，使用本实施例的氧游离基的氧化处理方法，在界面层形成给氧化膜换算膜厚EOT深刻的影响的、金属氧化膜的膜厚为不满3nm的区域，也就是氧化处理前的金属膜的膜厚为不满1.9nm的区域，对于比较例等现有技术具有特别的优越性。
并且，本实施例的使用了氧游离基的氧化处理，与用氧离子的氧化处理相比，具有在膜均匀性方面不直接受等离子分布等的影响(例如氧离子直接受等离子分布等影响)、以及在膜质方面不受离子冲击等破坏之类的优越性。
并且，根据本实施例，由于金属膜12的沉积工序和金属膜12的氧化工序相互分离，因此不会出现象现有的在高温大气环境下的金属氧化膜形成工序那样的，氧化过程的速度被膜沉积机构控制的情况。而且，金属膜12的氧化工序是利用氧游离基13的反应性的、比较低温的工序。因此，即使在复合膜和倾斜组成膜等的沉积或者氧化时，由于也能够防止膜构成原子之间的相互扩散、以及膜构成原子与硅衬底中的硅原子之间的相互扩散，所以能够获得具有所希望的界面层厚度以及组成的复合金属氧化膜。
另外，在第1实施例中，形成high-k栅极绝缘膜的硅区域不仅是硅衬底1，也可以是硅膜，或者也可以是主要由硅构成的衬底或膜。
并且，在第1实施例中，在硅衬底1的表面直接形成了由Hf构成的金属膜12，但也可以在形成金属膜12之前，对硅衬底1的表面进行氮化处理(前处理)来代替此方法。因此，更能够抑制界面层的形成。
并且，在第1实施例中，虽以Hf作为金属膜12的材料为例进行了说明，但不仅是Hf，也可以用锆、钛、钽、铝或是其它的金属(例如从希土类金属族中选出的镧等)。这样一来，金属膜被氧化而形成的金属氧化膜(也就是high-k栅极绝缘膜)的介电常数变高。而且，也可以从铪、锆、钛、钽、铝以及其它的金属(例如从希土类金属族中选出的镧等)以及硅中选择两种以上的元素作为构成金属膜12的元素。这样一来，在high-k栅极绝缘膜上，能够同时提高介电常数和耐热性。这时，也可以让被选出的两种以上的元素在金属膜中的组成比沿金属膜的膜厚方向而变化。
并且，在第1实施例中，氧化金属膜12时的温度下限也可以是能够利用氧游离基13氧化金属膜12的最低温度。具体地说，当金属膜12是Hf金属等时，该温度下限是300℃。
并且，在第1实施例中，氧化金属膜12时的温度上限也可以是利用氧原子或氧分子进行金属膜12的氧化的最低温度。具体地说，当金属膜12是Hf金属等时，该温度上限是500℃。
并且，在第1实施例中，用氧游离基作为成为金属膜12的氧化种的游离基，也可以用NO游离基或N2O游离基等其它的游离基代替它。
并且，在第1实施例中，如图4(b)所示，在金属氧化膜2的形成工序之后，也可以包括在实质上不含氧的大气环境中在金属氧化膜2之上沉积其它金属膜的工序、和在含有氧的大气环境中通过氧化该其它金属膜形成变成栅极绝缘膜的其它金属氧化膜的工序。换句话说，也可以反复地进行薄金属膜的沉积和该金属膜的氧化。这样一来，由于金属膜被完全地氧化，因此很容易获得拥有化学计量结构的金属氧化膜。
并且，在第1实施例中，以栅极绝缘膜作为金属氧化膜2也就是high-k膜的用途为例进行了说明，当然，除了栅极绝缘膜之外，high-k膜还可以用于其它用途，例如，用作容量绝缘膜。
(第2实施例)
以下，对本发明的第2实施例的半导体器件的制造方法，具体地说对由金属氧化物构成的高介电常数栅极绝缘膜的形成方法进行说明。
本实施例的特征是对构成栅极绝缘膜的高电介体材料，提出使用各种金属的氧氮化膜，作为同时有效地提高介电常数和耐热性的手段。具体地说，对通过用氧游离基对金属氮化膜进行氧化处理，获得高电介体材料、也就是栅极绝缘膜用的金属氧氮化膜的方法进行说明。
图8(a)～图8(c)为剖面图，示出了第2实施例的高介电常数栅极绝缘膜的形成方法中的各个工序。
首先，用氟酸水溶液除去p型硅衬底1的表面的自然氧化膜，由此使硅清净表面露出来。这时，在洗净硅衬底1的表面之后，也可以根据需要氮化该表面。然后，将硅衬底1导入成膜器(无图示)的腔内。在此，使用基于PVD法、例如用直流溅射法的装置作为成膜器。具体地说，如图8(a)所示，利用直流溅射法使金属原子(例如Hf原子)11及氮原子16飞向硅衬底1，由此在硅衬底1上直接形成金属氮化膜(例如HfN(氮化铪)膜)17。在形成例如以HfN金属氮化膜作为金属氮化膜17时，在腔内用铪金属作为靶10的同时用由Ar气体和氮(N2)构成的非氧化性大气环境(参照图8(a))，通过外加直流电压引起放电。这样一来，通过反应溅射来形成HfN金属氮化膜。
也就是说，本实施例和第1实施例(参照图4(a)～(c))不同的地方是在硅衬底1上用形成HfN金属氮化膜17代替形成Hf金属膜12。
其次，如图8(b)所示，将由HfN构成的金属氮化膜17的表面暴露在含有主要以氧游离基13为氧化种的大气环境中。这时，在大气环境中含有相当数量的没有被活性化的氧原子(或氧分子)。在这样的大气环境中，通过对金属氮化膜17进行氧化处理，从金属氮化膜17形成变成栅极绝缘膜的金属氧氮化膜(具体地说HfON膜)18。此时，在硅衬底1和金属氧氮化膜18的HfON膜之间形成界面层3。界面层3是由硅衬底1的表面被氧化而变成的氧化硅膜、或是含有极少的Hf和N的硅酸盐。
另外，在本实施例中，和第1实施例一样，用如图5所示的远程等离子处理器作为氧游离基13的产生器。具体地说，将硅衬底(硅晶片)1导入远程等离子处理器50的腔51内，并且将其设置在衬底台52上。其次，从气罐54对设置在腔51上的游离基生成室53导入含有氧的气体，例如O2气体或者N2O气体，再通过对游离基生成室53外加RF功率，使在游离基生成室53内产生含有氧的等离子体55。在此，通过将衬底台52保持在漂移电位中，能够使到达硅晶片1的氧化种是除氧离子之外的氧原子(分子)14和氧游离基13。并且，通过将衬底温度保持在400℃，能够对由HfN构成的金属氮化膜17，进行以氧游离基为主的氧化处理。也就是说，对HfN金属氮化膜17注入氧，能够形成HfON金属氧氮化膜18。
其次，在形成HfON金属氧氮化膜18也就是high-k栅极绝缘膜之后，为了充分地提高金属氧氮化膜18的电气特性等的膜质，如图8(c)所示，进行热处理作为后处理工序。在这个HfON膜形成后的热处理中，在实质上不含氧(氧化种)的大气环境中，例如如图8(c)所示的、由氮构成的大气环境中，或者由氩等惰性气体构成的大气环境中，通过进行热处理，从而避免了给界面层3供氧，因此能够抑制界面层3的厚度增大。通过这个热处理，能够使氧在供给氧的HfN金属氮化膜中均匀地分布，由此能够使HfON金属氧氮化膜18的组成是化学计量结构。
正如以上所述，根据本实施例，在预先沉积成为high-k栅极绝缘膜材料的氮化金属(HfN)之后，由于用氧游离基13作为该氮化金属的氧化种，因此通过恰当地设定处理温度，能够在可控性较高的氧化性大气环境中给氮化金属供氧。因此，由于能够在尽力抑制硅衬底1的氧化的同时使金属氮化膜17氧化，所以能够抑制低介电常数的界面层3的形成，从而能够形成拥有化学计量结构的绝缘性的金属氧氮化膜18也就是high-k栅极绝缘膜。
并且，本实施例的使用氧游离基的氧化处理，与用氧离子的氧化处理相比，具有在膜均匀性方面不直接受等离子分布等影响(例如氧离子直接受等离子分布等的影响)、以及在膜质方面不受离子冲击等破坏之类的优越性。
并且，根据本实施例，由于金属氮化膜17的沉积工序和金属氮化膜17的氧化工序相互分离，因此不会出现象现有的在高温大气环境下的金属氧化膜形成工序那样的，氧化过程的速度被膜沉积机构控制的情况。而且，金属氮化膜17的氧化工序是利用氧游离基13的反应性的、比较低温的工序。因此，即使在合成膜和倾斜组成膜等的沉积或者氧化时，由于能够防止膜构成原子之间的相互扩散，以及膜构成原子与硅衬底中的硅原子之间的相互扩散，所以能够获得具有所希望的界面厚度以及结构的合成金属氧化膜。
并且，本实施例用氧化金属氮化膜17、形成变成栅极绝缘膜的金属氧氮化膜18，来代替第1实施例中的氧化金属膜12、形成变成栅极绝缘膜的金属氧化膜2。因此，在栅极绝缘膜上，能够同时提高介电常数和耐热性。
另外，在第2实施例中，形成high-k栅极绝缘膜的硅区域不仅是在硅衬底1，也可以是硅膜，或者也可以是主要由硅构成的衬底或膜。
并且，在第2实施例中，在硅衬底1的表面直接形成了由Hf构成的金属氮化膜17，但也可以在形成金属氮化膜17之前，对硅衬底1的表面进行氮化处理(前处理)来代替此方法。因此，更能够抑制界面层的形成。
并且，在第2实施例中，虽以Hf的氮化物作为金属氮化膜17的材料为例进行了说明，但不仅是这个，也可以用锆、钛、钽、铝或是其它的金属(例如从希土类金属族中选出的镧等)的氮化物。这样一来，金属氮化膜被氧化而形成的金属氧氮化膜(也就是high-k栅极绝缘膜)的介电常数变高。而且，也可以从铪、锆、钛、钽、铝以及其它的金属(例如从希土类金属族中选出的镧等)以及硅中选择两种以上的元素作为构成金属氮化膜17的元素(氮以外)。这样一来，在high-k栅极绝缘膜上，更能够同时提高介电常数和耐热性。这时，也可以使被选出的两种以上的元素在金属氮化膜中的组成比沿金属氮化膜的膜厚方向而变化。
并且，在第2实施例中，氧化金属氮化膜17时的温度下限也可以是能够利用氧游离基13氧化金属氮化膜17的最低温度(例如300℃)。
并且，在第2实施例中，氧化金属氮化膜17时的温度上限也可以是利用氧原子或氧分子进行金属氮化膜17的氧化的最低温度(例如500℃)。
并且，在第2实施例中，用氧游离基作为变成金属氮化膜17的氧化种的游离基，也可以用NO游离基或N2O游离基等其它的游离基来代替它。
并且，在第2实施例中，如图8(b)所示，在金属氧氮化膜18的形成工序之后，也可以含有在实质上不含氧的大气环境中在金属氧氮化膜18之上沉积其它金属氮化膜(也可以是金属膜(以下相同))的工序、和在含有氧的大气环境中通过氧化该其它金属氮化膜形成变成栅极绝缘膜的其它金属氧氮化膜的工序。换句话说，也可以反复地进行薄金属氮化膜的沉积和该金属氮化膜的氧化。这样一来，由于金属氮化膜完全地被氧化，因此很容易获得拥有化学计量结构的金属氧氮化膜。
并且，在第2实施例中，以栅极绝缘膜作为金属氧氮化膜18也就是high-k膜的用途为例进行了说明，当然，除了栅极绝缘膜之外，high-k膜还可以用于其它用途，例如，用作容量绝缘膜。
(第3实施例)
以下，对本发明的第3实施例的半导体器件的制造方法、具体地说对由金属氧化物构成的高介电常数栅极绝缘膜的形成方法进行说明。本实施例的特征是对构成栅极绝缘膜的高电介体材料，提出使用由各种高电介体材料构成的复合金属氧化膜，作为同时有效地提高介电常数和耐热性的手段。具体地说，对通过用氧游离基对复合金属膜进行氧化处理，获得高电介体材料、也就是栅极绝缘膜用的复合金属氧化膜的方法进行说明。
图9(a)～图9(c)为剖面图，示出了第3实施例的高介电常数栅极绝缘膜的形成方法中的各个工序。
首先，用氟酸水溶液除去p型硅衬底1的表面的自然氧化膜，由此使硅清净表面露出来。这时，在洗净硅衬底1的表面之后，也可以根据需要氮化该表面。然后，将硅衬底1导入成膜器(无图示)的腔内。在此，利用基于PVD法、例如用直流溅射法的装置作为成膜器。具体地说，如图9(a)所示，通过用复数个的靶10以及19的直流溅射法使金属原子(例如Hf原子)11及添加原子20(例如硅(Si)或铝(Al))同时或交替飞向硅衬底1，由此在硅衬底1上直接形成拥有所希望的组成的复合金属膜(例如Hf和Si的HfSi复合金属膜、或Hf和Al的HfAl复合金属膜)21。例如在形成HfSi复合金属膜时，在腔内，在由各种Ar气体所构成的非氧化性大气环境(参照图9(a))中，用由铪金属构成的靶10和由添加元素的硅构成的靶19作为复合金属膜21，通过外加直流电压引起放电。这样一来，通过反应溅射形成HfSi复合金属膜。
另外，在图9(a)所示的工序中，通过调制往各个靶10以及19的投入动力以及放电时间，能够获得拥有复合组成及倾斜组成(在金属膜中的各个元素的组成比随膜厚方向而变化那样的组成)的复合金属膜(例如HfSi或HfAl)。
并且，在图9(a)所示的工序中，也可以用合金靶(例如由HfSi或HfAl构成的靶)代替各个靶10以及19。
如上所述，本实施例与第1实施例(参照图4(a)～4(c))的不同之处在于：在硅衬底1上，用例如形成由HfSi或HfAl构成的复合金属膜21，来代替形成Hf金属膜12。
其次，如图9(b)所示，将由HfSi或HfAl构成的复合金属膜21的表面暴露在含有主要以氧游离基13为氧化种的大气环境中。这时，在大气环境中含有相当数量的没有被活性化的氧原子(或氧分子)。在这样的大气环境中，通过对复合金属膜21进行氧化处理，从复合金属膜21形成变成栅极绝缘膜的复合金属氧化膜(具体地说是HfSiO2膜或HfAlO2膜)22。此时，在硅衬底1和复合金属氧化膜22之间形成界面层3。界面层3是由硅衬底1的表面被氧化而变成的氧化硅膜。
另外，在本实施例中，和第1实施例一样，用如图5所示的远程等离子处理器作为氧游离基13的产生器。具体地说，将硅衬底(硅晶片)1导入远程等离子处理器50的腔51内，并且将其设置在衬底台52上。其次，从气罐54对设置在腔51上的游离基生成室53导入含有氧的气体，例如O2气体或者N2O气体，再通过对游离基生成室53外加RF功率，使在游离基生成室53内产生含有氧的等离子55。在此，通过将衬底台52保持在漂移电位中，能够使到达硅晶片1的氧化种是除氧离子以外的氧原子(分子)14和氧游离基13。并且，通过将衬底温度保持在400℃，能够对由HfSi或HfAl构成的复合金属膜21，进行以氧游离基为主的氧化处理。也就是说，对复合金属膜21注入氧，能够形成HfSiO2膜或HfAlO2膜等复合金属氧化膜22。
其次，在形成复合金属氧化膜22也就是high-k栅极绝缘膜之后，为了充分提高复合金属氧化膜22的电气特性等膜质，如图9(c)所示，进行热处理作为后处理工序。在这个复合金属氧化膜22的形成后的热处理中，在实质上不含氧(氧化种)的大气环境中，例如如图9(c)所示的、由氮构成的大气环境中，或者由氩等惰性气体构成的大气环境中，通过进行热处理，从而避免了给界面层3供氧，因此能够抑制界面层3的厚度增大。通过这个热处理，能够使氧在供给氧的复合金属膜中均匀地分布，因此能够使复合金属氧化膜22的组成是化学计量结构。
正如以上所述，根据本实施例，在预先沉积成为high-k栅极绝缘膜材料的复合金属(HfSi或HfAl)之后，由于用氧游离基13作为该复合金属的氧化种，因此通过恰当地设定处理温度，能够在可控性较高的氧化性大气环境中给复合金属供氧。因此，由于能够在尽力抑制硅衬底1的氧化的同时使复合金属膜21氧化，所以能够抑制低介电常数的界面层3的形成，从而能够形成拥有化学计量结构的绝缘性的复合金属氧化膜22也就是high-k栅极绝缘膜。
并且，本实施例的使用氧游离基的氧化处理，与用氧离子的氧化处理相比，具有在膜均匀性方面不直接受等离子分布等影响(例如氧离子直接受等离子分布等影响)、以及在膜质方面不受离子冲击等破坏之类的优越性。
但是，至今为止，对构成栅极绝缘膜的高电介体材料，提出使用用各种金属氧化物膜的复合膜和倾斜组成膜，作为同时有效地提高介电常数和耐热性的手段，由于这些金属氧化物膜在沉积时或氧化时相互扩散，因此不一定能得到与设计相同的膜。
针对这个问题，根据本实施例，由于复合金属膜21的沉积工序和复合金属膜21的氧化工序相互分离，因此不会出现象现有的在高温大气环境下的金属氧化膜形成工序那样的，氧化过程的速度被膜沉积机构控制的情况。而且，复合金属膜21的氧化工序是利用氧游离基13的反应性的、比较低温的工序。因此，即使在复合金属膜21(或倾斜组成膜)的沉积时或者氧化时，由于能够防止膜构成原子之间的相互扩散，以及膜构成原子与硅衬底中的硅原子之间的相互扩散，所以能够获得具有所希望的界面厚度以及组成的复合金属氧化膜22。
并且，本实施例用氧化复合金属膜21、形成变成栅极绝缘膜的复合金属氧化膜22，来代替第1实施例中的氧化金属膜12、形成变成栅极绝缘膜的金属氧化膜2。因此，在栅极绝缘膜上，能够同时提高介电常数和耐热性。
另外，在第3实施例中，形成high-k栅极绝缘膜的硅区域不仅是在硅衬底1，也可以是硅膜，或者也可以是主要由硅构成的衬底或膜。
并且，在第3实施例中，在硅衬底1的表面直接形成了由HfSi或HfAl构成的复合金属膜21，但也可以在形成复合金属膜21之前、对硅衬底1的表面进行氮化处理(前处理)来代替此方法。因此，更能够抑制界面层的形成。
并且，在第3实施例中，以HfSi或HfAl作为复合金属膜21的材料为例进行了说明，不仅是这个，也可以从锆、钛、钽、铝以及其它的金属(例如从希土类金属族中选出的镧等)以及硅中选择两种以上的元素，作为构成复合金属膜21的元素。而且，在复合金属膜21的沉积时，也可以与第2实施例一样，通过对大气环境导入氮，来形成复合金属氮化膜，且通过氧化复合金属氮化膜，形成复合金属氧氮化膜。
并且，在第3实施例中，氧化复合金属膜21时的温度下限也可以是能够利用氧游离基13氧化复合金属膜21的最低温度(例如300℃)。
并且，在第3实施例中，氧化复合金属膜21时的温度上限也可以是利用氧原子或氧分子进行复合金属膜21的氧化的最低温度(例如500℃)。
并且，在第3实施例中，用氧游离基作为变成复合金属膜21的氧化种的游离基，也可以用NO游离基或N2O游离基等其它的游离基来代替它。
并且，在第3实施例中，如图9(b)所示，在复合金属氧化膜22的形成工序之后，也可以含有在实质上不含氧的大气环境中、在复合金属氧化膜22之上沉积其它复合金属膜(也可以是金属膜(以下相同))的工序；和在含有氧的大气环境中、通过氧化该其它复合金属膜来形成成为栅极绝缘膜的其它复合金属氧化膜的工序。换句话说，也可以反复地进行薄复合金属膜的沉积和该复合金属膜的氧化。这样一来，由于复合金属膜完全地被氧化，因此很容易获得拥有化学计量结构的复合金属氧化膜。
并且，在第3实施例中，以栅极绝缘膜作为复合金属氧化膜22也就是high-k膜的用途为例进行了说明，当然，除了栅极绝缘膜之外，high-k膜还可以用于其它用途，例如，用作容量绝缘膜。
在本发明的各个实施例中，当考虑对栅极绝缘膜的信赖性和载流子迁移率的影响时，并不是单纯地界面层越薄越好。也就是说，将界面层厚度控制在所希望的值上很重要。因此，在本发明的各个实施例中，通过控制氧游离基飞往金属膜(或金属氮化膜或复合金属膜)的数量、或使用氧游离基的处理时间或处理温度，有可能控制在金属氧化膜(或金属氧氮化膜或复合金属氧化膜)和硅衬底之间的界面所形成的界面层厚度。
(产业上的利用可能性)
如以上所述，本发明对与高介电常数膜的形成方法有关的、且拥有栅极绝缘膜的电子装置的制造方法等特别有用。
(发明的效果)
根据本发明，由于能够在尽可能地抑制硅区域的氧化的同时将金属膜氧化，因此抑制了低介电常数界面层的形成，能够进行high-k栅极绝缘膜的形成。并且，在本发明中，由于金属膜的沉积工序和金属膜的氧化工序相互分离，且进行利用氧游离基的反应性的、较低温的氧化工序，因此即使在复合膜和倾斜组成膜等的沉积时或氧化时，也能够防止相互扩散，所以能够得到由拥有所希望的界面层厚度以及组成的复合金属氧化物膜构成的栅极绝缘膜。

Claims (21)

1、一种半导体器件的制造方法，其特征在于：
包括在非氧化性大气环境中，在硅区域上沉积金属膜的工序；和通过用氧游离基氧化所述金属膜，形成成为栅极绝缘膜的金属氧化膜的工序。
2、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
所述氧游离基是由用含有氧的气体的等离子产生器供给。
3、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
所述氧游离基是由臭氧产生器供给。
4、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
氧化所述金属膜的区域和产生所述氧游离基的区域实质上相互分离。
5、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
所述金属膜的氧化是在用电气的方法保持在漂移电位的试料台上进行的。
6、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
氧化所述金属膜时的温度下限是能够用所述氧游离基氧化所述金属膜的最低温度。
7、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
氧化所述金属膜时的温度下限是300℃。
8、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
氧化所述金属膜时的温度上限是用氧原子或氧分子，进行所述金属膜的氧化的最低温度。
9、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
氧化所述金属膜时的温度上限是500℃。
10、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在氧化所述金属膜时，通过控制所述氧游离基飞往所述金属膜的数量、或使用所述氧游离基的处理时间或处理温度，来控制在所述金属氧化膜和所述硅区域的界面所形成的界面层的厚度。
11、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在沉积所述金属膜时，在使所述硅区域的温度为低于300℃的同时，使成为所述金属膜的金属粒子在飞往所述硅区域时，所述每一个金属粒子的能量为leV以下。
12、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在沉积所述金属膜时，设定所述金属膜的膜厚，使氧化所述金属膜而形成的所述金属氧化膜的厚度为不满3nm。
13、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在沉积所述金属膜时，设定所述金属膜的膜厚为不满1.9nm。
14、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
构成所述金属膜的元素是从由铪、锆、钛、钽、铝以及硅构成的组中选出的。
15、根据权利要求第14项所述的半导体器件的制造方法，其特征在于：
构成所述金属膜的元素是从所述组中选择两种以上。
16、根据权利要求第15项所述的半导体器件的制造方法，其特征在于：
从所述组中选出的两种以上的元素在所述金属膜中的组成比，沿所述金属膜的膜厚方向而有所变化。
17、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在所述硅区域上用沉积金属氮化膜来代替沉积所述金属膜。
18、根据权利要求第1项所述的半导体器件的制造方法，其特征在于：
在形成所述栅极绝缘膜之后，对所述栅极绝缘膜进行热处理。
19、根据权利要求第18项所述的半导体器件的制造方法，其特征在于：
所述热处理是在实质上不含氧的大气环境中进行的。
20、根据权利要求第19项所述的半导体器件的制造方法，其特征在于：
所述大气环境是由惰性气体构成或是真空。
21、一种半导体器件的制造方法，其特征在于：
包括在非氧化性大气环境中，在硅区域之上沉积金属膜的工序；和通过用能够氧化所述金属膜的游离基来氧化所述金属膜，形成成为栅极绝缘膜的金属氧化膜的工序。
CNB200310124715XA 2003-02-12 2003-12-24 半导体器件的制造方法 Expired - Fee Related CN100401478C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003033373 2003-02-12
JP2003033373 2003-02-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100736792A Division CN1841675A (zh) 2003-02-12 2003-12-24 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1521811A true CN1521811A (zh) 2004-08-18
CN100401478C CN100401478C (zh) 2008-07-09

Family

ID=32820984

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB200310124715XA Expired - Fee Related CN100401478C (zh) 2003-02-12 2003-12-24 半导体器件的制造方法
CNA2006100736792A Pending CN1841675A (zh) 2003-02-12 2003-12-24 半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2006100736792A Pending CN1841675A (zh) 2003-02-12 2003-12-24 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US7488655B2 (zh)
CN (2) CN100401478C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468638C (zh) * 2001-12-18 2009-03-11 松下电器产业株式会社 半导体元件的制造方法
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US7514360B2 (en) * 2004-03-17 2009-04-07 Hong Yu Yu Thermal robust semiconductor device using HfN as metal gate electrode and the manufacturing process thereof
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US7816737B2 (en) * 2006-03-31 2010-10-19 Tokyo Electron Limited Semiconductor device with gate dielectric containing mixed rare earth elements
US8012442B2 (en) * 2006-03-31 2011-09-06 Tokyo Electron Limited Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US8097300B2 (en) * 2006-03-31 2012-01-17 Tokyo Electron Limited Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
EP2788994A4 (en) * 2011-12-06 2015-10-28 Univ North Texas DIRECT GROWTH OF GRAPHENE ON METAL OXIDES BY MOLECULAR SPRAY EPITAXY
US9034199B2 (en) 2012-02-21 2015-05-19 Applied Materials, Inc. Ceramic article with reduced surface defect density and process for producing a ceramic article
US9212099B2 (en) 2012-02-22 2015-12-15 Applied Materials, Inc. Heat treated ceramic substrate having ceramic coating and heat treatment for coated ceramics
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9850568B2 (en) 2013-06-20 2017-12-26 Applied Materials, Inc. Plasma erosion resistant rare-earth oxide based thin film coatings
CN103441064A (zh) * 2013-06-24 2013-12-11 上海华力微电子有限公司 改善栅氧化层表面均匀度的方法
US9318315B2 (en) 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
US9711334B2 (en) 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
US9725799B2 (en) 2013-12-06 2017-08-08 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
US9976211B2 (en) 2014-04-25 2018-05-22 Applied Materials, Inc. Plasma erosion resistant thin film coating for high temperature application
US9869013B2 (en) * 2014-04-25 2018-01-16 Applied Materials, Inc. Ion assisted deposition top coat of rare-earth oxide
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN112736641B (zh) * 2021-01-12 2022-03-29 度亘激光技术（苏州）有限公司 半导体器件的钝化方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259070A (ja) * 1987-04-14 1988-10-26 Sharp Corp 金属酸化物薄膜作成方法
DE3715272C1 (de) * 1987-05-08 1988-06-30 Stihl Maschf Andreas Membranvergaser
JPH01154547A (ja) 1987-12-11 1989-06-16 Nec Corp 容量の製造方法
US5017277A (en) * 1988-07-07 1991-05-21 Matsushita Electric Industrial Co., Ltd. Laser sputtering apparatus
JPH07273216A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 金属酸化膜の形成方法
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6245606B1 (en) * 1998-11-17 2001-06-12 Texas Instruments Incorporated Low temperature method for forming a thin, uniform layer of aluminum oxide
JP3822378B2 (ja) 1999-02-19 2006-09-20 株式会社東芝 半導体装置の製造方法
KR100376264B1 (ko) * 1999-12-24 2003-03-17 주식회사 하이닉스반도체 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
JP3447644B2 (ja) 2000-01-28 2003-09-16 株式会社東芝 半導体装置の製造方法及び電界効果型トランジスタの製造方法
US6541910B2 (en) 2000-04-06 2003-04-01 Seiko Epson Corporation Organic el display
US6602753B2 (en) * 2000-07-26 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
KR100421219B1 (ko) * 2001-06-14 2004-03-02 삼성전자주식회사 β-디케톤 리간드를 갖는 유기 금속 착물을 이용한 원자층증착방법
JP2003017688A (ja) 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置及びその製造方法
US6573193B2 (en) * 2001-08-13 2003-06-03 Taiwan Semiconductor Manufacturing Co., Ltd Ozone-enhanced oxidation for high-k dielectric semiconductor devices
US6426272B1 (en) * 2001-09-24 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to reduce STI HDP-CVD USG deposition induced defects
JP3746478B2 (ja) 2001-12-18 2006-02-15 松下電器産業株式会社 半導体装置の製造方法
JP2005079563A (ja) 2003-09-04 2005-03-24 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法

Also Published As

Publication number Publication date
US7488655B2 (en) 2009-02-10
CN100401478C (zh) 2008-07-09
US20040157473A1 (en) 2004-08-12
CN1841675A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
CN1521811A (zh) 半导体器件的制造方法
CN100347832C (zh) 电子器件材料的制造方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1427454A (zh) 半导体元件的制造方法
TW201618190A (zh) 可流動之低ｋ介電質隙縫塡充處理
JP2005217409A (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1659692A (zh) 基板处理方法
JP2003059926A (ja) 半導体装置
KR101117450B1 (ko) 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
CN1663051A (zh) 半导体器件及其制造方法
US8518783B2 (en) Gate structure for field effect transistor
JP3746478B2 (ja) 半導体装置の製造方法
JP5761724B2 (ja) 薄膜形成方法および装置
JP2009158782A (ja) 絶縁膜の形成方法
CN1967787A (zh) 基底绝缘膜的形成方法
CN1926670A (zh) 等离子体处理方法和计算机存储介质
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
CN1677691A (zh) 半导体器件和半导体器件的制造方法
CN1819117A (zh) 半导体器件及其制造方法
CN1617311A (zh) 半导体器件的制造方法
CN1881577A (zh) 半导体器件及其制造方法
JP2004266263A (ja) 半導体装置の製造方法
US7507644B2 (en) Method of forming dielectric layer of flash memory device
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20131224