JPH01154547A

JPH01154547A - 容量の製造方法

Info

Publication number: JPH01154547A
Application number: JP31224187A
Authority: JP
Inventors: Masanobu Yoshiie; 善家　昌伸
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-12-11
Filing date: 1987-12-11
Publication date: 1989-06-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は金属酸化膜を用いる容量の製造方法に関し、特
にＴａ２０５　、ＴｉＯ２、Ｈｆ０ｚ　。

Ｚｒ０ｚ　、Ｎｂｚ　ｏ３等の金属酸化物誘電体層を有
する容量の製造方法に関する。

〔従来の技術〕

近年、ダイナミックランダム・アクセス・メモリのよう
に構成要素の一部に容量を備えた半導体装置の集積度は
益々高められており、この高集積化は配線や回路素子の
パターンを微細化することで行われてきた。しかし、こ
のような微細化は信号に対応した蓄積電荷量が少なくな
ることになり、α線などの放射線によるメモリの誤動作
（ソフトエラー）を防止する上で好ましくない。

従来、この問題を解消する１つの対策として、容量の誘
電体層を薄くしてメモリセルの容量値を大きくすること
が提案されている。しかし、誘電体層の薄膜化が進むと
耐圧の点で問題が生じ、例えば６０人のＳｉｎ、層に５
■の電圧を印加するとトンネル電流が流れて絶縁膜とし
て使用できないという問題がある。

そこで、容量の占める面積が小さくかつ大きい容量値を
得るために、誘電体材料として比誘電率の高いＴａ２０
５　、Ｔｉ０ｚ　、Ｈｆ０ｚ、Ｚｒ０ｚ。

ＮｂｚＯｓ等の誘電体層を用いることが試みられている
。

これらの誘電体層を形成する方法としては、例えば、第
１の方法はＴａ、Ｔｉ、Ｈｆ、Ｚｒ。

Ｎｂ等の金属材料を真空中で１着した後、これを酸化性
雰囲気中で熱処理し、あるいは陽極酸化して酸化する方
法、また第２の方法はＴ　ａ　ｚ　Ｏｓ　＋Ｔｉ０ｚ　
、Ｈｆ０ｚ　、Ｚｒ○ｚ　、　Ｎ　ｂｚ　Ｏｓを真空中
でスパッタ蒸着し、あるいは化学的気相成長法（ＣＶＤ
法）を用いて直接堆積する方法がある。

〔発明が解決しようとする問題点〕

上述した従来の容量の製造方法は、第１の方法では、熱
処理中に誘電体層内部で多結晶粒が成長したり、あるい
は誘電体層と容量の電極との間及び半導体基板と誘電体
層との間に反応が生じて膜質が劣化し、ピンホールや電
気的絶縁性の悪い部分が局所的に生じ易いという問題が
ある。

また、第２の方法のスパッタ蒸着法或いはＣＶＤ法によ
り金属酸化膜を形成しても、欠陥等の発生は避けられず
、電気的絶縁性の悪い部分が局所的に生じ易い。

このため、従来の製造方法では漏れ電流が大きな容量し
か得られないという問題がある。

本発明の目的は、漏れ電流を小さくした容量値の大きな
容量の製造方法を提供することにある。

［問題点を解決するための手段］本発明の容量の製造方法は、Ｔａ、Ｔｉ、Ｈｆ。

Ｚｒ、Ｎｂ等の金属の少なくとも１つを下側電極上に堆
積する工程と、この堆積した金属層を紫外光を照射しな
がら酸化性雰囲気中で熱処理して酸化する工程と、この
上に上側電極を形成する工程とを含んでいる。

（実施例〕次に、本発明を図面を参照して説明する。

第１図（ａ）乃至（ｃ）は本発明の第１実施例を工程順
に示す断面図であり、ここではシリコン基板上にＴａ２
０１層を形成して容量を設けた例を示している。

先ず、第１図（ａ）に示すように、下側電極としてのシ
リコン基板１の表面にスバンク法若しくはＣＶＤ法など
の手段でＴａ層２を形成する。このＴａ層の膜厚は３０
〜３００人程度でよ変波次に、第１図（ｂ）に示すよう
に、Ｔａ層層上上１８５ｎｍ或いは２５４ｎｍ等の波長
の紫外光を照射しながら、酸素等の酸化性雰囲気中で２
００〜３００°Ｃの熱処理を行って、Ｔａ層２を酸化し
てＴａ０５層２１を形成する。形成されるＴａ２Ｏ，層
の膜厚は金属膜の約２倍程度の膜厚となっている。

このとき、酸素に紫外光を照射すると、酸素ガスが分解
され酸素ラジカルが発生する。この酸素ラジカルにより
Ｔａは酸化し易くなり、このため、紫外光を照射しない
従来の熱酸化温度４００〜６００°Ｃよりも１００〜２
００°Ｃ程度低温化した状態での酸化が可能となる。し
たがって、この低温化によりＴａとシリコン基板との間
で生じる不均一な反応を極力防止し、ピンホール等の欠
陥部分のないＴａｔＯ，膜が形成でき、電気的絶縁性の
良い膜厚が得られる。

次に、第１図（Ｃ）に示すように、Ｔａ２Ｏ。

層２１の表面に多結晶シリコン層３を形成し、パターニ
ングを行い上側電極を形成する。

以上のようにして、シリコン基板１と多結晶シリコンＮ
３とを電極とする容量ができる。

第１図の方法で形成したＴａｚ　ｏｓを誘電体層とする
容量の漏れ電流特性を第２図に示す。この図では紫外光
を照射しない従来の熱酸化法によるＴａｚＯｓの容量の
漏れ電流特性と比較している。

この結果、本実施例の方法により形成された容量では、
従来のものに比較して漏れ電流が数桁低減していること
が判る。

なお、比誘電率は従来力と同様に２０〜２５の値が得ら
れており、これにより漏れ電流が小さく、容量値の大き
い容量が形成できる。

第３図（ａ）乃至（ｄ）は本発明の第２実施例を製造工
程順に示す断面図であり、ここではシリコン基板上のＳ
ｉＯ□層上にＴａ２Ｏ２層を形成して容量を形成する例
を示している。

先ず、第３図（ａ）に示すように、シリコン基板１の表
面に熱酸化法、ＣＶＤ法或いはスパッタ法などの手段で
ＳｉＯ□Ｎ４を形成する。ＳｉＯ□層の膜厚は３０〜１
００人程度でよ変波次に、第３図（ｂ）に示すように前
記ＳｉＯ□層４上にスパッタ法或いはＣＶＤ法などの手
段でＴａ層２を形成する。Ｔａ層２の膜厚は大きな容量
値を得るためには薄い膜が好ましく、例えば３０〜３０
０人程度を形変波る。

次に、第３図（ｃ）に示すように、Ｔａ層層上上１８５
ｎｍ或いは２５４ｎｍ等の波長の紫外光を照射しながら
、酸素等の酸化性雰囲気中で２００〜５００°Ｃの熱処
理を行って、Ｔａ層２を酸化しＴａｚＯｓ層２１を層成
１る。ここで、紫外光を照射しなからＴａを熱酸化する
ことにより第１実施例と同様に低温での酸化を可能し、
形成されたＴａｚ　ｏｓは同様に欠陥部分のない電気的
絶縁性の良い層として形成される。

次に、第３図（ｄ）に示すように、ＴａｚＯｓ層２１の
層成１多結晶シリコン電極３を形成し、容量が形成され
る。

この第２実施例により形成された容量は誘電体層をＴａ
ｚＯｓ層２１と層成１．層４の２層に構成しているので
、第１の実施例以上に漏れ電流の小さい容量を得ること
ができる。

ここで、前記シリコン基板は多結晶シリコン層或いはタ
ングステンシリサイドやモリブデンシリサイド等のシリ
サイド電極若しくはポリシリコンとシリサイドを積層し
たポリサイド電極であっても良い。また、誘電体層とし
てＴｉ、Ｎｂ、Ｈｆ等の金属を酸化させたＴｉＯｘ　、
　　Ｎｂｚ　Ｏｓ　。

ＨｆＯ２，ＺｒＯ２等の金属酸化層であってもよい。更
に、上側の電極はタングステン、モリブデン、アルミニ
ウム等の金属電極でもよい。

また、第２実施例におけるＳｉＯ□層として、シリコン
窒化膜或いは他の誘電体層を用いても良い。この場合誘
電体層はＳｉＯ□／　Ｔ　ａ　、○、／５ｉＯｚ層、　
Ｓ　１３　Ｎ４　／　Ｔａｚ○ｓ／５ｉＯｚ層等の多層
に構成しても良いことは言うまでもない。

（発明の効果〕以上説明したように本発明は、Ｔａ、Ｔｉ。

Ｈｆ、Ｚｒ、Ｎｂ等の金属の少なくとも１つを堆積して
形成した金属層を、紫外光を照射しながら酸化性雰囲気
中で熱処理して酸化して誘電体層を形成しているので、
低温での酸化による均一な酸化を可能とし、これにより
欠陥のない誘電体層を形成して容量値が大きい一方で、
漏れ電流が小さい容量を得ることが実現できる。

【図面の簡単な説明】

第１図（ａ）乃至（ｃ）は本発明の第１実施例を製造工
程順に示す断面図、第２図は本発明方法で製造された容
量の漏れ電流特性を示す図、第３図（ａ）乃至（ｄ）は
本発明の第２実施例を製造工程順に示す断面図である。１・・・シリコン基板、２・・・Ｔａ層、２１・・・Ｔ
ａｚ○。層、３・・・多結晶シリコン層、４・・・ＳｉＯ□層。第１図１１１Ｊ電界残長の手％狽（１０３Ｖ　”　ｃｍ−’　）第３図

Claims

【特許請求の範囲】

（１）Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ等の金属の少なく
とも１つの酸化層を誘電体層として構成してなる容量の
製造に際し、前記各金属の少なくとも１つを下側電極上
に堆積する工程と、この堆積した金属層を紫外光を照射
しながら酸化性雰囲気中で熱処理して酸化する工程と、
この上に上側電極を形成する工程とを含むことを特徴と
する容量の製造方法。