JPH11186525A - キャパシタを含む半導体装置及びその製造方法 - Google Patents
キャパシタを含む半導体装置及びその製造方法Info
- Publication number
- JPH11186525A JPH11186525A JP10157852A JP15785298A JPH11186525A JP H11186525 A JPH11186525 A JP H11186525A JP 10157852 A JP10157852 A JP 10157852A JP 15785298 A JP15785298 A JP 15785298A JP H11186525 A JPH11186525 A JP H11186525A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal nitride
- nitride film
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 19
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910004446 Ta2 O5 Inorganic materials 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/915—Amphoteric doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 キャパシタを含む半導体装置及びその製造方
法を提供する。 【解決手段】 キャパシタは第１電極５と、タンタル酸
化膜（Ｔａ2 Ｏ5 ）を含む金属酸化膜でなった誘電体膜
７と、第１金属窒化膜９及び第２金属窒化膜１１が順次
形成され構成された第２電極を含んでなる。第１金属窒
化膜９及び第２金属窒化膜１１は各々ＴｉＮ膜及びＷＮ
膜から選んで構成される。キャパシタの第２電極を第１
金属窒化膜９及び第２金属窒化膜１１の二重膜で構成
し、第２電極形成後の熱処理を７５０℃以下の温度で遂
行でき、誘電体膜７の等価酸化膜厚さを薄くすることが
できる。これにより、キャパシタンスを向上させること
ができ、さらに低温から製造工程を遂行しなければなら
ない高集積半導体装置の製造に有利になる。
法を提供する。 【解決手段】 キャパシタは第１電極５と、タンタル酸
化膜（Ｔａ2 Ｏ5 ）を含む金属酸化膜でなった誘電体膜
７と、第１金属窒化膜９及び第２金属窒化膜１１が順次
形成され構成された第２電極を含んでなる。第１金属窒
化膜９及び第２金属窒化膜１１は各々ＴｉＮ膜及びＷＮ
膜から選んで構成される。キャパシタの第２電極を第１
金属窒化膜９及び第２金属窒化膜１１の二重膜で構成
し、第２電極形成後の熱処理を７５０℃以下の温度で遂
行でき、誘電体膜７の等価酸化膜厚さを薄くすることが
できる。これにより、キャパシタンスを向上させること
ができ、さらに低温から製造工程を遂行しなければなら
ない高集積半導体装置の製造に有利になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にキャパシタを含む半導体装置及び
その製造方法に関する。
製造方法に係り、特にキャパシタを含む半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】半導体装置、例えばキャパシタを含むＤ
ＲＡＭにおいて、集積度が増加することによってセル面
積が減少し、これに伴いキャパシタが占める面積も減少
する。これに伴い、高集積半導体装置を製造するために
はキャパシタンスを増加させることが可能な方法を開発
しなければならない。
ＲＡＭにおいて、集積度が増加することによってセル面
積が減少し、これに伴いキャパシタが占める面積も減少
する。これに伴い、高集積半導体装置を製造するために
はキャパシタンスを増加させることが可能な方法を開発
しなければならない。
【０００３】前記セルキャパシタンスを増加させる方法
として、キャパシタ誘電体膜をシリコン窒化膜やシリコ
ン酸化膜を使用せずに高誘電率を持つ誘電体膜、例えば
タンタル酸化膜（Ｔａ2 Ｏ5 ）に代える研究がなされて
いる。前記タンタル酸化膜を誘電体膜として利用するキ
ャパシタは、第１電極と、前記誘電体膜上に形成されポ
リシリコン膜でなった第２電極で構成される。しかし、
このような構造、すなわちタンタル酸化膜とポリシリコ
ン膜が接触する構造はポリシリコン膜のシリコンとタン
タル酸化膜の酸素が反応し、その界面にシリコン酸化膜
を形成して全体的な等価酸化膜（equivalent thickness
to SiO2 ，有効酸化膜）厚を増加させるためにキャパ
シタンスが低下し、タンタル酸化膜内の酸素が不足して
漏れ電流を増加させる問題点がある。
として、キャパシタ誘電体膜をシリコン窒化膜やシリコ
ン酸化膜を使用せずに高誘電率を持つ誘電体膜、例えば
タンタル酸化膜（Ｔａ2 Ｏ5 ）に代える研究がなされて
いる。前記タンタル酸化膜を誘電体膜として利用するキ
ャパシタは、第１電極と、前記誘電体膜上に形成されポ
リシリコン膜でなった第２電極で構成される。しかし、
このような構造、すなわちタンタル酸化膜とポリシリコ
ン膜が接触する構造はポリシリコン膜のシリコンとタン
タル酸化膜の酸素が反応し、その界面にシリコン酸化膜
を形成して全体的な等価酸化膜（equivalent thickness
to SiO2 ，有効酸化膜）厚を増加させるためにキャパ
シタンスが低下し、タンタル酸化膜内の酸素が不足して
漏れ電流を増加させる問題点がある。
【０００４】前述した問題点を解決するために、前記高
誘電率の誘電体膜上に形成される第２電極をＷＮまたは
ＴｉＮの金属単一膜で形成する方法が提案された。
誘電率の誘電体膜上に形成される第２電極をＷＮまたは
ＴｉＮの金属単一膜で形成する方法が提案された。
【０００５】しかし、前記第２電極をＷＮの単一膜で形
成する場合、前記ＷＮ膜はステップカバレッジ（step c
overage）が悪くて高集積半導体装置に適用し難い短所
がある。そして、前記第２電極をＴｉＮの単一膜で形成
する場合、漏れ電流密度を低くするために特定の厚さ、
例えば１００Å程度に薄く形成すべきである。前記Ｔｉ
Ｎ膜を１００Å程度に薄く形成する場合、前記ＴｉＮ膜
上にポリシリコン膜をさらに形成してこそ配線として使
用できる。このようにＴｉＮ膜上にポリシリコン膜がさ
らに形成されれば、前記ポリシリコン膜の形成以後の後
続熱処理温度を７５０℃以上、例えば８５０℃で遂行す
る必要があるため誘電体膜の等価酸化膜厚さが増加する
短所がある。また、７５０℃以上の後続熱処理温度は高
集積半導体装置で望ましくない。
成する場合、前記ＷＮ膜はステップカバレッジ（step c
overage）が悪くて高集積半導体装置に適用し難い短所
がある。そして、前記第２電極をＴｉＮの単一膜で形成
する場合、漏れ電流密度を低くするために特定の厚さ、
例えば１００Å程度に薄く形成すべきである。前記Ｔｉ
Ｎ膜を１００Å程度に薄く形成する場合、前記ＴｉＮ膜
上にポリシリコン膜をさらに形成してこそ配線として使
用できる。このようにＴｉＮ膜上にポリシリコン膜がさ
らに形成されれば、前記ポリシリコン膜の形成以後の後
続熱処理温度を７５０℃以上、例えば８５０℃で遂行す
る必要があるため誘電体膜の等価酸化膜厚さが増加する
短所がある。また、７５０℃以上の後続熱処理温度は高
集積半導体装置で望ましくない。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
技術的課題は、前述した問題点を解決できるキャパシタ
を含む半導体装置を提供することにある。
技術的課題は、前述した問題点を解決できるキャパシタ
を含む半導体装置を提供することにある。
【０００７】また、本発明の他の技術的課題は、前記半
導体装置を提供することに適した製造方法を提供するこ
とにある。
導体装置を提供することに適した製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】前記技術的課題を達成す
るために、本発明はキャパシタを含む半導体装置によっ
て達成され、ここで、前記キャパシタは第１電極と、タ
ンタル酸化膜（Ｔａ2Ｏ5 ）を含む金属酸化膜でなされ
た誘電体膜と、第１金属窒化膜及び第２金属窒化膜が順
次形成されて構成された第２電極とを含んでいる。第１
金属窒化膜はＴｉＮ膜でかつ第２金属窒化膜はＷＮ膜で
構成され、または第１金属窒化膜はＷＮ膜でかつ第２金
属窒化膜はＴｉＮ膜で構成され、特に第１金属窒化膜は
ＴｉＮ膜でかつ第２金属窒化膜はＷＮ膜で構成されるこ
とが好ましい。
るために、本発明はキャパシタを含む半導体装置によっ
て達成され、ここで、前記キャパシタは第１電極と、タ
ンタル酸化膜（Ｔａ2Ｏ5 ）を含む金属酸化膜でなされ
た誘電体膜と、第１金属窒化膜及び第２金属窒化膜が順
次形成されて構成された第２電極とを含んでいる。第１
金属窒化膜はＴｉＮ膜でかつ第２金属窒化膜はＷＮ膜で
構成され、または第１金属窒化膜はＷＮ膜でかつ第２金
属窒化膜はＴｉＮ膜で構成され、特に第１金属窒化膜は
ＴｉＮ膜でかつ第２金属窒化膜はＷＮ膜で構成されるこ
とが好ましい。
【０００９】また、前記他の技術的課題を達成するため
に、本発明のキャパシタを含む半導体装置の製造方法
は、半導体基板上にキャパシタの第１電極を形成する段
階を含んでいる。前記第１電極上に金属酸化膜を含む誘
電体膜を形成する。前記金属酸化膜はタンタル酸化膜で
形成する。前記誘電体膜上に化学気相蒸着法を利用して
第１金属窒化膜及び第２金属窒化膜を順次形成して、前
記第１金属窒化膜及び第２金属窒化膜で構成されたキャ
パシタの第２電極を形成する。第１金属窒化膜はＴｉＮ
膜でかつ第２金属窒化膜はＷＮ膜で形成され、または第
１金属窒化膜はＷＮ膜でかつ第２金属窒化膜はＴｉＮ膜
で形成され、特に第１金属窒化膜はＴｉＮ膜でかつ第２
金属窒化膜はＷＮ膜で形成されることが好ましい。
に、本発明のキャパシタを含む半導体装置の製造方法
は、半導体基板上にキャパシタの第１電極を形成する段
階を含んでいる。前記第１電極上に金属酸化膜を含む誘
電体膜を形成する。前記金属酸化膜はタンタル酸化膜で
形成する。前記誘電体膜上に化学気相蒸着法を利用して
第１金属窒化膜及び第２金属窒化膜を順次形成して、前
記第１金属窒化膜及び第２金属窒化膜で構成されたキャ
パシタの第２電極を形成する。第１金属窒化膜はＴｉＮ
膜でかつ第２金属窒化膜はＷＮ膜で形成され、または第
１金属窒化膜はＷＮ膜でかつ第２金属窒化膜はＴｉＮ膜
で形成され、特に第１金属窒化膜はＴｉＮ膜でかつ第２
金属窒化膜はＷＮ膜で形成されることが好ましい。
【００１０】本発明によれば、キャパシタの第２電極を
第１金属窒化膜及び第２金属窒化膜の二重膜で構成する
ため、第２電極形成後の熱処理を７５０℃以下の温度で
実施でき、誘電体膜の等価酸化膜の厚さを薄くすること
ができる。
第１金属窒化膜及び第２金属窒化膜の二重膜で構成する
ため、第２電極形成後の熱処理を７５０℃以下の温度で
実施でき、誘電体膜の等価酸化膜の厚さを薄くすること
ができる。
【００１１】
【発明の実施の形態】以下、添付した図面を参照して、
本発明の望ましい実施例に関して詳細に説明する。
本発明の望ましい実施例に関して詳細に説明する。
【００１２】図１は本発明によるキャパシタを含む半導
体装置を示した断面図である。
体装置を示した断面図である。
【００１３】具体的に、本発明の半導体装置はキャパシ
タの第１電極５を含む。前記第１電極５は、不純物がド
ーピングされたポリシリコン膜で構成されコンタクトホ
ールを持つ第１層間絶縁膜３を通じて半導体基板１と接
続される。前記第１電極５上には金属酸化膜、例えばタ
ンタル酸化膜を含む誘電体膜７が形成されており、前記
誘電体膜７上に第１金属窒化膜９及び第２金属窒化膜１
１が順次形成され、二重膜で構成されたキャパシタの第
２電極が形成されている。前記第１金属窒化膜及び第２
金属窒化膜は、各々ＴｉＮ膜及びＷＮ膜で構成される。
前記キャパシタの第２電極上には第２層間絶縁膜１３が
形成されている。
タの第１電極５を含む。前記第１電極５は、不純物がド
ーピングされたポリシリコン膜で構成されコンタクトホ
ールを持つ第１層間絶縁膜３を通じて半導体基板１と接
続される。前記第１電極５上には金属酸化膜、例えばタ
ンタル酸化膜を含む誘電体膜７が形成されており、前記
誘電体膜７上に第１金属窒化膜９及び第２金属窒化膜１
１が順次形成され、二重膜で構成されたキャパシタの第
２電極が形成されている。前記第１金属窒化膜及び第２
金属窒化膜は、各々ＴｉＮ膜及びＷＮ膜で構成される。
前記キャパシタの第２電極上には第２層間絶縁膜１３が
形成されている。
【００１４】図２ないし図５は本発明によるキャパシタ
を含む半導体装置の製造方法を示した断面図である。
を含む半導体装置の製造方法を示した断面図である。
【００１５】図２は第１層間絶縁膜３及びキャパシタの
第１電極５を形成する段階を示す。
第１電極５を形成する段階を示す。
【００１６】具体的に、半導体基板１上に絶縁膜を形成
した後パターニングし、前記半導体基板１を露出させて
コンタクトホールを持つ第１層間絶縁膜３を形成する。
続いて、前記コンタクトホールに埋立されるように導電
膜、例えば不純物がドーピングされたポリシリコン膜を
形成した後、パターニングしてキャパシタの第１電極５
を形成する。ここで、前記不純物は砒素（Ａｓ）や燐
（Ｐ）を利用する。
した後パターニングし、前記半導体基板１を露出させて
コンタクトホールを持つ第１層間絶縁膜３を形成する。
続いて、前記コンタクトホールに埋立されるように導電
膜、例えば不純物がドーピングされたポリシリコン膜を
形成した後、パターニングしてキャパシタの第１電極５
を形成する。ここで、前記不純物は砒素（Ａｓ）や燐
（Ｐ）を利用する。
【００１７】図３は誘電体膜７を形成する段階を示す。
【００１８】具体的に、前記キャパシタの第１電極５が
形成された半導体基板１の全面に高誘電率の誘電体膜
７、例えばタンタル酸化膜（Ｔａ2 Ｏ5 膜）を３０〜２
００Åの厚さで形成する。これで、前記誘電体膜７はキ
ャパシタの第１電極５の表面及び側面と、第１層間絶縁
膜３上に形成される。
形成された半導体基板１の全面に高誘電率の誘電体膜
７、例えばタンタル酸化膜（Ｔａ2 Ｏ5 膜）を３０〜２
００Åの厚さで形成する。これで、前記誘電体膜７はキ
ャパシタの第１電極５の表面及び側面と、第１層間絶縁
膜３上に形成される。
【００１９】図４は第１金属窒化膜９を形成する段階を
示す。
示す。
【００２０】具体的に、前記誘電体膜７上に第１金属窒
化膜９を形成する。本実施例において、前記第１金属窒
化膜９はＴｉＮ膜を利用し、６００〜７００℃の温度で
１０〜１，０００Å厚さで化学気相蒸着（ＣＶＤ）法を
利用して形成する。前記第１金属窒化膜９を化学気相蒸
着法を利用して形成する理由は、ステップカバレッジが
良いためである。前記第１金属窒化膜９に利用されるＴ
ｉＮ膜の厚さは、後に形成される第２金属窒化膜によっ
て、従来利用された１００Å程度の限定された厚さより
薄く又は厚くと多様に調節できる。
化膜９を形成する。本実施例において、前記第１金属窒
化膜９はＴｉＮ膜を利用し、６００〜７００℃の温度で
１０〜１，０００Å厚さで化学気相蒸着（ＣＶＤ）法を
利用して形成する。前記第１金属窒化膜９を化学気相蒸
着法を利用して形成する理由は、ステップカバレッジが
良いためである。前記第１金属窒化膜９に利用されるＴ
ｉＮ膜の厚さは、後に形成される第２金属窒化膜によっ
て、従来利用された１００Å程度の限定された厚さより
薄く又は厚くと多様に調節できる。
【００２１】図５は第２金属窒化膜１１を形成する段階
を示す。
を示す。
【００２２】具体的に、前記第１金属窒化膜９上に化学
気相蒸着（ＣＶＤ）法、特にプラズマエンハンスドＣＶ
Ｄ法（ＰＥＣＶＤ法）で第２金属窒化膜１１を形成す
る。本実施例において、前記第２金属窒化膜はＷＮ膜を
利用し、３００〜４００℃の温度で１００〜１，０００
Å厚さで形成する。前記第２金属窒化膜１１を化学気相
蒸着法を利用して形成する理由は、形成温度が低くてス
テップカバレッジが良いためである。前記順次形成され
た第１金属窒化膜９及び第２金属窒化膜１１は二重膜で
あって、キャパシタの第２電極になる。
気相蒸着（ＣＶＤ）法、特にプラズマエンハンスドＣＶ
Ｄ法（ＰＥＣＶＤ法）で第２金属窒化膜１１を形成す
る。本実施例において、前記第２金属窒化膜はＷＮ膜を
利用し、３００〜４００℃の温度で１００〜１，０００
Å厚さで形成する。前記第２金属窒化膜１１を化学気相
蒸着法を利用して形成する理由は、形成温度が低くてス
テップカバレッジが良いためである。前記順次形成され
た第１金属窒化膜９及び第２金属窒化膜１１は二重膜で
あって、キャパシタの第２電極になる。
【００２３】
【発明の効果】このように、前記キャパシタの第２電極
９、１１をＴｉＮ膜及びＷＮ膜を含む二重膜とする場
合、従来のようにポリシリコン膜を形成しなくても良い
ので、前記ＷＮ膜形成後の熱処理温度を７５０℃以下に
下げることができる。これに伴い、誘電体膜７の等価酸
化膜の厚さを薄くでき、キャパシタンスを向上させるこ
とができ、さらに低温から製造工程を遂行しなければな
らない高集積半導体装置の製造に有利になる。
９、１１をＴｉＮ膜及びＷＮ膜を含む二重膜とする場
合、従来のようにポリシリコン膜を形成しなくても良い
ので、前記ＷＮ膜形成後の熱処理温度を７５０℃以下に
下げることができる。これに伴い、誘電体膜７の等価酸
化膜の厚さを薄くでき、キャパシタンスを向上させるこ
とができ、さらに低温から製造工程を遂行しなければな
らない高集積半導体装置の製造に有利になる。
【００２４】以上、実施例を通じて本発明を具体的に説
明したが、本発明はこれに限定されるものでなく、本発
明の技術的思想内において当分野の通常の知識に基づい
てその変形や改良が可能である。
明したが、本発明はこれに限定されるものでなく、本発
明の技術的思想内において当分野の通常の知識に基づい
てその変形や改良が可能である。
【図１】本発明によるキャパシタを含む半導体装置の一
例を示した断面図である。
例を示した断面図である。
【図２】本発明によるキャパシタを含む半導体装置の製
造方法の一例を示した断面図である。
造方法の一例を示した断面図である。
【図３】本発明によるキャパシタを含む半導体装置の製
造方法の一例を示した断面図である。
造方法の一例を示した断面図である。
【図４】本発明によるキャパシタを含む半導体装置の製
造方法の一例を示した断面図である。
造方法の一例を示した断面図である。
【図５】本発明によるキャパシタを含む半導体装置の製
造方法の一例を示した断面図である。
造方法の一例を示した断面図である。
１…半導体基板 ３…第１層間絶縁膜 ５…キャパシタの第１電極 ７…高誘電率の誘電体膜 ９…第１金属窒化膜 １１…第２金属窒化膜 １３…第２層間絶縁膜
Claims (8)
- 【請求項１】 キャパシタを含む半導体装置において、 前記キャパシタは第１電極と、 前記第１電極上に形成され金属酸化膜を含む誘電体膜
と、 前記誘電体膜上に第１金属窒化膜及び第２金属窒化膜が
順次形成されて構成された第２電極とを含んでなること
を特徴とする半導体装置。 - 【請求項２】 前記第１金属窒化膜はＴｉＮ膜でかつ前
記第２金属窒化膜はＷＮ膜で構成され、または前記第１
金属窒化膜はＷＮ膜でかつ前記第２金属窒化膜はＴｉＮ
膜で構成されてなることを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 前記ＴｉＮ膜の膜厚は１０〜１，０００
Åで、かつ、前記ＷＮ膜の膜厚は１００〜１，０００Å
であることを特徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記金属酸化膜はタンタル酸化膜で構成
されることを特徴とする請求項１に記載の半導体装置。 - 【請求項５】 半導体基板上にキャパシタの第１電極を
形成する段階と、 前記第１電極上に金属酸化膜を含む誘電体膜を形成する
段階と、 前記誘電体膜上に第１金属窒化膜及び第２金属窒化膜を
順次形成し、前記第１金属窒化膜及び第２金属窒化膜で
構成されたキャパシタの第２電極を形成する段階とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第１金属窒化膜はＴｉＮ膜でかつ前
記第２金属窒化膜はＷＮ膜で形成され、または前記第１
金属窒化膜はＷＮ膜でかつ前記第２金属窒化膜はＴｉＮ
膜で形成されることを特徴とする請求項５に記載の半導
体装置の製造方法。 - 【請求項７】 前記金属酸化膜はタンタル酸化膜で形成
されることを特徴とする請求項５に記載の半導体装置の
製造方法。 - 【請求項８】 前記第１金属窒化膜及び前記第２金属窒
化膜は各々化学気相蒸着法で形成することを特徴とする
請求項５に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067745A KR100252055B1 (ko) | 1997-12-11 | 1997-12-11 | 커패시터를 포함하는 반도체장치 및 그 제조방법 |
| KR97P67745 | 1997-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186525A true JPH11186525A (ja) | 1999-07-09 |
Family
ID=19527034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10157852A Pending JPH11186525A (ja) | 1997-12-11 | 1998-06-05 | キャパシタを含む半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6261890B1 (ja) |
| JP (1) | JPH11186525A (ja) |
| KR (1) | KR100252055B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252055B1 (ko) * | 1997-12-11 | 2000-04-15 | 윤종용 | 커패시터를 포함하는 반도체장치 및 그 제조방법 |
| US6475854B2 (en) * | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
| KR100593146B1 (ko) * | 2000-06-20 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| US6780719B2 (en) * | 2001-06-20 | 2004-08-24 | Texas Instruments Incorporated | Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures |
| US6794236B1 (en) * | 2002-06-03 | 2004-09-21 | Lattice Semiconductor Corporation | Eeprom device with improved capacitive coupling and fabrication process |
| KR100587686B1 (ko) * | 2004-07-15 | 2006-06-08 | 삼성전자주식회사 | 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법 |
| DE102004059668B3 (de) * | 2004-12-10 | 2006-07-13 | Infineon Technologies Ag | Halbleitertechnologieverfahren zur Herstellung einer leitfähigen Schicht |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139043A (ja) * | 1994-09-16 | 1996-05-31 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH0955478A (ja) * | 1995-08-14 | 1997-02-25 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPH09121035A (ja) * | 1995-09-01 | 1997-05-06 | Samsung Electron Co Ltd | 半導体素子のキャパシタ製造方法 |
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
| CN1044948C (zh) * | 1994-06-22 | 1999-09-01 | 现代电子产业株式会社 | 用于制造半导体器件叠层电容器的方法 |
| KR100224654B1 (ko) * | 1995-09-19 | 1999-10-15 | 윤종용 | 반도체장치의 커패시터 형성방법 |
| KR100215905B1 (ko) * | 1996-01-10 | 1999-08-16 | 구본준 | 반도체 장치의 축전기 제조방법 |
| KR100235949B1 (ko) * | 1996-06-27 | 1999-12-15 | 김영환 | 반도체 소자의 캐패시터 제조 방법 |
| KR100252055B1 (ko) * | 1997-12-11 | 2000-04-15 | 윤종용 | 커패시터를 포함하는 반도체장치 및 그 제조방법 |
| US6139389A (en) * | 1997-12-16 | 2000-10-31 | Sony Corporation | Attaching metal tape to a conductive plastic film overlaying a cathode-ray tube screen |
-
1997
- 1997-12-11 KR KR1019970067745A patent/KR100252055B1/ko not_active IP Right Cessation
-
1998
- 1998-06-05 JP JP10157852A patent/JPH11186525A/ja active Pending
- 1998-12-10 US US09/209,651 patent/US6261890B1/en not_active Expired - Fee Related
-
2001
- 2001-05-21 US US09/862,733 patent/US6399457B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08139043A (ja) * | 1994-09-16 | 1996-05-31 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0955478A (ja) * | 1995-08-14 | 1997-02-25 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPH09121035A (ja) * | 1995-09-01 | 1997-05-06 | Samsung Electron Co Ltd | 半導体素子のキャパシタ製造方法 |
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252055B1 (ko) | 2000-04-15 |
| US6399457B2 (en) | 2002-06-04 |
| US6261890B1 (en) | 2001-07-17 |
| KR19990048918A (ko) | 1999-07-05 |
| US20010027004A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690052B2 (en) | Semiconductor device having a capacitor with a multi-layer dielectric | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| US20140027913A1 (en) | Semiconductor structures comprising conductive material lining openings in an insulative material | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| JPH09139481A (ja) | 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法 | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP4316705B2 (ja) | 高誘電体キャパシター及びその製造方法 | |
| JP2601022B2 (ja) | 半導体装置の製造方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW412764B (en) | Manufacturing method of the double layer metal capacitor | |
| JPH1154729A (ja) | 半導体素子のコンデンサの製造方法 | |
| JP2001053249A (ja) | 半導体装置およびその製造方法 | |
| JP2826717B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR20010004276A (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR19990018070A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| JP2001267529A (ja) | 半導体装置およびその製造方法 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| JP2000077355A (ja) | 半導体集積回路の電極構造とその製造方法 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| KR100271792B1 (ko) | 캐패시터형성방법 | |
| JP2001085640A (ja) | 半導体装置およびその製造方法 | |
| KR20010068315A (ko) | 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |