JPH08139043A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08139043A
JPH08139043A JP7050104A JP5010495A JPH08139043A JP H08139043 A JPH08139043 A JP H08139043A JP 7050104 A JP7050104 A JP 7050104A JP 5010495 A JP5010495 A JP 5010495A JP H08139043 A JPH08139043 A JP H08139043A
Authority
JP
Japan
Prior art keywords
film
raw material
thin film
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7050104A
Other languages
English (en)
Other versions
JP3152859B2 (ja
Inventor
Kazuhiro Eguchi
和弘 江口
Masahiro Kiyotoshi
正弘 清利
Keitarou Imai
馨太郎 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26390546&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08139043(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP05010495A priority Critical patent/JP3152859B2/ja
Priority to US08/526,387 priority patent/US5618761A/en
Priority to DE19534082A priority patent/DE19534082A1/de
Priority to KR1019950030330A priority patent/KR100269851B1/ko
Priority to TW084110872A priority patent/TW279265B/zh
Publication of JPH08139043A publication Critical patent/JPH08139043A/ja
Application granted granted Critical
Publication of JP3152859B2 publication Critical patent/JP3152859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【構成】Ca、Ba、Sr、PbおよびLaからなる群
より選ばれる少なくとも1種の元素、およびZrおよび
Tiからなる群より選ばれる少なくとも1種の元素のβ
ジケトン錯体化合物、並びに酸化剤を原料とする化学気
相成長法を用いることにより、 400Torr以下の圧力下、
1000℃以下の温度において、反応律速条件で誘電体薄膜
を形成する。 【効果】より誘電率が高い誘電体薄膜を、段差のある複
雑な形状の基板上に均一に形成することができ、より集
積度の高い半導体装置を製造することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばDRAMのよう
に、キャパシタを具備した半導体装置の製造方法に関す
る。より具体的には、かかる半導体装置のキャパシタ絶
縁膜(蓄積容量膜)を形成する方法に関する。
【0002】
【従来の技術】キャパシタは、半導体集積回路における
重要な素子である。例えば、半導体記憶装置の1種であ
るダイナミック・ランダム・アクセス・メモリ(DRA
M)では、トランジスタとキャパシタとを組み合わせる
ことにより、データの書込みおよび読出しを行なうよう
に構成されている。また、他の半導体集積回路において
も、キャパシタは電荷の蓄積を行う素子として広く使用
されている。
【0003】半導体集積回路におけるキャパシタは、半
導体基板もしくは該基板上の導体からなる下部電極と、
該下部電極上に積層されたキャパシタ絶縁膜と、該絶縁
膜上に積層された上部電極とで構成されている。このキ
ャパシタ絶縁膜として、従来の集積回路用キャパシタで
は、酸化シリコン(SiO2 )または窒化シリコン(S
3 4 )が用いられている。
【0004】ところで、半導体装置の高集積化および記
憶容量の大容量化が急速に進展するに伴って、大きな蓄
積容量をもったキャパシタを、狭い平面領域内に形成す
ることが要求されている。この要求を満たす第一の手段
として、キャパシタ絶縁膜の膜厚を薄くして有効単位面
積当たりのキャパシタ容量を増大させることが行われて
いる。また、第二の手段としては、立体的構造を採用す
ることにより、キャパシタの有効表面積を増大させるこ
とが行われている。この第二の手段の例としては、トレ
ンチキャパシタ技術およびスタックトキャパシタ技術が
知られている。トレンチキャパシタ技術は、下部電極
(例えばシリコン基板)にトレンチ溝を形成し、このト
レンチ溝の表面に沿ってキャパシタを形成することによ
り、キャパシタの有効面積を増大させるものである。ま
た、スタックトキャパシタ技術では、トランジスタの上
に一以上のキャパシタを積層して形成することにより、
集積度を犠牲にすることなく大きなキャパシタ面積を確
保している。
【0005】しかしながら、蓄積容量膜を薄くするに従
ってリーク電流が増大するため、その薄膜化には限度が
あり、また、立体構造をさらに複雑にすることも技術的
に困難になりつつある。このため、酸化シリコン(Si
2 )または窒化シリコン(Si3 4 )をキャパシタ
絶縁膜として用いる限り、更に集積度の高いDRAMを
実現することは困難であった。事実、ギガビット以上の
高集積度DRAMは未だ実現されていない。
【0006】このような状況から、より一層の微細化お
よび高集積化を達成するためには、キャパシタ絶縁膜と
して、従来の絶縁膜よりも誘電率の高い高誘電率材料を
用いることが不可欠になってきている。そこで、近年、
SiO2 やSi3 4 よりも誘電率が高いチタン酸スト
ロンチウム(SrTiO3 )、チタン酸バリウムストロ
ンチウム(Bax Sr1-x TiO3 )、PZT(PbZ
x Ti1-x 3 )等のようなペロブスカイト型の結晶
構造を有する高誘電体材料を用いることが検討されてい
る。これらの高誘電体材料は、シリコン酸化膜よりも2
0倍〜1,000 倍以上も高い誘電率を有している。
【0007】しかしながら、これらの高誘電体材料をキ
ャパシタ絶縁膜に用いた場合には、次に述べるような別
の問題がある。
【0008】一般に、これらの高誘電体膜は禁制帯幅が
小さいため、電圧印加時にリーク電流が流れやすい。こ
のため、DRAMのキャパシタに使用する際に、必要な
キャパシタ容量を確保するために薄膜化すると、リーク
電流が過大になるという問題がある。また、ペロブスカ
イト結晶構造を有する高誘電体膜は、薄膜化すると誘電
率が低下する性質があるので、せっかく薄膜化しても、
その割にはキャパシタ容量が増加しないという問題があ
る。従って、上記の高誘電体材料をキャパシタ絶縁膜に
用いる場合でも、それだけでは十分なキャパシタ容量を
得ることはできず、やはりトレンチキャパシタ技術およ
びスタックトキャパシタ技術と同様の立体構造を併用す
る必要がある。
【0009】立体構造を併用する場合には、凹凸を有す
る表面上に良好なステップカバレージで高誘電体薄膜を
形成しなければならない。ところが、上記高誘電体薄膜
の形成に従来用いられているスパッタリングは、ステッ
プカバレージに劣る。従って、立体構造を併用するため
には、スパッタリングではなく、ステップカバレッジに
優れた化学的気相成長法(CVD法)によって上記高誘
電体薄膜を形成することが必要とされる。ところが、複
合酸化物である上記の高誘電体材料からなる均一な膜厚
の薄膜を、段差のある基板上に良好なステップカバレッ
ジで形成できるようなCVD法は知られていない。この
ため、これらの高誘電体薄膜をキャパシタ絶縁膜に用
い、且つ立体構造を併用することは困難であり、その結
果、SiO2 やSi3 4 の蓄積容量膜を用いた半導体
装置ほど集積度の高い半導体装置は未だ得られていな
い。この問題について、より詳細に説明すれば次の通り
である。
【0010】一般に、金属酸化膜をCVD法によって形
成する際には、有機金属を原料とするMOCVD(metal
organic CVD) 法が採用される。上記ペロブスカイト結
晶構造を有する高誘電体材料も金属酸化物であるが、複
数種類の金属酸化物からなっているため、その薄膜をM
OCVD法で形成する場合には次のような問題がある。
即ち、所望の高い誘電率をもった薄膜を得るためには、
ペロブスカイト型の結晶構造を乱れなく形成することが
不可欠であり、これを達成するためには、結晶組成の化
学量論比からのずれを±10%以下におさえる必要があ
る。このような複合酸化物膜の精密な組成制御を達成す
る必要がある場合、MOCVDは、薄膜の堆積速度が供
給律速になる条件下で行われる。供給律速の条件下では
原料の熱分解反応が速いので、原料の供給量に比例した
堆積量が得られる。従って、このような供給律速下のC
VDにおいて、夫々の原料の供給量を精密に制御するこ
とによって、堆積される複合酸化物の組成を精密に制御
することができる。各原料についての供給量の制御は、
原料温度、原料容器圧力、原料バブリングガス流量等の
CVD条件を精密に制御することによって制御すること
ができる。このような方法は、Bax Sr1-x TiO3
等の誘電体薄膜およびYBa2 Cu3 7-d等の高温超
電導体膜の形成に用いられている。
【0011】ところが、上記のような供給律速の下での
CVDでは精密な組成制御は可能となるが、次の理由に
よってステップカバレージに劣る。即ち、このような供
給律速条件下では、原料が基板に到達すると、基板表面
に十分に広がることなく直ちに分解反応を起こして堆積
してしまう。そのため、トレンチ構造のように原料が到
達し易い部分と到達し難い部分が存在する場合には、均
一な膜厚を得ることができない。従って、供給律速下で
のMOCVDは、トレンチキャパシタ及びスタックトキ
ャパシタのような立体構造を併用するという目的には適
合せず、ギガビット世代に対応するための技術にはなり
得ない。
【0012】
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、その課題は、従来用いられて
いるSiO2 、Si3 4 等よりも誘電率が高い高誘電
体化合物の薄膜、即ち、SrTiO3 、Bax Sr1-x
TiO3 、PZT等の薄膜をキャパシタ−絶縁膜とする
半導体装置を製造する際に、これら高誘電体薄膜を基板
上に均一な膜厚で形成することができ、特に、段差のあ
る基板上にも良好なステップカバレッジで形成できる方
法を提供することである。このような方法によって、高
誘電体薄膜をキャパシタ絶縁膜として用いると同時に、
トレンチキャパシタ及びスタックトキャパシタのような
立体構造を併用することが可能となり、ひいてはより集
積度の高い半導体装置を製造することが可能になる。
【0013】
【課題を解決するための手段】発明者らは、鋭意研究の
結果、SrTiO3 、Bax Sr1-x TiO3 、PZT
等のような高誘電体薄膜であっても、特定の原料を選択
すると共に、原料が気相中で分解することなく基板表面
に到達、且つ該表面上に十分に広がるようにしてCVD
を行えば、段差のある基板表面上にも均一な膜厚を有す
る薄膜を形成できることを見出し、この発明を完成する
に至った。
【0014】すなわち、この発明による半導体装置の製
造方法は、半導体層上に、下記の一般式(1)で表わさ
れる化合物からなる誘電体薄膜を形成する工程を具備し
た半導体装置の製造方法であって、 ABO3 ……(1) (ここで、AはCa、Ba、Sr、PbおよびLaから
なる群より選ばれる少なくとも1種の元素であり、Bは
ZrおよびTiからなる群より選ばれる少なくとも1種
の元素である) 前記誘電体薄膜の形成は、前記元素Aのβジケトン錯体
化合物と、前記元素Bのβジケトン錯体化合物と、酸化
剤とを含む原料ガスを用いた化学気相成長法により、40
0 Torr以下の圧力下において、1000℃以下の温度で行わ
れることを特徴とする半導体装置の製造方法である。
【0015】この発明において、一般式(1)のABO
3 で表わされる化合物の例としては、前述したSrTi
3 、Bax Sr1-x TiO3 およびPZTに加えて、
例えばPb1-x Lax Zry Ti1-y 3 ( 0≦x≦1
、 0≦y≦1 )を挙げることができる。
【0016】この発明では、前記元素Aのβジケトン錯
体化合物、前記元素Bのβジケトン錯体化合物および酸
化剤を含有する原料を用い、化学気相成長法(CVD)
によって、前記式 ABO3 で表わされる化合物からな
る誘電体薄膜を形成する。化学気相成長法による薄膜形
成は、従来行われている通りのCVDプロセスで行なう
ことができる。
【0017】CVDの原料として用いられる上記βジケ
トン錯体化合物において、そのリガンド部分は特に限定
されず、例えば次のものを用いることができる。
【0018】・ジピバロイルメタン(DPM;C1119
2 ) なお、DPMのIUPACに従う命名は、2,2,6,6-テト
ラメチル-3,5-ヘプタンジオンである。
【0019】・ヘキサフルオロアセチルアセトン(HF
A;C5 HF6 2 ) また、酸化剤も特に限定されるものではなく、例えば、
分子状酸素(O2 )、N2 O、NO2 、NO、O3 、フ
ラン(C4 4 O)およびテトラヒドロフラン(C4
8 O)、並びにこれらのガスをプラズマや光で活性化し
たものを用いることができる。利用上の簡便さからはO
2 が好ましく用いられ、この発明の効果も十分得ること
ができる。しかし、N2 Oを用いると原料の気相での分
解反応がさらに抑制され、非常に大きな効果を得ること
ができるため特に好ましい。
【0020】本発明において、CVDプロセスの圧力お
よび温度は、400 Torr以下で1000℃以下、より好ましく
は100 Torr以下で 700℃以下である。圧力が400 Torrを
越えると、他のプロセス条件を如何に設定しても、気相
中での原料の分解反応を抑制することが困難となる。ま
た、反応温度が1000℃を越えると、原料化合物が直ちに
基板と反応してしまう。これら何れの場合にも、均一な
膜厚の薄膜を得ることは困難になる。好ましくは、上記
の圧力および温度に関する条件を、高誘電体薄膜の成長
速度が反応律速となるように設定する。
【0021】本発明の一つの好ましい態様においては、
前記CVDプロセスは、前記元素Aのβジケトン錯体お
よび前記元素Bのβジケトン錯体の何れの熱分解温度よ
りも低い温度で行われる。これによって、ステップカバ
レッジだけでなく、高誘電体薄膜表面の平滑性を向上す
ることができる。
【0022】また、本発明の他の好ましい態様では、C
VDプロセスにおける原料の供給を制御して、前記元素
B(Zrおよび/またはTi)のβジケトン錯体の供給
量を、モル比で、前記元素A(Ca、Ba、Sr、Pb
および/またはLa)のβジケトン錯体の供給量の5倍
以上になるように設定する。これによって、目的とする
高誘電体薄膜の結晶性および誘電率を向上することがで
きる。
【0023】本発明においては、上記二つの好ましい態
様を組合わせてもよい。
【0024】
【作用】
(1)本発明において最も重要なことは、CVDの金属
原料として、前記元素Aおよび元素Bのβジケトン錯体
化合物を用いることと、CVDを400 Torr以下の圧力下
において1000℃以下の温度で行うことである。CVDの
金属原料としてこれ以外の有機金属を用いた場合、また
は上記範囲から外れるCVD条件を用いた場合には、所
期の良好なステップカバレッジを得ることはできない。
【0025】また、上記のCVD条件を作用的な観点か
ら言い換えると、CVDによる高誘電体薄膜の成長が、
供給律速条件ではなく反応律速条件下で行われるとこと
である。そこで、先ずこの点について説明する。
【0026】CVDにおける膜の成長速度と成長温度と
の間には、通常、図1に示すような関係がある。すなわ
ち、縦軸に成長速度をとり、横軸に膜の成長温度をとる
と、ある特定の温度までは膜の成長温度と成長速度とが
比例関係にあり、その特定温度を越えると成長速度は一
定となる。図1で一定の勾配を有する領域、即ち、膜の
成長温度と成長速度とが比例する領域に相当する反応条
件を、反応律速条件と称する。反応律速条件下では、原
料の分解速度が遅いため、原料は基板表面に到達した後
にも、熱分解反応を生じる前に十分な距離を拡散する。
従って、原料が到達し難い部分にも均一に高誘電体膜が
堆積する結果、膜厚は均一となり、段差を有する基板上
でのステップカバレッジも良好となる。
【0027】図2は、StTiO3 膜を堆積する場合に
ついて、一定量のSr原料およびTi原料をCVDチャ
ンバーに供給したときの、Sr堆積速度およびTi堆積
速度の温度依存性を示している。この図から、Sr堆積
速度およびTi堆積速度は、基板の表面温度が約480
℃より低い温度においては、温度に比例することが分
る。また、図3は、PZT膜の場合についての同様の曲
線を示している。この場合にも、500℃以下の成膜温
度において、各金属元素が反応律速条件を満たすように
なる。
【0028】(2)ところで、上記のような反応律速の
条件下でCVDを行う手段としては、原料ガスの供給量
を増大させることも可能であるが、特に有用なのは、上
記のように成膜温度を下げて基板表面での原料の分解を
抑制することである。しかし、低温化すると良好なステ
ップカバレッジは得られるものの、得られた膜の表面の
平滑性が悪化する場合がある。例えば、Sr,Ba,C
aのようなIIa族の元素に関しては、このような温度領
域で成膜を行うと、薄膜表面の平滑性が著しく悪化す
る。このような表面の平滑性に劣る薄膜は、LSIのキ
ャパシタ絶縁膜としては適さない。
【0029】そこで、発明者等はその原因を追及した結
果、次に述べるように、有機金属原料は上記の反応律速
の条件下においても一部が気相で分解を起こし、これが
平滑性を劣化させる原因であることを発見した。一般式
ABO3 における元素A、即ちSr,BaのようなIIa
族の元素について説明すると、これら元素のDPM錯体
には個々の錯体に特有の分解温度Tcが存在する。例え
ば、Sr(DPM)2の気相中における分解温度Tcは
図4に示す通りである。なお、図示のように、この場合
のTcは酸化剤条件に依存して変化する。何れにして
も、Tcより高い温度領域においては、Sr(DPM)
2 は基板表面に達する前に気相中で分解してしまう。そ
の結果、図5に示すように、気相分解により形成された
る粒子2が基板1の表面に付着し、その上に良好な被覆
性で高誘電体膜3が堆積することになる。これが、薄膜
表面の平滑性を悪化させる原因である。
【0030】従って、本発明の好ましい態様において
は、このような有機金属の気相分解を防止するために、
高誘電率薄膜を形成するためのCVDを反応律速の条件
下で行うだけでなく、原料として使用する全ての有機金
属化合物のTcよりも低い温度でCVDを行なう。これ
によって、良好なステップカバレッジを得るだけでな
く、高誘電体薄膜表面の平滑性を向上することができ
る。なお、上記の分解温度Tcは成膜温度以外の条件に
も依存し、例えば成膜時における成膜チャンバー内の圧
力によっても変化する。従って、実際の成膜条件に則し
て各有機金属化合物の分解温度Tcを求めた上で、これ
らTcよりも低い温度で成膜を行う。
【0031】(3)次に、本発明における更に別の好ま
しい態様について説明する。この態様においては、前記
元素B(Zrおよび/またはTi)のβジケトン錯体の
供給量を、モル比で、前記元素A(Ca、Ba、Sr、
PbまたはLa)のβジケトン錯体の供給量の5倍以上
になるように制御する。この構成によって、成膜温度を
低温化して反応律速の条件下でCVDを行なう場合に
も、高誘電体薄膜における金属元素組成を好ましい比率
とし、結晶性に優れた高品質な高誘電体薄膜を形成する
ことができる。その作用を以下に説明する。
【0032】既述のように、SrTiO3 またはPbZ
x Ti1-x 3 等のようなペロブスカイト結晶構造を
有する高誘電体では、結晶構造がペロブスカイト構造を
とったときにのみ所望の高い誘電率を得ることができ
る。従って、所望の高誘電率を得るためには、これら複
合酸化物における各金属元素の比率を化学量論比±10
%以内に制御して、ペロブスカイト結晶構造とすること
が必要である。例えばチタン酸ストロンチウムの誘電率
は、図6に示すような組成依存性を示す。図示のよう
に、Sr/(Sr+Ti)が0.5の化学量論比であれ
ば、約550の誘電率が得られる。しかし、この比率が
化学量論比から大きくずれ、ペロブスカイト結晶構造を
取れなくなると、30程度の誘電率しか得られない。
【0033】一方、原料ガス中のSr/(Sr+Ti)
比が0.5になるように原料を供給しながら、CVDに
よってチタン酸ストロンチウムを成膜すると、図7に示
すように、堆積膜中のSr/(Sr+Ti)比は成膜温
度に依存して変化する。図示のように、成膜温度が60
0℃の場合は、金属酸化膜中のSr/(Sr+Ti)比
は0.5となり、良好な結晶性が得られる。ところが、
本発明に従って良好なステップカバレッジを得るために
成膜温度を低下させると、チタンの比率が低下し、良好
な結晶性は得られなくなってしまう。この現象は、チタ
ン原料とアルカリ土類金属原料とが低温で気相中に併存
していると、チタン原料単体の分解が抑制されてしま
い、以下のような反応が支配的になることが原因であ
る。
【0034】即ち、アルカリ土類金属原料としてSr
(DPM)2 を用い、チタン原料としてTiO(DP
M)2 を用いると、 m・Sr(DPM)2 + TiO(DPM)2
Srm Ti−R [但し、Rは有機基である。] のような反応が生じる。
【0035】理想的な結晶組成が得られるのは、m=1
の場合である。このような理想的な反応が支配的になる
ための条件は、成膜温度などの条件によって異なる。発
明者等は鋭意研究を行った結果、本発明に従う反応律速
の条件でのCVDにおいては、アルカリ土類原料の供給
量に対するチタン原料の供給量の比が、モル比で5以上
のときに、上記理想的な反応が支配的になることをつき
止めた。なお、この原料供給量のモル比は各原料の分圧
比に等しい。
【0036】従って、前記元素A(Ca、Ba、Sr、
Pbおよび/またはLa)のβジケトン錯体の供給量に
対する前記元素B(Zrおよび/またはTi)のβジケ
トン錯体の供給量を、モル比で5倍以上になるように制
御すれば、反応律速の条件下でのCVDで高誘電率薄膜
を形成する際にも、良好なペロブスカイト結晶構造およ
び所望の高誘電率を有し、且つ絶縁性に優れた薄膜を形
成することができる。
【0037】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
【0038】実施例1 この実施例では、Sr原料としてSr(C11192
2 を、Ti原料としてTiO(C11192 2 をそれ
ぞれ用い、さらに酸化剤としてO2 を用いて、成長温度
450℃での化学的気相成長により、Si基板上にチタ
ン酸ストロンチウム(SrTiO3 )薄膜を形成した。
【0039】図8は、この実施例において薄膜の形成に
用いられる化学気相成長装置の概略を示す図である。こ
の装置は、大別して、化学気相成長を行なう反応容器
と、この反応容器への原料ガス、酸化剤等の供給・排出
を行なう給排出管系とからなり、アルゴンガスをキャリ
アガスとしてバルブの調節により各種ガスの供給・排出
を行なう。
【0040】この装置のガス供給系は、図示しないアル
ゴンガス供給源に接続するアルゴンガス供給管113か
ら2系統に分岐し、一方は質量流量制御器124を介し
て原料ガス供給管114に接続し、他方は質量流量制御
器126を介して酸素ガス供給管116に接続する。こ
れら二つの系統は、それぞれ配管加熱オーブン173に
導入されて反応容器101に接続している。反応容器1
01には、圧力調整バルブ106を介して真空ポンプ1
07に接続する排出管118が接続している。一方、質
量流量制御器125を介してアルゴンガス供給管113
に接続する排出管115は、配管加熱オーブン173内
部を通過して排出管118に直接接続し、この装置のガ
ス排出系をなしている。アルゴンガス供給管113から
は更に2系統が分岐されており、一方は質量流量制御器
121および圧力検知機161を介して、原料加熱オー
ブン171に収容された原料充填容器111に接続され
ている。他方の系統は、質量流量制御器122および圧
力検知機162を介して、原料加熱オーブン172に収
容された原料充填容器112に接続している。原料充填
容器171は、圧力調整バルブ151を介して流路切換
え器141で原料ガス供給管114に接続している。こ
の流路切換え器141は、バルブ131を介して排出管
115に接続している。同様に、原料充填容器172
は、圧力調整バルブ152を介して流路切換え器142
で原料ガス供給管114に接続している。この流路切換
え器142は、バルブ132を介して排出管115に接
続している。これらの流路切換え器141および142
を用いて流路を切換えることにより、原料ガスの反応容
器101への供給と、排出管115を介しての排出とが
行なわれる。また、図示しない酸素ガス供給源が、質量
流量制御器123を介して流路切換え器143で酸素ガ
ス供給管116と接続している。流路切換え器143
は、バルブ133を介して排出管115に接続してい
る。原料ガスと同様に、流路切換え器143の切換えに
よって、反応容器101への酸素ガスの供給と、排出管
115を介しての排出とが行なわれる。反応容器101
にはゲートバルブ108および圧力検知器105が備え
られ、さらにその内部には熱電対104を備えた抵抗加
熱ヒーター103が設けられている。薄膜を形成しよう
とする基板102はこの抵抗加熱ヒーター103上に載
置され、加熱される。
【0041】薄膜の形成は、図8に示した上記の化学気
相成長装置を用い、以下の工程に従って行なった。
【0042】膜成長の予備段階として、まず図9に示す
溝を形成したSi基板102を抵抗加熱ヒーター103
上に載置する。次に、供給系を介して高純度アルゴンガ
スを反応容器101内に供給して、容器内部の空気を置
換する。次いで、真空ポンプ107を作働させ、圧力検
知器105で監視しながら反応容器101内部の圧力を
10 Torrに調整する。その後、質量流量制御器123を
介して反応容器101内に高純度酸素ガスを供給し、抵
抗加熱ヒーター103でSi基板102を加熱して 450
℃まで昇温する。Si基板102を昇温している間に、
質量流量制御器121および122を経由して流量を調
節したアルゴンガスを、各々 215℃および 110℃に保持
したSr(C11192 2 およびTiO(C1119
2 2 を収容している原料充填容器111および112
に対して、それぞれ 300 sccm および 30 sccmの割合で
送り、得られた蒸気を供給系を介して下流側に送り出
す。その際、流路切換え器141および142を操作し
て配管を排出管115に連通させ、蒸気を排出側に放出
しておく。
【0043】このように準備した後、成長を開始する。
すなわち、Si基板102の温度を450℃に、また反応
容器101内の圧力を10 Torr に保持して安定させた
後、流路切換え器141および142を同時に反応容器
101側に切換え、原料ガスを反応容器101内に供給
して成長を開始させる。薄膜の成長時間は4時間とし
た。成長終了後、流路切換え器141および142を同
時に排出管115側に切換え、ヒーター103による加
熱を停止して基板102を冷却する。基板102を冷却
している間は酸素ガスを反応容器中に流しておく。
【0044】以上の工程により、膜厚約 100nmのチタ
ン酸ストロンチウム薄膜を得た。この薄膜について、誘
導結合プラズマ発光分光法(ICP法)による分析を行
ったところ、Sr/Ti=1 であることが確認された。
また、X線回折測定では、チタン酸ストロンチウム以外
のピークを見出だすことはできず、この薄膜が多結晶チ
タン酸ストロンチウム薄膜であることが確認された。さ
らに、薄膜が形成された基板の断面を走査型電子顕微鏡
で観察した結果、図10に示すように、平坦部分のSr
TiO3 薄膜201の膜厚と、溝の側面部分のSrTi
3 薄膜202の膜厚とはほぼ同じであった。なお、こ
こで用いられる 450℃という成長温度は、原料の(分
解)反応により成長速度が律速される反応律速となる温
度である。
【0045】比較のため、原料の供給量で成長速度が律
速される供給律速条件となるように、成長温度を 600℃
とした以外は上記と同様の条件で、SrTiO3 薄膜を
形成した。その結果、図11に示すように、溝の側面部
の薄膜204の膜厚は、平坦部の薄膜203の膜厚の約
70%であった。
【0046】さらに、Tiの原料としてTi(OC3
7 4 を用い、Srの原料は上記と同様にSr(C11
192 2 を用いてSrTiO3 薄膜の形成を行なっ
た。この場合、供給律速条件である 600℃で成長させた
ときには、図12に示すように、溝側面部の薄膜206
は、平坦部の薄膜205の約30%程度にしか成長しなか
った。また、反応律速条件である 450℃で成長させた場
合には、SrOとTiOが分離した島状に成長し、Sr
TiO3 薄膜を得ることはできなかった。
【0047】以上のように、Sr原料としてSr(C11
192 2 を用い、またTi原料としてTiO(C11
192 2 を用いることによって、Ti原料としてT
i(OC3 7 4 を用いた場合には得ることができな
いような、優れた段差被覆性を有するSrTiO3 薄膜
を形成することができる。また、成長温度を反応律速条
件となる温度に設定することにより、平坦部の膜厚と溝
側面部の膜厚がほぼ等しいSrTiO3 薄膜を得ること
ができる。
【0048】実施例2 Baの原料としてBa(C11192 2 を用い、また
Srの原料としてはSr(C11192 2 を、Tiの
原料としてはTiO(C11192 2 をそれぞれ用い
て実施例1と同様の工程を行うことにより、段差のある
Si基板上にBax Sr1-x TiO3 薄膜を形成した。
【0049】その結果、SrTiO3 薄膜の場合と同
様、反応律速となる成長温度 450℃で、平坦部の膜厚と
溝側面部の膜厚とがほぼ等しいBax Sr1-x TiO3
薄膜を得ることができた。ICP分析によって、組成中
のxは0.45、Ba+Sr/Ti組成比は1であることが
確認された。また、X線回折測定を行うことにより、得
られたBa0.45Sr0.55TiO3 薄膜は多結晶体である
ことが確認された。
【0050】また、原料を変えずに、Ba原料容器とS
r原料容器へのキャリアガスの流量を調整することによ
り、組成xを変化させてBax Sr1-x TiO3 薄膜の
形成を行なった。
【0051】その結果、反応律速条件においては、組成
xに係わりなく、基板の平坦部の膜厚と溝側面部の膜厚
がほぼ等しいBax Sr1-x TiO3 薄膜が得られるこ
とを確認した。
【0052】実施例3 前記実施例2の結果を踏まえ、以下の手順により、Ba
x Sr1-x TiO3薄膜をキャパシタ絶縁膜とするダイ
ナミック・ランダム・アクセス・メモリセル(DRAM
セル)を作製した。このDRAMセルの断面を図13に
示す。
【0053】まず、p型シリコン基板301の(10
0)面上に、素子分離を行なうためのフィールド酸化膜
302を形成する。次に、ゲート酸化膜303を形成
し、続いて該ゲート酸化膜上に多結晶シリコンゲート電
極304を形成する。その後、イオン注入法によりソー
スおよびドレイン領域305を形成し、続いて層間絶縁
膜として酸化膜306を形成する。以上の工程は、膜の
形成、フォトリソグラフィー法によるパターニング、イ
オン注入法等、通常この分野で用いられる方法で行なっ
た。
【0054】次に、トレンチキャパシタのためのトレン
チ溝を形成した後、キャパシタの下部電極となるPt膜
307を形成する。更に、前記実施例2と同様の方法に
より、Pt膜307上に、キャパシタ絶縁膜としてBa
0.45Sr0.55TiO3 膜408を形成する。Pt下部電
極307の膜厚は約20nm、Ba0.45Sr0.55TiO3
膜408の膜厚は10nmとした。最後に、Pt膜409
を全面に形成した後、フォトリソグラフィー法によりパ
ターニングしてキャパシタの上部電極を形成し、メモリ
セルを完成する。
【0055】このようにして、本発明による製造方法を
用いることにより、トレンチ構造のような複雑な形状を
有する基板上にもBa0.45Sr0.55TiO3 からなる蓄
積容量膜を均一に形成することが可能となる。
【0056】上記のようにして製造された、Ba0.45
0.55TiO3 膜308をキャパシタ絶縁膜とするメモ
リセルは、従来の酸化シリコン膜や窒化シリコン膜をキ
ャパシタ絶縁膜とし、同様のトレンチ構造を有するメモ
リーセルと比較して、約30倍という高い蓄積容量を示し
た。このことは、従来のDRAMよりも集積度が30倍程
度高いDRAMを作製し得ることを示唆している。
【0057】実施例4 キャパシタ部分にスタック構造を用いることを除いて、
実施例3と同様の手順により、Ba0.45Sr0.55TiO
3 膜をキャパシタ絶縁膜とするDRAMセルを作製し
た。図8は、この実施例で作成したDRAMセルの断面
構造を示している。同図において、図13と同じ機能部
分には同一の参照番号を付した本発明の製造方法を用い
ることにより、スタック構造のような複雑な形状を有す
る基板上にも、Ba0.45Sr0.55TiO3 からなるキャ
パシタ絶縁膜を均一に形成することが可能となる。
【0058】上記のようにして製造したBa0.45Sr
0.55TiO3 膜308をキャパシタ絶縁膜とするメモリ
セルは、実施例3のトレンチ構造の場合と同様、従来の
酸化シリコン膜や窒化シリコン膜をキャパシタ絶縁膜と
し且つ同様のスタック構造を有するメモリーセルと比較
して、約30倍という高い蓄積容量を示した。
【0059】実施例5 この実施例は、本発明の好ましい態様のうち、高誘電率
キャパシタ絶縁膜の優れた表面平滑性を得る態様に関す
る。即ち、この実施例におけるCVDプロセスは、原料
に用いる金属化合物の何れの気相分解温度よりも低い温
度で行なわれる。以下、図15および図16を参照し、
DRAMの製造プロセスに従って説明する。
【0060】(1)比抵抗10Ω・cmのP型(100)単
結晶シリコン基板401上に熱酸化膜402を形成し、
次いで、シリコン窒化膜からなる研磨障壁層403およ
びシリコン酸化膜404を順次CVDにより堆積する。
次に、通常のフォトエッチングによって、シリコン酸化
膜404をパターンニングする。該パターン404をマ
スクとしてRIEを行なうことにより、研磨障壁層40
3、熱酸化膜402およびシリコン基板401を順次選
択的にエッチングし、図15(A)に示すように、素子
分離領域となる凹溝を形成する。
【0061】(2)次に、LPCVDによりシリコン酸
化膜405を全面に堆積し、素子分離溝領域となる凹溝
を埋める。次いで、このシリコン酸化膜405およびシ
リコン酸化膜パターン404を、研磨障壁層403が露
出するまで化学的機械研磨法により研磨して平坦化する
ことにより、図15(B)の状態を得る。図示のよう
に、凹溝内にはシリコン酸化膜405が埋め込まれて素
子分離が達成される。
【0062】(3)次に、研磨障壁層403を剥離し、
更にフッ酸等により前記シリコン熱酸化膜402を剥離
する。続いて、素子領域を熱酸化することにより、薄い
熱酸化膜からなるゲート酸化膜406を形成する。次い
で、LPCVD法により全面にN型多結晶シリコン膜を
堆積し、これをパターンニングすることによって、ゲー
ド電極407を形成する。更に、ゲート電極407およ
び素子分離膜405をブロッキングマスクとして、N型
不純物をイオン注入する。これにより、相互に分離され
たソース・ドレイン領域408,409が自己整合的に
形成される。この状態が図15(C)に示されている。
【0063】(4)次に、層間絶縁膜として、全面に厚
いCVD酸化膜410を形成した後、PEPプロセスに
よって、ソース・ドレイン領域408に達するコンタク
トホールを形成する。続いて、タングステンシリサイド
膜の堆積およびパターンニングを行なうことにより、該
コンタクトホールを介してソース・ドレイン領域408
にコンタクトしたビット線411を形成する。次いで、
層間絶縁膜としてCVD酸化膜413を堆積した後に、
PEPプロセスを用いることにより、ソース・ドレイン
領域409に達するコンタクトホールを形成する。更
に、選択CVDを行うことにより、該コンタクトホール
内にタングステン膜412を埋め込む。こうして、図1
5(D)に示す状態を得る。
【0064】(5)次に、全面にCVD酸化膜414を
堆積した後、プラズマCVDによりシリコン窒化膜41
5を全面に形成する。続いて、タングステン膜412が
露出するまで、このCVD酸化膜414およびシリコン
窒化膜415をPEPにより選択的にエッチングする。
これにより、DRAMのキャパシタを形成するための凹
部を形成する。次いで、スパッタ法により窒化タングス
テン膜416および白金膜417を全面に堆積する。続
いて、シリコン窒化膜415を研磨障壁層とする化学的
機械研磨法により、白金膜417および窒化タングステ
ン膜416を研磨し、これら導電性膜417,416を
前記凹部内にのみ残存させる。こうしてキャパシタの下
部電極が形成され、図16(E)に示す状態が得られ
る。
【0065】(6)次に、キャパシタ絶縁膜として、C
VD法によりチタン酸ストロンチウム膜418を形成す
る。続いて、キャパシタ絶縁膜418上に、CVDによ
り窒化チタン膜419を堆積し、これをパターンニング
する。こうしてプレート電極419が形成され、図16
(F)の状態が得られる。
【0066】当然ながら、この工程で重要なのはキャパ
シタ絶縁膜、即ちチタン酸ストロンチウム膜418の形
成である。この実施例では、次のようにしてチタン酸ス
トロンチウム膜418を形成する。
【0067】原料のSr(DPM)2 およびTiO(D
PM)2 を、Arガスでバブリングしながら供給する。
酸化剤としては酸素ガスを用いる。Sr(DPM)2
よびTiO(DPM)2 は、恒温槽の中で夫々 215℃お
よび 140℃に維持しておく。ガス流量はSrのキャリア
ガスが 325 sccm 、Tiのキャリアガスが 125 sccm、
酸素ガスが 50 sccmであり、総流量は 500 sccm であ
る。また、成膜時の圧力は 10 Torrとする。この成膜に
用いた装置は、実施例1で用いた図7の装置と同じであ
る。このときのSr(DPM)2 の供給量は0.5 mmol/
2 となる。この成膜条件においては、Sr(DPM)
2 の気相中での分解温度は 440℃である。従って、成膜
はこの分解温度よりも低い 420℃で行う。
【0068】こうしてチタン酸ストロンチウム膜418
を堆積した後、これを 400℃、0.1Torrの酸素プラズマ
中でアニールする。これによって、低温で成膜を行った
ために膜中に残留した炭素を除去する。続いて、 700℃
で1分間の急速熱酸化法により、前記チタン酸ストロン
チウム膜418を結晶化させる。こうして、ステップカ
バレッジが良好で且つ表面平滑性に優れた、高誘電体薄
膜からなるキャパシタ絶縁膜が得られる。ここで、AF
M(原子間力顕微鏡)で平面平滑性を評価したところ、
表面の凹凸の高低差が 0.5 nm 以下であった。
【0069】(7)その後、通常のLSI製造プロセス
に従ってパッシベーション膜を形成し、必要な敗戦の形
成を行って集積回路を製造する。これらの工程の詳細に
ついては説明を省略する。
【0070】実施例6 この実施例も、高誘電率キャパシタ絶縁膜の優れた表面
平滑性を得るために、原料に用いる金属化合物の何れの
気相分解温度よりも低い温度でCVDプロセス行なう態
様に関する。以下、図17を参照して説明する。
【0071】(1)実施例5の工程1〜4までを同様に
行い、図15(D)の状態を得る。その後のプロセスは
次の通りである。
【0072】先ず、スパッタリングを用いてCVD酸化
膜413上に膜厚1μmの酸化ルテニウム膜501を堆
積し、更にその上にCVD酸化膜502を堆積する。次
いで、CVD酸化膜502をパターンニングした後、該
パターンをマスクとして酸化ルテニウム膜501をRI
Eで異方性エッチングする。これにより、図17(A)
に示すように、DRAMキャパシタの下部電極となる酸
化ルテニウム膜501のパターンを形成する。
【0073】(2)次に、CVD酸化膜パターン502
を除去した後、本発明の好ましい態様を適用して、チタ
ン酸ストロンチウムからなるキャパシタ絶縁膜503を
形成する。続いて、CVDを用いて窒化タングステン膜
を堆積し、これをパターンニングすることにより、窒化
タングステン膜からなるプレート電極504を形成す
る。この状態を図17(B)に示す。
【0074】キャパシタ絶縁膜503は次のようにして
形成する。原料のSr(DPM)2およびTiO(DP
M)2 を、恒温槽の中で夫々 215℃および 140℃に維持
しておき、Arガスでバブリングしながらコールドウオ
ールタイプのCVDチャンバー内に供給する。酸化剤と
してはN2 Oガスを用いる。原料の供給条件および使用
した装置は、実施例5と同じである。このときのSr
(DPM)2 の気相中での分解温度は 460℃である。従
って、成膜はこの分解温度よりも低い 440℃で行う。こ
うしてチタン酸ストロンチウム膜418を堆積した後
に、これを酸素雰囲気中において 600℃で30分間アニー
ルして結晶化させる。こうして、ステップカバレッジが
良好で且つ表面平滑性に優れた、チタン酸ストロンチウ
ムの高誘電体薄膜からなるキャパシタ絶縁膜が得られ
る。ここで、平面平滑性をAMFで評価したところ、表
面の凹凸の高低差が 0.2 nm 以下であった。
【0075】(3)その後、通常のLSI製造プロセス
に従ってパッシベーション膜を形成し、必要な敗戦の形
成を行って集積回路を製造する。これらの工程の詳細に
ついては説明を省略する。
【0076】実施例7 この実施例は、本発明の好ましい態様のうち、良好なス
テップカバレッジを得るために反応律速でのCVDを行
うと共に、良好なペロブスカイト結晶構造を維持した高
誘電率キャパシタ絶縁膜を形成する態様に関する。即
ち、この実施例におけるCVDプロセスは、例えば、S
r原料の供給量に対するTi原料の供給量の比を、モル
比で5以上に制御して行われる。
【0077】この実施例では、図18に示すCVD装置
を用いてチタン酸ストロンチウムの成膜を行なう。図示
のように、この装置は排気系601、反応容器602お
よびガス供給系603からなっている。また、原料とし
てはSr(DPM)2 およびTiO(DPM)2 を用
い、酸化剤としてO2 を用いる。
【0078】金属原料のSr(DPM)2 およびTiO
(DPM)2 は、ステンレス製の原料容器604,60
5に収納されており、これら容器は夫々が独立に温度制
御可能なオーブン606,607に格納されている。原
料容器をオーブン内に格納することによって、原料の温
度を極めて安定に制御することができる。また、原料容
器604,605の出口には圧力調整バルブ608,6
09が設けられており、各原料容器内の圧力を制御でき
るようになっている。原料の供給は、Arガスによる原
料のバブリングによって行う。純化装置610で純化さ
れたArガスは、マスフローコントローラ611,61
2で流量を制御されて、原料容器604,605内の原
料をバブリングする。気化した原料はArガスで搬送さ
れ、反応容器602の前段においてO2 と混合された後
に、反応容器602内にシャワーノズル613を通して
導入される。反応容器内においてCVD反応が起こる
と、ヒータ614で一定温度に保持されたサセプタ61
5に載置された基板表面にチタン酸ストロンチウムの薄
膜が形成される。
【0079】上記のCVDプロセスは、良好なステップ
カバレッジと良好なペロブスカイト結晶構造を実現する
ために以下の条件で行う。
【0080】Sr(DPM)2 およびTiO(DPM)
2 の温度を夫々 215℃および 140℃に保持し、またこれ
ら原料を収容している原料容器604,605の内部圧
力は何れも 100 Torr に維持する。Srのキャリアガス
流量は 300 sccm 、Tiのキャリアガス流量は 35 sccm
とする。この条件において基板に供給される各原料の量
は、Sr(DPM)2 が5mmol/m2 、TiO(DP
M)2 が 50 mmol/m2となる。また、良好なステップ
カバレッジを実現するために、SrおよびTiの成膜速
度が反応律速となるように、成膜温度は 420℃、成膜圧
力は 10 Torr、総流量は 500 sccm の条件でチタン酸ス
トロンチウム膜のCDVを行う。
【0081】こうしてチタン酸ストロンチウム膜を成膜
した後、700 ℃の酸素雰囲気において常圧下でアニール
を行なうことにより結晶化させる。こうして得られたチ
タン酸ストロンチウム膜は良好なステップカバレッジを
有し、しかも良好なペロブスカイト結晶構造を有してい
る。また、上下電極として白金を用いて誘電率を評価し
たところ、チタン酸ストロンチウムについて、膜厚 50
nmの試料では比誘電率が 200、膜厚 25 nmの試料では比
誘電率 170という高い値が得られた。
【0082】実施例8 この実施例も、実施例7と同様、良好なステップカバレ
ッジと共に、良好なペロブスカイト結晶構造を維持した
高誘電率キャパシタ絶縁膜を形成する態様に関する。
【0083】この実施例では、図19に示すCVD装置
を用いてチタン酸ストロンチウムの成膜を行なう。図示
のように、この装置は排気系701、反応容器702お
よびガス供給系703からなっている。また、原料とし
てはSr(DPM)2 およびTiO(DPM)2 を用
い、酸化剤としてN2 Oを用いた。
【0084】金属原料のSr(DPM)2 およびTiO
(DPM)2 は、テトラヒドロフランに溶解した溶液の
状態で、夫々ステンレス製の原料容器104,105に
収納されている。溶液中の各金属原料の濃度は、何れも
0.01mmol/mlである。Arを用いて原料溶液の液面を加
圧し、原料容器704,705から原料のテトラヒドロ
フラン溶液を圧送し、液体流量制御装置706,707
を通して気化器708に導入する。なお、気化器708
までの配管等は全て室温の状態にある。
【0085】250 ℃に保持された気化器708中で気化
した原料液は、Arガスで搬送されて、反応容器702
の前段においてN2 Oと混合された後に、シャワーノズ
ル713を通して反応容器702内に導入される。反応
容器内においてCVD反応が起こると、ヒータ710で
一定温度に保持されたサセプタ711に載置された基板
表面にチタン酸ストロンチウムの薄膜が形成される。
【0086】上記のCVDプロセスは、良好なステップ
カバレッジと良好なペロブスカイト結晶構造を実現する
ために以下の条件で行う。
【0087】Sr(DPM)2 の原料溶液を0.005 sccm
の流量で、またTiO(DPM)2の原料溶液を0.025 s
ccmの流量で供給する。この条件において基板に供給さ
れる各原料の量は、Sr(DPM)2 が 50 mmol/
2 、TiO(DPM)2 が 250mmol/m2 となる。ま
た、反応容器内での分圧は、夫々 0.1 Torr 及び0.5 To
rrとなる。一方、良好なステップカバレッジを実現する
ために、SrおよびTiの成膜速度が反応律速となるよ
うに、成膜温度は 450℃、成膜圧力は 50 Torrの条件で
チタン酸ストロンチウム膜のCDVを行う。
【0088】こうしてチタン酸ストロンチウム膜を成膜
した後、700 ℃の酸素雰囲気において常圧下でアニール
を行なうことにより結晶化させる。こうして得られたチ
タン酸ストロンチウム膜は良好なステップカバレッジを
有し、しかも良好なペロブスカイト結晶構造を有してい
る。また、上下電極として白金を用いて誘電率を評価し
たところ、チタン酸ストロンチウムについて、膜厚 50
nmの試料では非誘電率200、膜厚 25 nmの試料では非誘
電率 170であった。この値は、従来のスパッタ法で得ら
れている値(K. Abe et al.,J. Appl. Phys.,32, 4186
(1993))と同等の高い値である。
【0089】以上、この発明による半導体装置の製造方
法を実施例を用いて説明したが、この発明はこれらの実
施例に限定されるものではなく、この発明の本質を逸脱
しない限りにおいて種々の変更を加えることが可能であ
る。例えば、本発明者らは、化学気相成長の際に用いる
キャリアガスとしてN2 およびHeを使用した場合であ
ってもこの発明の効果が達成されることを確認してい
る。また、上記実施例においてはβジケトン錯体化合物
としてC11192 (DPM)化合物を用いているが、
これ以外にもC5 HF6 2 (HFA)化合物など、B
a、Sr、Tiのβジケトン化合物であれば効果に変わ
りがないことも確認している。さらに、酸化剤として、
2 の代わりに、例えばN2 O、NO2 、NOのような
窒素酸化物(Nx y )や、O3 、C4 4 O若しくは
4 8 O、又はこれらのガスをプラズマや光で活性化
したものを用いた場合にも同様の効果が得られることを
確認している。
【0090】また、誘電体薄膜以外の部材についても実
施例に限定されるものではなく、種々の変形を行なうこ
とが可能である。例えば、蓄積容量の上部電極および下
部電極はPtに限られるものではなく、Ir等の他の金
属でもよいし、PtOx 、IrOx 等の導電性金属酸化
物でもよく、さらにはNbを添加して導電性を持たせた
SrTiO3 、ITO等でもよい。上記実施例において
は、この発明の製造方法をDRAMに適用した例を説明
したが、もちろんDRAM以外の半導体装置に適用する
ことも可能である。
【0091】
【発明の効果】以上のように、この発明の製造方法によ
ると、一般式 ABO3 (AはCa、Ba、Sr、Pb
およびLaからなる群より選ばれる少なくとも1種の元
素であり、BはZrおよびTiからなる群より選ばれる
少なくとも1種の元素である)で表わされる化合物から
なる誘電体薄膜を、段差を有する基板上に均一に形成す
ることが可能となる。このため、従来用いられているS
iO2 、Si3 4 等よりも誘電率が高い化合物、例え
ば、SrTiO3 、Bax Sr1-x TiO3 またはPZ
Tからなる誘電体薄膜を、トレンチ型またはスタック型
セルのような複雑な立体構造を有する半導体装置の蓄積
容量膜として利用することが可能となり、その結果、従
来得ることができない高い集積度の半導体装置を得るこ
とができる。
【図面の簡単な説明】
【図1】この明細書において用いられる「反応律速条
件」および「供給律速条件」という用語を説明するため
に、縦軸に薄膜の成長速度、横軸に薄膜の成長温度をと
って成長速度の温度依存性を示したグラフ。
【図2】SrTiO3 膜を堆積する場合について、一定
量のSr原料およびTi原料をCVDチャンバーに供給
したときの、Sr堆積速度およびTi堆積速度の温度依
存性を示すグラフ。
【図3】PZT膜を堆積する場合について、一定量のP
b原料、Ti原料およびZr原料をCVDチャンバーに
供給したときの、Pb,TiおよびZrの堆積速度が温
度依存性有することを示すグラフ。
【図4】Sr(DPM)2 の気相中における分解温度T
cが、酸化剤条件に依存して変化する状況を示すグラ
フ。
【図5】反応律速条件でのCVDで高誘電体薄膜を形成
するときに、薄膜の表面の平滑性が劣化する状況を示す
説明図。
【図6】チタン酸ストロンチウムの誘電率が組成依存性
を有することを示すグラフ。
【図7】原料ガス中のSr/(Sr+Ti)比が0.5
になるように原料を供給しながら、CVDによってチタ
ン酸ストロンチウムを成膜したときに、堆積膜中にのS
r/(Sr+Ti)比が成膜温度に依存して変化するこ
とを示すグラフ。
【図8】この発明の実施例において誘電体薄膜の形成に
用いられる、化学気相成長装置の概略を示す図。
【図9】この発明の実施例において、薄膜を形成する以
前のSi基板の断面を示す図。
【図10】この発明の実施例において、図9に断面を示
すSi基板上に、反応律速条件でSrTiO3 薄膜を形
成した後のSi基板の断面を示す図。
【図11】この発明の実施例において、図9に断面を示
すSi基板上に、供給律速条件でSrTiO3 薄膜を形
成した後のSi基板の断面を示す図。
【図12】この発明の実施例において、比較のために、
図9に断面を示すSi基板上に、Ti原料としてTi
(OC3 7 4 を用い、供給律速条件でSrTiO3
薄膜を形成した後のSi基板の断面を示す図。
【図13】この発明の実施例で作製したBax Sr1-x
TiO3 薄膜をキャパシタ絶縁膜として構成された、ト
レンチキャパシタ構造を有するダイナミック・ランダム
・アクセス・メモリセルの断面を示す図。
【図14】この発明の実施例で作製したBax Sr1-x
TiO3 薄膜をキャパシタ絶縁膜として構成された、ス
タックトキャパシタ構造を有するダイナミック・ランダ
ム・アクセス・メモリセルの断面を示す図。
【図15】本発明の他の実施例を説明するために、DR
AMセルの製造工程を順を追って示した断面図。
【図16】本発明の他の実施例を説明するために、DR
AMセルの製造工程を順を追って示した断面図。
【図17】本発明の別の実施例を説明するために、DR
AMセルの製造工程を順を追って示した断面図。
【図18】この発明の更に別の実施例において、誘電体
薄膜の形成に用いられる化学気相成長装置の概略を示す
図。
【図19】この発明の更に別の実施例において、誘電体
薄膜の形成に用いられる化学気相成長装置の概略を示す
図。
【符号の説明】
101…反応容器、102,601…Si基板、103
…抵抗加熱ヒーター、104…熱電対、105,16
1,162…圧力検知器、106,151,152…圧
力調整バルブ、107…真空ポンプ、108…ゲートバ
ルブ、111,112…原料充填容器、113…アルゴ
ンガス供給管、114…原料ガス供給管、115,11
8…排出管、116…酸素ガス供給管、121,12
2,123,124,125,126…質量流量制御
器、131,132,133…バルブ、141,14
2,143…流路切換え器、171,172…原料加熱
オーブン、173…配管加熱オーブン201,202,
203,204,205,206…SrTiO3 薄膜、
302…素子分離酸化膜、303…ゲート酸化膜、30
4…多結晶シリコンゲート電極、305…ソースおよび
ドレイン、306…酸化膜、307…Pt下部電極、3
08…Ba0.45Sr0.55TiO3 蓄積容量膜、609…
Pt上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体層上に、下記の一般式(1)で表
    わされる化合物からなる誘電体薄膜を形成する工程を具
    備した半導体装置の製造方法であって、 ABO3 ……(1) (ここで、AはCa、Ba、Sr、PbおよびLaから
    なる群より選ばれる少なくとも1種の元素であり、Bは
    ZrおよびTiからなる群より選ばれる少なくとも1種
    の元素である) 前記誘電体薄膜の形成は、前記元素Aのβジケトン錯体
    化合物と、前記元素Bのβジケトン錯体化合物と、酸化
    剤とを含む原料ガスを用いた化学的気相成長法により、
    400 Torr以下の圧力下において、1000℃以下の温度で行
    われることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1に記載の半導体装置の製造方法
    であって、前記化学的気相成長法を反応律速条件下で行
    なう方法。
  3. 【請求項3】 請求項2に記載の半導体装置の製造方法
    であって、前記化学的気相成長法は、前記元素Aのβジ
    ケトン錯体および前記元素Bのβジケトン錯体の何れの
    熱分解温度よりも低い温度で行われる方法。
  4. 【請求項4】 請求項1〜3の何れか1項3に記載の半
    導体装置の製造方法であって、前記化学的気相成長法
    は、前記元素Bのβジケトン錯体の供給量が、モル比
    で、前記元素Aのβジケトン錯体の供給量の5倍以上に
    なる条件下で行われる方法。
  5. 【請求項5】 請求項1〜4の何れか1項に記載の半導
    体装置の製造方法であって、前記一般式(1)で表わさ
    れる化合物が、Bax Sr1-x TiO3 ( 0≦x≦1 )
    である方法。
  6. 【請求項6】 請求項1〜5の何れか1項に記載の半導
    体装置の製造方法であって、前記βジケトン錯体化合物
    のリガンドが、ジピバロイルメタン(DPM;C1119
    2 )である方法。
  7. 【請求項7】 請求項1〜6の何れか1項に記載の半導
    体装置の製造方法であって、前記酸化剤が、分子状酸素
    またはN2 Oを含む方法。
JP05010495A 1994-09-16 1995-03-09 半導体装置の製造方法 Expired - Fee Related JP3152859B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP05010495A JP3152859B2 (ja) 1994-09-16 1995-03-09 半導体装置の製造方法
US08/526,387 US5618761A (en) 1994-09-16 1995-09-11 Method of manufacturing a perovskite thin film dielectric
DE19534082A DE19534082A1 (de) 1994-09-16 1995-09-14 Verfahren zur Herstellung einer Halbleitereinrichtung
KR1019950030330A KR100269851B1 (ko) 1994-09-16 1995-09-16 반도체장치의 제조방법
TW084110872A TW279265B (ja) 1994-09-16 1995-10-16

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22144694 1994-09-16
JP6-221446 1994-09-16
JP05010495A JP3152859B2 (ja) 1994-09-16 1995-03-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08139043A true JPH08139043A (ja) 1996-05-31
JP3152859B2 JP3152859B2 (ja) 2001-04-03

Family

ID=26390546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05010495A Expired - Fee Related JP3152859B2 (ja) 1994-09-16 1995-03-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5618761A (ja)
JP (1) JP3152859B2 (ja)
KR (1) KR100269851B1 (ja)
DE (1) DE19534082A1 (ja)
TW (1) TW279265B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186525A (ja) * 1997-12-11 1999-07-09 Samsung Electron Co Ltd キャパシタを含む半導体装置及びその製造方法
WO1999062116A1 (fr) * 1998-05-25 1999-12-02 Hitachi, Ltd. Dispositif a semi-conducteurs et procede de fabrication
US6159868A (en) * 1998-01-30 2000-12-12 Kabushiki Kaisha Toshiba Method of forming a high quality layer of BST
KR20020005432A (ko) * 2000-07-06 2002-01-17 마찌다 가쯔히꼬 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법
KR100345631B1 (ko) * 1998-12-22 2002-07-24 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US6462368B2 (en) 2000-10-31 2002-10-08 Hitachi, Ltd. Ferroelectric capacitor with a self-aligned diffusion barrier
US6541813B1 (en) 1999-08-31 2003-04-01 Kabushiki Kaisha Toshiba Capacitor and method for manufacturing the same
JP2006128709A (ja) * 1997-03-31 2006-05-18 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7626267B2 (en) 1997-03-31 2009-12-01 Renesas Technology Corporation Semiconductor integrated circuit device including wiring lines and interconnections
WO2015012359A1 (ja) * 2013-07-25 2015-01-29 独立行政法人産業技術総合研究所 強誘電体デバイス及びその製造方法
US10686043B2 (en) 2016-04-22 2020-06-16 National Institute Of Advanced Industrial Science And Technology Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
DE19640238B4 (de) * 1996-09-30 2005-04-14 Infineon Technologies Ag Speicheranordnung mit Ferroelektrikum oder Paraelektrikum mit Dielektrizitätskonstante größer 10 als Speicherdielektrikum
US5882410A (en) * 1996-10-01 1999-03-16 Mitsubishi Denki Kabushiki Kaisha High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
KR100236531B1 (ko) * 1996-11-06 2000-01-15 윤종용 박막 커패시터 제조방법
US6211096B1 (en) * 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
US6527865B1 (en) 1997-09-11 2003-03-04 Applied Materials, Inc. Temperature controlled gas feedthrough
JP3713380B2 (ja) * 1998-03-04 2005-11-09 株式会社東芝 薄膜の形成方法および装置
US6833280B1 (en) * 1998-03-13 2004-12-21 Micron Technology, Inc. Process for fabricating films of uniform properties on semiconductor devices
KR100505310B1 (ko) * 1998-05-13 2005-08-04 동경 엘렉트론 주식회사 성막 장치 및 방법
US6517616B2 (en) 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
US6541067B1 (en) * 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6222218B1 (en) 1998-09-14 2001-04-24 International Business Machines Corporation DRAM trench
JP2000114479A (ja) 1998-10-01 2000-04-21 Toshiba Corp 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
US6952029B1 (en) 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6531414B1 (en) * 1999-05-05 2003-03-11 The United States Of America As Represented By The National Security Agency Method of oxidizing strain-compensated superlattice of group III-V semiconductor
US6436786B1 (en) * 1999-05-14 2002-08-20 Matsushita Electronics Corporation Method for fabricating a semiconductor device
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US6335049B1 (en) * 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
DE10008617A1 (de) 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6582972B1 (en) * 2000-04-07 2003-06-24 Symetrix Corporation Low temperature oxidizing method of making a layered superlattice material
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
WO2002002842A2 (en) * 2000-06-29 2002-01-10 Applied Materials, Inc. Low temperature cvd bst deposition
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
US6903005B1 (en) * 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6479100B2 (en) * 2001-04-05 2002-11-12 Applied Materials, Inc. CVD ruthenium seed for CVD ruthenium deposition
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US7011978B2 (en) 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
KR100414872B1 (ko) * 2001-08-29 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 제조 방법
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7075829B2 (en) * 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
JP2003163283A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
KR20060007325A (ko) * 2004-07-19 2006-01-24 삼성전자주식회사 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법
US7273823B2 (en) * 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
US8664070B2 (en) * 2009-12-21 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature gate replacement process
GB201412201D0 (en) * 2014-07-09 2014-08-20 Isis Innovation Two-step deposition process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006363A (en) * 1988-12-08 1991-04-09 Matsushita Electric Industries Co., Ltd. Plasma assited MO-CVD of perooskite dalectric films
EP0387456B1 (en) * 1989-02-10 1993-09-22 Kabushiki Kaisha Toshiba Method for vapor-phase growth of an oxide thin film
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
US5258204A (en) * 1992-06-18 1993-11-02 Eastman Kodak Company Chemical vapor deposition of metal oxide films from reaction product precursors
US5442585A (en) * 1992-09-11 1995-08-15 Kabushiki Kaisha Toshiba Device having dielectric thin film

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420527B2 (en) 1997-03-31 2013-04-16 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2006128709A (ja) * 1997-03-31 2006-05-18 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7626267B2 (en) 1997-03-31 2009-12-01 Renesas Technology Corporation Semiconductor integrated circuit device including wiring lines and interconnections
US8022550B2 (en) 1997-03-31 2011-09-20 Renesas Electronics Corporation Semiconductor integrated circuit device
US7678684B2 (en) 1997-03-31 2010-03-16 Renesas Technology Corp. Semiconductor integrated circuit device
JPH11186525A (ja) * 1997-12-11 1999-07-09 Samsung Electron Co Ltd キャパシタを含む半導体装置及びその製造方法
US6159868A (en) * 1998-01-30 2000-12-12 Kabushiki Kaisha Toshiba Method of forming a high quality layer of BST
WO1999062116A1 (fr) * 1998-05-25 1999-12-02 Hitachi, Ltd. Dispositif a semi-conducteurs et procede de fabrication
US6380574B1 (en) 1998-05-25 2002-04-30 Hitachi, Ltd. Ferroelectric capacitor with a self-aligned diffusion barrier
KR100345631B1 (ko) * 1998-12-22 2002-07-24 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US6541813B1 (en) 1999-08-31 2003-04-01 Kabushiki Kaisha Toshiba Capacitor and method for manufacturing the same
KR20020005432A (ko) * 2000-07-06 2002-01-17 마찌다 가쯔히꼬 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법
US6462368B2 (en) 2000-10-31 2002-10-08 Hitachi, Ltd. Ferroelectric capacitor with a self-aligned diffusion barrier
WO2015012359A1 (ja) * 2013-07-25 2015-01-29 独立行政法人産業技術総合研究所 強誘電体デバイス及びその製造方法
KR20160034917A (ko) * 2013-07-25 2016-03-30 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 강유전체 디바이스 및 그 제조방법
JPWO2015012359A1 (ja) * 2013-07-25 2017-03-02 国立研究開発法人産業技術総合研究所 強誘電体デバイス及びその製造方法
US9818869B2 (en) 2013-07-25 2017-11-14 National Institute Of Advanced Industrial Science And Technology Ferroelectric device and method of its manufacture
US10686043B2 (en) 2016-04-22 2020-06-16 National Institute Of Advanced Industrial Science And Technology Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor
US11335783B2 (en) 2016-04-22 2022-05-17 National Institute Of Advanced Industrial Science And Technology Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor

Also Published As

Publication number Publication date
JP3152859B2 (ja) 2001-04-03
KR100269851B1 (ko) 2000-12-01
DE19534082A1 (de) 1996-03-21
KR960012314A (ko) 1996-04-20
US5618761A (en) 1997-04-08
TW279265B (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
JP3152859B2 (ja) 半導体装置の製造方法
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5686151A (en) Method of forming a metal oxide film
US6133051A (en) Amorphously deposited metal oxide ceramic films
KR100549155B1 (ko) 산화 비스무스의 생성 방법, 산화물막의 형성 방법, 및 반도체 소자의 캐패시터 구조의 제작 방법
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US6114199A (en) Manufacturing method for ferroelectric film and nonvolatile memory using the same
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
US20130177997A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3137004B2 (ja) 半導体素子のキャパシタ構造の作製方法
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
US6297122B1 (en) Method of forming conductive film and capacitor
EP1073109A2 (en) Single phase perovskite ferroelectric film on platinum electrode and method for forming same
KR100942958B1 (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
JP2001127258A (ja) 半導体装置およびその製造方法
JP3676004B2 (ja) 酸化ルテニウム膜の形成方法および半導体装置の製造方法
JPH0689986A (ja) 電子デバイスおよびその製造方法
JP2007081410A (ja) 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
US20050167713A1 (en) Ferroelectric capacitor and method of production of same
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JPH0786270A (ja) 金属酸化膜の形成方法
JP2004079695A (ja) Pzt強誘電体薄膜の形成方法、並びにそれにより形成したpzt強誘電体薄膜及びこれを用いた半導体装置
JPH07273216A (ja) 金属酸化膜の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees