KR20060007325A - 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법 - Google Patents

플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법 Download PDF

Info

Publication number
KR20060007325A
KR20060007325A KR1020040056126A KR20040056126A KR20060007325A KR 20060007325 A KR20060007325 A KR 20060007325A KR 1020040056126 A KR1020040056126 A KR 1020040056126A KR 20040056126 A KR20040056126 A KR 20040056126A KR 20060007325 A KR20060007325 A KR 20060007325A
Authority
KR
South Korea
Prior art keywords
oxygen
dielectric film
plasma
gas
reaction chamber
Prior art date
Application number
KR1020040056126A
Other languages
English (en)
Inventor
송민우
원석준
정용국
권대진
김원홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056126A priority Critical patent/KR20060007325A/ko
Priority to US11/149,498 priority patent/US7166541B2/en
Publication of KR20060007325A publication Critical patent/KR20060007325A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법을 개시한다. 상기 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법은 3차원 구조체를 갖는 반도체 기판을 반응 챔버에 로딩하는 제 1 단계를 구비한다. 상기 반응 챔버에 소스 가스를 공급하는 제 2 단계를 실시한다. 상기 소스 가스의 공급을 중단하고 상기 반응 챔버에 잔류하는 소스 가스를 퍼지하는 제 3 단계를 실시한다. 상기 제 3 단계 공정을 실시한 반응 챔버에 산소 가스 및 RF Power를 공급하여 산소 플라즈마 처리하되, 상기 3차원 구조체의 종횡비가 증가할수록 상기 RF Power와 산소 가스의 분압을 동시에 증가시키는 제 4 단계를 실시한다. 상기 제 2 단계 내지 제 4 단계를 반복하여 목표 두께의 유전막을 형성한다.
플라즈마, 산소 분압, 산소 라디칼, RF Power

Description

플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법{Method of manufacturing a dielectric layer using a plasma enhanced atomic layer deposition technique}
도1은 본 발명의 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법의 제 1 실시예를 나타낸 공정 흐름도이다.
도2는 본 발명의 제 1 실시예에 따른 유전막 형성 방법의 가스 펄싱 다이어그램이다.
도3은 본 발명의 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법의 제 2 실시예를 나타낸 공정 흐름도이다.
도4는 본 발명의 제 2 실시예에 따른 유전막 형성 방법의 가스 펄싱 다이어그램이다.
도5는 본 발명의 실험예들에 따른 유전막의 누설 전류 특성을 나타낸 그래프도이다.
도6은 본 발명의 또다른 실험예들에 따른 유전막의 누설 전류 특성을 나타낸 그래프도이다.
본 발명은 유전막 형성 방법에 관한 것으로, 보다 상세하게는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라, 게이트 유전막 및 커패시터 유전막은 한정된 면적에서 작은 누설전류와 높은 커패시턴스를 갖을 것이 요구된다. 따라서, 상기 게이트 유전막 및 커패시터 유전막을 고유전막으로 형성할 필요가 있다.
상기 유전막을 증착하는 방법으로, 물리적인 증착 방법인 스퍼터링 또는 화학 기상 증착 방식(Chemical Vapor Deposition : CVD)이 널리 이용되었으나, 상기 스퍼터링 방식은 기판 표면에 단차가 발생한 경우 표면을 원만하게 매립하는 스텝 커버리지(step coverage)가 불량하다. 또한, 화학 기상 증착 방법(CVD)은 단차 피복성은 우수하고 생산성이 높은 장점은 있으나 박막 형성 온도가 높고, 두께를 수 Å 단위로 정밀하게 제어할 수 없어 고집적화된 소자에는 적합하지 못한 단점이 있다.
최근에는, 상기 화학 기상 증착 방법(CVD)의 한계를 극복하고 원자층 단위의 미소한 두께를 갖는 박막을 형성하는 방법으로 원자층 증착 기술(Atomic Layer Deposition : 이하 ALD라 명명)이 제안되었다.
한편, 상기 ALD 방법은 가스 펄싱(gas pulsing) 방법을 도입하여 각각의 반응물을 분리 주입하여 반응물(Reactant)이 화학적으로 기판의 표면에 흡착되는 싸이클을 여러번 반복함으로써, 원자층의 박막을 교대로 증착시키는 방법이다. 상기 ALD 방법은 최근에 반도체 소자의 집적도 증가에 따른 높은 종횡비(Aspect Ratio)와 요철에서의 박막의 균일도, 그리고 우수한 전기적, 물리적 성질을 가지는 박막 형성의 요구에 부응하여 적용되고 있다. 여기서 가스 펄싱 방법은 반응 가스와 퍼징(purging) 가스가 교대로 공급되는 방식을 의미한다. 이와 함께, 원자층 증착 기술을 이용한 박막 형성 방법은 증착된 박막 내의 잔류 불순물이 적고, 200Å 미만의 박막을 증착시킬 때에도 두께 조절이 용이하다는 장점을 갖고 있다.
그런데, 상기 ALD 방법을 이용한 박막 형성 방법에 반응성이 큰 전구체들을 적용할 경우 반응성이 큰 전구체들은 화학, 열적 안정성이 떨어지므로 증착 공정에서의 재현성과 신뢰성을 확보하기 어렵다. 또한, 상기 반응성이 큰 전구체를 퍼지 공정으로 제거할 때 챔버 내에 흡착된 반응물에 대한 퍼지 시간이 길어져 결국 증착 속도가 저하되어 생산성이 저하되는 문제점이 있다. 반면, 화학, 열적 안정성을 보이는 물질을 반응성 기체로 이용할 경우 반응성이 낮기 때문에 표면 반응을 활성화하기 위하여 증착 온도를 높여야 하는 문제점이 있었다.
이러한, ALD 방법을 이용한 박막 형성 방법에서의 증착 속도 저하에 따른 생산성 저하를 개선하기 위한 방법으로, 최근에는 플라즈마를 이용하는 플라즈마 유도 원자층 증착 기술(Plasma Enhanced Atomic Layer Deposition : 이하 PEALD라 명명)이 제안된바 있다.
상기 PEALD 방식은 1차로 주입된 반응 기체를 웨이퍼 표면에 흡착시키고, 퍼지 가스를 공급하여 잔류된 1차 반응 기체를 챔버에서 제거한 다음, 2차로 주입되는 반응 기체를 플라즈마 발생기로 여기 시켜서 반응 챔버에 공급하는 방식으로 진행하는 방법이다.
상기 PEALD 방식을 이용한 유전막 형성 방법이, 미국특허 제6486047호에 "스트론튬 탄탈륨 박막 형성 방법(Apparatus for forming strontium-tantalum-oxide thin film ) 이라는 제목으로 개시된바 있다.
상기 미국특허 제6486047호에 개시된 바에 따르면, 스트론튬 탄탈륨 박막을 형성한다. 보다 상세하게는 기판을 반응 챔버에 배치하여 가열한다. 스트론튬 탄탈륨 에톡사이드를 함유하는 소스를 캐리어 가스에 의해 상기 반응 챔버로 유입시킨다. 상기 케리어 가스 속에 기화된 소스를 퍼지 가스에 의해 상기 반응 챔버 외부로 불어낸다. 상기 반응 챔버 속에 산소를 유입시켜 플라즈마화한다. 상기 산소 플라즈마를 퍼지 가스에 의해 상기 반응 챔버 외부로 불어낸다.
그런데, 상기 미국특허 제6486047호에 개시된 발명은 스트론튬 탄탈륨 에톡사이드에만 국한되어 있을 뿐만 아니라, 소자의 종횡비의 증가에 부응하여 누설 전류 열화 현상을 방지하지 못할 수 있다.
종래 기술에 의한 유전막 형성 방법에 의하면, 종횡비가 7:1 이상의 OCS(One Cylinder Storage cell capacitor) 구조에서 누설 전류 특성은 불량하지만 스텝 커버리지(step coverage)는 85% 정도로 양호하게 나타났다. 이로써, 누설 전류 열화 현상 원인은 홀 내부의 물리적인 막 두께 감소, 즉 스텝 커버리지(step coverage)에 의한 문제가 아니라 구조물 홀 내의 산소 라디칼 부족으로 인한 막내의 카본 등 불순물 증가가 원인인 것으로 보인다. 그런데, 산소 라디칼 증가를 위해서 RF Power을 높일 경우 플라즈마 데미지가 발생할 수 있고, 웨이퍼의 에지부에서 헤이즈(Haze) 현상이 발생하여 플라즈마 RF Power를 무조건 높일 수 없는 단점이 있다.
결국, 3차원 구조에서도 높은 증착 속도를 갖고 스텝 커버리지(step coverage)가 좋을 뿐만 아니라 누설 전류 열화 현상을 방지할 수 있는 전기적 특성이 우수한 막질 형성 방법이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 누설 전류 열화 현상을 방지할 수 있는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법을 제공한다.
본 발명이 이루고자 하는 기술적 과제는 ALD 방식의 증착 속도가 느린 단점을 해결하면서 우수한 유전 특성을 갖는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법을 제공한다.
상기와 같은 기술적 과제를 이루기 위한 본 발명은 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법을 개시한다. 상기 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법은 3차원 구조체를 갖는 반도체 기판을 반응 챔버에 로딩하는 제 1 단계를 구비한다. 상기 반응 챔버에 소스 가스를 공급하는 제 2 단계를 실시한다. 상기 소스 가스의 공급을 중단하고 상기 반응 챔버에 잔류하는 소스 가스를 퍼지하는 제 3 단계를 실시한다. 상기 제 3 단계 공정을 실시한 반응 챔버에 산소 가스 및 RF Power를 공급하여 산소 플라즈마 처리하되, 상기 3차원 구조체의 종횡비가 증가할수록 상기 RF Power와 산소 가스의 분압을 동시에 증가시키는 제 4 단계를 실시한다. 상기 제 2 단계 내지 제 4 단계를 반복하여 목표 두께의 유전막을 형성한다.
상기 유전막 형성 방법에 있어서, 상기 소스 가스 퍼지 공정은 아르곤 가스로 실시 할 수 있다. 상기 소스 가스가 산소와의 반응성이 없는 물질일 경우에는 산소를 퍼지 가스로 실시할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 제 1 단계 내지 제 4 단계에서 반도체 기판 온도는 100~550℃ 유지할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 제 1 단계 내지 제 4 단계에서 반응 챔버의 압력은 0.5~10torr로 유지할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 유전막은 Al2O3, HfO2, Ta2 O5, La2O5, ZrO2 일군에서 선택된 어느 하나일 수 있다.
상기 유전막 형성 방법에 있어서, 상기 유전막 형성 후 400~1000℃의 진공 열처리 또는 산소 분위기의 열처리 공정을 더 포함할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 3차원 구조체의 종횡비 4 이상 7미만 에서는 상기 RF Power와 산소 분압을 각각 80~1000W, 25~90% 범위에서 실시할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 3차원 구조체의 종횡비 7 이상 100 미만에서 상기 RF Power와 산소 분압은 각각 150~1000W, 35~90% 범위에서 실시할 수 있다.
상기 유전막 형성 방법에 있어서, 상기 산소 플라즈마 처리 전에 산소 가스를 공급하는 공정을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도1은 본 발명의 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법의 제 1 실시예를 나타낸 공정 흐름도이고, 도2는 본 발명의 제 1 실시예에 따른 유전막 형성 방법의 가스 펄싱 다이어그램이다.
도1 및 도 2를 참조하면, 우선 3차원 구조체가 배치된 반도체 기판을 반응 챔버 내에 로딩한다(S1). 이때, 상기 3차원 구조체는 소정의 폭과 길이 및 높이를 갖는 구조체, 예를 들어 실린더형 캐패시터 등 일 수 있다. 상기 반응 챔버 내부에 소스 가스를 T1 시간 동안 펄스 형태로 공급하여 반도체 기판의 표면에 소스 가스를 흡착시킨다(S2). 계속해서, 상기 반도체 기판 표면에 물리적으로 흡착된 화합물 및 잔류 가스를 퍼지 시키기 위해 불활성 퍼지 가스를 T2 시간 공급한다(S3). 이어서, 상기 퍼지 공정을 진행한 반응 챔버 내부를 T3 시간 동안 산소 플라즈마 처리한다.(S4) 그리고 나서, 상기 산소 플라즈마 처리후 반응 챔버에 잔류하는 산소 가스를 퍼지 시키기 위해 불활성 퍼지 가스를 T4 시간 동안 공급한다(S5). 목표 두께의 유전막이 형성되었는지 판단하여(S6) 목표 두께의 유전막이 형성될 때까지 상기 S2~S6 단계를 1Cycle로 하여 2회 이상 반복 실시한다. 상기 유전막은 Al2O3, HfO2 , Ta2O5, La2O5, ZrO2 일군에서 선택된 어느 하나일 수 있다.
상기 제 1 실시예에서 산소 플라즈마 처리(S4)는 상기 3차원 구조체의 종횡비가 증가할수록 상기 플라즈마 RF Power와 산소 분압을 동시에 증가시켜 실시해야한다. 이때, 상기 종횡비는 상기 3차원 구조체의 폭에 대한 높이의 비율을 나타낸다. 상기 3차원 구조체의 종횡비가 4 이상 7미만에서 상기 플라즈마 RF Power와 산소 분압을 각각 80~1000W, 25~90% 범위에서 실시하는 것이 바람직하다. 상기 3차원 구조체의 종횡비가 7 이상 100 미만에서는 상기 플라즈마 RF Power와 산소 분압을 각각 150~1000W, 35~90% 범위에서 실시하는 것이 바람직하다. 이때, 산소 분압은 플라즈마 가스 전체 유량 중 산소 유량의 비율을 나타낸 것으로, 상기 플라즈마 처리시 케리어 가스로 아르곤(Ar) 가스를 200sccm 공급할 경우 산소 유량은 65~1800sccm 범위 내에서 공급할 수 있다. 상기 산소 플라즈마(S4) 시간은 0.1~10초 동안 실시할 수 있다.
상기 제 1 실시예에서 상기 유전막 형성시의 반응 챔버의 압력은 상기 제 1 단계에서 유전막 형성이 완료 될 때까지 0.5~10torr의 압력을 유지할 수 있다.
상기 반응 챔버 내부의 반도체 기판 온도는 상기 제 1 단계에서 유전막 형성이 완료 될 때까지 100~550℃를 유지할 수 있다.
상기 제 1 실시예에서 상기 소스 가스로는 알루미늄(Al) 하프늄(Hf), 란탄륨(La), 탄탈륨(Ta), 지르코늄(Zr)의 일군에서 선택된 어느 하나를 이용할 수 있다.
상기 제 1실시예에서 상기 유전막 형성(S6) 후에 400~1000℃ 진공 열처리 또는 산소 분위기 하에서의 열처리 공정을 더 진행하여 유전막의 전기적 특성을 추가로 개선할 수 있다.
상기 제 1 실시예에서, 상기 퍼지 공정은 아르곤 가스를 이용할 수 있으나, 상기 소스 가스가 산소와의 반응성이 없는 경우에는 산소(O2)를 이용하여 퍼지 공정을 진행할 수 있다.
도3은 본 발명의 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법의 제 2 실시예를 나타낸 공정 흐름도이고, 도4는 본 발명의 제 2 실시예에 따른 유전막 형성 방법의 가스 펄싱 다이어그램이다.
도3 및 도 4를 참조하면, 우선 3차원 구조체를 갖는 반도체 기판을 반응 챔버 내에 로딩한다(S10). 이때, 상기 3차원 구조체는 소정의 폭과 길이 및 높이를 갖는 구조체, 예를 들어 실린더형 캐패시터 등 일 수 있다. 상기 반응 챔버 내부에 소스 가스를 T1 시간 동안 펄스 형태로 공급하여 반도체 기판의 표면에 소스 가스를 흡착시킨다(S20). 계속해서, 상기 반도체 기판 표면 물리적으로 흡착된 화합물 및 잔류 가스를 퍼지 시키기 위해 불활성 퍼지 가스를 T2 시간 공급한다(S30). 상기 퍼지 공정을 진행한 반응 챔버에 산소를 T3 시간 동안 공급한다(S40). 이때, 상기 산소를 공급하는 이유는 상기 반응 챔버내의 산소 분압을 안정화시키기 위한 것일 수 있다. 이어서, 상기 산소 공급을 실시한 반응 챔버 내부를 T4 시간 동안 산소 플라즈마 처리한다.(S50) 그리고 나서, 상기 산소 플라즈마 처리후에 반응 챔버 에 잔류하는 산소 가스를 퍼지 시키기 위해 불활성 퍼지 가스를 T5 시간 동안 공급한다(S60). 목표 두께의 유전막이 형성되었는지 판단하여(S70) 목표 두께의 유전막이 형성될 때까지 상기 S20~S70 단계를 1Cycle로 하여 2회 이상 반복 실시한다.
상기 제 2 실시예에서 산소 플라즈마 처리(S60)는 상기 3차원 구조체의 종횡비가 증가할수록 상기 플라즈마 RF Power와 산소 분압을 동시에 증가시켜 실시해야한다. 이때, 상기 종횡비는 상기 3차원 구조체의 폭에 대한 높이의 비율을 나타낸다. 상기 3차원 구조체의 종횡비가 4 이상 7 미만에서는 상기 플라즈마 RF Power와 산소 분압을 각각 80~1000W, 25~90% 범위에서 실시하는 것이 바람직하다. 상기 3차원 구조체의 종횡비가 7 이상 100 미만에서는 상기 플라즈마 RF Power와 산소 분압을 각각 150~1000W, 35~90% 범위에서 실시하는 것이 바람직하다. 이때, 산소 분압은 플라즈마 가스 전체 유량 중 산소 유량의 비율을 나타낸 것으로, 상기 플라즈마 처리시 케리어 가스로 아르곤(Ar) 가스를 200sccm 공급할 경우 산소 유량은 65~1800sccm 범위 내에서 공급할 수 있다. 상기 산소 플라즈마(S4) 시간은 0.1~10초 동안 실시할 수 있다.
상기 제 2 실시예에서 상기 유전막 형성시의 반응 챔버의 압력은 상기 제 1 단계에서 유전막 형성이 완료 될 때까지 0.5~10torr의 압력을 유지할 수 있다.
상기 반응 챔버 내부의 반도체 기판 온도는 상기 제 1 단계에서 유전막 형성이 완료 될 때까지 100~550℃를 유지할 수 있다.
상기 제 2 실시예에서 상기 소스 가스로는 알루미늄(Al) 하프늄(Hf), 란탄륨(La), 탄탈륨(Ta), 지르코늄(Zr)의 일군에서 선택된 어느 하나를 이용할 수 있다.
상기 제 2 실시예에서 상기 유전막 형성(S6, S70) 후에 400~100℃의 진공 열처리 또는 산소 분위기 하에서의 열처리 공정을 더 진행하여 유전막의 전기적 특성을 추가로 개선할 수 있다.
상기 제 2 실시예에서, 상기 퍼지 공정은 아르곤 가스를 이용할 수 있으나, 상기 소스 가스가 산소와의 반응성이 없는 경우에는 산소(O2)를 이용하여 퍼지 공정을 진행할 수 있다.
(실험예들)
본 발명에 따른 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법의 특성을 검증하기 위하여 공정 조건을 다양하게 변화시켜 유전막을 형성하고 그 결과를 [표 1] 및 도 5에 나타내었다.
먼저, [표 1]은 본 발명의 실험예들의 공정 조건 개시한 것으로, 상기 도3의 공정 사이클을 적용하였다.
도 5는 [표 1]의 실험예들에 따른 유전막의 누설 전류 특성을 나타낸 그래프도이다.
A B C D E F
소스 가스 TEMAH TEMAH TEMAH TEMAH TEMAH TEMAH
소스 가스 주입 시간 0.5초 0.5초 0.5초 0.5초 2초 0.5초
케리어 가스 유량 200sccm 200sccm 200sccm 200sccm 200sccm 200sccm
퍼지 가스 유량 100sccm 100sccm 100sccm 100sccm 100sccm 100sccm
산소 유량 90sccm 90sccm 90sccm 90sccm 90sccm 150sccm
산소 플라즈마 시간 1초 1초 1초 4초 1초 1초
RF Power 100W 100W 250W 100W 100W 250W
기판 온도 300℃ 300℃ 300℃ 300℃ 300℃ 300℃
챔버 압력 3torr 1torr 3torr 3torr 3torr 3torr
상기 A 내지 F 실험예들은 각각 7의 종횡비를 갖는 3차원 구조체를 갖는 반도체 기판에 PEALD 방식으로 유전막을 증착하여 실시하였다. 이때, 상기 3차원 구조체는 소정의 폭과 길이 및 높이를 갖는 구조체, 예를 들어 실린더형 캐패시터 등 일 수 있다. 또한, 상기 종횡비는 상기 3차원 구조체의 폭에 대한 높이의 비율을 나타낸다. 상기 [표 1]을 참조하여 실험예 "A"의 상세 공정을 보면, 3차원 구조체를 포함하는 반도체 기판을 반응 챔버에 로딩하였다. 이때, 상기 반응 챔버는 3torr의 압력을 계속 유지하였고, 상기 반도체 기판 온도 또한 300℃ 로 유지하였다. 상기 반응 챔버에 소스 가스 TEMAH 를 0.5초 동안 공급하였다. 상기 TEMAH 가스는 하프늄을 포함하는 가스로, 화학식은 Hf[ N(CH₃)C₂H5]₄이다. 상기 소스 가스를 공급한 후에 상기 반도체 기판에 물리적으로 흡착되어 있는 소스 가스의 화합물 및 챔버에 잔류하는 소스 가스를 아르곤 가스 100sccm 공급하여 퍼지 하였다. 상기 퍼지 공정을 진행한 후에 상기 반응 챔버에 산소 90sccm과 케리어 가스인 아르곤 가스 200sccm을 공급한 후 100W의 RF Power로 플라즈마 처리를 1초 동안 실시한다. 상기 실험예 "A"에 의해 형성된 HfO2의 누설 전류 특성은 도 5를 참조하면 5MV/㎝의 전기장 세기에서 대략 4×10-13A/cell로 박막의 누설 전류 특성이 불량하게 나타났다.
상기 [표 1]의 실험예 "B"는 상기 실험예 "A" 대비 챔버의 압력만 1Torr로 낮추고, 그 외는 동일 조건으로 실시하였다. 그 결과 형성된 HfO2의 누설 전류 특성 은 도 5를 참조하면 5MV/㎝ 전기장 세기에서 대략 6×10-13A/cell로 상기 실험예 "A" 대비 누설 전류 특성이 거의 개선되지 않았다.
상기 [표 1]의 실험예 "C"는 상기 실험예 "A" 대비 산소 플라즈마시의 RF Power만 250W로 증가시키고, 그 외는 동일 조건으로 실시하였다. 그 결과 형성된 HfO2의 누설 전류 특성은 도 5를 참조하면 5MV/㎝ 전기장 세기에서 대략 1×10-13A/cell로 상기 실험예 "A"와 비교하여 누설 전류 특성이 거의 개선되지 않았다.
상기 [표 1]의 실험예"D"는 상기 실험예 "A" 대비 산소 플라즈마 처리 시간만 4초 증가시키고, 그 외는 동일 조건으로 실시하였다. 그 결과 형성된 HfO2의 누설 전류 특성은 도 5를 참조하면 5MV/㎝ 전기장 세기에서 4×10-14A/cell로 상기 실험예 "A"와 비교하여 누설 전류 특성 약간 개선되었지만, 양호한 특성을 나타내지 못하였다.
상기 [표 1]의 실험예 "E" 는 상기 실험예 "A" 대비 소스 가스인 TEMAH 주입 시간만 2초로 증가시키고, 그 외는 동일 조건 하에서 실시하였다. 그 결과 형성된 HfO2의 누설 전류 특성은 도 5를 참조하면 5MV/㎝ 전기장 세기에서 1×10-12A/cell로 상기 실험예 "A"와 비교하여 누설 전류 특성이 오히려 더 저하되었다.
상기 [표 1]의 실험예 "F"는 실험예 "A" 대비 산소 플라즈마 조건 중 RF Power와 산소 공급 유량을 동시에 변화시킨 것으로, 상세 공정을 보면, 3차원 구조 체를 포함하는 반도체 기판을 반응 챔버에 로딩하였다. 이때, 상기 반응 챔버는 3torr의 압력을 계속 유지하였고, 상기 반도체 기판 온도 또한 300℃ 로 유지하였다.상기 반응 챔버에 소스 가스 TEMAH 를 0.5초 동안 공급하였다. 상기 소스 가스를 공급한 후에 상기 반도체 기판에 물리적으로 흡착되어 있는 소스 가스의 화합물 및 챔버에 잔류하는 소스 가스를 아르곤 가스 100sccm 공급하여 퍼지 하였다. 상기 퍼지 공정을 진행한 후에 상기 반응 챔버에 산소 150sccm과 케리어 가스 아르곤 가스를 200sccm 공급하고 250W RF Power로 1초 동안 플라즈마 처리하였다. 상기 실험예 "F"에 의해 형성된 HfO2의 누설 전류 특성을 도 5를 참조하면 5MV/㎝ 전기장 세기에서 대략 1×10-15A/cell로 상기 실험예 "A" 내지 "E"에 의해 형성된 HfO 2박막에 비하여 누설 전류 특성이 현저하게 개선되었다.
상기 실험예 "A" 내지 "F"에 의해 형성된 HfO2막의 스텝 커버리지 특성은 모두 85% 이상으로 양호한 결과를 나타났다. 그런데, 누설 전류 특성이 상기 "A" 내지 "E" 공정에 의해 형성된 유전막은 불량하고 상기 "F" 조건으로 형성된 유전막은 양호하게 나타났다. 이는 상기 "A" 내지 "E" 조건에서의 누설 전류 열화는 스텝 커버리지에 의한 것이 아니고 구조물 홀 내의 산소 라디칼 부족이 원인임을 보여줄 뿐만 아니라, 상기 공정 조건을 각각 변화시켜서는 산소 라디칼 증가가 이루어지지 않아, 누설 전류 특성 개선되지 않음을 나타낸다. 그러나, 상기 실험예 "F"에서는 산소 플라즈마 처리시의 산소 유량을 증가시켜 플라즈마 기체의 산소 분압을 상대적으로 증가시킴과 동시에 플라즈마시의 RF Power를 올려줌으로써, 누설 전류 특성 개선 효과를 얻었다. 결국, 상기 도5의 그래프는 박막내의 산소 라디칼 증가는 산소 플라즈마시의 RF Power와 산소 유량을 동시에 조절함으로써 달성할 수 있다는 것을 보여준다. 상기 실험예 "F"에서는 산소 유량을 150sccm로 하였으나 산소 분압이 35~90%가 되도록 적절히 조절 할 수 있다. 이때, 산소의 분압을 90% 이상으로 할 경우 케리어 가스인 아르곤 가스의 부족으로 인해 플라즈마가 잘 이루어지지 않을 수 있다. 또한, 상기 RF Power는 150W로 진행하였으나, 150~1000W로 진행할 수 있다. 그런데, 상기 RF Power를 너무 높일 경우 산소의 분압을 증가시킨다 하더라도 웨이퍼의 에지(edge)부에서 헤이즈(Haze) 현상이 발생할 수 있으므로, 1000W 이하로 실시하는 것이 바람직하다.
도 6은 본 발명의 또다른 실험예들에 따른 유전막의 누설 전류 특성을 나타낸 그래프도이다.
도 6을 참조하면, 그래프에서 "G"는 4의 종횡비를 갖는 Concave 구조의 캐패시터에서 형성된 HfO2박막의 누설 전류 특성을 나타낸 것으로, 상기 HfO2박막은 PEALD 방식으로 증착하였다. 이때, 상기 종횡비는 상기 캐패시터의 폭에 대한 높이의 비율을 나타낸다. 상세 공정을 보면 4의 종횡비를 갖는 구조체를 포함한 반도체 기판을 반응 챔버에 로딩한 후에 소스 가스 TEMAH 를 0.5초 동안 공급하였다. 상기 TEMAH 가스는 하프늄을 포함하는 가스로, 화학식은 Hf[ N(CH₃)C₂H5]₄이다. 상기 소스 가스를 공급한 후에 상기 반응 챔버에 잔류하는 소스 가스를 아르곤 가스 100sccm 공급하여 퍼지 하였다. 상기 퍼지 공정을 진행한 후에 상기 반응 챔버에 산소 및 케리어 가스인 아르곤 가스를 공급하고 100W의 RF Power로 1초 동안 상기 챔버를 플라즈마 처리하였다. 이때, 상기 산소는 90sccm, 아르곤은 200sccm 공급함으로써, 산소 분압이 31%로 되도록 하였다. 이때, 상기 반응 챔버는 3torr의 압력을 계속 유지하였고, 상기 반도체 기판 온도 또한 300℃ 로 유지하였다. 상기 "G" 의 누설 전류는 5MV/㎝ 전기장 세기에서 대략 7×10-16A/cell로 박막의 누설 전류 특성이 양호하였다. 결국, 4의 종횡비를 갖는 3차원 구조체에서의 유전막은 산소 분압 31% 정도에서 100W의 RF Power를 인가하여도 누설 전류 특성이 양호하였다.
반면에, 상기 "G"와 동일한 조건을 7의 종횡비를 갖는 Cylinder 구조에서 적용한 그래프도 "H"를 살펴보면, 5MV/㎝ 전기장 세기에서 대략 1×10-13A/cell의 누설 전류 특성이 불량하게 나타났다.
그래프도, "F"는 7의 종횡비를 갖는 3차원 구조체에 PEALD 방식으로 유전막을 증착한 것으로, "G" 및 "H" 공정 조건 대비 RF Power를 250W로 증가시켜 실시하였다. 또한, 산소 플라즈마 유량을 150sccm 으로 증가시킴으로써 산소 분압을 43%로 증가시켜 HfO2박막을 형성하였다. 그 결과, 누설 전류 특성이 5MV/㎝ 전기장 세기에서에서 1×10-15A/cell 정도로 상기 "H"에 비하여 현저하게 개선 될 뿐만 아니라 상기 4의 종횡비를 갖는 유전막 "G"의 특성과 거의 유사하였다.
그래프도, "I"는 7의 종횡비를 갖는 구조체를 상기 "G"와 동일 조건으로 증착하되, 산소 플라즈마 대신 O3를 반응 가스로 이용한 최적화된 ALD 방법을 적용하 였다. 그 결과 "I"의 누설 전류 특성이 "F"와 거의 유사하였다.
결국, "F" 그래프도는 산소 플라즈마 처리시 RF Power와 산소 분압을 모두 증가시킴에 따라 구조물 홀 내의 산소 라디칼이 증가되어 누설 전류 특성이 개선되었음을 시사한다. 너와 나의 생각의 차이겠지.
상기한 바와 같이 본 발명은 PEALD 방법을 이용한 유전막 형성 방법에 있어서, 상기 산소 플라즈마 처리시의 RF Power를 조절할 뿐 아니라 산소 분압 조절을 위해 산소 유량을 적절하게 조절함으로써 증착 속도가 낮은 ALD 유전막 형성 방법의 단점을 극복하면서 스텝 커버리지 특성이 우수할 뿐만 아니라, 구조물 홀 내의 산소 라디칼을 증가시켜 누설 전류 열화 현상을 방지할 수 있는 유전막을 형성할 수 있다.
상기한 바와 같이 본 발명은 PEALD 방법을 이용하여 유전막을 형성함으로써 ALD 방식의 증착 속도 저하의 문제점을 해결하고 스텝 커버리지 특성이 우수한 유전막을 형성할 수 있다.
또한, 플라즈마 가스의 산소 분압을 증가시켜 구조물 홀 내의 산소 라디칼을 증가시킴으로써 유전막의 누설 전류 열화를 방지할 수 있다.

Claims (13)

  1. 3차원 구조체를 갖는 반도체 기판을 반응 챔버에 로딩하는 제 1 단계;
    상기 반응 챔버에 소스 가스를 공급하는 제 2 단계;
    상기 소스 가스의 공급을 중단하고 상기 반응 챔버에 잔류하는 소스 가스를 퍼지하는 제 3 단계;
    상기 제 3 단계 공정을 실시한 반응 챔버에 산소 가스 및 RF Power를 공급하여 산소 플라즈마 처리하되, 상기 3차원 구조체의 종횡비가 증가할수록 상기 RF Power와 산소 가스의 분압을 동시에 증가시키는 제 4 단계;
    상기 제 2 단계 내지 제 4 단계를 반복하여 목표 두께의 유전막을 형성하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  2. 제 1항에 있어서,
    상기 제 4단계 후에 퍼지 공정을 더 포함하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  3. 제 1항에 있어서,
    상기 제 1 단계 내지 제 4 단계에서 반도체 기판 온도는 100~550℃로 유지하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  4. 제 1항에 있어서,
    상기 퍼지 공정은 Ar 또는 O2 가스를 공급하여 진행하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  5. 제 1항에 있어서,
    상기 제 1 단계 내지 제 4 단계에서 반응 챔버의 압력은 0.5~10torr로 유지하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  6. 제 1항에 있어서,
    상기 산소 플라즈마 처리는 0.1~10초 동안 실시하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  7. 제 1항에 있어서,
    상기 소스 가스는 알루미늄(Al) 하프늄(Hf), 란탄륨(La), 탄탈륨(Ta), 지르코늄(Zr)의 일군에서 선택된 어느 하나를 포함하는 가스를 이용하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  8. 제 1항에 있어서,
    상기 유전막은 Al2O3, HfO2, Ta2O5, La2O 5, ZrO2 일군에서 선택된 어느 하나인 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  9. 제 1항에 있어서,
    상기 유전막 형성 후 400~1000℃의 진공 열처리 또는 산소 분위기의 열처리 공정을 더 포함하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  10. 제 1항에 있어서,
    상기 3차원 구조체의 종횡비 4 이상 7 미만에서는 상기 RF Power와 산소 분압을 각각 80~1000W, 25~90% 범위에서 실시하는 것을 특징으로 하는 플라즈마 원자층 증착 기술을 이용한 유전막 형성 방법.
  11. 제 1항에 있어서,
    상기 3차원 구조체의 종횡비 7 이상 100 미만에서 상기 RF Power와 산소 분압은 각각 150~1000W, 35~90% 범위에서 실시하는 것을 특징으로 하는 플라즈마 원자층 증착 기술을 이용한 유전막 형성 방법.
  12. 제 1항에 있어서,
    상기 산소 플라즈마 처리 시에 공급되는 아르곤 가스의 유량과 산소 유량은 각각 200sccm, 65~1800sccm인 것을 특징으로 하는 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
  13. 제 1항에 있어서,
    상기 산소 플라즈마 처리 전에 산소 가스를 공급하는 공정을 더 포함하는 것을 특징으로 하는 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법.
KR1020040056126A 2004-07-19 2004-07-19 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법 KR20060007325A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040056126A KR20060007325A (ko) 2004-07-19 2004-07-19 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법
US11/149,498 US7166541B2 (en) 2004-07-19 2005-06-09 Method of forming dielectric layer using plasma enhanced atomic layer deposition technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056126A KR20060007325A (ko) 2004-07-19 2004-07-19 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법

Publications (1)

Publication Number Publication Date
KR20060007325A true KR20060007325A (ko) 2006-01-24

Family

ID=35600031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056126A KR20060007325A (ko) 2004-07-19 2004-07-19 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법

Country Status (2)

Country Link
US (1) US7166541B2 (ko)
KR (1) KR20060007325A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631951B1 (ko) * 2004-11-08 2006-10-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100782751B1 (ko) * 2006-07-13 2007-12-05 주식회사 포스코 선재 압연용 공형부 일체형 공형롤
KR100845945B1 (ko) * 2006-11-23 2008-07-11 동의대학교 산학협력단 박막형성방법
KR101124352B1 (ko) * 2008-06-26 2012-03-15 포항공과대학교 산학협력단 금속 나노 막대의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040315A1 (en) * 2004-03-31 2008-02-14 Auerbach David B Systems and methods for generating a user interface
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
FR2890982B1 (fr) * 2005-09-21 2008-05-02 St Microelectronics Sa Procede de realisation d'une couche dielectrique sur un materiau porteur et un circuit integre comprenant un condensateur incorporant une couche dielectrique
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
JP2013524510A (ja) * 2010-03-30 2013-06-17 アプライド マテリアルズ インコーポレイテッド ｐ型拡散層の上に負荷電パッシベーション層を形成する方法
FR2971362B1 (fr) * 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication d'un condensateur tin/ta2o5/tin
US10927459B2 (en) * 2017-10-16 2021-02-23 Asm Ip Holding B.V. Systems and methods for atomic layer deposition
KR20220137707A (ko) * 2020-02-04 2022-10-12 메르크 파텐트 게엠베하 금속-함유 필름을 선택적으로 형성하는 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054601A1 (en) * 1996-05-13 2001-12-27 Jian Ding Low ceiling temperature process for a plasma reactor with heated source of a polymer-hardening precursor material
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JP3152859B2 (ja) * 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
US5888591A (en) * 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
KR100721503B1 (ko) 2000-06-08 2007-05-23 에이에스엠지니텍코리아 주식회사 박막 형성 방법
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
KR100382149B1 (ko) * 2000-11-30 2003-05-09 한국전자통신연구원 스트론튬 탄탈륨 산화물 박막 형성 방법
KR100390831B1 (ko) * 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20020064126A (ko) 2001-01-31 2002-08-07 주식회사 다산 씨.앤드.아이 원자층 화학기상증착을 이용한 게이트 산화막 형성방법
JP4090347B2 (ja) * 2002-03-18 2008-05-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US6825126B2 (en) * 2002-04-25 2004-11-30 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
US6933246B2 (en) * 2002-06-14 2005-08-23 Trikon Technologies Limited Dielectric film
JP4427451B2 (ja) * 2002-10-30 2010-03-10 株式会社日立国際電気 基板処理装置
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US7094442B2 (en) * 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631951B1 (ko) * 2004-11-08 2006-10-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100782751B1 (ko) * 2006-07-13 2007-12-05 주식회사 포스코 선재 압연용 공형부 일체형 공형롤
KR100845945B1 (ko) * 2006-11-23 2008-07-11 동의대학교 산학협력단 박막형성방법
KR101124352B1 (ko) * 2008-06-26 2012-03-15 포항공과대학교 산학협력단 금속 나노 막대의 제조방법

Also Published As

Publication number Publication date
US20060014398A1 (en) 2006-01-19
US7166541B2 (en) 2007-01-23

Similar Documents

Publication Publication Date Title
US7166541B2 (en) Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
JP2011246818A (ja) 低蒸気圧のガス前駆体を用いて基板上にフィルムを蒸着させるシステム
KR20000026002A (ko) 박막 제조방법
JP2002343790A (ja) 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
KR20010027867A (ko) 박막 형성장치 및 이를 이용한 반도체소자의 커패시터 형성방법
US20060078678A1 (en) Method of forming a thin film by atomic layer deposition
KR100450685B1 (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US20060051506A1 (en) Nitridation of high-k dielectrics
KR100518560B1 (ko) 원자층 증착법을 이용한 박막 형성방법
US7217669B2 (en) Method of forming a metal oxide film
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
US20070264770A1 (en) Capacitor forming method
KR100996884B1 (ko) Ｅｃｒ-ａｌｄ법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20170023627A (ko) 개선된 mos 커패시터용 전기소자 및 이의 제조 방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application