KR20020064126A - 원자층 화학기상증착을 이용한 게이트 산화막 형성방법 - Google Patents

원자층 화학기상증착을 이용한 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR20020064126A
KR20020064126A KR1020010015577A KR20010015577A KR20020064126A KR 20020064126 A KR20020064126 A KR 20020064126A KR 1020010015577 A KR1020010015577 A KR 1020010015577A KR 20010015577 A KR20010015577 A KR 20010015577A KR 20020064126 A KR20020064126 A KR 20020064126A
Authority
KR
South Korea
Prior art keywords
time
oxide film
gate oxide
atomic layer
vapor deposition
Prior art date
Application number
KR1020010015577A
Other languages
English (en)
Inventor
전형탁
윤덕주
도태한
구재형
김영재
한지웅
Original Assignee
주식회사 다산 씨.앤드.아이
전형탁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다산 씨.앤드.아이, 전형탁 filed Critical 주식회사 다산 씨.앤드.아이
Publication of KR20020064126A publication Critical patent/KR20020064126A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 원자층 화학기상증착을 이용하여 게이트 산화막용 금속 산화막을 형성하는 방법을 개시한다. 본 발명의 금속 산화막 형성방법은 본 발명의 게이트 산화막 형성방법은, 원자층 화학기상증착용 반응로에 반도체 기판을 장입하는 단계; 제 1 시간 동안 금속과 산소를 포함하는 소오스 가스를 상기 반응로에 공급하는 단계; 상기 제 1 시간의 경과후, 제 2 시간 동안 퍼지 가스를 공급하는 단계; 상기 제 2 시간의 경과후, 제 3 시간 동안 H2, O2또는 H2O 플라즈마를 상기 반응로 내에 형성하는 단계; 및 상기 제 3 시간의 경과후, 제 4 시간 동안 상기 퍼지 가스를 공급하는 단계를 1 사이클로 하여 목표한 두께가 얻어질 때까지 상기 사이클을 반복한다.

Description

원자층 화학기상증착을 이용한 게이트 산화막 형성방법{Method for forming gate oxide thin film using atomic layer chemical vapor deposition system}
본 발명은 게이트 산화막의 형성방법에 관한 것으로서, 보다 상세하게는 산소 플라즈마, 수소 플라즈마 또는 물 분자 플라즈마를 원자층 화학기상증착에 적용한 게이트 산화막의 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 디자인 룰(Design rule)이 점점 감소한다. 현재 반도체 메모리 소자를 위한 게이트 산화막으로 이산화실리콘(SiO2)이 사용되고 있다. 이러한 이산화실리콘은 일반적으로 산소 가스와 기판 실리콘과의 열산화 반응에 의하여 형성되는데, 이 때문에 기가급 또는 테라급 차세대 반도체 소자들이 요구하는 게이트 산화막의 두께 범위인 약 10-30Å의 두께 조건을 만족시키기가 어렵다.
이러한 요구를 만족시킬 수 있는 대안으로서, 유전상수 값이 높은 이산화지르코늄(ZrO2), 이산화하프늄(HfO2), 금속 실리케이트(Silicate) 등과 같이 전이금속을 이용한 금속 산화막이 주목되고 있다.
이들 금속 산화막은 일반적으로 스퍼터링(Sputtering) 방법이나 화학기상증착(Chemical Vapor Deposition) 방법에 의하여 형성된다.
그러나, 공정 적용온도와 같은 공정조건(Recipe) 적용의 어려움으로 인하여,전자는 주로 연구의 목적으로만 사용되고, 실제 반도체 제조 라인에서는 후자의 방법이 적용될 것으로 예견된다.
화학기상증착법은 현재 반도체 제조공정에서 주로 사용되고 있지만, 금속산화막의 불순물 함량이 높고, 박막의 두께 조절이 어렵다.
새로운 개념의 증착 방법인 원자층 화학기상증착(Atomic layer chemical vapor deposition) 방법은 산화막을 단원자층의 두께로 형성가능하다는 장점과 박막 내의 불순물 함량이 적고, 박막 도포성 등이 매우 우수하다는 장점으로 인하여 위에서 언급된 금속 산화막의 형성에 적용될 가장 유력한 방법으로 각광받고 있다.
게이트 산화막으로서 이산화지르코늄(ZrO2)이나 이산화하프늄(HfO2) 등의 금속 산화막이 제안되었는데, CVD 방법은 할라이드(Halide) 계통의 ZrCl4와 HfCl4를 프리커서(Precusor)로서 사용한다.
그러나, 상기한 방법은 염소(Cl) 성분을 함유하는 프리커서들이 반응 챔버와실리콘 기판의 표면을 식각하여 기판 표면에 손상을 가하여 평탄하고 균일한 금속 산화막을 얻기 힘들다는 문제점을 갖는다.
또한, 상기한 금속산화물 소오스들은 염소(Cl) 불순물을 금속산화막 내에 잔류시키는 문제와 박막의 표면이 거칠다는 단점을 갖는다.
따라서, 본 발명의 목적은 게이트용 금속 산화막의 두께를 단원자층 두께로 조절하여 유효 산화막 두께인 10-30Å 범위로 감소시킬 수 있는 공정을 개발하는데있다.
본 발명의 다른 목적은 금속산화막의 형성동안 기판의 손상을 방지하고 표면 및 계면이 균질한 박막을 형성하는데 있다.
본 발명의 또 다른 목적은 금속산화막의 형성동안 탄소 불순물의 발생을 방지하는데 있다.
도 1은 본 발명의 실시예들에 따른 게이트 산화막 형성방법이 적용되는 원자층 화학기상증착 반응 챔버의 개략적 단면도.
도 2는 본 발명의 일실시예에 따르는 게이트 산화막 형성방법을 설명하기 위한 공정 흐름도.
도 3은 도 2의 방법을 설명하기 위한 타이밍도.
도 4는 도 2의 소스 가스의 흡착공정 동안에 형성된 막의 구조식을 보여주는 도면.
도 5는 도 2의 수소 플라즈마 적용 공정 동안에 형성된 막의 구조식을 보여주는 도면.
도 6는 본 발명의 다른 실시예에 따르는 게이트 산화막 형성방법을 설명하기 위한 공정 흐름도.
도 7은 도 6의 소스 가스의 흡착공정 동안에 형성된 막의 구조식을 보여주는 도면.
도 8은 본 발명의 또 다른 실시예에 따르는 게이트 산화막 형성방법을 설명하기 위한 공정 흐름도.
상기한 목적들 및 장점들을 달성하기 위하여, 본 발명의 게이트 산화막 형성방법은, 원자층 화학기상증착용 반응로에 반도체 기판을 장입하는 단계; 제 1 시간 동안 금속과 산소를 포함하는 소오스 가스를 상기 반응로에 공급하는 단계; 상기 제 1 시간의 경과후, 제 2 시간 동안 퍼지 가스를 공급하는 단계; 상기 제 2 시간의 경과후, 제 3 시간 동안 H2, O2또는 H2O 플라즈마를 상기 반응로 내에 형성하는 단계; 및 상기 제 3 시간의 경과후, 제 4 시간 동안 상기 퍼지 가스를 공급하는 단계를 1 사이클로 하여 목표한 두께가 얻어질 때까지 상기 사이클을 반복한다.
바람직하게는, 소오스 가스는 알콕사이드, 베타-디케토네이트, 메탈로신, 알킬로 구성되는 그룹으로부터 선택된다. 이 때, 플라즈마는 매 사이클마다 형성하는 것이 바람직하다. 선택적으로, 상기한 플라즈마는 수 사이클에 한 번씩 간헐적으로 발생될 수 있다.
즉, 매 사이클마다 플라즈마를 형성하는 경우, 상기한 제 3 시간은 "0"보다 큰 실수 중에서 선택되고, 수 사이클에 한 번씩 간헐적으로 플라즈마를 형성하는경우, 상기한 제 3 시간은 특정 사이클에서는 "0"으로 다른 사이클에서는 "0"보다 큰 실수 중에서 선택된다.
바람직하게는, 금속 산화막은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al),
티타늄(Ti), 탄탈륨(Ta), 니오비움(Nb), 바륨(Ba), 스트론튬(Sr), 납(Pb),
란타늄(La), 마그네슘(Mg), 니켈(Ni), 아연(Zn), 이트륨(Y), 구리(Cu)로 구성되는
그룹으로부터 선택된 적어도 하나의 금속 또는 금속화합물과 산소의 화합물이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 게이트 산화막 형성방법이 적용되는 원자층 화학기상증착 반응로(Reaction chamber)의 개략적 단면도이다.
도 1을 참조하면, 반응로(10) 내에는 게이트용 금속 산화막을 상부 표면에 형성하기 위한 반도체 기판, 예를 들어 실리콘 기판이 안치되는 베이스 플레이트
(12)가 배치된다. 베이스 플레이트(12)는 접지 단자에 연결된다. 베이스 플레이트 (12)와 대향하는 반응로의 내부에 전극(14)이 배치된다. 전극(14)은 고주파
(RF:Radio frequency)를 인가받을 수 있도록 고주파 단자에 연결된다. 반응로의 상부에는 반응로 내부의 가스들을 배출하기 위한 배출구(16)가 위치하며, 이 배출구(16)는 진공 펌프에 연결된다. 반응로의 상부에는 소오스 가스와 퍼지 가스를 공급하기 위한 흡입구(18)가 배치된다.
도 2는 본 발명의 일 실시예에 따른 게이트용 금속 산화막을 형성하는 방법을 설명하기 위한 공정흐름도이다.
도 1과 도 2를 참조하면, 반도체 기판, 예를 들어, 실리콘 웨이퍼(20)를 반응 챔버 내로 로딩하기에 앞서 반응로(10)는 소정의 진공압을 가지도록 정화
(Purge)된다. 그 후, 실리콘 웨이퍼(20)는 반응로 내로 장입되어 베이스 플레이트
(12) 위에 안치된다.
기판용 실리콘 웨이퍼(20)의 로딩이 완료되면, 소오스 가스를 공급하기에 앞서, 하나의 사이클(Cycle)이 수행되는 횟수를 의미하는 N 값을 "0"으로 초기화시킴과 동시에 원하는 사이클 수(C)를 입력한다(ST22).
그런 다음, 소스 가스 흡착 공정이 진행된다(ST24). 소스 가스 흡착 공정은 반응로(10)의 소오스 가스 흡입구(18)를 열어서 소오스 가스를 반응로(10) 내로 공급한다. 도 3에 도시된 것처럼, 소오스 가스는 1 사이클의 제 1 시간 동안 공급된다. 즉, 제 1 사이클에서 제 1 시간 동안 "온(On)"되고 나머지 시간 동안 "오프(Off)"된다. 여기서 소오스 가스로는 알콕사이드(Alkoxide) 계통, 베타-디케토네이트(β-diketonate) 계통, 메탈로신(Metalloscene) 또는 알킬(Alkyl) 계통의 가스들을 사용하는데, 이러한 가스들의 종류를 하기의 표 1에 표시하였다.
공급된 소오스 가스들은 반응하여 도 4와 같은 상태로 실리콘 기판의 실리콘 원자들에 결합된다. 즉, 지르코늄은 4가의 양이온이기 때문에, 네 개의 산소 이온이 공유결합되어 있고, 지르코늄 이나 하프늄은 -1가의 RO(여기서, R은 탄화수소기)기와 공유결합된다. 첨부한 도 4의 경우처럼 R이 메틸기(-CH3)이면 지르코늄이 RO에 결합된 것은 지르코늄 메톡사이드로 명명되고, 하프늄의 경우 하프늄 메톡사이드로 명명된다
표 1.
[a] Abbreviations for β-diketonate ligands, acac: 2,4-pentanedionate,
thd:2,2,6-tetramethyl-3,5-heptanedionate,
hfac:1,1,1,5,5,5-hexafluoropentane-2,4-dionate,
fod: 1,1,1,2,2,3,3,-heptafluoro-7,7-dimethyloctane-4.6-dionate.
다시 도 1 내지 도 3을 참조하면, 반응로의 배출구를 열고 진공 펌프를 구동하여 반응로 내부를 제 1 사이클 내의 제 1 시간이 종료되는 시점부터 제 2 시간 동안 예를 들어, 아르곤(Ar)과 같은 퍼지 가스를 공급하여 퍼지(이하, "제 1 퍼지"로 언급함)한다(ST26). 즉, 제 1 사이클에서 제 2 시간 동안 제 1 퍼지 공정을 "온"시키고 나머지 시간 동안 "오프"시킨다.
다음으로, 상기 반응로(10) 내에 수소 플라즈마(H2plasma)를 발생시킨다
(ST28). 수소 플라즈마는 제 1 퍼지 공정이 종료되는 시점부터 제 3 시간 동안 발생된다. 즉, 제 1 사이클에서 제 3 시간동안 수소 플라즈마 발생 공정을 "온"시키고, 나머지 시간 동안 "오프"시킨다.
도 4를 참조하면, 수소 플라즈마는 탄소기와 산소기 사이의 공유결합을 먼저 끊고, 그런 다음 실리콘 웨이퍼의 실리콘 원자에 결합된 탄소기와 메틸기 사이의 결합을 끊는다. 그 결과, 도 7에 도시된 것처럼, 지르코늄의 하나 내지 세 개의 사슬에 결합된 산소기는 실리콘 웨이퍼의 실리콘 원자와 결합되고, 나머지 한 개 내지 세 개의 사슬은 수소기와 결합된다. 즉, 실리콘 기판의 표면에는 이산화지르코늄 막이 형성되고, 이 이산화지르코늄 막은 실리콘 기판 표면을 세정한 상태와 같은 상태인 수소가 터미네이트된 표면을 갖게 된다. 그러므로, 수소 플라즈마가 적용된 후의 기판 표면은 앞서 설명한 금속 산화막을 형성하기 직전의 상황과 동일한 조건이 된다.
다음으로, 수소 플라즈마의 적용이 오프되는 시점부터 제 4 시간 동안 2차 퍼지 공정이 수행된다(ST30). 2차 퍼지 공정은 예를 들어 아르곤 가스를 공급하여 수행되고, 수소 플라즈마의 적용으로 발생된 불순물 가스들이 진공펌프의 동작에 의하여 배출구를 통하여 배출되도록 한다.
상기한 2차 퍼지 공정이 완료로 한 번의 사이클이 완료된다. 목표한 막 두께와 설정된 사이클 수에 따라 앞서 설명된 소스 가스 흡착, 제 1 퍼지, 수소 플라즈마 발생, 및 제 2 퍼지 공정이 반복적으로 수행된다.
상기한 방법에 따르면, 염소성분을 함유하는 염화지르코늄 이나 염화하프늄과 같은 프리커서들이 사용되지 않으므로 원하는 게이트용 금속 산화막의 형성동안 기판과 반응로의 손상이 방지되고, 균일한 표면을 갖는 금속산화막을 얻을 수 있다.
한편, 상기한 실시예에서는 수소 플라즈마가 매 사이클 마다 형성되는 경우를 예를 들어 설명하였지만, 매 사이클 마다 수소 플라즈마를 적용하면 반응속도가 느리므로, 수 사이클, 예를 들어 4 내지 5 사이클 마다 한 번씩, 즉 특정된 사이클 수 마다 주기적으로 수소 플라즈마를 형성하여 반응속도를 높일 수도 있다.
또한, 선택적으로, 일정 시간동안은 2 사이클 마다 수소 플라즈마를 형성하고, 그 후에는 4 내지 5 사이클 마다 수소 플라즈마를 형성할 수도 있다. 즉, 플라즈마를 형성하는 사이클을 특정하지 않고서 주기적으로 형성할 수 있다. 이처럼, 수소 플라즈마의 발생주기는 목표하는 막질과 공정시간에 따라 가변될 수 있다.
한편, 도 6은 본 발명의 다른 실시예에 따르는 게이트용 금속 산화막의 형성방법을 설명하기 위한 공정 흐름도이다.
도 6의 실시예는 소스 가스 흡착(ST64), 제 1 퍼지(ST66), 제 2 퍼지 공정
(ST70)은 앞서 설명한 실시예와 동일하고, 수소 플라즈마 대신 H2O 플라즈마(ST68)를 사용하는 점이 다르다.
도 8의 실시예는 소스 가스 흡착(ST84), 제 1 퍼지(ST86), 제 2 퍼지 공정
(ST90)은 앞서 설명한 실시예와 동일하고, 수소 플라즈마와 H2O 플라즈마 대신 산소(O2)플라즈마(ST88)를 사용하는 점이 다르다.
한편, 앞서 설명된 실시예들에서는 지르코늄과 하프늄 산화물의 경우에 대해서만 언급하고 설명하였지만, 표 1에서 도시한 것처럼, 상기한 지르코늄과 하프늄 외에도 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 니오비움(Nb), 바륨(Ba), 스트론튬
(Sr), 납(Pb), 란타늄(La), 마그네슘(Mg), 니켈(Ni), 아연(Zn), 이트륨(Y), 구리
(Cu)로 구성되는 그룹으로부터 선택된 적어도 하나의 금속 또는 금속화합물과 산소의 화합물인 금속산화막을 형성하는데에도 적용가능하다.
하기의 표 2에 본 발명의 방법에 의하여 형성되는 금속산화막의 유전상수와 밴드 갭을 도시하였다.
이상에서 설명한 바와 같이, 상술한 본 발명에 따르면, 테라급 반도체 소자의 게이트 산화막용 금속산화막을 알콕사이드, 베타-디케토네이트, 메탈로신, 알킬 등의 소스와 수소 플라즈마 또는 H2O 플라즈마를 이용하여 형성하므로써, 테라급 소자에 적용할 10-30Å 두께의 게이트 산화막용 금속 산화막 형성이 가능하게 된다.
표 2.
또한, 할라이드 계통의 염소 성분을 포함하는 프리커서들을 소오스 가스로서 사용하지 않으므로 반응로와, 기판 및 형성되는 막의 침식이 방지되어 균일하고 평탄한 막의 형성이 가능하다.
한편, 여기에서는, 본 발명의 특정 실시예에 대하여 도시하고 설명하였지만, 통상의 지식을 가진 자에 의하여 변형과 변경이 가능할 것이다. 따라서, 이하 특허청구범위는 본 발명의 사상과 범위를 벗어나지 않는 한 그러한 모든 변형과 변경을 포함하는 것으로 간주된다.

Claims (7)

  1. 원자층 화학기상증착용 반응로에 반도체 기판을 장입하는 단계;
    제 1 시간 동안 금속과 산소를 포함하는 소오스 가스를 상기 반응로에 공급하는 단계;
    상기 제 1 시간의 경과후, 제 2 시간 동안 퍼지 가스를 공급하는 단계;
    상기 제 2 시간의 경과후, 제 3 시간 동안 H2, O2및 H2O 플라즈마를 포함하는 그룹으로부터 선택된 하나의 플라즈마를 상기 반응로 내에 형성하는 단계; 및
    상기 제 3 시간의 경과후, 제 4 시간 동안 상기 퍼지 가스를 공급하는 단계를 1 사이클로 하여 목표한 두께가 얻어질 때까지 상기 사이클을 반복하는 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  2. 제 1 항에 있어서, 상기 소오스 가스는 알콕사이드, 베타-디케토네이트, 메탈로신, 알킬로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  3. 제 1 항에 있어서, 상기 플라즈마 형성단계는 매 사이클 마다 수행되는 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  4. 제 1 항에 있어서, 상기 플라즈마 형성단계는 특정된 수 사이클 마다 주기적으로 수행되는 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  5. 제 1 항에 있어서, 상기 플라즈마 형성단계는 특정되지 않은 수 사이클 단위로 수행되는 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서, 상기 퍼지 가스는 아르곤인 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
  7. 제 1 항에 있어서, 상기 금속 산화막은 지르코늄(Zr), 하프늄(Hf), 알루미늄
    (Al), 티타늄(Ti), 탄탈륨(Ta), 니오비움(Nb), 바륨(Ba), 스트론튬(Sr), 납(Pb), 란타늄(La), 마그네슘(Mg), 니켈(Ni), 아연(Zn), 이트륨(Y), 구리(Cu)로 구성되는
    그룹으로부터 선택된 적어도 하나의 금속 또는 금속화합물과 산소의 화합물인 것을 특징으로 하는 원자층 화학기상증착을 이용한 게이트 산화막의 형성방법.
KR1020010015577A 2001-01-31 2001-03-26 원자층 화학기상증착을 이용한 게이트 산화막 형성방법 KR20020064126A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010004595 2001-01-31
KR20010004595 2001-01-31

Publications (1)

Publication Number Publication Date
KR20020064126A true KR20020064126A (ko) 2002-08-07

Family

ID=27692884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015577A KR20020064126A (ko) 2001-01-31 2001-03-26 원자층 화학기상증착을 이용한 게이트 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR20020064126A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432411B1 (ko) * 2001-06-28 2004-05-22 샤프 가부시키가이샤 원자층 증착을 이용하여 고유전상수 물질을 기판 상에증착하는 방법
KR100463633B1 (ko) * 2002-11-12 2004-12-29 주식회사 아이피에스 하프늄 화합물을 이용한 박막증착방법
US7153786B2 (en) 2004-01-13 2006-12-26 Samsung Electronics, Co., Ltd. Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same
US7166541B2 (en) 2004-07-19 2007-01-23 Samsung Electronics, Co., Ltd. Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
KR100781543B1 (ko) * 2006-07-26 2007-12-03 삼성전자주식회사 원자층 증착법을 이용한 금속 산화막 형성 방법
KR100845945B1 (ko) * 2006-11-23 2008-07-11 동의대학교 산학협력단 박막형성방법
KR20110123633A (ko) * 2010-05-07 2011-11-15 성균관대학교산학협력단 순환적 증착을 이용한 구리합금 형성방법
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015134A (ko) * 1998-08-27 2000-03-15 윤종용 질화티탄 전극층을 갖는 게이트 전극 및 그제조방법
KR20000049298A (ko) * 1999-04-06 2000-08-05 이경수 박막 형성 방법
KR20010111448A (ko) * 2000-06-08 2001-12-19 이경수 박막 형성 방법
KR20020002579A (ko) * 2000-06-30 2002-01-10 박종섭 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20020042228A (ko) * 2000-11-30 2002-06-05 오길록 스트론튬 탄탈륨 산화물 박막 형성 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015134A (ko) * 1998-08-27 2000-03-15 윤종용 질화티탄 전극층을 갖는 게이트 전극 및 그제조방법
KR20000049298A (ko) * 1999-04-06 2000-08-05 이경수 박막 형성 방법
KR20010111448A (ko) * 2000-06-08 2001-12-19 이경수 박막 형성 방법
KR20020002579A (ko) * 2000-06-30 2002-01-10 박종섭 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20020042228A (ko) * 2000-11-30 2002-06-05 오길록 스트론튬 탄탈륨 산화물 박막 형성 장치 및 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432411B1 (ko) * 2001-06-28 2004-05-22 샤프 가부시키가이샤 원자층 증착을 이용하여 고유전상수 물질을 기판 상에증착하는 방법
KR100463633B1 (ko) * 2002-11-12 2004-12-29 주식회사 아이피에스 하프늄 화합물을 이용한 박막증착방법
US7153786B2 (en) 2004-01-13 2006-12-26 Samsung Electronics, Co., Ltd. Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same
US7166541B2 (en) 2004-07-19 2007-01-23 Samsung Electronics, Co., Ltd. Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
KR100781543B1 (ko) * 2006-07-26 2007-12-03 삼성전자주식회사 원자층 증착법을 이용한 금속 산화막 형성 방법
US7807584B2 (en) 2006-07-26 2010-10-05 Samsung Electronics Co., Ltd. Method of forming metallic oxide films using atomic layer deposition
KR100845945B1 (ko) * 2006-11-23 2008-07-11 동의대학교 산학협력단 박막형성방법
KR20110123633A (ko) * 2010-05-07 2011-11-15 성균관대학교산학협력단 순환적 증착을 이용한 구리합금 형성방법
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체

Similar Documents

Publication Publication Date Title
US10975469B2 (en) Plasma resistant coating of porous body by atomic layer deposition
US6126753A (en) Single-substrate-processing CVD apparatus and method
TWI276700B (en) Atomic layer deposition of nanolaminate film
US6720259B2 (en) Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
US6846743B2 (en) Method for vapor deposition of a metal compound film
CN101050522B (zh) 形成四方氧化锆层的方法及制造具有该层的电容器的方法
US20020001974A1 (en) Method for manufacturing zirconium oxide film for use in semiconductor device
US20100012153A1 (en) Method of cleaning film forming apparatus and film forming apparatus
KR20080011236A (ko) 유전체 물질의 플라즈마 처리
CN110735128B (zh) 通过原子层沉积来沉积的抗侵蚀金属氟化物涂层
US20060128127A1 (en) Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
US11421319B2 (en) Plasma etch-resistant film and a method for its fabrication
KR20090092728A (ko) 원자층 증착 기술을 이용한 도핑 방법
US20230286867A1 (en) Erosion resistant metal oxide coatings deposited by atomic layer deposition
CN110998792A (zh) 用于高温加热器的原子层沉积涂层
KR20020064126A (ko) 원자층 화학기상증착을 이용한 게이트 산화막 형성방법
US20240003003A1 (en) Corrosion resistant film on a chamber component and methods of depositing thereof
US20040216670A1 (en) Process for the ALD coating of substrates and apparatus suitable for carrying out the process
JP3224084U (ja) 原子層堆積法で堆積させた耐浸食性金属フッ化物コーティング
US20040175905A1 (en) Method of forming thin film using atomic layer deposition
KR100306397B1 (ko) 산화알미늄과 산화탄탈륨의 연속적 증착방법
KR20090037473A (ko) 개선된 원자층 침착 방법
US20050139234A1 (en) Method of cleaning substrate processing apparatus and computer-readable recording medium
WO2021262907A1 (en) Mixed substantially homogenous coatings deposited by ald
US6461910B1 (en) Method of forming a capacitor in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application