KR20010111448A - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR20010111448A
KR20010111448A KR1020010003830A KR20010003830A KR20010111448A KR 20010111448 A KR20010111448 A KR 20010111448A KR 1020010003830 A KR1020010003830 A KR 1020010003830A KR 20010003830 A KR20010003830 A KR 20010003830A KR 20010111448 A KR20010111448 A KR 20010111448A
Authority
KR
South Korea
Prior art keywords
reactor
supplying
plasma
film
oxygen gas
Prior art date
Application number
KR1020010003830A
Other languages
English (en)
Other versions
KR100721503B1 (ko
Inventor
고원용
이춘수
Original Assignee
이경수
지니텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이경수, 지니텍 주식회사 filed Critical 이경수
Priority to KR1020010003830A priority Critical patent/KR100721503B1/ko
Priority to US10/297,867 priority patent/US7141278B2/en
Priority to PCT/KR2001/000974 priority patent/WO2001099166A1/en
Priority to EP10186167A priority patent/EP2293322A1/en
Priority to JP2002503921A priority patent/JP3687651B2/ja
Priority to EP01937028A priority patent/EP1292970B1/en
Publication of KR20010111448A publication Critical patent/KR20010111448A/ko
Priority to JP2005096528A priority patent/JP2005277426A/ja
Priority to JP2005096527A priority patent/JP4684706B2/ja
Priority to US11/552,898 priority patent/US7485349B2/en
Application granted granted Critical
Publication of KR100721503B1 publication Critical patent/KR100721503B1/ko
Priority to JP2010195007A priority patent/JP2010278473A/ja
Priority to JP2010195005A priority patent/JP2010275641A/ja
Priority to JP2010195006A priority patent/JP2010280991A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자 등의 제조에 필요한 박막들을 증착하는 방법에 관한 것이다. 공정 기체를 시간적으로 나누어 순차적으로 공급하는 화학 증착 방법에 원료 공급주기에 동기화된 플라즈마를 발생시키는 발명을 응용하여 반도체 소자에 쓰이는 막 중에서 보통의 화학증착 방법으로는 증착하기 어려운 물질의 막을 증착하거나 물질의 조성을 차례로 변화시킨 박막을 형성할 수 있다.

Description

박막 형성 방법{METHOD FOR FORMING A THIN FILM}
본 발명은 일반적으로 절연체막과 도체막을 형성하는 방법에 관한 것이다. 구체적으로는, 특히 금속 막, 금속 산화물 막, 금속 질화물 막 등을 형성하는 방법에 관한 것이다. 이러한 방법으로 만드는 막은, 특히 박막은 반도체나 평판 표시 소자에 쓰이는 일반 절연, 고유전성 유전체, 배선, 전극, 금속 확산 방지막 등을만드는 데 사용된다.
스퍼터링법(sputtering) 같은 물리증착 방법(physical vapor deposition: PVD)은 단차 피복성(step coverage)이 좋지 못하고, 또 구멍이나 도랑을 모두 채우기 전에 구멍이나 도랑의 입구가 막히는 핀치 오프(pinch-off)와 같은 현상이 쉽게 일어나기 때문에 표면이 고르지 못하여, 비교적 일정한 두께의 막을 형성할 수 있는 화학 증착 방법(CVD)이 흔히 사용된다.
그러나 일반적인 화학 증착 방법으로는 막 형성에 필요한 원료들을 동시에 공급하기 때문에 원하는 조성과 물성을 지닌 막을 형성하기가 어려운 경우가 있다. 또한, 막 형성에 쓰이는 여러 가지 반응 원료들이 기체 상태에서 심하게 반응하는 경우에는 기체 상태에서 입자가 발생하여 오염의 원인이 될 수 있다. 금속유기화합물(metalorganic compound)을 원료로 사용하는 화학 증착 방법에서 원료 사이의 반응성이 낮으면 막 형성 속도가 너무 느리며, 이 문제를 해결하기 위하여 기판의 온도를 높이면 형성된 막에 탄소 불순물이 많이 포함되어 문제가 된다. 또한 유전율이 높은 절연막인 바륨-티타늄 산화물(BaTiO3), 바륨-스트론튬-티타늄 산화물 [(Ba,Sr)TiO3] 등의 복합 산화물을 화학 증착하는 경우에는 금속 원료들 사이의 상호 작용 때문에 넓은 면적에, 예를 들어 지름이 300mm인 웨이퍼 표면에, 일정한 조성의 막을 형성하기 어렵다.
기체 상태의 원료를 순차적으로 공급하여 원자층(atomic layer)을 한층한층 형성하여 막의 두께와 조성을 정밀하게 조정할 수 있는 원자층 증착 방법(ALD)이1977년에 선톨라 등(Suntola, et al.) [참고문헌 : 미국 특허 제4,058,430호 (1977년 11월 15일); 미국특허 제4,389,973호 (1983년 6월 28일)]에 의해 제시되었는데, 원자층 증착 방법(ALD)을 사용하면 반응 원료들이 기판의 표면에서만 반응하기 때문에 하나의 원료 공급 주기에서 막이 자라는 두께가 시간에 관계없이 거의 일정하게 증착된다. 따라서, 원료 공급 주기의 횟수를 조절함으로써 막의 두께를 쉽고 정밀하게 조정할 수 있다. 원자층 증착 방법(ALD) 또는 원자층 화학 증착 방법(ALCVD)에 관해서는 낮은 반응 온도, 넓은 응용 범위, 기본적으로 매우 얇은 막의 형성, 월등한 단차 피복성, 복잡한 막을 만들 수 있는 기본 과정으로 사용될 수 있는 가능성 등등이 1999년 9월호 세미컨덕터 인터내셔널(semiconductor international) 잡지에 소개되어 있다.
한편으로는, 복합 금속 산화물(compound metallic oxide) 막을 형성할 때, 여기에 필요한 금속이 모두 포함된 원료를 동시에 반응기에 공급한 후 불활성 기체로 반응기를 씻어내고 산화 원료로 이 금속들을 모두 산화시켜 복합 금속 산화물 층을 형성하고 불활성 기체로 반응기를 씻어내는 주기를 반복하여 복합 금속 산화물 막을 형성하는 방법이 1999년에 디미오(Dimeo) [미국 특허 제5,972,430호 (1999년 10월 26일)]에 의해서 제시되었다. 이 방법은 필요한 금속의 원료를 동시에 공급하기 때문에 이 금속들의 원료가 상호작용하여 원료의 증기압이 낮아지는 문제 등이 발생할 수 있다. 특히, 증기압이 낮은 Ba(thd)2나 TaCl5와 같은 고체 화합물 원료는 온도가 낮아지면 쉽게 기체 상태에서 고체 상태로 변한다. 그런데, 이러한현상은 기체화된 이러한 원료가 ALD 반응기에 운반이 되는 과정에서 일어나기가 쉽다. 더구나, 기체 상태에서 고체 상태로 전환되는 과정에서 작은 입자(particle) 형태로 형성되기가 쉬운데, 일단 입자 형태로 바뀌면 회수하기도 어렵거니와 처리하기가 매우 어렵다. 특히, 예를 들어서, 바륨과 스트론튬의 화학 증착 원료인 Ba(thd)2와 Sr(thd)2는 Ti(O-i-Pr)4같은 알킬산 계열의 원료와 반응하여 증기압이 낮은 화합물을 형성하는데, 형성된 증기압이 낮은 화합물은 위에서 설명한 바와 같이 취급하기가 어렵다. 여기서, "thd"는 테트라메틸헵테인다이오네이트(tetramethylheptanedionate: (CH)3CC(O)CHC(O)C(CH3)3 -)를 의미한다. 상기한 문제를 피하기 위해서는 금속 원료를 마음대로 선택할 수 있어야만 하는데 실제로는 이러한 선택을 하는 것이 쉽지 않다. 즉, 막 형성에 필요한 금속 원료의 반응 온도의 상한 하한 공동 영역을 찾아야만 적절한 반응이 일어나는데 이 공동 영역을 찾기가 쉽지 않다. 실제로, 바람직한 특성은 증기압이 높아야 되고, 복합 원료인 경우에는 상호 반응이 없어야 하며 각 원료의 반응 온도의 상한(max)과 하한(min)에 공동 영역이 존재해야 한다.
막을 이루는 모든 원소를 따로따로 공급하는 원자층 증착 방법을 쓰면 원료들의 상호 반응을 막을 수 있기 때문에 넓은 면적에서도 세 원소 이상으로 이루어진 균일한(uniform) 조성의 막을 형성하기가 용이하다. 금속 유기화합물 원료는 일반적으로 높은 온도에서 스스로 분해하여 고체를 형성하기 때문에 원자층을 한층한층 형성하는 원자층 증착 방법에서 기판의 온도를 이보다 낮게 유지하여야 한다.또한 너무 낮은 온도에서는 공급한 원료들 사이에서 반응이 일어나지 않기 때문에 막을 형성할 수 있는 최소 온도보다 높게 기판의 온도를 유지하여야 한다. 원자층 증착 방법을 적용할 수 있는 기판의 이러한 최소-최대 온도 범위는 반응 원료에 따라 다르다. 여러 원소가 포함된 막을 원자층 증착 방법으로 형성하려면 막을 이루는 모든 원소의 원료에 대하여 최소-최대 온도 범위가 일치하는 구간이 있어야 한다. 어떤 막을 이루는 원소의 종류가 많고 필요한 원료의 수가 많아 최소-최대 온도 범위가 일치하는 구간이 없으면 이러한 원료를 써서 원자층 증착 방법으로도 이 막을 형성할 수 없다.
한편, 원료들 사이의 반응성이 낮은 경우에도 원하는 막을 형성하기 위해, 셔만 등(Sherman, et al.) [미국 특허 제5,916,365호 (1999년 6월 29일)]은 반응 기체를 공급한 후 반응기에 남은 반응 기체를 진공 펌프로 배기하고 RF 전원 등의 라디칼(radical) 발생기를 통과시켜 활성화한 둘째 반응 기체를 공급하고 반응기에 남은 반응 기체를 진공 펌프로 배기하는 주기를 반복하여 막을 형성하는 방법을 제시하였다.
이와는 달리, 반응 기체를 공급하고 퍼지(purge) 기체로 반응기에 남은 반응 기체를 씻어내고 다른 반응 기체를 공급하고 퍼지(purge) 기체로 반응기를 씻어내는 공급 주기에 동기하여 플라즈마를 발생시켜 막을 형성하는 방법도 제시되었다 [참고문헌 : 한국특허출원 99-11877호 및 이를 기초로 한 PCT출원 PCT/KR00/00310 METHOD OF FORMING A THIN FILM]. 진공 펌프는 압력이 낮아짐에 따라서 배기 속도가 떨어지기 때문에 반응기에 잔류하는 반응 기체를 진공 펌프로 완전히 배기하는데는 상당한 시간이 걸리는 데 비해 퍼지 기체로 반응기에 남은 반응기체를 씻어내는 것은 훨씬 더 빠르다. 따라서, 이 방법은 셔만 등(Sherman, et al.) [미국 특허 제5,916,365호]의 방법에 비해 기체 공급 주기를 단축할 수 있기 때문에 단위 시간 당 막 성장 속도를 높일 수 있다. 더구나, 반응 속도를 빠르게 하기 위해서, 반응기 안에서 플라즈마를 직접 발생시키는 경우, 셔만 등(Sherman, et al.)의 방법은 반응기 안의 기체 압력이 심하게 변하기 때문에 플라즈마가 불안정하게 되는 문제가 있지만 퍼지(purge) 기체를 사용하는 경우는 반응기 안의 압력이 비교적 일정하기 때문에 플라즈마가 안정하게 된다. 또한 바륨산티탄 막 형성에 쓰이는 바륨 원료와 같은 고체 원료를 일정한 속도로 공급하기 위해 용매를 써서 고체를 녹인 용액을 일정하게 공급하는 액체 원료 공급 장치와 액체를 기체로 전환해주는 기화기를 쓰는 경우, 셔만의 방법에서는 반응 원료 공급 후 반응기에서 반응이 일어나게한 다음 반응기에 남은 기체 원료를 퍼지(purge)하기 위해서 반응기를 진공 펌프로 배기할 때 기화기에 액체를 공급하는 부분에서 휘발성이 높은 용매가 더 빨리 휘발하면 끈적끈적한 고체 원료가 남게 되어 액체 원료 공급부가 막히게 되는 문제가 있다. 한국 특허 출원 99-11877호에서 제시한 방법은 반응기와 이에 연결된 기화기의 압력이 일정하게 유지되기 때문에 이러한 문제가 없다.
따라서, 본 발명의 기술적 과제는, 한국 특허 출원 99-11877에서 제시한, 원료 공급 주기와 동기화시킨 플라즈마를 이용하는 시분할 원료 공급 화학 증착 방법으로 반도체 또는 평판 표시 소자의 기판(semiconductor or flat-panel displaysubstrate) 상에 막을 형성하는 방법들을 제공하는 데 있다.
도 1은, 본 발명의 실시예 1에 따른, 금속 산화물의 막을 형성하는 원자층 증착 방법을 도시한 순서도(Flow Chart).
도 2는, 실시예 1에 대응하는, 금속산화물의 막을 형성하는 선행기술을 도시한 순서도.
도 3은, 본 발명의 실시예 2에 따른, 산화탄탈륨(Ta2O5) 막을 형성하는 원자층 증착 방법을 도시한 순서도.
도 4는, 실시예 2에 대응하는, 산화탄탈륨막을 형성하는 선행기술을 도시한 순서도.
플라즈마를 이용한 원자층 증착 방법에서는 주어진 원료에 대해 막 형성에 필요한 최소 온도가 낮기 때문에 원자층 화학 증착이 가능한 최소-최대 온도의 범위가 넓다. 따라서 여러 가지 원소로 이루어진 막을 원자층 증착 방법으로 형성할 때 각 원료에 대해 원자층 화학 증착이 가능한 최소-최대 온도의 범위가 일치하는 구간을 쉽게 찾을 수 있다. 즉, 플라즈마를 이용한 원자층 증착 방법에서는 최소-최대 온도의 범위의 제한이 적으므로 플라즈마를 사용하지 않는 원자층 증착 방법에 비해 금속의 원료를 비교적 자유롭게 그리고 쉽게 선택할 수 있다.
플라즈마를 발생시키는 방법으로는 RF 전원을 이용한다. 플라즈마를 발생시키는 동안 기판 표면에 단위면적 당 0.01 내지 2.0 W/cm2정도의 RF 전력을 가한다. 여기에서, 플라즈마를 발생시키기 위한 전력은 펄스 형식(short bursts)으로 가해지는데, 상기한 RF 전력은 짧은 시간이기는 하지만 전력 펄스가 가해졌을 때의 최대 전력을 의미한다. 특히, 이 전력 펄스는 펄스 형식(short bursts)으로 가해지는 기체 원료 공급 주기와 동기하여 가해져서 플라즈마를 발생시킴으로써 막을 형성하게 되는데 이 때에 막이 매우 얇게 형성이 되기 때문에 RF 전력 펄스의 양에 따라서 형성된 막의 성질을 바꾸는 효과를 얻을 수 있다. 여기에서 플라즈마 처리는 펄스 형식(short bursts) 대신에 연속적으로 할 수도 있다. 일반적으로, 플라즈마 처리를 통해 형성된 막의 물리적, 화학적 성질을 바꿀 수 있다는 것은 잘 알려져 있다. 그러나, 원자층 증착 방법(ALD) 또는 원자층 화학 증착 방법(ALCVD)으로 알려진 방법으로 막을 형성하는 과정에서 형성된 막을 플라즈마로 처리하면 막의 성질을 개선할 수 있다. 원자층 증착법에서는 막을 형성하는 기체 공급 주기 중에서 형성된 막을 각 과정(step)마다 플라즈마로 처리할 수도 있고 기체 공급 주기를 수 회 반복한 후에 형성된 막을 플라즈마로 처리하여 막의 특성이 개선된 막을 얻을 수 있다. 예를 들어서, TiN으로 형성된 막의 경우,
[(Ti원료→N원료) →(N 또는 H 플라즈마)→]
[{(Ti원료→N원료) →}n회 반복(N 또는 H 플라즈마)→]
를 반복하여 특성이 개선된 TiN 막을 형성할 수 있다. 여기에서 설명을 간단하게 하기 위해서 원료 공급 전후에 퍼지(purge) 기체를 사용하여 반응기를 씻어내는 과정은 생략하였다. 물론 막을 형성하기 위한 원료 공급 주기 도중에도 플라즈마를 사용할 수도 있다.
또한 플라즈마를 발생시키지 않은 상태에서는 서로 반응하지 않는 원료를 사용하면 원료 공급 전후에 퍼지 기체를 사용하는 단계를 생략할 수 있어 원료 공급 주기의 시간을 줄여서 단위 시간당 막 성장 속도를 높일 수 있다. 예를 들어 산소 기체(O2)는 낮은 온도에서 금속화합물과의 반응이 일반적으로 매우 느리다. 그러나 산소 플라즈마는 쉽게 금속화합물과 반응하여 금속산화물을 형성한다. 따라서 퍼지 기체 없이
[ (금속 원료) →산소 기체 →(산소 플라즈마) →]
를 반복하여 퍼지 기체를 사용한 경우보다 빠른 속도로 금속 산화물 막을 원자층 증착 방법으로 형성할 수 있다. 다른 예로서 금속원료와 반응하지 않는 질소 기체(N2)와 수소 기체(H2)를 써서
[ (금속 원료) →(질소 기체 + 수소 기체) →(질소 수소 플라즈마) →]
를 반복하여 퍼지 기체를 사용한 경우보다 빠른 속도로 금속 질화물 막을 원자층 증착 방법으로 형성할 수 있다. 이 과정은 질소 기체(N2)와 수소 기체(H2) 대신에 암모니아(NH3) 플라즈마를 반응기 안에서 형성하는 방법으로도 가능하지만 상기한 질소 기체와 수소 기체를 사용하는 방법은 퍼지 기체를 사용하지 않고도 원료 공급 주기를 구현할 수 있다는 장점이 있다.
이하, 본 발명의 바람직한 실시예들에 대해 설명한다.
[실시예 1]
산소 기체(O2)는 유기 금속(organic matal) 원료와 반응이 느리기 때문에 일반적으로 400℃ 이하의 온도에서 유기 금속 원료와 산소 기체(O2)를 원료로 써서 금속 산화물(metal oxide)의 막을 형성하기가 어렵거나 막 형성 속도 자체가 매우 느린 문제가 있다. 그러나 산소 플라즈마를 이용하면 쉽게 금속 산화물의 막을 원자층 증착 방법으로 형성할 수 있다. 도 1은 본 발명의 실시예 1에 따른 원자층 증착 방법을 도시한 순서도이다. 도 1에 도시된 바와 같이, TMA로 알려진 트리메틸알루미늄(trimethylaluminum)를 알루미늄의 원료로 사용하여 기판 온도 200℃, 반응기 압력 3 Torr에서 TMA(0.2초) →Ar(0.4초) →O2(0.4초) →(O2+플라즈마)(1초)의 순서로 원료 공급 주기(전체 주기는 2초, 도 1에서 단계 103 내지 106)를 반복하여 산화알루미늄(Al2O3) 막을 형성하였다. 전체 공급 주기 2초 중에서 1초 동안 산소플라즈마로 처리하기 위하여 RF 전력 소스(source)의 출력을 150W로 설정하고 산소 플라즈마반응을 시켰다. 이렇게 해서 형성된 막의 두께는 원료 공급 주기당 1.6 Å이다. 이것을 이미 발표된 자료와 비교해 보면 다음과 같다. 종래의 원자층 증착방법을 도시한 도 2에 도시된 바와 같이, 리탈라 등(Ritala, et al., "Perfectly Conformal TiN and Al2O3Films Deposited by Atomic Layer Deposition," Chemical Vapor Deposition, vol. 5, No. 1, page 7, 1999]은 플라즈마 처리없이 TMA(1.5초) →N2(0.5초) →H2O(3.0초) →N2(0.5초)의 원료 공급 주기 (전체 주기는 5.5초, 도 2에서 단계 202 내지 205)에 의해서 산화 알루미늄(Al2O3)막을 형성하였는데, 그 막의 두께는 원료 공급 주기 당 1.1Å를 얻었다고 보고하였다. 따라서, 위에 설명한 본 발명의 실시예 1에 의해서 얻은 결과와 비교해 보면, 본 발명에 의한 결과가 46% (1.6Å/1.1Å = 1.46) 더 두껍고, 막 형성 속도는 4배 [=(1.6Å/1.1Å)×(5.5초/2초)]가 된다. 따라서, 반응성이 약한 산소 기체와 플라즈마를 사용하는 원자층 증착 방법(본 발명)이 반응성이 큰 기체를 사용하는 원자층 증착 방법(선행 기술) 보다 단위 시간 당 4배 더 빠른 속도로, 또 원료 공급 주기의 시간을 같게 잡았을 경우에도 45%나 더 빠른 속도로 산화 알루미늄(Al2O3) 막을 형성할 수 있다는결론이 내려진다.
[실시예 2]
도 3은 본 발명에 따라서 산화탄탈륨(Ta2O5) 막을 형성하는 원자층 증착 방법을 도시한 순서도이다. 도 3에 도시된 바와 같이, TAE(dmae)로 알려진 다이메톡시아미도에틸산테트라에틸산탄탈륨(Ta(OC2H5)4(OCH2CH2N(CH3)2), TAE(dmae)]을 탄탈륨의 원료로 사용하여 기판 온도 250℃, 반응기 압력 4 Torr에서 TAE(dmae)(0.3초) →Ar(1.7초) →O2(1초) →(O2+플라즈마)(2초) →Ar(1초) 원료 공급 주기(전체 주기 6초, 도 3에서 단계 303 내지 307)를 반복하여 산화탄탈륨(Ta2O5) 막을 형성하였다. 전체 공급주기 6초 중에서 2초동안 RF 전력 180W를 인가하여 산소 플라즈마를 반응시켰다. 이렇게 해서 형성된 막의 두게는 한 원료 공급 주기 당 0.67 Å이었다. 이 결과를 이미 발표된 자료와 비교해보면 다음과 같다. 종래의 원자층 증착방법을 도시한 도 4에 도시된 바와 같이, 쿠클리 등(K. Kukli, et al. "Atomic Layer Epitaxy Growth of Tantalum Oxide Thin Films from Ta(OC2H5)5and H2O," Journal of Electrochemical Society, Vol. 142, No. 5, page 1670 (1995)]은 플라즈마 처리없이 Ta(OC2H5)5(0.2초) →N2(명시하지 않음) →H2O(2.0초) →N2(명시하지 않음)의 원료 공급 주기(도 4에서 단계 402 내지 405)에 의해서 산화탄탈륨 막을 형성하였는데, 그 막의 두께는 0.4Å을 얻었다고 보고하였다. 이 선행 기술 보고에는, N2기체로 반응기를 퍼지(purge)하는 시간을 명시하지 않아서 원료 공급 주기에 의한막 형성 속도는 비교할 수 없지만, 결과적으로 나온 막의 두께만을 비교해보면, 본 발명에 의한 결과가 68% (0.67/0.4 = 68%) 더 빠른 속도로 산화 탄탈륨(Ta2O5) 막을 형성한다는 결과를 얻었다. 즉, 결과적으로 형성된 막의 두께만을 비교해보면 반응성이 약한 산소 기체와 플라즈마를 사용하는 원자층 증착 방법이 반응성이 큰 기체를 사용하는 원자층 증착 방법보다 68% 더 빠른 속도로 산화 탄탈륨(Ta2O5) 막을 형성할 수 있다는 결론을 내리게 된다.
[실시예 3]
스트론튬-티타늄 산화물(SrTiO3; STO)이나 바륨-스트론튬-티타늄 산화물[(Ba,Sr)TiO3; BST]은 유전율이 높기 때문에, 예를 들어서 이것을 전하 저장용 축전기(capacitor)의 유전 물질로 사용해서 집적도가 높은 기억 소자(memory) 등을 만들 수 있다. 전술한 바와 같이, 바론과 스트론튬의 화학 증착 원료인 Ba(thd)2와 Sr(thd)2는 Ti(O-i-Pr)4와 같은 알킬산 계열의 원료와 반응하여 증기압이 낮은 화합물을 형성하기 때문에 본 발명에 의한 방법으로써 플라즈마를 이용한 원자층 증착 방법으로 막을 형성할 수 있다. 플라즈마를 이용하는 원자층 증착 방법으로 다음의 순서로 반응을 진전시키면 STO 막이 형성된다. 화학 증착 원료인 Sr(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고 아르곤 기체로 반응기를 씻어 낸다. 그 다음에 Ti(O-i-Pr)4[또는 Ti(O-i-Pr)2(thd)2]를 반응기에 공급하고,아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 이 과정을 한 번 또는 한 번 이상 반복하면 원하는 두께의 STO 막이 형성된다. 이것과 비슷한 방법으로 BST 막을 형성하는 과정을 다음 실시예에서 설명한다.
[실시예 4]
플라즈마를 이용하는 원자층 증착 방법으로 다음의 순서로 반응을 진전시키면, BST 막을 형성할 수 있다. 즉, 화학 증착 원료인 Ba(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음에 Ti(O-i-Pr)4[또는 Ti(O-i-Pr)2(thd)2]를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음 Sr(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음 Ti(O-i-Pr)4[또는 Ti(O-i-Pr)2(thd)2]를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 이처럼 Ba-O-Ti-O-Sr-O-Ti-O의 원료 공급 주기를 한 번 또는 한 번 이상 반복하면 원하는 두께의 BST 막이 형성된다. 금속 원료의 공급 순서를바꾸어 Ba →O →Sr →O →Ti →O →Ti →O 또는 Sr →O →Ba →O →Ti →O →Ti →O의 순서로 이루어진 원료 공급 주기를 반복하여 원하는 두께의 BST 막을 형성한다.
Ba:Sr:Ti의 비율을 조정하기 위해서는 앞의 원료 공급 주기를 반복하는 도중에 필요한 원료를 더 넣으면 된다. 예를 들어 Sr에 대한 Ba의 비율을 높이고 싶다면 Ba →O →Ti →O →Sr →O →Ti →O의 원료 공급 주기를 반복하는 중간에 Ba →O →Ti →O 공급 주기를 삽입한 연장된 주기(extended cycle)를 반복하여 원하는 두께의 BST 막을 형성할 수도 있다.
상기한 실시예 3과 실시예 4에서 고체인 Ba(thd)2[또는 Sr(thd)2]를 용매인 테트라히드로퓨란 [또는 아세트산n-부틸]에 녹인 용액을 액체 원료 공급 장치와 기화기를 이용해서 공급하면 한 원료 공급 주기에서 반응기에 공급하는 양을 매번 같게 할 수 있어 공정의 일관성(consistency)을 높일 수 있다.
[실시예 5-(a)]
비스무스-스트론튬-탄탈 산화물(SrBi2Ta2O9; SBT)이나 납-지르코늄-티타늄 산화물 [Pb(Zr,Ti)O3; PZT] 같은 강유전체 막을 이용해서 전원이 끊어져도 기억된 정보가 소멸되지 않는 비휘발성 기억 소자(nonvolatile memory element)를 만들 수 있다. 이 실시예와 실시예 5-(b)에서는 SBT 막을 형성하는 방법을 설명하고 PZT 막을 형성하는 과정은 실시예 6에서 설명하기로 한다.
우선, 플라즈마를 이용하는 원자층 증착 방법으로 비스무스-스트론튬-탄탈산화물 (SrBi2Ta2O9; SBT), 소위 SBT 막을 형성할 수 있다. 즉, Sr(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 다음에는, 트리페닐비스무스[BiPh3]를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 이어서, Ta(OEt)5를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 상기 과정에서 Ta(OEt)5대신에 Ta(OEt)4(dmae)를 사용해도 되고 BiPh3대신 Bi(thd)3를 사용해도 된다. 여기서, "dmae"는 디메틸아미노에톡사이드(dimethylaminoetoxide)를 말한다.
계속해서, Bi(thd)3또는 트리페닐비스무스 (BiPh3)를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음 Ta(OEt)5또는 Ta(OEt)4(dmae)를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 상기 과정에서 Ta(OEt)5대신에 Ta(OEt)4(dmae)를 사용해도 된다. 이처럼 Sr →O →Bi →O →Ta →O →Bi →O →Ta →O의 원료 공급 주기를 한 번 또는 한 번 이상 반복하여 원하는 두께의 SBT 막을 형성한다. Sr:Bi:Ta의 비율을 조절하기 위해서는 앞의 원료 공급 주기를 한 번 또는 한 번 이상 반복하는 동안에 필요한 원료를 더 넣으면 된다.
[실시예 5-(b)]
Sr과 Ta이 1:2의 비율로 들어 있는 에틸산스트론튬탄탈 (Sr[Ta(OEt)6]2) (여기에서 원료로써 에틸산스트론튬탄탈 dmae (Sr[Ta(OEt)5(dmae)]2를 써도 된다)을 쓰면 더 간단한 원료 공급 주기로도 SBT 막을 형성할 수 있다. Sr[Ta(OEt)6]2(여기에서 Sr[Ta(OEt)5(dmae)]2를 써도 된다)를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음 Bi(thd)3(여기에서 BiPh3를 써도 된다)를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 내는 것을 두 번 반복한다. 이렇게 SrTa2→O →Bi →O →Bi →O의 원료 공급 주기를 1회 또는 1회 이상 반복하면 원하는 두께의 SBT 막이 형성된다. Sr:Bi:Ta의 비율을 조절하기 위해서는 앞의 원료 공급 주기를 반복하는 중에 비스무스 원료를 공급하는 단계를 빼거나 추가하는 원료 공급 주기를 1회 또는 1회 이상 반복하면 원하는 두께의 SBT 막이 형성된다.
상기한 실시예 5-(a)와 실시예 5-(b)에서, 고체인 Bi(thd)3, BiPh3,Sr[Ta(OEt)6]2, Sr[Ta(OEt)5(dmae)]2를 용매인 테트라히드로퓨란 [또는 아세트산n-부틸]에 녹인 용액을 액체 원료 공급 장치와 기화기를 이용해서 공급하면 한 원료 공급 주기 중에 반응기에 공급하는 원료의 양을 매번 같게 할 수 있기 때문에 공정의 일관성(consistency)을 높일 수 있다. 이것과 비슷한 방법으로 PZT막을 형성하는 과정을 다음 실시예에서 설명한다.
[실시예 6]
플라즈마를 이용하는 원자층 증착 방법으로 PZT 막을 형성할 수 있다. Pb(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 다음에는 Zr(O-t-Bu)4[또는 Zr(O-t-Bu)2(thd)2]를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 계속해서, Pb(thd)2를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 끝으로, Ti(O-i-Pr)4[또는 Ti(O-i-Pr)2(thd)2]를 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 이와 같이 Pb →O →Zr →O →Pb →O →Ti →O 순서의 원료 공급 주기를 1회 또는 1회 이상 반복하면 원하는 두께의PZT 막이 형성된다. Pb:Zr:Ti의 비율을 조절하기 위해서는 앞에 설명한 원료 공급 주기를 반복하는 중에 어떤 원소의 원료 공급을 더하거나 뺄 수도 있다. 예를 들어 Pb →O →Zr →O →Pb →O →Ti →O 원료 공급 주기에서 Ti →O의 공급 주기를 더하거나 뺄 수도 있으며 Zr →O의 공급 주기를 삽입하여 Zr:Ti의 비율을 높일 수도 있다.
고체 원료인 경우, 예를 들면 고체인 Pb(thd)2, Zr(O-t-Bu)2(thd)2, Ti(O-i-Pr)2(thd)2를 용매인 테트라히드로퓨란 [또는 아세트산n-부틸]에 녹인 용액을 액체 원료 공급 장치와 기화기를 이용해서 공급하면 한 원료 공급 주기에서 반응기에 공급하는 양을 매번 같게 할 수 있어 공정의 일관성을 높일 수 있다.
[실시예 7-(a)]
산화실리콘(SiO2)보다 유전율이 훨씬 높은 지르코늄-실리콘 산화물(Zr-Si-O)과 하프늄-실리콘 산화물(Hf-Si-O)은, 예를 들어서, 트랜지스터의 게이트 유전체로써 좋은 재료가 될 수 있다.
이 실시예에서는 본 발명에 의하여 플라즈마를 이용하는 원자층 증착 방법을 써서 지르코늄-실리콘 산화물 막의 형성을 구사하는 방법에 관해서 서술한다. 즉, t-부틸산지르코늄[Zr(O-t-Bu)4]을 반응기에 공급하고 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음에 에틸산실리콘(tetraethoxysilicon, TEOS)을 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고,반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 상기한 과정을 1회 또는 1회 이상 반복하면 원하는 두께의 지르코늄-실리콘 산화물(Zr-Si-O) 막이 형성된다.
[실시예 7-(b)]
상기한 실시예 7-(a)에서 설명한 바와 같이, 이 실시예에서는 본 발명에 의하여 플라즈마를 이용하는 원자층 증착 방법을 써서 하프늄-실리콘 산화물 막의 형성을 구사하는 방법에 관해서 서술한다. 즉, t-부틸산하프늄[Hf(O-t-Bu)4]을 반응기에 공급하고 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 그 다음에 에틸산실리콘(tetraethoxysilicon, TEOS)을 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 산소를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 상기한 과정을 1회 또는 1회 이상 반복하면 원하는 두께의 하프늄 실리콘 산화물(Hf-Si-O)막이 형성된다.
[실시예 8]
예를 들어서, 반도체 공정에서 금속 배선 재료로 쓰이는 알루미늄 막을 트리알킬알루미늄( Al(CnH2n+1)3n=1~6) 원료와 수소(H2) 플라즈마를 이용한 원자층 증착 방법을 써서 형성한다. 트리알킬알루미늄( Al(CnH2n+1)3n=1~6)으로는 트리메틸알루미늄( Al(CH3)3) 또는 트리에틸알루미늄( Al(C2H5)3) 또는 트리이소부틸알루미늄 (Al(CH2CH(CH3)2)3) 등을 사용해서 알루미늄 막을 형성할 수 있으나, 높은 온도에서 형성한 알루미늄 막은 그 전도성이 더 좋다. 따라서, 열분해 온도가 가장 높은 트리메틸알루미늄을 원료로 쓰는 편이 원자층 증착 반응 온도가 가장 높기 때문에 유리하다.
이 실시예의 공정 과정은 다음과 같다. 트리알킬알루미늄( Al(CnH2n+1)3n=1~6)을 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 수소(H2) 기체를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 내는 주기을 반복하면 알루미늄 막이 형성된다. 이 한 주기의 순서를 도식적으로 나타내면 아래와 같다.
R3Al → Ar → (H2+ 플라즈마) → Ar
여기에서, 수소(H2) 기체는 트리알킬알루미늄( Al(CnH2n+1)3n=1~6)과 반응하지 않기 때문에 아르곤(Ar) 가스로 씻는 과정을 생략하여 한 주기에 걸리는 시간을 줄임으로써 단위 시간 당 막 형성 속도가 높아진다. 이 방법에 의하면, 트리알킬알루미늄( Al(CnH2n+1)3n=1~6)을 반응기에 공급하고, 수소(H2) 기체를 공급하고 일정 시간이 지난 후, 플라즈마를 발생시키고 플라즈마를 끄고 수소(H2) 기체 공급을 바로 멈추거나 1 초보다 짧은 시간 동안 수소(H2) 기체를 더 흘리는 주기를 반복하여, 알루미늄 막을 형성한다. 이 방법의 한 주기의 순서를 도식적으로 나타내면 아래와 같다.
R3Al → H2→ (H2+ 플라즈마)
또는
R3Al → H2→ (H2+ 플라즈마) →H2(1초 미만)
[실시예 9-(a)]
규소 기판 상의 반도체(device or transistor), 충전기(capacitor), 저항기(resistor) 등의 소자를 연결하거나 전원을 공급하기 위해서는 알루미늄(Al)과 같은 금속을 사용한다. 근래에는 구리도 사용하기 시작했는데(metallization), 이 목적으로 구리를 증착해서 막을 만들때에 TaN나 Ta-N-C 등의 물질을 사용해서 플라즈마를 이용한 원자층 화학 증착 방법으로 막을 형성하면 플라즈마를 쓰지 않은 경우에 비해 막의 전기 전도도가 높아진다.
구체적으로, 예를 들면, TaN나 Ta-N-C을 화학증착 방법으로 전도성 확산 방지막을 형성하는 경우에, Ta의 아미도 화합물이나 아미도 이미도 화합물을 흔히 원료로 사용한다. 이러한 원료와 암모니아(NH3) 기체를 순차적으로 공급하는 주기를 반복하는 원자층 증착 방법에 비해 플라즈마를 공급하는 단계를 더한 주기를 반복하면 막의 전기전도도를 높일 수 있다. 그리고, 암모니아(NH3) 기체를 공급하는 단계 대신 플라즈마로 활성화한 질소(N2) 기체를 공급하는 단계를 포함한 주기를 반복하는 원자층 증착 방법으로도 막의 전기전도도를 높일 수 있다.
터셔리부틸이미도트리스디에틸아미도탄탈륨[t-butylimido-tris(diethylamido)tatalum, TBTDET]를 원료로 사용한 플라즈마 원자층 증착 방법으로 Ta-N [또는 Ta-N-C] 막을 형성할 수 있다. TBTDET →Ar →NH3→Ar의 원료 공급 주기를 반복하여 원자층 증착 방법으로 형성한 막은 비저항(resistivity)이 108μΩ·cm 정도로 매우 높았다. 그러나 TBTDET →Ar →NH3→Ar →(H2+플라즈마)의 공급 주기를 반복하여 원자층 증착 방법으로 형성한 막은 비저항이 4400 μΩ·cm으로 훨씬 낮았다. 또한, TBTDET+H2+(H2+플라즈마)의 주기를 반복하여 원자층 증착 방법으로 형성한 Ta-N-C막(탄소 함량은 15-40%)은 비저항이 400 μΩ·cm으로서 더욱 낮게 나왔다.
[실시예 9-(b)]
실시예 9-(a)에서 서술한 전기 전도성이 양호한 막을 테트라키스디메틸아미도티타늄[tetrakis(dimethylamido)titanium, TDMAT]를 티타늄 원료로 사용하여 플라즈마 원자층 증착 방법으로 전도성이 좋은 질화티타늄 막을 형성할 수 있다. TDMAT →Ar →NH3→Ar의 원료 공급 주기를 반복하여 형성한 TiN 막의 비저항(resistivity)은 10000 μΩ·cm 이었다. 이에 비해, TDMAT →Ar →NH3→Ar→(H2+플라즈마)의 공급 주기를 수십번 내지 수백번 반복하여 원자층 증착 방법으로 형성한 TiN 막은 비저항이 1800 μΩ·cm으로 훨씬 낮았다.
[실시예 10]
반응성이 거의 없는 질소 기체(N2)를 써서도 질화티타늄을 원자층 증착법으로 형성할 수 있다. TiCl4→(N2+ H2) →(N2+ H2+ 플라즈마)의 공급 주기를 반복하여 TiN 막을 형성하였다.
[실시예 11]
규소 기판 상의 반도체 소자나 충전기(capacitor)와 저항기(resistor) 등과 같은 수동 소자(passive element)들을 연결하거나 전원을 공급하기 위해서는 알루미늄(Al)과 같은 금속을 사용한다. 근래에는 구리도 쓰기 시작했는데 구리를 써서 금속화(metallization)를 하기 위해서 구리를 증착할 때에 구리 원자가 절연막으로 확산하는 것을 막기 위한 확산 방지막이 필요하다. 확산 방지막으로는 TiN나 TaN 등을 쓸 수 있으나 이 물질들은 구리와의 접착력이 나쁘다는 문제점이 있다.
티타늄 [또는 탄탈륨]과 같은 할로겐 군 또는 유기 금속 화합물을 반응기에 공급하고, 아르곤 기체로 반응기를 씻어 내고, 암모니아 또는 질소 기체를 공급하고, 반응기에 플라즈마를 발생시킨 후 플라즈마를 끄고, 아르곤 기체로 반응기를 씻어 낸다. 이 원료 공급 주기를 반복함으로써 구리 원자가 절연막으로 확산하는 것을 방지하기에 충분한 두께의 질화티타늄(TiN) [또는 질화탄탈륨(TaN)] 막을 형성한다. 여기에서 계속해서 (hfac)Cu+1(vtms) [또는 Cu(hfac)2]를 공급한 후, 아르곤으로 씻어내고 수소 기체를 공급한 후, 플라즈마를 방전시킨 후 플라즈마를 끄고, 아르곤으로 씻어내는 과정을 거치는 원료 공급 주기를 따라서 공정을 실행하면 기판 표면에 구리 막이 형성된다. 또한 구리와 접착성이 좋은 알루미늄 막을 이러한 목적에 이용할 수 있다.
[실시예 12]
이 실시예에서는 플라즈마를 이용하는 원자층 증착 방법으로 구리와 접착력이 좋고 구리 원자의 확산을 막을 수 있는 확산 방지막을 형성하는 방법을 서술한다. 먼저 질화티타늄(TiN) [또는 질화탄탈륨(TaN)] 막을 형성하는 원료 공급 주기를 반복하여 구리 원자의 확산을 막을 수 있는 두께의 TiN [또는 TaN] 막을 원자층 증착 방법으로 형성한다. 그 다음 질화티타늄(TiN) [또는 질화 탄탈륨(TaN)]을 형성하는 원료 공급 주기 사이에 구리와 접착성이 좋은 금속 막을 형성하는 원료 공급 주기를 점차로 많이 삽입한다. 예를 들어 Ti [또는 Ta] →Ar →N →Ar 공급 주기 2회, Cu [또는 Al] →Ar →H →Ar 공급 주기 1회의 확대 주기(extended cycle)를 2회 반복한 후 Ti [또는 Ta] →Ar →N →Ar 공급 주기 1회, Cu [또는 Al] →Ar →H →Ar 공급 주기 1회의 확대 주기를 2회 반복하고 Ti [또는 Ta] →Ar →N →Ar 공급 주기 1회, Cu [또는 Al] →Ar →H →Ar 공급 주기 2회의 확대 주기를 2회 반복한 후 Cu [또는 Al] →Ar →H →Ar 공급 주기를 3회 계속한다. 이렇게 질화티타늄(TiN) [또는 질화탄탈륨(TaN)]에서 구리와 접착성이 좋은 금속으로 조성이 점차변하는 막을 형성함으로써 확산 방지막과 구리 배선 사이의 접착력을 높이는 결과를 얻었다.
상술한 바와 같이 본 발명에 의하면, 서로 반응을 잘하지 않는 원료들을 써서도 원자층 증착 방법으로 절연체 또는 도체 막을 형성할 수 있고, 또 여러 가지 원료를 사용해야 하는 다성분계 막도 쉽게 원자층 증착 방법으로 형성할 수 있다. 또한 물질의 조성이 차례로 바뀌는 막, 특히 박막을 원자층 증착 방법으로 형성할 수 있다.
지금까지 본 발명의 여러 실시예가 개시되고 설명되었지만 본 기술분야에서 통상의 지식을 가진 자라면 본 발명의 핵심을 벗어나지 않고 다양한 변형이 가능함을 쉽게 이해할 수 있다. 따라서, 전술한 실시예는 단지 설명을 위한 것이며 청구범위에 의하여 정의된 본 발명의 범위를 한정하는 것은 아니다.

Claims (20)

  1. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 금속 산화물(metalic oxide)의 막을 형성하는 방법에 있어서,
    상기 반응기 내에 금속 원료 화합물을 공급하는 단계와;
    상기 반응기 내에 산소 기체를 공급하는 단계와;
    상기 반응기내에 미리 결정된 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 금속 산화물 막의 형성 방법.
  2. 제1항에 있어서, 상기 금속 원료 화합물을 공급하는 단계의 전, 후, 또는 전, 후 모두에 상기 반응기 내부를 비활성 기체로 씻어 내는 단계를 더 포함하는 것을 특징으로 하는 금속 산화물 막의 형성 방법.
  3. 1항에 있어서, 상기 금속 원료 화합물이 트리메틸알루미늄(Al(CH3)3)이고 상기 금속 산화물이 산화알루미늄(Al2O3)인 것을 특징으로 하는 금속 산화물 막의 형성 방법.
  4. 제1항에 있어서, 상기 금속 원료 화합물이 다이메톡시아미도에틸산테트라에틸산탄탈륨(Ta(OC2H5)4(OC2H4N(CH3)2)) 또는 에틸산탄탈륨(Ta(OC2H5)5)이고 상기 금속산화물이 산화탄탈륨(Ta2O5)인 것을 특징으로 하는 금속 산화물 막의 형성 방법.
  5. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 유전체(dielectrics)인 STO 막을 형성하는 방법에 있어서,
    (5-1) 상기 반응기 내에 스트론튬 유기금속 화합물을 공급하는 단계와;
    (5-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (5-3) 상기 반응기 내에 티타늄(Titanium) 유기 금속 화합물을 공급하는 단계와;
    (5-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성 물질 공급과 공정 진행 주기를 한 번 또는 한 번 이상 반복하되,
    상기 (5-1) 내지 (5-4)의 각 단계의 종료 후에 상기 반응기 내를 비활성 기체로 씻어내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 STO 막 형성 방법.
  6. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상의 반도체 소자에 유전체인 BST 막을 형성하는 방법에 있어서,
    (6-1) 상기 반응기 내에 바륨 유기금속 화합물을 공급하는 단계와;
    (6-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (6-3) 상기 반응기 내에 티타늄(Titanium) 유기 금속 화합물을 공급하는 단계와;
    (6-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (6-5) 상기 반응기 내에 스트론튬(strontium) 유기 금속 화합물을 공급하는 단계와;
    (6-6) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제3 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (6-7) 상기 반응기 내에 티타늄 유기금속 화합물을 공급하는 단계와;
    (6-8) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제4 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성 물질 공급 주기를 반복하되,
    상기 (6-1) 내지 (6-8)의 각 단계의 종료 후에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 BST 막 형성 방법.
  7. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 강유전체인 SBT 막을 형성하는 방법에 있어서,
    (7-1) 상기 반응기 내에 스트론튬(strontium) 유기 금속 화합물을 공급하는 단계와;
    (7-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (7-3) 상기 반응기 내에 비스무스(Bismuth) 유기금속 화합물을 공급하는 단계와;
    (7-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (7-5) 상기 반응기 내에 탄탈륨(Tantalium) 유기금속 화합물을 공급하는 단계와;
    (7-6) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제3 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (7-7) 상기 반응기 내에 비스무스 유기금속 화합물을 공급하는 단계와;
    (7-8) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제4 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (7-9) 상기 반응기 내에 탄탈륨(Tantalium) 유기 금속 화합물을 공급하는 단계와;
    (7-10) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제5 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성 물질 공급 주기를 반복하되,
    상기 (7-1) 내지 (7-10)의 각 단계의 종료 후에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 SBT 막 형성 방법.
  8. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 강유전체인 SBT 막을 형성하는 방법에 있어서,
    (8-1) 상기 반응기 내에 비스무스(Bismuth) 유기금속 화합물을 공급하는 단계와;
    (8-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (8-3) 상기 반응기 내에 스트론튬과 탄탈륨이 1:2의 비율로 포함된 유기금속 화합물을 공급하는 단계와;
    (8-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성물질 공급 주기를 반복하되,
    상기 (8-1) 내지 (8-4)의 각 단계의 종료 후에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 SBT 막 형성 방법.
  9. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 강유전체인 PZT 막을 형성하는 방법에 있어서,
    (9-1) 상기 반응기 내에 납 유기금속 화합물을 공급하는 단계와;
    (9-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (9-3) 상기 반응기 내에 지르코늄(Zirconium) 유기금속 화합물을 공급하는 단계와;
    (9-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (9-5) 상기 반응기 내에 납 유기금속 화합물을 공급하는 단계와;
    (9-6) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제3 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (9-7) 상기 반응기 내에 티타늄 유기금속 화합물을 공급하는 단계와;
    (9-8) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제4 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 PZT 막 형성 물질 공급 주기를 반복하되,
    상기 (9-1) 내지 (9-8)의 각 단계의 종료 후에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 PZT 막 형성 방법.
  10. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 유전체인 Zr-Si-O 막을 형성하는 방법에 있어서,
    (10-1) 상기 반응기 내에 지르코늄 유기금속 화합물을 공급하는 단계와;
    (10-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (10-3) 상기 반응기 내에 실리콘 화합물을 공급하는 단계와;
    (10-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 Zr-Si-O 막 형성 물질 공급 주기를 반복하되,
    상기 (10-1) 내지 (10-4)의 각 단계 다음에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 Zr-Si-O 막 형성 방법.
  11. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 유전체인 Hf-Si-O 막을 형성하는 방법에 있어서,
    (11-1) 상기 반응기 내에 하프늄 유기금속 화합물을 공급하는 단계와;
    (11-2) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제1 기간동안 산소 기체 플라즈마로 처리하는 단계와;
    (11-3) 상기 반응기 내에 실리콘 화합물을 공급하는 단계와;
    (11-4) 상기 반응기 내에 산소 기체를 공급하고 미리 결정된 제2 기간동안 산소 기체 플라즈마로 처리하는 단계를 포함하는 Hf-Si-O 막 형성 물질 공급 주기를 반복하되,
    상기 (11-1) 내지 (11-4)의 각 단계 다음에 상기 반응기 내를 비활성 기체로 씻어 내는 단계를 더 포함하여 화학 증착을 진행하는 것을 특징으로 하는 Hf-Si-O 막 형성 방법.
  12. 알루미늄 막을 형성하는 방법에 있어서
    반응기에 트리알킬알루미늄( Al(CnH2n+1)3, n=1~6 )을 공급하는 단계와;
    상기 반응기에 수소 기체를 공급하고 미리 결정된 기간동안 수소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성 물질 공급 주기를 한 번 또는 한 번 이상 반복하는 것을 특징으로 하는 방법.
  13. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 금속 질화물(metalic nitride)의 막을 형성하는 방법에 있어서,
    상기 반응기 내에 금속 원료 화합물을 공급하는 단계와;
    상기 반응기 내에 질소와 수소의 혼합 기체를 공급하는 단계와;
    상기 반응기 내에 미리 결정된 기간동안 질소와 수소 혼합 기체의 플라즈마로 처리하는 단계를 포함하는 금속 질화물 막의 형성 방법.
  14. 제 13항에 있어서 상기 금속 원료 화합물이 사염화티타늄(TiCl4)이고 상기 금속 질화물이 질화티타늄(TiN)인 것을 특징으로 하는 방법.
  15. 제 13항에 있어서 상기 금속질화물이 질화티타늄(TiN)인 것을 특징으로 하는 방법.
  16. 제 13항에 있어서 상기 금속질화물이 질화탄탈륨(TaN)인 것을 특징으로 하는 방법.
  17. 전도성 금속 질화물 막을 형성하는 방법에 있어서
    반응기에 금속 원료를 공급하는 단계와
    상기 반응기에 암모니아 기체를 공급하는 단계와
    상기 반응기에 수소 기체를 공급하고 미리 결정된 기간동안 수소 기체 플라즈마로 처리하는 단계를 포함하는 막 형성물질 공급 순환주기를 반복하여 전도성이 더 높은 금속 질화물 막을 형성하는 것을 특징으로 하는 방법.
  18. 질소를 포함한 탄탈륨의 유기화합물 원료를 사용하여 탄탈륨의 질화탄화(Ta-N-C)막을 형성하는 방법에 있어서,
    반응기에 상기 탄탈륨 원료를 공급하는 단계와;
    상기 반응기에 수소 기체를 공급하고 미리 결정된 기간동안 수소 기체 플라즈마로 처리하는 단계를 포함하는 탄탈륨의 질화탄화막 형성물질 공급 주기를 한 번 또는 한 번 이상 반복하는 것을 특징으로 하는 방법.
  19. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 구리 배선을 하기 위하여 기판상의 절연층위에 형성된 확산방지막 위에 구리의 접착성을 높이기 위한 접착막을 형성하는 방법에 있어서,
    질화티타늄막을 형성하는 제1 주기와 알루미늄막을 형성하는 제2 주기의 조합을 반복하여 진행함으로써 질화티타늄에서 알루미늄으로 조성이 변하는 층들을 차례로 형성하되,
    상기 제1 주기는
    상기 반응기 내에 티타늄 화합물을 공급하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계와;
    상기 반응기 내에 암모니아 또는 질소 기체를 공급하고 미리 결정된 제1 기간동안 암모니아 또는 질소 기체 플라즈마로 처리하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계를 포함하고,
    상기 제2 주기는
    상기 반응기 내에 구리 또는 알루미늄 화합물을 공급하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계와;
    상기 반응기 내에 수소 기체를 공급하고 미리 결정된 제2 기간동안 수소 기체 플라즈마로 처리하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계를 포함하는 접착막 형성 방법.
  20. 플라즈마를 이용하는 원자층 증착 장치의 반응기 내에 위치한 기판 상에 구리 배선을 하기 위하여 기판상의 절연층위에 형성된 확산방지막 위에 구리의 접착성을 높이기 위한 접착막을 형성하는 방법에 있어서,
    질화탄탈륨막을 형성하는 제1 주기와 알루미늄막을 형성하는 제2 주기의 조합을 반복하여 진행함으로써 질화탄탈륨에서 알루미늄으로 조성이 변하는 층들을 차례로 형성하되,
    상기 제1 주기는
    상기 반응기 내에 탄탈륨 화합물을 공급하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계와;
    상기 반응기 내에 암모니아 또는 질소 기체를 공급하고 미리 결정된 제1 기간동안 암모니아 또는 질소 기체 플라즈마로 처리하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계를 포함하고,
    상기 제2 주기는
    상기 반응기 내에 구리 또는 알루미늄 화합물을 공급하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계와;
    상기 반응기 내에 수소 기체를 공급하고 미리 결정된 제2 기간동안 수소 기체 플라즈마로 처리하는 단계와;
    상기 반응기 내를 비활성 기체로 씻어 내는 단계를 포함하는 접착막 형성 방법.
KR1020010003830A 2000-06-08 2001-01-26 박막 형성 방법 KR100721503B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020010003830A KR100721503B1 (ko) 2000-06-08 2001-01-26 박막 형성 방법
US10/297,867 US7141278B2 (en) 2000-06-08 2001-06-08 Thin film forming method
PCT/KR2001/000974 WO2001099166A1 (en) 2000-06-08 2001-06-08 Thin film forming method
EP10186167A EP2293322A1 (en) 2000-06-08 2001-06-08 Method for forming a metal nitride layer
JP2002503921A JP3687651B2 (ja) 2000-06-08 2001-06-08 薄膜形成方法
EP01937028A EP1292970B1 (en) 2000-06-08 2001-06-08 Thin film forming method
JP2005096528A JP2005277426A (ja) 2000-06-08 2005-03-29 薄膜形成方法
JP2005096527A JP4684706B2 (ja) 2000-06-08 2005-03-29 薄膜形成方法
US11/552,898 US7485349B2 (en) 2000-06-08 2006-10-25 Thin film forming method
JP2010195007A JP2010278473A (ja) 2000-06-08 2010-08-31 薄膜形成方法
JP2010195005A JP2010275641A (ja) 2000-06-08 2010-08-31 薄膜形成方法
JP2010195006A JP2010280991A (ja) 2000-06-08 2010-08-31 薄膜形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000031367 2000-06-08
KR1020010003830A KR100721503B1 (ko) 2000-06-08 2001-01-26 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010111448A true KR20010111448A (ko) 2001-12-19
KR100721503B1 KR100721503B1 (ko) 2007-05-23

Family

ID=41634483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010003830A KR100721503B1 (ko) 2000-06-08 2001-01-26 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100721503B1 (ko)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064126A (ko) * 2001-01-31 2002-08-07 주식회사 다산 씨.앤드.아이 원자층 화학기상증착을 이용한 게이트 산화막 형성방법
KR100454758B1 (ko) * 2002-01-14 2004-11-05 주성엔지니어링(주) 탄탈륨 산화막 증착방법
KR100460841B1 (ko) * 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
US7101775B2 (en) 2002-01-08 2006-09-05 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7166541B2 (en) 2004-07-19 2007-01-23 Samsung Electronics, Co., Ltd. Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
KR100719803B1 (ko) * 2005-09-08 2007-05-18 주식회사 아이피에스 원자층 증착 방법을 이용한 티타늄알미늄나이트라이드 박막형성 방법
KR100731925B1 (ko) * 2001-06-19 2007-06-25 학교법인 포항공과대학교 퍼지단계를 필요로 하지 않는 원자층 화학증착법
KR100753411B1 (ko) * 2005-08-18 2007-08-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7521331B2 (en) 2005-03-10 2009-04-21 Samsung Electronics Co., Ltd. High dielectric film and related method of manufacture
US7560383B2 (en) 2005-04-08 2009-07-14 Samsung Electronics Co., Ltd. Method of forming a thin layer and method of manufacturing a non-volatile semiconductor device using the same
KR100968312B1 (ko) * 2004-06-02 2010-07-08 인터내셔널 비지네스 머신즈 코포레이션 저-ｋ 물질 상의 ＴａＮ 확산장벽 영역의 ＰＥ-ＡＬＤ
WO2011130326A2 (en) * 2010-04-15 2011-10-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8999859B2 (en) 2010-04-15 2015-04-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9070555B2 (en) 2012-01-20 2015-06-30 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9355886B2 (en) 2010-04-15 2016-05-31 Novellus Systems, Inc. Conformal film deposition for gapfill
US9355839B2 (en) 2012-10-23 2016-05-31 Lam Research Corporation Sub-saturated atomic layer deposition and conformal film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890910B (zh) * 2011-09-23 2017-05-17 诺发系统公司 等离子体活化保形电介质膜沉积的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273473B1 (ko) * 1999-04-06 2000-11-15 이경수 박막 형성 방법

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064126A (ko) * 2001-01-31 2002-08-07 주식회사 다산 씨.앤드.아이 원자층 화학기상증착을 이용한 게이트 산화막 형성방법
KR100731925B1 (ko) * 2001-06-19 2007-06-25 학교법인 포항공과대학교 퍼지단계를 필요로 하지 않는 원자층 화학증착법
US7101775B2 (en) 2002-01-08 2006-09-05 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7282774B2 (en) 2002-01-08 2007-10-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7858536B2 (en) 2002-01-08 2010-12-28 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
KR100454758B1 (ko) * 2002-01-14 2004-11-05 주성엔지니어링(주) 탄탈륨 산화막 증착방법
KR100460841B1 (ko) * 2002-10-22 2004-12-09 한국전자통신연구원 플라즈마 인가 원자층 증착법을 통한 질소첨가 산화물박막의 형성방법
KR100968312B1 (ko) * 2004-06-02 2010-07-08 인터내셔널 비지네스 머신즈 코포레이션 저-ｋ 물질 상의 ＴａＮ 확산장벽 영역의 ＰＥ-ＡＬＤ
US7166541B2 (en) 2004-07-19 2007-01-23 Samsung Electronics, Co., Ltd. Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
US7521331B2 (en) 2005-03-10 2009-04-21 Samsung Electronics Co., Ltd. High dielectric film and related method of manufacture
US7560383B2 (en) 2005-04-08 2009-07-14 Samsung Electronics Co., Ltd. Method of forming a thin layer and method of manufacturing a non-volatile semiconductor device using the same
KR100753411B1 (ko) * 2005-08-18 2007-08-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100719803B1 (ko) * 2005-09-08 2007-05-18 주식회사 아이피에스 원자층 증착 방법을 이용한 티타늄알미늄나이트라이드 박막형성 방법
US8999859B2 (en) 2010-04-15 2015-04-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9673041B2 (en) 2010-04-15 2017-06-06 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for patterning applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9570274B2 (en) 2010-04-15 2017-02-14 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9230800B2 (en) 2010-04-15 2016-01-05 Novellus Systems, Inc. Plasma activated conformal film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9355886B2 (en) 2010-04-15 2016-05-31 Novellus Systems, Inc. Conformal film deposition for gapfill
US9570290B2 (en) 2010-04-15 2017-02-14 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10043657B2 (en) 2010-04-15 2018-08-07 Lam Research Corporation Plasma assisted atomic layer deposition metal oxide for patterning applications
WO2011130326A2 (en) * 2010-04-15 2011-10-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
WO2011130326A3 (en) * 2010-04-15 2011-12-15 Novellus Systems, Inc. Plasma activated conformal film deposition
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US9070555B2 (en) 2012-01-20 2015-06-30 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9670579B2 (en) 2012-01-20 2017-06-06 Novellus Systems, Inc. Method for depositing a chlorine-free conformal SiN film
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US9355839B2 (en) 2012-10-23 2016-05-31 Lam Research Corporation Sub-saturated atomic layer deposition and conformal film deposition
US10008428B2 (en) 2012-11-08 2018-06-26 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10192742B2 (en) 2013-11-07 2019-01-29 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9905423B2 (en) 2013-11-07 2018-02-27 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US11479856B2 (en) 2015-07-09 2022-10-25 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer

Also Published As

Publication number Publication date
KR100721503B1 (ko) 2007-05-23

Similar Documents

Publication Publication Date Title
KR100721503B1 (ko) 박막 형성 방법
US7141278B2 (en) Thin film forming method
US10964534B2 (en) Enhanced thin film deposition
KR101379015B1 (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US6951804B2 (en) Formation of a tantalum-nitride layer
KR100640550B1 (ko) 플라즈마 ａｌｄ 박막증착방법
KR100385947B1 (ko) 원자층 증착 방법에 의한 박막 형성 방법
US9121098B2 (en) NanoLayer Deposition process for composite films
EP1238421A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
KR20090039083A (ko) 루테늄 막 형성 방법
KR20120125631A (ko) 증착용 티타늄 함유 전구체
KR100467369B1 (ko) 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
KR100542247B1 (ko) 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법
KR100414870B1 (ko) 원자층 증착 방법을 이용한 캐패시터의 제조 방법
KR20040051700A (ko) 반도체소자의 금속배선 형성방법
TW202401506A (zh) 薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20050015442A (ko) 엠오씨브이디에 의한 산화하프늄 박막 증착 방법
KR20070047904A (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 13