KR20010027867A - 박막 형성장치 및 이를 이용한 반도체소자의 커패시터 형성방법 - Google Patents

박막 형성장치 및 이를 이용한 반도체소자의 커패시터 형성방법 Download PDF

Info

Publication number
KR20010027867A
KR20010027867A KR1019990039839A KR19990039839A KR20010027867A KR 20010027867 A KR20010027867 A KR 20010027867A KR 1019990039839 A KR1019990039839 A KR 1019990039839A KR 19990039839 A KR19990039839 A KR 19990039839A KR 20010027867 A KR20010027867 A KR 20010027867A
Authority
KR
South Korea
Prior art keywords
chamber
dielectric film
post
thin film
forming apparatus
Prior art date
Application number
KR1019990039839A
Other languages
English (en)
Other versions
KR100363081B1 (ko
Inventor
강창석
황두섭
유차영
박영욱
박홍배
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990039839A priority Critical patent/KR100363081B1/ko
Priority to TW089118593A priority patent/TW515027B/zh
Priority to JP2000280373A priority patent/JP2001148377A/ja
Priority to DE10046021A priority patent/DE10046021B4/de
Publication of KR20010027867A publication Critical patent/KR20010027867A/ko
Priority to US10/295,348 priority patent/US6806183B2/en
Application granted granted Critical
Publication of KR100363081B1 publication Critical patent/KR100363081B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명의 박막 형성 장치는 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 다기능 챔버와, 상기 다기능 챔버에 오존 발생기 또는 플라즈마 발생기의 어닐 수단이 연결되어 있어 상기 다기능 챔버에서 하부 전극 전처리, 상기 유전막 후처리 및 상부 전극 후처리를 수행할 수 있다. 그리고, 본 발명의 박막 형성 장치를 이용하여 커패시터의 하부 전극 상에 형성된 유전막을 어닐 수단을 이용하여 후처리함으로써 커패시터의 누설 전류를 감소시킬 수 있다.

Description

박막 형성장치 및 이를 이용한 반도체 소자의 커패시터 형성방법{Thin film formation apparatus and method for forming capacitor of semiconductor device using the same}
본 발명은 박막 형성 장치 및 이를 이용한 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히 다챔버(multi-chamber)를 갖는 박막 형성 장치 및 이를 이용한 반도체 소자의 커패시터 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 제한된 셀 면적에서 커패시턴스를 증가시키기 위해 많은 방법이 제안되고 있다. 예컨대, 유전막을 박막화하는 방법, 전극의 유효 표면적을 증가시키는 방법, 유전율이 큰 유전 물질(고유전체 혹은 강유전체)을 유전막으로 사용하는 방법 등이 그것이다. 본 명세서에서 고유전막이라는 용어는 강유전체를 포함하여 유전상수가 큰 유전막을 통칭하여 사용한다.
이중에서, 전극의 유효 표면적을 넓게 하는 것은 좁은 영역에서 전극을 3차원적으로 형성해야 하므로 물리적으로 많은 제약이 있다. 그리고 유전막을 박막화하는 방법은 박막이 박막화될수록 누설전류가 증가되는 어려움이 있다. 따라서, 반도체 소자의 고집적화에 유리하면서 커패시턴스를 증가시키기 위해 고유전막을 사용하는 방법이 효과적이다.
상술한 고유전막으로 강유전체, 예컨대 PbZrTiO3(PZT), BaSrTiO3(BST)를 들 수 있는데, 강유전체는 실리콘 산화막, 실리콘 질화막 혹은 탄탄륨 산화막과는 달리 자발분극 현상을 가지며 유전상수가 수 100-1000을 갖는 물질이다. 따라서, 고유전막을 커패시터에 사용하는 경우 500Å의 두께로 형성하더라도 등가 산화막 두께를 10Å 이하로 박막화할 수 있어 커패시턴스를 크게 증가시킬 수 있다.
그런데, BST, PZT 등의 고유전막을 실제의 반도체 소자의 커패시터에 적용하기 위하여는 고유전막이 유전율이 높고 단차피복성(step coverage)이 우수하여야 하고 커패시터의 누설전류 특성이 좋아야 한다. 이를 위하여, 고유전막을 형성할 때 금속 유기 화학 기상 증착법(MOCVD)을 이용하여 형성한다.
그러나, 상기 고유전막, 예컨대 BST막을 MOCVD방법으로 형성하여 커패시터에 적용하는 경우 누설전류 특성을 좋게 하기 위하여 고유전막을 500℃ 이상의 고온에서 형성한다. 그런데, 500℃ 이상의 고온에서 고유전막을 형성할 경우 커패시터의 누설전류 특성은 좋으나 단차피복성이 50이하로 매우 나쁘다는 것을 본 발명자들이 확인하였다. 이렇게 단차피복성이 나쁘면 스토리지 전극(커패시터의 하부 전극) 사이의 간격이 좁아지는 고집적된 반도체 소자에 적용할 수 없게 된다. 또한, 500℃ 이상의 고온에서 고유전막을 형성할 경우 배리어 금속막이 산화되는 문제점을 야기한다.
이와 같은 문제점을 해결하기 위하여는 고유전막을 단차 피복성이 좋은 500℃ 이하의 저온에서 증착해야 한다. 그러나, 저온에서 고유전막을 증착할 경우 증착되는 고유전막이 유전율이 50 이하의 비정질로 증착되어 후 어닐닝이 필요하고, 고유전막의 원료 물질인 유기금속 소스로부터 발생하는 불순물, 예컨대 탄소 성분이 고유전막 내에 잔류하여 누설 전류 특성이 저하되는 문제점이 있다.
이와 같은 고유전막 내에 잔류하는 불순물을 제거하기 위하여 500℃ 이하의 저온에서 증착된 고유전막을 600℃ 이상의 고온에서 후처리하는 방법이 제안되었다. 그러나, 상술한 600℃ 이상의 고온에서 후처리를 할 경우 반도체 소자의 커패시터의 전극과 배리어 금속막이 산화되거나 고유전막이 열화된다. 또한, 500℃ 이하의 저온에서 증착된 고유전막을 600℃ 이상의 고온에서 후처리하여도 상술한 잔류 불순물은 제거되지 않는다는 것을 본 발명자들이 확인하였다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 잔류 불순물을 줄일 수 있고 전극이나 고유전막을 인시츄로 형성할 수 있는 다챔버를 갖는 박막 형성 장치를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 박막 형성 장치를 이용하여 잔류 불순물을 줄여 누설 전류 특성이 우수한 반도체 소자의 커패시터 형성 방법을 제공하는 데 있다.
도 1은 본 발명에 의하여 고유전막 형성 후 오존 어닐 유무에 따른 누설 전류를 도시한 그래프이다.
도 2는 본 발명에 의하여 고유전막 형성 후 플라즈마 어닐 유무에 따른 누설전류를 도시한 그래프이다.
도 3은 본 발명에 의하여 고유전막 증착 후 어닐 조건에 따른 잔류 탄소의 분포를 도시한 그래프이다.
도 4는 본 발명에 의하여 하부 전극의 전처리 유무에 따른 누설 전류를 도시한 그래프이다.
도 5는 본 발명에 의하여 상부 전극 증착시 산소의 첨가 유무에 따른 누설 전류를 도시한 그래프이다.
도 6은 본 발명의 제1 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다.
도 7은 도 6의 오존 발생기와 연결된 다기능 챔버의 일 예를 개략적으로 도시한 도면이다.
도 8은 도 5의 플라즈마 발생기에 연결된 다기능 챔버의 일 예를 개략적으로 도시한 도면이다.
도 9는 본 발명의 제2 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다.
도 10은 도 9의 전극 증착 챔버의 일 예를 개략적으로 도시한 도면이다.
도 11 내지 도 20은 본 발명의 제3 실시예 내지 제12 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도들이다.
도 21 내지 도 29는 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제1 실시예 내지 제9 실시예를 설명하기 위한 흐름도들이다.
도 30은 도 28에 도시한 제8 실시예를 실제의 반도체 소자의 커패시터의 제조에 적용하는 것을 설명하기 위한 도면이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 박막 형성 장치는 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버와, 상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버와, 상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 다기능 챔버와, 상기 다기능 챔버에 연결된 어닐 수단을 포함하여 상기 다기능 챔버에서 하부 전극 전처리, 상기 유전막 후처리 및 상부 전극 후처리를 수행할 수 있는 것을 특징으로 한다.
상기 어닐 수단은 오존 발생기 또는 RF(radio frequency)나 ECR(electron cycron resonance) 플라즈마 발생기로 구성할 수 있다. 상기 다기능 챔버에 어닐 수단으로 오존 발생기가 연결되어 있는 경우 상기 다기능 챔버의 배기단에는 오존 제거 장치가 연결되어 있다. 상기 다기능 챔버의 하부는 반도체 웨이퍼가 위치하는 지지대와 그 아래에 히터가 설치되어 있고, 상기 다기능 챔버의 상부는 소스 공급 장치로부터 공급된 액체 유기 소스를 균일하게 분사할 수 있는 소스 분사 장치가 설치되어 있다. 상기 트랜스퍼 챔버에는 전극 증착 챔버, 결정화 어닐 챔버, 전처리 챔버 또는 냉각 및 예열 챔버가 하나 또는 그 이상 더 연결되어 있을 수 있다.
또한, 본 발명의 박막 형성 장치는 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버와, 상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버와, 상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 유전막 증착 챔버와, 상기 트랜스퍼 챔버에 연결된 전극 증착 챔버와, 상기 트랜스퍼 챔버에 연결된 결정화 어닐 챔버와, 상기 결정화 어닐 챔버에 연결된 어닐 수단을 포함하여 상기 결정화 챔버에서 상기 유전막의 후처리 및 상부 전극 후처리를 수행할 수 있는 것을 특징으로 한다. 상기 어닐 수단은 오존 발생기 또는 플라즈마 발생기로 구성할 수 있다.
또한, 본 발명은 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버와, 상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버와, 상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 유전막 증착 챔버와, 상기 트랜스퍼 챔버에 연결된 후처리 챔버와, 상기 후처리 챔버에 연결된 어닐 수단을 포함하여 상기 후처리 챔버에서 상기 유전막 후처리를 수행할 수 있는 것을 특징으로 한다.
상기 어닐 수단은 오존 발생기 또는 플라즈마 발생기로 구성할 수 있다. 상기 트랜스퍼 챔버에는 전처리 챔버, 결정화 어닐 챔버, 냉각 및 예열 챔버 또는 전극 증착 챔버가 하나 또는 그 이상 연결되어 있을 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 반도체 소자의 커패시터 형성방법은 반도체 기판 상에 하부 전극을 형성하는 단계와, 상기 하부 전극 상에 유전막을 형성하는 단계와, 상기 유전막을 산소 라디칼 또는 플라즈마 분위기에서 어닐링하여 후처리하는 단계와, 상기 후처리된 유전막 상에 상부 전극을 형성하는 단계를 포함하여 이루어진다.
상기 유전막 증착 및 후처리는 동일 챔버에서 수행할 수 있다. 상기 산소 라디칼 분위기는 오존이 포함된 산화성 분위기이며, 상기 플라즈마 분위기는 N2O, O2, NH3, Ar, N2의 ECR 혹은 RF 플라즈마 분위기이다. 상기 유전막 형성 및 후처리는 적어도 1번 이상 반복할 수도 있다. 상기 유전막은 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3, (Ba,Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12중에서 어느 하나로 형성할 수 있다.
상기 유전막을 형성하기 전에 상기 하부 전극을 전처리할 수 있고, 상기 하부 전극 전처리, 유전막 증착, 및 유전막 후처리는 동일 챔버에서 수행할 수 있다. 더 나아가서 상기 하부 전극 전처리부터 상부 전극 형성까지 하나의 박막 형성 장치에서 인시츄로 수행할 수 있다.
상기 상부 전극을 증착하는 단계 후에 결정화 어닐을 수행할 수 있고, 상기 하부 전극 전처리나 하부 전극 형성부터 결정화 어닐까지 하나의 박막 형성 장치에서 인시츄로 수행할 수 있다.
상기 유전막의 후처리 후에 결정화 어닐을 더 수행할 수 있고, 상기 유전막 후처리 및 결정화 어닐은 동일 챔버에서 수행할 수 있다. 상기 유전막 증착부터 상부 전극 증착까지 하나의 박막 형성 장치에서 인시츄로 수행할 수 있다.
또한, 본 발명의 반도체 장치의 커패시터 형성방법은 반도체 기판 상에 하부 전극을 형성하는 단계와, 상기 하부 전극 상에 유전막을 형성하는 단계와, 상기 유전막 상에 상부 전극을 형성하는 단계와, 상기 상부 전극을 산소 라디칼이 포함된 분위기로 후처리하는 단계를 포함한다.
상기 산소 라디칼이 포함된 분위기는 오존이 포함된 산화성 분위기이다. 상기 유전막은 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3, (Ba,Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12중에서 어느 하나로 형성할 수 있다. 상기 산소 라디칼로 후처리된 상부 전극 상에 제2 상부 전극을 형성하여 전체 상부 전극의 두께를 증가시킬 수 있다.
이상과 같은 본 발명은 하부 전극 형성 후나 고유전막 형성 후에 오존 어닐 또는 플라즈마 어닐을 수행하여 하부 전극 상에 또는 고유전막 내에 잔류하는 불순물을 줄일 수 있어 누설 전류를 낮게 할 수 있다. 또한, 본 발명은 상부 전극 형성후 오존 어닐을 수행하면 고유전막 내에 산소 공공의 형성을 줄여 누설 전류를 낮게 할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
먼저, 본 발명자들은 유기 금속 화학 기상 증착법을 이용하여 500℃ 이하의 저온에서 고유전막을 형성하였을 경우 전기적 특성, 예컨대 커패시터의 누설 전류 특성을 어떻게 향상시킬 수 있는가를 생각하였다. 이하에서는 고유전막의 일 예로 페로브스카이트 구조를 갖는 BST막을 이용하였으나, 그 외에 고유전막, 예컨대 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3(STO), PbZrTiO3(PZT), SrBi2Ta2O9(SBT), (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12에 대하여도 동일하게 적용할 수 있다.
도 1은 본 발명에 의하여 고유전막 형성 후 오존 어닐 유무에 따른 누설 전류를 도시한 그래프이다.
구체적으로, 도 1은 백금막(하부 전극)/BST막(고유전막)/백금막(상부 전극)으로 이루어지는 커패시터의 누설전류 특성을 나타낸다. 상기 BST막은 백금막이 형성된 기판 온도를 420℃로 한 상태에서 비정질 상태로 150Å의 두께로 형성하였다. 참조부호 a 및 b는 각각 BST막 형성 후 산소 라디칼, 예컨대 오존으로 어닐한 경우와 그렇지 않은 경우이다.
도 1에 보듯이 누설 전류값으로 10-7A/cm2를 기준으로 볼 때 오존 어닐한 경우는 그렇게 않은 경우보다 인가 전압을 더 크게 할 수 있다. 즉, 오존 어닐한 경우가 그렇지 않은 경우에 비하여 누설 전류가 낮다. 이러한 결과로부터 고유전막 형성 후 오존 어닐을 행할 경우 BST막 내에 잔류 불순물을 줄여 커패시터의 누설전류 특성을 개선할 수 있음을 알 수 있다.
도 2는 본 발명에 의하여 고유전막 형성 후 플라즈마 어닐 유무에 따른 누설전류를 도시한 그래프이다.
구체적으로, 도 2는 백금막(하부 전극)/BST막(고유전막)/백금막(상부 전극)으로 이루어지는 커패시터의 누설전류특성을 나타낸다. 상기 BST막은 백금막이 형성된 기판 온도를 420℃로 한 상태에서 비정질 상태로 220Å의 두께로 형성하였다. 참조부호 a 및 b는 각각 BST막 형성 후 N2O 분위기에서 플라즈마 어닐을 수행한 경우와 플라즈마 어닐을 수행하지 않은 경우를 나타낸다.
도 2에 보는 바와 같이 누설 전류값으로 10-7A/cm2의 기준에서 볼 때 N2O 플라즈마 어닐을 행한 경우가 그렇지 않은 경우 보다 인가 전압을 크게 할 수 있다. 즉, N2O 분위기에서 플라즈마를 어닐을 해준 경우의 누설전류가 그렇지 않은 경우보다 더 낮다. 이와 같이 BST막 형성 후 N2O 분위기에서 플라즈마 어닐을 수행할 경우 BST막 내에 잔류 불순물을 줄여 커패시터의 누설전류 특성을 개선할 수 있음을 알 수 있다.
도 3은 본 발명에 의하여 고유전막 증착 후 어닐 조건에 따른 잔류 탄소의 분포를 도시한 그래프이다.
구체적으로, 500℃ 이하의 저온에서 비정질 상태로 증착된 BST막 내에는 불순물, 예컨대 탄소 등이 배출되지 않고 잔류한다. 따라서, 150Å의 BST막을 비정질 상태로 증착한 후 어닐 조건에 따라 잔류 탄소가 어떻게 분포하는지를TOF-SIMS(Time of Flight- secondary Ion Mass Spectroscopy)를 이용하여 관찰하였다.
샘플 BST막 증착두께/온도 BST막 증착 후 어닐 조건
1 150Å/420℃ 어닐하지 않음
2 150Å/420℃ 650℃, N2+O2(5) 30분 어닐
3 150Å/420℃ 350℃ 오존 어닐
4 150Å/420℃ 350℃ 오존 어닐 및 650℃, N2+O2(5) 30분 어닐
도 3에서, 참조 부호 a, b, c 및 d는 각각 샘플 1, 2, 3 및 4의 결과를 나타낸다. 도 3에 보는 바와 같이 오존 처리를 한 샘플 3의 탄소 검출량이 다른 조건보다 적은 것을 알 수 있다. 이와 같이 BST막 증착 후 오존 어닐한 샘플에서 잔류 탄소가 작고 이에 따라 누설 전류를 감소시킬 수 있다.
또한, 본 발명자들은 하부 전극/고유전막/상부 전극으로 이루어진 반도체 소자의 커패시터의 누설 전류는 전극과 고유전막과의 일함수(work function)의 차이에 의해서 발생하는 쇼트키 배리어(shottky barrier)에 의하여 억제되므로 하부 전극에 흡착되는 불순물, 예컨대 CO2, C 등을 줄이면 누설 전류값을 줄일 수 있다는 것을 알게 되었다. 이를 위하여 본 발명자들은 고유전막을 형성하기 전에 하부 전극에 흡착되는 불순물을 줄이기 위하여 하부 전극의 전처리를 수행하였다.
도 4는 본 발명에 의하여 하부 전극의 전처리 유무에 따른 누설 전류를 도시한 그래프이다.
구체적으로, 도 4는 로디윰막(Ru, 하부 전극)/BST막(고유전막)/로디윰막(상부전극)의 누설전류특성을 나타낸다. 상기 하부 전극은 산소 라디칼, 예컨대 오존을 이용하여 전처리한 경우(참조부호 a)와 그렇지 않은 경우(참조부호 b)이다. 오존을 이용한 상기 하부 전극의 전처리는 350℃에서 5분간 10의 오존 농도로 수행하였다.
도 4에 보듯이, 오존으로 하부 전극을 전처리 하지 않은 경우는 1.0V에서 5x10-3A/cm2의 누설전류를 나타내는데 반하여, 오존으로 하부 전극을 전처리한 경우는 1.0V에서 1x10-5A/cm2로 약 1/100 가량 누설전류가 줄어든다. 따라서, 하부 전극을 오존으로 전처리할 경우 잔류 불순물을 줄여 커패시터의 누설전류 특성을 개선할 수 있음을 알 수 있다.
또한, 본 발명자들은 650℃ 이상의 고온 환원성 분위기, 예컨대 질소 분위기에서 결정화 열처리와 상부 전극 형성을 동시에 수행할 경우 BST막 내에 산소 공공(vacancy) 형성이 용이하고 상부 전극인 Pt의 미그레이션(migration)으로 인하여 BST막이 스트레스를 받아 누설 전류가 증가함을 알게 되었다. 이를 해결하기 위하여, 상부 전극 형성 시에 산소를 첨가하여 보았다.
도 5는 본 발명에 의하여 상부 전극 증착시 산소의 첨가 유무에 따른 누설 전류를 도시한 그래프이다.
구체적으로, 도 5는 Pt막(하부 전극)/BST막(고유전막)/Pt막(상부 전극)의 누설전류 특성을 나타낸다. 상기 상부 전극은 BST막의 결정화를 위하여 650℃의 환원성 분위기인 N2분위기에서 증착 할 때 산소를 첨가한 경우(참조부호 a로 표시) 및 산소를 첨가하지 않은 경우(참조부호 b로 표시)이다. 도 5에 보듯이 산소를 첨가하지 않은 경우는 누설전류가 1.0V에서 5x10-3A/cm2를 나타내나, 산소를 첨가한 조건에서는 누설전류가 1.0V에서 2x10-6A/cm2를 나타내 약 1000배 작음을 알 수 있다. 이와 같이 상부 전극 증착시 산소를 첨가할 경우 누설 전류가 작게 되는 것은 상부 전극이 PtO로 되어 상부 전극에 포함되어 있는 산소가 BST막 내의 산소 공공의 형성을 막아주고 동시에 질소 열처리시 상부 전극의 Pt가 미그레이션 되는 현상을 줄이기 때문이다.
더욱이, 상부 전극 형성시 산소를 첨가할 때 보다 상부 전극 증착 후 산소 라디칼, 예컨대 오존이 포함된 분위기에서 어닐링할 경우 PtO 상부 전극의 형성이 용이하고 결합도 강하게 할 수 있다. 특히, 상부 전극의 두께를 얇게 증착한 후 산소 라디칼이 포함된 분위기에서 어닐링할 경우 BST막의 결정화 온도를 줄일 수 있고, BST막과 상부 전극과의 계면 특성을 향상시킬 수 있고, 환원성 분위기에서 어닐링할 경우 상부 전극의 Pt 미그레이션을 줄일 수 있다.
상술한 도 1 내지 도 5를 고려하여 볼 때, 하부 전극의 전처리, 고유전막 형성 후 오존 어닐 또는 플라즈마 어닐의 후처리를 수행하면 하부 전극 상에 또는 고유전막 내에 잔류하는 탄소를 줄일 수 있어 누설 전류값을 낮게 할 수 있다. 또한, 상부 전극 형성 후에 오존 어닐을 수행하면 고유전막 내에 산소 공공의 형성을 억제하여 누설전류를 낮게 할 수 있다. 또한, 하부 전극 상에 또는 유전막 상에 흡착하는 불순물, 예컨대 CO2, C 등을 줄일 수 있으면 누설 전류값을 더 낮게 할 수 있다. 이를 위하여, 본 발명자들은 하부 전극이나 고유전막이 형성된 반도체 기판을 대기 중에 노출시키지 않아 불순물 흡착을 방지할 수 있고 상기 하부 전극 전처리, 고유전막 후처리, 상부 전극 후처리 등을 수행할 수 있는 박막 형성 장치를 개발하였다.
이하에서, 설명되는 본 발명의 박막 형성 장치의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 그리고, 본 명세서에서 "인시츄(in-situ)"라는 용어는 하나의 장비에서 다른 장비로 이동하지 않고 공정을 진행하는 것을 의미한다.
제1 실시예
도 6은 본 발명의 제1 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다.
구체적으로, 본 발명의 제1 실시예에 의한 박막 형성 장치는 반도체 웨이퍼(1, 반도체 기판)가 로딩된 카세트(3)가 위치하는 로드락 챔버(5, loadlock chamber)와, 상기 로드락 챔버(5)에 연결되어 상기 반도체 웨이퍼(1)를 로딩 및 언로딩할 수 있는 수단, 예컨대 로봇 암(7)을 구비하는 트랜스퍼 챔버(9)와, 상기 트랜스퍼 챔버(9)에 연결된 다기능 챔버(11)와, 상기 다기능 챔버(11)에 연결된 어닐 수단, 예컨대 산소 라디칼을 발생시킬 수 있는 오존 발생기 또는 플라즈마 발생기를 구비한다.
특히, 상기 다기능 챔버(11)는 고유전막을 증착할 수 있을 뿐만 아니라 오존 발생기 혹은 플라즈마 발생기와 같은 어닐 수단이 연결되어 있기 때문에 산소 라디칼이 포함된 오존이나 플라즈마로 하부 전극 전처리를 수행하거나, 고유전막 후처리를 수행하거나, 상부 전극 후처리를 수행할 수 있다. 또한, 다기능 챔버를 이용하면 반도체 웨이퍼의 로딩/언로딩, 예열 및 냉각에 필요한 시간을 줄일 수 있고 반도체 웨이퍼가 개개의 챔버로 이동하는 데 필요한 시간을 단축할 수 있어 반도체 소자 제조 비용이 절감된다. 또한, 트랜스퍼 챔버를 공동으로 사용함에 따른 장비 가격 및 클린룸 면적의 효율화를 얻을 수 있다.
여기서, 도 7 및 도 8을 참조하여 오존 발생기 또는 플라즈마 발생기로 구성된 어닐 수단과 연결된 다기능 챔버를 상세하게 설명한다. 도 7 및 도 8은 오존 어닐이 가능한 다기능 챔버와 플라즈마 어닐이 가능한 다기능 챔버를 분리하여 도시하였으나, 하나로 통합하여 오존 어닐과 플라즈마 어닐을 모두 가능한 다기능 챔버를 구현할 수 도 있다.
도 7은 도 6의 오존 발생기와 연결된 다기능 챔버의 일 예를 개략적으로 도시한 도면이다.
도 7을 참조하면, 다기능 챔버(11)의 상부에는 고유전막, 예컨대 BST막을 증착하기 위한 유기 소스(17), 예컨대 Ba(THD)2, Sr(THD)2및 Ti(THD)2(O-i-C3H7)2용액을 공급할 수 있는 소스 공급 장치(17, 19, 21, 23)를 구비한다. 상기 소스 공급 장치(17, 19, 21, 23)는 액체 유기 소스를 정량화 할 수 있는 액체 정량 장치(19)와, 상기 액체 정량 장치(19)에 연결되어 상기 액체 유기 소스를 기화시킬 수 있는 기화기(21)와, 상기 기화기(21)로부터의 나오는 유기 소스를 이송할 수 있도록 이송 가스, 예컨대 아르곤 가스가 배출되는 이송 가스 소스(23)로 이루어진다. 본 실시예에서 기화기는 하나로 구성하였으나 1 내지 3개로 구성할 수 도 있다. 이렇게 기화된 소스 가스는 소스 분사 장치(25), 예컨대 샤워 헤드를 통하여 다기능 챔버(11) 내로 균일하게 분사된다. 상기 유기 소스를 녹이기 위한 용매로는 THF(tetra Hydro Furan), n-butyl acetate, aceton, alcohol 등을 이용한다. 그리고, 상기 다기능 챔버(11)에는 상기 기화된 소스 가스와 반응시켜 고유전막을 형성할 수 있는 산화 가스 소스(22)가 연결되어 있다. 본 실시예에서, BST막을 예로 들었으나, Ta2O5막을 형성할 경우 소스는 Ta(O-C2H5)5로 구성할 수 있다.
그리고, 상기 다기능 챔버(11)의 하부는 인입부(24)를 통하여 로딩된 반도체 웨이퍼(27, 반도체 기판)가 놓이는 지지대(28)와, 상기 반도체 웨이퍼를 300∼700℃의 온도로 조절할 수 있는 히터(29)가 포함되어 있다. 상기 히터(29)는 고유전막의 증착 온도와 전후처리의 온도가 다른 경우에 빠르게 온도를 올리고 내릴 수 있는 램프 형태로 구성한다.
그리고, 상기 다기능 챔버(11)에는 산소 라디칼이 포함된 분위기의 어닐 공정을 위해서 오존을 발생시키는 오존 발생기(15)가 연결되어 있다. 상기 오존 발생기(15)에서는 산소와 질소의 혼합 가스를 입력가스를 이용하여 오존을 발생시킨다. 상기 입력가스의 양, 입력가스중에서 질소의 양 및 오존 농도는 각각 1000sccm∼10slm, 1∼30, 0.1∼10 vol로 조절한다. 그리고, 발생된 오존은 다기능 챔버(11)로 유입시켜 어닐 공정을 수행한다. 또한, 사용된 오존 함유 가스는 다기능 챔버의 배기단에 설치된 오존 제거 장치(31), 펌프(33) 및 가스 스크러버(35)를 통하여 오존이 제거되어 최종적으로 외부로 배출된다. 상기 펌프는 상기 다기능 챔버의 압력을 0.1∼10torr의 범위에서 조절할 수 있다.
그리고, 오존 어닐시에 반도체 웨이퍼 상부, 즉 샤워 헤드의 하단부에 오존 어닐 효과를 높이기 위하여 자외선 램프(도시 안됨)를 추가로 설치할 수 도 있다. 그리고, 다기능 챔버(11)의 외벽을 세정하기 위한 세정 가스, 예컨대 ClF3를 공급하기 위한 세정 가스 소스(37)가 다기능 챔버(11)에 연결되어 있다.
도 8은 도 5의 플라즈마 발생기에 연결된 다기능 챔버의 일 예를 개략적으로 도시한 도면이다. 도 8은 플라즈마 발생기를 중심으로 도시하였고, 다기능 챔버는 도 6과 동일하다. 그리고, 도 8의 플라즈마 발생기는 ECR 플라즈마를 설명하였으나 다른 플라즈마, 예컨대 13.56 MHz의 RF 플라즈마를 사용하여도 무방하다.
도 8을 참조하면, 다기능 챔버(11)는 2.54GHz의 마이크로파를 이용하는 ECR 플라즈마를 발생시키는 플라즈마 발생기와 연결되어 있다. 상기 플라즈마 발생기는 발생된 마이크로 파를 가이드 하는 웨이브 가이드(43)와, 마그네트 코일(45) 및 플라즈마 가스 소스(47)를 포함한다. 상기 플라즈마 가스 소스(47)로부터는 O2, NH3, Ar, N2또는 N2O와 같은 가스가 배출되어 마그네틱 코일(45) 사이에서 O2, NH3, Ar, N2또는 N2O의 플라즈마가 발생된다. 이렇게 발생된 플라즈마는 다기능 챔버(11)에 유입된다.
제2 실시예
도 9는 본 발명의 제2 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제2 실시예는 제1 실시예의 다기능 챔버(11)에 전극을 증착할 수 있는 전극 증착 챔버(51)를 포함한 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제2 실시예에 의한 박막 형성 장치는 하부 전극 전처리, 고유전막 증착, 고유전막 후처리 및 상부 전극 후처리가 가능한 다기능 챔버(11)와, 전극을 증착할 수 있는 전극 증착 챔버(51)를 구비한다. 따라서, 제1 실시예에 의한 효과뿐만 아니라 고유전막 후처리 후에 대기 중에 노출됨이 없이 인시츄로 상부 전극을 증착할 수 있고, 하부 전극 형성부터 상부 전극 후처리까지 인시츄로 진행할 수 있다. 그러므로, 고유전막 내 및 고유전막 상에 잔류 불순물의 발생을 억제하고 고유전막 내에 공공 형성을 억제시켜 누설 전류를 획기적으로 감소시킬 수 있다. 여기서, 도 9를 참조하여 전극 증착 챔버를 설명한다.
도 10은 도 9의 전극 증착 챔버의 일 예를 개략적으로 도시한 도면이다.
구체적으로, 전극 증착 챔버(51)는 유전막의 전극으로 형성될 도전성 물질을 증착할 수 있는 챔버로써 도 6의 다기능 챔버와 유사하게 구성된다. 즉, 전극 증착 챔버(51)는 Ru와 같은 전극을 형성하기 위한 유기 소스(53), 예컨대 bis(etchycyclopentadian)[Ru(EtCp)2], Ru(THD)3(THD: Tetramethyl heptadionate)를 용매에 녹인 용액을 액체 소스 정량 장치(55)를 통해 기화기(57)에서 기화시킨다. 이렇게 기화된 소스 가스는 이송 가스 소스(59)로부터 나오는 이송 가스, 예컨대 아르곤 가스를 이용하여 소스 분사 장치(61), 예컨대 샤워 헤드를 통과시켜 전극 증착 챔버(51)로 균일하게 입사시킨다.
그리고, 상기 전극 증착 챔버(51)에는 인입부(63)를 통하여 지지대(64)에 로딩된 반도체 웨이퍼(65, 반도체 기판)를 300∼600℃의 온도로 조절할 수 있는 히터(67)와 0.1∼10Torr의 압력을 조절할 수 있는 펌프(69)를 구비한다. 그리고, 전극 증착 챔버(51) 벽에 증착된 증착물질을 세정할 수 있는 세정 가스, ClF3 가스를 공급할 수 있는 세정 가스 소스(70)가 전극 증착 챔버(51)에 연결되어 있다. 본 실시예에서는 전극으로써 Ru막을 예로 들어 설명하였으나, 백금족 금속, 백금족 금속의 산화물, 금속 질화물 또는 내열성 금속을 증착할 수 있다.
제3 실시예
도 11은 본 발명의 제3 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제3 실시예는 제2 실시예의 다기능 챔버(11) 및 전극 증착 챔버(51)에다 결정화 어닐 챔버(71)가 더 포함된 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제3 실시예에 의한 박막 형성 장치는 하부 전극 전처리, 고유전막 증착, 고유전막 후처리 및 상부 전극 후처리가 가능한 다기능 챔버(11)와, 전극을 증착할 수 있는 전극 증착 챔버(51)와, 비정질 상태로 증착된 유전막을 결정화 온도 이상에서 어닐하여 결정화시키는 결정화 어닐 챔버(71)를 포함한다. 상기 결정화 어닐 챔버(71)는 온도의 상승 및 하강을 빨리 할 수 있는 급속 가열식 로 또는 통상의 핫월식의 매엽식 노로 구성한다. 상기 결정화 어닐 챔버(71)는 300∼900℃의 기판 온도, 0.1∼760 Torr의 압력, 산화성 분위기 또는 비산화성 분위기의 조절이 가능하다. 따라서, 본 발명의 제3 실시예에 의하면 제2 실시예에 의한 효과뿐만 아니라 상부 전극 증착 전 또는 후에 결정화 어닐을 인시츄로 수행하여 누설전류를 감소시킬 수 있다.
제4 실시예
도 12는 본 발명의 제4 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제4 실시예는 제2 실시예의 다기능 챔버(11)를 유전막 증착 챔버(73)로 한정한 것을 제외하고는 동일하다. 상기 유전막 증착 챔버(73)는 다기능 챔버(11)와는 구조적으로 동일하게 구성한다.
구체적으로, 본 발명의 제4 실시예에 의한 박막 형성 장치는 고유전막 증착, 고유전막 후처리 및 상부 전극 후처리가 가능한 유전막 증착 챔버(73)와, 전극을 증착할 수 있는 전극 증착 챔버(51)를 구비한다. 따라서, 본 발명의 제4 실시예에 의하면 고유전막 후처리 후에 대기 중에 노출됨이 없이 인시츄로 상부 전극을 증착할 수 있으며, 또, 하부 전극 형성부터 상부 전극 후처리까지도 인시츄로 수행할 수 있다. 그러므로, 고유전막 내 혹은 하부 전극 상에 수분, 탄소 등의 잔류 불순물이 흡착되는 것을 방지하고 고유전막 내에 산소 공공을 줄여 누설전류를 감소시킬 수 있다.
제5 실시예
도 13은 본 발명의 제5 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제5 실시예는 제4 실시예에 결정화 어닐 챔버(71)가 포함한 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제5 실시예에 의한 박막 형성 장치는 고유전막 증착, 고유전막 후처리 및 상부 전극 후처리를 할 수 있는 유전막 증착 챔버(73)와, 전극을 증착할 수 있는 전극 증착 챔버(51)와, 비정질 상태로 증착된 유전막을 어닐하여 결정화시키는 결정화 어닐 챔버(71)를 포함한다. 결정화 어닐 챔버(71)는 온도의 상승 및 하강을 빨리 할 수 있는 급속 가열식 로 또는 통상의 핫월식의 매엽식 노로 구성한다. 상기 결정화 어닐 챔버(71)는 400∼900℃의 기판 온도, 0.1∼760Torr의 압력, 산화성 분위기 및 비산화성 분위기 조절이 가능하게 구성한다. 따라서, 본 발명의 제5 실시예에 의하면, 제4 실시예에 의한 효과뿐만 아니라 하부 전극 증착 전 또는 후에 결정화 어닐을 수행하여 누설전류를 감소시킬 수 있다.
제6 실시예
도 14는 본 발명의 제6 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제6 실시예는 제4 실시예에 전극 전처리를 수행할 수 있는 전처리 챔버(77)를 포함한 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제6 실시예에 의한 박막 형성 장치는 고유전막 증착, 고유전막 후처리 및 상부 전극 후처리를 할 수 있는 유전막 증착 챔버(73)와, 전극을 증착할 수 있는 전극 증착 챔버(51)와, 하부 전극을 전처리 할 수 있는 전처리 챔버(77)를 포함한다. 따라서, 본 발명의 제6 실시예에 의하면, 제4 실시예의 효과뿐만 아니라 전극을 전처리한 후 고유전막 증착 및 후처리를 인시츄로 수행하여 누설전류를 감소시킬 수 있다.
제7 실시예
도 15는 본 발명의 제7 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제7 실시예는 제5 실시예의 결정화 어닐 챔버(71)에 오존 발생기 또는 플라즈마 발생기와 같은 어닐 수단(13)을 연결하고, 유전막 증착 챔버(73)에서는 어닐 수단을 제거한 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제7 실시예에 의한 박막 형성 장치는 유전막을 증착할 수 있는 유전막 증착 챔버(73)와, 전극을 증착할 수 있는 전극 증착 챔버(51)와, 비정질 상태로 증착된 유전막을 어닐하여 결정화시키는 결정화 어닐 챔버(71)와, 상기 결정화 어닐 챔버(71)에 연결된 오존 발생기 또는 플라즈마 발생기의 어닐 수단(13)을 포함한다. 상기 결정화 어닐 챔버는 상부 전극 후처리도 수행할 수 있다. 따라서, 유전막 증착 후처리와 결정화 어닐을 한 챔버에서 수행하고 대기 중에 노출됨이 없이 인시츄로 상부 전극을 증착할 수 있고, 또 하부 전극부터 상부 전극 후처리도 인시츄로 형성할 수 있다. 그러므로, 고유전막 내에 또는 상에 수분, 탄소 등의 잔류 불순물의 발생을 억제하고 고유전막 내에 산소 공공의 형성을 억제시켜 누설전류를 감소시킬 수 있다.
제8 실시예
도 16은 본 발명의 제8 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제8 실시예는 제5 실시예에 냉각 챔버(79)가 더 포함된 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제8 실시예에 의한 박막 형성 장치는 냉각챔버(79)를 포함한다. 냉각 챔버(79)는 도전막 증착 후 혹은 어닐 후에 고온으로 유지되고 있는 기판이 카세트로 들어가기 전에 미리 냉각함으로써 기판 냉각에 필요한 지체 시간을 줄이는 역할을 한다. 본 실시예에서, 상기 냉각 챔버만을 구성하였으나 예열 챔버(도시 안함)를 더 구성할 수 도 있다. 예열 챔버는 유전막 증착 전에 기판 온도를 유전막 증착 온도 부근으로 예열함으로써 유전막 증착 챔버(73)에서 기판의 온도의 안정화 시간을 줄이는 역할을 한다.
제9 실시예
도 17은 본 발명의 제9 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제9 실시예는 제4 실시예의 유전막 증착 챔버에서 어닐 수단을 제거하고, 유전막 후처리 챔버 및 이에 연결된 어닐 수단을 포함하는 것을 제외하고는 동일하다.
구체적으로, 제9 실시예에 의한 박막 형성 장치는 유전막을 증착할 수 있는 유전막 증착 챔버(73)와, 상기 유전막을 후처리 할 수 있는 유전막 후처리 챔버(81)와, 상기 유전막 후처리 챔버(81)에 연결된 오존 발생기 또는 플라즈마 발생기와 같은 어닐 수단(13)과, 전극을 증착할 수 있는 전극 증착 챔버(51)를 구비한다. 상기 유전막 후처리 챔버(81)는 상부 전극 후처리도 가능하다.
따라서, 본 발명의 제9 실시예에 의한 박막 형성 장치는 고유전막 증착 및 후처리를 인시츄로 수행할 수 있고, 하부 전극에서 상부 전극까지도 인시츄로 형성할 수 있어 커패시터의 누설전류를 감소시킬 수 있다.
제10 실시예
도 18은 본 발명의 제10 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제10 실시예는 제9 실시예에다 전극 전처리 챔버(77)를 구성한 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제10 실시예에 의한 박막 형성 장치는 하부 전극 형성후 전처리 할 수 있는 전극 전처리 챔버(77)를 구비한다. 따라서, 제9 실시예에 의한 효과 외에 고유전막 증착 전에 하부 전극을 전처리하여 하부 전극 상에 존재하는 탄소 및 결함 등을 제거함으로써 커패시터의 누설전류를 감소시킬 수 있다.
제11 실시예
도 19는 본 발명의 제11 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제11 실시예는 제9 실시예에 결정화 어닐 챔버(71)가 포함된 것을 제외하고는 동일하다.
구체적으로, 본 발명의 제11 실시예에 의한 박막 형성 장치는 결정화 어닐 챔버(71)를 구비한다. 따라서, 제9 실시예에 의한 효과뿐만 아니라 비정질의 고유전막 증착 후에 결정화 어닐 챔버에서 결정화 어닐을 수행하여 커패시터의 누설전류를 감소시킬 수 있다.
제12 실시예
도 20은 본 발명의 제12 실시예에 의한 박막 형성 장치를 도시한 개략적으로 도시한 평면도이다. 본 발명의 제12 실시예는 제10 실시예 및 제11 실시예에 예열챔버(81) 및 냉각 챔버(79)가 더 포함된 것을 제외하고는 동일하다.
구체적으로, 제12 실시예에 의한 박막 형성 장치는 예열 혹은 냉각시키는 예열 챔버(81) 및 냉각 챔버(79)가 포함되어 있다. 예열 챔버(81)는 유전막 증착 전에 기판 온도를 유전막 증착 온도 부근으로 예열함으로써 유전막 증착 챔버(73)에서 기판의 온도의 안정화 시간을 줄이는 역할을 한다. 또 냉각 챔버(79)는 도전막 증착후 혹은 어닐 후에 고온으로 유지되고 있는 기판이 카세트로 들어가기 전에 미리 냉각함으로써 기판 냉각에 필요한 지체 시간을 줄이는 역할을 한다.
이하에서는 상기 본 발명의 박막 형성 장치를 이용하여 반도체 소자의 커패시터를 제조하는 방법을 도 21 내지 도 29를 이용하여 설명한다. 하기 실시예들은 본 발명의 박막 형성 장치를 이용하여 커패시터를 제조할 수 있는 다양한 예중 그 일부로써 변경할 수 있다. 그리고, 하기 실시예에서 참조부호 a는 본 발명의 박막 형성 장치의 한 챔버에서 수행할 수 있는 것을 나타나며, 참조부호 b는 본 발명의 박막 형성 장치에서 인시츄로 수행할 수 있는 공정을 나타낸다. 또한, 커패시터에 있어서 하부 전극 형성 공정, 유전막 증착 공정, 상부 전극 증착 공정을 필수 공정이며, 나머지 공정들은 필요에 따라서 수행할 수도 있고 그렇지 않을 수도 있다.
도 21은 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제1 실시예를 설명하기 위한 흐름도이다. 즉, 제1 실시예는 하부 전극 전처리, 유전막 증착 및 유전막 후처리는 다기능 챔버에서 수행하고, 하부 전극 전처리에서부터 상부 전극 증착까지는 인시츄로 수행한다.
구체적으로, 반도체 기판(반도체 웨이퍼) 상에 50∼10000Å의 두께로 커패시터의 하부 전극을 형성한다(스텝 101). 상기 하부 전극은 백금족 금속, RuO2, IrO2,(Ba,Sr)RuO3등의 백금족 금속의 산화물, 금속 질화물 또는 내열성 금속을 이용할 수 있다. 그런데, 하부 전극으로는 Pt, Ru, Ir과 같은 백금족 금속이 바람직하며, 스퍼터링법, 유기화학기상증착법 또는 전기 도금법 등을 이용하여 형성할 수 있다.
이어서, 하부 전극이 형성된 기판을 다기능 챔버에서 주입시켜 산소 라디칼이 포함된 분위기, 예컨대 오존 분위기 또는 플라즈마 분위기에서 하부 전극을 전처리한다(스텝 103).
상기 하부 전극 전처리를 오존 분위기를 이용하는 경우, 기판 온도는 상온∼700℃, 바람직하게는 300∼450℃ 및 오존농도는 0.1∼10 VOl에서 약 5분 정도 진행한다. 더욱이, 상기 오존 어닐시 자외선 광을 더 조사할 수 도 있다. 상기 하부 전극 전처리를 플라즈마 분위기를 사용할 경우 N2O, O2, NH3, Ar, N2의 ECR 혹은 RF 플라즈마 분위기를 이용하고 상온∼500℃의 기판 온도, 0.1∼10Torr의 챔버 압력 조건에서 수행한다. 본 실시예에서는 N2O 가스를 이용한 ECR 플라즈마를 사용하며, 200℃의 기판 온도에서 1∼10분의 조건으로 실시하였다.
다음에, 다기능 챔버에서 상기 하부 전극 상에 고유전막, 예컨대 BST막을 100∼500Å의 두께로 화학기상증착법 또는 스퍼터링법으로 증착한다(스텝 105). 상기 고유전막으로 BST막을 유기금속화학기상증착법으로 형성하는 경우, Ba(THD)2,Sr(THD)2, Ti(THD)2를 기본으로 하는 유기 소스와 O2와 N2O의 혼합가스를 산화가스로 하여 400∼600℃의 기판 온도, 1∼10torr 압력 조건에서 형성한다.
다음에, 다기능 챔버에서 유전막 후처리 공정을 실시한다(스텝 107). 상기 유전막 후처리시 조건은 상기 하부 전극 전처리 조건과 동일하게 산소 라디칼이 포함된 분위기 또는 플라즈마 분위기에서 수행한다. 더욱이, 상기 유전막 후처리 효과를 더하기 위해 유전막 증착 및 후처리 단계를 n회 반복할 수 도 있다. 이때, 한 사이클로 증착되는 고유전막의 두께는 20∼200Å이 바람직하다. 이를 통하여 유전막 증착시에 포함되는 탄소 등의 불순물을 효과적으로 제거할 수 있다.
다음에, 후처리가 완료된 반도체 기판을 전극 증착 챔버로 이동시켜 후처리된 유전막 상에 상부 전극을 50∼3000Å의 두께로 증착한다(스텝 109). 상기 상부 전극은 하부 전극과 동일한 물질을 이용하여 스퍼터링법 또는 유기금속화학기상증착법(MOCVD)으로 형성한다. 예컨대, MOCVD법으로 Ru를 증착하는 경우, Ru(EtCp)2를 소스로 하여 기판온도 150∼500℃, 챔버 압력이 0.1∼10Torr의 조건에서 Ru를 증착할 수 있다.
다음에, 상부 전극이 증착된 반도체 기판을 결정화 챔버로 이동시켜 결정화 어닐을 수행한다(스텝 111). 상기 결정화 어닐은 BST막을 500∼800℃, 산화성 혹은 비산화성 분위기의 0.1∼10Torr의 챔버 압력에서 실시한다. Ru를 BST의 전극으로 사용할 경우는 산소가 함유된 Ru는 산화되므로, 산소를 적은 양 포함하거나 비산화성의 분위기가 적당하며, Pt의 경우는 산소가 1∼10에 포함된 산소와 질소의 혼합가스가 적당하다. 결정화 어닐시간은 어닐온도가 낮을수록 길어지나 750℃의 어닐온도에서 30초 내지 30분이 적당하다. 그리고, 커패시터 형성시의 어닐이 다른 소자의 특성에 미치는 영향을 줄이기 위하여 RTA(rapid thermal annealing) 공정을 사용한다.
도 22 및 도 23은 각각 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제2 실시예 및 제3 실시예를 설명하기 위한 흐름도이다.
구체적으로, 도 22의 제2 실시예는 하부 전극 전처리에서부터 결정화 어닐까지 본 발명의 박막 형성 장치에서 인시츄로 수행하는 것을 제외하고는 제1 실시예와 동일하다. 그리고, 도 23의 제3 실시예는 하부 전극 전처리에서 상부 전극 증착까지 본 발명의 박막 형성 장치에서 인시츄로 진행하고 결정화 어닐을 수행하지 않은 것을 제외하고는 제1 실시예와 동일하다.
도 24 및 도 25는 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제4 실시예 및 제 5 실시예를 설명하기 위한 흐름도이다.
구체적으로, 제4 실시예는 결정화 어닐을 상부 전극 증착 전에 수행하고 유전막 후처리 및 결정화 어닐은 하나의 챔버에서 수행하며, 하부 전극 전처리부터 상부 전극 증착까지 본 발명의 박막 형성 장치에서 인시츄로 진행하는 것을 제외하고는 상기 제1 실시예와 동일하다. 그리고, 도 25의 제5 실시예는 하부 전극 전처리 공정을 생략하는 것을 제외하고는 제4 실시예와 동일하다.
도 26 및 도 27은 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제6 실시예 및 제7 실시예를 설명하기 위한 흐름도이다.
구체적으로, 제6 실시예는 유전막 증착 전에 기판 예열 공정(스텝 113)을 포함하고 상부 전극 증착후에는 결정화 어닐 및 기판 냉각 공정(스텝 115)을 포함한다. 상기 예열 공정은 5분 이내로 그 다음 단계의 공정조건 온도에 도달될 수 있도록 하고, 냉각은 5분 이내 상온으로 기판온도가 냉각될 수 있도록 한다. 그리고, 기판 예열 공정부터 기판 냉각 공정까지 인시츄로 진행하고 유전막 증착 및 유전막 후처리는 하나의 챔버에서 수행한다. 이외에는 제1 실시예와 동일하다. 그리고, 도 27의 제7 실시예는 하부 전극 형성부터 결정화 어닐까지 인시츄로 진행하는 것을 제외하고는 제1 실시예와 동일하다.
도 28은 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제8 실시예를 설명하기 위한 흐름도이다.
구체적으로, 제8 실시예는 제3 실시예와 비교하여 하부 전극을 전처리하지 않고 상부 전극을 형성한 것을 제외하고는 동일하다. 제3 실시예와 같이 하부 전극 형성부터 상부 전극 증착까지 동일하게 수행한다. 이어서, 상기 상부 전극이 형성된 반도체 기판을 후처리한다(스텝 117) 상기 상부 전극의 후처리는 다기능 챔버에서 산소 라디칼이 포함된 분위기, 예컨대 오존 분위기, 기판 온도는 200∼6000℃, 오존농도는 0.1∼10 VOl에서 약 30초 내지 30분으로 수행한다. 그리고, 상부 전극의 후처리시 자외선을 기판에 쬐어줄 수 도 있다. 이렇게 하면 상술한 바와 같이 커패시터의 누설 전류를 낮게 가져 갈 수 있다.
도 29는 본 발명에 의한 반도체 소자의 커패시터 제조방법의 제9 실시예를 설명하기 위한 흐름도이다.
구체적으로, 제8 실시예는 제8 실시예와 비교하여 상부 전극을 두 번에 나누어서 형성한 것을 제외하고는 동일하다. 먼저, 제8 실시예와 같이 하부 전극 형성 및 유전막을 형성한 후 제1 상부 전극을 증착한다(스텝 119). 제1 상부 전극은 산소 라디칼이 통과할 수 있도록 50∼1000Å의 두께로 형성한다. 이어서, 상기 제8 실시예와 동일한 조건으로 제1 상부 전극을 후처리한다(스텝 121). 계속하여, 상기 후처리된 제1 상부 전극 상에 제2 상부 전극을 50∼3000Å의 두께로 형성한다(스텝 123). 이렇게 하면 상술한 바와 같이 커패시터의 누설 전류를 낮게 가져 갈 수 있고, 전체 상부 전극의 두께를 증가시킬 수 있다.
도 30은 도 28에 도시한 제8 실시예를 실제의 반도체 소자의 커패시터의 제조에 적용하는 것을 설명하기 위한 도면이다.
구체적으로, 필드 절연막(103)에 의하여 한정된 반도체 기판(101)의 액티브 영역에 통상적인 방법으로 소오스 영역(105), 드레인 영역(107) 및 게이트 산화막(109)을 게재한 게이트 전극(111)으로 구성된 트랜지스터가 형성되어 있다. 그리고, 상기 드레인 영역(107)에는 비트 라인(113)과 상기 소오스 영역(109)에는 층간절연막(115) 내의 콘택홀에 형성된 플러그(117) 및 배리어 금속막(119)을 통하여 연결되는 하부 전극(121)이 형성되어 있다. 상기 하부 전극(121)은 50∼10000Å의 두께로 백금족 금속, 백금족 금속의 산화물, 금속 질화물 또는 내열성 금속 등을 스퍼터링법, 유기화학기상증착법 또는 전기 도금법 등을 이용하여 형성한다.
그리고, 상기 하부 전극(121) 상에 유전막(123) 및 상부 전극(125)이 형성되어 있다. 상기 유전막(123)은 상술한 바와 같이 고유전막, 예컨대 BST, Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3(STO), PbZrTiO3(PZT), SrBi2Ta2O9(SBT), (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12로 형성한다. 그리고, 상기 상부 전극(125)은 상기 하부 전극(121)과 동일한 방법으로 동일한 물질로 형성된다.
그리고, 상술한 바와 같이 상기 상부 전극의 전면에 산소 라디칼이 포함된 분위기, 예컨대 오존 분위기에서 후처리(127)를 수행함으로써 상술한 바와 같이 커패시터의 누설 전류를 낮게 가져 갈 수 있다. 더욱이, 상기 제9 실시예와 같이 후처리된 상부 전극(125) 상에 제2 상부 전극을 형성하여 전체 상부 전극의 두께를 증가시킬 수 도 있다.
상술한 바와 같이 본 발명에 의하면, 하부 전극 형성 후 오존이나 플라즈마 어닐로 전처리하거나, 고유전막 형성 후 오존 어닐 또는 플라즈마 어닐의 후처리를 수행하면 하부 전극 상에 또는 고유전막 내에 잔류하는 불순물을 줄일 수 있어 누설 전류를 낮게 할 수 있다. 또한, 본 발명은 상부 전극 형성후 오존 어닐을 수행하면 고유전막 내에 산소 공공의 형성을 줄여 누설 전류를 낮게 할 수 있다. 또한, 본 발명의 박막 형성 장치는 하부 전극이나 고유전막이 형성된 반도체 기판을 대기 중에 노출시키지 않아 불순물 흡착을 방지하여 누설 전류를 낮게 할 수 있다.

Claims (41)

  1. 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버;
    상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버;
    상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 다기능 챔버; 및
    상기 다기능 챔버에 연결된 어닐 수단을 포함하여 상기 다기능 챔버에서 하부 전극 전처리, 상기 유전막 후처리 및 상부 전극 후처리를 수행할 수 있는 것을 특징으로 하는 박막 형성 장치.
  2. 제1항에 있어서, 상기 어닐 수단은 오존 발생기 또는 플라즈마 발생기인 것을 특징으로 하는 박막 형성 장치.
  3. 제1항에 있어서, 상기 유전막은 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3, (Ba,Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12중에서 어느 하나인 것을 특징으로 하는 박막 형성 장치.
  4. 제1항에 있어서, 상기 다기능 챔버의 하부는 반도체 웨이퍼가 위치하는 지지대와 그 아래에 히터가 설치되어 있고, 상기 다기능 챔버의 상부는 소스 공급 장치로부터 공급된 액체 유기 소스를 균일하게 분사할 수 있는 소스 분사 장치가 설치되어 있는 것을 특징으로 하는 박막 형성 장치.
  5. 제4항에 있어서, 상기 소스 공급 장치는 액체 유기 소스를 정량화 할 수 있는 액체 정량 장치와, 상기 액체 정량 장치에 연결되어 상기 액체 소스를 기화시킬 수 있는 기화기와, 상기 기화기로부터의 나오는 유기 소스를 이송하는 이송 가스 소스로 이루어지는 것을 특징으로 하는 박막 형성 장치.
  6. 제5항에 있어서, 상기 기화기는 1 내지 3개로 구성하는 것을 특징으로 하는 박막 형성 장치.
  7. 제2항에 있어서, 상기 다기능 챔버에 오존 발생기가 연결되어 있는 경우 상기 다기능 챔버의 배기단에는 오존 제거 장치가 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  8. 제2항에 있어서, 상기 플라즈마 발생기는 RF 혹은 ECR 플라즈마 발생기인 것을 특징으로 하는 박막 형성 장치.
  9. 제2항에 있어서, 상기 플라즈마 발생기는 NH3, O2,N2O, Ar 또는 N2의 플라즈마를 발생시킬 수 있는 것을 특징으로 하는 박막 형성 장치.
  10. 제1항에 있어서, 상기 다기능 챔버는 벽면에 증착된 유전막을 제거하기 위한 세정 가스 공급 장치가 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  11. 제1항에 있어서, 상기 트랜스퍼 챔버에는 전극 증착 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  12. 제11항에 있어서, 상기 트랜스퍼 챔버에는 결정화 어닐 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  13. 제11에 있어서, 상기 트랜스퍼 챔버에는 전처리 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  14. 제11항에 있어서, 상기 트랜스퍼 챔버에는 냉각 및 예열 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  15. 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버;
    상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버;
    상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 유전막 증착 챔버;
    상기 트랜스퍼 챔버에 연결된 전극 증착 챔버;
    상기 트랜스퍼 챔버에 연결된 결정화 어닐 챔버; 및
    상기 결정화 어닐 챔버에 연결된 어닐 수단을 포함하여 상기 결정화 챔버에서 상기 유전막의 후처리 및 상부 전극 후처리를 수행할 수 있는 것을 특징으로 하는 박막 형성 장치.
  16. 제15항에 있어서, 상기 어닐 수단은 오존 발생기 또는 플라즈마 발생기인 것을 특징으로 하는 박막 형성 장치.
  17. 복수개의 반도체 웨이퍼가 로딩된 카세트가 위치하는 로드락 챔버;
    상기 로드락 챔버에 연결되어 상기 반도체 웨이퍼를 로딩 및 언로딩할 수 있는 로봇암을 구비하는 트랜스퍼 챔버;
    상기 트랜스퍼 챔버에 연결되어 있고 유전막을 증착할 수 있는 유전막 증착 챔버;
    상기 트랜스퍼 챔버에 연결된 후처리 챔버; 및
    상기 후처리 챔버에 연결된 어닐 수단을 포함하여 상기 후처리 챔버에서 상기 유전막 후처리를 수행할 수 있는 것을 특징으로 하는 박막 형성 장치.
  18. 제17항에 있어서, 상기 어닐 수단은 오존 발생기 또는 플라즈마 발생기인 것을 특징으로 하는 박막 형성 장치.
  19. 제17항에 있어서, 상기 트랜스퍼 챔버에는 전처리 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  20. 제17항에 있어서, 상기 트랜스퍼 챔버에는 결정화 어닐 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  21. 제17항에 있어서, 상기 트랜스퍼 챔버에는 냉각 및 예열 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  22. 제17항에 있어서, 상기 트랜스퍼 챔버에는 전극 증착 챔버가 더 연결되어 있는 것을 특징으로 하는 박막 형성 장치.
  23. 반도체 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 유전막을 형성하는 단계;
    상기 유전막을 산소 라디칼 또는 플라즈마 분위기에서 어닐링하여 후처리하는 단계; 및
    상기 후처리된 유전막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  24. 제23항에 있어서, 상기 유전막 증착 및 후처리는 동일 챔버에서 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  25. 제23항에 있어서, 상기 산소 라디칼 분위기는 오존이 포함된 산화성 분위기인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  26. 제23항에 있어서, 상기 플라즈마 분위기는 N2O, O2, NH3, Ar, N2의 ECR 혹은 RF 플라즈마 분위기인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  27. 제23항에 있어서, 상기 유전막 형성 및 후처리를 적어도 1번 이상 반복하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  28. 제23항에 있어서, 상기 유전막은 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3, (Ba,Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12중에서 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  29. 제23항에 있어서, 상기 유전막을 형성하기 전에 상기 하부 전극을 전처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  30. 제29항에 있어서, 상기 하부 전극 전처리, 유전막 증착, 및 유전막 후처리는 동일 챔버에서 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  31. 제29항에 있어서, 상기 하부 전극 전처리부터 상부 전극 형성까지 하나의 박막 형성 장치에서 인시츄로 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  32. 제29항에 있어서, 상기 상부 전극을 증착하는 단계 후에 결정화 어닐을 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  33. 제32항에 있어서, 상기 하부 전극 전처리부터 결정화 어닐까지 하나의 박막 형성 장치에서 인시츄로 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  34. 제32항에 있어서, 상기 하부 전극 형성부터 결정화어닐까지 하나의 박막 형성 장치에서 인시츄로 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  35. 제23항에 있어서, 상기 유전막의 후처리 후에 결정화 어닐을 더 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  36. 제35항에 있어서, 상기 유전막 후처리 및 결정화 어닐은 동일 챔버에서 수행되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  37. 제23항에 있어서, 상기 유전막 증착부터 상부 전극 증착까지 하나의 박막 형성 장치에서 인시츄로 수행하는 것을 특징으로 반도체 소자의 커패시터 형성방법.
  38. 반도체 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 유전막을 형성하는 단계;
    상기 유전막 상에 상부 전극을 형성하는 단계; 및
    상기 상부 전극을 산소 라디칼이 포함된 분위기로 후처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  39. 제38항에 있어서, 상기 산소 라디칼이 포함된 분위기는 오존이 포함된 산화성 분위기인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  40. 제38항에 있어서, 상기 유전막은 Ta2O5, Al2O3, TiO2, Y2O3, SrTiO3, (Ba,Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3또는 Bi4Ti3O12중에서 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
  41. 제38항에 있어서, 상기 후처리된 상부 전극 상에 제2 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
KR1019990039839A 1999-09-16 1999-09-16 박막 형성장치 KR100363081B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990039839A KR100363081B1 (ko) 1999-09-16 1999-09-16 박막 형성장치
TW089118593A TW515027B (en) 1999-09-16 2000-09-11 Apparatus for forming thin films and methods for forming capacitors on semiconductor substrates using same
JP2000280373A JP2001148377A (ja) 1999-09-16 2000-09-14 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
DE10046021A DE10046021B4 (de) 1999-09-16 2000-09-18 Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
US10/295,348 US6806183B2 (en) 1999-09-16 2002-11-15 Methods for forming capacitors on semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039839A KR100363081B1 (ko) 1999-09-16 1999-09-16 박막 형성장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0021685A Division KR100382742B1 (ko) 2002-04-19 2002-04-19 반도체 소자의 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010027867A true KR20010027867A (ko) 2001-04-06
KR100363081B1 KR100363081B1 (ko) 2002-11-30

Family

ID=19611840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039839A KR100363081B1 (ko) 1999-09-16 1999-09-16 박막 형성장치

Country Status (5)

Country Link
US (1) US6806183B2 (ko)
JP (1) JP2001148377A (ko)
KR (1) KR100363081B1 (ko)
DE (1) DE10046021B4 (ko)
TW (1) TW515027B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420935B1 (ko) * 2001-10-23 2004-03-02 네오뷰코오롱 주식회사 평판 표시 소자의 제조 장치
KR100441789B1 (ko) * 2000-11-30 2004-07-27 아넬바 가부시기가이샤 자성 다층막 제작 장치
KR100517083B1 (ko) * 2002-06-18 2005-09-26 주식회사 엘티케이 반도체 제조용 장치
US7199003B2 (en) 2002-11-30 2007-04-03 Samsung Electronics Co., Ltd. Method of manufacturing capacitor of semiconductor device by simplifying process of forming dielectric layer and apparatus therefor
KR100808870B1 (ko) * 2000-10-20 2008-03-03 주성엔지니어링(주) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
KR20170038430A (ko) * 2015-09-30 2017-04-07 주식회사 원익아이피에스 반도체 소자의 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415977B1 (ko) * 2001-02-08 2004-01-24 한국과학기술연구원 Ｅｃｒ을 이용한 도전성 고분자수지의 제조방법
US7132373B2 (en) 2001-10-02 2006-11-07 Toto Ltd. Thin metal oxide film and process for producing the same
JP4234930B2 (ja) * 2002-01-24 2009-03-04 セイコーエプソン株式会社 成膜装置及び成膜方法
JP4090346B2 (ja) * 2002-02-28 2008-05-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP3921401B2 (ja) * 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
KR100655441B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US6893978B1 (en) * 2002-12-03 2005-05-17 Silicon Magnetic Systems Method for oxidizing a metal layer
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2004296923A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
JP2005041835A (ja) * 2003-07-24 2005-02-17 Fuji Xerox Co Ltd カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液
US7223665B2 (en) * 2003-09-04 2007-05-29 Murata Manufacturing Co., Ltd. Method for manufacturing dielectric thin film capacitor
JP4709115B2 (ja) * 2005-10-12 2011-06-22 財団法人ソウル大学校産学協力財団 ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP4984558B2 (ja) * 2006-02-08 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007266429A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
SK51082006A3 (sk) * 2006-12-05 2008-07-07 Fakulta Matematiky, Fyziky A Informatiky Univerzitfakulta Matematiky, Fyziky A Informatiky Univerzity Komensk�Hoy Komensk�Ho Zariadenie a spôsob úpravy povrchov kovov a metaloZariadenie a spôsob úpravy povrchov kovov a metaloidov, oxidov kovov a oxidov metaloidov a nitridovidov, oxidov kovov a oxidov metaloidov a nitridovkovov a nitridov metaloidovkovov a nitridov metaloidov
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP2009260333A (ja) * 2008-03-26 2009-11-05 Meidensha Corp 酸化膜改質方法とその装置及びプロセス装置
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
KR100992304B1 (ko) 2008-08-29 2010-11-05 삼성전기주식회사 롤투롤타입의 박막패턴 형성장치
JP5504663B2 (ja) * 2009-03-25 2014-05-28 富士通セミコンダクター株式会社 半導体装置の製造方法
US8404048B2 (en) * 2011-03-11 2013-03-26 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP2016004610A (ja) * 2014-06-13 2016-01-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 電池用電極及びその製造方法
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164808A (en) * 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5534069A (en) 1992-07-23 1996-07-09 Canon Kabushiki Kaisha Method of treating active material
JPH0864763A (ja) * 1994-08-18 1996-03-08 Oki Electric Ind Co Ltd キャパシタ及びその製造方法
US6155198A (en) * 1994-11-14 2000-12-05 Applied Materials, Inc. Apparatus for constructing an oxidized film on a semiconductor wafer
US6291343B1 (en) * 1994-11-14 2001-09-18 Applied Materials, Inc. Plasma annealing of substrates to improve adhesion
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US5597754A (en) * 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
KR100218269B1 (ko) 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
JPH1050960A (ja) * 1996-07-26 1998-02-20 Texas Instr Japan Ltd 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
KR100200739B1 (ko) 1996-10-16 1999-06-15 윤종용 장벽금속막 형성방법
US6055927A (en) 1997-01-14 2000-05-02 Applied Komatsu Technology, Inc. Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology
US5863327A (en) * 1997-02-10 1999-01-26 Micron Technology, Inc. Apparatus for forming materials
US5990006A (en) * 1997-02-10 1999-11-23 Micron Technology, Inc. Method for forming materials
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
US6029602A (en) 1997-04-22 2000-02-29 Applied Materials, Inc. Apparatus and method for efficient and compact remote microwave plasma generation
KR100252213B1 (ko) 1997-04-22 2000-05-01 윤종용 반도체소자제조장치및그제조방법
KR100249307B1 (ko) 1997-05-13 2000-03-15 윤종용 이온주입설비의 분석기
KR100271758B1 (ko) 1997-06-25 2001-01-15 윤종용 반도체장치 제조설비 및 이의 구동방법
JP2001511608A (ja) 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション プラズマ侵入型イオン注入を使用するクラスタツール方法及び装置
JPH11177057A (ja) * 1997-12-09 1999-07-02 Nec Corp 半導体装置の製造方法
KR19990055181A (ko) * 1997-12-27 1999-07-15 김영환 플라즈마 처리법을 이용한 강유전막 형성 방법
KR19990055204A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 캐패시터 형성 방법
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
KR100268432B1 (ko) 1998-09-05 2000-11-01 윤종용 플라즈마 에칭을 위한 장치
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6133086A (en) * 1999-06-24 2000-10-17 United Microelectronics Corp. Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808870B1 (ko) * 2000-10-20 2008-03-03 주성엔지니어링(주) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
KR100441789B1 (ko) * 2000-11-30 2004-07-27 아넬바 가부시기가이샤 자성 다층막 제작 장치
KR100420935B1 (ko) * 2001-10-23 2004-03-02 네오뷰코오롱 주식회사 평판 표시 소자의 제조 장치
KR100517083B1 (ko) * 2002-06-18 2005-09-26 주식회사 엘티케이 반도체 제조용 장치
US7199003B2 (en) 2002-11-30 2007-04-03 Samsung Electronics Co., Ltd. Method of manufacturing capacitor of semiconductor device by simplifying process of forming dielectric layer and apparatus therefor
KR20170038430A (ko) * 2015-09-30 2017-04-07 주식회사 원익아이피에스 반도체 소자의 제조방법

Also Published As

Publication number Publication date
TW515027B (en) 2002-12-21
DE10046021B4 (de) 2008-08-21
JP2001148377A (ja) 2001-05-29
US6806183B2 (en) 2004-10-19
KR100363081B1 (ko) 2002-11-30
US20030096472A1 (en) 2003-05-22
DE10046021A1 (de) 2001-05-10

Similar Documents

Publication Publication Date Title
KR100363081B1 (ko) 박막 형성장치
US5973911A (en) Ferroelectric thin-film capacitor
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US20020009861A1 (en) Method and apparatus for the formation of dielectric layers
JPH1154721A (ja) 半導体装置の製造方法および製造装置
KR100367404B1 (ko) 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
WO2004049441A2 (en) Low thermal budget fabrication of ferroelectric memory using rtp
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR20070099643A (ko) 용량 소자의 제조 방법 및 반도체 장치의 제조 방법, 및반도체 제조 장치
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
US7217669B2 (en) Method of forming a metal oxide film
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR100384851B1 (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100594207B1 (ko) 원자층 증착법을 이용한 박막 형성방법
JPH10182300A (ja) 誘電体薄膜のｍｏｃｖｄ方法およびアニール方法
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2004063891A (ja) 強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee