CN103441064A - 改善栅氧化层表面均匀度的方法 - Google Patents

改善栅氧化层表面均匀度的方法 Download PDF

Info

Publication number
CN103441064A
CN103441064A CN2013102532361A CN201310253236A CN103441064A CN 103441064 A CN103441064 A CN 103441064A CN 2013102532361 A CN2013102532361 A CN 2013102532361A CN 201310253236 A CN201310253236 A CN 201310253236A CN 103441064 A CN103441064 A CN 103441064A
Authority
CN
China
Prior art keywords
gate oxide
improving
surface evenness
oxide layer
oxide surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102532361A
Other languages
English (en)
Inventor
张红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2013102532361A priority Critical patent/CN103441064A/zh
Publication of CN103441064A publication Critical patent/CN103441064A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体MOS器件的制造工艺领域，尤其涉及一种改善栅氧化层表面均匀度的方法，通过在高温下对原位水蒸汽氧化法形成的栅氧化层引入惰性气体以进行实时退火处理，使得最终形成的核心栅氧化层，在保持制备的栅氧化层厚度不变的情况下，有效提高其表面均匀度，进而避免了因栅氧化层厚度的不均匀而造成后续的光刻或蚀刻工艺产生缺陷，增强了产品的性能，且提高了产品的良率。

Description

改善栅氧化层表面均匀度的方法
技术领域
本发明涉及半导体MOS器件的制造工艺领域，尤其涉及一种改善栅氧化层表面均匀度的方法。 
背景技术
目前，随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的快速发展，对器件加工技术提出越来越严格的要求，而由于栅氧化层的制备工艺是半导体制造工艺中的关键技术，会直接影响和决定器件的电学特性和可靠性，尤其是MOS器件特征尺寸进入纳米时代，其对栅氧化层（Gate Oxide）的要求相应的也就更加严格。 
在现有的半导体制程技术中，浅槽隔离（Shallow Trench Isolation，简称STI）是主流的半导体器件隔离结构，它有着节约面值，隔离效果良好的特点，被广泛应用在各类深亚微米半导体制程中。 
但是，由于在浅槽隔离构中淀积的填充氧化硅，其热膨胀系数和有源区的硅有一定的差别，在后续的热过程工艺中，会造成浅槽隔离结构和有源区的边界处存在一定的应力；另外，为保证好的隔离效果，浅槽隔离结构中的填充氧化硅通常稍高于有源区；在进行后续的工艺中，上述的两个因素均会对器件产生负面的影响，即浅沟槽隔离结构和有源区之间存在的应力差和高度差均会造成后续生长栅氧化层时，在浅槽隔离结构和有源区的边界处的薄膜生长速度比其他地方慢，导致出现明显的沿着浅槽隔离结构边缘的氧化硅厚度比有源区中间的氧化硅薄，而不均匀的栅氧化层则会导致不均匀的晶体管阈值电压，进而造成在器件的漏电流和栅氧化层之间的关系曲线中出现驼峰现象，使得晶体管的亚阈特性变差，漏电流大幅增大，严重影响其所形成器件的电学性能；同时，在后续的制造工艺中也容易因栅氧化层厚度的不均匀造成形成栅极结构后的光刻或蚀刻工艺产生缺陷，降低产品的性能和良率。 
发明内容
本发明公开了一种改善栅氧化层表面均匀度的方法，其中，包括以下步骤： 
提供一硅片； 
对所述硅片进行预清洗工艺； 
于所述硅片的表面制备第一栅氧化层； 
部分去除所述第一栅氧化层，以定义核心栅氧化层区域； 
采用原位水蒸气氧化工艺于所述核心栅氧化层区域制备核心栅氧化层； 
制备多晶硅层覆盖所述核心栅氧化层和剩余的第一氧化层的表面； 
继续后续的栅极结构制备工艺。 
上述的改善栅氧化层表面均匀度的方法，其中，还包括： 
于所述定义核心栅氧化层区域工艺步骤后，对所述硅片进行再清洗工艺，并继续采用原位水蒸气氧化法制备所述核心栅氧化层。 
上述的改善栅氧化层表面均匀度的方法，其中，采用干氧氧化工艺制备所述第一栅氧化层。 
上述的改善栅氧化层表面均匀度的方法，其中，依次采用光刻工艺和湿法刻蚀工艺刻蚀所述第一栅氧化层至所述硅片的表面，以形成所述核心栅氧化层区域凹槽。 
上述的改善栅氧化层表面均匀度的方法，其中，采用原位水蒸气氧化工艺于所述核心栅氧化层区域制备核心栅氧化层工艺步骤包括： 
将反应腔体内的环境设为低压环境； 
将定义有所述核心栅氧化层区域的硅片置入所述反应腔体中； 
于所述反应腔体中通入混合气体，以在所述核心栅氧化层区域中制备目标氧化层； 
停止通入所述混合气体的同时，于该反应腔体中通入惰性气体，并对所述目标氧化层进行实时退火处理，形成所述核心栅氧化层。 
上述的改善栅氧化层表面均匀度的方法，其中，所述反应腔体中气压小于20MPa。 
上述的改善栅氧化层表面均匀度的方法，其中，所述反应腔体为RTP腔体。 
上述的改善栅氧化层表面均匀度的方法，其中，所述混合气体为O2和H2 组成的混合气体或者由N2O和H2组成的混合气体。 
上述的改善栅氧化层表面均匀度的方法，其中，由O2和H2组成的混合气体中H2的含量为0.5％-33％，由N2O和H2组成的混合气体中H2的含量为0.5％-33％。 
上述的改善栅氧化层表面均匀度的方法，其中，制备所述目标氧化层时，所述反应腔体中温度条件为800℃-1100℃。 
上述的改善栅氧化层表面均匀度的方法，其中，制备所述目标氧化层的工艺时间为15s-60s。 
上述的改善栅氧化层表面均匀度的方法，其中，对所述目标氧化层进行实时退火处理时，所述反应腔体中温度条件为1000℃-1100℃。 
上述的改善栅氧化层表面均匀度的方法，其中，对所述目标氧化层进行实时退火处理的工艺时间为15s-60s。 
上述的改善栅氧化层表面均匀度的方法，其中，所述惰性气体包括N2或Ar 
综上所述，由于采用了上述技术方案，本发明一种改善栅氧化层表面均匀度的方法，通过在高温下对原位水蒸汽氧化法形成的栅氧化层引入惰性气体以进行实时退火处理，使得最终形成的核心栅氧化层，在保持制备的栅氧化层厚度不变的情况下，有效提高其表面均匀度，进而避免了因栅氧化层厚度的不均匀而造成后续的光刻或蚀刻工艺产生缺陷，增强了产品的性能，且提高了产品的良率。 
附图说明
图1-7是本发明改善栅氧化层表面均匀度的方法的结构示意图。 
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明： 
图1-7是本发明改善栅氧化层表面均匀度的方法的结构示意图。如图1-7所示，本发明一种改善栅氧化层表面均匀度（the method to improve the uniformity of Gate Oxide）的方法： 
首先，如图1所示，根据栅氧工艺需求提供一硅片1；由于该硅片1与空气中物质反应，其表面生长有自然氧化层2，而该自然氧化层2会影响后续的工艺 质量，所以在进行栅氧工艺前，要采用预清洗工艺去除该自然氧化层2，进而形成如图2所示的结构。 
其次，采用干氧氧化工艺于硅片1的表面制备第一栅氧化层3后，形成如图3所示的结构，并继续旋涂光刻胶覆盖该第一栅氧化层3的表面，依次经过曝光、显影工艺后，去除多余的光刻胶，于上述的第一栅氧化层3的表面上形成具有核心栅氧化层图案的光阻4，即形成如图4所示的结构。 
之后，以光阻4为掩膜，采用湿法刻蚀工艺刻蚀第一栅氧化层3至硅片1的表面，以部分去除第一栅氧化层，去除光阻4后，形成核心栅氧化层凹槽5，完成定义核心栅氧化层区域的工艺步骤（该核心栅氧化层凹槽5的凹槽区域为定义的核心栅氧化层区域），并继续对硅片1进行再清洗工艺，以去除上述工艺过程中残留在硅片1表面的颗粒物等污染。 
进一步的，采用原位水蒸气氧化工艺（In-Situ Steam Generation，简称ISSG）于上述的核心栅氧化层凹槽5中制备核心栅氧化层6；具体的： 
先将RTP腔体中的气压调整为低压环境，及该RTP腔体中的气压小于20MPa如18MPa、15MPa、或者10MPa等，再将经过再清洗工艺的硅片1置放入该RTP腔体中的支撑圆盘上，并同时通入由O2和H2组成的混合气体或者由N2O和H2组成的混合气体。 
其中，上述的由O2和H2组成的混合气体中H2的含量为0.5％-33％（如0.5％、10％、20％或33％等），由N2O和H2组成的混合气体中H2的含量为0.5％-33％（如0.5％、1％、15％、25％或33％等）。 
继续将RTP腔体中的温度调整为800℃-1100℃（如800℃、900℃、1000℃或1100℃等），以对硅片1的表面进行加热，经过15s-60s（如15s、30s、55s或60s等）的反应时间后，于生成充满核心栅氧化层凹槽5且覆盖剩余第一栅氧化层31表面的目标氧化层6；即硅片1的表面被加热以作为激发点火装置激发反应，其反应的原理为化学式（α）：H2+O2→H2O+O2-+OH-+副产物（other species），或化学式（β）：H2+N2O→H2O+ON++O2-+OH-+副产物，（化学式（α）为通入由O2和H2组成的混合气体进行的反应，化学式（β）为通入由N2O和H2组成的混合气体进行的反应），上述化学反应式（α）或（β）所生成的O2-或NO+与硅衬底表面的硅原子发生化学反应生成二氧化硅（SiO2），即目标氧化 层6。 
进一步的，在停止通入上述的混合气体的同时，于该反应腔体中通入惰性气体如氮气N2或Ar等（上述的惰性气体包括但不局限于N2或Ar），而此时可根据RTP腔体中的实际温度值，将RTP腔体中的温度调整为1000℃-1100℃（如1000℃、1030℃、1070℃或1100℃等），以对上述的目标氧化层6进行15s-60s（如15s、32s、58s或60s等）实时退火工艺，并继续后续工艺部分去除该目标氧化层6后，于核心栅氧化层凹槽5形成核心栅氧化层7；其中，上述的惰性气体对氧化层的厚度没有贡献。 
另外，上述的ISSG反应和实时退火工艺步骤是在同一个RTP腔体中进行，并且在ISSG反应结束后，立刻开始实时退火工艺步骤；在实际的生产工艺过程中，经过上述高温N2退火处理工艺形成的栅氧化层7，在保持其厚度基本不变的情况下，能将栅氧化层7的表面的均匀度至少提高40%。 
优选的，本实施例一种改善栅氧化层表面均匀度的方法，在45/40nm、32/28nm或小于等于22nm等技术节点上，应用于Logic、Memory、RF、HV等技术平台。 
综上所述，由于采用了上述技术方案，本发明提出一种改善栅氧化层表面均匀度的方法，通过在高温下对原位水蒸汽氧化法形成的栅氧化层引入惰性气体以进行实时退火处理，使得最终形成的核心栅氧化层，在保持制备的栅氧化层厚度不变的情况下，有效提高其表面均匀度，进而避免了因栅氧化层厚度的不均匀而造成后续的光刻或蚀刻工艺产生缺陷，增强了产品的性能，且提高了产品的良率。 
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。 
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。 

Claims (14)

1.一种改善栅氧化层表面均匀度的方法，其特征在于，包括以下步骤：
提供一硅片；
对所述硅片进行预清洗工艺；
于所述硅片的表面制备第一栅氧化层；
部分去除所述第一栅氧化层，以定义核心栅氧化层区域；
采用原位水蒸气氧化工艺于所述核心栅氧化层区域制备核心栅氧化层；
制备多晶硅层覆盖所述核心栅氧化层和剩余的第一氧化层的表面；
继续后续的栅极结构制备工艺。
2.根据权利要求1所述的改善栅氧化层表面均匀度的方法，其特征在于，还包括：
于所述定义核心栅氧化层区域工艺步骤后，对所述硅片进行再清洗工艺，并继续采用原位水蒸气氧化法制备所述核心栅氧化层。
3.根据权利要求1所述的改善栅氧化层表面均匀度的方法，其特征在于，采用干氧氧化工艺制备所述第一栅氧化层。
4.根据权利要求1所述的改善栅氧化层表面均匀度的方法，其特征在于，依次采用光刻工艺和湿法刻蚀工艺刻蚀所述第一栅氧化层至所述硅片的表面，以形成所述核心栅氧化层凹槽。
5.根据权利要求1所述的改善栅氧化层表面均匀度的方法，其特征在于，采用原位水蒸气氧化工艺于所述核心栅氧化层区域制备核心栅氧化层工艺步骤包括：
将反应腔体内的环境设为低压环境；
将定义有所述核心栅氧化层区域的硅片置入所述反应腔体中；
于所述反应腔体中通入混合气体，以在所述核心栅氧化层区域中制备目标氧化层；
停止通入所述混合气体的同时，于该反应腔体中通入惰性气体，并对所述目标氧化层进行实时退火处理，形成所述核心栅氧化层。
6.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，所述反应腔体中气压小于20MPa。
7.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，所述反应腔体为RTP腔体。
8.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，所述混合气体为O2和H2组成的混合气体或者由N2O和H2组成的混合气体。
9.根据权利要求8所述的改善栅氧化层表面均匀度的方法，其特征在于，由O2和H2组成的混合气体中H2的含量为0.5％-33％，由N2O和H2组成的混合气体中H2的含量为0.5％-33％。
10.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，制备所述目标氧化层时，所述反应腔体中温度条件为800℃-1100℃。
11.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，制备所述目标氧化层的工艺时间为15s-60s。
12.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，对所述目标氧化层进行实时退火处理时，所述反应腔体中温度条件为1000℃-1100℃。
13.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，对所述目标氧化层进行实时退火处理的工艺时间为15s-60s。
14.根据权利要求5所述的改善栅氧化层表面均匀度的方法，其特征在于，所述惰性气体包括N2或Ar。
CN2013102532361A 2013-06-24 2013-06-24 改善栅氧化层表面均匀度的方法 Pending CN103441064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102532361A CN103441064A (zh) 2013-06-24 2013-06-24 改善栅氧化层表面均匀度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102532361A CN103441064A (zh) 2013-06-24 2013-06-24 改善栅氧化层表面均匀度的方法

Publications (1)

Publication Number Publication Date
CN103441064A true CN103441064A (zh) 2013-12-11

Family

ID=49694752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102532361A Pending CN103441064A (zh) 2013-06-24 2013-06-24 改善栅氧化层表面均匀度的方法

Country Status (1)

Country Link
CN (1) CN103441064A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715067A (zh) * 2013-12-31 2014-04-09 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法
CN103871861A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 提高大尺寸硅片器件性能均匀性的方法
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN106206260A (zh) * 2016-09-27 2016-12-07 上海华力微电子有限公司 一种栅氧层的制备方法
CN111952153A (zh) * 2020-08-21 2020-11-17 浙江晶科能源有限公司 隧穿氧化层的制备方法、太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157473A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US20060148139A1 (en) * 2005-01-06 2006-07-06 Ng Hock K Selective second gate oxide growth
CN101577221A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 多晶硅薄膜及多晶硅栅极的形成方法
US8071453B1 (en) * 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157473A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US20060148139A1 (en) * 2005-01-06 2006-07-06 Ng Hock K Selective second gate oxide growth
CN101577221A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 多晶硅薄膜及多晶硅栅极的形成方法
US8071453B1 (en) * 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715067A (zh) * 2013-12-31 2014-04-09 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法
CN103715067B (zh) * 2013-12-31 2016-11-02 北京七星华创电子股份有限公司 一种提高成膜均匀性的方法
CN103871861A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 提高大尺寸硅片器件性能均匀性的方法
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN106206260A (zh) * 2016-09-27 2016-12-07 上海华力微电子有限公司 一种栅氧层的制备方法
CN106206260B (zh) * 2016-09-27 2019-10-22 上海华力微电子有限公司 一种栅氧层的制备方法
CN111952153A (zh) * 2020-08-21 2020-11-17 浙江晶科能源有限公司 隧穿氧化层的制备方法、太阳能电池及其制备方法
CN111952153B (zh) * 2020-08-21 2023-08-22 浙江晶科能源有限公司 隧穿氧化层的制备方法、太阳能电池及其制备方法

Similar Documents

Publication Publication Date Title
CN103441064A (zh) 改善栅氧化层表面均匀度的方法
CN106952810B (zh) 半导体结构的制造方法
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN103578971B (zh) 一种高能量离子注入后的去胶方法
CN103295890B (zh) 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法
CN103579006B (zh) 具有垂直栅极的半导体元件及其制造方法
CN104157602B (zh) 浅沟槽隔离结构的制备方法
CN103972293B (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN105226022A (zh) 半导体结构的形成方法
CN105609411A (zh) 改善hcd氮化硅片均匀性的方法
CN102437083A (zh) 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN100561672C (zh) 栅极侧壁层的形成方法
JP2004356575A (ja) 半導体装置の製造方法
CN103199013B (zh) 提高pmos栅氧负偏压温度不稳定性的方法
CN104966673A (zh) 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法
WO2021254108A1 (zh) 二氧化硅薄膜的形成方法和金属栅极的形成方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN102881590B (zh) 修补层形成方法及金属氧化物半导体晶体管结构
CN110379763A (zh) 沟槽隔离结构及图像传感器的形成方法
JP2006210463A (ja) 半導体装置及びその製造方法
CN103413778A (zh) 隔离结构的形成方法
CN102299064B (zh) 栅结构氧化的方法
KR100825004B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN102867743A (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN103165441A (zh) 一种High K栅极电介质/金属层叠栅极制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131211