CN1926670A - 等离子体处理方法和计算机存储介质 - Google Patents

等离子体处理方法和计算机存储介质 Download PDF

Info

Publication number
CN1926670A
CN1926670A CNA2005800068658A CN200580006865A CN1926670A CN 1926670 A CN1926670 A CN 1926670A CN A2005800068658 A CNA2005800068658 A CN A2005800068658A CN 200580006865 A CN200580006865 A CN 200580006865A CN 1926670 A CN1926670 A CN 1926670A
Authority
CN
China
Prior art keywords
plasma processing
microwave
plasma
supply
processing according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800068658A
Other languages
English (en)
Other versions
CN1926670B (zh
Inventor
松山征嗣
中西敏雄
尾崎成则
足立光
高槻浩一
佐藤吉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1926670A publication Critical patent/CN1926670A/zh
Application granted granted Critical
Publication of CN1926670B publication Critical patent/CN1926670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在本发明中，在利用由微波产生的等离子体对形成氧化膜后的基板进行氮化处理以形成氧氮化膜时，断续地进行微波的供给。通过断续地供给微波，与电子温度下降相伴的离子冲击降低，氧化膜中的氮化种的扩散速度降低，其结果，氮集中在氧氮化膜的基板侧界面上从而能够抑制其浓度增高。由此，能够提高氧氮化膜的膜质，从而能够降低漏电流、提高动作速度、并提高NBTI耐性。

Description

等离子体处理方法和计算机存储介质
技术领域
本发明涉及等离子体处理方法和计算机存储介质。
背景技术
在最近的半导体器件中，为了提高动作速度，需要减薄栅极绝缘膜的厚度。但是，例如在以前的硅氧化膜中，减薄膜厚时，存在漏电流增大，并且电极材料中含有的硼(Boron)穿透绝缘膜的问题，不优选。因此，考虑采用即使膜厚较薄，也能够确保规定的绝缘性，而且能够抑制硼的扩散的氧氮化膜。
在形成氧氮化膜时，已提出在形成氧化膜后，通过利用微波的等离子体处理装置对该氧化膜进行等离子体氮化处理，由此形成氧氮化膜的方案(专利文献1)。在这种情况下，连续供给微波，以产生等离子体。
根据由该等离子体氮化处理形成氧氮化膜的方法，由于能够使氮的分布偏在电极(表面)一侧，所以能够得到与热氧化膜相同程度的平带电压，并且由于上述理由，可得到将杂质的扩散容易地阻止在表面侧等等离子体的优点。
专利文献1：特开2002-208593号公报
发明内容
在进行等离子体氮化处理时，由于此时的由等离子体引起的损伤，所以在其后要进行退火处理。以前的这种退火处理是在大致大气压气氛中，进行31～60秒将基板加热到约1100℃～1200℃的所谓“强退火处理”。但是，在实施这样的强退火处理时，氧由于该退火处理而扩散，膜厚增大，介电常数下降，动作速度变慢，特别是在PMOSFET中显著的NBTI(Negative Bias Temperature Instability(负偏压温度不稳定性)：在向PMOSFET的栅极施加负电压、持续给予100℃左右的温度应力的情况下，经过一定时间后，发生源极-漏极间的ON电流(接通电流)的恶化，或者阈值向负方向偏移的现象(负电压高温应力时的不稳定性))特性有可能恶化。因此，期待利用低电子温度的微波等离子体的优点，同时，即使进行这样的等离子体氮化处理，也不需要其后的强退火处理的技术。
而且，在以往的技术中，难以使栅极氧化膜中导入氮后的晶体管的静特性(栅极漏电流、源极漏极ON电流)和NBTI两者都提高。
本发明鉴于上述问题而做出，其目的在于，在利用由微波产生的等离子体对形成氧化膜后的基板进行氮化处理时，抑制氮化时的损伤从而不需要其后的退火处理，或者即使进行退火处理也是极弱的退火处理即可，结果，使氧氮化膜的膜质提高，从而实现降低半导体器件的漏电流、提高动作速度、以及提高NBTI耐性、提高静电性。
为了达到上述目的，本发明的等离子体处理方法的特征在于：在利用由微波产生的等离子体对形成氧化膜后的基板进行氮化处理时，断续地供给上述微波以进行等离子体氮化处理。例如，以所谓脉冲状供给微波，进行等离子体氮化。
根据本发明人的见解，认为：与迄今为止的连续供给微波以进行等离子体氮化处理的情况相比，在断续地供给微波以进行等离子体氮化处理的情况下，在微波供给的OFF时间(断开时间)内，等离子体的电子温度下降，能够抑制离子对氧化膜表面的冲击，由此氧化膜中的氮活性种的扩散速度降低。其结果，氮集中在例如硅基板与氧氮化绝缘膜的界面中，从而能够抑制其浓度增大。结果，能够形成抑制漏电流而不增加膜厚(氧化膜换算膜厚：EOT)、而且NBTI特性提高的优质的氧氮化膜。根据本发明人的验证，与以往的技术相比，NBTI耐性提高2～10倍。
而且，根据本发明人的验证，判明：通过至少改变上述断续供给的微波的供给、停止的重复周期或微波的供给ON时间(接通时间)与OFF时间的比(占空比(duty ratio))，即使改变以往的膜中的氮浓度，也能使处于负相关(trade-off)关系的MOSFET的ON电流特性(接通电流特性)和NBTI耐性的双方都提高。所以，在如上所述断续地供给微波的情况下，通过至少改变重复周期或微波的供给ON时间与OFF时间的比，能够使ON电流特性和NBTI耐性的双方都提高，从这一点评价，能够提高膜质。
断续供给的微波的供给ON时间为5～100μs、优选为5～50μs，微波的供给OFF时间为5～100μs、优选为5～50μs。另外，断续供给的微波的供给、停止的重复周期优选为5kHz～100kHz，更优选为10～50kHz。另外，断续供给的微波的供给ON时间与OFF时间的比为0.10～5∶1，即脉冲状波形的ON占空比(接通占空比)优选为9～90％左右，更优选为30～83％，更进一步优选为50％。断续的供给可以按照微波供给的ON-OFF(接通-断开)，也可以根据供给的脉冲波进行调制。
另外，在上述氮化处理后，氧化膜中的氮浓度优选为5～15(原子％)，更优选为9～13(原子％)。通过控制为该范围的浓度，能够使漏电流、ON电流、NBTI耐性提高。另外，氮化处理时的处理容器内的压力优选为1mTorr～10T(0.133Pa～1330Pa)左右。更优选为10mTorr～1T(1.33Pa～133.3Pa)。
在这样运行本发明的等离子体处理的情况下，优选使用以下结构的等离子体处理装置。即，上述等离子体处理装置包括：在处理容器内载置基板的载置台；配置在处理容器的上方，向处理空间导入微波、产生微波的电介质；向上述处理容器内的上方供给处理气体的气体供给部；和配置在上述气体供给部的气体供给口的下方、载置台上的基板的上方，具有多个透孔，并且至少覆盖上述基板的形态的电介质板。使用上述等离子体处理装置进行等离子体氮化处理时，通过使用具有多个透孔的电介质板，高能离子被该电介质板遮蔽，能够减轻对氮化膜的损伤。由此，为了恢复损伤而实施的其后的退火处理，能够由更短时间的弱退火处理来完成，从而能够抑制由退火处理引起的膜厚的增大。
在如上所述进行等离子体氮化处理之后，有时需要进行退火处理，在本发明中，优选在减压气氛下对基板进行退火处理。例如，可以在减压容器内、在20Pa～100000Pa的减压度下进行退火处理。另外，将基板加热至900℃～1200℃的温度、进行1秒～30秒的“弱退火处理”即可。
根据本发明，在利用由微波产生的等离子体对形成氧化膜后的基板进行氮化处理时，抑制等离子体氮化时的损伤从而不需要其后的退火处理，或者即使进行退火处理也能够由极弱的退火处理完成。由此，能够使氧氮化膜的膜质提高、抑制制品化的半导体器件的漏电流、提高动作速度、以及提高NBTI耐性。
附图说明
图1是用于实施本实施方式的等离子体处理方法的等离子体处理装置的纵截面图。
图2是用于实施退火处理的退火装置的纵截面图。
图3是在栅极绝缘膜中采用本实施方式中形成的氧氮化膜的P-MOSFET的说明图。
图4是表示氧化膜换算膜厚与漏电流的特性的说明图。
图5是表示氧化膜换算膜厚与源极-漏极间的MOSFET的ON电流特性的说明图。
图6是不具有喷淋板(shower plate)的等离子体处理装置的纵截面图。
图7是表示P-MOSFET的ON电流与NBTI耐性的特性的说明图。
图8是表示改变脉冲条件时的P-MOSFET的ON电流与NBTI耐性的特性的说明图。
符号说明
1  等离子体处理装置
2  处理容器
3  基座
5  侧壁
20 透过窗
36 微波供给装置
38 脉冲振荡器
41 喷淋板
51 退火装置
具体实施方式
下面说明本发明的实施方式。图1表示用于实施本实施方式的等离子体处理方法的等离子体处理装置1的纵截面图，该等离子体处理装置1包括例如由铝制成的、上部开口的有底圆筒状的处理容器2。处理容器2被接地。在该处理容器2的底部，设置有作为用于载置基板例如半导体晶片(以下称为晶片)W的载置台的基座3。该基座3例如由铝制成，在其内部设置有利用来自外部电源4的电力供给而发热的加热器4a。由此能够将基座3上的晶片W加热到规定温度。
在处理容器2的底部，设置有用于利用真空泵等排气装置11对处理容器2内的气氛进行排气的排气管12。另外，在处理容器2的侧壁上设置有用于供给来自处理气体供给源的处理气体的气体导入部13。气体导入部13中可以使用气体喷嘴。在本实施方式中，作为处理气体供给源，准备氩气供给源15和氮气供给源16，分别通过阀15a、16a、质量流量控制器15b、16b以及阀15c、16c，与气体导入部13连接。
在处理容器2的上部开口，通过用于确保气密性的O型圈等密封件14，设置有例如由电介质的石英部件构成的透过窗20。也可以使用其它的电介质材料，例如Al2O3、AlN等陶瓷，来代替石英部件。由该透过窗20在处理容器2内形成处理空间S。透过窗20的平面形态为圆形。
在透过窗20的上方，设置有平面状的天线部件，例如圆板状的径向线缝隙天线(Radial Line Slot Antenna)30，进而在该径向线缝隙天线30的上面配置有滞波板31，在该滞波板31上进而配置有覆盖滞波板31的导电性的盖32。盖32设置有冷却部，对盖32和透过窗20进行冷却。径向线缝隙天线30由利用具有导电性的材质、例如银、金等镀层或涂敷的铜的薄圆板构成，螺旋状或同心圆状地排列形成有多个狭缝33。
盖32与同轴波导管35连接，该同轴波导管35由内侧导体35a和外管35b构成。内侧导体35a与径向线缝隙天线30连接。内侧导体35a在径向线缝隙天线30的一侧呈圆锥形，高效率地向径向线缝隙天线30传播微波。同轴波导管35使由微波供给装置36产生的例如2.45GHz的微波，经过矩形波导管37a、模式转换器37、同轴波导管35、滞波板31、和径向线缝隙天线30，传播到透过窗20。于是，利用该微波能量在透过窗20的下面形成电磁场，将由气体导入部13供给到处理容器2内的处理气体等离子体化，对基座3上的晶片W进行等离子体处理。在上述微波供给装置36中附设有用于接通-断开(ON-OFF)微波的供给的脉冲振荡器38，通过该脉冲振荡器38的动作，能够对微波进行脉冲调制，进行断续地供给。
在处理容器2的侧壁5的上方、上述气体导入部13的下方，水平地设置有喷淋板41。该喷淋板41由电介质、例如石英材料构成，在面内均匀地形成有多个透孔42。由该喷淋板41，将处理容器2内的处理空间分隔为上方处理空间S1和下方处理空间S2。利用该喷淋板41，能够捕集在上方处理空间S1中产生的离子，而仅使自由基通过。由此能够抑制离子损伤。
在气体导入部13下方的处理容器2的内壁表面上，设置有石英衬垫42，防止在处理容器2内产生等离子体时，处理容器2的内壁表面由于溅射而发生金属污染。
具有上述结构的等离子体处理装置1由控制装置71控制。控制装置71具有中央处理装置72、支持电路73、和包含相关的控制软件的存储介质74。该控制装置71例如控制来自气体导入部13的气体的供给、停止和流量调整、加热器14a的温度调节、排气装置11的排气、以及微波供给装置36、脉冲振荡器38等，对在等离子体处理装置1中实施等离子体处理的各工序进行必要的控制。
控制装置71的中央处理装置72可以使用通用计算机的处理器。存储介质74例如可以使用以RAM、ROM、软盘、硬盘为首的各种形式的存储介质。另外，支持电路73用于利用各种方法支持处理器，与中央处理装置72连接。
等离子体处理装置1具有以上的结构，例如在对通过热氧化处理或等离子体氧化处理而在表面形成硅氧化膜的晶片W，进行等离子体氮化处理时，将晶片W载置在处理容器2内的基座3上，从气体导入部13例如以1000/40sccm的流量向处理容器2内供给规定的处理气体、例如Ar/N2的混合气体，同时通过从排气管12进行排气，使处理空间S内成为规定压力，例如1.3Pa～133.3Pa，优选为6.7Pa～126.6Pa。在此为6.7Pa。由微波供给装置36产生高频的微波，通过由脉冲振荡器38进行的调制，断续地供给微波，经过同轴波导管35、滞波板31，使微波均匀地向径向线缝隙天线30传播。此时的微波的功率，平均为800W，重复周期为ON：50μs、OFF：50μs。由此，从径向线缝隙天线30的狭缝33断续地向透过窗20供给电磁波。
由此，在透过窗20的下面形成电磁场，在上方处理空间S1中，上述处理气体被等离子体化。于是，氮自由基通过喷淋板41的透孔42，被均匀地供给到晶片W的表面，对氧化膜进行氮化处理。此时的等离子体的密度为1×1010～5×1012/cm3，等离子体的电子温度被控制得低至0.1～1eV，所以能够在高密度下降低离子的能量，从而能够进行低损伤的等离子体处理。
此时，由于微波的供给断续地进行，所以平均的氮离子照射能量降低，同时在供给OFF时间内，晶片W的表面温度下降，氧化膜的氮化种的扩散速度下降，从而可进行损伤小的等离子体氮化处理。而且，在上述等离子体处理装置1中，由于通过喷淋板41进行等离子体氮化处理，所以高能离子的直接照射被喷淋板41遮蔽，因此，从这一点看，也可对晶片W的氧化膜进行损伤小的等离子体氮化处理。
微波断续供给的ON时间，每一个周期优选为5～100μs。另外，微波的供给、停止的重复周期优选为5kHz～100kHz。另外，断续供给的微波供给的ON时间与OFF时间的比优选为0.10～5∶1，即将被供给的微波看成脉冲状波形时，ON占空比优选为9～90％。更优选为30～83％，进一步优选为50％。
这样等离子体氮化处理后的晶片W，可以接着进行退火处理。退火处理可以使用各种退火装置，例如可以使用图2所示的灯退火方式的退火装置51。
该退火装置51中，在处理容器52的内部上方，水平地架设有透明的石英板53，在盖部54与石英板53之间的空间中，例如配置有灯54作为加热源。处理容器52的底部，形成有与真空排气装置(未图示)相通的排气口55。在处理容器2的侧壁上石英板53的下方，设置有气体供给口56。晶片W被载置于设置在处理容器2底部的支撑销57上。
在该退火装置51中，对等离子体氮化处理后的晶片W进行退火处理。作为处理条件，例如从气体供给口56供给N2/O2的混合气体，而且将处理容器2内减压至例如133Pa(1Torr)左右，将晶片W加热到1000℃左右。此外，作为处理气体，除了上述之外，例如可以是至少含有氧的气体，为了降低氧的分压，例如可以用氮气进行稀释。还可以添加氨、氢后使用。在这样的加热条件下，对晶片W进行例如1～30秒、更优选为5～10秒的弱退火处理。与以往的氮化处理后的退火处理相比，优选这样的减压气氛中的短时间的退火处理。由此，氧氮化膜的厚度不怎么增大，而使氧氮化膜的膜质，即NBTI耐性、ON电流特性进一步提高，同时能够使等离子体处理后的氧氮化膜中和界面的损伤恢复。
利用上述实施例的等离子体处理方法，对形成例如P-MOSFET的栅极绝缘膜时的效果进行说明。图3概略地表示P-MOSFET 61的结构，在N型半导体基板62上分别形成P型半导体63、64，分别引出漏极电极67、源极电极68。在它们之间形成栅极绝缘膜65，在栅极绝缘膜上形成栅极电极66，进而形成栅极引出电极69。在该栅极绝缘膜65中采用上述等离子体氮化处理后的氧氮化膜。此外，N-MOSFET通过相反地形成N型半导体基板62和P型半导体63、64而构成。
在栅极绝缘膜65中采用利用本实施方式进行等离子体氮化后的氧氮化膜的情况下，在栅极绝缘膜65与N型半导体基板62的界面侧，氮的浓度与以往的等离子体氮化处理后的氧氮化膜相比，得到了抑制，其结果NBTI耐性提高。接着，与其它特性一起，对此进一步详细说明。
图4分别表示在氧化膜换算膜厚与漏电流的关系中，对氧化膜(X)实施“以往的等离子体氮化处理”(Y)和“以往的等离子体氮化处理+以前的退火处理”(Z)的情况；以及对其实施本实施方式的处理、即“由断续供给微波进行的等离子体氮化处理”(A)和“由断续供给微波进行的等离子体氮化处理+本发明的退火处理(弱退火处理)”(B)的情况。
根据图4所示的N-MOSFET，与“以往的等离子体氮化处理”(Y)相比，实施方式的“由断续供给微波进行的等离子体氮化处理”(A)可实现栅极绝缘膜间的漏电流进一步降低，而且膜的厚度薄。而且，在进一步对其实施退火处理的情况下，“以往的等离子体氮化处理+以前的退火处理”(Z)，虽然确实降低了漏电流，但膜厚增大相当大，高速动作性恶化。与此相对，“由断续供给微波进行的等离子体氮化处理+本发明的退火处理(弱退火处理)”(B)，虽然漏电流值本身比以往型稍微恶化，但膜厚的增大很少，可确保高速动作性。
接着，对氧化膜换算膜厚与源极-漏极间的N-MOSFET的ON电流特性进行研究，如图5所示，实施方式的“由断续供给微波进行的等离子体氮化处理”(A)和“由断续供给微波进行的等离子体氮化处理+本发明的退火处理(弱退火处理)”(B)的任何一种情况，都得到比以往高的ON电流值。
此外，在图5中，(C)表示在等离子体处理装置1中，使用除去喷淋板41的图6的等离子体处理装置81，利用同样的断续供给的微波进行等离子体氮化处理的情况。即，图6的等离子体处理装置81，具有将图1所示的等离子体处理装置81中的喷淋板41除去的结构，其它的结构都与图1的等离子体处理装置1的结构相同。
根据图5所示的结果可知，在进行等离子体氮化处理时，由图1所示的具有喷淋板41的等离子体处理装置1进行等离子体氮化处理的一方，能够得到更高的MOSFET的ON电流。这可认为是喷淋板41对入射离子量的降低效果以及与由微波的断续供给引起的电子温度下降相伴的入射离子能量进一步降低的效果协同作用，进而得到了良好的效果。
接着，对N-MOSFET的ON电流和NBTI(施加负电压高温应力时的可靠性：例如阈值电压偏移量、ON电流值超出允许范围之前的寿命或它们的偏移量、劣化程度成为指标)耐性进行研究。如图7所示，实施方式的等离子体氮化处理，可得到非常高的NBTI耐性。另外，(D)表示对于在上述等离子体氮化处理后进行的退火处理，实施以往的“强退火处理”来取代“弱退火处理”的情况，如果进行本发明的等离子体氮化处理，则即使在其后实施以往的强退火处理，依然显示出比以往高的NBTI耐性。
接着，使用上述等离子体处理装置1，改变各种等离子体条件，对构成P-MOSFET的栅极绝缘膜的氧化膜进行等离子体氮化处理，以具有由此形成的氧氮化膜的PMOS的ON电流特性为横轴，以NBTI耐性为纵轴，将其结果示于图8。此时的等离子体氮化条件如下。
基底氧化膜的膜厚为1.0nm，处理容器内的压力为50mTorr(6.65Pa)，功率为1500W。另外，进行等离子体氮化处理时的气体，氩气/氮气的流量比为1000sccm/40sccm。等离子体氮化处理时间取5、10、20、40秒，其时栅极氧化膜中氮的浓度分别为5原子％、9原子％、11原子％、15原子％。
在图8中，各脉冲条件为：
脉冲条件1：ON时间/OFF时间为50μS/50μS(ON占空比50％，重复周期10kHz)；
脉冲条件2：ON时间/OFF时间为50μS/10μS(ON占空比83％，重复周期17kHz)；
脉冲条件3：ON时间/OFF时间为10μS/10μS(ON占空比50％，重复周期50kHz)；
脉冲条件4：ON时间/OFF时间为200μS/500μS(ON占空比29％，重复周期1kHz)。
此外，在图中，CW表示连续波的情况。
由此可以确认，脉冲条件4的情况与连续波没有差别，但随着从脉冲条件3变化至脉冲条件1，PMOS的ON电流特性与NBTI耐性均提高。即，能够确认：在以往的连续波中，ON电流特性与NBTI耐性有负相关的关系，改变膜中的氮浓度使任一方提高时，另一方则下降，但通过像本实施例那样改变ON时间/OFF时间(占空比和重复周期)，能够使ON电流特性与NBTI耐性同时提高。即，膜中的氮浓度为5原子％时，NBTI耐性提高得更高，该趋势与氮浓度为9原子％时的趋势大致相同。氮浓度为11原子％时，能够使NBTI耐性与ON电流特性双方提高大致相同程度，氮浓度为15原子％时，能够使ON电流特性进一步提高。氮的浓度并不限于该范围，优选的范围为1～20原子％，更优选为5～15原子％，进一步优选为9～13原子％。无论是哪个范围，都能够使ON电流特性与NBTI耐性双方比以往提高。
另外，对使用等离子体处理装置1的等离子体氮化处理的工序的一个例子进行说明。
首先，将表面形成有氧化膜的晶片W搬入处理容器2内，将晶片W载置在基座上。然后，例如以2000sccm的流量向处理容器2内供给Ar气体，同时利用排气装置11对处理容器2内的气氛进行排气，将处理容器2内的压力维持在126.66Pa的减压度。此时利用加热器4a将晶片W加热到例如400℃。通过这样事先对晶片W充分加热、而且对处理容器2内进行减压，能够有效地除去晶片W上附着的水分，而且，由于一边供给Ar气体一边对处理容器2内进行排气，所以能够对从上述晶片W除去的水分和处理容器2内的残留气氛进行有效地吹扫。由此，在等离子体氮化处理时，能够将N原子均匀且有效地导入到基板上。这样的所谓预热工序，例如进行70秒。
接着，进行等离子体点火工序。此时，例如以2000sccm的流量向处理容器2内继续供给Ar气体，将处理容器2内的压力维持在126.66Pa的减压度。这样，通过将处理容器2内的压力设定得比本来的等离子体氮化处理时的压力高，所谓的等离子体点火变得容易。此外，等离子体点火时微波供给装置36的输出为2000W，这样的等离子体点火工序进行例如5秒。
接着，为了使等离子体氮化处理稳定，进一步对处理容器2内进行减压，使其压力成为6.7Pa。此时Ar气体的供给流量降低为1000sccm，微波供给装置36的输出降低为1500W，处理容器2内的压力和微波供给装置36的输出都被设定为等离子体氮化处理时的压力和输出。这样的所谓准备、调整工序，进行例如5秒。
接着，在分别将处理容器2内的压力维持为6.7Pa、将微波供给装置36的输出维持为1500W、将Ar气体的供给流量维持为1000sccm的状态下，例如以40sccm的流量向处理容器2内供给氮气，对晶片W的氧化膜进行等离子体氮化处理。该等离子体氮化处理的时间，例如为5～40秒。
规定的等离子体氮化处理结束时，停止微波供给装置36，使等离子体消失(所谓的等离子体OFF)。此时，氮气维持40sccm的供给流量、Ar气体维持1000sccm的供给流量，处理容器2内的压力还被维持在6.7Pa。这样的等离子体消失的工序，进行例如3秒。
接着，停止氮气、Ar气体的供给，例如将处理容器内的压力提高至和与等离子体处理装置1连接的负载锁定室等预备室相同的压力之后，将晶片W从处理容器2搬出。
通过以这样的工序进行等离子体氮化处理，能够在低等离子体损伤下，均匀地将氮导入氧化膜表面侧，能够提高NBTI耐性和ON电流特性。
在以上的等离子体处理中，使用利用平面天线的微波等离子体作为等离子体源，但也可以应用平行平板型(电容型)等离子体、感应耦合型等离子体(ICP)、ECR等离子体、表面波等离子体、磁控管型等离子体等作为其它的等离子体源。
产业上的可利用性
本发明能够减薄半导体器件的绝缘膜而不增大漏电流，对动作速度高的半导体器件的制造特别有用。

Claims (13)

1.一种等离子体处理方法，利用由微波产生的等离子体对形成氧化膜后的基板进行氮化处理，其特征在于：
所述由等离子体进行的氮化处理，由断续地供给微波而产生的等离子体进行。
2.根据权利要求1所述的等离子体处理方法，其特征在于：
至少通过改变所述断续供给的微波的供给·停止的重复周期或者微波供给的接通时间与断开时间的比，来提高氮化处理后的膜质。
3.根据权利要求1所述的等离子体处理方法，其特征在于：
所述断续供给的微波的供给接通时间为5～100μs。
4.根据权利要求1所述的等离子体处理方法，其特征在于：
所述断续供给的微波的供给断开时间为5～100μs。
5.根据权利要求1所述的等离子体处理方法，其特征在于：
所述断续供给的微波的供给·停止的重复周期为5kHz～100kHz。
6.根据权利要求1所述的等离子体处理方法，其特征在于：
所述断续供给的微波的供给接通时间与断开时间的比为0.1～2∶1。
7.根据权利要求1所述的等离子体处理方法，其特征在于：
所述氮化处理后，氧化膜中的氮浓度为5～15原子％。
8.根据权利要求1所述的等离子体处理方法，其特征在于：
所述等离子体氮化处理使用等离子体处理装置进行，
所述等离子体处理装置包括：在处理容器内载置基板的载置台；配置在处理容器的上方，向处理空间导入微波、产生微波的电介质；向所述处理容器内的上方供给处理气体的气体供给部；和配置在所述气体供给部的气体供给口的下方、载置台上的基板的上方，具有多个透孔，并且至少覆盖所述基板的形态的电介质板。
9.根据权利要求1所述的等离子体处理方法，其特征在于：
在所述等离子体氮化处理后，具有在减压气氛中进一步对所述基板进行退火处理的工序。
10.根据权利要求9所述的等离子体处理方法，其特征在于：
所述退火处理在减压容器内、在20～100000Pa的减压度下进行。
11.根据权利要求9所述的等离子体处理方法，其特征在于：
所述退火处理在将基板加热到900℃～1200℃的温度下进行1～30秒。
12.根据权利要求9所述的等离子体处理方法，其特征在于：
将至少含有氧的气体导入减压容器内，在该减压容器内进行所述退火处理。
13.一种计算机存储介质，包含用于在等离子体处理装置中运行等离子体处理方法的软件，其特征在于：
所述等离子体处理方法，是利用由断续供给的微波产生的等离子体，对形成氧化膜后的基板进行氮化处理的等离子体处理方法。
CN2005800068658A 2004-03-03 2005-03-02 等离子体处理方法 Expired - Fee Related CN1926670B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP058945/2004 2004-03-03
JP2004058945 2004-03-03
JP2004268236 2004-09-15
JP268236/2004 2004-09-15
PCT/JP2005/003488 WO2005086215A1 (ja) 2004-03-03 2005-03-02 プラズマ処理方法及びコンピュータ記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100759456A Division CN102181819A (zh) 2004-03-03 2005-03-02 等离子体氮化处理方法

Publications (2)

Publication Number Publication Date
CN1926670A true CN1926670A (zh) 2007-03-07
CN1926670B CN1926670B (zh) 2011-05-18

Family

ID=34921660

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100759456A Pending CN102181819A (zh) 2004-03-03 2005-03-02 等离子体氮化处理方法
CN2005800068658A Expired - Fee Related CN1926670B (zh) 2004-03-03 2005-03-02 等离子体处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011100759456A Pending CN102181819A (zh) 2004-03-03 2005-03-02 等离子体氮化处理方法

Country Status (7)

Country Link
US (3) US7723241B2 (zh)
EP (1) EP1722406A1 (zh)
JP (1) JP5101103B2 (zh)
KR (2) KR100956467B1 (zh)
CN (2) CN102181819A (zh)
TW (1) TW200540992A (zh)
WO (1) WO2005086215A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681836B (zh) * 2007-05-29 2011-11-16 东京毅力科创株式会社 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置
CN103187270A (zh) * 2011-12-28 2013-07-03 东京毅力科创株式会社 微波加热处理装置和处理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
EP1722406A1 (en) 2004-03-03 2006-11-15 Tokyo Electron Limited Plasma processing method and computer storing medium
KR20090094033A (ko) * 2006-12-28 2009-09-02 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101188574B1 (ko) 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
JP5357486B2 (ja) 2008-09-30 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置
KR101851199B1 (ko) 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
CN106159036A (zh) * 2015-04-13 2016-11-23 中兴通讯股份有限公司 一种硅基光电子系统的制备方法
JP2019009305A (ja) * 2017-06-26 2019-01-17 東京エレクトロン株式会社 プラズマ処理装置
CN112864007B (zh) * 2019-11-28 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627345B2 (ja) * 1988-11-18 1994-04-13 住友金属工業株式会社 プラズマプロセス装置
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
US6143081A (en) 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
KR100537679B1 (ko) * 1996-07-12 2006-04-06 동경 엘렉트론 주식회사 성막장치 및 성막방법
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2002208593A (ja) 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP4421150B2 (ja) * 2001-09-04 2010-02-24 パナソニック株式会社 絶縁膜の形成方法
JP2003282565A (ja) * 2002-01-18 2003-10-03 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
EP1722406A1 (en) 2004-03-03 2006-11-15 Tokyo Electron Limited Plasma processing method and computer storing medium
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
WO2006046634A1 (ja) * 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681836B (zh) * 2007-05-29 2011-11-16 东京毅力科创株式会社 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置
CN103187270A (zh) * 2011-12-28 2013-07-03 东京毅力科创株式会社 微波加热处理装置和处理方法

Also Published As

Publication number Publication date
US7897518B2 (en) 2011-03-01
KR100956467B1 (ko) 2010-05-07
US20100196627A1 (en) 2010-08-05
US20070059944A1 (en) 2007-03-15
EP1722406A1 (en) 2006-11-15
WO2005086215A1 (ja) 2005-09-15
KR100956466B1 (ko) 2010-05-07
TWI368945B (zh) 2012-07-21
KR20080079339A (ko) 2008-08-29
JPWO2005086215A1 (ja) 2008-01-24
US8183165B2 (en) 2012-05-22
US7723241B2 (en) 2010-05-25
CN1926670B (zh) 2011-05-18
JP5101103B2 (ja) 2012-12-19
TW200540992A (en) 2005-12-16
CN102181819A (zh) 2011-09-14
KR20060116030A (ko) 2006-11-13
US20110124202A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
CN1926670A (zh) 等离子体处理方法和计算机存储介质
US8021987B2 (en) Method of modifying insulating film
CN101044626A (zh) 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN1659692A (zh) 基板处理方法
CN100576464C (zh) 等离子体处理方法
CN107408493B (zh) 脉冲氮化物封装
CN1666324A (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
JP2000294550A (ja) 半導体製造方法及び半導体製造装置
JP2008522405A (ja) 半導体のための引張り及び圧縮応力をもたせた物質
JP2012506640A (ja) 窒化シリコン電荷トラップ層を有する不揮発性メモリ
WO2008026712A1 (fr) procédé de génération de plasma, procédé de gravure de film en matériau organique, procédé de génération ionique négatif et procédé de traitement par oxydation ou nitruration
CN1791972A (zh) 等离子体处理装置
CN1714430A (zh) 等离子体处理装置和等离子体处理方法
CN1757098A (zh) 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
US7622402B2 (en) Method for forming underlying insulation film
TWI735957B (zh) 薄膜處理製程
CN1619781A (zh) 处理方法及装置
CN101080810A (zh) 选择性等离子体处理方法
CN1799127A (zh) 等离子体处理装置和等离子体处理方法
US20050227500A1 (en) Method for producing material of electronic device
JP2000223421A (ja) 成膜方法及びその装置
WO2003098678A1 (fr) Procede de traitement de substrat
CN1777977A (zh) 成膜方法
TWI702304B (zh) 矽氮化膜之成膜方法及成膜裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20140302