TWI735957B - 薄膜處理製程 - Google Patents

薄膜處理製程 Download PDF

Info

Publication number
TWI735957B
TWI735957B TW108134784A TW108134784A TWI735957B TW I735957 B TWI735957 B TW I735957B TW 108134784 A TW108134784 A TW 108134784A TW 108134784 A TW108134784 A TW 108134784A TW I735957 B TWI735957 B TW I735957B
Authority
TW
Taiwan
Prior art keywords
film
plasma
substrate
processing gas
precursor
Prior art date
Application number
TW108134784A
Other languages
English (en)
Other versions
TW202029344A (zh
Inventor
煒 劉
泰瑞莎克拉莫 瓜立尼
琳林 王
麥爾肯 畢凡
玖漢尼斯Ｆ 史文博格
法拉德莫 納葛尼
柏納Ｌ 黃
建邦 勞
拉拉 華瑞恰克
雷尼 喬治
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202029344A publication Critical patent/TW202029344A/zh
Application granted granted Critical
Publication of TWI735957B publication Critical patent/TWI735957B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一種修飾半導體元件中的層的方法。該方法包括：在半導體基板上沉積低品質膜；及將該低品質膜的表面暴露於包含氦的第一處理氣體，同時將該基板加熱到第一溫度；以及將該低品質膜的表面暴露包括氧氣的第二處理氣體，同時將該基板加熱到不同於該第一溫度的第二溫度。藉由進行上述製程，改善了膜的電性質。

Description

薄膜處理製程
本發明大致上關於用於處理待用於半導體元件中的薄膜的方法和設備。
在積體電路中，高度期望有較小型的電晶體，例如金氧半導體場效電晶體（MOSFET）。首先，較小型的電晶體實現了在給定的晶片區域內形成更多的電晶體，從而減小晶片尺寸。其次，較小型的電晶體大致上能夠比大型的電晶體更快速地切換，從而改善晶片性能。
一種降低MOSFET尺寸的方法是透過元件規模縮放（scaling），其中重要的元件尺寸比例式降低，該重要的元件尺寸諸如電晶體長度、電晶體寬度和氧化物（或介電質）厚度。在此方法中，電晶體的通道電阻不會隨著電晶體尺寸的降低而改變，而電晶體的閘極電容和RC延遲會隨著尺寸的降低而呈比例地減少。用於生長這些愈來愈薄的膜的本領域中的常用方法是使用原子層沉積（ALD）製程，該製程容許在原子層級上良好地控制厚度，並且也提供良好的薄膜正形性。ALD的缺點之一是，所沉積的薄膜的機械和電性質不良，這會造成例如電流洩漏和介電常數的降低。
如前文所說明，在本領域中需要的是一種方法，該方法改善透過化學氣相沉積（CVD）製程或原子層沉積（ALD）製程沉積的膜的膜性能。另外，在CVD後或ALD後對膜進行修飾會使發明所屬技術領域中具有通常知識者得以使用他們當前的ALD配方，並接著在沉積後進行改善膜的處理，而不必修飾已具功能性及已最佳化了的當前ALD方法。
因此，需要一種處理沉積的薄膜以改善其機械及/或電性質的設備和方法。
本案揭示內容的實施例包括一種修飾半導體元件中的層的方法，該方法包括：在半導體基板上沉積具有低膜品質的膜；以及將該低品質膜的表面暴露於包含氦的處理氣體，同時將該基板加熱到第一溫度。在一些實施例中，該處理氣體基本上包含氦。
本案揭示內容的實施例可進一步包括一種修飾半導體元件中所用的層的方法，該方法是藉由：將該層的表面暴露於包含氦的第一處理氣體，同時將該基板加熱到第一溫度，以及將該層的表面暴露到包括氧氣的第二處理氣體，同時將該基板加熱到不同於該第一溫度的第二溫度。
本案揭示內容的實施例可以進一步包括修飾用於形成半導體元件的層以改善該層的機械和電性質。透過進行上述方法，改善膜的電性質。另外，對於由ALD製程形成的膜而言，在ALD後執行的處理製程容許使用者使用他們當前開發且最佳化的ALD製程配方。
本案揭示內容的實施例可進一步包括一種修飾半導體元件中具低品質的膜的方法，包括：將基板上的低品質膜的表面暴露於含處理氣體的電漿，該處理氣體包括氦（He），同時將該基板加熱到介於約150°C和約500°C之間的第一溫度，並且能夠施加基板RF偏壓以引發該電漿中形成的離子轟擊該低品質膜的表面。該方法也可包括，施加該偏壓電力（bias power）給該基板，以將能量賦予離子，其中該等離子的能量介於約2eV和約2,000eV之間，並且其中該電漿在處理期間於該低品質膜的表面上具有一平均離子密度，該平均離子密度為每立方公分（cm-3 ）介於約1E10至1E12個離子之間。
本案揭示內容的實施例可進一步包括一種修飾半導體元件中的低品質膜的方法，包括：將配置在基板的表面上的膜的表面暴露於含處理氣體的電漿，該處理氣體包括氦（He）。將該基板加熱到約350°C至約500°C之間的第一溫度。透過施加源電力（source power）產生電漿。在處理期間，該電漿在該膜之表面上的平均離子密度為每立方公分（cm-3 ）約1E10至1E12個離子之間。在該方法的一些實施例中，形成的自偏壓引發電漿中形成的離子轟擊該膜的表面。
本文提供的本案揭示內容的實施例包括處理具低品質的膜以改善該膜之電及/或機械性質的製程。在一些實施例中，該製程包括，改善沉積的化學氣相沉積(CVD)層或原子層沉積(ALD)層的性質，這是藉由下述方式達成：將維持在受控溫度下的沉積膜暴露於具有期望離子密度的電漿，同時由於受控的偏壓電力，而以該電漿中形成的離子轟擊該沉積的薄膜的表面。在一些實施例中，在電漿中形成的離子包括氦離子，由於偏壓電力及/或電漿形成的自偏壓，使得該等氦離子將動能賦予沉積膜的組成原子，這能夠使沉積薄膜緻密化，移除在沉積的薄膜中發現的污染物(例如，含有氫的雜質)，且改變沉積的薄膜中原子的鍵結結構。電漿中生成的離子的動能受到控制，這是藉由下述方式達成：控制電漿離子密度和施加偏壓電力或電漿形成的自偏壓產生的鞘電壓，而容許調整動能以及調整在膜中離子能夠穿透的數量和深度。本文提供的本案揭示內容的實施例可特別用於(但不限於)改善ALD製程所沉積的低品質膜的性質。
圖1是根據一個實施例的處理腔室組件100的概略剖面視圖。如圖所示，處理腔室組件100包括電漿處理腔室101、電漿源160、偏壓電源系統161及控制器146。電漿處理腔室101提供用於處理已經形成在基板128之表面上的薄膜的腔室。一般而言，將薄膜沉積在配置於處理腔室組件100內的分別的薄膜沉積腔室中的基板128之表面上，在此情況中，該處理腔室組件100能夠包括群集工具（圖中未示），該群集工具包括分別的薄膜沉積腔室（圖中未示）。在一些實施例中，電漿處理腔室101也可另外設置成在基板之表面上沉積薄膜層。電漿源160將氣體混合物134轉換為電漿136，該電漿136轟擊基板128以改變在該基板上生長的膜的性質。偏壓電源系統161提供遍及基板128上的電壓偏壓，以助於處理製程。控制器146實行用於膜生長與膜處理的特定製程條件。整個處理腔室組件100設置成使用特定電漿製程生長或處理在基板128上形成的膜，該特定電漿製程是透過使用控制器146所提供的指令而提供。該薄膜處理製程是由電漿源160與偏壓電源系統161協助。
如圖所示，電漿處理腔室101包括腔室壁106、腔室蓋108、基板支撐基座104、靜電吸盤105、電接地端116、氣體面板130、進入通口132、節流閥138、真空泵140和氣體源142。電漿處理腔室101可以是任何適合的電漿處理腔室，例如感應耦合電漿（ICP）處理腔室。在一實施例中，ICP是薄膜沉積腔室（圖中未示）下游的腔室。在一個實施例中，處理腔室101和薄膜沉積腔室（圖中未示）是同一群集工具（圖中未示）的一部分。群集工具（例如，來自應用材料公司的Centura®系統）設置成容許基板得以在薄膜沉積腔室和處理腔室101之間移送而不暴露於空氣。在一個設置方式中，群集工具包括中央機器人裝置（圖中未示），該中央機器人裝置位於形成在移送腔室內的真空環境內，並且適於在附接到群集工具的移送腔室的處理腔室之間移送基板。中央機器人裝置設置為在至少處理腔室101和薄膜沉積腔室之間移送基板。
如圖1所示，處理腔室101可包括腔室壁106、介電腔室蓋108、和配置在腔室壁106內的基板支撐基座104。腔室壁106和介電腔室蓋108有助於將生長方法與外部環境隔離。一般而言，腔室壁106耦接電接地端116。介電腔室蓋108可以由任何適合的介電質（例如石英）構成。對於一些實施例而言，介電腔室蓋108可呈現不同的形狀（例如，圓頂形狀）。在一些實施例中，腔室蓋108可塗佈有陶瓷塗層，以保護隔離電漿物種。在一實施例中，陶瓷塗層包括氧化鋁。陶瓷塗層的厚度範圍可從約100微米至約300微米，例如約200微米。
在操作中，可將諸如半導體基板之類的基板128放置在基座104上，並且可從氣體面板130透過進入通口132供應處理氣體，而致力形成氣態混合物134。根據一個實施例，128是裸矽晶圓。在另一實施例中，基板128是圖案化的矽晶圓，經常用於邏輯閘、I/O閘、場效電晶體、FINFET或記憶體應用中。該元件是在基板128上生長的低品質膜320（圖3B）的組合。下文描述可用在本文所述的一或多種製程中的典型處理氣體。可藉由從RF電源114施加電力而在處理腔室101中將氣態混合物134激勵（energize）成電漿136。透過使用節流閥138和真空泵140而控制處理腔室101內部的壓力。一些實施例中，可透過使用行進穿過腔室壁106的含液體導管（圖中未示）或嵌入腔室壁106中的加熱元件（例如，加熱匣或線圈）或包裹在處理腔室101周圍的加熱元件（例如，加熱器包覆件或帶）而控制腔室壁106的溫度。
可藉由控制基座104的溫度而控制基板128的溫度。一些實施例中，基座104包括靜電吸盤（ESC）105，且基板128放置在該靜電吸盤上。在一些實施例中，可藉由使用加熱及冷卻元件將靜電吸盤105的溫度控制在20至500°C的範圍內。在一些實施例中，在處理期間將基板128「吸附」到靜電吸盤105的基板支撐表面，以主動地控制基板的溫度。如下文所述，經由嵌入基座104的冷卻元件對靜電吸盤105和基板進行溫度控制有助於減少由於離子轟擊而造成的不需要的溫度增加。在一些實施例中，來自氣體源142的氦（He）氣可經由氣體導管144提供到基板128下方的基座表面中形成的通道（圖中未示）。氦氣可助於基座104與基板128之間的熱傳。在處理期間，可將基座104加熱到穩態溫度，然後氦氣可助於基板128的均勻加熱。基座104可藉由加熱元件（圖中未示）而進行加熱，該加熱元件諸如嵌入基座104的電阻式加熱器，或是大致瞄準基座104或基板128（當基板128在基座104上時）的燈。使用這樣的熱控制，可以將基板128維持在約20至500°C之間的第一溫度。電漿源160的部件為膜生長和緻密化提供了環境。
如圖所示，電漿源160包括線圈元件110、第一阻抗匹配網絡112、RF電源114、電接地端117、遮蔽電極118、電接地端119、開關120、和偵測器122。在介電腔室蓋108上方，於該蓋上配置了射頻（RF）天線，該天線包括至少一個感應線圈元件110。在一種設置方式中，如圖1所示，兩個同軸線圈元件繞處理腔室的中心軸線配置，該兩個同軸線圈元件是以RF頻率驅動，以在處理腔室組件100的處理區域中生成電漿136。在一些實施例中，感應線圈元件110可配置在腔室壁106的至少一部分周圍。感應線圈元件110的一端可透過第一阻抗匹配網絡112耦接RF電源114，並且另一端可連接到電接地端117，如圖所示。電源114通常能夠以13.56MHz的頻率產生高達4千瓦（kW）。供應至感應線圈元件110的RF電力可脈衝化（即，在開與關的狀態之間切換）或是以一頻率進行功率循環（即，從高層級至低層級變化功率輸入），該頻率之範圍是從1kHz至 100kHz。電漿136的平均離子密度可以在每立方公分（cm-3 ）1E10到1E12個離子之間變化。電漿密度能夠藉由使用任何習知的電漿診斷技術來測量，例如透過使用自激發電子電漿共振圖譜法（SEERS）、Langmuir探針或其他適合的技術。相信與包括電容耦合及電漿源設置方式的習知電漿源設置方式相比，圖1中所說明的感應耦合同軸線圈元件110的設置方式在控制和生成高密度電漿方面提供了顯著的優勢。
遮蔽電極118可插置在射頻天線的感應線圈元件110與介電腔室蓋108之間。遮蔽電極118可透過任何適當的方式交替地電浮置或耦接電接地端119，以製造和斷開電連接，諸如圖1中所示的開關120。
對於一些實施例而言，偵測器122可附接腔室壁106，以助於確定何時腔室101內的氣體混合物已經被激勵成電漿。偵測器122可以例如偵測由激發氣體發射的輻射或使用光學發射圖譜法（OES）測量與所生成的電漿相關的一或多個波長的光的強度。整個電漿源160從氣態混合物134產生電漿136，以處理沉積的薄膜。
如圖所示，偏壓電源系統161包括第二阻抗匹配網絡124和偏壓電源126。基座104可以透過第二阻抗匹配網絡124耦接偏壓電源126。偏壓電源126是大致上能夠產生具有驅動頻率（在從1至160 MHz範圍內）的RF訊號且功率介於約0kW至約3kW之間，類似於RF電源114。偏壓電源126一般能夠產生頻率範圍從2至160MHz下的約1W至1千瓦（kW），頻率為13.56MHz或頻率為2MHz。視情況任選，偏壓電源126可以是直流（DC）或脈衝DC源。在一些實施例中，耦接偏壓電源126的電極配置在靜電吸盤105內。偏壓電源系統161遍及基板128上提供基板電壓偏壓，以助於沉積薄膜的處理。在一個實施例中，RF偏壓提供具有多達2000eV離子能量的高能離子。
如圖所示，控制器146包括中央處理單元（CPU）148，記憶體150和支援電路152。控制器146可以與RF電源114、開關120、偵測器122和偏壓電源126界面相接。控制器146可以是能夠在工業設施中使用的任何適合類型的通用電腦處理器，以用於控制各種腔室和子處理器。用於CPU148的記憶體150或其他電腦可讀媒體可以是任何容易獲得的記憶體形式中的一種或多種，諸如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、軟碟、硬碟或任何其他形式的本地或遠端數位儲存裝置。支援電路152可耦接CPU 148，以致力於以習知方式支援處理器。這些電路可以包括高速緩衝儲存器、電源供應器、時脈電路、輸入/輸出（I / O）電路和子系統、及類似裝置。對於一些實施例而言，本文揭示的用於激勵和維持電漿的技術可以儲存在記憶體150中作為軟體常式。該軟體常式也可以位在CPU148控制的硬體之遠端的第二CPU（圖中未示）儲存及/或執行。控制器146向處理腔室組件100和上述各種子部件提供指令以用於溫度控制、偏壓電壓、氣體流速、及類似參數。
圖2是根據一個實施例的用於緻密化介電膜的方法步驟200的流程圖。儘管結合圖2描述了方法步驟，但是發明所屬技術領域中具有通常知識者會理解，設置成以任何順序執行方法步驟的任何系統都落入本文所述實施例的範疇內。如圖所示，該方法包括沉積製程210和處理製程220。圖3A說明根據一個實施例的在沉積製程210之前放置在基板支撐基座104上的基板128。儘管下面的討論將沉積製程210描述為低品質膜沉積製程，但不希望此設置方式限制了本文的本案揭示內容的範疇，因為其他沉積薄膜（例如，金屬或半導體材料層， 高k介電質、閘極氧化物）可受益於本文所述的後續處理製程220。但是，已發現，所形成的具有低膜品質的ALD和CVD膜可藉由使用本文所述的一或多個製程而獲得顯著的益處。
一個範例中，如圖3B所示，在沉積製程210期間於基板128上形成沉積的低品質膜320。在沉積製程210中，根據一個實施例，透過ALD製程沉積低品質膜320。該低品質膜320能夠是氧化鉿、氧化矽、氮化矽或氮氧化矽。根據一個實施例，低品質膜320可以是閘極氧化物。將初級前驅物321和次級前驅物322施加至基板128的表面。在一個實施例中，該初級前驅物是矽烷（silane）或另一含矽的前驅物。在一個實施例中，次級前驅物322是水。該膜也能藉由化學氣相沉積、脈衝雷射沉積、化學氧化、或類似方法生長。在示範性實施例中，低品質膜320是生長到25至100埃之間的厚度（諸如25至35埃之間的厚度）的氧化矽膜。以此方式沉積的低品質膜320經常具有不良的品質，有不需要的間隙氫（interstitial）、懸空（dangling）矽鍵、以及氧或氮空位。沉積的低品質膜320的不穩定的晶體結構導致下述的問題：諸如捕獲的電荷狀態、不均勻的生長、和介電常數降低，所有這些問題都導致閘極洩漏且引發元件功能上的問題。懸空的矽鍵造成非sp3 式鍵結，例如sp 或sp2 鍵結，這導致非均勻生長和非3D生長，造成場域（domain）形成或島狀物生長。此外，沉積的低品質膜320的低品質導致不良的溼式和乾式蝕刻速率。
圖3C說明有暴露於處理製程220的沉積的低品質膜330的基板128。在處理製程220中，根據一個實施例，低品質膜320被處理氣體331轟擊。處理氣體331包含氦。選擇氦作為非反應性處理氣體331，因為氦是最輕的貴重（noble）元素，且因此在相同的偏壓電壓下，氦會對處理過的膜造成最小量的損壞。另外，由於氦氣是貴重元素，因此氦不會與低品質薄膜320中的原子形成不需要的化學鍵。低品質薄膜330被處理氣體331轟擊，並且所提供的處理氣體之動能能夠用於破壞在膜中的氫原子與其他原子之間先前形成的不需要的氫鍵。現在自由的氫原子與其他自由氫原子結合而形成氫氣，然後離開低品質膜320。作為替代方案，自由氫原子與低品質膜320中存在的氫雜質鍵結，而形成氫氣，且該氫氣離開低品質膜。在一個實施例中，低品質膜320含有氧，並且自由氫原子與氧結合以產生水，然後水從低品質膜蒸發或脫附。在一個實施例中，低品質膜320包括矽，在如前所述地移除氫雜質之後，該等矽原子形成新的矽氧鍵結（在含氧化矽膜的情況）或是在含氮化矽膜中形成矽氮鍵結。在一些實施例中，低品質薄膜的電及/或機械性質皆獲得改善，例如膜的介電性質、密度、硬度、和拉張強度。
在一個實施例中，處理氣體331進一步包括次級氣體，該次級氣體包括氧氣、氮氣、氨、三氟化氮氣體、氬氣、或上述各者之任何組合，且可藉由使用源電力114而施加，將該處理氣體激勵成電漿，從而產生離子，諸如Ar+ 、O+ 、O2 + 、He+ 、N2 + 、NH2 + 、NH+ 、NF3 + 、NF2 + 或NF+ 、或自由基，諸如O、NH、N或F。在一實施例中，低品質膜320包括氧化矽、氮化矽、或氮氧化矽，並且可以在沉積的低品質膜330中嵌入以氧或氮組成的離子或自由基，而治癒（heal）氧或氮的空位，並且助於由不需要的懸空鍵形成矽氧或矽氮鍵。能夠改變處理氣體331中氧或氮的百分比，而控制在沉積的低品質膜330中治癒的氧或氮空位的量。較高的離子密度允許更多的離子撞擊低品質膜320，而增加空位被修復的數量且增加雜質被移除的數量。
一個實施例中，處理氣體331基本上包括單一類型的氣體，例如氦。另一實施例中，處理氣體331是包括氦及次級氣體的氣體混合物（即，氣體混合物134），該次級氣體包括氧，其中氧的體積百分比為約5%至90%，其餘為氦的百分比。在一個實施例中，處理氣體的流動時間為約1秒至10分鐘。在一個實施例中，能夠將壓力控制在約5至200毫托。一個實施例中，能夠提供次級氣體而無氦。
在一個實施例中，基板支撐基座104可耦接偏壓電源126，該偏壓電源126使偏壓電力得以施加到基板128。在一個實施例中，基板128是圖案化晶圓，且偏壓電力增加晶圓圖案的側壁上的低品質膜320的正形性。在一個實施例中，偏壓電力使基板128充電。當基板128充電時，該基板128靜電式吸引來自電漿136的離子，並且帶電離子轟擊低品質膜320。在另一實施例中，偏壓電力在基板128的表面上方產生電漿鞘，引發離子轟擊基板中的原子且與該等原子相互作用。較高的偏壓電力增加離子的穿透深度，從而容許對較厚的低品質薄膜320進行處理。另一實施例中，不提供偏壓電力，並且由於自偏壓產生的所形成的鞘電壓之故，帶電離子被吸引至基板的表面。自偏壓是由在帶電電漿和至少部分接地的基板支撐件之間形成的電壓差所產生的。能夠藉由調整腔室內的處理氣體壓力以及藉由調整RF電源114施加到處理氣體的功率而調整自偏壓，這兩者都會影響電漿的密度以及形成的電漿與接地的基板之間形成的電壓。
在一個實施例中，基板128包括氧化矽或氮氧化矽，次級氣體包括氧氣，且偏壓電力透過在基板表面上方形成電漿鞘、而使得氧離子轟擊並與基板上膜的暴露表面處或下方的氧空位相互作用，而助於填充沉積的低品質膜320中的氧空位。氧離子嵌入低品質膜128中並形成矽氧鍵，從而填充低品質膜中的任何氧空位。在某些情況下，氧自由基（O*）的形成是實用的，因為氧自由基會由於電漿供應給自由基的熱能而擴散到膜表面，從而自由基會能夠與在基板上膜的暴露表面處或下方的氧空位相互作用。
在另一實施例中，基板128包括氮化矽或氮氧化矽，次級氣體包括氮氣或氨，並且偏壓電力透過吸引氮離子或自由基而助於填充所沉積的低品質膜320中的氮空位。在一些實施例中，使用偏壓電力，以藉由在基板表面上方產生電漿鞘，引發氮離子轟擊且與基板上的膜之暴露表面處或下方的氮空位相互作用，而助於填充在所沉積的低品質膜320中的氮空位。氮離子嵌入低品質膜128中並且形成矽氮鍵，而填充低品質膜中的任何氮空位。在ALD氮化物膜的處理製程的一個實施例中，基板溫度保持在約150°C至約350°C之間，將約2000W至約2250W之間的RF電力提供給處理氣體以形成電漿，施加約0至10 W（例如1至10 W）的基板RF偏壓電力，將腔室保持在約10毫托耳，並且使氦流動約10分鐘的處理時段。
由於離子化的處理氣體331造成的對低品質薄膜的轟擊減少了捕獲的電荷狀態，傾向於使生長的薄膜平坦化，並且能夠改善膜的機械和電學性質（例如介電常數），所有這些都降低閘極洩漏並且確保適當的元件功能。該處理製程會透過移除懸空的矽鍵（造成sp3 鍵結）而使形成的低品質薄膜緻密，從而助於均勻的膜機械和電性質。膜的溼式和乾式蝕刻速率也獲得改善。處理氣體轟擊的整個製程造成比第一沉積層產生更好的品質層。更好地控制低品質膜的品質容許降低閘極漏電流密度，及現代半導體元件之功能所必須的更佳的等效氧化物厚度（EOT）的規模縮放。
在一個實施例中，基板支撐基座104由加熱元件（圖中未示）加熱，該加熱元件諸如嵌入在基座104內的電阻式加熱器，或者大致上瞄準基座104或基板128（當基板128在基座104上時）的燈。使用這樣的熱控制，可將基板128保持在約20至500°C之間的溫度。在一個實施例中，基座維持在大於約150°C，諸如大於250°C的溫度。在一個實施例中，低品質膜320是氧化矽、氮化矽、或氮氧化矽，並且該熱控制增加了氫雜質的離去速率，因而增加在處理製程期間矽氧和矽氮鍵的形成速率。
在處理製程220期間，將基板溫度保持並且控制在大約20°C和500°C之間，同時提供大約50W至4kW之間的RF電力至處理氣體和基板，施加介於約1瓦（W）至1000W之間的RF偏壓電力，並且腔室處理壓力為介於約5毫托耳至約200毫托耳之間持續達約1秒到約15分鐘之間的時段。基板的溫度控制、偏壓電力、和源電力114的組合容許產生更佳品質的膜320。在處理製程220期間同時使用所有三個製程參數會使電漿136具有期望的離子密度，而確保達成期望的離子轟擊速率（離子/秒）和轟擊密度（離子/cm2 ），轟擊的離子具有期望動能（eV），且轟擊的膜具有期望量的增加熱能（Watts/cm2 ），以增加製程反應速率，容許原子四處移動至更優先的鍵結位置，移除雜質，且增加膜的緻密化，這會導致更均勻且正形的膜，且具有更少量的空位或不需要的雜質原子。在一個製程範例中，在處理期間，基板表面上的平均電漿離子密度是控制在每立方公分（cm-3 ）約1E10和1E12個離子之間，RF偏壓施加到基板，而將約2eV至約2,000eV之間的平均離子能量賦予在電漿中生成的離子，且基板維持在約20°C和約500°C之間的溫度，例如在350°C和500°C之間。在另一個製程範例中，在處理期間，基板表面上的平均電漿離子密度控制在每立方公分（cm-3 ）約1E10和1E12個離子之間，將RF偏壓施加至基板，而將約2eV至約30eV之間（諸如約2eV至10eV之間）的平均離子能量賦予在電漿中生成的離子，並且基板維持在下述溫度：約20°C至約500°C之間，諸如在150°C至500°C之間，或250°C與500°C之間，或350°C至500°C之間。
如上文所記載，在處理期間對電漿離子密度進行控制是用於確保達成期望的離子轟擊速率（離子/秒）和離子轟擊密度（離子/cm2 ），這會尤其影響處理期間會在低品質膜320中產生的損壞的量。在一個範例中，對於要求將離子佈植至膜內期望深度的應用而言，1E10的離子密度是較佳的，因為較高的電漿離子密度（諸如1E12）會在保持其他製程變量（例如基板偏壓與溫度）恆定的情況下大幅度增加處理期間引發的損壞。在一些實施例中，佈植的離子包括氧或氮。基板偏壓的控制允許對轟擊離子的動能（eV）進行控制，以調整轟擊離子的穿透深度及/或緻密化效應，且幫助從低品質膜320移除不需要的雜質。獨立於其他變量，在處理期間對膜添加熱能（Watts /cm2 ）會增加與膜發生的任何化學反應的反應速率，使原子得以四處移動到更優先的鍵結位置，而減少或改變由轟擊離子提供的損壞，移除在形成的低品質膜320層中發現的雜質並增加低品質膜320的緻密化。
在處理製程220的一個示範性實施例中，將基板溫度保持在大約250°C，提供大約2000W的RF電力給處理氣體，施加約0至10 W的基板RF偏壓電力（例如，1至10W），將腔室保持在約20毫托耳，在沒有次級氣體的情況下使氦流動達約4分鐘的時段。在處理製程220的另一示範性實施例中，基板溫度保持在約250°C，提供約2250W的RF電力給處理氣體，施加約0至10W（例如，1至10 W）的基板RF偏壓電力，將腔室保持在約5毫托耳，在沒有次級氣體的情況下使氦流動達約15分鐘的時段。
圖4是根據一個實施例的用於處理介電膜的方法步驟400的流程圖。儘管結合圖4描述了方法步驟，但是發明所屬技術領域中具有通常知識者會理解，設置成以任何順序執行該等方法步驟的任何系統都落入本文所述實施例的範疇內。如圖所示，該方法包括膜沉積製程410、第一處理製程420、及第二處理製程430。圖5說明根據一個實施例的在400之方法期間的基板。圖5A說明根據一個實施例的在膜沉積製程410之前放置在基板支撐基座104上的基板128。
圖5B說明具有透過膜沉積製程410沉積的沉積低品質膜320的基板128。該膜沉積製程410以與沉積製程210類似的方式進行。能夠藉由原子層沉積、化學氣相沉積、脈衝雷射沉積、化學氧化、或其他類似製程而生長膜。在示範性實施例中，低品質膜可以是生長達25至100埃之間的厚度的氧化矽、矽酸鉿、矽酸鋯、氧化鉿、或氧化鋯膜。在一個ALD製程範例中，基板表面與至少一種含氧氣體(例如，O2、H2O)、含氮氣體(例如，N2、NH3)及/或含矽前驅物(例如，含矽烷的前驅物)循環地接觸，而沉積包含矽的膜，其中基板表面的溫度是約200℃或更高。
圖5C說明具有暴露於第一處理製程420的沉積的低品質膜330的基板128。以類似於上述處理製程320的方式執行第一處理製程420。
圖5D說明具有暴露於第二處理製程430的處理過的低品質膜540的基板128。在第二處理製程430中，根據一個實施例，沉積的低品質膜330被第二處理氣體331的離子化部分轟擊。第二處理氣體331包括氧，且可進一步包括包括次級氣體，該次級氣體包括氦、氮氣、氨、氬、三氟化氮氣體、或上述氣體的任何組合。在一個實施例中，處理氣體331進一步包括次級氣體，該次級氣體包括氮氣、氨、氟氣、或上述氣體的任何組合，並且該次級氣體可由源電力114激勵成電漿，而產生諸如Ar+ 、He+ 、N2 + 、NH2 + 、NH+ 、NF3 + 、NF2 + 或NF+ 之離子或是諸如NH或F的自由基。
能夠將第一處理製程420和第二處理製程430依序重複多次，以繼續改善處理後的薄膜之性質。相信至少兩次重複該等處理步驟能夠以每一行程（pass）增加低品質膜的性質。第一和第二處理製程能夠以任何順序執行或是同時執行。轟擊沉積的低品質薄膜的整個製程會造成比剛沉積的低品質薄膜有更佳品質的低品質薄膜。
在示範性實施例中，第一處理製程420期間的第一溫度保持在450°C，第二處理製程430期間的第二溫度保持在450°C，第一源電力114是200W，偏壓電力在0到100W之間（例如1至100W），壓力保持在100毫托耳，氦和氧是以50%的氧及50%的氦（以體積計）共流，並且該製程的執行達少於或等於1分鐘。另一示範性實施例中，第一溫度保持在450°C，第二溫度保持在450°C，第一源電力114是100W，偏壓電力是800W，壓力保持在10毫托耳，氦和氧是以10%的氧和90%的氦（以體積計）共流，該製程執行達4分鐘。
可以透過以氦轟擊沉積的膜而改善沉積的ALD層的不佳膜品質。氦將動能賦予膜的組成原子，此舉在含矽膜中能夠用於移除氫雜質（作為氫氣或水），從而形成矽矽、矽氮、或矽氧鍵。氦的動能是由源電力控制，而容許調整動能以及調整在膜中氦能夠穿透的深度。由源電力產生的氧電漿的添加也以氧添補氧空位，使晶體結構恢復至更接近原始的氧化矽。
上文說明了改善藉由ALD沉積的低品質膜的方法。透過進行上述製程，改善低品質膜的電性質。另外，對低品質膜的後ALD的修飾允許發明所屬技術領域中具有通常知識者使用他們當前的ALD配方，並接著在沉積之後進行改善低品質膜的處理，而不必修飾已具功能性及已最佳化了的當前ALD方法。
雖然前述內容針對本案揭示內容的實施例，但是在不背離本案揭示內容的基本範疇的情況下，可設計本案揭示內容的其他和進一步的實施例，並且本案揭示內容的範疇由所下文的申請專利範圍所決定。
100:處理腔室組件 101:處理腔室 104:基板支撐基座 105:靜電吸盤 106:腔室壁 108:腔室蓋 110:線圈元件 112:阻抗匹配網絡 114:電源 116:電接地端 117:電接地端 118:遮蔽電極 119:電接地端 120:開關 122:偵測器 124:阻抗匹配網絡 126:電源 128:基板 130:氣體面板 132:進入通口 134:氣體混合物 136:電漿 138:節流閥 140:真空泵 142:氣體源 144:氣體導管 146:控制器 148:CPU 150:記憶體 152:支援電路 160:電漿源 161:偏壓電源系統 200:方法步驟 210:沉積製程 220:處理製程 320:低品質膜 321:初級前驅物 322:次級前驅物 330:低品質膜 331:處理氣體 400:沉積製程 410:膜沉積製程 420:第一處理製程 430:第二處理製程 540:低品質膜
可以透過參考其中一些於附圖中說明的實施例而獲得上文簡要總結的本案揭示內容的更特定的敘述，而能詳細地理解本案揭示內容的上文記載特徵的方式。然而，應注意，附圖僅說明本案揭示內容的示範性實施例，因此不應被認為是對本案揭示內容的範疇的限制，因為本案揭示內容可以容許其他等效的實施例。
圖1是根據一個實施例的處理系統的側剖面視圖。
圖2是根據一個實施例的處理低品質膜的方法。
圖3A是根據一個實施例的基板的側視圖。
圖3B是根據一個實施例的在膜生長期間的基板的側視圖。
圖3C是根據一個實施例的在第一製程期間具有膜的基板的側視圖。
圖4是根據一個實施例的處理介電膜的方法。
圖5A是根據一個實施例的基板的側視圖。
圖5B是根據一個實施例的在膜生長期間的基板的側視圖。
圖5C是根據一個實施例的在第一製程期間具有膜的基板的側視圖。
圖5D是根據一個實施例的在第二製程期間具有膜的基板的側視圖。
為助於理解，只要可能則已使用相同的元件符號指定圖式中共通的相同元件。考量一個實施例的元件與特徵可有益地併入其他實施例，而無須贅述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:方法步驟
210:沉積製程
220:處理製程

Claims (20)

  1. 一種修飾半導體元件中的膜的方法，包括：將配置在一基板之一表面上的該膜之一表面暴露到由一第一處理氣體形成的一第一電漿，同時將該基板加熱到介於約350℃至約500℃之間的一第一溫度，且施加一第一射頻(RF)偏壓，以引發該第一電漿中形成的多個離子轟擊該膜之該表面，而該第一處理氣體包括氦氣；及將配置在該基板之該表面上的該膜之該表面暴露到由一第二處理氣體形成的一第二電漿，同時施加與該第一RF偏壓不同的一第二RF偏壓至該基板，該第二處理氣體包括氦氣與氧氣。
  2. 如請求項1所述之方法，其中施加該第一RF偏壓賦予能量給該第一電漿中形成的該等離子的至少一部分，該能量介於約2eV至約2,000eV之間。
  3. 如請求項2所述之方法，其中在處理期間該第一電漿在該膜之表面上有一平均離子密度，該平均離子密度為每立方公分(cm-3)介於約1x1010至1x1012個離子之間。
  4. 如請求項2所述之方法，其中該第一電漿是透過施加一源電力(source power)產生。
  5. 如請求項1所述之方法，其中該第一處理氣 體進一步包括一次級氣體，其中該次級氣體包括氧氣、三氟化氮氣體(NF3)、氮氣(N2)、及氨(NH3)。
  6. 如請求項1所述之方法，其中該膜選自由矽、氧化矽、氮化矽、及氮氧化矽所組成之群組。
  7. 如請求項1所述之方法，進一步包括：藉由一原子層沉積而沉積該膜。
  8. 如請求項7所述之方法，其中沉積該膜進一步包括：將該表面暴露於一初級前驅物與一次級前驅物，其中該初級前驅物是一基於矽的前驅物，而該次級前驅物是水。
  9. 如請求項7所述之方法，其中沉積該膜進一步包括：將該表面暴露於一初級前驅物與一次級前驅物，其中該初級前驅物是一基於矽的前驅物，而該次級前驅物是選自由氮氣(N2)與氨(NH3)組成之群組。
  10. 如請求項1所述之方法，其中：該膜是在一薄膜沉積腔室中生長；將該基板上的該膜的該表面暴露是在一處理腔室中執行；且該薄膜沉積腔室與該處理腔室耦接一群集工具，該群集工具設置成使該基板得以在該薄膜沉積腔室與該處理腔室之間移送而不會暴露於空氣。
  11. 一種修飾半導體元件中的膜的方法，包括：在一第一處理腔室中於一基板上沉積該膜；在一第二處理腔室中將該膜之一表面暴露至由一第一處理氣體形成的一第一電漿，同時將該基板加熱到介於約150℃至約500℃之間的一第一溫度，且施加一第一射頻(RF)偏壓，以引發該第一電漿中形成的多個離子轟擊該膜之該表面，其中該第一處理氣體包括氦氣；及將該膜之該表面暴露至一第二電漿，該第二電漿由一第二處理氣體形成，同時將該基板加熱到與該第一溫度不同的一第二溫度，且同時將一第二RF偏壓施加至該基板，其中該第二處理氣體包括氦氣與氧氣。
  12. 如請求項11所述之方法，其中該第一RF偏壓賦予能量給在該第一電漿中生成的該等離子，使得該等離子轟擊該膜之該表面，其中該等離子具有介於約2eV至2,000eV之間的一平均離子能量。
  13. 如請求項12所述之方法，其中該第一電漿與該第二電漿在該膜之該表面上包括一平均離子密度，該平均離子密度為每立方公分(cm-3)介於約1x1010至1x1012個離子之間。
  14. 如請求項11所述之方法，其中將該膜之該 表面暴露至該第一電漿及將該膜之該表面暴露至該第二電漿重複至少兩次。
  15. 如請求項11所述之方法，其中該第一處理氣體進一步包括一氣體，該氣體選自由三氟化氮氣體(NF3)、氮氣(N2)、及氨(NH3)所組成之群組。
  16. 如請求項11所述之方法，其中該第二處理氣體進一步包括一次級處理氣體，其中該次級處理氣體選自由三氟化氮氣體(NF3)、氮氣(N2)、及氨(NH3)所組成之群組。
  17. 如請求項11所述之方法，其中該膜選自由矽、氧化矽、氮化矽、及氮氧化矽所組成之群組，且其中沉積該膜包括藉由一原子層沉積製程形成該膜。
  18. 如請求項17所述之方法，其中沉積該膜進一步包括：將該表面暴露於一初級前驅物與一次級前驅物，其中該初級前驅物是一基於矽的前驅物，而該次級前驅物是水。
  19. 如請求項17所述之方法，其中沉積該膜進一步包括：將該表面暴露於一初級前驅物與一次級前驅物，其中該初級前驅物是一基於矽的前驅物，而該次級前驅物是選自由氮氣(N2)與氨(NH3)組成之群組。
  20. 一種修飾半導體元件中的膜的方法，包 括：將配置在一基板之一表面上的該膜之一表面暴露到由一第一處理氣體形成的一第一電漿，同時將該基板加熱到介於約150℃至約500℃之間的一第一溫度，其中該第一電漿是藉由施加一第一源電力給該第一處理氣體而產生，且在處理期間該第一電漿在該膜之該表面上有一平均離子密度，該平均離子密度為每立方公分(cm-3)介於約1x1010至1x1012個離子之間，而該第一處理氣體包括氦氣；及將配置在該基板之該表面上的該膜之該表面暴露到由一第二處理氣體形成的一第二電漿，該第二處理氣體包括氦氣與氧氣，其中該第二電漿是透過將大於該第一源電力的一第二源電力施加至該第二處理氣體而產生。
TW108134784A 2018-10-04 2019-09-26 薄膜處理製程 TWI735957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/152,395 2018-10-04
US16/152,395 US10971357B2 (en) 2018-10-04 2018-10-04 Thin film treatment process

Publications (2)

Publication Number Publication Date
TW202029344A TW202029344A (zh) 2020-08-01
TWI735957B true TWI735957B (zh) 2021-08-11

Family

ID=70052426

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108134784A TWI735957B (zh) 2018-10-04 2019-09-26 薄膜處理製程
TW112111639A TW202333237A (zh) 2018-10-04 2019-09-26 薄膜處理製程
TW110125085A TWI819330B (zh) 2018-10-04 2019-09-26 薄膜處理製程

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112111639A TW202333237A (zh) 2018-10-04 2019-09-26 薄膜處理製程
TW110125085A TWI819330B (zh) 2018-10-04 2019-09-26 薄膜處理製程

Country Status (5)

Country Link
US (1) US10971357B2 (zh)
JP (3) JP7254171B2 (zh)
KR (2) KR20230079246A (zh)
TW (3) TWI735957B (zh)
WO (1) WO2020072203A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN112376024B (zh) * 2020-10-26 2022-08-16 北京北方华创微电子装备有限公司 一种氧化物薄膜的制备方法
US20220364230A1 (en) * 2021-05-12 2022-11-17 Applied Materials, Inc. Pulsing plasma treatment for film densification
WO2023119726A1 (ja) * 2021-12-24 2023-06-29 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI837617B (zh) * 2022-03-16 2024-04-01 南韓商細美事有限公司 處理基板之設備及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
TWI363104B (en) * 2006-11-28 2012-05-01 Air Prod & Chem Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US20130217241A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
TW201814083A (zh) * 2016-10-01 2018-04-16 應用材料股份有限公司 用於增強性蝕刻與選擇性移除的硬遮罩膜的化學修飾

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121163A (en) 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
US5926730A (en) 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
JP2003239071A (ja) 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
US7629270B2 (en) 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
KR20060084988A (ko) * 2005-01-21 2006-07-26 삼성전자주식회사 2 단계 열처리에 의한 반도체 소자의 커패시터 제조 방법
US7871942B2 (en) 2008-03-27 2011-01-18 Applied Materials, Inc. Methods for manufacturing high dielectric constant film
US8481433B2 (en) 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US9177787B2 (en) 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure
KR20160009760A (ko) 2014-07-16 2016-01-27 피에스케이 주식회사 플라즈마 생성 장치, 플라즈마 특성 제어 방법, 및 그를 이용한 기판 처리 장치
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
JP6587514B2 (ja) 2015-11-11 2019-10-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10236207B2 (en) 2016-06-20 2019-03-19 Applied Materials, Inc. Hydrogenation and nitridization processes for reducing oxygen content in a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
TWI363104B (en) * 2006-11-28 2012-05-01 Air Prod & Chem Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US20130217241A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
TW201814083A (zh) * 2016-10-01 2018-04-16 應用材料股份有限公司 用於增強性蝕刻與選擇性移除的硬遮罩膜的化學修飾

Also Published As

Publication number Publication date
KR20210055103A (ko) 2021-05-14
WO2020072203A2 (en) 2020-04-09
TW202029344A (zh) 2020-08-01
KR20230079246A (ko) 2023-06-05
TWI819330B (zh) 2023-10-21
JP7254171B2 (ja) 2023-04-07
TW202333237A (zh) 2023-08-16
TW202143331A (zh) 2021-11-16
JP2022504091A (ja) 2022-01-13
JP2024133460A (ja) 2024-10-02
US20200111659A1 (en) 2020-04-09
KR102538040B1 (ko) 2023-05-30
WO2020072203A3 (en) 2020-05-14
JP7498823B2 (ja) 2024-06-12
JP2023098896A (ja) 2023-07-11
US10971357B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI735957B (zh) 薄膜處理製程
KR101244839B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
TWI716378B (zh) 蝕刻方法
TWI390675B (zh) A gate insulating film forming method, a semiconductor device, and a computer recording medium
JP2016528734A (ja) エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
JP2008510319A (ja) プラズマ処理を用いて高誘電率層を有するゲート誘電体積層体を改善する方法及びシステム
TW200807511A (en) Plasma CVD method, method for forming silicon nitride film, method for manufacturing semiconductor device and plasma CVD method
TW201701349A (zh) 蝕刻方法（一）
TWI713486B (zh) 蝕刻方法（二）
JP2023536422A (ja) 窒化ケイ素膜の多層堆積及び処理
KR102205227B1 (ko) 붕소계 막의 성막 방법 및 성막 장치
KR101464867B1 (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
KR20180013435A (ko) 비정질 실리콘막의 형성 방법
TWI847050B (zh) 薄膜層的脈衝電漿沉積
JP2742381B2 (ja) 絶縁膜の形成方法
JP2011165743A (ja) 半導体装置の製造方法
US20120070913A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
JP2020177958A (ja) 基板処理方法及び基板処理装置