JP7254171B2 - 薄型膜処理プロセス - Google Patents

薄型膜処理プロセス Download PDF

Info

Publication number
JP7254171B2
JP7254171B2 JP2021518117A JP2021518117A JP7254171B2 JP 7254171 B2 JP7254171 B2 JP 7254171B2 JP 2021518117 A JP2021518117 A JP 2021518117A JP 2021518117 A JP2021518117 A JP 2021518117A JP 7254171 B2 JP7254171 B2 JP 7254171B2
Authority
JP
Japan
Prior art keywords
film
substrate
plasma
gas
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021518117A
Other languages
English (en)
Other versions
JP2022504091A (ja
Inventor
ウェイ リウ，
テレサ クレーマー グアリーニ，
リンリン ワーン，
マルコム ビーバン，
ヨハネス エフ． スウェンバーグ，
ウラジミール ナゴルニー，
バーナード エル． ファン，
キン ポン ロー，
ララ ハウリルチャック，
レネ ジョージ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022504091A publication Critical patent/JP2022504091A/ja
Priority to JP2023050737A priority Critical patent/JP7498823B2/ja
Application granted granted Critical
Publication of JP7254171B2 publication Critical patent/JP7254171B2/ja
Priority to JP2024088973A priority patent/JP2024133460A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

［０００１］本発明は、概して、半導体装置に使用される薄膜を処理するための方法及び装置に関する。
［０００２］集積回路において、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような、より小さなトランジスタが極めて望ましい。第１に、より小さなトランジスタは、所与のチップ面積内により多くのトランジスタを形成することを可能にし、それによってチップサイズを縮小する。第２に、より小さなトランジスタは、通常、より大きなトランジスタよりも速く切り替わり、それによってチップ性能を改善する。
［０００３］ＭＯＳＦＥＴのサイズを縮小するための１つの手法は、トランジスタ長、トランジスタ幅、及び酸化物（又は誘電体）の厚さといった、重要なデバイス寸法が比例して縮小されるデバイスのスケーリングによるものである。この手法では、トランジスタサイズが縮小されてもトランジスタチャネルの抵抗は変化しないが、トランジスタのゲート容量及びＲＣ遅延はサイズ縮小に比例して減少する。これらのますます薄くなる膜を成長させるための当技術分野における一般的な方法は、原子レベルでの厚さの良好な制御を可能にし、且つ膜の良好な共形性を提供する、原子層堆積（ＡＬＤ）プロセスを使用することである。ＡＬＤの欠点の１つは、堆積された薄膜の機械的及び電気的特性が悪く、例えば、電流の漏れ及び誘電定数の減少につながり得ることである。
［０００４］前述のように、当技術分野で必要とされるのは、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスによって堆積された膜の膜特性を改善する方法である。加えて、ＣＶＤ後又はＡＬＤ後の膜の改変により、当業者は、すでに機能的で且つ最適化された現在のＡＬＤ法を改変する必要なく、現在のＡＬＤ方策を使用し、続いて堆積後の膜を改善するための処理を行うことが可能になるであろう。
［０００５］したがって、堆積された薄膜を処理して、その機械的及び／又は電気的特性を改善する装置及び方法が必要とされている。
［０００６］本開示の実施態様は、半導体装置内で層を改変する方法を含み、低い膜質を有する膜を半導体基板上に堆積させることと、基板が第１の温度に加熱される間に、低品質の膜の表面を、ヘリウムを含むプロセスガスに曝露することとを含む。いくつかの実施態様では、プロセスガスは本質的にヘリウムを含む。
［０００７］本開示の実施態様は、基板が第１の温度に加熱されている間に、層の表面を、ヘリウムを含む第１のプロセスガスに曝露すること、及び基板が第１の温度とは異なる第２の温度に加熱されている間に、層の表面を、酸素ガスを含む第２のプロセスガスに曝露することによって、半導体装置で使用される層を改変する方法をさらに含むことができる。
［０００８］本開示の実施態様は、層の機械的及び電気的特性を改善するために、半導体装置を形成するために使用される層を改変することをさらに含むことができる。膜の電気的特性は、前述の方法に供されることによって改善される。加えて、ＡＬＤプロセスによって形成される膜のために、ＡＬＤ後に実施される処理プロセスは、ユーザが、現在開発され最適化されたＡＬＤプロセス方策を使用することを可能にする。
［０００９］本開示の実施態様は、基板が約１５０℃と約５００℃の間の第１の温度に加熱されており、基板ＲＦバイアスを印加して、プラズマ中に形成されたイオンを低品質の膜の表面に衝突させることができる間に、基板上の低品質の膜の表面を、ヘリウム（Ｈｅ）を含むプロセスガスを含むプラズマに曝露することを含む、半導体装置内の低い膜質を有する膜を改変する方法をさらに含むことができる。この方法はまた、イオンにエネルギーを付与するために基板にバイアス電力を印加することを含むことができ、ここで、イオンは約２ｅＶと約２，０００ｅＶの間のエネルギーを有し、プラズマは、処理の間に、低品質の膜の表面全体に１立方センチメートル（ｃｍ－３）当たり約１Ｅ１０イオンと１Ｅ１２イオンの間の平均イオン密度を有する。
［００１０］本開示の実施態様は、基板の表面上に配置された膜の表面を、ヘリウム（Ｈｅ）を含むプロセスガスを含むプラズマに曝露することを含む、半導体装置内の低品質の膜を改変する方法をさらに含むことができる。基板は、約３５０℃と約５００℃の間の第１の温度に加熱される。プラズマは、ソース電力を印加することによって生成される。プラズマは、処理中の膜の表面全体に、１立方センチメートル（ｃｍ－３）当たり約１Ｅ１０～１Ｅ１２イオンのイオン密度を有する。方法のいくつかの実施態様では、形成された自己バイアスが、プラズマ中に形成されたイオンを膜の表面に衝突させる。
［００１１］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な記載を、実施態様を参照して行う。それら実施態様のいくつかは、添付図面に示されている。しかしながら、添付図面は、例示的な実施態様のみを示し、したがってその範囲を限定するものと見なされるべきではなく、他の等しく有効な実施態様を認めることができることに留意されたい。
［００１２］一実施態様によるプロセスシステムの側断面図である。 ［００１３］一実施態様による低品質の膜の処理法である。 ［００１４］Ａは、一実施態様による基板の側面図である。［００１５］Ｂは、一実施態様による、膜の成長中の基板の側面図である。［００１６］Ｃは、一実施態様による、第１のプロセス中の膜を有する基板の側面図である。 ［００１７］一実施態様による誘電体膜の処理方法である。 ［００１８］Ａは、一実施態様による基板の側面図である。［００１９］Ｂは、一実施態様による、膜の成長中の基板の側面図である。［００２０］Ｃは、一実施態様による、第１のプロセス中の膜を有する基板の側面図である。［００２１］Ｄは、一実施態様による、第２のプロセス中の膜を有する基板の側面図である。
［００２２］理解を容易にするために、複数の図面に共通する同一の要素を示すために、可能であれば同一の参照番号を使用した。一実施態様の要素及び特徴は、さらなる記載なしに、他の実施態様に有益に組み込まれ得ることが企図される。
［００２３］ここに提供される本開示の実施態様は、低品質を有する膜の電気的及び／又は機械的特性を改善するために、膜を処理するプロセスを含む。いくつかの実施態様では、このプロセスは、制御されたバイアス電力により、堆積された薄膜の表面にプラズマ中に形成されたイオンを衝突させる間に、制御された温度に維持された、堆積された膜を、所望のイオン密度を有するプラズマに曝露することによって、堆積された化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）層の特性を改善することを含む。いくつかの実施態様では、プラズマ中に形成されたイオンはヘリウムイオンを含み、このイオンは、プラズマによって形成されたバイアス電力及び／又は自己バイアスにより、堆積された膜の構成原子に運動エネルギーを与え、堆積された薄膜を高密度化し、堆積された薄膜中に見られる汚染物質（例えば、水素含有不純物）を除去し、堆積された薄膜中の原子の結合構造を変化させることができる。プラズマ中に発生するイオンの運動エネルギーは、プラズマイオン密度及び印加されるバイアス電力、又はプラズマによって形成される自己バイアスによって生成されるシース電圧を制御することによって制御され、これにより、運動エネルギーの調節、ならびにイオンが貫通できる膜の量及び深さの調節が可能になる。ここに提供される本開示の実施態様は、限定しないが、ＡＬＤプロセスによって堆積される低品質の膜の特性を改善するためにとりわけ有益でありうる。
［００２４］図１は、一実施態様による処理チャンバアセンブリ１００の概略断面図である。図示のように、処理チャンバアセンブリ１００は、プラズマ処理チャンバ１０１、プラズマ源１６０、バイアス電力システム１６１、及びコントローラ１４６を含む。プラズマ処理チャンバ１０１は、基板１２８の表面上に形成された薄膜の処理のためのチャンバを提供する。典型的には、薄膜は、処理チャンバアセンブリ１００内に配置された別個の薄膜堆積チャンバ内で基板１２８の表面上に堆積され、処理チャンバアセンブリ１００はこの場合、別個の薄膜堆積チャンバ（図示せず）を含むクラスタツール（図示せず）を含むことができる。いくつかの実施態様では、プラズマ処理チャンバ１０１は、追加的に、基板の表面上に薄膜層を堆積させるように構成されてもよい。プラズマ源１６０は、ガス状混合物１３４をプラズマ１３６に変換し、これが基板１２８に衝突して、その上に成長する膜の特性を変化させる。バイアス電力システム１６１は、処理プロセスを容易にするために、基板１２８の両端に電圧バイアスを提供する。コントローラ１４６は、膜成長及び膜処理の両方のための特殊なプロセス条件を実施する。処理チャンバアセンブリ１００全体は、コントローラ１４６によって提供されるコマンドの使用によって提供される特殊なプラズマ処理を使用して、基板１２８上に形成された膜を成長させるか又は処理するように構成される。薄膜処理プロセスは、プラズマ源１６０及びバイアス電力システム１６１によって支援される。
［００２５］図示のように、プラズマ処理チャンバ１０１は、チャンバ壁１０６、チャンバリッド１０８、基板支持ペデスタル１０４、静電チャック１０５、電気アース１１６、ガスパネル１３０、入口ポート１３２、スロットルバルブ１３８、減圧ポンプ１４０、及びガス源１４２を含む。プラズマ処理チャンバ１０１は、誘導結合プラズマ（ＩＣＰ）処理チャンバなどの任意の適切なプラズマ処理チャンバとすることができる。一実施態様では、ＩＣＰは、薄膜堆積チャンバ（図示せず）の下流のチャンバである。一実施態様では、処理チャンバ１０１及び薄膜堆積チャンバ（図示せず）は、同じクラスタツール（図示せず）の一部である。クラスタツール（例えば、アプライドマテリアルズ社からのＣｅｎｔｕｒａ（登録商標）システムは、基板が大気に曝露されることなく薄膜堆積チャンバと処理チャンバ１０１との間で移送されることを可能にするように構成される。一構成において、クラスタツールは、移送チャンバ内に形成された減圧環境内に位置決めされて、クラスタツールの移送チャンバに取り付けられた処理チャンバ間で基板を移送するように構成される中央ロボット装置（図示せず）を含む。中央ロボット装置は、少なくとも処理チャンバ１０１と薄型膜堆積チャンバの間で基板を移送するように構成される。
［００２６］図１に示すように、処理チャンバ１０１は、チャンバ壁１０６、誘電チャンバリッド１０８、及びチャンバ壁１０６内に配置された基板支持ペデスタル１０４を含みうる。チャンバ壁１０６及び誘電チャンバリッド１０８は、成長方法を外部環境から隔離するのに役立つ。典型的には、チャンバ壁１０６は、電気アース１１６に連結される。誘電チャンバリッド１０８は、石英のような任意の適切な誘電体で構成することができる。いくつかの実施態様では、誘電チャンバリッド１０８は、異なる形状（例えば、ドーム形状）としてもよい。いくつかの実施態様では、チャンバリッド１０８は、プラズマ種からの保護のために、セラミックコーティングでコーティングされてもよい。一実施態様では、セラミックコーティングは酸化アルミニウムを含む。セラミックコーティングは、約１００ミクロンから約３００ミクロン、例えば約２００ミクロンの範囲の厚さを有することができる。
［００２７］動作時には、半導体基板などの基板１２８をペデスタル１０４上に配置し、プロセスガスをガスパネル１３０から入口ポート１３２を介して供給して、ガス状混合物１３４を形成することができる。基板１２８は、一実施態様による、裸のシリコンウエハである。別の実施態様では、基板１２８は、通常、ロジックゲート、Ｉ／Ｏゲート、電界効果トランジスタ、ＦＩＮＦＥＴ、又はメモリアプリケーションで使用されるように、パターン化されたシリコンウエハである。この装置は、基板１２８上に成長させた低品質の膜３２０（図３Ｂ）の組み合わせである。ここに記載されるプロセスのうちの１つ又は複数において使用されうる典型的なプロセスガスは、以下に記載される。ＲＦ電源１１４から電力を印加することにより、処理チャンバ１０１内でガス状混合物１３４にエネルギーを付与してプラズマ１３６にすることができる。処理チャンバ１０１内部の圧力は、スロットルバルブ１３８及び減圧ポンプ１４０を使用して制御することができる。いくつかの実施態様では、チャンバ壁１０６の温度は、チャンバ壁１０６又はチャンバ壁１０６に埋め込まれた加熱要素を通過する（例えば、加熱カートリッジ又はコイル）、又は処理チャンバ１０１に巻き付けられる（例えば、ヒータラップ又はテープ）液体含有導管（図示せず）を使用して制御されうる。
［００２８］基板１２８の温度は、ペデスタル１０４の温度を制御することによって制御することができる。いくつかの実施態様では、ペデスタル１０４は静電チャック１０５を含み、基板１２８は静電チャック上に配置される。いくつかの実施態様では、静電チャック１０５の温度は、加熱及び冷却要素の使用によって、２０－５００℃の範囲から制御することができる。いくつかの実施態様では、基板１２８は、処理中に静電チャック１０５の基板支持面に「チャッキング」されて、基板の温度を能動的に制御する。ペデスタル１０４内に埋め込まれた冷却要素を介した静電チャック１０５及び基板の温度制御は、後述するように、イオン衝撃による望ましくない温度上昇を低減するのに役立つ。いくつかの実施態様では、ガス源１４２からのヘリウム（Ｈｅ）ガスを、ガス導管１４４を介して、基板１２８の下のペデスタル面に形成されたチャネル（図示せず）に供給することができる。ヘリウムガスは、ペデスタル１０４と基板１２８の間の伝熱を促進しうる。処理中、ペデスタル１０４は、定常温度に加熱され、次いでヘリウムガスは、基板１２８の均一な加熱を促進しうる。ペデスタル１０４は、ペデスタル１０４内に埋め込まれた抵抗加熱器のような加熱要素（図示せず）によって、又はその上にあるときにペデスタル１０４又は基板１２８に全般に向けられるランプによって、そのように加熱されてもよい。そのような熱制御を使用して、基板１２８は、約２０－５００℃の間の第１の温度に維持されうる。プラズマ源１６０の構成要素は、膜の成長及び高密度化のための環境を提供する。
［００２９］図示のように、プラズマ源１６０は、コイル要素１１０、第１のインピーダンス整合回路網１１２、ＲＦ電源１１４、電気アース１１７、遮蔽電極１１８、電気アース１１９、スイッチ１２０、及び検出器１２２を含む。誘電チャンバリッド１０８の上方には、少なくとも１つの誘導コイル要素１１０を含む高周波（ＲＦ）アンテナがその上に配置される。一構成では、図１に示されるように、プロセスチャンバの中心軸の周りに配置された２つの同軸コイル要素が、ＲＦ周波数で駆動されて、処理チャンバアセンブリ１００の処理領域にプラズマ１３６を生成する。いくつかの実施態様では、誘導コイル要素１１０は、チャンバ壁１０６の少なくとも一部分の周囲に配置されてもよい。図示のように、誘導コイル要素１１０の一端は第１のインピーダンス整合回路網１１２を通してＲＦ電源１１４に連結することができ、他端は電気アース１１７に接続することができる。電源１１４は、通常、１３．５６ＭＨｚの周波数で最大４キロワット（ｋＷ）を生成することができる。誘導コイル要素１１０に供給されるＲＦ電力は、パルス化されうる（すなわち、オン状態とオフ状態の間で切り換えられる）か、又は１から１００ｋＨｚの周波数範囲で電力循環されうる（すなわち、高レベルから低レベルに電力入力を変化させる）。プラズマ１３６の平均イオン密度は、1立方センチメートル（ｃｍ－３）当たり１Ｅ１０から１Ｅ１２イオンで変化させることができる。プラズマ密度は、自己励起電子プラズマ共鳴分光法（ＳＥＥＲ）、ラングミュアプローブ、又は他の適切な技術の使用といった、任意の従来のプラズマ診断技術の使用によって測定することができる。図１に示される誘導結合された同軸のコイル要素１１０構成は、容量結合及びプラズマ源構成を含む従来のプラズマ源構成に対し、高密度プラズマの制御及び生成において顕著な利点を提供すると考えられる。
［００３０］ＲＦアンテナの誘導コイル要素１１０と誘電チャンバリッド１０８の間に、遮蔽電極１１８を介在させてもよい。遮蔽電極１１８は、図１に例示されているように、スイッチ１２０のような、電気的接続を生成及び破断するための任意の適切な手段を介して、交互に電気的に浮遊させるか又は電気アース１１９に連結することができる。
［００３１］いくつかの実施態様では、チャンバ１０１内の混合ガスがエネルギーを付与されてプラズマになるときを判定することを容易にするために、検出器１２２をチャンバ壁１０６に取り付けることができる。検出器１２２は、例えば、励起ガスによって発せられる放射線を検出するか、又は光学放出分光法（ＯＥＳ）を使用して、生成されたプラズマに関連付けられる１つ又は複数の波長の光の強度を測定してもよい。プラズマ源１６０全体は、堆積された薄膜を処理するために、ガス状混合物１３４からプラズマ１３６を生成する。
［００３２］図示のように、バイアス電力システム１６１は、第２のインピーダンス整合回路網１２４と、バイアス電源１２６とを含む。ペデスタル１０４は、第２のインピーダンス整合回路網１２４を通して、バイアス電源１２６に連結されうる。バイアス印加電源１２６は、一般に、ＲＦ電源１１４と同様に、１から１６０ＭＨｚの範囲内である駆動周波数、及び約０ｋＷと約３ｋＷの間の電力を有するＲＦ信号を生成することができる。バイアス電源１２６は、典型的には、１３．５６ＭＨｚの周波数又は２ＭＨｚの周波数で、２から１６０ＭＨｚの範囲の周波数で約１Ｗから１キロワット（ｋＷ）を生成することができる。任意で、バイアス電源１２６は、直流電流（ＤＣ）又はパルスＤＣ源であってもよい。いくつかの実施態様では、バイアス電源１２６に連結される電極は、静電チャック１０５内に配置される。バイアス電力システム１６１は、堆積された薄膜の処理を容易にするために、基板１２８の両端に基板電圧バイアスを提供する。一実施態様では、ＲＦバイアスは、最大２０００ｅＶのイオンエネルギーを有するエネルギーイオンを提供する。
［００３３］図示のように、コントローラ１４６は、中央処理装置（ＣＰＵ）１４８、メモリ１５０、及び支持回路１５２を含む。コントローラ１４６は、ＲＦ電源１１４、スイッチ１２０、検出器１２２、及びバイアス電源１２６と相互作用することができる。コントローラ１４６は、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用することができる任意の適切な種類の汎用コンピュータプロセッサであってもよい。ＣＰＵ１４８のためのメモリ１５０、又は他のコンピュータ可読媒体は、ローカル又はリモートの、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形式のディジタルストレージといった任意の容易に利用可能なメモリ形態のうちの１つ又は複数とすることができる。支持回路１５２は、従来の方式でプロセッサを支持しようとする努力の一環として、ＣＰＵ１４８に連結することができる。これらの回路は、キャッシュ、電源、時計回路、入出力（Ｉ／Ｏ）回路及びサブシステムなどを含むことができる。いくつかの実施態様では、プラズマにエネルギーを付与して維持するための、ここに開示される技術は、メモリ１５０に記憶されるソフトウェアルーチンでもよい。ソフトウェアルーチンはまた、ＣＰＵ１４８によって制御されるハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって記憶及び／又は実行されうる。コントローラ１４６は、上述の処理チャンバアセンブリ１００及び種々のサブコンポーネントに、温度制御、バイアス電圧、ガス流量などに関する命令を提供する。
［００３４］図２は、一実施態様による、誘電体膜２００を高密度化するための方法の工程のフロー図である。これら方法の工程は、図２に関連して説明されるが、当業者であれば、同方法の工程を任意の順序で実施するように構成されたいずれのシステムも、ここに記載される実施態様の範囲内に入ることを理解するであろう。図示のように、この方法は、堆積プロセス２１０と、処理プロセス２２０とを含む。図３Ａは、一実施態様による、堆積プロセス２１０の前に基板支持ペデスタル１０４上に配置された基板１２８を示す。以下の説明では、堆積プロセス２１０を低品質の膜の堆積プロセスとして記載するが、他の堆積された薄膜（例えば、金属又は半導体物質層、ｈｉｇｈ－ｋ誘電体，ゲート酸化物）は、ここに記載される後続の処理プロセス２２０から利益を得ることができるため、この構成は、ここでの開示の範囲に関して限定することを意図していない。しかしながら、形成された、低い膜質を有するＡＬＤ及びＣＶＤの膜は、ここに記載されるプロセスのうちの１つ又は複数を使用することによって、有意な利益を受け得ることが見出された。
［００３５］一実施例において、図３Ｂに示すように、堆積された低品質の膜３２０は、基板１２８上での堆積プロセス２１０の間に形成される。一実施態様によれば、堆積プロセス２１０では、低品質の膜３２０はＡＬＤプロセスによって堆積される。低品質の膜３２０は、酸化ハフニウム，酸化ケイ素，窒化ケイ素、又は酸窒化ケイ素とすることができる。一実施態様によれば、低品質の膜３２０は、ゲート酸化物とすることができる。一次前駆体３２１及び二次前駆体３２２は、基板１２８の表面に適用される。一実施態様では、一次前駆体はシラン又は別のＳｉ含有前駆体である。一実施態様では、二次前駆体３２２は水である。膜は、化学気相堆積、パルスレーザー堆積、化学酸化などによって成長させることもできる。例示的な一実施態様において、低品質の膜３２０は、２５ー１００Åの間の厚さ、例えば２５ー３５Åの間の厚さに成長させた酸化ケイ素膜である。このようにして堆積された低品質の膜３２０は、望ましくない格子間水素、ダングリングシリコンボンド、及び酸素又は窒素の空孔を有し、低品質であることが多い。堆積された低品質の膜３２０の不規則な結晶構造は、トラップされた電荷状態、不均一な成長、及び誘電定数の減少などの問題をもたらし、これらの問題はすべて、ゲート漏れをもたらし、装置の機能に問題を生じさせる。ダングリングシリコンボンドは、ｓｐ又はｓｐ２ボンディングといった非ｓｐ３ボンディングをもたらし、不均一な成長及び非３Ｄ成長を引き起こし、ドメイン形成又はアイランド成長の一因となる。加えて、堆積された低品質の膜３２０の低い品質は、不十分なウェット及びドライエッチング速度に繋がる。
［００３６］図３Ｃは、処理プロセス２２０に曝露される堆積された低品質の膜３３０を有する基板１２８を示す。処理プロセス２２０では、一実施態様によれば、低品質の膜３２０はプロセスガス３３１によって衝撃を与えられる。プロセスガス３３１は、ヘリウムを含む。ヘリウムは、不活性元素の中で最も軽く、したがって同じバイアス電圧で処理された膜に最小の損傷を与えるであろうことから、非反応性プロセスガス３３１として選択される。加えて、ヘリウムは不活性元素であるので、低品質の膜３２０中の原子と望ましくない化学結合を形成しない。低品質の膜３３０は、プロセスガス３３１によって衝撃を与えられ、プロセスガスの供給運動エネルギーは、膜内の水素原子と他の原子との間に以前に形成された望ましくない水素結合を破壊するために使用することができる。この時点で遊離している水素原子は、他の遊離水素原子と結合して水素ガスを形成し、次いでこれは低品質の膜３２０を出る。あるいは、遊離水素原子は、低品質の膜３２０中に存在する水素不純物と結合して水素ガスを形成し、次いで水素ガスは低品質の膜を出る。一実施態様では、低品質の膜３２０は酸素を含み、遊離水素原子は酸素と結合して水を作り、これは低品質の膜から気化又は脱着する。一実施態様では、低品質の膜３２０はシリコンを含み、シリコン原子は、上述のように水素不純物を取り除いた後に、酸化ケイ素含有膜の場合には新しいシリコン－酸素結合を、又は窒化ケイ素含有膜の場合には新しいシリコン－窒素結合を、形成する。いくつかの実施態様では、膜の誘電的性質、密度、硬度及び引張強度といった低品質の膜の電気的及び／又は機械的特性が改善される。
［００３７］一実施態様では、プロセスガス３３１は、酸素ガス、窒素ガス、アンモニア、三フッ化窒化物ガス、アルゴンガス、又は上記の任意の組み合わせを含む二次ガスをさらに含み、プロセスガスは、Ａｒ＋、Ｏ＋、Ｏ２ ＋、Ｈｅ＋、Ｎ２ ＋、ＮＨ２ ＋、ＮＨ＋、ＮＦ３ ＋、ＮＦ２ ＋、若しくはＮＦ＋などのイオン、又はＯ、ＮＨ、Ｎ、若しくはＦなどのラジカルを生成するソース電力１１４を使用した印加によってエネルギーを付与されてプラズマとなりうる。一実施態様では、低品質の膜３２０は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素を含み、酸素又は窒素からなるイオン又はラジカルを、堆積された低品質の膜３３０に埋め込むことができ、これにより、酸素又は窒素の空孔が修復され、望ましくないダングリングボンドからのシリコン－酸素又はシリコン－窒素結合の形成が容易になる。プロセスガス３３１中の酸素又は窒素の割合は、堆積された低品質の膜３３０中で修復される酸素又は窒素の空孔の量を制御するために変化させることができる。より高いイオン密度は、より多くのイオンが低品質の膜３２０に影響を及ぼすことを可能にし、修復される空孔の数及び除去される不純物の数を増加させる。
［００３８］一実施態様では、プロセスガス３３１は、本質的に、ヘリウムなどの単一種類のガスを含む。別の実施態様では、プロセスガス３３１は、ヘリウムと、酸素を含む二次ガスとを含む混合ガス（すなわち、ガス状混合物１３４）であり、酸素の体積百分率は約５－９０％であり、ヘリウムの割合は残部である。一実施態様では、プロセスガスのフロー時間は約１秒から１０分である。一実施態様では、圧力は、約５－２００ミリトールに制御することができる。一実施態様では、二次ガスは、ヘリウムなしで提供することができる。
［００３９］一実施態様では、基板支持ペデスタル１０４は、基板１２８にバイアス電力を印加することができるバイアス電源１２６に連結することができる。一実施態様では、基板１２８は、パターン化されたウエハであり、バイアス電力は、ウエハパターンの側壁上の低品質の膜３２０の共形性を増加させる。一実施態様では、バイアス電力は基板１２８を充電する。基板１２８が充電されると、それはプラズマ１３６からイオンを静電的に引き付け、荷電イオンが低品質の膜３２０に衝突する。別の実施態様では、バイアス電力は、基板１２８の表面上にプラズマシースを生成し、これにより、イオンが基板中の原子に衝突し、原子と相互作用する。より高いバイアス電力は、イオンの侵入深さを増加させ、より厚い低品質の膜３２０の処理を可能にする。別の実施態様では、バイアス電力は提供されず、荷電イオンは、自己バイアスによって生成される形成されたシース電圧により、基板の表面に引き付けられる。自己バイアスは、電気的に充電されたプラズマと少なくとも部分的に接地された基板支持体との間に形成される電圧差によって生成される。自己バイアスは、チャンバ内のプロセスガス圧を調整することによって、及びＲＦ電源１１４によってプロセスガスに印加される電力を調整することによって、調整することができ、これらは共に、プラズマの密度、形成されたプラズマと接地された基板との間に形成される電圧に影響を及ぼす。
［００４０］一実施態様では、基板１２８は、酸化ケイ素又は酸窒化ケイ素を含み、二次ガスは酸素ガスを含み、バイアス電力は、基板の表面上にプラズマシースを生成することによって、堆積された低品質の膜３２０内の酸素空孔の充填を容易にし、これによって、酸素イオンが、基板上の膜の露出表面又はその下の酸素空孔に衝突し、同空孔と相互作用する。酸素イオンは、低品質の膜１２８内に埋め込まれ、シリコン－酸素結合を形成し、低品質の膜内のすべての酸素空孔を充填する。いくつかの事例では、酸素ラジカル（Ｏ＊）の形成は、プラズマによってラジカルに供給される熱エネルギーによって膜の表面に拡散し、したがってラジカルが基板上の膜の露出表面又はその下の酸素空孔と相互作用することができるので、有用である。
［００４１］別の実施態様では、基板１２８は窒化ケイ素又は酸窒化ケイ素を含み、二次ガスは窒素ガス又はアンモニアを含み、バイアス電力は、窒素イオン又はラジカルを引き付けることによって、堆積された低品質の膜３２０内の窒素空孔の充填を容易にする。いくつかの実施態様では、バイアス電力は、基板の表面上にプラズマシースを生成することによって、堆積された低品質の膜３２０中の窒素空孔の充填を容易にするために使用され、これにより、窒素イオンが、基板上の膜の露出表面又はその下の窒素空孔に衝突し、同空孔と相互作用する。窒素イオンは、低品質の膜１２８内に埋め込まれ、シリコン－窒素結合を形成し、低品質の膜内のすべての窒素空孔を充填する。ＡＬＤ窒化物膜の処理プロセスの一実施態様では、基板温度は、約１５０と約３５０℃の間に保持され、約２０００Ｗと約２２５０Ｗの間のＲＦ電力がプロセスガスに提供されてプラズマを形成し、約０－１０Ｗ（例えば、１－１０Ｗ）の基板ＲＦバイアス電力が印加され、チャンバは約１０ミリトールに保持され、ヘリウムが約１０分の処理期間にわたって流される。
［００４２］イオン化されたプロセスガス３３１による低品質の膜の衝撃は、トラップされた電荷状態を低減し、成長された膜を平坦化する傾向があり、膜の機械的及び電気的特性（例えば、誘電定数）を改善することができ、それらすべてはゲート漏れを減少させ、適切な装置機能を確実にする。処理プロセスは、ダングリングシリコンボンドの除去により、形成された低品質の膜を高密度化し、これは、ｓｐ３ボンディングをもたらし、均一な膜の機械的及び電気的特性を促す。膜のウェット及びドライエッチング速度も改善される。プロセスガス衝撃の全体的なプロセスは、最初に堆積された層よりも良質な層をもたらす。低品質の膜の品質のより良い制御は、より低いゲート漏れ電流密度と現行の半導体装置の機能に必要なより良い等価－酸化物－厚さスケーリングとを可能にする。
［００４３］一実施態様では、基板支持ペデスタル１０４は、ペデスタル１０４内に埋め込まれた抵抗加熱器などの加熱要素（図示せず）によって、又はその上にあるときに概してペデスタル１０４又は基板１２８に向けられるランプによって加熱される。そのような熱制御を使用して、基板１２８は、約２０－５００℃の間の温度に維持されうる。一実施態様では、ペデスタルは、約１５０℃を超える温度、例えば約２５０℃を超える温度に維持される。一実施態様では、低品質の膜３２０は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素であり、熱制御は、水素不純物の出発速度、したがって、処理プロセス中のシリコン－酸素及びシリコン－窒素結合の形成速度を上昇させる。
［００４４］処理プロセス２２０の間、基板温度は、約２０と５００℃の間の温度に保持及び制御され、約５０Ｗと４ｋＷの間のＲＦ電力がプロセスガスに供給され、約１ワット（Ｗ）と１０００Ｗの間の基板ＲＦバイアス電力が印加され、約１秒と約１５分の間の期間にわたり、約５ミリトールと約２００ミリトールの間のチャンバプロセス圧が適用される。基板、バイアス電力、及びソース電力１１４の温度制御の組み合わせは、より良質な膜３２０を製造することを可能にする。処理プロセス２２０の間に３つの処理パラメータすべてを一度に使用することにより、所望のイオン衝撃速度（イオン／秒）及び衝撃密度（イオン／ｃｍ２）が達成されることを保証する所望のイオン密度を有するプラズマ１３６が可能になり、衝撃イオンは所望の運動エネルギー（ｅＶ）を有し、衝撃を受けた膜は、プロセス反応速度を上昇させ、原子がより優先的な結合部位に移動することを可能にし、不純物を除去し、膜の高密度化を増大させる所望の量の付加された熱エネルギー（ワット／ｃｍ２）を有し、これはより均一で且つ共形の膜をもたらし、空孔又は望ましくない不純物原子の量が減少する。プロセスの一実施例では、処理中の基板面上の平均プラズマイオン密度は、１立方センチメートル（ｃｍ－３）当たり約１Ｅ１０と１Ｅ１２イオンの間に制御され、ＲＦバイアスが基板に印加されて、プラズマ内で生成されたイオンに約２ｅＶと約２，０００ｅＶの間の平均イオンエネルギーを与え、基板は、約２０℃と約５００℃の間、例えば３５０℃と５００℃の間に維持される。別のプロセス実施例では、処理中の基板表面上の平均プラズマイオン密度は、１立方センチメートル（ｃｍ－３）当たり約１Ｅ１０と１Ｅ１２イオンの間に制御され、ＲＦバイアスが基板に印加されて、約２ｅＶと約３０ｅＶの間、例えば約２ｅＶと１０ｅＶの間の平均イオンエネルギーを、プラズマ内で生成されたイオンに与え、基板は、約２０℃と約５００℃の間、例えば１５０℃と５００℃の間、又は２５０℃と５００℃の間、又は３５０℃と５００℃の間の温度に維持される。
［００４５］上述のように、処理中のプラズマイオン密度の制御は、所望のイオン衝撃速度（イオン／秒）及びイオン衝撃密度（イオン／ｃｍ２）が達成されることを保証するために使用され、これはとりわけ、処理中に低品質の膜３２０内に生成される損傷の大きさに影響を及ぼす。一実施例では、それよりも高いプラズマイオン密度、例えば１Ｅ１２は、他のプロセス可変定数（例えば、基材バイアス及び温度）を一定に保つときに処理中に引き起こされる損傷を大幅に増大させることになるので、１Ｅ１０イオン密度は、イオンが膜内の所望の深さに注入されることを必要とする用途にとって好ましい。いくつかの実施態様では、注入されたイオンは酸素又は窒素を含む。基板バイアスの制御により、衝撃イオンの運動エネルギー（ｅＶ）を制御して、衝撃イオンの侵入深さ及び／又は高密度化効果を調整することができ、低品質の膜３２０から望ましくない不純物を除去するために役立つ。他の変数とは別に、処理中に膜に熱エネルギー（ワット／ｃｍ２）を加えると、膜に起こるあらゆる化学反応の反応速度が上昇し、原子がより優先的な結合部位に移動して、衝撃イオンによってもたらされる損傷を低減又は変化させ、形成された低品質の膜３２０層に見られる不純物を除去し、低品質の膜３２０の高密度化を増大させることができる。
［００４６］処理プロセス２２０の例示的な一実施態様では、基板温度を約２５０℃に保持し、約２０００ＷのＲＦ電力をプロセスガスに供給し、約０－１０Ｗ（例えば、１から１０Ｗ）の基板ＲＦバイアス電力を印加し、チャンバを約２０ミリトールに保ち、二次ガスなしで約４分間ヘリウムを流す。処理プロセス２２０の別の例示的な実施態様では、基板温度を約２５０℃に保持し、約２２５０ＷのＲＦ電力をプロセスガスに供給し、約０－１０Ｗ（例えば、１－１０Ｗ）の基板ＲＦバイアス電力を印加し、チャンバを約５ミリトールに保ち、二次ガスなしで約１５分間ヘリウムを流す。
［００４７］図４は、一実施態様による、誘電体膜４００を処理するための方法工程のフロー図である。方法工程は図４に関連して記載されるが、当業者は、方法工程を任意の順序で実施するように構成された任意のシステムが、ここに記載される実施態様の範囲内に入ることを理解するであろう。図示のように、この方法は、膜堆積プロセス４１０、第１の処理プロセス４２０、及び第２の処理プロセス４３０を含む。図５は、一実施態様による、４００の方法の間の基板を示す。図５Ａは、一実施態様による、膜堆積プロセス４１０の前に基板支持ペデスタル１０４上に配置された基板１２８を示す。
［００４８］図５Ｂは、膜堆積プロセス４１０によって堆積された、堆積された低品質の膜３２０を有する基板１２８を示す。膜堆積プロセス４１０は、堆積プロセス２１０と同様に進行する。膜は、原子層堆積、化学気相堆積、パルスレーザー堆積、化学酸化、又は他の同様のプロセスによって成長させることができる。例示的な一実施態様では、低品質の膜は、２５－１００Åの間の厚さに成長させた酸化ケイ素、ハフニウムケイ酸塩、ジルコニウムケイ酸塩、酸化ハフニウム、又は酸化ジルコニウム膜のとすることができる。ＡＬＤプロセスの一実施例では、基板表面は、少なくとも１つの酸素ガス（例えば、Ｏ２、Ｈ２Ｏ）、窒素含有ガス（例えば、Ｎ２、ＮＨ３）及び／又はシリコン含有前駆体（例えば、シラン含有前駆体）と周期的に接触されて、シリコンを含む膜を堆積させ、基板表面は約２００℃以上の温度を有する。
［００４９］図５Ｃは、第１の処理プロセス４２０に曝露された、堆積された低品質の膜３３０を有する基板１２８を示す。第１の処理プロセス４２０は、上述した処理プロセス３２０と同様に実施される。
［００５０］図５Ｄは、第２の処理プロセス４３０に曝露された、処理された低品質の膜５４０を有する基板１２８を示す。第２の処理プロセス４３０において、堆積された低品質の膜３３０は、一実施態様によれば、第２のプロセスガス３３１のイオン化された部分によって衝撃を受ける。第２のプロセスガス３３１は、酸素を含み、さらに、ヘリウム、窒素ガス、アンモニア、アルゴン、三フッ化窒素ガス、又はこれらの任意の組み合わせを含む二次ガスを含むことができる。一実施態様では、プロセスガス３３１は、窒素ガス、アンモニア、フッ素ガス、又はこれらの任意の組み合わせを含む二次ガスをさらに含み、二次ガスは、Ａｒ＋、Ｈｅ＋、Ｎ２ ＋、ＮＨ２ ＋、ＮＨ＋、ＮＦ３ ＋、ＮＦ２ ＋，若しくはＮＦ＋などのイオン、又はＮＨ若しくはＦなどのラジカルを生成するソース電力１１４によってエネルギーを与えられてプラズマになりうる。
［００５１］第１の処理プロセス４２０及び第２の処理プロセス４３０は、処理された薄膜の特性の改善を継続するために、連続的に複数回繰り返すことができる。プロセス工程を少なくとも２回繰り返すことにより、それぞれのパスで低品質の膜の特性を向上させることができると考えられる。第１及び第２の処理プロセスは、任意の順序で又は同時に行うことができる。堆積された低品質の膜に衝撃を与える全体的プロセスは、堆積されたままの低品質の膜よりも良質な低品質の膜をもたらすであろう。
［００５２］例示的な実施態様では、第１の処理プロセス４２０の間の第１の温度は４５０℃に保持され、第２の処理プロセス４３０の間の第２の温度は４５０℃に保持され、第１のソース電力１１４は２００Ｗであり、バイアス電力は０と１００Ｗの間（例えば、１－１００Ｗ）であり、圧力は１００ミリトールに保持され、ヘリウム及び酸素は、５０体積％の酸素及び５０体積％のヘリウムで並流され、プロセスは１分以下で実施される。別の例示的な実施態様では、第１の温度は４５０℃に保持され、第２の温度は４５０℃に保持され、第１のソース電力１１４は１００Ｗであり、バイアス電力は８００Ｗであり、圧力は１０ミリトールに保持され、ヘリウム及び酸素は１０体積％の酸素及び９０体積％のヘリウムで並流され、処理は４分間実施される。
［００５３］堆積されたＡＬＤ層の不良な膜の質は、堆積された膜にヘリウムを衝突させることによって改善することができる。ヘリウムは、膜の構成原子に運動エネルギーを付与し、この運動エネルギーは、シリコン含有膜において、水素不純物を水素ガス又は水素水として除去するために使用することができ、シリコン－シリコン、シリコン－窒素、又はシリコン－酸素結合の生成を引き起こす。ヘリウムの運動エネルギーは、ソース電力によって制御され、これによって、ヘリウムが侵入できる膜の深さの調節と、運動エネルギーの調節が可能になる。ソース電力によって生成された酸素プラズマの付加はまた、酸素空孔を酸素で補充し、クリスタル組織を元の酸化ケイ素に近付くように回復させる。
［００５４］上記は、ＡＬＤによって堆積された低品質の膜を改善する１つの方法を示している。上述のプロセスに供されることにより、低品質の膜の電気的特性が改善する。加えて、ＡＬＤ後の低品質の膜の改変は、当業者が、すでに機能的で最適化された現在のＡＬＤ方法を改変しなければならない代わりに、現在のＡＬＤの方策を使用し、堆積後の低品質の膜を改善するための処理を行うことを可能にする。
［００５５］上記は本開示の実施態様を対象としているが、本開示の他の実施態様及びさらなる実施態様が、本開示の基本的な範囲から逸脱することなく考案可能であり、本開示の範囲は特許請求の範囲によって決定される。

Claims (20)

  1. 半導体装置において膜を改変する方法であって：
    基板を３５０℃と５００℃の間の第１の温度に加熱し、基板高周波（ＲＦ）バイアスを印加して、プラズマ中に形成されたイオンを前記膜の表面に衝突させながら、前記基板の表面上に配置された前記膜の前記表面を、ヘリウムを含むプロセスガスから形成された前記プラズマに曝露することを含む方法。
  2. 前記プロセスガスが、酸素ガス（Ｏ ２ ）、三フッ化窒素ガス（ＮＦ ３ ）、窒素ガス（Ｎ ２ ）、アンモニア（ＮＨ ３ ）、又はそれらの任意の組合せを含む二次ガスをさらに含む、請求項１に記載の方法。
  3. 半導体装置において膜を改変する方法であって：
    基板を１５０℃と５００℃の間の第１の温度に加熱し、基板高周波（ＲＦ）バイアスを印加して、プラズマ中に形成されたイオンを前記膜の表面に衝突させながら、前記基板の表面上に配置された前記膜の前記表面を、ヘリウムと二次ガスとを含むプロセスガスから形成された前記プラズマに曝露することを含み、
    前記二次ガスが、酸素ガス（Ｏ ２ ）、三フッ化窒素ガス（ＮＦ ３ ）、アンモニア（ＮＨ ３ ）、又はそれらの任意の組合せを含む、方法。
  4. 前記基板ＲＦバイアスを印加することが、前記プラズマ中に形成された前記イオンの少なくとも一部分に２ｅＶと２，０００ｅＶの間のエネルギーを付与する、請求項１から３のいずれか一項に記載の方法。
  5. 前記プラズマが、処理中の前記膜の前記表面全体に１立方センチメートル（ｃｍ－３）当たり１×１０１０イオンと１×１０１２イオンの間の平均イオン密度を有する、請求項４に記載の方法。
  6. 前記プラズマが、ソース電力を印加することによって生成される、請求項１から５のいずれか一項に記載の方法。
  7. 前記膜が、ケイ素、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素からなる群から選択される、請求項１から６のいずれか一項に記載の方法。
  8. 前記膜が、薄膜堆積チャンバで成長させられ；
    前記基板上の前記膜の前記表面を曝露することが、処理チャンバ内で実施され；
    前記薄膜堆積チャンバ及び前記処理チャンバが、前記薄膜堆積チャンバと前記処理チャンバとの間で前記基板を大気に曝露することなく移送することを可能にするように構成されたクラスタツールに連結される、
    請求項１から７のいずれか一項に記載の方法。
  9. 半導体装置において膜を改変する方法であって：
    第１の処理チャンバ内で基板上に前記膜を堆積させること；
    前記基板を１５０と５００℃の間の第１の温度に加熱し、第１の高周波（ＲＦ）バイアスを印加して、第１のプラズマ中に形成されたイオンを前記膜の表面に衝突させながら、第２の処理チャンバ内で、前記膜の前記表面を、ヘリウムを含む第１のプロセスガスから形成された前記第１のプラズマに曝露すること；及び
    前記基板を前記第１の温度とは異なる第２の温度に加熱し、且つ第２のＲＦバイアスを前記基板に印加しながら、前記膜の前記表面を、ヘリウム及び酸素ガスを含む第２のプロセスガスから形成された第２のプラズマに曝露すること
    を含む方法。
  10. 前記第２のＲＦバイアスが、前記第２のプラズマ中に生成されたイオンに前記膜の前記表面に衝突するようにエネルギーを付与し、前記イオンが２ｅＶと２，０００ｅＶの間の平均イオンエネルギーを有する、請求項９に記載の方法。
  11. 前記第１のプラズマ及び前記第２のプラズマが、前記膜の前記表面全体に、１立方センチメートル（ｃｍ－３）当たり１×１０１０イオンと１×１０１２イオンの間の平均イオン密度を有する、請求項１０に記載の方法。
  12. 前記第１のプロセスガスが、三フッ化窒素ガス（ＮＦ３）、窒素ガス（Ｎ２）、及びアンモニア（ＮＨ３）からなる群から選択されるガスをさらに含む、請求項９から１１のいずれか一項に記載の方法。
  13. 前記第２のプロセスガスが、三フッ化窒素ガス（ＮＦ３）、窒素ガス（Ｎ２）、及びアンモニア（ＮＨ３）からなる群から選択される二次プロセスガスをさらに含む、請求項９から１２のいずれか一項に記載の方法。
  14. 原子層堆積によって前記膜を堆積させることをさらに含む、請求項１から８のいずれか一項に記載の方法。
  15. 前記膜を堆積させることが、前記基板の前記表面を一次前駆体及び二次前駆体に曝露することをさらに含み、前記一次前駆体がケイ素ベースの前駆体であり、前記二次前駆体が水である、請求項１４に記載の方法。
  16. 前記膜を堆積させることが、前記基板の前記表面を一次前駆体及び二次前駆体に曝露することをさらに含み、前記一次前駆体がケイ素ベースの前駆体であり、前記二次前駆体が、窒素ガス（Ｎ２）及びアンモニア（ＮＨ３）からなる群から選択される、請求項１４に記載の方法。
  17. 前記膜の前記表面を前記第１のプラズマに曝露すること、及び前記膜の前記表面を前記第２のプラズマに曝露することが、少なくとも２回繰り返される、請求項９から１３のいずれか一項に記載の方法。
  18. 前記膜が、ケイ素、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素からなる群から選択され、前記膜を堆積させることが、原子層堆積によって前記膜を形成することを含む、請求項９から１３のいずれか一項に記載の方法。
  19. 前記膜を堆積させることが、前記基板の前記表面を一次前駆体及び二次前駆体に曝露することをさらに含み、前記一次前駆体がケイ素ベースの前駆体であり、前記二次前駆体が水である、請求項１８に記載の方法。
  20. 前記膜を堆積させることが、前記基板の前記表面を一次前駆体及び二次前駆体に曝露することをさらに含み、前記一次前駆体がケイ素ベースの前駆体であり、前記二次前駆体が、窒素ガス（Ｎ２）及びアンモニア（ＮＨ３）からなる群から選択される、請求項１８に記載の方法。
JP2021518117A 2018-10-04 2019-09-18 薄型膜処理プロセス Active JP7254171B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023050737A JP7498823B2 (ja) 2018-10-04 2023-03-28 薄型膜処理プロセス
JP2024088973A JP2024133460A (ja) 2018-10-04 2024-05-31 薄型膜処理プロセス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/152,395 US10971357B2 (en) 2018-10-04 2018-10-04 Thin film treatment process
US16/152,395 2018-10-04
PCT/US2019/051789 WO2020072203A2 (en) 2018-10-04 2019-09-18 A thin film treatment process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023050737A Division JP7498823B2 (ja) 2018-10-04 2023-03-28 薄型膜処理プロセス

Publications (2)

Publication Number Publication Date
JP2022504091A JP2022504091A (ja) 2022-01-13
JP7254171B2 true JP7254171B2 (ja) 2023-04-07

Family

ID=70052426

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021518117A Active JP7254171B2 (ja) 2018-10-04 2019-09-18 薄型膜処理プロセス
JP2023050737A Active JP7498823B2 (ja) 2018-10-04 2023-03-28 薄型膜処理プロセス
JP2024088973A Pending JP2024133460A (ja) 2018-10-04 2024-05-31 薄型膜処理プロセス

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023050737A Active JP7498823B2 (ja) 2018-10-04 2023-03-28 薄型膜処理プロセス
JP2024088973A Pending JP2024133460A (ja) 2018-10-04 2024-05-31 薄型膜処理プロセス

Country Status (5)

Country Link
US (1) US10971357B2 (ja)
JP (3) JP7254171B2 (ja)
KR (2) KR102538040B1 (ja)
TW (3) TWI819330B (ja)
WO (1) WO2020072203A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN112376024B (zh) * 2020-10-26 2022-08-16 北京北方华创微电子装备有限公司 一种氧化物薄膜的制备方法
US20220364230A1 (en) * 2021-05-12 2022-11-17 Applied Materials, Inc. Pulsing plasma treatment for film densification
KR20240119078A (ko) * 2021-12-24 2024-08-06 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
TWI837617B (zh) * 2022-03-16 2024-04-01 南韓商細美事有限公司 處理基板之設備及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217241A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
JP2016066794A (ja) 2014-09-24 2016-04-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄにより形成される窒化シリコン膜の表面形状内ウェットエッチング速度を均一に低下させるための方法及び装置
JP2017092265A (ja) 2015-11-11 2017-05-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121163A (en) 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
US5926730A (en) 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
JP2003239071A (ja) 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
US7629270B2 (en) 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
KR20060084988A (ko) * 2005-01-21 2006-07-26 삼성전자주식회사 2 단계 열처리에 의한 반도체 소자의 커패시터 제조 방법
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US7871942B2 (en) 2008-03-27 2011-01-18 Applied Materials, Inc. Methods for manufacturing high dielectric constant film
US8481433B2 (en) 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US9177787B2 (en) 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US9299577B2 (en) * 2014-01-24 2016-03-29 Applied Materials, Inc. Methods for etching a dielectric barrier layer in a dual damascene structure
KR20160009760A (ko) 2014-07-16 2016-01-27 피에스케이 주식회사 플라즈마 생성 장치, 플라즈마 특성 제어 방법, 및 그를 이용한 기판 처리 장치
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10236207B2 (en) 2016-06-20 2019-03-19 Applied Materials, Inc. Hydrogenation and nitridization processes for reducing oxygen content in a film
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US9870915B1 (en) * 2016-10-01 2018-01-16 Applied Materials, Inc. Chemical modification of hardmask films for enhanced etching and selective removal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217241A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
JP2016066794A (ja) 2014-09-24 2016-04-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄにより形成される窒化シリコン膜の表面形状内ウェットエッチング速度を均一に低下させるための方法及び装置
JP2017092265A (ja) 2015-11-11 2017-05-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US10971357B2 (en) 2021-04-06
KR20230079246A (ko) 2023-06-05
WO2020072203A2 (en) 2020-04-09
KR102538040B1 (ko) 2023-05-30
JP2022504091A (ja) 2022-01-13
WO2020072203A3 (en) 2020-05-14
JP2023098896A (ja) 2023-07-11
US20200111659A1 (en) 2020-04-09
TW202333237A (zh) 2023-08-16
KR20210055103A (ko) 2021-05-14
TWI735957B (zh) 2021-08-11
JP2024133460A (ja) 2024-10-02
TW202143331A (zh) 2021-11-16
JP7498823B2 (ja) 2024-06-12
TWI819330B (zh) 2023-10-21
TW202029344A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
JP7254171B2 (ja) 薄型膜処理プロセス
CN107104036B (zh) 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法
US10529554B2 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
KR101244839B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
JP5710591B2 (ja) プロセスチャンバ壁上にシリコンコーティングを使用した残留フッ素ラジカルの除去の促進
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
US8277906B2 (en) Method of processing a substrate
JP2023536422A (ja) 窒化ケイ素膜の多層堆積及び処理
US6589611B1 (en) Deposition and chamber treatment methods
JP2021504939A (ja) 窒化ケイ素膜のドライエッチング速度の低減
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
CN112204706A (zh) 脉冲等离子体沉积蚀刻阶梯覆盖率的改良
TWI837338B (zh) 基板處理方法及基板處理裝置
TW202412066A (zh) 低溫氧化矽間隙填充
TW202434758A (zh) 保形及選擇性的氮化矽沉積
JP2024533363A (ja) 指向性選択的堆積
JP2023541831A (ja) 単一のチャンバ流動性膜の形成及び処理
JPH07235530A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230328

R150 Certificate of patent or registration of utility model

Ref document number: 7254171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150