JP2002134001A - 電界放射型電子源 - Google Patents

電界放射型電子源

Info

Publication number
JP2002134001A
JP2002134001A JP2000326274A JP2000326274A JP2002134001A JP 2002134001 A JP2002134001 A JP 2002134001A JP 2000326274 A JP2000326274 A JP 2000326274A JP 2000326274 A JP2000326274 A JP 2000326274A JP 2002134001 A JP2002134001 A JP 2002134001A
Authority
JP
Japan
Prior art keywords
drift
electric field
layer
conductive layer
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000326274A
Other languages
English (en)
Other versions
JP3687522B2 (ja
Inventor
Yoshiaki Honda
由明 本多
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Tsutomu Kunugibara
勉 櫟原
Yoshifumi Watabe
祥文 渡部
Takashi Hatai
崇 幡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000326274A priority Critical patent/JP3687522B2/ja
Priority to TW090126440A priority patent/TWI286773B/zh
Priority to CNB2006100048877A priority patent/CN100545984C/zh
Priority to CN2006100048862A priority patent/CN1825519B/zh
Priority to CNB018018580A priority patent/CN1254839C/zh
Priority to PCT/JP2001/009423 priority patent/WO2002035572A1/ja
Priority to EP01976835A priority patent/EP1329926A4/en
Priority to US10/048,478 priority patent/US6707061B2/en
Priority to CN2006100048881A priority patent/CN1825521B/zh
Priority to KR10-2002-7002766A priority patent/KR100486951B1/ko
Publication of JP2002134001A publication Critical patent/JP2002134001A/ja
Application granted granted Critical
Publication of JP3687522B2 publication Critical patent/JP3687522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】電子の過剰な放出を防止できる電界放射型電子
源を提供する。 【解決手段】絶縁性基板11の一表面上に導電性層8が
形成され、導電性層8上に酸化した多孔質多結晶シリコ
ン層よりなるドリフト部6aおよびドリフト部6aの周
囲に形成された多結晶シリコン層よりなる分離部6bを
有する強電界ドリフト層6が形成され、強電界ドリフト
層6上に表面電極7が形成されている。ドリフト部6a
における分離部6bとの境界近傍の部分と表面電極7と
の間にシリコン酸化膜よりなる絶縁膜16を介在させて
いる。絶縁膜16が、ドリフト部6aにおける分離部6
bとの境界近傍の部分の電界強度をドリフト部6aの中
央部の電界強度よりも小さくする電界緩和手段を構成し
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。
【0002】
【従来の技術】従来より、電界放射型電子源として、例
えば米国特許3665241号などに開示されているい
わゆるスピント(Spindt)型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。
【0003】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ(例えば、イオン衝撃による損傷)を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空(約10-5Pa〜約
10-6Pa)で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。
【0004】この種の不具合を改善するために、MIM
(Metal Insulator Metal)方式やMOS(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには(多くの電子
を放射させるためには)、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
(引き出し効率)をあまり高くできないという不具合が
あった。
【0005】また、近年では、特開平8−250766
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層(ポーラスシリコ
ン層)を形成して、その多孔質半導体層上に金属薄膜を
形成し、半導体基板と金属薄膜との間に電圧を印加して
電子を放射させるように構成した電界放射型電子源(半
導体冷電子放出素子)が提案されている。
【0006】しかしながら、上述の特開平8−2507
66号公報に記載の電界放射型電子源では、基板が半導
体基板に限られるので、大面積化やコストダウン化が難
しいという不具合がある。また、特開平8−25076
6号公報に記載の電界放射型電子源では電子放出時にい
わゆるポッピング現象が生じやすく、電子放出量にむら
が起こりやすいので、平面発光装置やディスプレイなど
に応用すると、発光むらができてしまうという不具合が
ある。
【0007】そこで、本願発明者らは、特願平10−2
72340号、特願平10−272342号において、
多孔質多結晶半導体層(例えば、多孔質化された多結晶
シリコン層)を急速熱酸化(RTO)技術によって急速
熱酸化することによって、導電性基板と金属薄膜(表面
電極)との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源10’は、例え
ば、図9に示すように、導電性基板たるn形シリコン基
板1の主表面(一表面)側に酸化した多孔質多結晶シリ
コン層よりなる強電界ドリフト層6が形成され、強電界
ドリフト層6上に金属薄膜よりなる表面電極7が形成さ
れ、n形シリコン基板1の裏面にオーミック電極2が形
成されている。
【0008】図9に示す構成の電界放射型電子源10’
では、表面電極7を真空中に配置するとともに図10に
示すように表面電極7に対向してコレクタ電極12を配
置し、表面電極7をn形シリコン基板1(オーミック電
極2)に対して正極として直流電圧Vpsを印加するとと
もに、コレクタ電極12を表面電極7に対して正極とし
て直流電圧Vcを印加することにより、n形シリコン基
板1から注入された電子が強電界ドリフト層6をドリフ
トし表面電極7を通して放出される(なお、図10中の
一点鎖線は表面電極7を通して放出された電子e-の流
れを示す)。したがって、表面電極7としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極7とオーミック電極2との間に流れる電流
をダイオード電流Ipsと称し、コレクタ電極12と表面
電極7との間に流れる電流を放出電子電流Ieと称し、
ダイオード電流Ipsに対する放出電子電流Ieが大きい
(Ie/Ipsが大きい)ほど電子放出効率が高くなる。
なお、この電界放射型電子源10’では、表面電極7と
オーミック電極2との間に印加する直流電圧Vpsを10
〜20V程度の低電圧としても電子を放出させることが
できる。
【0009】この電界放射型電子源10’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層6は、図11に示すように、少なくとも、導電性基板
たるn形シリコン基板1の主表面側に列設された柱状の
多結晶シリコンのグレイン51と、グレイン51の表面
に形成された薄いシリコン酸化膜52と、グレイン51
間に介在するナノメータオーダの微結晶シリコン層63
と、微結晶シリコン層63の表面に形成され当該微結晶
シリコン層63の結晶粒径よりも小さな膜厚の絶縁膜で
あるシリコン酸化膜64とから構成されると考えられ
る。すなわち、強電界ドリフト層6は、各グレインの表
面が多孔質化し各グレインの中心部分では結晶状態が維
持されていると考えられる。したがって、強電界ドリフ
ト層6に印加された電界の大部分はシリコン酸化膜64
を集中的に通り、注入された電子はシリコン酸化膜64
を通る強電界により加速され多結晶シリコンのグレイン
51間を表面に向かって図11中の矢印Aの向きへ(図
11中の上方向へ向かって)ドリフトするので、電子放
出効率を向上させることができる。ここに、強電界ドリ
フト層6の表面に到達した電子はホットエレクトロンで
あると考えられ、表面電極7を容易にトンネルし真空中
に放出される。なお、表面電極7の膜厚は10nmない
し15nm程度に設定されている。
【0010】ところで、上記導電性基板としてn形シリ
コン基板1などの半導体基板の代わりに、ガラス基板な
どの絶縁性基板上に導電性層を形成したものを使用すれ
ば、電子源の大面積化および低コスト化が可能になる。
【0011】図12に、ガラス基板よりなる絶縁性基板
11と該絶縁性基板11の一表面上に形成した導電性層
8とで構成した導電性基板を用いた電界放射型電子源1
0”を示す。すなわち、この電界放射型電子源10”
は、図12に示すように、絶縁性基板11の一表面上に
金属薄膜(例えば、タングステン薄膜)よりなる導電性
層8が形成され、導電性層8上に酸化若しくは窒化した
多孔質多結晶シリコン層よりなる強電界ドリフト層6が
形成され、強電界ドリフト層6上に金属薄膜(例えば、
金薄膜)よりなる表面電極7が形成されている。ここ
に、強電界ドリフト層6は、導電性層8上にノンドープ
の多結晶シリコン層を堆積させた後に、該多結晶シリコ
ン層を陽極酸化処理にて多孔質化し、さらに急速加熱法
によって酸化若しくは窒化することにより形成されてい
る。
【0012】この電界放射型電子源10”では、表面電
極7を真空中に配置するとともに図13に示すように表
面電極7に対向してコレクタ電極12を配置し、表面電
極7を導電性層8に対して正極として直流電圧Vpsを印
加するとともに、コレクタ電極12を表面電極7に対し
て正極として直流電圧Vcを印加することにより、導電
性層8から注入された電子が強電界ドリフト層6をドリ
フトし表面電極7を通して放出される(なお、図13中
の一点鎖線は表面電極7を通して放出された電子e-
流れを示す)。ここにおいて、表面電極7と導電性層8
との間に流れる電流をダイオード電流Ipsと称し、コレ
クタ電極12と表面電極7との間に流れる電流を放出電
子電流Ieと称し、ダイオード電流Ipsに対する放出電
子電流Ieが大きい(Ie/Ipsが大きい)ほど電子放出
効率が高くなる。なお、この電界放射型電子源10”で
は、表面電極7と導電性層8との間に印加する直流電圧
Vpsを10〜20V程度の低電圧としても電子を放出さ
せることができる。
【0013】また、図12に示した電界放射型電子源1
0”をディスプレイの電子源とし応用する場合には、例
えば図14に示す構成を採用すればよい。
【0014】図14に示すディスプレイは、電界放射型
電子源10に対向してガラス基板14を配設し、ガラス
基板14における電界放射型電子源10との対向面にコ
レクタ電極12および蛍光体層15を設けてある。ここ
に、蛍光体層15はコレクタ電極12の表面に塗布され
ており、電界放射型電子源10から放射される電子によ
り可視光を発光する。また、ガラス基板14は図示しな
いスペーサによって電界放射型電子源10と離間させて
あり、ガラス基板14と電界放射型電子源10との間に
形成される気密空間を真空にしてある。
【0015】図14に示した電界放射型電子源10は、
ガラス基板よりなる絶縁性基板11と、絶縁性基板11
の一表面上に列設された複数の導電性層8と、導電性層
8にそれぞれ重なる形で形成された複数の酸化した多孔
質多結晶シリコン層よりなるドリフト部6aおよびドリ
フト部6aの間を埋める多結晶シリコン層よりなる分離
部6bを有する強電界ドリフト層6と、強電界ドリフト
層6の上でドリフト部6aおよび分離部6bに跨って導
電性層8に交差する方向に列設された複数の表面電極7
とを備えている。
【0016】この電界放射型電子源10では、絶縁性基
板11の一表面上に列設された複数の導電性層8と、強
電界ドリフト層6上に列設された複数の表面電極7との
間に強電界ドリフト層6のドリフト部6aが挟まれてい
るから、表面電極7と導電性層8との組を適宜選択して
選択した組間に電圧を印加することにより、選択された
表面電極7と導電性層8との交点に相当する部位のドリ
フト部6aにのみ強電界が作用して電子が放出される。
つまり、表面電極7と導電性層8とからなる格子の格子
点に電子源を配置したことに相当し、電圧を印加する表
面電極7と導電性層8との組を選択することによって所
望の格子点から電子を放出させることが可能になる。な
お、表面電極7と導電性層8との間に印加する電圧は1
0〜20V程度になっている。
【0017】
【発明が解決しようとする課題】しかしながら、図14
に示した電界放射型電子源10のようにドリフト部6a
がパターニングされたものでは、強電界ドリフト層6の
ドリフト部6aにおける分離部6bとの境界近傍の部分
の電界強度がドリフト部6aの中央部の電界強度に比べ
て大きくなって、ドリフト部6aにおける分離部6bと
の境界近傍の部分での単位面積当たりの放出電子量がド
リフト部6aの中央部での単位面積当たりの放出電子量
よりも多くなってしまい、ドリフト部6aにおける分離
部6bとの境界近傍の部分を通して電子が過剰に放出さ
れてしまうという不具合があった。また、ドリフト部6
aにおける分離部6bとの境界近傍の部分の電界強度よ
りも大きいので、上記境界近傍の部分でドリフト部6a
の絶縁破壊が生じ(ドリフト部6aが劣化し)、導電性
層8と表面電極7との間に局所的に過大な電流が流れた
り、この過大な電流が流れることによってドリフト部6
aや導電性薄膜よりなる表面電極7、導電性層8が局部
的に発熱し、表面電極7の劣化やドリフト部6aの劣化
度合の拡大が生じるなどの不具合があった。なお、ドリ
フト部6aにおける分離部6bとの境界近傍の部分の電
界強度がドリフト部6aの中央部の電界強度よりも大き
くなる原因としては、ドリフト部6aの厚さや多孔質
度、酸化若しくは窒化の程度がドリフト部6aの中央部
と境界近傍の部分とで異なることが考えられる。
【0018】本発明は上記事由に鑑みて為されたもので
あり、その目的は、電子の過剰な放出を防止できる電界
放射型電子源を提供することにある。
【0019】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、基板と、基板の一表面側に形成
された導電性層と、導電性層の表面側に形成された酸化
若しくは窒化した多孔質半導体層よりなるドリフト部お
よびドリフト部の周囲に形成された分離部を有する強電
界ドリフト層と、強電界ドリフト層上に形成された表面
電極とを備え、表面電極を導電性層に対して正極として
電圧を印加したときにドリフト部に作用する電界により
導電性層から注入された電子がドリフト部をドリフトし
表面電極を通して放出されるようにし、ドリフト部にお
ける分離部との境界近傍の部分の電界強度をドリフト部
の中央部の電界強度よりも小さくする電界緩和手段が設
けられてなることを特徴とするものであり、ドリフト部
における分離部との境界近傍の部分の電界強度をドリフ
ト部の中央部の電界強度よりも小さくする電界緩和手段
が設けられていることにより、ドリフト部における境界
近傍の部分の電界強度が中央部の電界強度よりも小さく
なってドリフト部をドリフトする電子は大部分がドリフ
ト部の中央部を通ることになり、電子の過剰な放出を防
止することができる。しかも、ドリフト部における境界
近傍の部分の電界強度が中央部の電界強度よりも小さく
なることによって、ドリフト部における境界近傍の部分
の絶縁破壊を防止することができ、導電性層と表面電極
との間に局所的に過大な電流が流れるのを防ぐことがで
きる。
【0020】請求項2の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記表面電極との間に介在させた絶縁
膜よりなるので、前記表面電極と前記導電性層とを複数
個ずつ備え且つこれら複数の前記表面電極と複数の前記
導電性層とを交差する方向に配設したマトリクス構造を
採用する場合に隣り合う表面電極の間を前記絶縁膜によ
り絶縁することができる。
【0021】請求項3の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記導電性層との間で前記導電性層上
に形成された絶縁膜よりなるので、前記表面電極と前記
導電性層とを複数個ずつ備え且つこれら複数の前記表面
電極と複数の前記導電性層とを交差する方向に配設した
マトリクス構造を採用する場合にクロストークの発生を
防止することができる。
【0022】請求項4の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記導電性層との間に介在させた高抵
抗の第1の半導体層と、前記ドリフト部の中央部と前記
導電性層との間に介在させた低抵抗の第2の半導体層と
からなるので、前記表面電極および前記導電性層それぞ
れのパターンの制約をなくすことができる。
【0023】請求項5の発明は、請求項1の発明におい
て、前記表面電極は、前記ドリフト部における前記境界
近傍の部分に重なる領域に切欠部が形成され、前記電界
緩和手段は、前記切欠部よりなるので、前記表面電極の
パターンを変更するだけで電子の過剰な放出を防止する
ことができる。
【0024】請求項6の発明は、請求項1の発明におい
て、前記導電性層は、前記ドリフト部における前記境界
近傍の部分に重なる領域に切欠部が形成され、前記電界
緩和手段は、前記切欠部よりなるので、前記導電性層の
パターンを変更するだけで電子の過剰な放出を防止する
ことができる。
【0025】
【発明の実施の形態】(実施形態1)本実施形態の電界
放射型電子源10の基本構成は図12に示した従来構成
と略同じであって、図1に示すように、絶縁性基板11
の一表面上に金属薄膜(例えば、タングステン薄膜)よ
りなる導電性層8が形成され、導電性層8上に酸化した
多孔質多結晶シリコン層よりなるドリフト部6aおよび
ドリフト部6aの周囲に形成された多結晶シリコン層よ
りなる分離部6bを有する強電界ドリフト層6が形成さ
れ、強電界ドリフト層6上に金属薄膜(例えば、金薄
膜)よりなる表面電極7が形成されている。ここに、強
電界ドリフト層6は、導電性層8が形成された絶縁性基
板11の上記一表面側の全面にノンドープの多結晶シリ
コン層を堆積させた後に、当該多結晶シリコン層のうち
ドリフト部6aに対応した部位を陽極酸化処理にて多孔
質化し(以下、この多孔質化された部分を多孔質多結晶
シリコン層と称す)、多孔質多結晶シリコン層を例えば
急速加熱法によって酸化することにより形成されてい
る。ここに、導電性層8の厚さを200nm、強電界ド
リフト層6の厚さを1.5μm、ドリフト部6aの厚さ
を1.0μm、表面電極7の膜厚を15nmにそれぞれ
設定してあるが、これらの数値はそれぞれ一例であって
特に限定するものではない。なお、本実施形態では絶縁
性基板11が基板を構成している。
【0026】本実施形態の電界放射型電子源10におけ
る強電界ドリフト層6では、ドリフト部6aの形成にあ
たって、上述のノンドープの多結晶シリコン層を表面か
ら深さ方向に多孔質化し導電性層8に達しないように途
中で多孔質化を停止しているので、当該多結晶シリコン
層の一部からなる半導体層3がドリフト部6aと導電性
層8との間に介在しているが、上述のノンドープの多結
晶シリコン層を表面から深さ方向において導電性層8に
達するまで多孔質化することで半導体層3を介在させず
に導電性層8上にドリフト部6aを形成してもよい。
【0027】本実施形態の電界放射型電子源10の基本
動作は図12に示した従来構成と略同じであって、図1
2に示した従来構成と同様、表面電極7を真空中に配置
するとともに図13に示すように表面電極7に対向して
コレクタ電極12を配置し、表面電極7を導電性層8に
対して正極として直流電圧Vpsを印加するとともに、コ
レクタ電極12を表面電極7に対して正極として直流電
圧Vcを印加することにより、ドリフト部6aに作用す
る電界により導電性層8から注入された電子が強電界ド
リフト層6のドリフト部6aをドリフトし表面電極7を
通して放出される。なお、本実施形態におけるドリフト
部6aは、上述の図9に示した電界放射型電子源10’
における強電界ドリフト層6と同様の構造を有しいると
考えられ、図11に示すように、少なくとも、導電性層
8の表面側に列設された柱状の多結晶シリコンのグレイ
ン51と、グレイン51の表面に形成された薄いシリコ
ン酸化膜52と、グレイン51間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、ドリフト部
6aは、各グレインの表面が多孔質化し各グレインの中
心部分では結晶状態が維持されていると考えられる。し
たがって、強電界ドリフト層6に印加された電界の大部
分はシリコン酸化膜64を集中的に通り、注入された電
子はシリコン酸化膜64を通る強電界により加速され多
結晶シリコンのグレイン51間を表面に向かって図11
中の矢印Aの向きへ(図11中の上方向へ向かって)ド
リフトするので、電子放出効率を向上させることができ
る。ここに、強電界ドリフト層6のドリフト部6aの表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0028】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0029】ところで、本実施形態の電界放射型電子源
10においては、ドリフト部6aにおける分離部6bと
の境界近傍の部分と表面電極7との間にシリコン酸化膜
よりなる絶縁膜16を介在させている点に特徴がある。
すなわち、ドリフト部6aは中央部においては表面電極
7が積層されているが、分離部6bとの境界近傍の部分
においては絶縁膜16が積層されている。なお、本実施
形態では、絶縁膜16をシリコン酸化膜により構成して
いるが、シリコン酸化膜に限らず、例えばシリコン窒化
膜により構成してもよい。
【0030】しかして、本実施形態の電界放射型電子源
では、ドリフト部6aにおける分離部6bとの境界近傍
の部分と表面電極7との間に絶縁膜16を介在させてい
ることにより、ドリフト部6aにおける分離部6bとの
境界近傍の部分の電界強度がドリフト部6aの中央部の
電界強度に比べて十分に小さくなるので、ドリフト部6
aをドリフトする電子の大部分がドリフト部6aの中央
部を通ることになり、ドリフト部6aにおける分離部6
bとの境界近傍の部分を通る電子の過剰な放出を防止す
ることができる。しかも、ドリフト部6aにおける境界
近傍の部分の電界強度が中央部の電界強度よりも小さく
なることによって、ドリフト部6aにおける境界近傍の
部分の絶縁破壊を防止することができ、導電性層8と表
面電極7との間に局所的に過大な電流が流れるのを防ぐ
ことができる。また、本実施形態の電界放射型電子源1
0では、図9に示した従来構成の電界放射型電子源1
0’と同様に、電子放出特性の真空度依存性が小さく且
つ電子放出時にポッピング現象が発生せず安定して電子
を高い電子放出効率で放出することができる。
【0031】なお、本実施形態では、絶縁膜16が、ド
リフト部6aにおける分離部6bとの境界近傍の部分の
電界強度をドリフト部6aの中央部の電界強度よりも小
さくする電界緩和手段を構成している。要するに、上記
電界緩和手段がドリフト部6aにおける分離部6bとの
境界近傍の部分と表面電極7との間に介在させた絶縁膜
16よりなるので、表面電極7と導電性層8とを複数個
ずつ備え且つこれら複数の表面電極7と複数の導電性層
8とを交差する方向に配設したマトリクス構造を採用す
る場合に、隣り合う表面電極7の間を絶縁膜16により
絶縁することができる。
【0032】(実施形態2)本実施形態の電界放射型電
子源10の基本構成は図12に示した従来構成と略同じ
であって、図2に示すように、絶縁性基板11の一表面
上に金属薄膜(例えば、タングステン薄膜)よりなる導
電性層8が形成され、導電性層8上に所定形状にパター
ニングされたシリコン酸化膜よりなる絶縁膜17が形成
され、導電性層8および絶縁膜17が形成された絶縁性
基板11の上記一表面側に酸化した多孔質多結晶シリコ
ン層よりなるドリフト部6aおよびドリフト部6aの周
囲に形成された多結晶シリコン層よりなる分離部6bを
有する強電界ドリフト層6が形成され、強電界ドリフト
層6上に金属薄膜(例えば、金薄膜)よりなる表面電極
7が形成されている。ここに、強電界ドリフト層6は、
導電性層8および絶縁膜17が形成された絶縁性基板1
1の上記一表面側の全面にノンドープの多結晶シリコン
層を堆積させた後に、当該多結晶シリコン層のうちドリ
フト部6aに対応した部位を陽極酸化処理にて多孔質化
し(以下、この多孔質化された部分を多孔質多結晶シリ
コン層と称す)、多孔質多結晶シリコン層を例えば急速
加熱法によって酸化することにより形成されている。こ
こに、導電性層8の厚さを200nm、強電界ドリフト
層6の厚さを1.5μm、ドリフト部6aの厚さを1.
0μm、表面電極7の膜厚を15nmにそれぞれ設定し
てあるが、これらの数値はそれぞれ一例であって特に限
定するものではない。なお、本実施形態では絶縁性基板
11が基板を構成している。
【0033】本実施形態の電界放射型電子源10におけ
る強電界ドリフト層6では、ドリフト部6aの形成にあ
たって、上述のノンドープの多結晶シリコン層を表面か
ら深さ方向に多孔質化し導電性層8に達しないように途
中で多孔質化を停止しているので、当該多結晶シリコン
層の一部からなる半導体層3がドリフト部6aと導電性
層8との間に介在しているが、上述のノンドープの多結
晶シリコン層を表面から深さ方向において導電性層8に
達するまで多孔質化することで半導体層3を介在させず
に導電性層8上にドリフト部6aを形成してもよい。
【0034】本実施形態の電界放射型電子源10の基本
動作は図12に示した従来構成と略同じであって、図1
2に示した従来構成と同様、表面電極7を真空中に配置
するとともに図13に示すように表面電極7に対向して
コレクタ電極12を配置し、表面電極7を導電性層8に
対して正極として直流電圧Vpsを印加するとともに、コ
レクタ電極12を表面電極7に対して正極として直流電
圧Vcを印加することにより、ドリフト部6aに作用す
る電界により導電性層8から注入された電子が強電界ド
リフト層6のドリフト部6aをドリフトし表面電極7を
通して放出される。なお、本実施形態におけるドリフト
部6aは、上述の図9に示した電界放射型電子源10’
における強電界ドリフト層6と同様の構造を有しいると
考えられ、図11に示すように、少なくとも、導電性層
8の表面側に列設された柱状の多結晶シリコンのグレイ
ン51と、グレイン51の表面に形成された薄いシリコ
ン酸化膜52と、グレイン51間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、ドリフト部
6aは、各グレインの表面が多孔質化し各グレインの中
心部分では結晶状態が維持されていると考えられる。し
たがって、強電界ドリフト層6に印加された電界の大部
分はシリコン酸化膜64を集中的に通り、注入された電
子はシリコン酸化膜64を通る強電界により加速され多
結晶シリコンのグレイン51間を表面に向かって図11
中の矢印Aの向きへ(図11中の上方向へ向かって)ド
リフトするので、電子放出効率を向上させることができ
る。ここに、強電界ドリフト層6のドリフト部6aの表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0035】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0036】ところで、本実施形態の電界放射型電子源
10においては、ドリフト部6aにおける分離部6bと
の境界近傍の部分と導電性層8との間で導電性層8上に
絶縁膜17が形成されている点に特徴がある。すなわ
ち、ドリフト部6aは中央部においては導電性層8との
間に半導体層3しか介在していないが、分離部6bとの
境界近傍の部分においては半導体層3と絶縁膜17とが
介在している。なお、本実施形態では、絶縁膜17をシ
リコン酸化膜により構成しているが、シリコン酸化膜に
限らず、例えばシリコン窒化膜により構成してもよい。
【0037】しかして、本実施形態の電界放射型電子源
では、ドリフト部6aにおける分離部6bとの境界近傍
の部分と導電性層8との間で導電性層8上に絶縁膜17
を設けていることにより、ドリフト部6aにおける分離
部6bとの境界近傍の部分の電界強度がドリフト部6a
の中央部の電界強度に比べて十分に小さくなるので、ド
リフト部6aをドリフトする電子の大部分がドリフト部
6aの中央部を通ることになり、ドリフト部6aにおけ
る分離部6bとの境界近傍の部分を通る電子の過剰な放
出を防止することができる。しかも、ドリフト部6aに
おける境界近傍の部分の電界強度が中央部の電界強度よ
りも小さくなることによって、ドリフト部6aにおける
境界近傍の部分の絶縁破壊を防止することができ、導電
性層8と表面電極7との間に局所的に過大な電流が流れ
るのを防ぐことができる。また、本実施形態の電界放射
型電子源10では、図9に示した従来構成の電界放射型
電子源10’と同様に、電子放出特性の真空度依存性が
小さく且つ電子放出時にポッピング現象が発生せず安定
して電子を高い電子放出効率で放出することができる。
【0038】なお、本実施形態では、絶縁膜17が、ド
リフト部6aにおける分離部6bとの境界近傍の部分の
電界強度をドリフト部6aの中央部の電界強度よりも小
さくする電界緩和手段を構成している。要するに、上記
電界緩和手段がドリフト部6aにおける分離部6bとの
境界近傍の部分と導電性層8との間で導電性層8上に設
けた絶縁膜17よりなるので、表面電極7と導電性層8
とを複数個ずつ備え且つこれら複数の表面電極7と複数
の導電性層8とを交差する方向に配設したマトリクス構
造を採用する場合に、クロストークの発生を防止するこ
とができる。
【0039】(実施形態3)本実施形態の電界放射型電
子源10の基本構成は図12に示した従来構成と略同じ
であって、図3に示すように、絶縁性基板11の一表面
上に金属薄膜(例えば、タングステン薄膜)よりなる導
電性層8が形成され、導電性層8が形成された絶縁性基
板11の上記一表面側に酸化した多孔質多結晶シリコン
層よりなるドリフト部6aおよびドリフト部6aの周囲
に形成された多結晶シリコン層よりなる分離部6bを有
する強電界ドリフト層6が形成され、強電界ドリフト層
6上に金属薄膜(例えば、金薄膜)よりなる表面電極7
が形成されている。ここに、強電界ドリフト層6は、絶
縁性基板11の上記一表面側にノンドープの多結晶シリ
コン層を堆積させた後に、当該多結晶シリコン層のうち
ドリフト部6aに対応した部位を陽極酸化処理にて多孔
質化し(以下、この多孔質化された部分を多孔質多結晶
シリコン層と称す)、多孔質多結晶シリコン層を例えば
急速加熱法によって酸化することにより形成されてい
る。ここに、導電性層8の厚さを200nm、強電界ド
リフト層6の厚さを1.5μm、ドリフト部6aの厚さ
を1.0μm、表面電極7の膜厚を15nmにそれぞれ
設定してあるが、これらの数値はそれぞれ一例であって
特に限定するものではない。なお、本実施形態では絶縁
性基板11が基板を構成している。
【0040】本実施形態の電界放射型電子源10の基本
動作は図12に示した従来構成と略同じであって、図1
2に示した従来構成と同様、表面電極7を真空中に配置
するとともに図13に示すように表面電極7に対向して
コレクタ電極12を配置し、表面電極7を導電性層8に
対して正極として直流電圧Vpsを印加するとともに、コ
レクタ電極12を表面電極7に対して正極として直流電
圧Vcを印加することにより、ドリフト部6aに作用す
る電界により導電性層8から注入された電子が強電界ド
リフト層6のドリフト部6aをドリフトし表面電極7を
通して放出される。なお、本実施形態におけるドリフト
部6aは、上述の図9に示した電界放射型電子源10’
における強電界ドリフト層6と同様の構造を有しいると
考えられ、図11に示すように、少なくとも、導電性層
8の表面側に列設された柱状の多結晶シリコンのグレイ
ン51と、グレイン51の表面に形成された薄いシリコ
ン酸化膜52と、グレイン51間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、ドリフト部
6aは、各グレインの表面が多孔質化し各グレインの中
心部分では結晶状態が維持されていると考えられる。し
たがって、強電界ドリフト層6に印加された電界の大部
分はシリコン酸化膜64を集中的に通り、注入された電
子はシリコン酸化膜64を通る強電界により加速され多
結晶シリコンのグレイン51間を表面に向かって図11
中の矢印Aの向きへ(図11中の上方向へ向かって)ド
リフトするので、電子放出効率を向上させることができ
る。ここに、強電界ドリフト層6のドリフト部6aの表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0041】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0042】ところで、本実施形態の電界放射型電子源
10においては、ドリフト部6aにおける分離部6bと
の境界近傍の部分と導電性層8との間に高抵抗の第1の
半導体層23bを介在させ、ドリフト部6aにおける中
央部と導電性層8との間に低抵抗の第2の半導体層23
aを介在させている点に特徴がある。ここにおいて、第
2の半導体層23aは第1の半導体層23bに比べて抵
抗が十分に小さくなるように不純物をドーピングしてあ
る。なお、この不純物のドーピングに際してはイオンイ
ンプラテーション技術や拡散技術などを利用すればよ
い。
【0043】しかして、本実施形態の電界放射型電子源
では、ドリフト部6aにおける分離部6bとの境界近傍
の部分と導電性層8との間に第1の半導体層23bを介
在させ、ドリフト部6aの中央部と導電性層8との間に
第1の半導体層23bに比べて抵抗が十分に小さな第2
の半導体層23aを介在させてあることにより、ドリフ
ト部6aにおける分離部6bとの境界近傍の部分の電界
強度がドリフト部6aの中央部の電界強度に比べて十分
に小さくなるので、ドリフト部6aをドリフトする電子
の大部分がドリフト部6aの中央部を通ることになり、
ドリフト部6aにおける分離部6bとの境界近傍の部分
を通る電子の過剰な放出を防止することができる。しか
も、ドリフト部6aにおける境界近傍の部分の電界強度
が中央部の電界強度よりも小さくなることによって、ド
リフト部6aにおける境界近傍の部分の絶縁破壊を防止
することができ、導電性層8と表面電極7との間に局所
的に過大な電流が流れるのを防ぐことができる。また、
本実施形態の電界放射型電子源10では、図9に示した
従来構成の電界放射型電子源10’と同様に、電子放出
特性の真空度依存性が小さく且つ電子放出時にポッピン
グ現象が発生せず安定して電子を高い電子放出効率で放
出することができる。
【0044】なお、本実施形態では、第1の半導体層2
3bと第2の半導体層23aとが、ドリフト部6aにお
ける分離部6bとの境界近傍の部分の電界強度をドリフ
ト部6aの中央部の電界強度よりも小さくする電界緩和
手段を構成している。要するに、上記電界緩和手段がド
リフト部6aにおける分離部6bとの境界近傍の部分と
導電性層8との間に介在させた高抵抗の第1の半導体層
23bと、ドリフト部6aにおける中央部と導電性層8
との間に介在させた低抵抗の第2の半導体層23aとか
らなるので、表面電極7および導電性層8それぞれのパ
ターンの制約をなくすことができる。
【0045】(実施形態4)本実施形態の電界放射型電
子源10の基本構成は図12に示した従来構成と略同じ
であって、図4に示すように、絶縁性基板11の一表面
上に金属薄膜(例えば、タングステン薄膜)よりなる導
電性層8が形成され、導電性層8上に酸化した多孔質多
結晶シリコン層よりなるドリフト部6aおよびドリフト
部6aの周囲に形成された多結晶シリコン層よりなる分
離部6bを有する強電界ドリフト層6が形成され、強電
界ドリフト層6上に金属薄膜(例えば、金薄膜)よりな
る表面電極7が形成されている。ここに、強電界ドリフ
ト層6は、導電性層8が形成された絶縁性基板11の上
記一表面側の全面にノンドープの多結晶シリコン層を堆
積させた後に、当該多結晶シリコン層のうちドリフト部
6aに対応した部位を陽極酸化処理にて多孔質化し(以
下、この多孔質化された部分を多孔質多結晶シリコン層
と称す)、多孔質多結晶シリコン層を例えば急速加熱法
によって酸化することにより形成されている。ここに、
導電性層8の厚さを200nm、強電界ドリフト層6の
厚さを1.5μm、ドリフト部6aの厚さを1.0μ
m、表面電極7の膜厚を15nmにそれぞれ設定してあ
るが、これらの数値はそれぞれ一例であって特に限定す
るものではない。なお、本実施形態では絶縁性基板11
が基板を構成している。
【0046】本実施形態の電界放射型電子源10におけ
る強電界ドリフト層6では、ドリフト部6aの形成にあ
たって、上述のノンドープの多結晶シリコン層を表面か
ら深さ方向に多孔質化し導電性層8に達しないように途
中で多孔質化を停止しているので、当該多結晶シリコン
層の一部からなる半導体層3がドリフト部6aと導電性
層8との間に介在しているが、上述のノンドープの多結
晶シリコン層を表面から深さ方向において導電性層8に
達するまで多孔質化することで半導体層3を介在させず
に導電性層8上にドリフト部6aを形成してもよい。
【0047】本実施形態の電界放射型電子源10の基本
動作は図12に示した従来構成と略同じであって、図1
2に示した従来構成と同様、表面電極7を真空中に配置
するとともに図13に示すように表面電極7に対向して
コレクタ電極12を配置し、表面電極7を導電性層8に
対して正極として直流電圧Vpsを印加するとともに、コ
レクタ電極12を表面電極7に対して正極として直流電
圧Vcを印加することにより、ドリフト部6aに作用す
る電界により導電性層8から注入された電子が強電界ド
リフト層6のドリフト部6aをドリフトし表面電極7を
通して放出される。なお、本実施形態におけるドリフト
部6aは、上述の図9に示した電界放射型電子源10’
における強電界ドリフト層6と同様の構造を有しいると
考えられ、図11に示すように、少なくとも、導電性層
8の表面側に列設された柱状の多結晶シリコンのグレイ
ン51と、グレイン51の表面に形成された薄いシリコ
ン酸化膜52と、グレイン51間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、ドリフト部
6aは、各グレインの表面が多孔質化し各グレインの中
心部分では結晶状態が維持されていると考えられる。し
たがって、強電界ドリフト層6に印加された電界の大部
分はシリコン酸化膜64を集中的に通り、注入された電
子はシリコン酸化膜64を通る強電界により加速され多
結晶シリコンのグレイン51間を表面に向かって図11
中の矢印Aの向きへ(図11中の上方向へ向かって)ド
リフトするので、電子放出効率を向上させることができ
る。ここに、強電界ドリフト層6のドリフト部6aの表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0048】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0049】ところで、本実施形態の電界放射型電子源
10においては、表面電極7が、ドリフト部6aにおけ
る分離部6bとの境界近傍の部分に重なる領域に切欠部
7aが形成されている点に特徴がある。すなわち、ドリ
フト部6aは中央部においては表面電極7が積層されて
いるが、分離部6bとの境界近傍の部分においては表面
電極7が存在しないようになっている。要するに、図4
の左右方向については表面電極7の幅をドリフト部6a
の幅よりも小さくし且つ表面電極7の両端がドリフト部
6aの両端よりも内側に位置している。
【0050】しかして、本実施形態の電界放射型電子源
では、表面電極7においてドリフト部6aにおける分離
部6bとの境界近傍の部分に重なる領域に切欠部7aが
形成されていることにより、ドリフト部6aにおける分
離部6bとの境界近傍の部分の電界強度がドリフト部6
aの中央部の電界強度に比べて十分に小さくなるので、
ドリフト部6aをドリフトする電子の大部分がドリフト
部6aの中央部を通ることになり、ドリフト部6aにお
ける分離部6bとの境界近傍の部分を通る電子の過剰な
放出を防止することができる。しかも、ドリフト部6a
における境界近傍の部分の電界強度が中央部の電界強度
よりも小さくなることによって、ドリフト部6aにおけ
る境界近傍の部分の絶縁破壊を防止することができ、導
電性層8と表面電極7との間に局所的に過大な電流が流
れるのを防ぐことができる。また、本実施形態の電界放
射型電子源10では、図9に示した従来構成の電界放射
型電子源10’と同様に、電子放出特性の真空度依存性
が小さく且つ電子放出時にポッピング現象が発生せず安
定して電子を高い電子放出効率で放出することができ
る。
【0051】なお、本実施形態では、表面電極7の切欠
部7aが、ドリフト部6aにおける分離部6bとの境界
近傍の部分の電界強度をドリフト部6aの中央部の電界
強度よりも小さくする電界緩和手段を構成している。し
たがって、本実施形態では、表面電極7のパターンを変
更するだけ(つまり、表面電極7をパターニングするた
めのマスクを変更するだけ)で電子の過剰な放出を防止
することができる。
【0052】(実施形態5)本実施形態の電界放射型電
子源10の基本構成は図12に示した従来構成と略同じ
であって、図5に示すように、絶縁性基板11の一表面
上に所定形状にパターニングされた金属薄膜(例えば、
タングステン薄膜)よりなる導電性層8が形成され、導
電性層8が形成された絶縁性基板11の上記一表面側に
酸化した多孔質多結晶シリコン層よりなるドリフト部6
aおよびドリフト部6aの周囲に形成された多結晶シリ
コン層よりなる分離部6bを有する強電界ドリフト層6
が形成され、強電界ドリフト層6上に所定形状にパター
ニングされた金属薄膜(例えば、金薄膜)よりなる表面
電極7が形成されている。ここに、強電界ドリフト層6
は、導電性層8が形成された絶縁性基板11の上記一表
面側の全面にノンドープの多結晶シリコン層を堆積させ
た後に、当該多結晶シリコン層のうちドリフト部6aに
対応した部位を陽極酸化処理にて多孔質化し(以下、こ
の多孔質化された部分を多孔質多結晶シリコン層と称
す)、多孔質多結晶シリコン層を例えば急速加熱法によ
って酸化することにより形成されている。ここに、導電
性層8の厚さを200nm、強電界ドリフト層6の厚さ
を1.5μm、ドリフト部6aの厚さを1.0μm、表
面電極7の膜厚を15nmにそれぞれ設定してあるが、
これらの数値はそれぞれ一例であって特に限定するもの
ではない。なお、本実施形態では絶縁性基板11が基板
を構成している。
【0053】本実施形態の電界放射型電子源10におけ
る強電界ドリフト層6では、ドリフト部6aの形成にあ
たって、上述のノンドープの多結晶シリコン層を表面か
ら深さ方向に多孔質化し導電性層8に達しないように途
中で多孔質化を停止しているので、当該多結晶シリコン
層の一部からなる半導体層3がドリフト部6aと導電性
層8との間に介在しているが、上述のノンドープの多結
晶シリコン層を表面から深さ方向において導電性層8に
達するまで多孔質化することで半導体層3を介在させず
に導電性層8上にドリフト部6aを形成してもよい。
【0054】本実施形態の電界放射型電子源10の基本
動作は図12に示した従来構成と略同じであって、図1
2に示した従来構成と同様、表面電極7を真空中に配置
するとともに図13に示すように表面電極7に対向して
コレクタ電極12を配置し、表面電極7を導電性層8に
対して正極として直流電圧Vpsを印加するとともに、コ
レクタ電極12を表面電極7に対して正極として直流電
圧Vcを印加することにより、ドリフト部6aに作用す
る電界により導電性層8から注入された電子が強電界ド
リフト層6のドリフト部6aをドリフトし表面電極7を
通して放出される。なお、本実施形態におけるドリフト
部6aは、上述の図9に示した電界放射型電子源10’
における強電界ドリフト層6と同様の構造を有しいると
考えられ、図11に示すように、少なくとも、導電性層
8の表面側に列設された柱状の多結晶シリコンのグレイ
ン51と、グレイン51の表面に形成された薄いシリコ
ン酸化膜52と、グレイン51間に介在するナノメータ
オーダの微結晶シリコン層63と、微結晶シリコン層6
3の表面に形成され当該微結晶シリコン層63の結晶粒
径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64
とから構成されると考えられる。すなわち、ドリフト部
6aは、各グレインの表面が多孔質化し各グレインの中
心部分では結晶状態が維持されていると考えられる。し
たがって、強電界ドリフト層6に印加された電界の大部
分はシリコン酸化膜64を集中的に通り、注入された電
子はシリコン酸化膜64を通る強電界により加速され多
結晶シリコンのグレイン51間を表面に向かって図11
中の矢印Aの向きへ(図11中の上方向へ向かって)ド
リフトするので、電子放出効率を向上させることができ
る。ここに、強電界ドリフト層6のドリフト部6aの表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0055】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0056】ところで、本実施形態の電界放射型電子源
10においては、導電性層8において、ドリフト部6a
における分離部6bとの境界近傍の部分に重なる領域に
切欠部8aが形成されている点に特徴がある。すなわ
ち、導電性層8は、ドリフト部6aの中央部に重なる部
位には形成されているが、分離部6bとの境界近傍の部
分においては切欠部8aが形成されている。要するに、
図5の左右方向については導電性層8の幅をドリフト部
6aの幅よりも小さくし且つ導電性層8の両端がドリフ
ト部6aの両端よりも内側に位置している。
【0057】しかして、本実施形態の電界放射型電子源
では、導電性層8においてドリフト部6aにおける分離
部6bとの境界近傍の部分に重なる領域に切欠部8aが
形成されていることにより、ドリフト部6aにおける分
離部6bとの境界近傍の部分の電界強度がドリフト部6
aの中央部の電界強度に比べて十分に小さくなるので、
ドリフト部6aをドリフトする電子の大部分がドリフト
部6aの中央部を通ることになり、ドリフト部6aにお
ける分離部6bとの境界近傍の部分を通る電子の過剰な
放出を防止することができる。しかも、ドリフト部6a
における境界近傍の部分の電界強度が中央部の電界強度
よりも小さくなることによって、ドリフト部6aにおけ
る境界近傍の部分の絶縁破壊を防止することができ、導
電性層8と表面電極7との間に局所的に過大な電流が流
れるのを防ぐことができる。また、本実施形態の電界放
射型電子源10では、図9に示した従来構成の電界放射
型電子源10’と同様に、電子放出特性の真空度依存性
が小さく且つ電子放出時にポッピング現象が発生せず安
定して電子を高い電子放出効率で放出することができ
る。
【0058】なお、本実施形態では、導電性層8の切欠
部8aが、ドリフト部6aにおける分離部6bとの境界
近傍の部分の電界強度をドリフト部6aの中央部の電界
強度よりも小さくする電界緩和手段を構成している。し
たがって、本実施形態では、導電性層8のパターンを変
更するだけ(つまり、導電性層8をパターニングするた
めのマスクを変更するだけ)で電子の過剰な放出を防止
することができる。
【0059】(実施形態6)本実施形態の電界放射型電
子源10の基本構成は図14に示した従来構成と略同じ
であって、図6に示すように、ガラス基板よりなる絶縁
性基板11と、絶縁性基板11の一表面上に列設された
複数の導電性層(以下、下部電極と称す)8と、下部電
極8にそれぞれ重なる形で形成された複数の酸化した多
孔質多結晶シリコン層よりなるドリフト部6aおよびド
リフト部6aの間を埋める多結晶シリコン層よりなる分
離部6bを有する強電界ドリフト層6と、強電界ドリフ
ト層6の上でドリフト部6aおよび分離部6bに跨って
下部電極8に交差(直交)する方向に列設された複数の
表面電極7とを備えている。ここにおいて、下部電極8
はタングステン薄膜により構成し、表面電極7は金薄膜
からなる導電性薄膜により構成している。また、下部電
極8の膜厚は200nm、表面電極7の膜厚は15nm
にそれぞれ設定されているが、これらの膜厚は特に限定
するものではない。また、強電界ドリフト層6の厚さは
1.5μm、ドリフト部6aの厚さは1.5μmにそれ
ぞれ設定してあるが、強電界ドリフト層6およびドリフ
ト部6aの厚さも特に限定するものではない。なお、本
実施形態では、絶縁性基板11が基板を構成している。
【0060】本実施形態の電界放射型電子源10では、
図14に示した従来構成と同様、絶縁性基板11の一表
面上に列設された複数の下部電極8と、強電界ドリフト
層6上に列設された複数の表面電極7との間に強電界ド
リフト層6のドリフト部6aが挟まれているから、表面
電極7と下部電極8との組を適宜選択して選択した組間
に電圧を印加することにより、選択された表面電極7と
下部電極8との交点に相当する部位のドリフト部6aに
のみ強電界が作用して電子が放出される。つまり、表面
電極7と下部電極8とからなる格子の格子点に電子源を
配置したことに相当し、電圧を印加する表面電極7と下
部電極8との組を選択することによって所望の格子点か
ら電子を放出させることが可能になる。なお、表面電極
7と下部電極8との間に印加する電圧は10〜20V程
度になっている。ここにおいて、各表面電極7は、短冊
状に形成され、長手方向の両端部上にそれぞれパッド2
7が形成されている。また、各下部電極8も、短冊状に
形成され、長手方向の両端部上にそれぞれパッド28が
形成されている。
【0061】本実施形態におけるドリフト部6aは、上
述の図9に示した電界放射型電子源10’における強電
界ドリフト層6と同様の構造を有しいると考えられ、図
11に示すように、少なくとも、導電性層8の表面側に
列設された柱状の多結晶シリコンのグレイン51と、グ
レイン51の表面に形成された薄いシリコン酸化膜52
と、グレイン51間に介在するナノメータオーダの微結
晶シリコン層63と、微結晶シリコン層63の表面に形
成され当該微結晶シリコン層63の結晶粒径よりも小さ
な膜厚の絶縁膜であるシリコン酸化膜64とから構成さ
れると考えられる。すなわち、ドリフト部6aは、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層6に印加された電界の大部分はシリコン
酸化膜64を集中的に通り、注入された電子はシリコン
酸化膜64を通る強電界により加速され多結晶シリコン
のグレイン51間を表面に向かって図11中の矢印Aの
向きへ(図11中の上方向へ向かって)ドリフトするの
で、電子放出効率を向上させることができる。ここに、
強電界ドリフト層6のドリフト部6aの表面に到達した
電子はホットエレクトロンであると考えられ、表面電極
7を容易にトンネルし真空中に放出される。
【0062】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0063】ところで、本実施形態の電界放射型電子源
10においては、ドリフト部6aにおける分離部6bと
の境界近傍の部分と表面電極7との間にシリコン酸化膜
よりなる絶縁膜16を介在させている点に特徴がある。
すなわち、ドリフト部6aは中央部においては表面電極
7が積層されているが、分離部6bとの境界近傍の部分
においては絶縁膜16が積層されている。また、ドリフ
ト部6aの表面側には隣り合う表面電極7に跨ってシリ
コン酸化膜よりなる絶縁膜26が形成されている。ここ
に、絶縁膜26はドリフト部6aの長手方向における両
端部がそれぞれ各表面電極7の幅方向の一端部と重なっ
ている。
【0064】なお、本実施形態では、各絶縁膜16,2
6をシリコン酸化膜により構成しているが、シリコン酸
化膜に限らず、例えばシリコン窒化膜により構成しても
よい。
【0065】しかして、本実施形態の電界放射型電子源
10では、ドリフト部6aにおける分離部6bとの境界
近傍の部分と表面電極7との間に絶縁膜16を介在させ
ていることにより、ドリフト部6aにおける分離部6b
との境界近傍の部分の電界強度がドリフト部6aの中央
部の電界強度に比べて十分に小さくなるので、ドリフト
部6aをドリフトする電子の大部分がドリフト部6aの
中央部を通ることになり、ドリフト部6aにおける分離
部6bとの境界近傍の部分を通る電子の過剰な放出を防
止することができ、しかも、隣り合う表面電極7の間を
絶縁膜16により絶縁することができる。また、本実施
形態の電界放射型電子源10におけるドリフト部6aの
表面側には隣り合う表面電極7に跨ってシリコン酸化膜
よりなる絶縁膜26が形成されているので、隣り合う表
面電極7の間の部位を通して電子が放出されるのを防ぐ
ことができるとともに、クロストークを防ぐことができ
る。さらに、ドリフト部6aにおける境界近傍の部分の
電界強度が中央部の電界強度よりも小さくなることによ
って、ドリフト部6aにおける境界近傍の部分の絶縁破
壊を防止することができ、導電性層8と表面電極7との
間に局所的に過大な電流が流れるのを防ぐことができ
る。また、本実施形態の電界放射型電子源10では、図
9に示した従来構成の電界放射型電子源10’と同様
に、電子放出特性の真空度依存性が小さく且つ電子放出
時にポッピング現象が発生せず安定して電子を高い電子
放出効率で放出することができる。
【0066】なお、本実施形態では、絶縁膜16が、ド
リフト部6aにおける分離部6bとの境界近傍の部分の
電界強度をドリフト部6aの中央部の電界強度よりも小
さくする電界緩和手段を構成している。
【0067】(実施形態7)本実施形態の電界放射型電
子源10の基本構成は図14に示した従来構成と略同じ
であって、図7に示すように、ガラス基板よりなる絶縁
性基板11と、絶縁性基板11の一表面上に列設された
複数の導電性層(以下、下部電極と称す)8と、下部電
極8にそれぞれ重なる形で形成された複数の酸化した多
孔質多結晶シリコン層よりなるドリフト部6aおよびド
リフト部6aの間を埋める多結晶シリコン層よりなる分
離部6bを有する強電界ドリフト層6と、強電界ドリフ
ト層6の上でドリフト部6aおよび分離部6bに跨って
下部電極8に交差(直交)する方向に列設された複数の
表面電極7とを備えている。ここにおいて、下部電極8
はタングステン薄膜により構成し、表面電極7は金薄膜
からなる導電性薄膜により構成している。また、下部電
極8の膜厚は200nm、表面電極7の膜厚は15nm
にそれぞれ設定されているが、これらの膜厚は特に限定
するものではない。また、強電界ドリフト層6の厚さは
1.5μm、ドリフト部6aの厚さは1.5μmにそれ
ぞれ設定してあるが、強電界ドリフト層6およびドリフ
ト部6aの厚さも特に限定するものではない。なお、本
実施形態では、絶縁性基板11が基板を構成している。
【0068】本実施形態の電界放射型電子源10では、
図14に示した従来構成と同様、絶縁性基板11の一表
面上に列設された複数の下部電極8と、強電界ドリフト
層6上に列設された複数の表面電極7との間に強電界ド
リフト層6のドリフト部6aが挟まれているから、表面
電極7と下部電極8との組を適宜選択して選択した組間
に電圧を印加することにより、選択された表面電極7と
下部電極8との交点に相当する部位のドリフト部6aに
のみ強電界が作用して電子が放出される。つまり、表面
電極7と下部電極8とからなる格子の格子点に電子源を
配置したことに相当し、電圧を印加する表面電極7と下
部電極8との組を選択することによって所望の格子点か
ら電子を放出させることが可能になる。なお、表面電極
7と下部電極8との間に印加する電圧は10〜20V程
度になっている。ここにおいて、各表面電極7は、短冊
状に形成され、長手方向の両端部上にそれぞれパッド2
7が形成されている。また、各下部電極8も、短冊状に
形成され、長手方向の両端部上にそれぞれパッド28が
形成されている。
【0069】本実施形態におけるドリフト部6aは、上
述の図9に示した電界放射型電子源10’における強電
界ドリフト層6と同様の構造を有しいると考えられ、図
11に示すように、少なくとも、導電性層8の表面側に
列設された柱状の多結晶シリコンのグレイン51と、グ
レイン51の表面に形成された薄いシリコン酸化膜52
と、グレイン51間に介在するナノメータオーダの微結
晶シリコン層63と、微結晶シリコン層63の表面に形
成され当該微結晶シリコン層63の結晶粒径よりも小さ
な膜厚の絶縁膜であるシリコン酸化膜64とから構成さ
れると考えられる。すなわち、ドリフト部6aは、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層6に印加された電界の大部分はシリコン
酸化膜64を集中的に通り、注入された電子はシリコン
酸化膜64を通る強電界により加速され多結晶シリコン
のグレイン51間を表面に向かって図11中の矢印Aの
向きへ(図11中の上方向へ向かって)ドリフトするの
で、電子放出効率を向上させることができる。ここに、
強電界ドリフト層6のドリフト部6aの表面に到達した
電子はホットエレクトロンであると考えられ、表面電極
7を容易にトンネルし真空中に放出される。
【0070】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0071】ところで、本実施形態の電界放射型電子源
10においては、ドリフト部6aにおける分離部6bと
の境界近傍の部分と導電性層8との間で導電性層8上に
絶縁膜17が形成されている点に特徴がある。すなわ
ち、ドリフト部6aの中央部は導電性層8上に積層され
ているが、分離部6bとの境界近傍の部分においては絶
縁膜17が形成されている。また、ドリフト部6aの導
電性層8側には隣り合う表面電極7に跨ってシリコン酸
化膜よりなる絶縁膜37が形成されている。ここに、絶
縁膜37はドリフト部6aの長手方向における両端部が
それぞれ各表面電極7の幅方向の一端部と重なってい
る。
【0072】なお、本実施形態では、各絶縁膜17,3
7をシリコン酸化膜により構成しているが、シリコン酸
化膜に限らず、例えばシリコン窒化膜により構成しても
よい。
【0073】しかして、本実施形態の電界放射型電子源
10では、ドリフト部6aにおける分離部6bとの境界
近傍の部分と導電性層8との間で導電性層8上に絶縁膜
17が形成されていることにより、ドリフト部6aにお
ける分離部6bとの境界近傍の部分の電界強度がドリフ
ト部6aの中央部の電界強度に比べて十分に小さくなる
ので、ドリフト部6aをドリフトする電子の大部分がド
リフト部6aの中央部を通ることになり、ドリフト部6
aにおける分離部6bとの境界近傍の部分を通る電子の
過剰な放出を防止することができ、しかも、ドリフト部
6aの導電性層8側には隣り合う表面電極7に跨ってシ
リコン酸化膜よりなる絶縁膜37が形成されているの
で、隣り合う表面電極7の間の部位を通して電子が放出
されるのを防ぐことができるとともに、クロストークを
防ぐことができる。さらに、ドリフト部6aにおける境
界近傍の部分の電界強度が中央部の電界強度よりも小さ
くなることによって、ドリフト部6aにおける境界近傍
の部分の絶縁破壊を防止することができ、導電性層8と
表面電極7との間に局所的に過大な電流が流れるのを防
ぐことができる。また、本実施形態の電界放射型電子源
10では、図9に示した従来構成の電界放射型電子源1
0’と同様に、電子放出特性の真空度依存性が小さく且
つ電子放出時にポッピング現象が発生せず安定して電子
を高い電子放出効率で放出することができる。
【0074】なお、本実施形態では、絶縁膜17が、ド
リフト部6aにおける分離部6bとの境界近傍の部分の
電界強度をドリフト部6aの中央部の電界強度よりも小
さくする電界緩和手段を構成している。
【0075】(実施形態8)本実施形態の電界放射型電
子源10の基本構成は図14に示した従来構成と略同じ
であって、図8に示すように、ガラス基板よりなる絶縁
性基板11と、絶縁性基板11の一表面上に列設された
複数の導電性層(以下、下部電極と称す)8と、下部電
極8を形成した絶縁性基板11の上記一表面側に形成さ
れた強電界ドリフト層6と、強電界ドリフト層6の上で
下部電極8に交差(直交)する方向に列設された複数の
表面電極7とを備えている。ここにおいて、強電界ドリ
フト層6は、表面電極7と下部電極8との重なる領域に
おいて表面電極7側に形成された酸化した多孔質多結晶
シリコン層よりなるドリフト部6aと、表面電極7の長
手方向において隣り合うドリフト部6aの間に形成され
たノンドープの多結晶シリコン層からなる分離部6b
と、ドリフト部6aにおける分離部6aとの境界近傍の
部分と導電性層8との間に介在させた高抵抗の第1の半
導体層23bと、ドリフト部6aと下部電極8との間に
形成された低抵抗の第2の半導体層23aと、下部電極
8の長手方向において隣り合うドリフト部6a間に形成
された分離部6cとを有している。
【0076】なお、下部電極8はタングステン薄膜によ
り構成し、表面電極7は金薄膜からなる導電性薄膜によ
り構成している。また、下部電極8の膜厚は200n
m、表面電極7の膜厚は15nmにそれぞれ設定されて
いるが、これらの膜厚は特に限定するものではない。ま
た、強電界ドリフト層6の厚さは1.5μm、ドリフト
部6aの厚さは1.0μmにそれぞれ設定してあるが、
強電界ドリフト層6およびドリフト部6aの厚さも特に
限定するものではない。なお、本実施形態では、絶縁性
基板11が基板を構成している。
【0077】本実施形態の電界放射型電子源10では、
図14に示した従来構成と同様、絶縁性基板11の一表
面上に列設された複数の下部電極8と、強電界ドリフト
層6上に列設された複数の表面電極7との間に強電界ド
リフト層6のドリフト部6aが挟まれているから、表面
電極7と下部電極8との組を適宜選択して選択した組間
に電圧を印加することにより、選択された表面電極7と
下部電極8との交点に相当する部位のドリフト部6aに
のみ強電界が作用して電子が放出される。つまり、表面
電極7と下部電極8とからなる格子の格子点に電子源を
配置したことに相当し、電圧を印加する表面電極7と下
部電極8との組を選択することによって所望の格子点か
ら電子を放出させることが可能になる。なお、表面電極
7と下部電極8との間に印加する電圧は10〜20V程
度になっている。ここにおいて、各表面電極7は、短冊
状に形成され、長手方向の両端部上にそれぞれパッド2
7が形成されている。また、各下部電極8も、短冊状に
形成され、長手方向の両端部上にそれぞれパッド28が
形成されている。
【0078】本実施形態におけるドリフト部6aは、上
述の図9に示した電界放射型電子源10’における強電
界ドリフト層6と同様の構造を有しいると考えられ、図
11に示すように、少なくとも、導電性層8の表面側に
列設された柱状の多結晶シリコンのグレイン51と、グ
レイン51の表面に形成された薄いシリコン酸化膜52
と、グレイン51間に介在するナノメータオーダの微結
晶シリコン層63と、微結晶シリコン層63の表面に形
成され当該微結晶シリコン層63の結晶粒径よりも小さ
な膜厚の絶縁膜であるシリコン酸化膜64とから構成さ
れると考えられる。すなわち、ドリフト部6aは、各グ
レインの表面が多孔質化し各グレインの中心部分では結
晶状態が維持されていると考えられる。したがって、強
電界ドリフト層6に印加された電界の大部分はシリコン
酸化膜64を集中的に通り、注入された電子はシリコン
酸化膜64を通る強電界により加速され多結晶シリコン
のグレイン51間を表面に向かって図11中の矢印Aの
向きへ(図11中の上方向へ向かって)ドリフトするの
で、電子放出効率を向上させることができる。ここに、
強電界ドリフト層6のドリフト部6aの表面に到達した
電子はホットエレクトロンであると考えられ、表面電極
7を容易にトンネルし真空中に放出される。
【0079】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層6のドリフト
部6aを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。強電界ドリフ
ト層6のドリフト部6aを窒化した多孔質多結晶シリコ
ン層とした場合には図11にて説明した各シリコン酸化
膜52,64がいずれもシリコン窒化膜となる。
【0080】ところで、本実施形態の電界放射型電子源
10においては、上述のようにドリフト部6aにおける
分離部6bとの境界近傍の部分と導電性層8との間に高
抵抗の第1の半導体層23bを介在させ、ドリフト部6
aの中央部と導電性層8との間に第1の半導体層23b
に比べて抵抗が十分に小さな第2の半導体層23aを介
在させている点に特徴がある。
【0081】しかして、本実施形態の電界放射型電子源
10では、ドリフト部6aにおける分離部6bとの境界
近傍の部分と導電性層8との間に高抵抗の第1の半導体
層23bを介在させ、ドリフト部6aの中央部と導電性
層8との間に第1の半導体層23bに比べて抵抗が十分
に小さな第2の半導体層23aを介在させていることに
より、ドリフト部6aにおける分離部6bとの境界近傍
の部分の電界強度がドリフト部6aの中央部の電界強度
に比べて十分に小さくなるので、ドリフト部6aをドリ
フトする電子の大部分がドリフト部6aの中央部を通る
ことになり、ドリフト部6aにおける分離部6bとの境
界近傍の部分を通る電子の過剰な放出を防止することが
でき、しかも、隣り合うドリフト部6aの間が分離部6
b若しくは分離部6cにより分離されているので、隣り
合う表面電極7の間の部位を通して電子が放出されるの
を防ぐことができるとともに、クロストークを防ぐこと
ができる。さらに、ドリフト部6aにおける境界近傍の
部分の電界強度が中央部の電界強度よりも小さくなるこ
とによって、ドリフト部6aにおける境界近傍の部分の
絶縁破壊を防止することができ、導電性層8と表面電極
7との間に局所的に過大な電流が流れるのを防ぐことが
できる。また、本実施形態の電界放射型電子源10で
は、図9に示した従来構成の電界放射型電子源10’と
同様に、電子放出特性の真空度依存性が小さく且つ電子
放出時にポッピング現象が発生せず安定して電子を高い
電子放出効率で放出することができる。
【0082】なお、本実施形態では、第1の半導体層2
3bと第2の半導体層23aとが、ドリフト部6aにお
ける分離部6bとの境界近傍の部分の電界強度をドリフ
ト部6aの中央部の電界強度よりも小さくする電界緩和
手段を構成している。要するに、上記電界緩和手段がド
リフト部6aにおける分離部6bとの境界近傍の部分と
導電性層8との間に介在させた高抵抗の第1の半導体層
23bと、ドリフト部6aにおける中央部と導電性層8
との間に介在させた低抵抗の第2の半導体層23aとか
らなるので、表面電極7および導電性層8それぞれのパ
ターンの制約をなくすことができる。
【0083】ところで、上記各実施形態においては、表
面電極7を構成する導電性薄膜として金薄膜を用いてい
るが、表面電極7の材料は金に限定されるものではな
く、例えば、アルミニウム、クロム、タングステン、ニ
ッケル、白金などの仕事関数が小さな材料を用いてもよ
い。ここに、金の仕事関数は5.10eV、アルミニウ
ムの仕事関数は4.28eV、クロムの仕事関数は4.
50eV、タングステンの仕事関数は4.55eV、ニ
ッケルの仕事関数は5.15eV、白金の仕事関数は
5.65eVである。また、表面電極7を厚み方向に積
層された複数層の薄膜電極層からなる導電性薄膜により
構成してもよい。この場合、最上層の薄膜電極層として
は、耐酸化性に優れ仕事関数が小さな性質を有する材料
を採用し、最下層の薄膜電極層としては、仕事関数が小
さく且つ強電界ドリフト層6との密着性が良い性質の材
料を採用すればよい。ここに、最下層の薄膜電極層の材
料は、最上層の薄膜電極層の材料に比べて強電界ドリフ
ト層6中へ拡散しにくい(つまり、強電界ドリフト層6
の材料中での拡散係数が小さい)性質を有していること
が望ましい。
【0084】上述のような仕事関数が小さくかつ強電界
ドリフト層6との密着性が良い性質を有する表面電極7
を採用することにより、表面電極7が強電界ドリフト層
6から剥離するのを防止することができ、表面電極7の
断線を防止できるとともに経時安定性が向上し、また、
製造時の歩留まりが高くなって低コスト化を図ることが
できる。
【0085】また、最上層の薄膜電極層としては例えば
金を用い、最下層の薄膜電極層としては、クロムを用い
ればよいが、最下層の薄膜電極層としてはクロムの代わ
りに、ニッケル、白金、チタン、ジルコニウム、ロジウ
ム、ハフニウム、イリジウムのいずれかあるいはそれら
の酸化物を用いてもよい。最下層の薄膜電極層として、
クロム、ニッケル、白金、チタン、ジルコニウム、ロジ
ウム、ハフニウム、イリジウムのいずれかあるいはそれ
らの酸化物を用いることにより、最下層の薄膜電極層の
材料コストを比較的安価にすることができる。
【0086】また、上記各実施形態では、導電性層(下
部電極)8としてタングステン薄膜を用いているが、導
電性層8の材料はタングステンに限定されるものではな
く、タングステンの代わりに、アルミニウム、ニッケ
ル、コバルト、クロム、ハフニウム、モリブデン、パラ
ジウム、白金、ロジウム、タンタル、チタン、ジルコニ
ウムのいずれかを用いてもよいし、これらの金属の酸化
物やこれらの金属のうちの複数種類よりなる合金膜や、
これらの金属とSiとの合金(例えば、アルミニウムを
主成分としたAi−Si合金)やシリサイド膜を用いて
もよい。
【0087】なお、導電性層8を厚み方向に積層された
複数層の導電性膜からなる導電性層により構成してもよ
い。複数層の導電性膜により導電性層を構成する場合に
は、例えば最上層の導電性膜としてアルミニウムを用
い、最下層の導電性膜としてはアルミニウムに比べて抵
抗が小さな銅を用いればよい。
【0088】
【発明の効果】請求項1の発明は、基板と、基板の一表
面側に形成された導電性層と、導電性層の表面側に形成
された酸化若しくは窒化した多孔質半導体層よりなるド
リフト部およびドリフト部の周囲に形成された分離部を
有する強電界ドリフト層と、強電界ドリフト層上に形成
された表面電極とを備え、表面電極を導電性層に対して
正極として電圧を印加したときにドリフト部に作用する
電界により導電性層から注入された電子がドリフト部を
ドリフトし表面電極を通して放出されるようにし、ドリ
フト部における分離部との境界近傍の部分の電界強度を
ドリフト部の中央部の電界強度よりも小さくする電界緩
和手段が設けられてなるものであり、ドリフト部におけ
る分離部との境界近傍の部分の電界強度をドリフト部の
中央部の電界強度よりも小さくする電界緩和手段が設け
られていることにより、ドリフト部における境界近傍の
部分の電界強度が中央部の電界強度よりも小さくなって
ドリフト部をドリフトする電子は大部分がドリフト部の
中央部を通ることになり、電子の過剰な放出を防止する
ことができるという効果がある。しかも、ドリフト部に
おける境界近傍の部分の電界強度が中央部の電界強度よ
りも小さくなることによって、ドリフト部における境界
近傍の部分の絶縁破壊を防止することができ、導電性層
と表面電極との間に局所的に過大な電流が流れるのを防
ぐことができるという効果がある。
【0089】請求項2の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記表面電極との間に介在させた絶縁
膜よりなるので、前記表面電極と前記導電性層とを複数
個ずつ備え且つこれら複数の前記表面電極と複数の前記
導電性層とを交差する方向に配設したマトリクス構造を
採用する場合に隣り合う表面電極の間を前記絶縁膜によ
り絶縁することができるという効果がある。
【0090】請求項3の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記導電性層との間で前記導電性層上
に形成された絶縁膜よりなるので、前記表面電極と前記
導電性層とを複数個ずつ備え且つこれら複数の前記表面
電極と複数の前記導電性層とを交差する方向に配設した
マトリクス構造を採用する場合にクロストークの発生を
防止することができるという効果がある。
【0091】請求項4の発明は、請求項1の発明におい
て、前記電界緩和手段は、前記ドリフト部における前記
境界近傍の部分と前記導電性層との間に介在させた高抵
抗の第1の半導体層と、前記ドリフト部の中央部と前記
導電性層との間に介在させた低抵抗の第2の半導体層と
からなるので、前記表面電極および前記導電性層それぞ
れのパターンの制約をなくすことができるという効果が
ある。
【0092】請求項5の発明は、請求項1の発明におい
て、前記表面電極は、前記ドリフト部における前記境界
近傍の部分に重なる領域に切欠部が形成され、前記電界
緩和手段は、前記切欠部よりなるので、前記表面電極の
パターンを変更するだけで電子の過剰な放出を防止する
ことができるという効果がある。
【0093】請求項6の発明は、請求項1の発明におい
て、前記導電性層は、前記ドリフト部における前記境界
近傍の部分に重なる領域に切欠部が形成され、前記電界
緩和手段は、前記切欠部よりなるので、前記導電性層の
パターンを変更するだけで電子の過剰な放出を防止する
ことができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す概略断面図である。
【図2】実施形態2を示す概略断面図である。
【図3】実施形態3を示す概略断面図である。
【図4】実施形態4を示す概略断面図である。
【図5】実施形態5を示す概略断面図である。
【図6】実施形態6を示す一部破断した斜視図である。
【図7】実施形態7を示す一部破断した斜視図である。
【図8】実施形態8を示す一部破断した斜視図である。
【図9】従来例を示す概略断面図である。
【図10】同上の動作説明図である。
【図11】同上の動作説明図である。
【図12】他の従来例を示す概略断面図である。
【図13】同上の動作説明図である。
【図14】同上を応用したディスプレイの概略構成図で
ある。
【符号の説明】
3 半導体層 6 強電界ドリフト層 6a ドリフト部 6b 分離部 7 表面電極 8 導電性層 10 電界放射型電子源 11 絶縁性基板 16 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 櫟原 勉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板と、基板の一表面側に形成された導
    電性層と、導電性層の表面側に形成された酸化若しくは
    窒化した多孔質半導体層よりなるドリフト部およびドリ
    フト部の周囲に形成された分離部を有する強電界ドリフ
    ト層と、強電界ドリフト層上に形成された表面電極とを
    備え、表面電極を導電性層に対して正極として電圧を印
    加したときにドリフト部に作用する電界により導電性層
    から注入された電子がドリフト部をドリフトし表面電極
    を通して放出されるようにし、ドリフト部における分離
    部との境界近傍の部分の電界強度をドリフト部の中央部
    の電界強度よりも小さくする電界緩和手段が設けられて
    なることを特徴とする電界放射型電子源。
  2. 【請求項2】 前記電界緩和手段は、前記ドリフト部に
    おける前記境界近傍の部分と前記表面電極との間に介在
    させた絶縁膜よりなることを特徴とする請求項1記載の
    電界放射型電子源。
  3. 【請求項3】 前記電界緩和手段は、前記ドリフト部に
    おける前記境界近傍の部分と前記導電性層との間で前記
    導電性層上に形成された絶縁膜よりなることを特徴とす
    る請求項1記載の電界放射型電子源。
  4. 【請求項4】 前記電界緩和手段は、前記ドリフト部に
    おける前記境界近傍の部分と前記導電性層との間に介在
    させた高抵抗の第1の半導体層と、前記ドリフト部の中
    央部と前記導電性層との間に介在させた低抵抗の第2の
    半導体層とからなることを特徴とする請求項1記載の電
    界放射型電子源。
  5. 【請求項5】 前記表面電極は、前記ドリフト部におけ
    る前記境界近傍の部分に重なる領域に切欠部が形成さ
    れ、前記電界緩和手段は、前記切欠部よりなることを特
    徴とする請求項1記載の電界放射型電子源。
  6. 【請求項6】 前記導電性層は、前記ドリフト部におけ
    る前記境界近傍の部分に重なる領域に切欠部が形成さ
    れ、前記電界緩和手段は、前記切欠部よりなることを特
    徴とする請求項1記載の電界放射型電子源。
JP2000326274A 2000-10-26 2000-10-26 電界放射型電子源 Expired - Fee Related JP3687522B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000326274A JP3687522B2 (ja) 2000-10-26 2000-10-26 電界放射型電子源
TW090126440A TWI286773B (en) 2000-10-26 2001-10-25 Field emission type electron source
CN2006100048862A CN1825519B (zh) 2000-10-26 2001-10-26 电场放射型电子源
CNB018018580A CN1254839C (zh) 2000-10-26 2001-10-26 电场放射型电子源
PCT/JP2001/009423 WO2002035572A1 (fr) 2000-10-26 2001-10-26 Source d"electrons du type a emission de champ
EP01976835A EP1329926A4 (en) 2000-10-26 2001-10-26 ELECTRON SOURCE OF THE FIELD EMISSION TYPE
CNB2006100048877A CN100545984C (zh) 2000-10-26 2001-10-26 电场放射型电子源
US10/048,478 US6707061B2 (en) 2000-10-26 2001-10-26 Field emission type electron source
CN2006100048881A CN1825521B (zh) 2000-10-26 2001-10-26 电场放射型电子源
KR10-2002-7002766A KR100486951B1 (ko) 2000-10-26 2001-10-26 전계방사형 전자원

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326274A JP3687522B2 (ja) 2000-10-26 2000-10-26 電界放射型電子源

Publications (2)

Publication Number Publication Date
JP2002134001A true JP2002134001A (ja) 2002-05-10
JP3687522B2 JP3687522B2 (ja) 2005-08-24

Family

ID=18803490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326274A Expired - Fee Related JP3687522B2 (ja) 2000-10-26 2000-10-26 電界放射型電子源

Country Status (2)

Country Link
JP (1) JP3687522B2 (ja)
CN (3) CN1825521B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175790A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 電界放射型電子源およびそれを用いた発光装置
JP2012099455A (ja) * 2010-10-07 2012-05-24 Sharp Corp 電子放出素子およびそれを備えた装置
JP2012230792A (ja) * 2011-04-25 2012-11-22 Sharp Corp 電子放出素子およびそれを備えた電子放出装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894078A (en) * 1996-02-26 1999-04-13 Advanced Bioconcept, Inc. Transgenic mouse expressing C-100 app
US5990605A (en) * 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
US6794805B1 (en) * 1998-05-26 2004-09-21 Matsushita Electric Works, Ltd. Field emission electron source, method of producing the same, and use of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175790A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 電界放射型電子源およびそれを用いた発光装置
JP2012099455A (ja) * 2010-10-07 2012-05-24 Sharp Corp 電子放出素子およびそれを備えた装置
JP2012230792A (ja) * 2011-04-25 2012-11-22 Sharp Corp 電子放出素子およびそれを備えた電子放出装置

Also Published As

Publication number Publication date
CN100545984C (zh) 2009-09-30
CN1825521B (zh) 2010-06-16
CN1825519A (zh) 2006-08-30
JP3687522B2 (ja) 2005-08-24
CN1825520A (zh) 2006-08-30
CN1825519B (zh) 2012-01-11
CN1825521A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100486951B1 (ko) 전계방사형 전자원
JP2002134001A (ja) 電界放射型電子源
JP3788228B2 (ja) 電界放射型電子源
JP4120398B2 (ja) 電界放射型電子源の製造方法
JP4461802B2 (ja) 電界放射型電子源およびその製造方法
JP3465657B2 (ja) 電界放射型電子源およびその製造方法
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP4120397B2 (ja) 電界放射型電子源の製造方法
JP3612883B2 (ja) 冷電子放出素子及びその製造方法
JP3985445B2 (ja) 電界放射型電子源の製造方法
JP3539305B2 (ja) 電界放射型電子源およびその製造方法
JP4023312B2 (ja) 電界放射型電子源の製造方法
JP4616538B2 (ja) 電界放射型電子源の製造方法
JP4306070B2 (ja) 電界放射型電子源
JP2002150926A (ja) 電界放射型電子源およびその製造方法
JP4433857B2 (ja) 電界放射型電子源
JP3487230B2 (ja) 電界放射型電子源およびその製造方法およびディスプレイ装置
JP3595821B2 (ja) 冷電子放出素子及びその製造方法
JP3582499B2 (ja) 電界放射型電子源
JP2004206975A (ja) 電界放射型電子源
JP4241766B2 (ja) 照明ランプ用冷電子放出素子
JP2003197089A (ja) 電界放射型電子源
JP2001210229A (ja) 電界放射型電子源の製造方法
JP3945049B2 (ja) 冷電子放出素子の製造方法
JP3780937B2 (ja) 電界放射型電子源およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees