JP2004206975A - 電界放射型電子源 - Google Patents
電界放射型電子源 Download PDFInfo
- Publication number
- JP2004206975A JP2004206975A JP2002373192A JP2002373192A JP2004206975A JP 2004206975 A JP2004206975 A JP 2004206975A JP 2002373192 A JP2002373192 A JP 2002373192A JP 2002373192 A JP2002373192 A JP 2002373192A JP 2004206975 A JP2004206975 A JP 2004206975A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- insulating substrate
- field emission
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】電子通過部が下部電極から剥がれるのを防止できる電界放射型電子源を提供する。
【解決手段】電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋めるノンドープの多結晶シリコン層よりなる分離層１６とで構成されている。下部電極１２と絶縁性基板１１との間に下部電極１２から電子通過部５が剥れるのを防止する薄膜（例えば、ノンドープの多結晶シリコン、ノンドープのアモルファスシリコン、酸化シリコン、窒化シリコンなど）からなる剥れ防止層１３を介在させてある。
【選択図】 図１
【解決手段】電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋めるノンドープの多結晶シリコン層よりなる分離層１６とで構成されている。下部電極１２と絶縁性基板１１との間に下部電極１２から電子通過部５が剥れるのを防止する薄膜（例えば、ノンドープの多結晶シリコン、ノンドープのアモルファスシリコン、酸化シリコン、窒化シリコンなど）からなる剥れ防止層１３を介在させてある。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図４や図５に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図４に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図４に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図４に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図４中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図４に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図５に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図４に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図５に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図４および図５参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００８】
ところで、図５に示す構成の電界放射型電子源１０”を製造する場合には、例えば、絶縁性基板１１の一表面上に下部電極１２をスパッタ法などにより形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し（図６（ａ）参照）、その後、多結晶シリコン層３を所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層４’を形成し（図６（ｂ）参照）、多孔質多結晶シリコン層４’を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成し（図６（ｃ）参照）、続いて、強電界ドリフト層６上に表面電極７を蒸着法などによって形成している（図６（ｄ）参照）。
【０００９】
また、図５に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図７に示す構成を採用すればよい。
【００１０】
図７に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１１】
図７に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数の多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６と、強電界ドリフト層６および分離層１６の上で強電界ドリフト層６および分離層１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、図７に示す電界放射型電子源１０では、強電界ドリフト層６と多結晶シリコン層３と分離層１６とで電子通過部５を構成しており、図８に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、強電界ドリフト層６と下部電極１２との間に多結晶シリコン層３を介在させずに強電界ドリフト層６と分離層１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
図７に示す構成の電界放射型電子源１０は、絶縁性基板１１の一表面上に複数の下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面にプラズマＣＶＤ法や減圧ＣＶＤ法などによって４００℃以上（例えば、４００℃〜６００℃）の基板温度でノンドープの多結晶シリコン層３を成膜し、その後、多結晶シリコン層３のうち下部電極１２に重なる部分をフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成している。ここに、強電界ドリフト層６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。
【００１４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００１５】
【発明が解決しようとする課題】
ところで、図７に示した構成の電界放射型電子源１０では、絶縁性基板１１として下部電極１２上に成膜する半導体層（多結晶シリコン層３）の材料であるシリコンに比べて熱膨張係数の大きなソーダガラス基板やプラズマディスプレイ用に開発された所謂高歪み点ガラス基板を用いた場合、陽極酸化処理時に多結晶シリコン層３あるいは多孔質多結晶シリコン層４’が下部電極１２から剥れてしまい歩留まりが低下してしまうという問題があった。また、製造後にあっても電子通過部５が下部電極１２から剥れてしまうことがあり、信頼性が低いという問題があった。
【００１６】
このように多結晶シリコン層３や多孔質多結晶シリコン層４’が下部電極１２から剥れてしまう原因としては、絶縁性基板１１と下部電極１２と多結晶シリコン層３との熱膨張係数差に起因した膨張収縮が考えられる。
【００１７】
すなわち、絶縁性基板１１の一表面側の全面に多結晶シコン層３を成膜している時には絶縁性基板１１が熱膨張した状態になっており、多結晶シコン層３の成膜後に基板温度を室温に戻すと絶縁性基板１１は元のサイズに縮小するが、多結晶シリコン層３よりも絶縁性基板１１の方が収縮量が大きいので、多結晶シリコン層３には圧縮応力が残留することになる。ここに、フッ化水素水溶液を含む電解液中にて多結晶シリコン層３を陽極酸化処理する前は下部電極１２と多結晶シリコン層３との密着力によって多結晶シリコン層３は剥れないが、陽極酸化処理を行うと、例えば多結晶シリコン層３の欠陥を通して多結晶シリコン層３の深さ方向へ侵入した電解液により下部電極１２が腐食され、その腐食された部分を起点として多結晶シリコン層３の剥れが発生する。また、多結晶シリコン層３に特に欠陥がなくても、陽極酸化処理を行ったことで下部電極１２との密着性が低下し、下部電極１２から剥がれやすくなる。
【００１８】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子通過部が下部電極から剥がれるのを防止できる電界放射型電子源を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板と、絶縁性基板の一表面側においてパターニングされた金属材料からなる下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した半導体層の一部をナノ結晶化することにより形成され、下部電極と絶縁性基板との間に下部電極から電子通過部が剥れるのを防止する薄膜からなる剥れ防止層を介在させてなることを特徴とするものであり、電子通過部が下部電極から剥がれるのを防止できる。
【００２０】
請求項２の発明は、請求項１の発明において、前記絶縁性基板の熱膨張係数が前記半導体層の熱膨張係数よりも大きく、前記剥れ防止層の熱膨張係数が前記絶縁性基板の熱膨張係数よりも小さいので、前記半導体層内に発生する圧縮応力を緩和することができ、前記下部電極からの前記電子通過部の剥れが発生しにくくなる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、前記剥れ防止層となる前記薄膜は、前記半導体層の成膜温度と同じか或いはより高い成膜温度で成膜されてなるので、前記剥れ防止層を前記半導体層よりも低温で成膜する場合に比べて前記剥れ防止層に発生する圧縮応力が大きくなって前記半導体層に発生する圧縮応力が小さくなり、前記下部電極からの前記電子通過部の剥れがより発生しにくくなる。
【００２２】
請求項４の発明は、請求項１ないし請求項３の発明において、前記剥れ防止層は、前記下部電極よりも前記絶縁性基板との密着性が高い材料により形成されてなるので、前記電子通過部の剥れの発生をより抑制することができ、長期的な信頼性を高めることができる。
【００２３】
請求項５の発明は、請求項１ないし請求項４の発明において、前記絶縁性基板がシリコンに比べて熱膨張係数の大きなガラス基板であって、前記剥れ防止層は、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料からなるので、前記剥れ防止層を一般的な半導体製造プロセスで形成することができる。
【００２４】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体微結晶が前記半導体層であるシリコン層をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されたシリコン微結晶であって、前記剥れ防止層は、前記電解液に対して耐腐食性を有する材料により形成されてなるので、前記剥れ防止層が前記半導体微結晶の形成時に前記電解液によって腐食されるのを防止することができ、長期的な信頼性をより高めることができる。
【００２５】
【発明の実施の形態】
本実施形態の電界放射型電子源１０の基本構成は図７に示した従来構成と略同じであって、図１に示すように、絶縁性を有するガラス基板（例えば、ソーダガラス基板、高歪み点ガラス基板）よりなる絶縁性基板１１と、絶縁性基板１１の一表面側において列設された複数の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７と、絶縁性基板１１の上記一表面側に設けられた電子通過部５とを備えている。ここにおいて、電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６とで構成されている。
【００２６】
下部電極１２は金属材料からなる単層（例えば、Ｗ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の金属薄膜をパターニングすることにより構成されているが、多層（例えば、Ｗ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜をパターニングすることにより構成してもよい。なお、下部電極１２の厚さは３０００Å程度に設定されている。
【００２７】
また、表面電極７の材料には仕事関数の小さな材料（例えば、金）が採用されているが、表面電極７の材料は金に限定されるものではなく、また、表面電極７は単層構造に限らず、多層構造としてもよい。表面電極７の厚さは強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、１０〜１５ｎｍ程度に設定すればよい。なお、各下部電極１２および各表面電極７はそれぞれ短冊状に形成されており、絶縁性基板１１の厚み方向において表面電極７の一部が下部電極１２と対向している。また、各下部電極１２の長手方向の両端部上にはパッド２８が形成され、各表面電極７の長手方向の両端部上にはパッド２７が形成されている。
【００２８】
本実施形態の電界放射型電子源１０は、図７に示した従来構成と同様に、絶縁性基板１１の一表面側において列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。したがって、表面電極７は必ずしも短冊状に形成する必要はなく、電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００２９】
強電界ドリフト層６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図２に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００３０】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図２中の矢印の向き（図２における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００３１】
ところで、本実施形態の電界放射型電子源１０は、下部電極１２と絶縁性基板１１との間に下部電極１２から電子通過部５が剥れるのを防止する薄膜（例えば、ノンドープの多結晶シリコン、ノンドープのアモルファスシリコン、酸化シリコン、窒化シリコンなど）からなる剥れ防止層１３を介在させている点に特徴がある。剥れ防止層１３については電界放射型電子源１０の製造方法を説明した後で更に説明する。
【００３２】
以下、本実施形態の電界放射型電子源１０の製造方法について図３を参照しながら説明する。ただし、図３には１つの電子源素子１０ａに対応する部分の断面を示してある。
【００３３】
まず、剥れ防止層１３を形成するために所定厚さ（例えば、２．８ｍｍ）の絶縁性基板１１の上記一表面上に所定膜厚（例えば、１０００Å）のノンドープの多結晶シリコン層からなる薄膜をプラズマＣＶＤ法によって所定の成膜温度（例えば、４５０℃）で成膜し、次に、下部電極１２を形成するために上記薄膜上に所定膜厚（例えば、３０００Å）の金属薄膜（例えば、タングステン膜）をスパッタ法によって形成した後、金属薄膜上にフォトレジスト層を塗布形成し、金属薄膜のうち下部電極１２となる部分を残すためにフォトレジスト層をフォトリソグラフィ技術を利用してパターニングしてから、フォトレジスト層をマスクとして金属薄膜および上記薄膜を反応性イオンエッチング法によってパターニングすることでそれぞれ金属薄膜の一部からなる複数の下部電極１２およびそれぞれ上記薄膜の一部からなる複数の剥れ防止層１３を形成し、続いて、フォトレジスト層を除去してから、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３をプラズマＣＶＤ法によって所定の成膜温度（例えば、４５０℃）で成膜することにより、図３（ａ）に示す構造が得られる。なお、本実施形態では、多結晶シリコン層３が絶縁性基板１１の上記一表面側に成膜した半導体層を構成している。
【００３４】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行うことにより、多結晶シリコンの多数のグレイン５１（図２参照）と多数のシリコン微結晶６３（図２参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）４を強電界ドリフト層６の形成予定部位に形成することにより、図３（ｂ）に示す構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において多結晶シリコン層３に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層４を多結晶シリコン層３において下部電極１２に重なる部位に形成する。
【００３５】
ナノ結晶化プロセスが終了した後に、上述の酸化プロセスを行うことで第１の複合ナノ結晶層４を電気化学的に酸化することによって、図２のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）からなる強電界ドリフト層６を多結晶シリコン層３において下部電極１２に重なる部位に形成することにより、図３（ｃ）に示す構造が得られる。酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において第１の複合ナノ結晶層４に白金電極よりなる陰極を対向配置して、下部電極１２を陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層４を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなる強電界ドリフト層６を形成するようになっている。ここにおいて、多結晶シリコン層３のうち隣り合う強電界ドリフト層６の間を埋める部分が上述の分離層１６となる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層４においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、強電界ドリフト層６においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層４は多孔質多結晶シリコン層４’（図６参照）と同じ構成とみなすことができる。
【００３６】
強電界ドリフト層６および分離層１６を形成した後は、例えば蒸着法などによって金薄膜からなる表面電極７を形成することにより、図３（ｄ）に示す構造（つまり、図１に示す構造）の電界放射型電子源１０が得られる。
【００３７】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させてあることにより、製造時に電子通過部５ないし電子通過部５となる部分が従来に比べて剥がれにくくなるので、製造時の歩留まりが向上し、製造コストを低減することができ、電界放射型電子源１０の低コスト化を図ることができる。また、製造後においても電子通過部５が下部電極１２から剥がれるのを防止することができ、長期的な信頼性を高めることができる。
【００３８】
ここにおいて、本実施形態の電界放射型電子源１０では、絶縁性基板１１としてソーダガラス基板や高歪み点ガラスを採用した場合、絶縁性基板１１の熱膨張係数が半導体層たる多結晶シリコン層３の熱膨張係数よりも大きくなっており、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させることにより電子通過部５ないし電子通過部５となる部分の剥れが防止される要因としては、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させたことで半導体層たる多結晶シリコン層３に発生する圧縮応力が剥れ防止層１３を介在させていない場合に比べて緩和されていることが考えられる。つまり、剥れ防止層１３が電子通過部５ないし電子通過部５となる部分に発生する応力を緩和する応力緩和層として機能していることが考えられ、剥れ防止層１３の熱膨張係数を絶縁性基板１１の熱膨張係数よりも小さくすることで半導体層たる多結晶シリコン層３内に発生する圧縮応力を緩和することができ、電子通過部５が下部電極１２から剥れるのを防止することができるものと考えられる。なお、剥れ防止層１３の膜厚は薄すぎると剥れ防止の効果が少ないので、５００Å以上に設定することが望ましい。
【００３９】
また、本実施形態では、剥れ防止層１３を半導体層たる多結晶シリコン層３の成膜温度（基板温度）と同じ成膜温度で成膜しているので、剥れ防止層１３を多結晶シリコン層３に比べて低温で成膜する場合に比べて剥れ防止層１３に発生する圧縮応力が大きくなって多結晶シリコン層３に発生する圧縮応力が小さくなり、下部電極１２からの電子通過部５の剥れがより発生しにくくなる。ここに、剥れ防止層１３の成膜温度を半導体層たる多結晶シリコン層３の成膜温度よりも高くしてもよく、この場合にも下部電極１２からの電子通過部５の剥れがより発生しにくくなる。また、剥れ防止層１３は、下部電極１２よりも絶縁性基板１１との密着性が高い材料（例えば、酸化シリコン）により形成することが好ましく、このような材料を採用することにより、電子通過部５の剥れの発生をより抑制することができ、長期的な信頼性を高めることができる。また、剥れ防止層１３の材料として、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料を採用することで、剥れ防止層１３を一般的な半導体製造プロセス（例えば、ＣＶＤ法など）で形成することができる。また、本実施形態では、半導体微結晶たるシリコン微結晶６３が上記半導体層であるシリコン層（多結晶シリコン層３）をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されており、ナノ結晶化プロセス中に多結晶シリコン層３の欠陥から侵入した電解液によって剥れ防止層１３が侵食される恐れがあるので、剥れ防止層１３の材料としては、上記電解液に対して耐腐食性を有する材料を採用することが好ましく、剥れ防止層１３の材料として上記電解液に対して耐腐食性を有する材料を採用することにより、シリコン微結晶６３を形成するナノ結晶化プロセス中に上記電解液によって剥れ防止層１３が腐食されるのを防止することができ、長期的な信頼性をより高めることができる。
【００４０】
なお、下部電極１２を不純物がドーピングされた多結晶シリコン層により形成するようにすれば、下部電極１２が金属薄膜により形成されている場合に比べて、下部電極１２から電子通過部５が剥がれにくくなるが、一般的に不純物をドーピングした多結晶シリコン層は金属薄膜に比べれば同一膜厚での抵抗が高いので、下部電極１２を不純物がドーピングされた多結晶シリコン層により形成すると、下部電極１２での電圧降下が大きくなって、電界放射型電子源１０の中央部と周辺部とで電子源素子１０ａの強電界ドリフト層６にかかる電圧にばらつきが発生してしまい、ディスプレイの電子源として応用した場合にディスプレイの輝度の面内ばらつきの原因となる。これに対して、本実施形態では、下部電極１２を金属薄膜により形成しながらも電子通過部５の剥れを防止することができるので、下部電極１２での電圧降下を抑制することができ、電界放射型電子源１０をディスプレイの電子源として応用した場合にディスプレイの輝度の面内ばらつきを抑制することが可能となる。
【００４１】
ところで、本実施形態では、多結晶シリコン層３に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層３の代わりに他の半導体層を採用してもよい。また、本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図２にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。
【００４２】
【発明の効果】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面側においてパターニングされた金属材料からなる下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した半導体層の一部をナノ結晶化することにより形成され、下部電極と絶縁性基板との間に下部電極から電子通過部が剥れるのを防止する薄膜からなる剥れ防止層を介在させてなるものであり、電子通過部が下部電極から剥がれるのを防止できるという効果がある。
【００４３】
請求項２の発明は、請求項１の発明において、前記絶縁性基板の熱膨張係数が前記半導体層の熱膨張係数よりも大きく、前記剥れ防止層の熱膨張係数が前記絶縁性基板の熱膨張係数よりも小さいので、前記半導体層内に発生する圧縮応力を緩和することができ、前記下部電極からの前記電子通過部の剥れが発生しにくくなるという効果がある。
【００４４】
請求項３の発明は、請求項１または請求項２の発明において、前記剥れ防止層となる前記薄膜は、前記半導体層の成膜温度と同じか或いはより高い成膜温度で成膜されてなるので、前記剥れ防止層を前記半導体層よりも低温で成膜する場合に比べて前記剥れ防止層に発生する圧縮応力が大きくなって前記半導体層に発生する圧縮応力が小さくなり、前記下部電極からの前記電子通過部の剥れがより発生しにくくなるという効果がある。
【００４５】
請求項４の発明は、請求項１ないし請求項３の発明において、前記剥れ防止層は、前記下部電極よりも前記絶縁性基板との密着性が高い材料により形成されてなるので、前記電子通過部の剥れの発生をより抑制することができ、長期的な信頼性を高めることができるという効果がある。
【００４６】
請求項５の発明は、請求項１ないし請求項４の発明において、前記絶縁性基板がシリコンに比べて熱膨張係数の大きなガラス基板であって、前記剥れ防止層は、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料からなるので、前記剥れ防止層を一般的な半導体製造プロセスで形成することができるという効果がある。
【００４７】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体微結晶が前記半導体層であるシリコン層をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されたシリコン微結晶であって、前記剥れ防止層は、前記電解液に対して耐腐食性を有する材料により形成されてなるので、前記剥れ防止層が前記半導体微結晶の形成時に前記電解液によって腐食されるのを防止することができ、長期的な信頼性をより高めることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態を示し、一部破断した概略斜視図である。
【図２】同上の要部概略構成図である。
【図３】同上の製造方法を説明するための主要工程断面図である。
【図４】従来例を示す電界放射型電子源の動作説明図である。
【図５】他の従来例を示す電界放射型電子源の動作説明図である。
【図６】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】同上を応用したディスプレイの概略構成図である。
【図８】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【符号の説明】
３ 多結晶シリコン層
５ 電子通過部
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１１ 絶縁性基板
１２ 下部電極
１３ 剥れ防止層
１６ 分離層
６３ シリコン微結晶
６４ シリコン酸化膜
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図４や図５に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図４に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図４に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図４に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図４中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図４に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図５に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図４に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図５に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図４および図５参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００８】
ところで、図５に示す構成の電界放射型電子源１０”を製造する場合には、例えば、絶縁性基板１１の一表面上に下部電極１２をスパッタ法などにより形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し（図６（ａ）参照）、その後、多結晶シリコン層３を所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層４’を形成し（図６（ｂ）参照）、多孔質多結晶シリコン層４’を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成し（図６（ｃ）参照）、続いて、強電界ドリフト層６上に表面電極７を蒸着法などによって形成している（図６（ｄ）参照）。
【０００９】
また、図５に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図７に示す構成を採用すればよい。
【００１０】
図７に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１１】
図７に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数の多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６と、強電界ドリフト層６および分離層１６の上で強電界ドリフト層６および分離層１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、図７に示す電界放射型電子源１０では、強電界ドリフト層６と多結晶シリコン層３と分離層１６とで電子通過部５を構成しており、図８に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、強電界ドリフト層６と下部電極１２との間に多結晶シリコン層３を介在させずに強電界ドリフト層６と分離層１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
図７に示す構成の電界放射型電子源１０は、絶縁性基板１１の一表面上に複数の下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面にプラズマＣＶＤ法や減圧ＣＶＤ法などによって４００℃以上（例えば、４００℃〜６００℃）の基板温度でノンドープの多結晶シリコン層３を成膜し、その後、多結晶シリコン層３のうち下部電極１２に重なる部分をフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成している。ここに、強電界ドリフト層６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。
【００１４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００１５】
【発明が解決しようとする課題】
ところで、図７に示した構成の電界放射型電子源１０では、絶縁性基板１１として下部電極１２上に成膜する半導体層（多結晶シリコン層３）の材料であるシリコンに比べて熱膨張係数の大きなソーダガラス基板やプラズマディスプレイ用に開発された所謂高歪み点ガラス基板を用いた場合、陽極酸化処理時に多結晶シリコン層３あるいは多孔質多結晶シリコン層４’が下部電極１２から剥れてしまい歩留まりが低下してしまうという問題があった。また、製造後にあっても電子通過部５が下部電極１２から剥れてしまうことがあり、信頼性が低いという問題があった。
【００１６】
このように多結晶シリコン層３や多孔質多結晶シリコン層４’が下部電極１２から剥れてしまう原因としては、絶縁性基板１１と下部電極１２と多結晶シリコン層３との熱膨張係数差に起因した膨張収縮が考えられる。
【００１７】
すなわち、絶縁性基板１１の一表面側の全面に多結晶シコン層３を成膜している時には絶縁性基板１１が熱膨張した状態になっており、多結晶シコン層３の成膜後に基板温度を室温に戻すと絶縁性基板１１は元のサイズに縮小するが、多結晶シリコン層３よりも絶縁性基板１１の方が収縮量が大きいので、多結晶シリコン層３には圧縮応力が残留することになる。ここに、フッ化水素水溶液を含む電解液中にて多結晶シリコン層３を陽極酸化処理する前は下部電極１２と多結晶シリコン層３との密着力によって多結晶シリコン層３は剥れないが、陽極酸化処理を行うと、例えば多結晶シリコン層３の欠陥を通して多結晶シリコン層３の深さ方向へ侵入した電解液により下部電極１２が腐食され、その腐食された部分を起点として多結晶シリコン層３の剥れが発生する。また、多結晶シリコン層３に特に欠陥がなくても、陽極酸化処理を行ったことで下部電極１２との密着性が低下し、下部電極１２から剥がれやすくなる。
【００１８】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子通過部が下部電極から剥がれるのを防止できる電界放射型電子源を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板と、絶縁性基板の一表面側においてパターニングされた金属材料からなる下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した半導体層の一部をナノ結晶化することにより形成され、下部電極と絶縁性基板との間に下部電極から電子通過部が剥れるのを防止する薄膜からなる剥れ防止層を介在させてなることを特徴とするものであり、電子通過部が下部電極から剥がれるのを防止できる。
【００２０】
請求項２の発明は、請求項１の発明において、前記絶縁性基板の熱膨張係数が前記半導体層の熱膨張係数よりも大きく、前記剥れ防止層の熱膨張係数が前記絶縁性基板の熱膨張係数よりも小さいので、前記半導体層内に発生する圧縮応力を緩和することができ、前記下部電極からの前記電子通過部の剥れが発生しにくくなる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、前記剥れ防止層となる前記薄膜は、前記半導体層の成膜温度と同じか或いはより高い成膜温度で成膜されてなるので、前記剥れ防止層を前記半導体層よりも低温で成膜する場合に比べて前記剥れ防止層に発生する圧縮応力が大きくなって前記半導体層に発生する圧縮応力が小さくなり、前記下部電極からの前記電子通過部の剥れがより発生しにくくなる。
【００２２】
請求項４の発明は、請求項１ないし請求項３の発明において、前記剥れ防止層は、前記下部電極よりも前記絶縁性基板との密着性が高い材料により形成されてなるので、前記電子通過部の剥れの発生をより抑制することができ、長期的な信頼性を高めることができる。
【００２３】
請求項５の発明は、請求項１ないし請求項４の発明において、前記絶縁性基板がシリコンに比べて熱膨張係数の大きなガラス基板であって、前記剥れ防止層は、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料からなるので、前記剥れ防止層を一般的な半導体製造プロセスで形成することができる。
【００２４】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体微結晶が前記半導体層であるシリコン層をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されたシリコン微結晶であって、前記剥れ防止層は、前記電解液に対して耐腐食性を有する材料により形成されてなるので、前記剥れ防止層が前記半導体微結晶の形成時に前記電解液によって腐食されるのを防止することができ、長期的な信頼性をより高めることができる。
【００２５】
【発明の実施の形態】
本実施形態の電界放射型電子源１０の基本構成は図７に示した従来構成と略同じであって、図１に示すように、絶縁性を有するガラス基板（例えば、ソーダガラス基板、高歪み点ガラス基板）よりなる絶縁性基板１１と、絶縁性基板１１の一表面側において列設された複数の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７と、絶縁性基板１１の上記一表面側に設けられた電子通過部５とを備えている。ここにおいて、電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６とで構成されている。
【００２６】
下部電極１２は金属材料からなる単層（例えば、Ｗ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の金属薄膜をパターニングすることにより構成されているが、多層（例えば、Ｗ，Ｍｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜をパターニングすることにより構成してもよい。なお、下部電極１２の厚さは３０００Å程度に設定されている。
【００２７】
また、表面電極７の材料には仕事関数の小さな材料（例えば、金）が採用されているが、表面電極７の材料は金に限定されるものではなく、また、表面電極７は単層構造に限らず、多層構造としてもよい。表面電極７の厚さは強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、１０〜１５ｎｍ程度に設定すればよい。なお、各下部電極１２および各表面電極７はそれぞれ短冊状に形成されており、絶縁性基板１１の厚み方向において表面電極７の一部が下部電極１２と対向している。また、各下部電極１２の長手方向の両端部上にはパッド２８が形成され、各表面電極７の長手方向の両端部上にはパッド２７が形成されている。
【００２８】
本実施形態の電界放射型電子源１０は、図７に示した従来構成と同様に、絶縁性基板１１の一表面側において列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。したがって、表面電極７は必ずしも短冊状に形成する必要はなく、電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００２９】
強電界ドリフト層６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図２に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００３０】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図２中の矢印の向き（図２における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００３１】
ところで、本実施形態の電界放射型電子源１０は、下部電極１２と絶縁性基板１１との間に下部電極１２から電子通過部５が剥れるのを防止する薄膜（例えば、ノンドープの多結晶シリコン、ノンドープのアモルファスシリコン、酸化シリコン、窒化シリコンなど）からなる剥れ防止層１３を介在させている点に特徴がある。剥れ防止層１３については電界放射型電子源１０の製造方法を説明した後で更に説明する。
【００３２】
以下、本実施形態の電界放射型電子源１０の製造方法について図３を参照しながら説明する。ただし、図３には１つの電子源素子１０ａに対応する部分の断面を示してある。
【００３３】
まず、剥れ防止層１３を形成するために所定厚さ（例えば、２．８ｍｍ）の絶縁性基板１１の上記一表面上に所定膜厚（例えば、１０００Å）のノンドープの多結晶シリコン層からなる薄膜をプラズマＣＶＤ法によって所定の成膜温度（例えば、４５０℃）で成膜し、次に、下部電極１２を形成するために上記薄膜上に所定膜厚（例えば、３０００Å）の金属薄膜（例えば、タングステン膜）をスパッタ法によって形成した後、金属薄膜上にフォトレジスト層を塗布形成し、金属薄膜のうち下部電極１２となる部分を残すためにフォトレジスト層をフォトリソグラフィ技術を利用してパターニングしてから、フォトレジスト層をマスクとして金属薄膜および上記薄膜を反応性イオンエッチング法によってパターニングすることでそれぞれ金属薄膜の一部からなる複数の下部電極１２およびそれぞれ上記薄膜の一部からなる複数の剥れ防止層１３を形成し、続いて、フォトレジスト層を除去してから、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３をプラズマＣＶＤ法によって所定の成膜温度（例えば、４５０℃）で成膜することにより、図３（ａ）に示す構造が得られる。なお、本実施形態では、多結晶シリコン層３が絶縁性基板１１の上記一表面側に成膜した半導体層を構成している。
【００３４】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行うことにより、多結晶シリコンの多数のグレイン５１（図２参照）と多数のシリコン微結晶６３（図２参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）４を強電界ドリフト層６の形成予定部位に形成することにより、図３（ｂ）に示す構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において多結晶シリコン層３に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層４を多結晶シリコン層３において下部電極１２に重なる部位に形成する。
【００３５】
ナノ結晶化プロセスが終了した後に、上述の酸化プロセスを行うことで第１の複合ナノ結晶層４を電気化学的に酸化することによって、図２のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）からなる強電界ドリフト層６を多結晶シリコン層３において下部電極１２に重なる部位に形成することにより、図３（ｃ）に示す構造が得られる。酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において第１の複合ナノ結晶層４に白金電極よりなる陰極を対向配置して、下部電極１２を陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層４を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなる強電界ドリフト層６を形成するようになっている。ここにおいて、多結晶シリコン層３のうち隣り合う強電界ドリフト層６の間を埋める部分が上述の分離層１６となる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層４においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、強電界ドリフト層６においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層４は多孔質多結晶シリコン層４’（図６参照）と同じ構成とみなすことができる。
【００３６】
強電界ドリフト層６および分離層１６を形成した後は、例えば蒸着法などによって金薄膜からなる表面電極７を形成することにより、図３（ｄ）に示す構造（つまり、図１に示す構造）の電界放射型電子源１０が得られる。
【００３７】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させてあることにより、製造時に電子通過部５ないし電子通過部５となる部分が従来に比べて剥がれにくくなるので、製造時の歩留まりが向上し、製造コストを低減することができ、電界放射型電子源１０の低コスト化を図ることができる。また、製造後においても電子通過部５が下部電極１２から剥がれるのを防止することができ、長期的な信頼性を高めることができる。
【００３８】
ここにおいて、本実施形態の電界放射型電子源１０では、絶縁性基板１１としてソーダガラス基板や高歪み点ガラスを採用した場合、絶縁性基板１１の熱膨張係数が半導体層たる多結晶シリコン層３の熱膨張係数よりも大きくなっており、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させることにより電子通過部５ないし電子通過部５となる部分の剥れが防止される要因としては、下部電極１２と絶縁性基板１１との間に剥れ防止層１３を介在させたことで半導体層たる多結晶シリコン層３に発生する圧縮応力が剥れ防止層１３を介在させていない場合に比べて緩和されていることが考えられる。つまり、剥れ防止層１３が電子通過部５ないし電子通過部５となる部分に発生する応力を緩和する応力緩和層として機能していることが考えられ、剥れ防止層１３の熱膨張係数を絶縁性基板１１の熱膨張係数よりも小さくすることで半導体層たる多結晶シリコン層３内に発生する圧縮応力を緩和することができ、電子通過部５が下部電極１２から剥れるのを防止することができるものと考えられる。なお、剥れ防止層１３の膜厚は薄すぎると剥れ防止の効果が少ないので、５００Å以上に設定することが望ましい。
【００３９】
また、本実施形態では、剥れ防止層１３を半導体層たる多結晶シリコン層３の成膜温度（基板温度）と同じ成膜温度で成膜しているので、剥れ防止層１３を多結晶シリコン層３に比べて低温で成膜する場合に比べて剥れ防止層１３に発生する圧縮応力が大きくなって多結晶シリコン層３に発生する圧縮応力が小さくなり、下部電極１２からの電子通過部５の剥れがより発生しにくくなる。ここに、剥れ防止層１３の成膜温度を半導体層たる多結晶シリコン層３の成膜温度よりも高くしてもよく、この場合にも下部電極１２からの電子通過部５の剥れがより発生しにくくなる。また、剥れ防止層１３は、下部電極１２よりも絶縁性基板１１との密着性が高い材料（例えば、酸化シリコン）により形成することが好ましく、このような材料を採用することにより、電子通過部５の剥れの発生をより抑制することができ、長期的な信頼性を高めることができる。また、剥れ防止層１３の材料として、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料を採用することで、剥れ防止層１３を一般的な半導体製造プロセス（例えば、ＣＶＤ法など）で形成することができる。また、本実施形態では、半導体微結晶たるシリコン微結晶６３が上記半導体層であるシリコン層（多結晶シリコン層３）をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されており、ナノ結晶化プロセス中に多結晶シリコン層３の欠陥から侵入した電解液によって剥れ防止層１３が侵食される恐れがあるので、剥れ防止層１３の材料としては、上記電解液に対して耐腐食性を有する材料を採用することが好ましく、剥れ防止層１３の材料として上記電解液に対して耐腐食性を有する材料を採用することにより、シリコン微結晶６３を形成するナノ結晶化プロセス中に上記電解液によって剥れ防止層１３が腐食されるのを防止することができ、長期的な信頼性をより高めることができる。
【００４０】
なお、下部電極１２を不純物がドーピングされた多結晶シリコン層により形成するようにすれば、下部電極１２が金属薄膜により形成されている場合に比べて、下部電極１２から電子通過部５が剥がれにくくなるが、一般的に不純物をドーピングした多結晶シリコン層は金属薄膜に比べれば同一膜厚での抵抗が高いので、下部電極１２を不純物がドーピングされた多結晶シリコン層により形成すると、下部電極１２での電圧降下が大きくなって、電界放射型電子源１０の中央部と周辺部とで電子源素子１０ａの強電界ドリフト層６にかかる電圧にばらつきが発生してしまい、ディスプレイの電子源として応用した場合にディスプレイの輝度の面内ばらつきの原因となる。これに対して、本実施形態では、下部電極１２を金属薄膜により形成しながらも電子通過部５の剥れを防止することができるので、下部電極１２での電圧降下を抑制することができ、電界放射型電子源１０をディスプレイの電子源として応用した場合にディスプレイの輝度の面内ばらつきを抑制することが可能となる。
【００４１】
ところで、本実施形態では、多結晶シリコン層３に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層３の代わりに他の半導体層を採用してもよい。また、本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図２にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。
【００４２】
【発明の効果】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面側においてパターニングされた金属材料からなる下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した半導体層の一部をナノ結晶化することにより形成され、下部電極と絶縁性基板との間に下部電極から電子通過部が剥れるのを防止する薄膜からなる剥れ防止層を介在させてなるものであり、電子通過部が下部電極から剥がれるのを防止できるという効果がある。
【００４３】
請求項２の発明は、請求項１の発明において、前記絶縁性基板の熱膨張係数が前記半導体層の熱膨張係数よりも大きく、前記剥れ防止層の熱膨張係数が前記絶縁性基板の熱膨張係数よりも小さいので、前記半導体層内に発生する圧縮応力を緩和することができ、前記下部電極からの前記電子通過部の剥れが発生しにくくなるという効果がある。
【００４４】
請求項３の発明は、請求項１または請求項２の発明において、前記剥れ防止層となる前記薄膜は、前記半導体層の成膜温度と同じか或いはより高い成膜温度で成膜されてなるので、前記剥れ防止層を前記半導体層よりも低温で成膜する場合に比べて前記剥れ防止層に発生する圧縮応力が大きくなって前記半導体層に発生する圧縮応力が小さくなり、前記下部電極からの前記電子通過部の剥れがより発生しにくくなるという効果がある。
【００４５】
請求項４の発明は、請求項１ないし請求項３の発明において、前記剥れ防止層は、前記下部電極よりも前記絶縁性基板との密着性が高い材料により形成されてなるので、前記電子通過部の剥れの発生をより抑制することができ、長期的な信頼性を高めることができるという効果がある。
【００４６】
請求項５の発明は、請求項１ないし請求項４の発明において、前記絶縁性基板がシリコンに比べて熱膨張係数の大きなガラス基板であって、前記剥れ防止層は、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料からなるので、前記剥れ防止層を一般的な半導体製造プロセスで形成することができるという効果がある。
【００４７】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体微結晶が前記半導体層であるシリコン層をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されたシリコン微結晶であって、前記剥れ防止層は、前記電解液に対して耐腐食性を有する材料により形成されてなるので、前記剥れ防止層が前記半導体微結晶の形成時に前記電解液によって腐食されるのを防止することができ、長期的な信頼性をより高めることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態を示し、一部破断した概略斜視図である。
【図２】同上の要部概略構成図である。
【図３】同上の製造方法を説明するための主要工程断面図である。
【図４】従来例を示す電界放射型電子源の動作説明図である。
【図５】他の従来例を示す電界放射型電子源の動作説明図である。
【図６】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】同上を応用したディスプレイの概略構成図である。
【図８】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【符号の説明】
３ 多結晶シリコン層
５ 電子通過部
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１１ 絶縁性基板
１２ 下部電極
１３ 剥れ防止層
１６ 分離層
６３ シリコン微結晶
６４ シリコン酸化膜
Claims (6)
- 絶縁性基板と、絶縁性基板の一表面側においてパターニングされた金属材料からなる下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した半導体層の一部をナノ結晶化することにより形成され、下部電極と絶縁性基板との間に下部電極から電子通過部が剥れるのを防止する薄膜からなる剥れ防止層を介在させてなることを特徴とする電界放射型電子源。
- 前記絶縁性基板の熱膨張係数が前記半導体層の熱膨張係数よりも大きく、前記剥れ防止層の熱膨張係数が前記絶縁性基板の熱膨張係数よりも小さいことを特徴とする請求項１記載の電界放射型電子源。
- 前記剥れ防止層となる前記薄膜は、前記半導体層の成膜温度と同じか或いはより高い成膜温度で成膜されてなることを特徴とする請求項１または請求項２記載の電界放射型電子源。
- 前記剥れ防止層は、前記下部電極よりも前記絶縁性基板との密着性が高い材料により形成されてなることを特徴とする請求項１ないし請求項３のいずれかに記載の電界放射型電子源。
- 前記絶縁性基板がシリコンに比べて熱膨張係数の大きなガラス基板であって、前記剥れ防止層は、アモルファスシリコン、多結晶シリコン、酸化シリコン、窒化シリコンの群から選択される材料からなることを特徴とする請求項１ないし請求項４のいずれかに記載の電界放射型電子源。
- 前記半導体微結晶が前記半導体層であるシリコン層をフッ化水素水溶液を含む電解液中でナノ結晶化することにより形成されたシリコン微結晶であって、前記剥れ防止層は、前記電解液に対して耐腐食性を有する材料により形成されてなることを特徴とする請求項１ないし請求項４のいずれかに記載の電界放射型電子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373192A JP2004206975A (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373192A JP2004206975A (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004206975A true JP2004206975A (ja) | 2004-07-22 |
Family
ID=32811563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002373192A Pending JP2004206975A (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004206975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133275A1 (ja) * | 2007-04-25 | 2008-11-06 | Crestec Corporation | 面放出型電子源および描画装置 |
-
2002
- 2002-12-24 JP JP2002373192A patent/JP2004206975A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008133275A1 (ja) * | 2007-04-25 | 2008-11-06 | Crestec Corporation | 面放出型電子源および描画装置 |
| KR101086901B1 (ko) | 2007-04-25 | 2011-11-25 | 크레스텍 코포레이션 | 면 방출형 전자원 및 묘화 장치 |
| US8232711B2 (en) | 2007-04-25 | 2012-07-31 | Crestec Corporation | Surface emission type electron source and drawing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP2004206975A (ja) | 電界放射型電子源 | |
| JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP4461802B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2002134001A (ja) | 電界放射型電子源 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4886173B2 (ja) | 電子源の製造方法 | |
| JP4433857B2 (ja) | 電界放射型電子源 | |
| JP4155215B2 (ja) | 電子源の製造方法 | |
| JP2004259561A (ja) | 電界放射型電子源の製造方法 | |
| JP2003338240A (ja) | 電界放射型電子源 | |
| JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4513375B2 (ja) | 電子源およびその製造方法 | |
| JP3780937B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003197089A (ja) | 電界放射型電子源 | |
| JP4285304B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001118489A (ja) | 電界放射型電子源およびその製造方法 | |
| JP4062108B2 (ja) | 表示パネルの製造方法 | |
| JP2002150926A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2001093406A (ja) | 電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070528 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070727 |