JP4062108B2 - 表示パネルの製造方法 - Google Patents
表示パネルの製造方法 Download PDFInfo
- Publication number
- JP4062108B2 JP4062108B2 JP2003019463A JP2003019463A JP4062108B2 JP 4062108 B2 JP4062108 B2 JP 4062108B2 JP 2003019463 A JP2003019463 A JP 2003019463A JP 2003019463 A JP2003019463 A JP 2003019463A JP 4062108 B2 JP4062108 B2 JP 4062108B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- source element
- burn
- display panel
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Description
【発明の属する技術分野】
本発明は、画像表示装置(ディスプレイ装置)や平面発光装置などの表示装置の構成要素であって電子線を放射させる電子源素子を利用した表示パネルの製造方法に関するものである。
【0002】
【従来の技術】
この種の表示装置における表示パネルとしては、例えば、多数個の電子源素子が一表面側にマトリクス状に配設された平板状のガラス基板よりなるリヤプレートと、リヤプレートの前記一表面側に対向配置される平板状のガラス基板よりなるフェースプレートとの間に矩形枠状のフレームを介在させてリヤプレートとフェースプレートとフレームとで囲まれる空間を真空に保つように構成されたものが知られている(例えば、特許文献1)。
【0003】
ここにおいて、フェースプレートにおけるリヤプレートとの対向面には透明な導電膜(例えば、ITO膜)よりなるアノード電極が形成され、アノード電極におけるリヤプレートとの対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている(蛍光物質およびブラックストライプはフェースプレートにおける表示領域に設けられている)。また、蛍光物質はコレクタ電極におけるリヤプレートとの対向面に塗布されており、電子源素子から放射される電子線によって可視光を発光する。なお、蛍光物質には電子源素子から放射されアノード電極に印加された電圧によって加速された高エネルギの電子が衝突するようになっている。蛍光物質としてはR(赤色),G(緑色),B(青色)の各発光色のものを用いている。
【0004】
ところで、上記特許文献1における表示パネルの製造方法では、図9に示すように、多数個の電子源素子をリヤプレートとなる絶縁性基板の一表面側に製造する電子源製造工程(S11)と、フェースプレートにアノード電極および蛍光体層を形成した蛍光板を製造する蛍光板製造工程(S12)と、リヤプレートとフェースプレートとをフレームを挟んで一体化し真空封止する工程(S13)とを基本工程として有している。
【0005】
【特許文献1】
特開平9−259795号公報(第2頁−第4頁、図1)
【0006】
【発明が解決しようとする課題】
ところで、上記従来構成の表示装置では、リヤプレートの前記一表面側に多数の電子源素子が配設されており、従来の表示パネルの製造方法では、電子源素子に起因した初期不良が多くて表示パネルの良品率が低く、生産効率が低いという問題があり、不良品となった表示パネルのフェースプレートが無駄になってしまい、結果的に製造コストが高くなってしまうという問題があった。
【0007】
本発明は上記事由に鑑みて為されたものであり、その目的は、低コスト化が可能な表示パネルの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、リヤプレートの前記一表面側に配設された電子源素子に対してバーンイン試験を行ってリヤプレートの不良品を取り除くバーンイン試験工程を備えることを特徴とし、バーンイン試験工程において初期不良の原因となる電子源素子が配設されたリヤプレートを不良品として取り除いてから、リヤプレートとフェースプレートとを一体化するので、表示パネルの良品率が向上するとともに、フェースプレートが無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができる。また、リヤプレートとフェースプレートとを一体化する前にバーンイン試験を行うことにより、高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できる。
【0009】
請求項2の発明は、請求項1の発明において、前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えるので、前記電子源素子に吸着していた水分などのガスが放出されても高い真空度を維持することができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【0010】
請求項3の発明は、請求項1または請求項2の発明において、前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えるので、局所的な発熱による不良を短時間で発生させることができ、熱ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【0011】
請求項4の発明は、請求項1ないし請求項3の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるので、電圧ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【0012】
請求項5の発明は、請求項1ないし請求項4の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えるので、電流ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【0013】
請求項6の発明は、請求項4または請求項5の発明において、前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えるので、前記リヤプレートに前記電子源素子が多数配設されている場合に、ジュール熱に起因して正常なものが故障するのを防止することができる。なお、前記電子源素子が多数配設されている場合には、あらかじめ設定した規定割合よりも正常なものの割合が高ければ良品とし、規定割合よりも正常なものの割合が低ければ不良品とする。
【0014】
請求項7の発明は、請求項1ないし請求項3の発明において、前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えるので、前記電子源素子から電子を放射させることなく前記バーンイン試験を行うことができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【0015】
請求項8の発明は、請求項7の発明において、前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うので、前記バーンイン試験工程を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができる。
【0016】
請求項9の発明は、請求項7または請求項8の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【0017】
請求項10の発明は、請求項7または請求項8の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【0018】
請求項11の発明は、請求項7または請求項8の発明において、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【0019】
【発明の実施の形態】
(実施形態1)
本実施形態で説明する表示装置の表示パネルは、図4および図5に示すように、電子線を放射させる複数の電子源素子10aがマトリクスの格子点に対応する位置に配設された平板状のガラス基板よりなるリヤプレート20と、リヤプレート20に対向配置される平板状のガラス基板よりなるフェースプレート30との間にスペーサとしての矩形枠状のフレーム40(図6参照)を介在させてリヤプレート20とフェースプレート30とフレーム40とで囲まれる空間を真空に保つように構成されている。
【0020】
ここに、フェースプレート30におけるリヤプレート20との対向面には透明な導電膜(例えば、ITO膜)よりなるアノード電極9が形成されている。また、アノード電極9におけるリヤプレート20との対向面には、画素ごとに形成された蛍光物質32と蛍光物質32間に形成された黒色材料からなるブラックストライプ33とが設けられている(蛍光物質32およびブラックストライプ33はフェースプレート30における表示領域31(図2参照)に設けられている)。ここに、蛍光物質32はコレクタ電極9におけるリヤプレート20との対向面に塗布されており、電子源素子10aから放射される電子線によって可視光を発光する。なお、蛍光物質32には電子源素子10aから放射されアノード電極9に印加された電圧によって加速された高エネルギの電子が衝突するようになっている。蛍光物質32としてはR(赤色),G(緑色),B(青色)の各発光色のものを用いており、Rの発光色のものを蛍光物質32a、Gの発光色のものを蛍光物質32b、Bの発光色のものを蛍光物質32cとすれば(図5参照)、図5では左から右へ蛍光物質32a、蛍光物質32b、蛍光物質32c、蛍光物質32a、蛍光物質32b、蛍光物質32c、蛍光物質32aの順に配列され図5の左右方向において隣り合う蛍光物質32間にブラックストライプ33が介在している。
【0021】
フレーム40は、リヤプレート20とフェースプレート30との間の距離を保つ機能を有し、リヤプレート20およびフェースプレート30それぞれに、フリットガラスやエポキシ系の真空用接着剤などにより接着されている。なお、フレーム40の材料としては、絶縁性を有するガラスやセラミックなどを採用すればよい。また、フレーム40としては、表面をほうろうなどにより絶縁処理した金属板を用いてもよい。
【0022】
電子源素子10aは、図7に示すように、絶縁性を有するガラス基板よりなる絶縁性基板5の一表面側に導電性層(例えば、金属膜)よりなる下部電極4が形成され、下部電極4上に半導体層としてノンドープの多結晶シリコン層3が形成され、多結晶シリコン層3上にドリフト部6aが形成され、ドリフト部6a上に金属薄膜(例えば、金薄膜)よりなる表面電極7が形成されている。つまり、電子源素子10aは、表面電極7と下部電極4とが対向しており、表面電極7と下部電極4との間にドリフト部6aが介在している。表面電極7の厚さは10〜15nm程度に設定してある。ここにおいて、本実施形態では、上述のリヤプレート20が絶縁性基板5に兼用されている。また、本実施形態では、ドリフト部6aと下部電極4との間に多結晶シリコン層3を介在させてあるが、多結晶シリコン層3を介在させずに下部電極4上にドリフト部6aを形成した構成を採用してもよい。
【0023】
ところで、ドリフト部6aは、絶縁性基板5の上記一表面側に下部電極12aを形成した後に絶縁性基板5の上記一表面側にドリフト部6aの元となるノンドープの多結晶シリコン層を堆積させ、当該多結晶シリコン層に対して後述のナノ結晶化プロセスおよび酸化プロセスを施すことにより形成されており、図8に示すように、少なくとも、下部電極4の表面側に列設された柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在する多数のナノメータオーダのシリコン微結晶(半導体微結晶)63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64とから構成されると考えられる。ここに、各グレイン51は、下部電極4の厚み方向に延びている(つまり、絶縁性基板5の厚み方向に延びている)。
【0024】
ここに、本実施形態における電子源素子10aでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極7と下部電極4との間に表面電極7を高電位側として駆動電源Vaから駆動電圧を印加することにより、下部電極4からドリフト部6aへ電子e−が注入される。一方、ドリフト部6aに印加された電界の大部分はシリコン酸化膜64にかかるから、注入された電子e−はシリコン酸化膜64にかかっている強電界により加速され、ドリフト部6aにおけるグレイン51の間の領域を表面に向かって図8中の矢印の向き(図8における上向き)へドリフトし、表面電極7をトンネルし真空中に放出される。
【0025】
したがって、図7に示す構成の電子源素子10aから電子を放射(放出)させるには、表面電極7に対向してコレクタ電極9を配置し、表面電極7とコレクタ電極9との間を真空とした状態で、表面電極7が下部電極4に対して高電位側となるように表面電極7と下部電極4との間に駆動電源Vaから駆動電圧(直流電圧Vps)を印加するとともに、コレクタ電極9が表面電極7に対して高電位側となるようにコレクタ電極9と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、下部電極4から注入された電子がドリフト部6aをドリフトし表面電極7を通して放出される(図7中の一点鎖線は表面電極7を通して放出された電子e−の流れを示す)。
【0026】
本実施形態の電子源素子10aでは、表面電極7と下部電極4との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極9と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図7参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率(=(Ie/Ips)×100〔%〕)が高いことになる。ここに、本実施形態における電子源素子10aでは、表面電極7と下部電極4との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。また、本実施形態における電子源素子10aでは、電子放出特性の真空度依存性が小さく、リヤプレート20とフェースプレート30とフレーム40とで囲まれた空間の真空度を高真空にする必要がなく(例えば1Pa程度の真空度としてもよい)、製造が容易になる。
【0027】
なお、上述した電子源素子10aでは、ノンドープの多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層6を形成しているが、多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、上述の電子源素子10aのドリフト部6aでは、シリコン酸化膜64が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図8にて説明した各シリコン酸化膜52,64がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜52,64がシリコン酸窒化膜となる。
【0028】
また、図示していないが、本実施形態では、下部電極4を図5の左右方向に延長した帯板状の形状とし、表面電極7をリヤプレート20の上記一表面に平行な面内で下部電極4に直交する方向に延長した帯板状の形状として表面電極7および各下部電極4それぞれの一部が配線を兼ねており、下部電極4と表面電極7との交差する部位が、各電子源素子10aになっている。したがって、図示しない駆動回路によって適宜の下部電極4と表面電極7との組を選択し、選択した下部電極4に対して選択した表面電極7が高電位側になるような電圧を印加すれば、下部電極4と表面電極7との交差する部位である電子源素子10aから電子線が放射される。ここにおいて、下部電極4はリヤプレート20の上記一表面に表面が揃うように埋め込んで形成してもよいし、リヤプレート20の一表面上にノンドープの多結晶シリコン層を形成した後に当該多結晶シリコン層の一部にn形不純物を高濃度ドープすることにより形成してもよい(つまり、下部電極4をn+形多結晶シリコン層により構成してもよい)。なお、表面電極7を下部電極4に直交する方向に延長した帯板状の形とする代わりに低抵抗のバス電極を下部電極4に直交する方向に延長して下部電極4に直交する方向に列設された表面電極4を電気的に共通接続するようにしてもよく、この場合にはバス電極が配線を構成する。
【0029】
ところで、本実施形態のディスプレイ装置では、フェースプレート30とリヤプレート20と上記フレームとで囲まれる気密空間が真空状態に保たれており、表示領域31(図2参照)の大面積化を図っても大気圧によってフェースプレート30およびリヤプレート20が変形して破損しないように、フレーム40の内側に配置されフェースプレート30とリヤプレート20との間の距離を保つ多数の補強用スペーサ41を備えている。補強用スペーサ41は、薄い帯板状に形成されており、フェースプレート30の外側から見えなくするために蛍光物質32と重ならずブラックストライプ33と重なるように配置されている。なお、補強用スペーサ41は、表示領域31の面積が比較的小さい場合には必ずしも設ける必要はない。また、本実施形態では、アノード電極9および蛍光物質32およびブラックストライプ33を形成したフェースプレート30が蛍光板を構成している。
【0030】
以下、本実施形態における表示パネルの製造方法について図1を参照しながら説明する。
【0031】
本実施形態では、多数個の電子源素子10aを有する電子源および上記配線(図示せず)をリヤプレート20となる絶縁性基板5の一表面側に製造する電子源製造工程S1と、フェースプレート30にアノード電極9および蛍光物質32およびブラックストライプ33を形成する蛍光板製造工程S2と、リヤプレート20とフェースプレート30とをフレーム40を挟んで一体化し真空封止する組立・封止工程S4とを備えており、リヤプレート20とフェースプレート30とをフレーム40を挟んで一体化してから真空封止する工程S4の前に、電子源素子10aに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程S3を備えている点に特徴がある。すなわち、本実施形態における表示パネルの製造方法では、一表面側に電子源素子10aを配設したリヤプレート20と表示領域31に蛍光物質32を設けたフェースプレート30とをフレーム40を挟んで一体化する前に、電子源素子10aに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程S3を備えている。なお、電子源製造工程S1と蛍光板製造工程S2との時系列的な順序はどちらが先でもよいし、平行して行うようにしてもよい。また、バーンイン試験工程S3は、電子源素子10aと配線とからなる電子源を設けたリヤプレート20において通常の動作試験では検出しずらい電子源の製造時の不良や欠陥などの初期不良を電子源素子10aを一定時間連続動作させることにより不良として顕在化させ、不良品を除外することを目的とする工程であり、例えば、配線を兼ねる下部電極4や表面電極7のパターニング工程(加工工程)の異常により断線には至っていないが設計値より細くなっている異常部が配線にあった場合、通常の動作試験での検出は困難であるが、一定時間連続動作させることにより、配線における異常部が電流集中および発熱により断線し、不良として検出することができる。ここで、通常の動作条件では不良を検出するために長時間を必要とし検査工程におけるコストが上昇してしまうが、バーンイン試験では通常の動作条件よりも高いストレスである加速ストレスを与えて不良を検出するので、初期不良の原因となる不良箇所を短時間の検査で検出することができる。
【0032】
ここにおいて、上述の電子源製造工程S1、蛍光板製造工程S2、組立・封止工程S4それぞれについて簡単に説明する。
【0033】
まず、電子源製造工程S1について説明する。
【0034】
電子源製造工程S1では、例えば、上述のリヤプレート20(図5参照)となる絶縁性基板5(図7参照)の上記一表面上にスパッタ法などによって導電性層を堆積し、該導電性層をパターニングすることによりそれぞれ該導電性層の一部からなる複数の帯板状の下部電極4(図7参照)を形成した後、絶縁性基板5の上記一表面側の全面にプラズマCVD法などによってノンドープの多結晶シリコン層を成膜し、その後、多結晶シリコンのうちドリフト部6a(図7参照)の形成予定領域に対応した部分に上述のナノ結晶化プロセスと酸化プロセスとを施すことによりドリフト部6aを形成し(ここに、多結晶シリコンのうちドリフト6a以外の部分は隣り合うドリフト部6a間を絶縁分離する分離部となる)、ドリフト部6aと分離部とからなる強電界ドリフト層上に金属薄膜を蒸着法などによって堆積してから、該金属薄膜をパターニングすることによりそれぞれ金属薄膜の一部からなる複数の帯板状の表面電極7(図7参照)を形成し、各下部電極7および各下部電極4それぞれの長手方向の両端部にパッドを形成する。
【0035】
なお、上述のナノ結晶化プロセスでは、例えば、55wt%のフッ化水素水溶液とエタノールとを略1:1で混合した混合液よりなる電解液を用い、下部電極4を陽極とし、電解液中において上記多結晶シリコン層に白金電極よりなる陰極を対向配置して、500Wのタングステンランプからなる光源により上記多結晶シリコン層の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流(例えば、電流密度が12mA/cm2の電流)を所定時間(例えば、10秒)だけ流すことによって、多結晶シリコンのグレイン51およびシリコン微結晶63を含む第1の複合ナノ結晶層をドリフト部6aの形成予定領域に形成する。また、上述の酸化プロセスでは、エチレングリコールからなる有機溶媒中に0.04mol/lの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極4を陽極とし、電解液中において第1の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、電源から陽極と陰極との間に定電流(例えば、電流密度が0.1mA/cm2の電流)を流し陽極と陰極との間の電圧が20Vだけ上昇するまで第1の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン51、シリコン微結晶63、各シリコン酸化膜52,64を含む第2の複合ナノ結晶層からなるドリフト部6aを形成するようになっている。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第1の複合ナノ結晶層においてグレイン51、シリコン微結晶63以外の領域はアモルファスシリコンからなるアモルファス領域となっており、ドリフト部6aにおいてグレイン51、シリコン微結晶63、各シリコン酸化膜52,64以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域65となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域65が孔となり、このような場合の第2の複合ナノ結晶層は酸化した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【0036】
次に、蛍光板製造工程S2について説明する。
【0037】
蛍光板製造工程S2では、フェースプレート30に排気口30a(図2(a)および図3(a)参照)を貫設してから、フェースプレート30にアノード電極9を形成してから、フェースプレート30の表示領域31に対応した領域の一部にブラックストライプ33を形成した後、フェースプレート30の表示領域31におけるブラックストライプ33を除いた領域に蛍光物質32を形成する。ここにおいて、フェースプレート30の表示領域31にブラックストライプ33を形成するにあたっては、例えば、まずフェースプレート30の一表面(リヤプレート20に対向する側の面)にフォトレジスト層を形成し、その後、シャドウマスクを利用して当該フォトレジスト層のうち蛍光物質32の形成予定部位を紫外線により露光して硬化させ、水で現像することによって露光した部分だけをレジストパターンとして残す。その後、黒鉛のような黒色物質を含んだスラリーを上記一表面側の全面に塗布して乾燥させることで黒色膜を形成した後、H2O2溶液に浸して硬化したレジストパターンおよびレジストパターン上の黒色膜を除去することによって、黒色膜のうちフェースプレート30の上記一表面上に残った部分がブラックストライプ33になる。また、蛍光物質32を形成するにあたっては、例えば、蛍光物質を感光剤と混合したスラリーを上記フェースプレート30の一表面側の全面に塗布し上記シャドウマスクを利用して蛍光物質32の形成予定部位を紫外線により露光して硬化させ、現像することによって露光した部分だけを蛍光物質32として残すことによって蛍光物質32のパターン形成を行うことができる。
【0038】
次に、組立・封止工程S4について図2および図3を参照しながら説明する。
【0039】
上記蛍光板製造工程S2にて製造され図2(a)および図3(a)に示すように排気口30aが貫設されるとともに表示領域31に上述の蛍光物質32およびブラックストライプ33が形成されたフェースプレート30を用意し、フェースプレート30にフレーム40(および図示しない補強用スペーサ41)をフリットガラスを用いて封着することにより、図2(b)および図3(b)に示す構造を得る。その後、フェースプレート30に表示パネル内の排気用のガラス管からなる排気管70を、排気口30aの周部にフリットガラスを用いて封着することにより、図2(c)および図3(c)に示す構造を得る。続いて、フェースプレート30に固着されたフレーム40とリヤプレート20とを、フリットガラスを用いて封着することにより、図2(d)および図3(d)に示す構造を得る。なお、図2および図3ではリヤプレート20におけるフェースプレート30との対向面側に配設される電子源素子10aや配線、フェースプレート30におけるリヤプレート20との対向面側に配設されるアノード電極9や蛍光物質32、ブラックストライプ33の図示を省略してある。
【0040】
その後、フェースプレート30とリヤプレート20とフレーム40とで構成された表示パネル内にゲッタ材を投入して真空排気を行い、排気管70を封じ切ってからゲッタ材を活性化することにより、フェースプレート30とリヤプレート20とフレーム40とで囲まれた空間を真空に保持する。
【0041】
上述の表示パネルの製造方法によれば、上記一表面側に多数の電子源素子10aを配設したリヤプレート20と表示領域31に蛍光物質32を設けたフェースプレート30とをフレーム40を挟んで一体化する前に、電子源素子10aに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程S3を備えているので、バーンイン試験工程S3において、初期不良の原因となる電子源素子10aが配設されたリヤプレート20を不良品として取り除いてから、バーンイン試験で良品と判定したリヤプレート20とフェースプレート30とをフレーム40を挟んで一体化されることになり、表示パネルの良品率が向上するとともに、フェースプレート30が無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができる。また、リヤプレート20とフェースプレート30とをフレーム40を挟んで一体化する前にバーンイン試験を行うことにより、バーンイン試験が蛍光物質32などへ与える影響を考慮する必要がなくて高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できるという利点がある。
【0042】
ところで、本実施形態におけるバーンイン試験工程S3では、例えば、複数の電子源素子10aを有する電子源が形成されたリヤプレート20を真空チャンバ内に配置して、電子源素子10aへ通常の動作条件よりも過酷な条件の加速ストレスを与えるようにすればよい。このように真空チャンバ内に配置された電子源素子10aに加速ストレスを与えた場合には、真空チャンバ内の排気速度が速いので、通常の動作条件よりも高い温度や高い動作電流や高い動作電圧で電子源素子10aを動作させる加速ストレスを与えることにより電子源素子10aに吸着していた水分などのガスが放出されても高い真空度を維持することができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが電子源素子10aから放射された電子によってイオン化されて電子源素子10aがイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【0043】
ここにおいて、バーンイン試験工程S3で、電子源素子10aを加熱することで加速ストレスを与えた場合には、局所的な発熱により不良を短時間で発生させることができ、熱ストレスで顕在化する不良品をバーンイン試験工程で取り除くことができる。また、バーンイン試験工程S3で、電子源素子10aの基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるようにすれば、電圧ストレス(電圧集中)で顕在化する不良品をバーンイン試験工程S3で取り除くことができ、電子源素子10aの基本動作電流よりも高い電流を流すことで加速ストレスを与えるようにすれば、電流ストレス(電流集中)で顕在化する不良品をバーンイン試験工程S3で取り除くことができる。ただし、このような高い電圧や高い電流により加速ストレスを与えて試験を行う場合、通常の消費電力よりも大きな電力を消費するので、ジュール熱による発熱により電子源全体または一部が通常の動作状態での温度よりも高温となり、不良でない部位が高い温度の影響で故障してしまうという問題が起こる恐れがある。そこで、このような問題の発生を防止するために、電子源素子10aの温度が許容温度を超えない(電子源素子10aが適当な温度に保たれる)ようにリヤプレート20を通して電子源素子10aを適宜冷却しながら加速ストレスを与えれば、リヤプレート20に電子源素子10aが多数配設されている場合に、ジュール熱に起因して正常な電子源素子10aが故障するのを防止することができる。なお、電子源素子10aを冷却する際の温度はジュール熱に応じて適宜設定すればよい。
【0044】
ところで、上述のようにバーンイン試験工程S3において真空チャンバ内で加速ストレスを与えるようにしても、試験条件(加速ストレスの条件)によってはプラズマの発生が問題となる場合がある。このような問題を解決するには、バーンイン試験工程において、電子源素子10aに逆バイアス電圧(一定電圧でもよいし、パルス電圧でもよい)を印加することで加速ストレスを与えるようにすればよく、このような加速ストレスを与えることで、電子源素子10aにはダイオード電流が流れるもののエミッション電流は流れないので、電子源素子10aから電子を放射させることなくバーンイン試験を行うことができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが電子源素子10aから放射された電子によってイオン化されてプラズマが発生して電子源素子10aがイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。なお、電子源素子10aとして突起物への電界集中を利用した所謂スピント型の電子源素子を採用している場合には、このバーンイン試験工程においてゲート電極とエミッタ電極との間の間のキャパシタンスにより電荷の充放電が行われる。また、バーンイン試験工程として上述のようには電子源素子10aに逆バイアス電圧(一定電圧でもよいし、パルス電圧でもよい)を印加することで加速ストレスを与えるような場合、本実施形態における電子源素子10aでは真空中での電界集中を利用していないので、電子源素子10aの動作時の真空度よりも低い真空度あるいは大気圧条件で行うことが可能であり、バーンイン試験工程S3を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができる。
【0045】
以上説明したバーンイン試験を行う際、各画素に対応する複数の電子源素子10aまたは全ての電子源素子10aを同時に駆動することにより、1個ずつ駆動する場合に比べて短時間でバーンイン試験を完了させることができる。
【0046】
なお、本実施形態では、電子源素子10aとして、図7に示した構造のものを採用しており、ドリフト部6aが電子の通過する電子通過層を構成しているが、電子源素子10aとしては、スピント(Spindt)型の電子源素子や、表面電極と下部電極との間に電子通過層として絶縁体層を介在させたMIM(Metal−Insulator−Metal)型の電子源素子や、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層が半導体層により形成されたMIS(Metal−Insulator−Semiconductor)型の電子源素子など種々の構造のものが採用可能である。ここに、バーンイン試験における加速ストレスの条件は、電子源素子の電子放出原理や駆動条件の仕様値などに応じて適宜設定すればよく、加速ストレスの条件を適宜設定することで、短時間且つ低コストのバーンイン試験を高い再現性で実現できる。
【0047】
【発明の効果】
請求項1の発明は、電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、リヤプレートの前記一表面側に配設された電子源素子に対してバーンイン試験を行ってリヤプレートの不良品を取り除くバーンイン試験工程を備えるので、バーンイン試験工程において初期不良の原因となる電子源素子が配設されたリヤプレートを不良品として取り除いてから、リヤプレートとフェースプレートとを一体化することになり、表示パネルの良品率が向上するとともに、フェースプレートが無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができるという効果がある。また、リヤプレートとフェースプレートとを一体化する前にバーンイン試験を行うことにより、高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できるという利点がある。
【0048】
請求項2の発明は、請求項1の発明において、前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えるので、前記電子源素子に吸着していた水分などのガスが放出されても高い真空度を維持することができるという効果がある。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【0049】
請求項3の発明は、請求項1または請求項2の発明において、前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えるので、局所的な発熱による不良を短時間で発生させることができ、熱ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【0050】
請求項4の発明は、請求項1ないし請求項3の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるので、電圧ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【0051】
請求項5の発明は、請求項1ないし請求項4の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えるので、電流ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【0052】
請求項6の発明は、請求項4または請求項5の発明において、前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えるので、前記リヤプレートに前記電子源素子が多数配設されている場合に、ジュール熱に起因して正常なものが故障するのを防止することができるという効果がある。
【0053】
請求項7の発明は、請求項1ないし請求項3の発明において、前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えるので、前記電子源素子から電子を放射させることなく前記バーンイン試験を行うことができるという効果がある。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【0054】
請求項8の発明は、請求項7の発明において、前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うので、前記バーンイン試験工程を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができるという効果がある。
【0055】
請求項9の発明は、請求項7または請求項8の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【0056】
請求項10の発明は、請求項7または請求項8の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【0057】
請求項11の発明は、請求項7または請求項8の発明において、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【図面の簡単な説明】
【図1】実施形態における表示パネルの製造方法の説明図である。
【図2】同上における表示パネルの製造方法を説明するための主要工程平面図である。
【図3】同上における表示パネルの製造方法を説明するための主要工程断面図である。
【図4】同上における表示パネルの一部破断した概略斜視図である。
【図5】同上における表示パネルの一部破断した概略斜視図である。
【図6】同上における表示パネルに用いるフレームの平面図である。
【図7】同上における表示パネルに用いる電子源素子の動作説明図である。
【図8】同上における表示パネルに用いる電子源素子の動作説明図である。
【図9】従来例における表示パネルの製造方法の説明図である。
【符号の説明】
9 アノード電極
10a 電子源素子
20 リヤプレート
30 フェースプレート
32 蛍光物質
33 ブラックストライプ
41 補強用スペーサ
Claims (11)
- 電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、リヤプレートの前記一表面側に配設された電子源素子に対してバーンイン試験を行ってリヤプレートの不良品を取り除くバーンイン試験工程を備えることを特徴とする表示パネルの製造方法。
- 前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えることを特徴とする請求項1記載の表示パネルの製造方法。
- 前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えることを特徴とする請求項1または請求項2記載の表示パネルの製造方法。
- 前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えることを特徴とする請求項1ないし請求項3のいずれかに記載の表示パネルの製造方法。
- 前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えることを特徴とする請求項1ないし請求項4のいずれかに記載の表示パネルの製造方法。
- 前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えることを特徴とする請求項4または請求項5記載の表示パネルの製造方法。
- 前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えることを特徴とする請求項1ないし請求項3のいずれかに記載の表示パネルの製造方法。
- 前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うことを特徴とする請求項7記載の表示パネルの製造方法。
- 前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有することを特徴とする請求項7または請求項8記載の表示パネルの製造方法。
- 前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなることを特徴とする請求項7または請求項8記載の表示パネルの製造方法。
- 下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなることを特徴とする請求項7または請求項8記載の表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019463A JP4062108B2 (ja) | 2003-01-28 | 2003-01-28 | 表示パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003019463A JP4062108B2 (ja) | 2003-01-28 | 2003-01-28 | 表示パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004234912A JP2004234912A (ja) | 2004-08-19 |
JP4062108B2 true JP4062108B2 (ja) | 2008-03-19 |
Family
ID=32949310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003019463A Expired - Fee Related JP4062108B2 (ja) | 2003-01-28 | 2003-01-28 | 表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062108B2 (ja) |
-
2003
- 2003-01-28 JP JP2003019463A patent/JP4062108B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004234912A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633154B2 (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
JP3630036B2 (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
JP4062108B2 (ja) | 表示パネルの製造方法 | |
JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
JP4461802B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP2008078161A (ja) | 冷陰極型フラットパネルディスプレイ | |
JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
JP2006236590A (ja) | 画像表示装置 | |
JP2007250219A (ja) | 画像表示装置とその製造方法 | |
KR100670880B1 (ko) | 냉음극형 플랫 패널 디스플레이 | |
JP3598267B2 (ja) | 画像表示装置 | |
JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
JP4886173B2 (ja) | 電子源の製造方法 | |
JP2006260790A (ja) | 微小電子源装置、カソードパネル及びその製造方法 | |
JP3992710B2 (ja) | 表示装置 | |
EP1553616A1 (en) | Cold cathode type flat panel display | |
JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
KR101022656B1 (ko) | 전자 방출 표시 장치와, 이의 제조 방법 | |
JP2001023510A (ja) | 薄膜型電子源および表示装置並びに電子線描画装置 | |
JP2005050829A (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
JP2001023551A (ja) | 表示装置 | |
JP2003197089A (ja) | 電界放射型電子源 | |
JP2007095710A (ja) | 薄膜型電子源および薄膜型電子源応用機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |