JP2004234912A

JP2004234912A - 表示パネルの製造方法

Info

Publication number: JP2004234912A
Application number: JP2003019463A
Authority: JP
Inventors: Yoshiyuki Takegawa; 宜志竹川; Koichi Aizawa; 浩一相澤; Takuya Komoda; 卓哉菰田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2003-01-28
Filing date: 2003-01-28
Publication date: 2004-08-19
Anticipated expiration: 2023-01-28
Also published as: JP4062108B2

Abstract

【課題】低コスト化が可能な表示パネルの製造方法を提供する。
【解決手段】多数個の電子源素子を有する電子源および配線をリヤプレートの一表面側に製造する電子源製造工程Ｓ１と、フェースプレートにアノード電極および蛍光物質およびブラックストライプを形成する蛍光板製造工程Ｓ２と、リヤプレートとフェースプレートとをフレームを挟んで一体化し真空封止する組立・封止工程Ｓ４とを備えており、リヤプレートとフェースプレートとをフレームを挟んで一体化してから真空封止する工程Ｓ４の前に、電子源素子に加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程Ｓ３を備えている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、画像表示装置（ディスプレイ装置）や平面発光装置などの表示装置の構成要素であって電子線を放射させる電子源素子を利用した表示パネルの製造方法に関するものである。
【０００２】
【従来の技術】
この種の表示装置における表示パネルとしては、例えば、多数個の電子源素子が一表面側にマトリクス状に配設された平板状のガラス基板よりなるリヤプレートと、リヤプレートの前記一表面側に対向配置される平板状のガラス基板よりなるフェースプレートとの間に矩形枠状のフレームを介在させてリヤプレートとフェースプレートとフレームとで囲まれる空間を真空に保つように構成されたものが知られている（例えば、特許文献１）。
【０００３】
ここにおいて、フェースプレートにおけるリヤプレートとの対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるアノード電極が形成され、アノード電極におけるリヤプレートとの対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている（蛍光物質およびブラックストライプはフェースプレートにおける表示領域に設けられている）。また、蛍光物質はコレクタ電極におけるリヤプレートとの対向面に塗布されており、電子源素子から放射される電子線によって可視光を発光する。なお、蛍光物質には電子源素子から放射されアノード電極に印加された電圧によって加速された高エネルギの電子が衝突するようになっている。蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。
【０００４】
ところで、上記特許文献１における表示パネルの製造方法では、図９に示すように、多数個の電子源素子をリヤプレートとなる絶縁性基板の一表面側に製造する電子源製造工程（Ｓ１１）と、フェースプレートにアノード電極および蛍光体層を形成した蛍光板を製造する蛍光板製造工程（Ｓ１２）と、リヤプレートとフェースプレートとをフレームを挟んで一体化し真空封止する工程（Ｓ１３）とを基本工程として有している。
【０００５】
【特許文献１】
特開平９−２５９７９５号公報（第２頁−第４頁、図１）
【０００６】
【発明が解決しようとする課題】
ところで、上記従来構成の表示装置では、リヤプレートの前記一表面側に多数の電子源素子が配設されており、従来の表示パネルの製造方法では、電子源素子に起因した初期不良が多くて表示パネルの良品率が低く、生産効率が低いという問題があり、不良品となった表示パネルのフェースプレートが無駄になってしまい、結果的に製造コストが高くなってしまうという問題があった。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、低コスト化が可能な表示パネルの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、電子源素子に加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程を備えることを特徴とし、バーンイン試験工程において初期不良の原因となる電子源素子が配設された不良品を取り除いてから、リヤプレートとフェースプレートとを一体化するので、表示パネルの良品率が向上するとともに、フェースプレートが無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができる。また、リヤプレートとフェースプレートとを一体化する前にバーンイン試験を行うことにより、高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できる。
【０００９】
請求項２の発明は、請求項１の発明において、前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えるので、前記電子源素子に吸着していた水分などのガスが放出されても高い真空度を維持することができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【００１０】
請求項３の発明は、請求項１または請求項２の発明において、前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えるので、局所的な発熱による不良を短時間で発生させることができ、熱ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【００１１】
請求項４の発明は、請求項１ないし請求項３の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるので、電圧ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【００１２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えるので、電流ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができる。
【００１３】
請求項６の発明は、請求項４または請求項５の発明において、前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えるので、前記リヤプレートに前記電子源素子が多数配設されている場合に、ジュール熱に起因して正常なものが故障するのを防止することができる。なお、前記電子源素子が多数配設されている場合には、あらかじめ設定した規定割合よりも正常なものの割合が高ければ良品とし、規定割合よりも正常なものの割合が低ければ不良品とする。
【００１４】
請求項７の発明は、請求項１ないし請求項３の発明において、前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えるので、前記電子源素子から電子を放射させることなく前記バーンイン試験を行うことができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【００１５】
請求項８の発明は、請求項７の発明において、前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うので、前記バーンイン試験工程を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができる。
【００１６】
請求項９の発明は、請求項７または請求項８の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【００１７】
請求項１０の発明は、請求項７または請求項８の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【００１８】
請求項１１の発明は、請求項７または請求項８の発明において、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となる。
【００１９】
【発明の実施の形態】
（実施形態１）
本実施形態で説明する表示装置の表示パネルは、図４および図５に示すように、電子線を放射させる複数の電子源素子１０ａがマトリクスの格子点に対応する位置に配設された平板状のガラス基板よりなるリヤプレート２０と、リヤプレート２０に対向配置される平板状のガラス基板よりなるフェースプレート３０との間にスペーサとしての矩形枠状のフレーム４０（図６参照）を介在させてリヤプレート２０とフェースプレート３０とフレーム４０とで囲まれる空間を真空に保つように構成されている。
【００２０】
ここに、フェースプレート３０におけるリヤプレート２０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるアノード電極９が形成されている。また、アノード電極９におけるリヤプレート２０との対向面には、画素ごとに形成された蛍光物質３２と蛍光物質３２間に形成された黒色材料からなるブラックストライプ３３とが設けられている（蛍光物質３２およびブラックストライプ３３はフェースプレート３０における表示領域３１（図２参照）に設けられている）。ここに、蛍光物質３２はコレクタ電極９におけるリヤプレート２０との対向面に塗布されており、電子源素子１０ａから放射される電子線によって可視光を発光する。なお、蛍光物質３２には電子源素子１０ａから放射されアノード電極９に印加された電圧によって加速された高エネルギの電子が衝突するようになっている。蛍光物質３２としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いており、Ｒの発光色のものを蛍光物質３２ａ、Ｇの発光色のものを蛍光物質３２ｂ、Ｂの発光色のものを蛍光物質３２ｃとすれば（図５参照）、図５では左から右へ蛍光物質３２ａ、蛍光物質３２ｂ、蛍光物質３２ｃ、蛍光物質３２ａ、蛍光物質３２ｂ、蛍光物質３２ｃ、蛍光物質３２ａの順に配列され図５の左右方向において隣り合う蛍光物質３２間にブラックストライプ３３が介在している。
【００２１】
フレーム４０は、リヤプレート２０とフェースプレート３０との間の距離を保つ機能を有し、リヤプレート２０およびフェースプレート３０それぞれに、フリットガラスやエポキシ系の真空用接着剤などにより接着されている。なお、フレーム４０の材料としては、絶縁性を有するガラスやセラミックなどを採用すればよい。また、フレーム４０としては、表面をほうろうなどにより絶縁処理した金属板を用いてもよい。
【００２２】
電子源素子１０ａは、図７に示すように、絶縁性を有するガラス基板よりなる絶縁性基板５の一表面側に導電性層（例えば、金属膜）よりなる下部電極４が形成され、下部電極４上に半導体層としてノンドープの多結晶シリコン層３が形成され、多結晶シリコン層３上にドリフト部６ａが形成され、ドリフト部６ａ上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。つまり、電子源素子１０ａは、表面電極７と下部電極４とが対向しており、表面電極７と下部電極４との間にドリフト部６ａが介在している。表面電極７の厚さは１０〜１５ｎｍ程度に設定してある。ここにおいて、本実施形態では、上述のリヤプレート２０が絶縁性基板５に兼用されている。また、本実施形態では、ドリフト部６ａと下部電極４との間に多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずに下部電極４上にドリフト部６ａを形成した構成を採用してもよい。
【００２３】
ところで、ドリフト部６ａは、絶縁性基板５の上記一表面側に下部電極１２ａを形成した後に絶縁性基板５の上記一表面側にドリフト部６ａの元となるノンドープの多結晶シリコン層を堆積させ、当該多結晶シリコン層に対して後述のナノ結晶化プロセスおよび酸化プロセスを施すことにより形成されており、図８に示すように、少なくとも、下部電極４の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。ここに、各グレイン５１は、下部電極４の厚み方向に延びている（つまり、絶縁性基板５の厚み方向に延びている）。
【００２４】
ここに、本実施形態における電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極４との間に表面電極７を高電位側として駆動電源Ｖａから駆動電圧を印加することにより、下部電極４からドリフト部６ａへ電子ｅ⁻が注入される。一方、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ⁻はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１の間の領域を表面に向かって図８中の矢印の向き（図８における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。
【００２５】
したがって、図７に示す構成の電子源素子１０ａから電子を放射（放出）させるには、表面電極７に対向してコレクタ電極９を配置し、表面電極７とコレクタ電極９との間を真空とした状態で、表面電極７が下部電極４に対して高電位側となるように表面電極７と下部電極４との間に駆動電源Ｖａから駆動電圧（直流電圧Ｖｐｓ）を印加するとともに、コレクタ電極９が表面電極７に対して高電位側となるようにコレクタ電極９と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、下部電極４から注入された電子がドリフト部６ａをドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ⁻の流れを示す）。
【００２６】
本実施形態の電子源素子１０ａでは、表面電極７と下部電極４との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極９と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図７参照）、ダイオード電流Ｉｐｓに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率（＝（Ｉｅ／Ｉｐｓ）×１００〔％〕）が高いことになる。ここに、本実施形態における電子源素子１０ａでは、表面電極７と下部電極４との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、本実施形態における電子源素子１０ａでは、電子放出特性の真空度依存性が小さく、リヤプレート２０とフェースプレート３０とフレーム４０とで囲まれた空間の真空度を高真空にする必要がなく（例えば１Ｐａ程度の真空度としてもよい）、製造が容易になる。
【００２７】
なお、上述した電子源素子１０ａでは、ノンドープの多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、上述の電子源素子１０ａのドリフト部６ａでは、シリコン酸化膜６４が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図８にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。
【００２８】
また、図示していないが、本実施形態では、下部電極４を図５の左右方向に延長した帯板状の形状とし、表面電極７をリヤプレート２０の上記一表面に平行な面内で下部電極４に直交する方向に延長した帯板状の形状として表面電極７および各下部電極４それぞれの一部が配線を兼ねており、下部電極４と表面電極７との交差する部位が、各電子源素子１０ａになっている。したがって、図示しない駆動回路によって適宜の下部電極４と表面電極７との組を選択し、選択した下部電極４に対して選択した表面電極７が高電位側になるような電圧を印加すれば、下部電極４と表面電極７との交差する部位である電子源素子１０ａから電子線が放射される。ここにおいて、下部電極４はリヤプレート２０の上記一表面に表面が揃うように埋め込んで形成してもよいし、リヤプレート２０の一表面上にノンドープの多結晶シリコン層を形成した後に当該多結晶シリコン層の一部にｎ形不純物を高濃度ドープすることにより形成してもよい（つまり、下部電極４をｎ^＋形多結晶シリコン層により構成してもよい）。なお、表面電極７を下部電極４に直交する方向に延長した帯板状の形とする代わりに低抵抗のバス電極を下部電極４に直交する方向に延長して下部電極４に直交する方向に列設された表面電極４を電気的に共通接続するようにしてもよく、この場合にはバス電極が配線を構成する。
【００２９】
ところで、本実施形態のディスプレイ装置では、フェースプレート３０とリヤプレート２０と上記フレームとで囲まれる気密空間が真空状態に保たれており、表示領域３１（図２参照）の大面積化を図っても大気圧によってフェースプレート３０およびリヤプレート２０が変形して破損しないように、フレーム４０の内側に配置されフェースプレート３０とリヤプレート２０との間の距離を保つ多数の補強用スペーサ４１を備えている。補強用スペーサ４１は、薄い帯板状に形成されており、フェースプレート３０の外側から見えなくするために蛍光物質３２と重ならずブラックストライプ３３と重なるように配置されている。なお、補強用スペーサ４１は、表示領域３１の面積が比較的小さい場合には必ずしも設ける必要はない。また、本実施形態では、アノード電極９および蛍光物質３２およびブラックストライプ３３を形成したフェースプレート３０が蛍光板を構成している。
【００３０】
以下、本実施形態における表示パネルの製造方法について図１を参照しながら説明する。
【００３１】
本実施形態では、多数個の電子源素子１０ａを有する電子源および上記配線（図示せず）をリヤプレート２０となる絶縁性基板５の一表面側に製造する電子源製造工程Ｓ１と、フェースプレート３０にアノード電極９および蛍光物質３２およびブラックストライプ３３を形成する蛍光板製造工程Ｓ２と、リヤプレート２０とフェースプレート３０とをフレーム４０を挟んで一体化し真空封止する組立・封止工程Ｓ４とを備えており、リヤプレート２０とフェースプレート３０とをフレーム４０を挟んで一体化してから真空封止する工程Ｓ４の前に、電子源素子１０ａに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程Ｓ３を備えている点に特徴がある。すなわち、本実施形態における表示パネルの製造方法では、一表面側に電子源素子１０ａを配設したリヤプレート２０と表示領域３１に蛍光物質３２を設けたフェースプレート３０とをフレーム４０を挟んで一体化する前に、電子源素子１０ａに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程Ｓ３を備えている。なお、電子源製造工程Ｓ１と蛍光板製造工程Ｓ２との時系列的な順序はどちらが先でもよいし、平行して行うようにしてもよい。また、バーンイン試験工程Ｓ３は、電子源素子１０ａと配線とからなる電子源を設けたリヤプレート２０において通常の動作試験では検出しずらい電子源の製造時の不良や欠陥などの初期不良を電子源素子１０ａを一定時間連続動作させることにより不良として顕在化させ、不良品を除外することを目的とする工程であり、例えば、配線を兼ねる下部電極４や表面電極７のパターニング工程（加工工程）の異常により断線には至っていないが設計値より細くなっている異常部が配線にあった場合、通常の動作試験での検出は困難であるが、一定時間連続動作させることにより、配線における異常部が電流集中および発熱により断線し、不良として検出することができる。ここで、通常の動作条件では不良を検出するために長時間を必要とし検査工程におけるコストが上昇してしまうが、バーンイン試験では通常の動作条件よりも高いストレスである加速ストレスを与えて不良を検出するので、初期不良の原因となる不良箇所を短時間の検査で検出することができる。
【００３２】
ここにおいて、上述の電子源製造工程Ｓ１、蛍光板製造工程Ｓ２、組立・封止工程Ｓ４それぞれについて簡単に説明する。
【００３３】
まず、電子源製造工程Ｓ１について説明する。
【００３４】
電子源製造工程Ｓ１では、例えば、上述のリヤプレート２０（図５参照）となる絶縁性基板５（図７参照）の上記一表面上にスパッタ法などによって導電性層を堆積し、該導電性層をパターニングすることによりそれぞれ該導電性層の一部からなる複数の帯板状の下部電極４（図７参照）を形成した後、絶縁性基板５の上記一表面側の全面にプラズマＣＶＤ法などによってノンドープの多結晶シリコン層を成膜し、その後、多結晶シリコンのうちドリフト部６ａ（図７参照）の形成予定領域に対応した部分に上述のナノ結晶化プロセスと酸化プロセスとを施すことによりドリフト部６ａを形成し（ここに、多結晶シリコンのうちドリフト６ａ以外の部分は隣り合うドリフト部６ａ間を絶縁分離する分離部となる）、ドリフト部６ａと分離部とからなる強電界ドリフト層上に金属薄膜を蒸着法などによって堆積してから、該金属薄膜をパターニングすることによりそれぞれ金属薄膜の一部からなる複数の帯板状の表面電極７（図７参照）を形成し、各下部電極７および各下部電極４それぞれの長手方向の両端部にパッドを形成する。
【００３５】
なお、上述のナノ結晶化プロセスでは、例えば、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部電極４を陽極とし、電解液中において上記多結晶シリコン層に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により上記多結晶シリコン層の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ^２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層をドリフト部６ａの形成予定領域に形成する。また、上述の酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極４を陽極とし、電解液中において第１の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ^２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなるドリフト部６ａを形成するようになっている。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、ドリフト部６ａにおいてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第２の複合ナノ結晶層は酸化した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【００３６】
次に、蛍光板製造工程Ｓ２について説明する。
【００３７】
蛍光板製造工程Ｓ２では、フェースプレート３０に排気口３０ａ（図２（ａ）および図３（ａ）参照）を貫設してから、フェースプレート３０にアノード電極９を形成してから、フェースプレート３０の表示領域３１に対応した領域の一部にブラックストライプ３３を形成した後、フェースプレート３０の表示領域３１におけるブラックストライプ３３を除いた領域に蛍光物質３２を形成する。ここにおいて、フェースプレート３０の表示領域３１にブラックストライプ３３を形成するにあたっては、例えば、まずフェースプレート３０の一表面（リヤプレート２０に対向する側の面）にフォトレジスト層を形成し、その後、シャドウマスクを利用して当該フォトレジスト層のうち蛍光物質３２の形成予定部位を紫外線により露光して硬化させ、水で現像することによって露光した部分だけをレジストパターンとして残す。その後、黒鉛のような黒色物質を含んだスラリーを上記一表面側の全面に塗布して乾燥させることで黒色膜を形成した後、Ｈ_２Ｏ_２溶液に浸して硬化したレジストパターンおよびレジストパターン上の黒色膜を除去することによって、黒色膜のうちフェースプレート３０の上記一表面上に残った部分がブラックストライプ３３になる。また、蛍光物質３２を形成するにあたっては、例えば、蛍光物質を感光剤と混合したスラリーを上記フェースプレート３０の一表面側の全面に塗布し上記シャドウマスクを利用して蛍光物質３２の形成予定部位を紫外線により露光して硬化させ、現像することによって露光した部分だけを蛍光物質３２として残すことによって蛍光物質３２のパターン形成を行うことができる。
【００３８】
次に、組立・封止工程Ｓ４について図２および図３を参照しながら説明する。
【００３９】
上記蛍光板製造工程Ｓ２にて製造され図２（ａ）および図３（ａ）に示すように排気口３０ａが貫設されるとともに表示領域３１に上述の蛍光物質３２およびブラックストライプ３３が形成されたフェースプレート３０を用意し、フェースプレート３０にフレーム４０（および図示しない補強用スペーサ４１）をフリットガラスを用いて封着することにより、図２（ｂ）および図３（ｂ）に示す構造を得る。その後、フェースプレート３０に表示パネル内の排気用のガラス管からなる排気管７０を、排気口３０ａの周部にフリットガラスを用いて封着することにより、図２（ｃ）および図３（ｃ）に示す構造を得る。続いて、フェースプレート３０に固着されたフレーム４０とリヤプレート２０とを、フリットガラスを用いて封着することにより、図２（ｄ）および図３（ｄ）に示す構造を得る。なお、図２および図３ではリヤプレート２０におけるフェースプレート３０との対向面側に配設される電子源素子１０ａや配線、フェースプレート３０におけるリヤプレート２０との対向面側に配設されるアノード電極９や蛍光物質３２、ブラックストライプ３３の図示を省略してある。
【００４０】
その後、フェースプレート３０とリヤプレート２０とフレーム４０とで構成された表示パネル内にゲッタ材を投入して真空排気を行い、排気管７０を封じ切ってからゲッタ材を活性化することにより、フェースプレート３０とリヤプレート２０とフレーム４０とで囲まれた空間を真空に保持する。
【００４１】
上述の表示パネルの製造方法によれば、上記一表面側に多数の電子源素子１０ａを配設したリヤプレート２０と表示領域３１に蛍光物質３２を設けたフェースプレート３０とをフレーム４０を挟んで一体化する前に、電子源素子１０ａに加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程Ｓ３を備えているので、バーンイン試験工程Ｓ３において、初期不良の原因となる電子源素子１０ａが配設されたリヤプレート２０を不良品として取り除いてから、バーンイン試験で良品と判定したリヤプレート２０とフェースプレート３０とをフレーム４０を挟んで一体化されることになり、表示パネルの良品率が向上するとともに、フェースプレート３０が無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができる。また、リヤプレート２０とフェースプレート３０とをフレーム４０を挟んで一体化する前にバーンイン試験を行うことにより、バーンイン試験が蛍光物質３２などへ与える影響を考慮する必要がなくて高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できるという利点がある。
【００４２】
ところで、本実施形態におけるバーンイン試験工程Ｓ３では、例えば、複数の電子源素子１０ａを有する電子源が形成されたリヤプレート２０を真空チャンバ内に配置して、電子源素子１０ａへ通常の動作条件よりも過酷な条件の加速ストレスを与えるようにすればよい。このように真空チャンバ内に配置された電子源素子１０ａに加速ストレスを与えた場合には、真空チャンバ内の排気速度が速いので、通常の動作条件よりも高い温度や高い動作電流や高い動作電圧で電子源素子１０ａを動作させる加速ストレスを与えることにより電子源素子１０ａに吸着していた水分などのガスが放出されても高い真空度を維持することができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが電子源素子１０ａから放射された電子によってイオン化されて電子源素子１０ａがイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【００４３】
ここにおいて、バーンイン試験工程Ｓ３で、電子源素子１０ａを加熱することで加速ストレスを与えた場合には、局所的な発熱により不良を短時間で発生させることができ、熱ストレスで顕在化する不良品をバーンイン試験工程で取り除くことができる。また、バーンイン試験工程Ｓ３で、電子源素子１０ａの基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるようにすれば、電圧ストレス（電圧集中）で顕在化する不良品をバーンイン試験工程Ｓ３で取り除くことができ、電子源素子１０ａの基本動作電流よりも高い電流を流すことで加速ストレスを与えるようにすれば、電流ストレス（電流集中）で顕在化する不良品をバーンイン試験工程Ｓ３で取り除くことができる。ただし、このような高い電圧や高い電流により加速ストレスを与えて試験を行う場合、通常の消費電力よりも大きな電力を消費するので、ジュール熱による発熱により電子源全体または一部が通常の動作状態での温度よりも高温となり、不良でない部位が高い温度の影響で故障してしまうという問題が起こる恐れがある。そこで、このような問題の発生を防止するために、電子源素子１０ａの温度が許容温度を超えない（電子源素子１０ａが適当な温度に保たれる）ようにリヤプレート２０を通して電子源素子１０ａを適宜冷却しながら加速ストレスを与えれば、リヤプレート２０に電子源素子１０ａが多数配設されている場合に、ジュール熱に起因して正常な電子源素子１０ａが故障するのを防止することができる。なお、電子源素子１０ａを冷却する際の温度はジュール熱に応じて適宜設定すればよい。
【００４４】
ところで、上述のようにバーンイン試験工程Ｓ３において真空チャンバ内で加速ストレスを与えるようにしても、試験条件（加速ストレスの条件）によってはプラズマの発生が問題となる場合がある。このような問題を解決するには、バーンイン試験工程において、電子源素子１０ａに逆バイアス電圧（一定電圧でもよいし、パルス電圧でもよい）を印加することで加速ストレスを与えるようにすればよく、このような加速ストレスを与えることで、電子源素子１０ａにはダイオード電流が流れるもののエミッション電流は流れないので、電子源素子１０ａから電子を放射させることなくバーンイン試験を行うことができる。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが電子源素子１０ａから放射された電子によってイオン化されてプラズマが発生して電子源素子１０ａがイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。なお、電子源素子１０ａとして突起物への電界集中を利用した所謂スピント型の電子源素子を採用している場合には、このバーンイン試験工程においてゲート電極とエミッタ電極との間の間のキャパシタンスにより電荷の充放電が行われる。また、バーンイン試験工程として上述のようには電子源素子１０ａに逆バイアス電圧（一定電圧でもよいし、パルス電圧でもよい）を印加することで加速ストレスを与えるような場合、本実施形態における電子源素子１０ａでは真空中での電界集中を利用していないので、電子源素子１０ａの動作時の真空度よりも低い真空度あるいは大気圧条件で行うことが可能であり、バーンイン試験工程Ｓ３を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができる。
【００４５】
以上説明したバーンイン試験を行う際、各画素に対応する複数の電子源素子１０ａまたは全ての電子源素子１０ａを同時に駆動することにより、１個ずつ駆動する場合に比べて短時間でバーンイン試験を完了させることができる。
【００４６】
なお、本実施形態では、電子源素子１０ａとして、図７に示した構造のものを採用しており、ドリフト部６ａが電子の通過する電子通過層を構成しているが、電子源素子１０ａとしては、スピント（Ｓｐｉｎｄｔ）型の電子源素子や、表面電極と下部電極との間に電子通過層として絶縁体層を介在させたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型の電子源素子や、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層が半導体層により形成されたＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の電子源素子など種々の構造のものが採用可能である。ここに、バーンイン試験における加速ストレスの条件は、電子源素子の電子放出原理や駆動条件の仕様値などに応じて適宜設定すればよく、加速ストレスの条件を適宜設定することで、短時間且つ低コストのバーンイン試験を高い再現性で実現できる。
【００４７】
【発明の効果】
請求項１の発明は、電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、電子源素子に加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程を備えるので、バーンイン試験工程において初期不良の原因となる電子源素子が配設された不良品を取り除いてから、リヤプレートとフェースプレートとを一体化することになり、表示パネルの良品率が向上するとともに、フェースプレートが無駄に消費されることを防止することができ、表示パネルの低コスト化を図ることができるという効果がある。また、リヤプレートとフェースプレートとを一体化する前にバーンイン試験を行うことにより、高ストレス条件での試験が可能になり、バーンイン試験工程を短時間化できるという利点がある。
【００４８】
請求項２の発明は、請求項１の発明において、前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えるので、前記電子源素子に吸着していた水分などのガスが放出されても高い真空度を維持することができるという効果がある。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【００４９】
請求項３の発明は、請求項１または請求項２の発明において、前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えるので、局所的な発熱による不良を短時間で発生させることができ、熱ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【００５０】
請求項４の発明は、請求項１ないし請求項３の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えるので、電圧ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【００５１】
請求項５の発明は、請求項１ないし請求項４の発明において、前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えるので、電流ストレスで顕在化する不良品を前記バーンイン試験工程で取り除くことができるという効果がある。
【００５２】
請求項６の発明は、請求項４または請求項５の発明において、前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えるので、前記リヤプレートに前記電子源素子が多数配設されている場合に、ジュール熱に起因して正常なものが故障するのを防止することができるという効果がある。
【００５３】
請求項７の発明は、請求項１ないし請求項３の発明において、前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えるので、前記電子源素子から電子を放射させることなく前記バーンイン試験を行うことができるという効果がある。したがって、真空度が低くて残留ガスが存在するような場合に残留ガスが前記電子源素子から放射された電子によってイオン化されて前記電子源素子がイオン衝撃によるダメージを受けてしまうという問題が発生するのを防止することができる。
【００５４】
請求項８の発明は、請求項７の発明において、前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うので、前記バーンイン試験工程を短時間で且つ安価な設備で容易に行うことができて、スループットの向上を図れ、結果的に低コスト化を図ることができるという効果がある。
【００５５】
請求項９の発明は、請求項７または請求項８の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【００５６】
請求項１０の発明は、請求項７または請求項８の発明において、前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【００５７】
請求項１１の発明は、請求項７または請求項８の発明において、下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなるので、前記逆バイアス電圧の印加時に順バイアス電圧印加時と同程度の電流が流れるから、比較的短時間で前記バーンイン試験を終えることが可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態における表示パネルの製造方法の説明図である。
【図２】同上における表示パネルの製造方法を説明するための主要工程平面図である。
【図３】同上における表示パネルの製造方法を説明するための主要工程断面図である。
【図４】同上における表示パネルの一部破断した概略斜視図である。
【図５】同上における表示パネルの一部破断した概略斜視図である。
【図６】同上における表示パネルに用いるフレームの平面図である。
【図７】同上における表示パネルに用いる電子源素子の動作説明図である。
【図８】同上における表示パネルに用いる電子源素子の動作説明図である。
【図９】従来例における表示パネルの製造方法の説明図である。
【符号の説明】
９アノード電極
１０ａ電子源素子
２０リヤプレート
３０フェースプレート
３２蛍光物質
３３ブラックストライプ
４１補強用スペーサ

Claims

電子線を放射させる電子源素子が一表面側に配設されたリヤプレートと、リヤプレートに対向配置され電子源素子から放射される電子線により発光する蛍光物質が表示領域に設けられたフェースプレートとを備え、リヤプレートとフェースプレートとの間の空間が真空に保たれる表示パネルの製造方法であって、一表面側に電子源素子を配設したリヤプレートと表示領域に蛍光物質を設けたフェースプレートとを一体化する前に、電子源素子に加速ストレスを与えるバーンイン試験を行って不良品を取り除くバーンイン試験工程を備えることを特徴とする表示パネルの製造方法。
前記バーンイン試験工程では、前記電子源素子を真空チャンバ内に配置して前記電子源素子へ加速ストレスを与えることを特徴とする請求項１記載の表示パネルの製造方法。
前記バーンイン試験工程では、前記電子源素子を加熱することで加速ストレスを与えることを特徴とする請求項１または請求項２記載の表示パネルの製造方法。
前記バーンイン試験工程では、前記電子源素子の基本動作電圧よりも高い電圧を印加することで加速ストレスを与えることを特徴とする請求項１ないし請求項３のいずれかに記載の表示パネルの製造方法。
前記バーンイン試験工程では、前記電子源素子の基本動作電流よりも高い電流を流すことで加速ストレスを与えることを特徴とする請求項１ないし請求項４のいずれかに記載の表示パネルの製造方法。
前記バーンイン試験工程では、前記リヤプレートを冷却しながら加速ストレスを与えることを特徴とする請求項４または請求項５記載の表示パネルの製造方法。
前記バーンイン試験工程では、前記電子源素子に逆バイアス電圧を印加することで加速ストレスを与えることを特徴とする請求項１ないし請求項３のいずれかに記載の表示パネルの製造方法。
前記バーンイン試験工程は、前記電子源素子の動作時の真空度よりも低い真空度あるいは大気圧条件で行うことを特徴とする請求項７記載の表示パネルの製造方法。
前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有することを特徴とする請求項７または請求項８記載の表示パネルの製造方法。
前記電子源素子は、下部電極、表面電極、および下部電極と表面電極との間に介在する電子通過層とを備え、電子通過層は、絶縁体層よりなることを特徴とする請求項７または請求項８記載の表示パネルの製造方法。
下部電極、表面電極、および下部電極と表面電極との間に配設された電子通過層と、電子通過層と下部電極との間に介在する半導体層とを備え、電子通過層は、絶縁体層よりなることを特徴とする請求項７または請求項８記載の表示パネルの製造方法。