JP2003197089A - 電界放射型電子源 - Google Patents

電界放射型電子源

Info

Publication number
JP2003197089A
JP2003197089A JP2001392226A JP2001392226A JP2003197089A JP 2003197089 A JP2003197089 A JP 2003197089A JP 2001392226 A JP2001392226 A JP 2001392226A JP 2001392226 A JP2001392226 A JP 2001392226A JP 2003197089 A JP2003197089 A JP 2003197089A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode
electric field
strong electric
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001392226A
Other languages
English (en)
Inventor
Yoshifumi Watabe
祥文 渡部
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Yoshiaki Honda
由明 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001392226A priority Critical patent/JP2003197089A/ja
Publication of JP2003197089A publication Critical patent/JP2003197089A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】強電界ドリフト層の局所的な劣化の進行や表面
電極から局所的に過剰な電子が放出されることを抑制で
きる電界放射型電子源を提供する。 【解決手段】絶縁性基板11上に列設された複数本の下
部電極12と、下部電極12にそれぞれ重なる形で形成
された複数の多結晶シリコン層3と、多結晶シリコン層
3にそれぞれ重なる形で形成された酸化した多孔質多結
晶シリコン層よりなる複数の強電界ドリフト層6と、隣
り合う強電界ドリフト層6間を埋める多結晶シリコン層
よりなる分離層16と、強電界ドリフト層6および分離
層16の上で強電界ドリフト層6および分離層16に跨
って下部電極12に交差する方向に列設された複数本の
表面電極7とを備える。下部電極12と強電界ドリフト
層6との間において下部電極12上に形成され表面電極
7に対応する部位が開口された絶縁層13を備える。絶
縁層13が電子注入領域限定手段を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。
【0002】
【従来の技術】従来から、下部電極と、下部電極に対向
する導電性薄膜よりなる表面電極と、下部電極と表面電
極との間に介在する酸化した多孔質多結晶シリコン層よ
りなる強電界ドリフト層とを備えた電界放射型電子源が
提案されているこの種の電界放射型電子源は、例えば、
図9に示すように導電性基板としてのn形シリコン基板
1の主表面(一表面)側に酸化した多孔質多結晶シリコ
ン層よりなる強電界ドリフト層6が形成され、強電界ド
リフト層6上に金属薄膜(例えば、金薄膜)よりなる表
面電極7が形成されている。また、n形シリコン基板1
の裏面にはオーミック電極2が形成されており、n形シ
リコン基板1とオーミック電極2とで下部電極12を構
成している。なお、図9に示す例では、n形シリコン基
板1と強電界ドリフト層6との間にノンドープの多結晶
シリコン層3を介在させてあるが、多結晶シリコン層3
を介在させずにn形シリコン基板1の主表面上に強電界
ドリフト層6を形成した構成も提案されている。
【0003】図9に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が下部電極
12に対して高電位側となるように表面電極7と下部電
極12との間に直流電圧Vpsを印加するとともに、コレ
クタ電極21が表面電極7に対して高電位側となるよう
にコレクタ電極21と表面電極7との間に直流電圧Vc
を印加する。各直流電圧Vps,Vcを適宜に設定すれ
ば、下部電極12から注入された電子が強電界ドリフト
層6をドリフトし表面電極7を通して放出される(図9
中の一点鎖線は表面電極7を通して放出された電子e-
の流れを示す)。なお、表面電極7の厚さは10〜15
nm程度に設定されている。
【0004】上述の強電界ドリフト層6は、下部電極1
2上にノンドープの多結晶シリコン層を形成した後に、
該多結晶シリコン層を陽極酸化処理にて多孔質化し、多
孔質多結晶シリコン層を急速熱酸化法によって例えば9
00℃の温度で急速熱酸化することにより形成されてお
り、図10に示すように、少なくとも、n形シリコン基
板1の主表面側(つまり、下部電極12における表面電
極7側)に列設された柱状の多結晶シリコンのグレイン
51と、グレイン51の表面に形成された薄いシリコン
酸化膜52と、グレイン51間に介在する多数のナノメ
ータオーダのシリコン微結晶63と、各シリコン微結晶
63の表面に形成され当該シリコン微結晶63の結晶粒
径よりも小さな膜厚の絶縁膜である多数のシリコン酸化
膜64とから構成されると考えられる。要するに、強電
界ドリフト層6は、多結晶シリコン層の各グレインの表
面が多孔質化し各グレインの中心部分では結晶状態が維
持されている。なお、各グレイン51は、下部電極12
の厚み方向に延びている。
【0005】したがって、上述の電界放射型電子源1
0’では、次のようなモデルで電子放出が起こると考え
られる。すなわち、表面電極7と下部電極12との間に
表面電極7を高電位側として直流電圧Vpsを印加すると
ともに、コレクタ電極21と表面電極7との間にコレク
タ電極21を高電位側として直流電圧Vcを印加するこ
とにより、直流電圧Vpsが所定値(臨界値)に達する
と、下部電極12から強電界ドリフト層6へ熱的励起に
より電子e-が注入される。一方、強電界ドリフト層6
に印加された電界の大部分はシリコン酸化膜64にかか
るから、注入された電子e-はシリコン酸化膜64にか
かっている強電界により加速され、強電界ドリフト層6
におけるグレイン51の間の領域を表面に向かって図1
0中の矢印の向き(図10における上向き)へドリフト
し、表面電極7をトンネルし真空中に放出される。しか
して、強電界ドリフト層6では下部電極12から注入さ
れた電子がシリコン微結晶63でほとんど散乱されるこ
となくシリコン酸化膜64にかかっている電界で加速さ
れてドリフトし、表面電極7を通して放出され(弾道型
電子放出現象)、強電界ドリフト層6で発生した熱がグ
レイン51を通して放熱されるから、電子放出時にポッ
ピング現象が発生せず、安定して電子を放出することが
できる。なお、強電界ドリフト層6の表面に到達した電
子はホットエレクトロンであると考えられ、表面電極7
を容易にトンネルし真空中に放出される。
【0006】ところで、上述の電界放射型電子源10’
では、n形シリコン基板1とオーミック電極2とで下部
電極12を構成しているが、図11に示すように、例え
ばガラス基板よりなる絶縁性基板11の一表面上に金属
材料よりなる下部電極12を形成した電界放射型電子源
10”も提案されている。ここに、上述の図9に示した
電界放射型電子源10’と同様の構成要素には同一の符
号を付して説明を省略する。
【0007】図11に示す構成の電界放射型電子源1
0”から電子を放出させるには、表面電極7に対向配置
されたコレクタ電極21を設け、表面電極7とコレクタ
電極21との間を真空とした状態で、表面電極7が下部
電極12に対して高電位側となるように表面電極7と下
部電極12との間に直流電圧Vpsを印加するとともに、
コレクタ電極21が表面電極7に対して高電位側となる
ようにコレクタ電極21と表面電極7との間に直流電圧
Vcを印加する。各直流電圧Vps,Vcを適宜に設定す
れば、下部電極12から注入された電子が強電界ドリフ
ト層6をドリフトし表面電極7を通して放出される(図
11中の一点鎖線は表面電極7を通して放出された電子
-の流れを示す)。なお、強電界ドリフト層6の表面
に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0008】上述の各電界放射型電子源10’,10”
では、表面電極7と下部電極12との間に流れる電流を
ダイオード電流Ipsと呼び、コレクタ電極21と表面電
極7との間に流れる電流をエミッション電流(放出電子
電流)Ieと呼ぶことにすれば(図9および図11参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率
(=(Ie/Ips)×100〔%〕)が高くなる。な
お、上述の電界放射型電子源10’,10”では、表面
電極7と下部電極12との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができ、直流電圧Vpsが大きいほどエミッション電流
Ieが大きくなる。
【0009】また、図11に示した電界放射型電子源1
0”をディスプレイの電子源とし応用する場合には、例
えば図12に示す構成を採用すればよい。
【0010】図12に示すディスプレイは、電界放射型
電子源10に対向して平板状のガラス基板よりなるフェ
ースプレート30が配置され、フェースプレート30に
おける電界放射型電子源10との対向面には透明な導電
膜(例えば、ITO膜)よりなるコレクタ電極(以下、
アノード電極と称す)21が形成されている。また、ア
ノード電極21における電界放射型電子源10との対向
面には、画素ごとに形成された蛍光物質と蛍光物質間に
形成された黒色材料からなるブラックストライプとが設
けられている。ここに、蛍光物質はアノード電極21に
おける電界放射型電子源10との対向面に塗布されてお
り、電界放射型電子源10から放射される電子線によっ
て可視光を発光する。なお、蛍光物質には電界放射型電
子源10から放射されアノード電極21に印加された電
圧によって加速された高エネルギの電子が衝突するよう
になっており、蛍光物質としてはR(赤色),G(緑
色),B(青色)の各発光色のものを用いている。ま
た、フェースプレート30は図示しない矩形枠状のフレ
ームによって電界放射型電子源10と離間させてあり、
フェースプレート30と電界放射型電子源10との間に
形成される気密空間を真空にしてある。
【0011】図12に示した電界放射型電子源10は、
ガラス基板よりなる絶縁性基板11と、絶縁性基板11
の一表面上に列設された複数の下部電極12と、下部電
極12にそれぞれ重なる形で形成された複数の多結晶シ
リコン層3と、多結晶シリコン層3にそれぞれ重なる形
で形成された酸化した多孔質多結晶シリコン層よりなる
複数の強電界ドリフト層6と、隣り合う強電界ドリフト
層6間を埋める多結晶シリコン層よりなる分離層16
と、強電界ドリフト層6および分離層16の上で強電界
ドリフト層6および分離層16に跨って下部電極12に
交差する方向に列設された複数の表面電極7とを備えて
いる。
【0012】この電界放射型電子源10では、絶縁性基
板11の一表面上に列設された複数の下部電極12と、
下部電極12に交差する方向に列設された複数の表面電
極7との交点に相当する部位に強電界ドリフト層6の一
部が挟まれているから、表面電極7と下部電極12との
組を適宜選択して選択した組間に電圧を印加することに
より、強電界ドリフト層6において選択された表面電極
7と下部電極12との交点に相当する部位に強電界が作
用して電子が放出される。つまり、複数の表面電極7の
群と複数の下部電極12の群とからなるマトリクス(格
子)の格子点に、下部電極12と、下部電極12上の多
結晶シリコン層3と、多結晶シリコン層3上の強電界ド
リフト層6と、強電界ドリフト層6上の表面電極7とか
らなる電子源素子10aを配置したことに相当し、電圧
を印加する表面電極7と下部電極12との組を選択する
ことによって所望の電子源素子10aから電子を放出さ
せることが可能になる。なお、上述の記載から分かるよ
うに、電子源素子10aは画素ごとに設けられることに
なる。
【0013】
【発明が解決しようとする課題】ところで、図12に示
した電界放射型電子源10のように下部電極12、多結
晶シリコン層3、強電界ドリフト層6、および表面電極
7がパターニングされたものでは、上述のように電圧を
印加する表面電極7と下部電極12との組を選択するこ
とによって所望の電子源素子10aから電子を放出させ
ることが可能になる。
【0014】しかしながら、上述の電界放射型電子源1
0では、図12および図13に示すように、下部電極1
2、多結晶シリコン層3、および強電界ドリフト層6が
表面電極7と交差しており、選択した表面電極7と下部
電極12との間に表面電極7を高電位側として電圧を印
加することにより強電界ドリフト層6にかかる電界によ
って、強電界ドリフト層6には選択した下部電極12の
うち表面電極7に重なる領域よりも広い領域から電子が
注入され、選択した下部電極12のうち表面電極7に重
なる領域の外側の領域から注入された電子が表面電極7
の幅方向(図13における左右方向)の両端部に集中し
てしまう。このため、強電界ドリフト層6は表面電極7
の幅方向の両端部近傍を流れる電流の電流密度が表面電
極7の幅方向の中央部近傍を流れる電流の電流密度に比
べて大きくなり、強電界ドリフト層6の劣化が局所的に
進行してしまうという不具合があった。
【0015】また、表面電極7においても幅方向の両端
部での電流密度が中央部に比べて大きくなるので、両端
部から放出される放出電子量が中央部に比べて多くな
り、画素の輝度も表面電極7の幅方向の両端部に対応す
る部位が大きくなってしまい、画素内で輝度むらを生じ
てしまうという不具合があった。
【0016】本発明は上記事由に鑑みて為されたもので
あり、その目的は、強電界ドリフト層の局所的な劣化の
進行や表面電極から局所的に過剰な電子が放出されるこ
とを抑制できる電界放射型電子源を提供することにあ
る。
【0017】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、下部電極と、下部電極の一表面
側に形成された強電界ドリフト層と、強電界ドリフト層
上に形成された表面電極とを備え、表面電極と下部電極
との間に表面電極を高電位側として電圧を印加すること
により下部電極から注入された電子が強電界ドリフト層
をドリフトし表面電極を通して放出される電界放射型電
子源であって、強電界ドリフト層において電子の注入さ
れる電子注入領域を表面電極に対応するように限定する
電子注入領域限定手段が設けられてなることを特徴とす
るものであり、電子注入領域限定手段によって、強電界
ドリフト層において電子の注入される電子注入領域が表
面電極に対応するように限定されるので、下部電極にお
いて表面電極に重ならない領域から強電界ドリフト層へ
電子が注入されるのを防止することができるから、強電
界ドリフト層において表面電極に対応する部位での電流
密度の均一性を高めることができ、強電界ドリフト層の
局所的な劣化の進行や表面電極から局所的に過剰な電子
が放出されることを抑制できる。
【0018】請求項2の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極と前記
強電界ドリフト層との間において前記下部電極の前記一
表面上に形成され前記表面電極に対応する部位が開口さ
れた絶縁層からなるので、前記下部電極のパターンを変
更することなく前記下部電極において前記表面電極に重
ならない領域から前記強電界ドリフト層へ電子が注入さ
れるのを防止することができる。
【0019】請求項3の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極の前記
一表面上であって前記表面電極に対応する部位を除いた
部位に形成された絶縁層からなるので、前記下部電極の
パターンを変更することなく前記下部電極において前記
表面電極に重ならない領域から前記強電界ドリフト層へ
電子が注入されるのを防止することができる。
【0020】請求項4の発明は、請求項1の発明におい
て、前記強電界ドリフト層は、前記表面電極に対応する
部位を除いた領域に前記下部電極を露出させる切欠部が
形成され、前記電子注入領域限定手段は、前記切欠部よ
りなるので、前記下部電極のパターンを変更することな
く前記下部電極において前記表面電極に重ならない領域
から前記強電界ドリフト層へ電子が注入されるのを防止
することができる。
【0021】請求項5の発明は、請求項4の発明におい
て、前記電子注入領域限定手段は、前記切欠部の内面を
被覆する絶縁層を備えるので、リーク電流を低減するこ
とができる。
【0022】請求項6の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極に電気
的に接続された配線を備え、前記下部電極を前記表面電
極に対応する形状に形成してなるので、前記下部電極上
に電子注入領域を限定するための構造を設ける必要がな
い。
【0023】請求項7の発明は、請求項6の発明におい
て、前記配線の厚さ寸法を前記下部電極の厚さ寸法に比
べて大きく設定してなるので、前記配線の抵抗を小さく
することができ、前記配線での電圧降下を少なくできる
から、低消費電力化を図れる。また、1つの配線に複数
の下部電極が接続されているような場合に、当該配線に
接続された複数の下部電極それぞれに対応した複数の表
面電極について放出電子量のばらつきを少なくすること
ができる。
【0024】請求項8の発明は、請求項1ないし請求項
7の発明において、前記強電界ドリフト層は、酸化若し
くは窒化若しくは酸窒化した多孔質多結晶シリコン層よ
りなり、少なくとも、前記下部電極の厚み方向に延びた
柱状の複数本のグレインと、グレイン間に介在するナノ
メータオーダの多数のシリコン微結晶と、各シリコン微
結晶それぞれの表面に形成されたシリコン体微結晶の結
晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記
強電界ドリフト層に印加された電界の大部分が絶縁膜に
集中的にかかり、前記下部電極から前記強電界ドリフト
層に注入された電子が絶縁膜にかかっている強電界によ
り加速され前記表面電極へ向かってドリフトするから、
電子放出効率を向上させることができ、しかも、前記電
子源素子で発生した熱がグレインを通して放熱されるか
ら、電子放出時にポッピング現象が発生せず電子を安定
して放出することができる。また、前記表面電極を通し
て放出される電子線の放出方向が前記表面電極の法線方
向に揃いやすいから、例えばディスプレイの電子源とし
て応用する場合に、複雑なシャドウマスクや電子収束レ
ンズを設ける必要がなく、ディスプレイの薄型化を図れ
る。
【0025】
【発明の実施の形態】(実施形態1)本実施形態の電界
放射型電子源10の基本構成は図12および図13に示
した従来構成と略同じであって、図1および図2に示す
ように、絶縁性基板(例えば、絶縁性を有するガラス基
板、絶縁性を有するセラミック基板など)11の一表面
上に列設された複数本の下部電極12と、各下部電極1
2にそれぞれ重なる形で形成された複数の多結晶シリコ
ン層3と、各多結晶シリコン層3にそれぞれ重なる形で
形成された酸化した多孔質多結晶シリコン層よりなる複
数の強電界ドリフト層6と、隣り合う強電界ドリフト層
6間を埋める多結晶シリコン層よりなる分離層16と、
強電界ドリフト層6および分離層16の上で強電界ドリ
フト層6および分離層16に跨って下部電極12に交差
(直交)する方向に列設された複数本の表面電極7とを
備えている。また、本実施形態の電界放射型電子源10
は、下部電極12と強電界ドリフト層6との間において
下部電極12の一表面上に形成され表面電極7に対応す
る部位が開口された絶縁層13を備えている。
【0026】本実施形態の電界放射型電子源10では、
上記従来構成と同様に、絶縁性基板11の一表面上に列
設された複数本の下部電極12と、下部電極12に交差
する方向に列設された複数本の表面電極7との交点に相
当する部位に強電界ドリフト層6の一部が挟まれている
から、表面電極7と下部電極12との組を適宜選択して
選択した組間に電圧を印加することにより、強電界ドリ
フト層6において選択された表面電極7と下部電極12
との交点に相当する部位に強電界が作用して電子が放出
される。つまり、複数本の表面電極7の群と複数本の下
部電極12の群とからなるマトリクス(格子)の格子点
に、下部電極12と、下部電極12上の多結晶シリコン
層3と、多結晶シリコン層3上の強電界ドリフト層6
と、強電界ドリフト層6上の表面電極7とからなる電子
源素子10aを配置したことに相当し、電圧を印加する
表面電極7と下部電極12との組を選択することによっ
て所望の電子源素子10aから電子を放出させることが
可能になる。ここにおいて、各下部電極12は、短冊状
に形成され、長手方向の両端部上にそれぞれパッド28
が形成されている。また、各表面電極7も、短冊状に形
成され、長手方向の両端部から延長された部位上にそれ
ぞれパッド27が形成されている。なお、上述の記載か
ら分かるように、電子源素子10aは画素ごとに設けら
れることになる。
【0027】下部電極2は、例えば、Cr,W,Ti,
Al,Cu,Au,Pt,Moなどの金属あるいはこれ
らの合金や、不純物をドーピングした多結晶シリコンな
どにより形成すればよい。
【0028】また、表面電極7は、例えば、Au,P
t,Crなどの仕事関数が小さく耐酸化性が高くて化学
的に安定な金属からなる金属膜あるいはこれらの金属膜
の積層膜により形成すればよい。
【0029】また、強電界ドリフト層6は、下部電極1
2および絶縁層13が形成された絶縁性基板11の上記
一表面側の全面にノンドープの多結晶シリコン層を堆積
させた後に、当該多結晶シリコン層のうち強電界ドリフ
ト層6に対応した部位を陽極酸化処理にて多孔質化し
(以下、この多孔質化された部分を多孔質多結晶シリコ
ン層と称す)、多孔質多結晶シリコン層を例えば急速加
熱法或いは電気化学的な方法によって酸化することによ
り形成されている。なお、本実施形態では、下部電極1
2の厚さ寸法を200nm、多結晶シリコン層3の厚さ
寸法を0.5μm、強電界ドリフト層6の厚さ寸法を
1.0μm、表面電極7の厚さ寸法を15nmにそれぞ
れ設定してあるが、これらの数値はそれぞれ一例であっ
て特に限定するものではない。
【0030】本実施形態では、強電界ドリフト層6の形
成にあたって、上述のノンドープの多結晶シリコン層を
表面から深さ方向に多孔質化し下部電極12および絶縁
層13に達しないように途中で陽極酸化処理を停止して
いるので、強電界ドリフト層6と下部電極12との間に
多結晶シリコン層3が介在しているが、上述のノンドー
プの多結晶シリコン層を表面から深さ方向において下部
電極12に達するまで多孔質化することで多結晶シリコ
ン層3を介在させずに下部電極12上および絶縁層13
上に跨って強電界ドリフト層6を形成してもよい。
【0031】本実施形態の電界放射型電子源10の動作
は図12に示した従来構成の動作と略同じであって、表
面電極7を真空中に配置するとともに対向配置されるフ
ェースプレート30にアノード電極21を設け、選択し
た表面電極7を下部電極12に対して正極として直流電
圧Vpsを印加するとともに、アノード電極21を表面電
極7に対して正極として直流電圧Vcを印加することに
よって、強電界ドリフト層6に作用する電界により下部
電極12から強電界ドリフト層6へ注入された電子が強
電界ドリフト層6をドリフトし表面電極7を通して放出
される。なお、強電界ドリフト層6は、上述の図10と
同様の構成を有していると考えられる。すなわち、強電
界ドリフト層6は、少なくとも、絶縁性基板11の一表
面側(つまり、下部電極12における表面電極7側)に
列設された柱状の多結晶シリコンのグレイン51と、グ
レイン51の表面に形成された薄いシリコン酸化膜52
と、グレイン51間に介在する多数のナノメータオーダ
のシリコン微結晶63と、各シリコン微結晶63の表面
に形成され当該シリコン微結晶63の結晶粒径よりも小
さな膜厚の絶縁膜である多数のシリコン酸化膜64とか
ら構成されると考えられる。要するに、強電界ドリフト
層6は、多結晶シリコン層の各グレインの表面が多孔質
化し各グレインの中心部分では結晶状態が維持されてい
る。なお、各グレイン51は、下部電極12の厚み方向
に延びている。
【0032】したがって、本実施形態の電界放射型電子
源10では、次のようなモデルで電子放出が起こると考
えられる。すなわち、表面電極7と下部電極12との間
に表面電極7を高電位側として直流電圧Vpsを印加する
とともに、アノード電極21(図12参照)と表面電極
7との間にアノード電極21を高電位側として直流電圧
Vcを印加することにより、直流電圧Vpsが所定値(臨
界値)に達すると、下部電極12から強電界ドリフト層
6へ熱的励起により電子e-が注入される。一方、強電
界ドリフト層6に印加された電界の大部分はシリコン酸
化膜64にかかるから、注入された電子e-はシリコン
酸化膜64にかかっている強電界により加速され、強電
界ドリフト層6におけるグレイン51の間の領域を表面
に向かって図10中の矢印の向き(図10における上向
き)へドリフトし、表面電極7をトンネルし真空中に放
出される。しかして、強電界ドリフト層6では下部電極
12から注入された電子がシリコン微結晶63でほとん
ど散乱されることなくシリコン酸化膜64にかかってい
る電界で加速されてドリフトし、表面電極7を通して放
出され(弾道型電子放出現象)、強電界ドリフト層6で
発生した熱がグレイン51を通して放熱されるから、電
子放出時にポッピング現象が発生せず、安定して電子を
放出することができる。強電界ドリフト層6の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極7を容易にトンネルし真空中に放出される。ま
た、表面電極7を通して放出される電子線の放出方向が
表面電極7の法線方向に揃いやすいので、複雑なシャド
ウマスクや電子収束レンズを設ける必要がなく、ディス
プレイの薄型化を図れるという利点がある。
【0033】なお、本実施形態では、強電界ドリフト層
6を酸化した多孔質多結晶シリコン層により構成してい
るが、強電界ドリフト層6を窒化若しくは酸窒化した多
孔質多結晶シリコン層により構成してもよいし、また、
その他の酸化若しくは窒化若しくは酸窒化した多孔質半
導体層により構成してもよい。ここに、強電界ドリフト
層6を窒化した多孔質多結晶シリコン層とした場合には
図10にて説明した各シリコン酸化膜52,64がいず
れもシリコン窒化膜となり、強電界ドリフト層6を酸窒
化した多孔質多結晶シリコン層とした場合には各シリコ
ン酸化膜52,64がいずれもシリコン酸窒化膜とな
る。
【0034】ところで、本実施形態の電界放射型電子源
10においては、上述のように、下部電極12と強電界
ドリフト層6との間において下部電極12の一表面上に
形成され表面電極7に対応する部位が開口された絶縁層
13を備えている点に特徴がある。つまり、本実施形態
では、下部電極12において表面電極7と重ならない部
位上にシリコン酸化膜よりなる絶縁層13が設けられて
いる点に特徴がある。ここにおいて、絶縁層13は、下
部電極12において表面電極7に重ならない領域(つま
り、下部電極7において表面電極7に重なる領域の外側
の領域)から強電界ドリフト層6へ電子が注入されるの
を抑制するために設けてある。言い換えれば、絶縁層1
3は、強電界ドリフト層6において電子が注入される電
子注入領域を表面電極7の幅方向(図2の左右方向)の
寸法に合わせて限定する機能を有するようにパターニン
グされている。
【0035】なお、本実施形態では、絶縁層13をシリ
コン酸化膜により構成しているが、シリコン酸化膜に限
らず、例えばシリコン窒化膜により構成してもよい。ま
た、本実施形態では、絶縁層13が、強電界ドリフト層
6において電子の注入される電子注入領域を表面電極7
に対応するように限定する電子注入領域限定手段を構成
している。ここに、絶縁層13の厚さ寸法は、表面電極
7と下部電極2との間に電圧が印加された時に電子がト
ンネルしない程度の寸法に設定すればよく、多結晶シリ
コン層3の厚さ寸法と強電界ドリフト層6の厚さ寸法と
を合計した寸法に比べて比較的小さく設定することがで
き、絶縁層13の厚さ寸法を小さくする程、多結晶シリ
コン層3、強電界ドリフト層6、表面電極7の平坦性を
向上させることができ、表面電極7の断線をより確実に
防止することができる。
【0036】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6において電子の注入され
る電子注入領域を表面電極7に対応するように限定する
電子注入領域限定手段たる絶縁層13が設けられている
ので、絶縁層13によって、強電界ドリフト層6におい
て電子の注入される電子注入領域が表面電極7に対応す
るように限定されることになり、下部電極12において
表面電極7に重ならない領域から強電界ドリフト層6へ
電子が注入されるのを防止することができるから、強電
界ドリフト層6において表面電極7に対応する部位での
電流密度の均一性を高めることができ、強電界ドリフト
層6の局所的な劣化の進行や表面電極7から局所的に過
剰な電子が放出されることを抑制できる。ここにおい
て、本実施形態では、上述のように下部電極12と強電
界ドリフト層6との間において下部電極12の一表面上
に形成され表面電極7に対応する部位が開口された絶縁
層13が電子注入領域限定手段を構成しているので、下
部電極12のパターンを変更することなく下部電極12
において表面電極7に重ならない領域から強電界ドリフ
ト層6へ電子が注入されるのを防止することができる。
【0037】(実施形態2)本実施形態の電界放射型電
子源10の基本構成は図1および図2に示した実施形態
1と略同じであって、図3に示すように、下部電極12
において表面電極7に対応する部位を除いた部位上にシ
リコン酸化膜よりなる絶縁層14が形成している点に特
徴がある。すなわち、本実施形態では、下部電極12の
長手方向において絶縁層14と強電界ドリフト層6およ
び多結晶シリコン層3とが交互に形成され、下部電極1
2に交差する表面電極7は絶縁層14上に跨らないよう
に強電界ドリフト層6上に形成されている。本実施形態
では、絶縁層14が、強電界ドリフト層6において電子
の注入される電子注入領域を表面電極7に対応するよう
に限定する電子注入領域限定手段を構成している。な
お、実施形態1と同様の構成要素には同一の符号を付し
て説明を省略する。
【0038】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6において電子の注入され
る電子注入領域を表面電極7に対応するように限定する
電子注入領域限定手段たる絶縁層14が設けられている
ので、絶縁層14によって、強電界ドリフト層6におい
て電子の注入される電子注入領域が表面電極7に対応す
るように限定されることになり、下部電極12において
表面電極7に重ならない領域から強電界ドリフト層6へ
電子が注入されるのを防止することができるから、強電
界ドリフト層6において表面電極7に対応する部位での
電流密度の均一性を高めることができ、強電界ドリフト
層6の局所的な劣化の進行や表面電極7から局所的に過
剰な電子が放出されることを抑制できる。ここにおい
て、本実施形態では、上述のように下部電極12におい
て表面電極7に対応する部位を除いた部位上に形成され
た絶縁層14が電子注入領域限定手段を構成しているの
で、下部電極12のパターンを変更することなく下部電
極12において表面電極7に重ならない領域から強電界
ドリフト層6へ電子が注入されるのを防止することがで
きる。
【0039】なお、本実施形態では、絶縁層14をシリ
コン酸化膜により構成しているが、シリコン酸化膜に限
らず、例えばシリコン窒化膜により構成してもよい。絶
縁層14をシリコン酸化膜やシリコン窒化膜により構成
する場合には、下部電極12に沿って多結晶シリコン層
3および強電界ドリフト6を形成した後に、強電界ドリ
フト層6および多結晶シリコン層3において絶縁層14
の形成部位に対応した部分を開孔してから、CVD法な
どによって開孔部を埋め込むように絶縁層14を形成す
ればよい。また、絶縁層14は、下部電極12に沿って
形成したノンドープの多結晶シリコン層において絶縁層
14の形成予定部位に対応した部分の全部を陽極酸化処
理にて多孔質化した後に酸化することで形成してもよ
い。
【0040】(実施形態3)本実施形態の電界放射型電
子源10の基本構成は図1および図2に示した実施形態
1と略同じであって、図4に示すように、強電界ドリフ
ト層6において表面電極7に対応する部位(表面電極7
に重なる部位)を除いた領域に下部電極12を露出させ
る切欠部17が形成されている点が相違する。本実施形
態では、切欠部17が、強電界ドリフト層6において電
子の注入される電子注入領域を表面電極7に対応するよ
うに限定する電子注入領域限定手段を構成している。な
お、実施形態1と同様の構成要素には同一の符号を付し
て説明を省略する。
【0041】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6において電子の注入され
る電子注入領域を表面電極7に対応するように限定する
電子注入領域限定手段たる切欠部17が形成されている
ので、強電界ドリフト層6において電子の注入される電
子注入領域が表面電極7に対応するように限定されるこ
とになり、下部電極12において表面電極7に重ならな
い領域から強電界ドリフト層6へ電子が注入されるのを
防止することができるから、強電界ドリフト層6におい
て表面電極7に対応する部位での電流密度の均一性を高
めることができ、強電界ドリフト層6の局所的な劣化の
進行や表面電極7から局所的に過剰な電子が放出される
ことを抑制できる。ここにおいて、本実施形態では、上
述のように切欠部17が電子注入領域限定手段を構成し
ているので、下部電極12のパターンを変更することな
く下部電極12において表面電極7に重ならない領域か
ら強電界ドリフト層6へ電子が注入されるのを防止する
ことができる。
【0042】(実施形態4)本実施形態の電界放射型電
子源10の基本構成は実施形態3と略同じであって、図
5に示すように、切欠部17の内面を被覆する絶縁層1
5を備えている点が相違する。すなわち、本実施形態で
は、強電界ドリフト層6において電子の注入される電子
注入領域を表面電極7に対応するように限定する電子注
入領域限定手段が切欠部17と絶縁層15とで構成され
る。ここに、絶縁層15はシリコン酸化膜により構成さ
れているが、シリコン窒化膜により構成するようにして
もよい。なお、実施形態3と同様の構成要素には同一の
符号を付して説明を省略する。
【0043】しかして、本実施形態の電界放射型電子源
10では、実施形態3と同様に、強電界ドリフト層6に
おいて電子の注入される電子注入領域を表面電極7に対
応するように限定する電子注入領域限定手段が形成され
ているので、強電界ドリフト層6において電子の注入さ
れる電子注入領域が表面電極7に対応するように限定さ
れることになり、下部電極12において表面電極7に重
ならない領域から強電界ドリフト層6へ電子が注入され
るのを防止することができるから、強電界ドリフト層6
において表面電極7に対応する部位での電流密度の均一
性を高めることができ、強電界ドリフト層6の局所的な
劣化の進行や表面電極7から局所的に過剰な電子が放出
されることを抑制できる。ここにおいて、本実施形態で
は、上述のように切欠部17と絶縁層15とで電子注入
領域限定手段を構成しているので、下部電極12のパタ
ーンを変更することなく下部電極12において表面電極
7に重ならない領域から強電界ドリフト層6へ電子が注
入されるのを防止することができる。また、本実施形態
では、切欠部17の内面が絶縁層15で被覆されている
ので、電子放出効率の低下の原因となるリーク電流を低
減することができる。
【0044】(実施形態5)本実施形態の電界放射型電
子源10の基本構成は図1および図2に示した実施形態
1と略同じであって、実施形態1における絶縁層13を
設ける代わりに、図6〜図8に示すように、絶縁性基板
11の一表面側において上述のマトリクスの格子点に対
応する部位のみに下部電極12を形成し、表面電極7に
交差する方向に配列された複数の下部電極12をバス電
極からなる配線22によって電気的に共通接続している
点に特徴がある。すなわち、本実施形態では、表面電極
7に対応する形状に形成した下部電極12と配線22と
で、強電界ドリフト層6において電子の注入される電子
注入領域を表面電極7に対応するように限定する電子注
入領域限定手段を構成している。言い換えれば、電子注
入領域限定手段が、下部電極12に電気的に接続された
配線22を備え、下部電極12を表面電極7に対応する
形状に形成してある。ここにおいて、配線22の厚さ寸
法は配線22による電圧降下を小さくするために下部電
極12の厚さ寸法に比べて大きく設定してある。ここ
に、配線22の材料としては低抵抗の材料を用いること
が望ましいのは勿論である。なお、実施形態1と同様の
構成要素には同一の符号を付して説明を省略する。
【0045】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6において電子の注入され
る電子注入領域を表面電極7に対応するように限定する
電子注入領域限定手段が形成されているので、強電界ド
リフト層6において電子の注入される電子注入領域が表
面電極7に対応するように限定されることになり、下部
電極12において表面電極7に重ならない領域から強電
界ドリフト層6へ電子が注入されるのを防止することが
できるから、強電界ドリフト層6において表面電極7に
対応する部位での電流密度の均一性を高めることがで
き、強電界ドリフト層6の局所的な劣化の進行や表面電
極7から局所的に過剰な電子が放出されることを抑制で
きる。また、本実施形態では、実施形態1のように下部
電極12上に電子注入領域を限定するための構造を設け
る必要がないという利点がある。
【0046】また、本実施形態では、配線22の厚さ寸
法を下部電極12の厚さ寸法に比べて大きく設定してあ
るので、配線22の抵抗を小さくすることができ、配線
22での電圧降下を少なくできるから、低消費電力化を
図れる。しかも、1つの配線22に共通接続された複数
の下部電極12それぞれに対応した複数の表面電極7に
ついて放出電子量のばらつきを少なくすることができ
る。
【0047】
【発明の効果】請求項1の発明は、下部電極と、下部電
極の一表面側に形成された強電界ドリフト層と、強電界
ドリフト層上に形成された表面電極とを備え、表面電極
と下部電極との間に表面電極を高電位側として電圧を印
加することにより下部電極から注入された電子が強電界
ドリフト層をドリフトし表面電極を通して放出される電
界放射型電子源であって、強電界ドリフト層において電
子の注入される電子注入領域を表面電極に対応するよう
に限定する電子注入領域限定手段が設けられてなるもの
であり、電子注入領域限定手段によって、強電界ドリフ
ト層において電子の注入される電子注入領域が表面電極
に対応するように限定されるので、下部電極において表
面電極に重ならない領域から強電界ドリフト層へ電子が
注入されるのを防止することができるから、強電界ドリ
フト層において表面電極に対応する部位での電流密度の
均一性を高めることができ、強電界ドリフト層の局所的
な劣化の進行や表面電極から局所的に過剰な電子が放出
されることを抑制できるという効果がある。
【0048】請求項2の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極と前記
強電界ドリフト層との間において前記下部電極の前記一
表面上に形成され前記表面電極に対応する部位が開口さ
れた絶縁層からなるので、前記下部電極のパターンを変
更することなく前記下部電極において前記表面電極に重
ならない領域から前記強電界ドリフト層へ電子が注入さ
れるのを防止することができるという効果がある。
【0049】請求項3の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極の前記
一表面上であって前記表面電極に対応する部位を除いた
部位に形成された絶縁層からなるので、前記下部電極の
パターンを変更することなく前記下部電極において前記
表面電極に重ならない領域から前記強電界ドリフト層へ
電子が注入されるのを防止することができるという効果
がある。
【0050】請求項4の発明は、請求項1の発明におい
て、前記強電界ドリフト層は、前記表面電極に対応する
部位を除いた領域に前記下部電極を露出させる切欠部が
形成され、前記電子注入領域限定手段は、前記切欠部よ
りなるので、前記下部電極のパターンを変更することな
く前記下部電極において前記表面電極に重ならない領域
から前記強電界ドリフト層へ電子が注入されるのを防止
することができるという効果がある。
【0051】請求項5の発明は、請求項4の発明におい
て、前記電子注入領域限定手段は、前記切欠部の内面を
被覆する絶縁層を備えるので、リーク電流を低減するこ
とができるという効果がある。
【0052】請求項6の発明は、請求項1の発明におい
て、前記電子注入領域限定手段は、前記下部電極に電気
的に接続された配線を備え、前記下部電極を前記表面電
極に対応する形状に形成してなるので、前記下部電極上
に電子注入領域を限定するための構造を設ける必要がな
いという効果がある。
【0053】請求項7の発明は、請求項6の発明におい
て、前記配線の厚さ寸法を前記下部電極の厚さ寸法に比
べて大きく設定してなるので、前記配線の抵抗を小さく
することができ、前記配線での電圧降下を少なくできる
から、低消費電力化を図れる。また、1つの配線に複数
の下部電極が接続されているような場合に、当該配線に
接続された複数の下部電極それぞれに対応した複数の表
面電極について放出電子量のばらつきを少なくすること
ができるという効果がある。
【0054】請求項8の発明は、請求項1ないし請求項
7の発明において、前記強電界ドリフト層は、酸化若し
くは窒化若しくは酸窒化した多孔質多結晶シリコン層よ
りなり、少なくとも、前記下部電極の厚み方向に延びた
柱状の複数本のグレインと、グレイン間に介在するナノ
メータオーダの多数のシリコン微結晶と、各シリコン微
結晶それぞれの表面に形成されたシリコン体微結晶の結
晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記
強電界ドリフト層に印加された電界の大部分が絶縁膜に
集中的にかかり、前記下部電極から前記強電界ドリフト
層に注入された電子が絶縁膜にかかっている強電界によ
り加速され前記表面電極へ向かってドリフトするから、
電子放出効率を向上させることができ、しかも、前記電
子源素子で発生した熱がグレインを通して放熱されるか
ら、電子放出時にポッピング現象が発生せず電子を安定
して放出することができるという効果がある。また、前
記表面電極を通して放出される電子線の放出方向が前記
表面電極の法線方向に揃いやすいから、例えばディスプ
レイの電子源として応用する場合に、複雑なシャドウマ
スクや電子収束レンズを設ける必要がなく、ディスプレ
イの薄型化を図れるという利点がある。
【図面の簡単な説明】
【図1】実施形態1を示し、一部破断した概略斜視図で
ある。
【図2】同上の要部断面図である。
【図3】実施形態2を示す要部断面図である。
【図4】実施形態3を示す要部断面図である。
【図5】実施形態4を示す要部断面図である。
【図6】実施形態5を示し、一部破断した概略斜視図で
ある。
【図7】同上の要部断面図である。
【図8】同上の要部平面図である。
【図9】従来例を示す電界放射型電子源の動作説明図で
ある。
【図10】同上の動作説明図である。
【図11】他の従来例を示す電界放射型電子源の動作説
明図である。
【図12】同上を応用したディスプレイの概略構成図で
ある。
【図13】同上に用いる電界放射型電子源の要部断面図
である。
【符号の説明】
3 多結晶シリコン層 6 強電界ドリフト層 7 表面電極 10 電界放射型電子源 11 絶縁性基板 12 下部電極 13 絶縁層 16 分離層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5C031 DD17 5C036 EE03 EE14 EF01 EF06 EF09 EG12 EH06

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 下部電極と、下部電極の一表面側に形成
    された強電界ドリフト層と、強電界ドリフト層上に形成
    された表面電極とを備え、表面電極と下部電極との間に
    表面電極を高電位側として電圧を印加することにより下
    部電極から注入された電子が強電界ドリフト層をドリフ
    トし表面電極を通して放出される電界放射型電子源であ
    って、強電界ドリフト層において電子の注入される電子
    注入領域を表面電極に対応するように限定する電子注入
    領域限定手段が設けられてなることを特徴とする電界放
    射型電子源。
  2. 【請求項2】 前記電子注入領域限定手段は、前記下部
    電極と前記強電界ドリフト層との間において前記下部電
    極の前記一表面上に形成され前記表面電極に対応する部
    位が開口された絶縁層からなることを特徴とする請求項
    1記載の電界放射型電子源。
  3. 【請求項3】 前記電子注入領域限定手段は、前記下部
    電極の前記一表面上であって前記表面電極に対応する部
    位を除いた部位に形成された絶縁層からなることを特徴
    とする請求項1記載の電界放射型電子源。
  4. 【請求項4】 前記強電界ドリフト層は、前記表面電極
    に対応する部位を除いた領域に前記下部電極を露出させ
    る切欠部が形成され、前記電子注入領域限定手段は、前
    記切欠部よりなることを特徴とする請求項1記載の電界
    放射型電子源。
  5. 【請求項5】 前記電子注入領域限定手段は、前記切欠
    部の内面を被覆する絶縁層を備えることを特徴とする請
    求項4記載の電界放射型電子源。
  6. 【請求項6】 前記電子注入領域限定手段は、前記下部
    電極に電気的に接続された配線を備え、前記下部電極を
    前記表面電極に対応する形状に形成してなることを特徴
    とする請求項1記載の電界放射型電子源。
  7. 【請求項7】 前記配線の厚さ寸法を前記下部電極の厚
    さ寸法に比べて大きく設定してなることを特徴とする請
    求項6記載の電界放射型電子源。
  8. 【請求項8】 前記強電界ドリフト層は、酸化若しくは
    窒化若しくは酸窒化した多孔質多結晶シリコン層よりな
    り、少なくとも、前記下部電極の厚み方向に延びた柱状
    の複数本のグレインと、グレイン間に介在するナノメー
    タオーダの多数のシリコン微結晶と、各シリコン微結晶
    それぞれの表面に形成されたシリコン体微結晶の結晶粒
    径よりも小さな膜厚の絶縁膜とを有することを特徴とす
    る請求項1ないし請求項7のいずれかに記載の電界放射
    型電子源。
JP2001392226A 2001-12-25 2001-12-25 電界放射型電子源 Pending JP2003197089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392226A JP2003197089A (ja) 2001-12-25 2001-12-25 電界放射型電子源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392226A JP2003197089A (ja) 2001-12-25 2001-12-25 電界放射型電子源

Publications (1)

Publication Number Publication Date
JP2003197089A true JP2003197089A (ja) 2003-07-11

Family

ID=27599612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392226A Pending JP2003197089A (ja) 2001-12-25 2001-12-25 電界放射型電子源

Country Status (1)

Country Link
JP (1) JP2003197089A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222590A (zh) * 2010-04-14 2011-10-19 夏普株式会社 电子发射元件及其制造方法
JP2013167763A (ja) * 2012-02-15 2013-08-29 Fuji Xerox Co Ltd 帯電装置及び画像形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222590A (zh) * 2010-04-14 2011-10-19 夏普株式会社 电子发射元件及其制造方法
JP2011222452A (ja) * 2010-04-14 2011-11-04 Sharp Corp 電子放出素子及びその製造方法
US8860293B2 (en) 2010-04-14 2014-10-14 Sharp Kabushiki Kaisha Electron emitting element and method for producing the same
CN102222590B (zh) * 2010-04-14 2015-05-06 夏普株式会社 电子发射元件及其制造方法
JP2013167763A (ja) * 2012-02-15 2013-08-29 Fuji Xerox Co Ltd 帯電装置及び画像形成装置

Similar Documents

Publication Publication Date Title
JP3633154B2 (ja) 薄膜型電子源および薄膜型電子源応用機器
JP2005243609A (ja) 電子放出素子
KR100486951B1 (ko) 전계방사형 전자원
JP3066573B2 (ja) 電界放出型表示素子
JP2003197089A (ja) 電界放射型電子源
JP4120398B2 (ja) 電界放射型電子源の製造方法
JP3687522B2 (ja) 電界放射型電子源
JP4461802B2 (ja) 電界放射型電子源およびその製造方法
JP4682525B2 (ja) カラー液晶表示装置
JP3788228B2 (ja) 電界放射型電子源
JP3965937B2 (ja) 電界放射型電子源
JP4023312B2 (ja) 電界放射型電子源の製造方法
JP4120397B2 (ja) 電界放射型電子源の製造方法
JP3539305B2 (ja) 電界放射型電子源およびその製造方法
JP3671875B2 (ja) 電界放射型電子源
JP3709842B2 (ja) 電界放射型電子源およびその製造方法
JP3985445B2 (ja) 電界放射型電子源の製造方法
JP3963121B2 (ja) 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法
JP3582499B2 (ja) 電界放射型電子源
JP3780937B2 (ja) 電界放射型電子源およびその製造方法
JP2003338240A (ja) 電界放射型電子源
JP2004206975A (ja) 電界放射型電子源
JP2002352697A (ja) 電界放射型電子源
JP2002198000A (ja) 画像表示装置
JP2009076206A (ja) 画像表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004