JP2003338240A - 電界放射型電子源 - Google Patents

電界放射型電子源

Info

Publication number
JP2003338240A
JP2003338240A JP2002146581A JP2002146581A JP2003338240A JP 2003338240 A JP2003338240 A JP 2003338240A JP 2002146581 A JP2002146581 A JP 2002146581A JP 2002146581 A JP2002146581 A JP 2002146581A JP 2003338240 A JP2003338240 A JP 2003338240A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode
electron source
field emission
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002146581A
Other languages
English (en)
Inventor
Takashi Hatai
崇 幡井
Yoshifumi Watabe
祥文 渡部
Yoshiyuki Takegawa
宜志 竹川
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2002146581A priority Critical patent/JP2003338240A/ja
Publication of JP2003338240A publication Critical patent/JP2003338240A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】従来に比べて長寿命の電界放射型電子源を提供
する。 【解決手段】電界放射型電子源10における電子通過部
5は、下部電極12と表面電極7とで挟まれた部分に多
数のナノメータオーダのシリコン微結晶63および各シ
リコン微結晶63それぞれの表面に形成されシリコン微
結晶63の結晶粒径よりも小さな膜厚の多数のシリコン
酸化膜64を有している。下部電極12は、下部電極1
2の延長方向において隣り合う電子源素子間を繋ぐ接続
部位12bが電子源素子の一部を構成する電極部位12
aに比べて幅が狭くなっている。したがって、電子通過
部5において下部電極12と密着する部分の面積を従来
に比べて小さし且つ電子通過部5において絶縁性基板1
1と密着する部分の面積を従来に比べて大きくすること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源に関するも
のである。
【0002】
【従来の技術】従来から、ナノ結晶シリコン(ナノメー
タオーダのシリコン微結晶)を利用した電子デバイスと
して図9や図10に示す構成の電界放射型電子源が提案
されている。
【0003】図9に示す構成の電界放射型電子源10’
は、導電性基板としてのn形シリコン基板1の主表面
(一表面)側に酸化した多孔質多結晶シリコン層よりな
る強電界ドリフト層6が形成され、強電界ドリフト層6
上に金属薄膜(例えば、金薄膜)よりなる表面電極7が
形成されている。また、n形シリコン基板1の裏面には
オーミック電極2が形成されており、n形シリコン基板
1とオーミック電極2とで下部電極12を構成してい
る。なお、図9に示す例では、n形シリコン基板1と強
電界ドリフト層6との間にノンドープの多結晶シリコン
層3を介在させてあり、多結晶シリコン層3と強電界ド
リフト層6とで電子が通過する電子通過部を構成してい
るが、多結晶シリコン層3を介在させずに強電界ドリフ
ト層6のみで電子通過部を構成したものも提案されてい
る。
【0004】図9に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が下部電極
12に対して高電位側となるように表面電極7と下部電
極12との間に直流電圧Vpsを印加するとともに、コレ
クタ電極21が表面電極7に対して高電位側となるよう
にコレクタ電極21と表面電極7との間に直流電圧Vc
を印加する。各直流電圧Vps,Vcを適宜に設定すれ
ば、下部電極12から注入された電子が強電界ドリフト
層6をドリフトし表面電極7を通して放出される(図9
中の一点鎖線は表面電極7を通して放出された電子e
の流れを示す)。なお、表面電極7の厚さは10〜15
nm程度に設定されている。
【0005】ところで、図9に示した構成の電界放射型
電子源10’では、n形シリコン基板1とオーミック電
極2とで下部電極12を構成しているが、図10に示す
ように、例えば絶縁性を有するガラス基板よりなる絶縁
性基板11の一表面上に金属薄膜よりなる下部電極12
を形成した電界放射型電子源10”も提案されている。
ここに、上述の図9に示した電界放射型電子源10’と
同様の構成要素には同一の符号を付して説明を省略す
る。
【0006】図10に示す構成の電界放射型電子源1
0”から電子を放出させるには、表面電極7に対向配置
されたコレクタ電極21を設け、表面電極7とコレクタ
電極21との間を真空とした状態で、表面電極7が下部
電極12に対して高電位側となるように表面電極7と下
部電極12との間に直流電圧Vpsを印加するとともに、
コレクタ電極21が表面電極7に対して高電位側となる
ようにコレクタ電極21と表面電極7との間に直流電圧
Vcを印加する。各直流電圧Vps,Vcを適宜に設定す
れば、下部電極12から注入された電子が強電界ドリフ
ト層6をドリフトし表面電極7を通して放出される(図
10中の一点鎖線は表面電極7を通して放出された電子
の流れを示す)。なお、強電界ドリフト層6の表面
に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0007】上述の各電界放射型電子源10’,10”
では、表面電極7と下部電極12との間に流れる電流を
ダイオード電流Ipsと呼び、コレクタ電極21と表面電
極7との間に流れる電流をエミッション電流(放出電子
電流)Ieと呼ぶことにすれば(図9および図10参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率
(=(Ie/Ips)×100〔%〕)が高くなる。な
お、上述の電界放射型電子源10’,10”では、表面
電極7と下部電極12との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができ、直流電圧Vpsが大きいほどエミッション電流
Ieが大きくなる。
【0008】とことで、図10に示す構成の電界放射型
電子源10”を製造する場合には、絶縁性基板11の一
表面上に下部電極12をスパッタ法などにより形成した
後、絶縁性基板11の一表面側の全面にプラズマCVD
法などによって400℃以上の基板温度でノンドープの
多結晶シリコン層3を形成し(図11(a)参照)、そ
の後、多結晶シリコン層3を所定深さまで陽極酸化する
ことにより多結晶シリコンのグレインおよび多数のナノ
メータオーダのシリコン微結晶を含む多孔質多結晶シリ
コン層4を形成し(図11(b)参照)、多孔質多結晶
シリコン層を急速加熱法ないし電気化学的な酸化方法に
よって酸化することで強電界ドリフト層6を形成し(図
11(c)参照)、続いて、強電界ドリフト層6上に表
面電極7を蒸着法などによって形成している(図11
(d)参照)。
【0009】また、図10に示した電界放射型電子源1
0をディスプレイの電子源とし応用する場合には、例え
ば図12に示す構成を採用すればよい。
【0010】図12に示すディスプレイは、電界放射型
電子源10に対向して平板状のガラス基板よりなるフェ
ースプレート30が配置され、フェースプレート30に
おける電界放射型電子源10との対向面には透明な導電
膜(例えば、ITO膜)よりなるコレクタ電極(以下、
アノード電極と称す)21が形成されている。また、ア
ノード電極21における電界放射型電子源10との対向
面には、画素ごとに形成された蛍光物質と蛍光物質間に
形成された黒色材料からなるブラックストライプとが設
けられている。ここに、蛍光物質はアノード電極21に
おける電界放射型電子源10との対向面に塗布されてお
り、電界放射型電子源10から放射される電子線によっ
て可視光を発光する。なお、蛍光物質には電界放射型電
子源10から放射されアノード電極21に印加された電
圧によって加速された高エネルギの電子が衝突するよう
になっており、蛍光物質としてはR(赤色),G(緑
色),B(青色)の各発光色のものを用いている。ま
た、フェースプレート30は図示しない矩形枠状のフレ
ームによって電界放射型電子源10と離間させてあり、
フェースプレート30と電界放射型電子源10との間に
形成される気密空間を真空にしてある。
【0011】図12に示した電界放射型電子源10は、
ガラス基板よりなる絶縁性基板11と、絶縁性基板11
の一表面上に列設された複数の下部電極12と、下部電
極12にそれぞれ重なる形で形成された複数の多結晶シ
リコン層3と、多結晶シリコン層3にそれぞれ重なる形
で形成された酸化した多孔質多結晶シリコン層よりなる
複数の強電界ドリフト層6と、隣り合う強電界ドリフト
層6間および隣り合う多結晶シリコン層3間を埋める多
結晶シリコン層よりなる分離層16と、強電界ドリフト
層6および分離層16の上で強電界ドリフト層6および
分離層16に跨って下部電極12に交差する方向に列設
された複数の表面電極7とを備えている。ここにおい
て、図12に示す電界放射型電子源10では、強電界ド
リフト層6と多結晶シリコン層3と分離層16とで電子
通過部5を構成しており、図13に示すように、絶縁性
基板11の一表面上に列設された複数の下部電極12と
絶縁性基板11の一表面に平行な面内で下部電極12に
直交する方向に列設された複数の表面電極7とで電子通
過部5を挟んでいる。なお、強電界ドリフト層6と下部
電極12との間に多結晶シリコン層3を介在させずに強
電界ドリフト層6と分離層16とで電子通過部5を構成
したものも提案されている。
【0012】この電界放射型電子源10では、絶縁性基
板11の一表面上に列設された複数の下部電極12と、
下部電極12に交差する方向に列設された複数の表面電
極7との交点に相当する部位に強電界ドリフト層6の一
部が挟まれているから、表面電極7と下部電極12との
組を適宜選択して選択した組間に電圧を印加することに
より、強電界ドリフト層6において選択された表面電極
7と下部電極12との交点に相当する部位に強電界が作
用して電子が放出される。つまり、複数の表面電極7の
群と複数の下部電極12の群とからなるマトリクス(格
子)の格子点に、下部電極12と、下部電極12上の多
結晶シリコン層3と、多結晶シリコン層3上の強電界ド
リフト層6と、強電界ドリフト層6上の表面電極7とか
らなる電子源素子10aを配置したことに相当し、電圧
を印加する表面電極7と下部電極12との組を選択する
ことによって所望の電子源素子10aから電子を放出さ
せることが可能になる。なお、上述の記載から分かるよ
うに、電子源素子10aは画素ごとに設けられることに
なる。
【0013】図12に示す構成の電界放射型電子源10
は、絶縁性基板11の一表面上に複数の下部電極12を
形成した後、絶縁性基板11の一表面側の全面にプラズ
マCVD法などによって400℃以上の基板温度でノン
ドープの多結晶シリコン層3を形成し、その後、多結晶
シリコン層3のうち下部電極12に重なる部分を陽極酸
化することにより多結晶シリコンのグレインおよび多数
のナノメータオーダのシリコン微結晶を含む多孔質多結
晶シリコン層4を形成し、多孔質多結晶シリコン層4を
急速加熱法ないし電気化学的な酸化方法によって酸化す
ることで強電界ドリフト層6を形成している。ここに、
強電界ドリフト層6は、多結晶シリコンのグレイン、多
数のナノメータオーダのシリコン微結晶、各グレインの
表面に形成された薄いシリコン酸化膜、各シリコン微結
晶の表面に形成されたシリコン酸化膜とを有している。
【0014】
【発明が解決しようとする課題】ところで、図12に示
した構成の電界放射型電子源10では、絶縁性基板11
として絶縁性を有するガラス基板を用い、下部電極12
が金属薄膜により形成されているので、絶縁性基板11
と下部電極12と多結晶シリコン層(多結晶シリコン層
3および分離層16)とで熱膨張係数に差があり、絶縁
性基板11の一表面側の全面に多結晶シリコン層3を形
成して基板温度を室温に戻す際に多結晶シリコン層3に
応力が発生し、電子通過部5が下地(下部電極12およ
び絶縁性基板11)から剥がれやすくなり(下部電極1
2と強電界ドリフト層6との間に多結晶シリコン層3を
介在させていない場合には強電界ドリフト層6を形成し
た後において下部電極12から強電界ドリフト層6が剥
がれやすくなり)、しかも、電子通過部5の一部が剥が
れた場合にはその剥がれた箇所を起点として電子通過部
5の剥がれが拡大してしまうという不具合があり、結果
的に電界放射型電子源10の寿命が短くなってしまうと
いう問題がある。ここにおいて、多結晶シリコン層は絶
縁性基板11であるガラス基板との密着力が下部電極1
2である金属薄膜との密着力よりも高いので、電子通過
部5の剥がれは大抵の場合、多結晶シリコン層3と下部
電極12との界面で発生し、下部電極12のパターンに
沿って多結晶シリコン層3の剥がれが拡大していく。
【0015】そこで、下部電極12を不純物をドーピン
グした多結晶シリコン層により形成することも考えられ
るが、下部電極12を金属薄膜により形成する場合に比
べて下部電極12での電圧降下が大きくなるので、ディ
スプレイの電子源として応用した場合に、電界放射型電
子源10の面内の中央部と周辺部とで強電界ドリフト層
6にかかる電圧(つまり、電子源素子10aにかかる電
圧)の大きさにばらつきが発生し、ディスプレイの輝度
の面内ばらつきの原因になるという問題がある。
【0016】本発明は上記事由に鑑みて為されたもので
あり、その目的は、従来に比べて長寿命の電界放射型電
子源を提供することにある。
【0017】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、絶縁性基板と、絶縁性基板の一
表面上に列設された複数の下部電極と、絶縁性基板の前
記一表面に平行な面内で下部電極に直交する方向に列設
された複数の表面電極と、絶縁性基板の前記一表面側に
設けられ下部電極と表面電極とで挟まれた部分に多数の
ナノメータオーダの半導体微結晶および各半導体微結晶
それぞれの表面に形成された半導体微結晶の結晶粒径よ
りも小さな膜厚の多数の絶縁膜を有する電子通過部とを
備え、下部電極は、表面電極と交差していない部分が表
面電極と交差している部分に比べて幅が小さく形成され
てなることを特徴とするものであり、電子通過部が絶縁
性基板と下部電極とで構成される下地から剥がれにくく
なり、仮に電子通過部の一部が下部電極から剥がれた場
合でも剥がれが拡大していくのを防ぐことができ、他の
部分を正常に動作させることができるので、従来に比べ
て長寿命化を図ることができる。
【0018】請求項2の発明は、請求項1の発明におい
て、前記下部電極は、少なくとも前記表面電極と交差し
ている部分の一部が不純物をドーピングしたシリコン層
により形成されているので、前記下部電極からの前記電
子通過部の剥がれが発生しにくくなる。
【0019】請求項3の発明は、請求項2の発明におい
て、前記下部電極は、前記表面電極と交差していない部
分が金属薄膜により形成されているので、前記下部電極
の全部を不純物をドーピングしたシリコン層により形成
する場合に比べて前記下部電極での電圧降下を抑制する
ことができる。したがって、ディスプレイの電子源とし
て応用した場合にディスプレイの輝度の面内ばらつきを
抑制することが可能となる。
【0020】請求項4の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
直交するストライプ状に形成されているので、前記電子
通過部における残留応力を減らすことができ、前記電子
通過部の剥がれが発生しにくくなり、また、前記電子通
過部が前記下部電極の延長方向には延長されていないか
ら、前記電子通過部の一部が前記下部電極から剥がれて
も剥がれが拡大しにくくなる。
【0021】請求項5の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
平行なストライプ状に形成され、且つ、前記下部電極に
おいて前記表面電極と交差していない部分の上には形成
されていないので、前記電子通過部における残留応力を
減らすことができ、前記電子通過部の剥がれが発生しに
くくなり、また、前記電子通過部が前記下部電極におい
て前記表面電極と交差していない部分の上には形成され
ていないから、前記電子通過部の一部が前記下部電極か
ら剥がれても剥がれが拡大しにくくなる。
【0022】請求項6の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
おいて前記表面電極と交差している部分の上にのみ形成
されているので、前記電子通過部の一部が剥がれても剥
がれが拡がるのを防止することができる。
【0023】
【発明の実施の形態】(実施形態1)以下、図1を参照
しながら本実施形態の電界放射型電子源10について説
明するが、図1では本実施形態の要旨には特に影響しな
い部分については図示ならびに符号を省略してある。ま
た、図12および図13に示した従来構成と同様の構成
要素には同一の符号を付して適宜説明を省略する。
【0024】本実施形態の電界放射型電子源10の基本
構成は図12および図13に示した従来構成と略同じで
あって、図1に示すように、絶縁性を有するガラス基板
よりなる絶縁性基板11と、絶縁性基板11の一表面上
に列設された複数の下部電極12と、絶縁性基板11の
上記一表面に平行な面内で下部電極12に直交する方向
に列設された複数の表面電極7と、絶縁性基板11の上
記一表面側に設けられた電子通過部5とを備えている。
ここにおいて、電子通過部5は、上記従来構成と同様
に、下部電極12にそれぞれ重なる形で形成された複数
の多結晶シリコン層3(図12参照)と、多結晶シリコ
ン層3にそれぞれ重なる形で形成された複数の強電界ド
リフト層6(図12参照)と、隣り合う強電界ドリフト
層6間を埋める多結晶シリコン層よりなる分離層16
(図12参照)とで構成されている。
【0025】ところで、下部電極2は金属材料からなる
単層(例えば、Mo,Cr,W,Ti,Ta,Ni,A
l,Cu,Au,Ptなどの金属あるいは合金あるいは
シリサイドなど金属間化合物からなる単層)の金属薄膜
により構成されているが、多層(例えば、Mo,Cr,
W,Ti,Ta,Ni,Al,Cu,Au,Ptなどの
金属あるいは合金あるいはシリサイドなど金属間化合物
からなる多層)の薄膜により構成してもよい。なお、下
部電極2の厚さは300nm程度に設定されている。
【0026】また、表面電極7の材料には仕事関数の小
さな材料(例えば、金)が採用されているが、表面電極
7の材料は金に限定されるものではなく、また、単層構
造に限らず、多層構造としてもよい。表面電極7の厚さ
は強電界ドリフト層6を通ってきた電子がトンネルでき
る厚さであればよく、10〜15nm程度に設定すれば
よい。
【0027】本実施形態の電界放射型電子源10は、図
12および図13に示した従来構成と同様に、絶縁性基
板11の一表面上に列設された複数の下部電極12と、
下部電極12に交差する方向に列設された複数の表面電
極7との交点に相当する部位に強電界ドリフト層6の一
部が挟まれているから、表面電極7と下部電極12との
組を適宜選択して選択した組間に電圧を印加することに
より、強電界ドリフト層6において選択された表面電極
7と下部電極12との交点に相当する部位に強電界が作
用して電子が放出される。つまり、複数の表面電極7の
群と複数の下部電極12の群とからなるマトリクス(格
子)の格子点に、下部電極12と、下部電極12上の多
結晶シリコン層3と、多結晶シリコン層3上の強電界ド
リフト層6と、強電界ドリフト層6上の表面電極7とか
らなる電子源素子10aを配置したことに相当し、電圧
を印加する表面電極7と下部電極12との組を選択する
ことによって所望の電子源素子10aから電子を放出さ
せることが可能になる。
【0028】強電界ドリフト層6は、後述のナノ結晶化
プロセスおよび酸化プロセスを行うことにより形成され
ており、図2に示すように、少なくとも、下部電極12
の上記一表面側に列設された柱状の多結晶シリコンのグ
レイン(半導体結晶)51と、グレイン51の表面に形
成された薄いシリコン酸化膜52と、グレイン51間に
介在する多数のナノメータオーダのシリコン微結晶(半
導体微結晶)63と、各シリコン微結晶63の表面に形
成され当該シリコン微結晶63の結晶粒径よりも小さな
膜厚の酸化膜である多数のシリコン酸化膜(絶縁膜)6
4とから構成されると考えられる。なお、各グレイン5
1は、下部電極12の厚み方向に延びている。
【0029】本実施形態の電界放射型電子源10では、
次のようなモデルで電子放出が起こると考えられる。す
なわち、表面電極7と下部電極12との間に表面電極7
を高電位側として直流電圧Vpsを印加するとともに、ア
ノード電極21(図12参照)と表面電極7との間にア
ノード電極21を高電位側として直流電圧Vcを印加す
ることにより、直流電圧Vpsが所定値(臨界値)に達す
ると、下部電極12から強電界ドリフト層6へ熱的励起
された電子eが注入される。一方、強電界ドリフト層
6に印加された電界の大部分はシリコン酸化膜64にか
かるから、注入された電子eはシリコン酸化膜64に
かかっている強電界により加速され、強電界ドリフト層
6におけるグレイン51の間の領域を表面に向かって図
2中の矢印の向き(図2における上向き)へドリフト
し、表面電極7をトンネルし真空中に放出される。しか
して、強電界ドリフト層6では下部電極12から注入さ
れた電子がシリコン微結晶63でほとんど散乱されるこ
となくシリコン酸化膜64にかかっている電界で加速さ
れてドリフトし、表面電極7を通して放出され、強電界
ドリフト層6で発生した熱がグレイン51を通して放熱
されるから、電子放出時にポッピング現象が発生せず、
安定して電子を放出することができる。なお、強電界ド
リフト層6の表面に到達した電子はホットエレクトロン
であると考えられ、表面電極7を容易にトンネルし真空
中に放出される。
【0030】以下、本実施形態の電界放射型電子源10
の製造方法について簡単に説明する。
【0031】まず、下部電極12を形成するために絶縁
性を有するガラス基板からなる絶縁性基板11の上記一
表面上に所定膜厚(例えば、300nm程度)の金属薄
膜(例えば、タングステン膜)をスパッタ法によって形
成した後、金属薄膜上にフォトレジスト層を塗布形成
し、金属薄膜のうち下部電極12となる部分を残すため
にフォトレジスト層をフォトリソグラフィ技術を利用し
てパターニングしてから、フォトレジスト層をマスクと
して金属薄膜を反応性イオンエッチング法によってパタ
ーニングすることでそれぞれ金属薄膜の一部からなる複
数の下部電極12を形成し、フォトレジスト層を除去す
る。
【0032】次に、絶縁性基板11の上記一表面側の全
面に所定膜厚(例えば、1.5μm)のノンドープの多
結晶シリコン層を所定の基板温度(例えば、400℃)
でプラズマCVD法によって成膜する。
【0033】ノンドープの多結晶シリコン層を形成した
後、上述のナノ結晶化プロセスを行うことにより、多結
晶シリコンの多数のグレイン51(図2参照)と多数の
シリコン微結晶63(図2参照)とが混在する複合ナノ
結晶層を強電界ドリフト層6の形成予定部位に形成す
る。ここにおいて、ナノ結晶化プロセスでは、55wt
%のフッ化水素水溶液とエタノールとを略1:1で混合
した混合液よりなる電解液を用い、下部電極12を陽極
とし、電解液中において多結晶シリコン層に白金電極よ
りなる陰極を対向配置して、500Wのタングステンラ
ンプからなる光源により多結晶シリコン層の主表面に光
照射を行いながら、電源から陽極と陰極との間に定電流
(例えば、電流密度が12mA/cmの電流)を所定
時間(例えば、10秒)だけ流すことによって、多結晶
シリコンのグレイン51およびシリコン微結晶63を含
む複合ナノ結晶層(以下、第1の複合ナノ結晶層と称
す)を多結晶シリコン層において下部電極12に重なる
部位に形成する。
【0034】ナノ結晶化プロセスが終了した後に、上述
の酸化プロセスを行うことによって第1の複合ナノ結晶
層を電気化学的に酸化することにより、図2のような構
成の複合ナノ結晶層(以下、第2の複合ナノ結晶層と称
す)からなる強電界ドリフト層6を多結晶シリコン層に
おいて下部電極12に重なる部位に形成する。酸化プロ
セスでは、エチレングリコールからなる有機溶媒中に
0.04mol/lの硝酸カリウムからなる溶質を溶か
した溶液よりなる電解液を用い、下部電極12を陽極と
し、電解液中において第1の複合ナノ結晶層に白金電極
よりなる陰極を対向配置して、下部電極12を陽極と
し、電源から陽極と陰極との間に定電流(例えば、電流
密度が0.1mA/cmの電流)を流し陽極と陰極と
の間の電圧が20Vだけ上昇するまで第1の複合ナノ結
晶層を電気化学的に酸化することによって、上述のグレ
イン51、シリコン微結晶63、各シリコン酸化膜5
2,64を含む強電界ドリフト層6を形成するようにな
っている。ここにおいて、多結晶シリコン層のうち隣り
合う強電界ドリフト層6の間を埋める部分が上述の分離
層16となる。なお、本実施形態では、上述のナノ結晶
化プロセスを行うことによって形成される第1の複合ナ
ノ結晶層においてグレイン51、シリコン微結晶63以
外の領域はアモルファスシリコンからなるアモルファス
領域となっており、強電界ドリフト層6においてグレイ
ン51、シリコン微結晶63、各シリコン酸化膜52,
64以外の領域がアモルファスシリコン若しくは一部が
酸化したアモルファスシリコンからなるアモルファス領
域65となっているが、ナノ結晶化プロセスの条件によ
ってはアモルファス領域65が孔となり、このような場
合の第1の複合ナノ結晶層は上記従来構成と同様に多孔
質多結晶シリコン層とみなすことができる。
【0035】強電界ドリフト層6および分離層16を形
成した後は、例えば蒸着法などによって金薄膜からなる
表面電極7を形成することにより、図1に示す構造の電
界放射型電子源10が得られる。
【0036】ところで、本実施形態の電界放射型電子源
10は、上述の図12および図13に示した従来構成と
同様、強電界ドリフト層6と分離層16と多結晶シリコ
ン層3とで電子通過部5を構成しており、電子通過部5
のうち下部電極12と表面電極7とで挟まれた部分に多
数のナノメータオーダのシリコン微結晶63と各シリコ
ン微結晶63それぞれの表面に形成されシリコン微結晶
63の結晶粒径よりも小さな膜厚の多数のシリコン酸化
膜64とを有している。ここにおいて、本実施形態の電
界放射型電子源10は下部電極12の形状に特徴があ
る。すなわち、本実施形態における下部電極12は、表
面電極7と交差していない部分が表面電極7と交差して
いる部分に比べて幅が小さく形成されている点に特徴が
ある。言い換えれば、下部電極12は、下部電極12の
延長方向において隣り合う電子源素子10a(図12参
照)間を繋ぐ接続部位12bが電子源素子10aの一部
を構成する電極部位12aに比べて幅が狭くなってい
る。
【0037】しかして、本実施形態の電界放射型電子源
10では、下部電極12において表面電極7と交差して
いない部分が表面電極7と交差している部分に比べて幅
が小さくなっているので、電子源素子10a間の間隔お
よび電子源素子10aのサイズを上記従来構成から変更
することなしに、電子通過部5において下部電極12と
密着する部分(強電界ドリフト層6下の多結晶シリコン
層3と下部電極12との界面)の面積を上記従来構成に
比べて小さし且つ電子通過部5において絶縁性基板11
と密着する部分(多結晶シリコン層からなる分離層16
と絶縁性基板11との界面)の面積を上記従来構成に比
べて大きくすることができる。ここで、電子通過部5に
おいてガラス基板からなる絶縁性基板11と密着する部
分(分離層16)および下部電極12と密着する部分
(多結晶シリコン層3)がいずれも多結晶シリコンによ
り形成されているが、電子通過部5は下地の一部である
絶縁性基板11と密着している部分の方が下地の他の一
部である下部電極12と密着している部分よりも剥がれ
にくいので、上記従来構成よりも電子通過部5が下地か
ら剥がれにくくなり、仮に電子通過部5における多結晶
シリコン層3の一部が下部電極12から剥がれた場合で
も剥がれが拡大していくのを防ぐことができ、他の部分
を正常に動作させることができる(他の電子源素子10
aから正常に電子を放出させることができる)ので、従
来に比べて電界放射型電子源10の長寿命化を図ること
ができ、ディスプレイなどの電子源として利用した場合
にディスプレイの長寿命化を図ることができる。また、
製造工程の途中で電子通過部5ないし電子通過部5とな
る部分が従来に比べて剥がれにくくなるので、製造時の
歩留まりが向上し、製造コストを低減することができ、
電界放射型電子源の低コスト化を図ることができる。
【0038】ところで、下部電極12において少なくと
も表面電極7と交差している部分の一部を不純物をドー
ピングした多結晶シリコン層ないし不純物をドープした
アモルファスシリコン層のような不純物をドープしたシ
リコン層により形成するようにすれば、下部電極12の
全てが金属薄膜により形成されている場合に比べて、下
部電極12から電子通過部5がさらに剥がれにくくな
る。しかしながら、一般的に不純物をドーピングしたシ
リコン層は金属薄膜に比べれば同一膜厚での抵抗が高い
ので、下部電極12の全てを不純物をドーピングしたシ
リコン層により形成すると、下部電極12での電圧降下
が大きくなって、電界放射型電子源10の中央部と周辺
部とで電子源素子10aの強電界ドリフト層6にかかる
電圧にばらつきが発生してしまい、ディスプレイの電子
源として応用した場合にディスプレイの輝度の面内ばら
つきの原因となる。したがって、下部電極12の全てを
不純物をドーピングしたシリコン層により形成するので
はなく、下部電極12において、表面電極7と交差して
いない部分をシリコン層に比べて低抵抗の金属薄膜によ
り形成することが好ましく、このような構成を採用すれ
ば、下部電極12の全部を不純物をドーピングしたシリ
コン層により形成する場合に比べて下部電極12での電
圧降下を抑制する(低減する)ことができ、電界放射型
電子源10をディスプレイの電子源として応用した場合
にディスプレイの輝度の面内ばらつきを抑制することが
可能となる。
【0039】(実施形態2)本実施形態の電界放射型電
子源の基本構成は実施形態1と略同じであって、図3お
よび図4に示すように、下部電極12の形状が相違する
だけである。すなわち、実施形態1における下部電極1
2は、下部電極12の延長方向において隣り合う電極部
位12a間が1つの接続部位12bで繋がれているが、
本実施形態における下部電極12は、下部電極12の延
長方向において隣り合う電極部位12a間が2つの接続
部位12bで繋がれている点が相違するだけである。な
お、他の構成および動作は実施形態1と同じである。
【0040】(実施形態3)本実施形態の電界放射型電
子源10の基本構成は実施形態1と略同じであって、図
5および図6に示すように、電子通過部5が、下部電極
12に直交するストライプ状に形成されている点に特徴
がある。他の構成および動作は実施形態1と同じであ
る。なお、本実施形態の電界放射型電子源10の製造方
法は実施形態1にて説明した製造方法と略同じであり、
複数の下部電極12を形成した絶縁性基板11の上記一
表面側の全面にノンドープの多結晶シリコン層を成膜し
た後、フォトリソグラフィ技術および反応性イオンエッ
チング技術を利用して多結晶シリコン層を下部電極12
と直交するストライプ状にパターニングしてから、ナノ
結晶化プロセスを行う点が相違する。
【0041】しかして、本実施形態の電界放射型電子源
10では、絶縁性基板11と下部電極12と多結晶シリ
コン層との熱膨張係数差に起因した電子通過部5におけ
る残留応力を減らすことができ、下地(絶縁性基板11
および下部電極12)からの電子通過部5の剥がれが発
生しにくくなり、また、電子通過部5が下部電極12の
延長方向には延長されていないから、電子通過部5の一
部が下部電極12から剥がれても剥がれが拡大しにくく
なる。
【0042】(実施形態4)本実施形態の電界放射型電
子源の基本構成は実施形態1と略同じであって、図7に
示すように、電子通過部5が、下部電極12に平行なス
トライプ状に形成され、且つ、下部電極12において表
面電極(図示していないが表面電極は実施形態1と同様
に下部電極12と直交する方向に列設されている)と交
差していない部分の上には形成されていない(下部電極
12において表面電極と交差していない部分上への電子
通過部5の形成を禁止している)点が相違する。また、
絶縁性基板11の上記一表面側には、絶縁性基板11の
上記一表面において下部電極12が形成されていない部
位、下部電極12において電子通過部5が形成されてい
ない部位、電子通過部5における分離層16の表面、お
よび電子通過部5における強電界ドリフト層6の表面の
周部を覆うように、多結晶シリコンよりもガラス基板か
らなる絶縁性基板11との密着性が高い絶縁材料(例え
ば、SiO)からなる絶縁層9が形成されている。他
の構成および動作は実施形態1と同じである。なお、本
実施形態の電界放射型電子源10の製造方法は実施形態
1にて説明した製造方法と略同じであり、複数の下部電
極12を形成した絶縁性基板11の上記一表面側の全面
にノンドープの多結晶シリコン層を成膜した後、フォト
リソグラフィ技術および反応性イオンエッチング技術を
利用して多結晶シリコン層をストライプ状にパターニン
グしてから、ナノ結晶化プロセスを行う点、絶縁層9を
形成するプロセスが追加される点などが相違する。
【0043】しかして、本実施形態の電界放射型電子源
10では、絶縁性基板11と下部電極12と多結晶シリ
コン層との熱膨張係数差に起因した電子通過部5におけ
る残留応力を減らすことができ、下地(絶縁性基板11
および下部電極12)からの電子通過部5の剥がれが発
生しにくくなり、また、電子通過部5が下部電極12に
おいて表面電極と交差していない部分の上には形成され
ていないから、電子通過部5の一部が下部電極12から
剥がれても剥がれが拡大しにくくなる。
【0044】(実施形態5)本実施形態の電界放射型電
子源の基本構成は実施形態1と略同じであって、図8に
示すように、電子通過部5が、複数の強電界ドリフト層
6により構成されており、下部電極12において表面電
極(図示していないが表面電極は実施形態1と同様に下
部電極12と直交する方向に列設されている)と交差す
る部分(実施形態1で説明した電極部位12a)の上に
のみ形成されている点が相違する。また、絶縁性基板1
1の上記一表面側には、絶縁性基板11の上記一表面に
おいて下部電極12が形成されていない部位、下部電極
12において電子通過部5が形成されていない部位、電
子通過部5における強電界ドリフト層6の表面の周部を
覆うように、多結晶シリコンよりもガラス基板からなる
絶縁性基板11との密着性が高い絶縁材料(例えば、S
iO)からなる絶縁層9が形成されている。他の構成
および動作は実施形態1と同じである。なお、本実施形
態の電界放射型電子源10の製造方法は実施形態1にて
説明した製造方法と略同じであり、複数の下部電極12
を形成した絶縁性基板11の上記一表面側の全面にノン
ドープの多結晶シリコン層を成膜した後、フォトリソグ
ラフィ技術および反応性イオンエッチング技術を利用し
て多結晶シリコン層をパターニングしてから、ナノ結晶
化プロセスを行う点、絶縁層9を形成するプロセスが追
加される点などが相違する。
【0045】しかして、本実施形態の電界放射型電子源
10では、電子通過部5が下部電極12において表面電
極と交差する部分の上にのみ形成されているので、電子
通過部5の一部が剥がれても剥がれが拡がるのを防止す
ることができる。
【0046】ところで、上記各実施形態では、多結晶シ
リコン層に対してナノ結晶化プロセスを行って、その
後、酸化プロセスを行うことにより強電界ドリフト層6
を形成しているが、多結晶シリコン層の代わりに他の半
導体層を採用してもよい。また、なお、酸化プロセスに
代わりに窒化プロセスないし酸窒化プロセスを採用して
もよく、窒化プロセスを採用した場合には図2にて説明
した各シリコン酸化膜52,64がいずれもシリコン窒
化膜となり、酸窒化プロセスを採用した場合には各シリ
コン酸化膜52,64がシリコン酸窒化膜となる。
【0047】
【発明の効果】請求項1の発明は、絶縁性基板と、絶縁
性基板の一表面上に列設された複数の下部電極と、絶縁
性基板の前記一表面に平行な面内で下部電極に直交する
方向に列設された複数の表面電極と、絶縁性基板の前記
一表面側に設けられ下部電極と表面電極とで挟まれた部
分に多数のナノメータオーダの半導体微結晶および各半
導体微結晶それぞれの表面に形成された半導体微結晶の
結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子
通過部とを備え、下部電極は、表面電極と交差していな
い部分が表面電極と交差している部分に比べて幅が小さ
く形成されてなるものであり、電子通過部が絶縁性基板
と下部電極とで構成される下地から剥がれにくくなり、
仮に電子通過部の一部が下部電極から剥がれた場合でも
剥がれが拡大していくのを防ぐことができ、他の部分を
正常に動作させることができるので、従来に比べて長寿
命化を図ることができるという効果がある。
【0048】請求項2の発明は、請求項1の発明におい
て、前記下部電極は、少なくとも前記表面電極と交差し
ている部分の一部が不純物をドーピングしたシリコン層
により形成されているので、前記下部電極からの前記電
子通過部の剥がれが発生しにくくなるという効果があ
る。
【0049】請求項3の発明は、請求項2の発明におい
て、前記下部電極は、前記表面電極と交差していない部
分が金属薄膜により形成されているので、前記下部電極
の全部を不純物をドーピングしたシリコン層により形成
する場合に比べて前記下部電極での電圧降下を抑制する
ことができるという効果がある。したがって、ディスプ
レイの電子源として応用した場合にディスプレイの輝度
の面内ばらつきを抑制することが可能となる。
【0050】請求項4の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
直交するストライプ状に形成されているので、前記電子
通過部における残留応力を減らすことができ、前記電子
通過部の剥がれが発生しにくくなり、また、前記電子通
過部が前記下部電極の延長方向には延長されていないか
ら、前記電子通過部の一部が前記下部電極から剥がれて
も剥がれが拡大しにくくなるという効果がある。
【0051】請求項5の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
平行なストライプ状に形成され、且つ、前記下部電極に
おいて前記表面電極と交差していない部分の上には形成
されていないので、前記電子通過部における残留応力を
減らすことができ、前記電子通過部の剥がれが発生しに
くくなり、また、前記電子通過部が前記下部電極におい
て前記表面電極と交差していない部分の上には形成され
ていないから、前記電子通過部の一部が前記下部電極か
ら剥がれても剥がれが拡大しにくくなるという効果があ
る。
【0052】請求項6の発明は、請求項1ないし請求項
3の発明において、前記電子通過部は、前記下部電極に
おいて前記表面電極と交差している部分の上にのみ形成
されているので、前記電子通過部の一部が剥がれても剥
がれが拡がるのを防止することができるという効果があ
る。
【図面の簡単な説明】
【図1】実施形態1を示す概略斜視図である。
【図2】同上の動作説明図である。
【図3】実施形態2を示す概略斜視図である。
【図4】同上の要部概略平面図である。
【図5】実施形態3を示す概略斜視図である。
【図6】同上の要部概略平面図である。
【図7】実施形態4を示し、(a)は要部概略平面図、
(b)は(a)のA−A’断面図、(c)は(a)のB
−B’断面図である。
【図8】実施形態5を示し、(a)は要部概略平面図、
(b)は(a)のA−A’断面図、(c)は(a)のB
−B’断面図である。
【図9】従来例を示す電界放射型電子源の動作説明図で
ある。
【図10】他の従来例を示す電界放射型電子源の動作説
明図である。
【図11】同上の電界放射型電子源の製造方法を説明す
るための主要工程断面図である。
【図12】同上を応用したディスプレイの概略構成図で
ある。
【図13】同上を応用したディスプレイにおける電界放
射型電子源の概略斜視図である。
【符号の説明】
5 電子通過部 7 表面電極 10 電界放射型電子源 11 絶縁性基板 12 下部電極 12a 電極部位 12b 接続部位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹川 宜志 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5C031 DD17 5C135 AA09 AB12 AB16 AB18 DD08 DD09 GG10 GG11 HH04 HH07

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、絶縁性基板の一表面上に
    列設された複数の下部電極と、絶縁性基板の前記一表面
    に平行な面内で下部電極に直交する方向に列設された複
    数の表面電極と、絶縁性基板の前記一表面側に設けられ
    下部電極と表面電極とで挟まれた部分に多数のナノメー
    タオーダの半導体微結晶および各半導体微結晶それぞれ
    の表面に形成された半導体微結晶の結晶粒径よりも小さ
    な膜厚の多数の絶縁膜を有する電子通過部とを備え、下
    部電極は、表面電極と交差していない部分が表面電極と
    交差している部分に比べて幅が小さく形成されてなるこ
    とを特徴とする電界放射型電子源。
  2. 【請求項2】 前記下部電極は、少なくとも前記表面電
    極と交差している部分の一部が不純物をドーピングした
    シリコン層により形成されてなることを特徴とする請求
    項1記載の電界放射型電子源。
  3. 【請求項3】 前記下部電極は、前記表面電極と交差し
    ていない部分が金属薄膜により形成されてなることを特
    徴とする請求項2記載の電界放射型電子源。
  4. 【請求項4】 前記電子通過部は、前記下部電極に直交
    するストライプ状に形成されてなることを特徴とする請
    求項1ないし請求項3のいずれかに記載の電界放射型電
    子源。
  5. 【請求項5】 前記電子通過部は、前記下部電極に平行
    なストライプ状に形成され、且つ、前記下部電極におい
    て前記表面電極と交差していない部分の上には形成され
    ていないことを特徴とする請求項1ないし請求項3のい
    ずれかに記載の電界放射型電子源。
  6. 【請求項6】 前記電子通過部は、前記下部電極におい
    て前記表面電極と交差している部分の上にのみ形成され
    てなることを特徴とする請求項1ないし請求項3のいず
    れかに記載の電界放射型電子源。
JP2002146581A 2002-05-21 2002-05-21 電界放射型電子源 Withdrawn JP2003338240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002146581A JP2003338240A (ja) 2002-05-21 2002-05-21 電界放射型電子源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002146581A JP2003338240A (ja) 2002-05-21 2002-05-21 電界放射型電子源

Publications (1)

Publication Number Publication Date
JP2003338240A true JP2003338240A (ja) 2003-11-28

Family

ID=29705529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146581A Withdrawn JP2003338240A (ja) 2002-05-21 2002-05-21 電界放射型電子源

Country Status (1)

Country Link
JP (1) JP2003338240A (ja)

Similar Documents

Publication Publication Date Title
KR100486951B1 (ko) 전계방사형 전자원
JP4120398B2 (ja) 電界放射型電子源の製造方法
US20040180516A1 (en) Method for electrochemical oxidation
JP4461802B2 (ja) 電界放射型電子源およびその製造方法
JP2003338240A (ja) 電界放射型電子源
JP4023312B2 (ja) 電界放射型電子源の製造方法
JP4120397B2 (ja) 電界放射型電子源の製造方法
JP3788228B2 (ja) 電界放射型電子源
JP3963121B2 (ja) 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法
JP3985445B2 (ja) 電界放射型電子源の製造方法
JP2004206975A (ja) 電界放射型電子源
CN100545984C (zh) 电场放射型电子源
JP2003197089A (ja) 電界放射型電子源
JP4616538B2 (ja) 電界放射型電子源の製造方法
JP4886173B2 (ja) 電子源の製造方法
JP4433857B2 (ja) 電界放射型電子源
JP3539305B2 (ja) 電界放射型電子源およびその製造方法
JP4513375B2 (ja) 電子源およびその製造方法
JP2004259561A (ja) 電界放射型電子源の製造方法
JP3780937B2 (ja) 電界放射型電子源およびその製造方法
JP4285304B2 (ja) 電界放射型電子源の製造方法
JP2005317657A (ja) 電子線露光装置
WO2004036615A1 (ja) 冷陰極型フラットパネルディスプレイ
JP2002150926A (ja) 電界放射型電子源およびその製造方法
JP2003197088A (ja) 電界放射型電子源およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802