JP3582499B2 - 電界放射型電子源 - Google Patents
電界放射型電子源 Download PDFInfo
- Publication number
- JP3582499B2 JP3582499B2 JP2001145527A JP2001145527A JP3582499B2 JP 3582499 B2 JP3582499 B2 JP 3582499B2 JP 2001145527 A JP2001145527 A JP 2001145527A JP 2001145527 A JP2001145527 A JP 2001145527A JP 3582499 B2 JP3582499 B2 JP 3582499B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- surface electrode
- electric field
- electron source
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【0002】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許3665241号などに開示されているいわゆるスピント(Spindt)型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【0003】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ(例えば、イオン衝撃による損傷)を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空(約10−5Pa〜約10−6Pa)で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【0004】
この種の不具合を改善するために、MIM(Metal Insulator Metal)方式やMOS(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放出効率を高めるためには(多くの電子を放射させるためには)、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率(引き出し効率)をあまり高くできないという不具合があった。
【0005】
これらに対し、電子の放出効率を高めることができる電界放射型電子源として、近年では、例えば特開平8−250766号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層(ポーラスシリコン層)を形成して、その多孔質半導体層上に金属薄膜(導電性薄膜)よりなる表面電極を形成し、半導体基板と表面電極との間に電圧を印加して電子を放射させるように構成した電界放射型電子源(半導体冷電子放出素子)が提案されている。
【0006】
しかしながら、上述の特開平8−250766号公報に記載の電界放射型電子源では、電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【0007】
そこで、本願発明者らは、特願平10−272340号、特願平10−272342号において、導電性基板と金属薄膜(表面電極)との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を酸化した多孔質多結晶シリコン層により構成した電界放射型電子源を提案した。
【0008】
この電界放射型電子源10’は、例えば、図10に示すように、導電性基板たるn形シリコン基板1の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6”が形成され、強電界ドリフト層6”上に金属薄膜よりなる表面電極7が形成され、n形シリコン基板1の裏面にオーミック電極2が形成されている。なお、図10に示す例では、n形シリコン基板1と強電界ドリフト層6”との間にノンドープの多結晶シリコン層3を介在させてあるが、多結晶シリコン層3を介在させずにn形シリコン基板1上に強電界ドリフト層6”を形成した構成も提案されている。
【0009】
図10に示す構成の電界放射型電子源10’から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7をn形シリコン基板1(オーミック電極2)に対して高電位側(正極)となるように表面電極7とn形シリコン基板1との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、n形シリコン基板1から注入された電子が強電界ドリフト層6”をドリフトし表面電極7を通して放出される(なお、図10中の一点鎖線は表面電極7を通して放出された電子e−の流れを示す)。表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10nm〜15nm程度に設定されている。
【0010】
上述の構成を有する電界放射型電子源10’では、表面電極7とオーミック電極2との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図10参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10’では、表面電極7とオーミック電極2との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。
【0011】
この電界放射型電子源10’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【0012】
上述の電界放射型電子源10’では、強電界ドリフト層6”が、導電性基板たるn形シリコン基板1上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層(多孔質多結晶シリコン層)を急速加熱法によって例えば900℃の温度で酸化することにより形成されている。
【0013】
上述のようにして形成された強電界ドリフト層6”は、図11に示すように、少なくとも、柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6”は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層6”に印加された電界の大部分はシリコン酸化膜64を集中的に通り、注入された電子はシリコン酸化膜64を通る強電界により加速されグレイン51間を表面に向かって図11中の矢印Aの向きへ(図11中の上方向へ向かって)ドリフトするので、電子放出効率を向上させることができる。なお、強電界ドリフト層6”の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0014】
上述の電界放射型電子源10’では、導電性基板としてn形シリコン基板を用いているが、図12に示すように、ガラス基板からなる絶縁性基板11の一表面に導電性層12を形成したものを用いた電界放射型電子源10”も提案されている。ここに、上述の電界放射型電子源10’と同様の構成要素には同一の符号を付して説明を省略する。
【0015】
図12に示す構成の電界放射型電子源10”から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7が導電性層12に対して高電位側(正極)となるように表面電極7と導電性層12との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、導電性層12から注入された電子が強電界ドリフト層6”をドリフトし表面電極7を通して放出される(なお、図12中の一点鎖線は表面電極7を通して放出された電子e−の流れを示す。)
上述の構成を有する電界放射型電子源10”では、表面電極7と導電性層12との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図12参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10”では、表面電極7と導電性層12との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。
【0016】
また、図12に示した電界放射型電子源10”をディスプレイの電子源として応用する場合には、例えば図13に示す構成を採用すればよい。
【0017】
図13に示す電界放射型電子源10は、ガラス基板よりなる絶縁性基板11と、絶縁性基板11の一表面上に列設された複数の導電性層よりなる配線12aと、配線12aに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部6aおよびドリフト部6aの間を埋める多結晶シリコン層よりなる分離部6bとを有する強電界ドリフト層6と、各ドリフト部6aを介してそれぞれ配線12aに対向する複数の表面電極7と、強電界ドリフト層6の上で配線12aに交差する方向に列設された複数の表面電極7を各列ごとに共通接続した複数のバス電極25とを備えている。ここにおいて、バス電極25は、ドリフト部6aおよび分離部6bに跨って配線12aに交差する方向に列設されている。なお、バス電極25は電子をトンネルさせる必要がないので、表面電極7に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。
【0018】
この電界放射型電子源10では、絶縁性基板11の一表面上に列設された複数の配線12aと、強電界ドリフト層6上に形成された複数の表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、バス電極25と配線12aとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極25において配線12aとの交点に相当する部位に近接した表面電極7下のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、電圧を印加するバス電極25と配線12aとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、バス電極25と配線12aとの間に印加する電圧は10〜20V程度になっている。ここにおいて、配線12aは短冊状に形成され、長手方向の両端部上にそれぞれパッド27が形成されている。また、バス電極25は長手方向の両端部でそれぞれパッド28に接続されている。
【0019】
【発明が解決しようとする課題】
ところで、図13に示した電界放射型電子源10では、バス電極25とそのバス電極25に接続された表面電極7との間に過電流が流れると、選択した格子点に対応したドリフト部6aから過剰に電子が放出されたり、選択した格子点に対応したドリフト部6aの絶縁破壊が生じて配線12と表面電極7との間に短絡電流が流れたりして、ドリフト部6a、表面電極7、配線12aの発熱温度が高くなって、電子源全体として劣化が進んでしまうので、信頼性が低いという不具合があった。すなわち、選択した格子点に対応したドリフト部6a、表面電極7、配線12aに限らず、選択していない格子点に対応したドリフト部6a、表面電極7、配線12aの劣化を引き起こしてしまうという不具合があった。また、絶縁破壊の起こったドリフト部6aからは過剰な電子が放出されるので、ディスプレイでは特定の画素の輝度が異常に高くなってしまうとともに発光輝度の面内ばらつきが大きくなってしまうという不具合があった。
【0020】
本発明は上記事由に鑑みて為されたものであり、その目的は、ディスプレイの電子源として利用でき信頼性が高い電界放射型電子源を提供することにある。
【0021】
【課題を解決するための手段】
請求項1,2の発明は、上記目的を達成するために、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、表面電極とバス電極との間に介在し表面電極に流れる電流を制限する過電流保護要素とを備えることを特徴とするものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、バス電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極において配線との交点に相当する部位に近接した表面電極下のドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、表面電極とバス電極との間に表面電極に流れる電流を制限する過電流保護要素が介在していることにより、バス電極と表面電極との間に過電流が流れるのを制限することができ、表面電極、ドリフト部、配線に過電流が流れるのを制限することができて、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【0022】
しかも、請求項1の発明は、過電流保護要素が、表面電極とバス電極との間の電流通路を狭くし過電流時に断線する幅狭部よりなるので、特定の表面電極に過電流が流れるとその表面電極とバス電極との間に介在した幅狭部が断線するから、特定の表面電極に過電流が流れ続けるのを防止でき、発熱による劣化範囲の拡大が防止されて、信頼性を高めることができる。
【0024】
また、請求項2の発明は、過電流保護要素が、抵抗温度係数が正の感温抵抗層よりなるので、特定の表面電極に過電流が流れて発熱温度が上昇すると、感温抵抗層の抵抗が上昇して表面電極に流れる電流が制限されるから、発熱温度が高くなるのを抑制できて、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【0025】
【発明の実施の形態】
(実施形態1)
本実施形態の電界放射型電子源10の基本構成は図13に示した従来構成と略同じであって、図1に示すように、ガラス基板よりなる絶縁性基板11と、絶縁性基板11の一表面上に列設された複数の導電性層(例えば、クロム膜などの金属膜やITO膜など)よりなる配線12aと、配線12aに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部6aおよびドリフト部6aの間を埋めるノンドープの多結晶シリコン層よりなる分離部6bとを有する強電界ドリフト層6と、各ドリフト部6aを介してそれぞれ配線12aに対向する複数の表面電極7と、強電界ドリフト層6の上で配線12aに交差する方向に列設された複数の表面電極7を各列ごとに共通接続する複数のバス電極25とを備えている。ここにおいて、バス電極25は、ドリフト部6aおよび分離部6bに跨って配線12aに交差する方向に列設されている。また、表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10〜15nmに設定されている。バス電極25には抵抗が低く加工が容易な材料(例えば、アルミニウムや銅など)が採用されている。バス電極25は電子をトンネルさせる必要がないので、表面電極7に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。なお、本実施形態では、絶縁性基板11が基板を構成している。
【0026】
ところで、本実施形態の電界放射型電子源10では、図1および図2に示すように、表面電極7とバス電極25の間に表面電極7とバス電極25との間の電流通路を狭く(電流の通過断面積を狭く)する導電性材料よりなる幅狭部8aを介在させている点に特徴がある。幅狭部8aは過電流が流れた時に図3に示すように断線する。つまり、幅狭部8aは過電流が流れたときに断線する程度に熱容量を小さくしてある。ここにおいて、本実施形態の電界放射型電子源10では、各表面電極7が同一のパッド28に共通接続された2本のバス電極25に挟まれており、表面電極7とその両側のバス電極25,25との間にそれぞれ幅狭部8aを介在させてある。なお、本実施形態では、幅狭部8aが、表面電極7とバス電極25との間に介在し表面電極7に流れる電流を制限する過電流保護要素を構成している。
【0027】
本実施形態の電界放射型電子源10では、図13に示した従来構成と同様、絶縁性基板11の一表面上に列設された複数の配線12aと、強電界ドリフト層6上に形成された複数の表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、バス電極25と配線12aとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極25において配線12aとの交点に相当する部位に近接した表面電極7下のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、電圧を印加するバス電極25と配線12aとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、バス電極25と配線12aとの間に印加する電圧は10〜20V程度になっている。ここにおいて、配線12aは短冊状に形成され、長手方向の両端部上にそれぞれパッド27が形成されている。また、バス電極25は長手方向の両端部でそれぞれパッド28に接続されている。
【0028】
本実施形態におけるドリフト部6aは、上述の図10に示した電界放射型電子源10’における強電界ドリフト層6”と同様の構造を有していると考えられ、図11に示すように、少なくとも、配線12aの表面側に列設された柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64とから構成されると考えられる。すなわち、ドリフト部6aは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層6に印加された電界の大部分はシリコン酸化膜64を集中的に通り、注入された電子はシリコン酸化膜64を通る強電界により加速され多結晶シリコンのグレイン51間を表面に向かって図11中の矢印Aの向きへ(図11中の上方向へ向かって)ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層6のドリフト部6aの表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0029】
ところで、本実施形態の電界放射型電子源10においては、上述のように表面電極7とバス電極25との間に幅狭部8aを介在させてあるので、特定の表面電極7に過電流が流れるとその表面電極7とバス電極25との間に介在した幅狭部8aが断線するから、特定の表面電極7に過電流が流れ続けるのを防止でき、発熱による劣化範囲の拡大が防止されて、信頼性を高めることができる。要するに、表面電極7とバス電極25との間に表面電極7に流れる電流を制限する過電流保護要素が介在していることにより、バス電極25と表面電極7との間に過電流が流れるのを制限できて、表面電極7、ドリフト部6a、配線12aに過電流が流れるのを制限することができ、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。言い換えれば、ディスプレイの個々の画素にそれぞれ対応した各表面電極7のうち過電流の流れた表面電極7とバス電極25との間に介在する幅狭部8aのみを断線させることができるので、他の画素に対応した表面電極7への影響を抑制することができ、ディスプレイに用いる電子源としての信頼性を高めることができる。また、本実施形態の電界放射型電子源10では、隣り合うドリフト部6a間が分離部6bにより絶縁されているので、隣り合うドリフト部6aの間の部位を通して電子が放出されるようなクロストークを防ぐことができる。また、本実施形態の電界放射型電子源10では、図10に示した従来構成の電界放射型電子源10’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【0030】
(参考例)
本参考例の基本構成は実施形態1と略同じであって、図4および図5に示すように、表面電極7とバス電極25との間に高抵抗層8bを介在させている点が相違する。なお、本参考例では、高抵抗層8bが、表面電極7とバス電極25との間に介在し表面電極7に流れる電流を制限する過電流保護要素を構成している。他の構成は実施形態1と同じであるから、実施形態1と同じ構成要素には同一の符号を付して説明を省略する。
【0031】
しかして、本参考例の電界放射型電子源10では、表面電極7とバス電極25とが直接接続された図13の従来構成に比べて、表面電極7に過電流が流れるのを防止することができ、発熱による劣化範囲の拡大が防止されるから、信頼性を高めることができる。
【0032】
(実施形態2)
本実施形態の基本構成は実施形態1と略同じであって、図6ないし図8に示すように、表面電極7とバス電極25との間に抵抗温度係数が正の感温抵抗層8cを介在させている点が相違する。すなわち、感温抵抗層8cは、図9に示すように、温度が上昇すると抵抗値が大きくなるものであり、感温抵抗層8cの材料としては、例えばPTCサーミスタなどに用いられているBaTiO3系の材料を採用すればよい。なお、本実施形態では、感温抵抗層8cが、表面電極7とバス電極25との間に介在し表面電極7に流れる電流を制限する過電流保護要素を構成している。他の構成は実施形態1と同じであるから、実施形態1と同じ構成要素には同一の符号を付して説明を省略する。
【0033】
しかして、本実施形態の電界放射型電子源10では、特定の表面電極7に過電流が流れて発熱温度が上昇すると、この表面電極7とバス電極25との間に介在した感温抵抗層8cの抵抗が上昇して表面電極7に流れる電流が制限されるから、図13の従来構成に比べて、表面電極7に過大な電流が流れるのを防止することができ、発熱による劣化範囲の拡大が防止されるから、信頼性を高めることができる。
【0034】
ところで、上記各実施形態では、導電性基板としてガラス基板からなる絶縁性基板11の一表面側に導電性層12を形成したものを用いているが、導電性基板としては、クロムなどの金属基板を用いてもよいし、半導体基板(例えば、抵抗率が導体の抵抗率に比較的近いn形シリコン基板や、一表面側に導電性層としてn形領域が形成されたp形シリコン基板など)などを用いてもよい。絶縁性基板11もガラス基板の他にセラミック基板などを用いることができる。
【0035】
また、上記各実施形態では表面電極7の材料として金を採用しているが、表面電極7の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などを採用してもよい。
【0036】
また、表面電極7を厚み方向に積層された少なくとも2層の薄膜層で構成してもよい。表面電極7が2層の薄膜層で構成される場合には、上層の薄膜層の材料として例えば金などを採用し、下層の薄膜層(強電界ドリフト層6側の薄膜層)の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【0037】
また、上記各実施形態では、強電界ドリフト層6のドリフト部6aを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層6のドリフト部6aを窒化若しくは酸窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化若しくは酸窒化したものでもよい。強電界ドリフト層6のドリフト部6aを窒化した多孔質多結晶シリコン層とした場合には図11にて説明した各シリコン酸化膜52,64がいずれもシリコン窒化膜となり、ドリフト部6aを酸窒化した多孔質多結晶シリコン層とした場合には図11にて説明した各シリコン酸化膜52,64がいずれもシリコン酸窒化膜となる。
【0038】
【発明の効果】
請求項1,2の発明は、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、表面電極とバス電極との間に介在し表面電極に流れる電流を制限する過電流保護要素とを備えるものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、バス電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極において配線との交点に相当する部位に近接した表面電極下のドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、表面電極とバス電極との間に表面電極に流れる電流を制限する過電流保護要素が介在していることにより、バス電極と表面電極との間に過電流が流れるのを制限することができ、表面電極、ドリフト部、配線に過電流が流れるのを制限することができて、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができるという効果がある。
【0039】
しかも、請求項1の発明は、過電流保護要素が、表面電極とバス電極との間の電流通路を狭くし過電流時に断線する幅狭部よりなるので、特定の表面電極に過電流が流れるとその表面電極とバス電極との間に介在した幅狭部が断線するから、特定の表面電極に過電流が流れ続けるのを防止でき、発熱による劣化範囲の拡大が防止されて、信頼性を高めることができるという効果がある。
【0041】
また、請求項2の発明は、過電流保護要素が、抵抗温度係数が正の感温抵抗層よりなるので、特定の表面電極に過電流が流れて発熱温度が上昇すると、感温抵抗層の抵抗が上昇して表面電極に流れる電流が制限されるから、発熱温度が高くなるのを抑制できて、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す概略斜視図である。
【図2】同上の要部平面図である。
【図3】同上の動作説明図である。
【図4】参考例を示す概略斜視図である。
【図5】同上の要部平面図である。
【図6】実施形態2を示す概略斜視図である。
【図7】同上の要部平面図である。
【図8】同上の要部断面図である。
【図9】同上の要部の特性説明図である。
【図10】従来例を示す電界放射型電子源の動作説明図である。
【図11】同上の電界放射型電子源の電子放出機構の説明図である。
【図12】他の従来例を示す電界放射型電子源の動作説明図である。
【図13】同上をディスプレイの電子源として用いる場合の概略斜視図である。
【符号の説明】
6 強電界ドリフト層
6a ドリフト部
6b 分離部
7 表面電極
8a 幅狭部
10 電界放射型電子源
11 絶縁性基板
12a 配線
25 バス電極
27 パッド
28 パッド
Claims (2)
- 一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、表面電極とバス電極との間に介在し表面電極に流れる電流を制限する過電流保護要素とを備え、過電流保護要素は、表面電極とバス電極との間の電流通路を狭くし過電流時に断線する幅狭部よりなることを特徴とする電界放射型電子源。
- 一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、表面電極とバス電極との間に介在し表面電極に流れる電流を制限する過電流保護要素とを備え、過電流保護要素は、抵抗温度係数が正の感温抵抗層よりなることを特徴とする電界放射型電子源。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145527A JP3582499B2 (ja) | 2001-05-15 | 2001-05-15 | 電界放射型電子源 |
TW090126440A TWI286773B (en) | 2000-10-26 | 2001-10-25 | Field emission type electron source |
US10/048,478 US6707061B2 (en) | 2000-10-26 | 2001-10-26 | Field emission type electron source |
PCT/JP2001/009423 WO2002035572A1 (fr) | 2000-10-26 | 2001-10-26 | Source d"electrons du type a emission de champ |
CN2006100048862A CN1825519B (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
CN2006100048881A CN1825521B (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
EP01976835A EP1329926A4 (en) | 2000-10-26 | 2001-10-26 | ELECTRON SOURCE OF THE FIELD EMISSION TYPE |
KR10-2002-7002766A KR100486951B1 (ko) | 2000-10-26 | 2001-10-26 | 전계방사형 전자원 |
CNB018018580A CN1254839C (zh) | 2000-10-26 | 2001-10-26 | 电场放射型电子源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145527A JP3582499B2 (ja) | 2001-05-15 | 2001-05-15 | 電界放射型電子源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343230A JP2002343230A (ja) | 2002-11-29 |
JP3582499B2 true JP3582499B2 (ja) | 2004-10-27 |
Family
ID=18991325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001145527A Expired - Fee Related JP3582499B2 (ja) | 2000-10-26 | 2001-05-15 | 電界放射型電子源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3582499B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008257913A (ja) | 2007-04-02 | 2008-10-23 | Canon Inc | 電子線装置 |
-
2001
- 2001-05-15 JP JP2001145527A patent/JP3582499B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002343230A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5378045B2 (ja) | 半導体装置 | |
KR100486951B1 (ko) | 전계방사형 전자원 | |
JPH04284324A (ja) | 電界電子放出装置 | |
JP3582499B2 (ja) | 電界放射型電子源 | |
JP3687522B2 (ja) | 電界放射型電子源 | |
JP3965937B2 (ja) | 電界放射型電子源 | |
JP2002352697A (ja) | 電界放射型電子源 | |
JP4259122B2 (ja) | 電子源 | |
JP3852564B2 (ja) | 電界放射型電子源およびその製造方法 | |
US5550426A (en) | Field emission device | |
JP3788228B2 (ja) | 電界放射型電子源 | |
JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP2003197089A (ja) | 電界放射型電子源 | |
JP3671875B2 (ja) | 電界放射型電子源 | |
JP3780937B2 (ja) | 電界放射型電子源およびその製造方法 | |
US10366855B2 (en) | Fuse element assemblies | |
JPH09219141A (ja) | 電界放出素子 | |
JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
JP2004221076A (ja) | 電界放射型電子源およびその製造方法 | |
JP3797145B2 (ja) | マトリクス電子源およびそれを用いた表示装置 | |
JPS62247570A (ja) | 不揮発性半導体記憶装置 | |
JP2000188059A (ja) | 電界放射型電子源 | |
JP2004206975A (ja) | 電界放射型電子源 | |
JP4062108B2 (ja) | 表示パネルの製造方法 | |
JP4433857B2 (ja) | 電界放射型電子源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |