JP2001023551A

JP2001023551A - 表示装置

Info

Publication number: JP2001023551A
Application number: JP11191423A
Authority: JP
Inventors: Toshiaki Kusunoki; 敏明楠; Mutsumi Suzuki; 睦三鈴木; Masakazu Sagawa; 雅一佐川; Makoto Okai; 誠岡井; Akitoshi Ishizaka; 彰利石坂
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-07-06
Filing date: 1999-07-06
Publication date: 2001-01-26

Abstract

(57)【要約】【課題】薄膜型電子源の上部電極を薄膜化して電子放
出効率を向上させ、かつ、薄膜型電子源の絶縁層に欠陥
が生じ、短絡が発生した場合でも、表示装置に点欠陥や
線欠陥が生じるのを防止することが可能な表示装置を提
供する。【解決手段】一対の基板と、枠部材とを有し、前記一
対の基板と枠部材とで囲まれた空間が真空雰囲気とされ
る表示装置であって、前記一対の基板の一方の基板は、
行（または列）方向に設けられる複数の下部電極と、列
（または行）方向に設けられる複数の上部電極と、前記
複数の下部電極と前記複数の上部電極との交差部に設け
られる複数の電子源とを有し、前記複数の電子源の少な
くとも１つは、前記下部電極と前記上部電極との間に設
けられ、前記下部電極と前記上部電極とともに複数の電
子放出部を構成する複数の絶縁層を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置に係わ
り、特に、平面型表示装置に適用して有効な技術に関す
る。

【０００２】

【従来の技術】平面型表示装置として、薄膜型電子源を
使用するものが提案されている。この薄膜型電子源と
は、上部電極−絶縁層−下部電極の３層薄膜構造を基本
とし、上部電極と下部電極との間に電圧を印加して、上
部電極の表面から真空中に電子を放出させるものであ
る。例えば、金属−絶縁体−金属を積層したＭＩＭ（Me
tal-Insulator-Metal ）型、金属−絶縁体−半導体を積
層したＭＩＳ（Metal-Insulator-Semiconductor）型等
が知られている。なお、ＭＩＭ型の薄膜型電子源につい
ては、例えば、特開平７−６５７１０号に開示されてい
る。

【０００３】図１５は、薄膜型電子源の動作原理を説明
するための図である。上部電極１３と下部電極１１との
間に、駆動電圧源２０から駆動電圧を印加して、トンネ
ル絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ程度にする
と、下部電極１１中のフェルミ準位近傍の電子はトンネ
ル現象により障壁を透過し、トンネル絶縁層１２、上部
電極１３の伝導帯へ注入されホットエレクトロンとな
る。これらのホットエレクトロンのうち、上部電極１３
の仕事関数（φ）以上のエネルギーを有するものは、真
空１６中に放出される。ここで、上部電極１３および下
部電極１１を複数本設け、これら複数本の上部電極１３
と、複数本の下部電極１１とを直交させて、薄膜電子源
をマトリクス状に形成すると、任意の場所から電子線を
発生させることができるので、表示装置等の電子源とし
て使用することができる。これまで、金（Ａｕ）−酸化
アルミニウム（Ａｌ₂Ｏ₃）−アルミニウム（Ａｌ）構
造のＭＩＭ（Metal-Insulator-Metal）構造などから電
子放出が観測されている。

【０００４】

【発明が解決しようとする課題】前記した薄膜型電子源
を、表示装置に適用する際に重要な性能として、電子放
出効率が高いこと、および製造歩留り、信頼性が高いこ
とが求めらる。電子放出効率は、表示装置の消費電力に
影響し、０．５％以上に高める方が好ましい。電子放出
効率を高めるには、上部電極１３中での散乱を低減する
ため、上部電極１３をできるだけ薄膜化するのが有効で
ある。しかしながら、上部電極１３を薄膜化しすぎると
電極抵抗が増大し、電子放出部面内で電圧降下が生じる
ため均一な電子放出が得られなくなるという問題があっ
た。また、上部電極１３を薄膜化しても、均一な電子放
出を得るには、薄膜化の程度に応じた電子放出部面積の
縮小が必要であるが、単一の電子源では電流量が減少し
てしまう。そのため、表示装置の１画素に対し複数の電
子放出部が必要となる。一方、製造歩留り、信頼性に関
しては、主に薄膜型電子源のトンネル絶縁層１２の製造
歩留り、信頼性が関係する。薄膜型電子源はトンネル現
象を用いるため、トンネル絶縁層１２の膜厚が薄くされ
る。このトンネル絶縁層１２の形成法は、通常、陽極酸
化法や熱酸化法など、極薄のトンネル絶縁層１２を大面
積で均一な膜厚、膜質で作成できる方法を用いるが、異
物の混入や下部電極１１の膜に欠陥がある場合などは、
トンネル絶縁層１２に欠陥が生じてしまう。下部電極１
１と上部電極１３とが欠陥部で短絡してしまった場合、
薄膜型電子源は電子放出せず点欠陥となってしまう。さ
らに、薄膜型電子源マトリクスを形成し、単純マトリク
ス駆動する場合は、欠陥部が存在する下部電極１１、上
部電極１３上の他の正常な薄膜型電子源も、十分な駆動
電圧が印加されないため電子放出できなくなったり、電
子放出量が低下したりする。したがって、薄膜型電子源
マトリクスに線欠陥が生じてしまう。このような場合、
表示装置等への使用は不可能である。表示装置に用いる
場合、極薄のトンネル絶縁層１２を数１０万〜数１００
万個形成しなければならず、無欠陥の薄膜型電子源マト
リクスを形成することは困難である。本発明は、前記従
来技術の問題点を解決するためになされたものであり、
本発明の目的は、表示装置において、電子源の上部電極
を薄膜化して、電子放出効率を向上させることが可能と
なる技術を提供することにある。また、本発明の他の目
的は、表示装置において、電子源のトンネル絶縁層に欠
陥が生じ、短絡が発生した場合でも、表示装置に点欠陥
や線欠陥が生じるのを防止することが可能となる技術を
提供することにある。本発明の前記ならびにその他の目
的と新規な特徴は、本明細書の記述及び添付図面によっ
て明らかにする。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。本発明では、薄膜型電子源に欠陥が
生じた場合でも、表示装置に点欠陥や線欠陥を生じさせ
ないようにするために、表示装置の一画素を複数の電子
放出部で構成し冗長性を持たせたことを特徴とする。即
ち、本発明は、一対の基板と、枠部材とを有し、前記一
対の基板と枠部材とで囲まれた空間が真空雰囲気とされ
る表示装置であって、前記一対の基板の一方の基板は、
行（または列）方向に設けられる複数の下部電極と、列
（または行）方向に設けられる複数の上部電極と、前記
複数の下部電極と前記複数の上部電極との交差部に設け
られる複数の電子源とを有し、前記複数の電子源の少な
くとも１つは、前記下部電極と前記上部電極との間に設
けられ、前記下部電極と前記上部電極とともに複数の電
子放出部を構成する複数の絶縁層を有することを特徴と
する。また、本発明は、一対の基板と、枠部材とを有
し、前記一対の基板と枠部材とで囲まれた空間が真空雰
囲気とされる表示装置であって、前記一対の基板の一方
の基板は、行（または列）方向に設けられる複数の下部
電極と、列（または行）方向に設けられ、前記複数の下
部電極との交差部に複数の開口部を有する複数のバス電
極と、前記複数の開口部を覆うように、前記複数のバス
電極毎に設けられる複数の上部電極と、前記複数の下部
電極と前記複数の上部電極との交差部に設けられる複数
の電子源とを有し、前記複数の電子源の少なくとも１つ
は、前記バス電極の各開口部内で、前記下部電極と前記
上部電極との間に設けられ、前記下部電極と前記上部電
極とともに複数の電子放出部を構成する複数の絶縁層を
有することを特徴とする。また、本発明は、前記下部電
極上で、前記絶縁層が設けられる領域以外の領域に設け
られる保護絶縁層を有し、前記各電子放出部の上部電極
は、前記バス電極の各開口部の端面とその近傍の保護絶
縁層上において、その膜厚が他の部分より薄くなってい
ることを特徴とする。

【０００６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。〈本発明が適用される表示装置の基本構造〉図１は、本
発明が適用される平面型表示装置の基本構造を示す展開
斜視図である。図１に示す平面型表示装置は、その表面
に、ＭＩＭ型トンネルダイオード構造の薄膜型電子源ア
レイが形成される薄膜型電子源アレイ基板１と、ストラ
イプ状の蛍光体が形成される蛍光表示板３とが、枠ガラ
ス（本発明の枠部材）２により対向配置されて構成され
る。なお、同図において、４は排気管である。

【０００７】図２は、図１に示す薄膜型電子源アレイ基
板１の一例の概略構成を示す斜視図である。図２、薄膜
型電子源アレイ基板１は、ソーダガラス等の基板１０上
に形成されるＸ方向に延びるストライプ状の下部電極１
１と、下部電極１１上に形成される保護絶縁層１４およ
びトンネル絶縁層１２と、保護絶縁層１４およびトンネ
ル絶縁層１２上に形成され、Ｙ方向に延びるストライプ
状の上部電極バスライン（本発明のバス電極）１５と、
上部電極バスライン１５上に形成される上部電極１３と
で構成される。ここで、下部電極１１と上部電極バスラ
イン１５とは、互いに略直交するように形成され、下部
電極１１と上部電極バスライン１５とが重なる領域内の
一部に電子放出部１７が形成され、この電子放出部１７
はマトリクス状に形成される。この電子放出部１７は、
上部電極バスライン１５が除去され、上部電極１３がト
ンネル絶縁層１２を介して下部電極１１と対向してお
り、即ち、電子放出部は、ＭＩＭ型トンネルダイオード
構造の薄膜型電子源を構成する。ここで、下部電極１１
は、例えば、ネオジム（以下、単に、Ｎｄと称する。）
を２原子量％含む厚さが３００ｎｍのアルミニウム（以
下、単に、Ａｌと称する。）で形成される。また、例え
ば、保護絶縁層１４およびトンネル絶縁層１２は、共
に、Ａｌの陽極酸化膜（Ａｌ₂Ｏ₃）で形成されるが、
その厚さは、例えば、保護絶縁層１４が１１０ｎｍ、ト
ンネル絶縁層１２が５．５ｎｍとされる。また、例え
ば、上部電極バスライン１５は、厚さが１５０ｎｍのＡ
ｌと、厚さが４５ｎｍのモリブデン（以下、単に、Ｍｏ
と称する。）との多層膜で形成され、上部電極１３は、
厚さが１ｎｍのイリジウム（以下、単に、Ｉｒと称す
る。）と、厚さが２ｎｍの白金（以下、単に、Ｐｔと称
する。）と、厚さが３ｎｍの金（以下、単に、Ａｕと称
する。）との多層膜で形成される。

【０００８】〈本発明の実施の形態の表示装置の特徴的
構造〉図３は、本発明の実施の形態の表示装置の薄膜型
電子源アレイ基板１の薄膜型電子源１画素分の平面図お
よび断面構造を示す図である。同図に示すように、本実
施の形態では、下部電極１１と上部電極バスライン１５
との交差部に設けられる電子放出部１７が、複数個（図
３では、１６個）設けられる。

【０００９】以下、図４ないし図７を用いて、本実施の
形態の薄膜型電子源アレイ基板の薄膜型電子源１画素分
の製造方法について説明する。まず、ソーダガラス等の
絶縁性の基板１０を用意し、この基板１０上に下部電極
１１用の金属膜を形成する。下部電極１１用の材料とし
ては、ＡｌやＡｌ合金等が使用されるが、本実施の形態
では、前記Ａｌ−Ｎｄ合金を使用した。また、金属膜の
形成には、例えば、スパッタリング法を用いる。図４に
示すように、金属膜を形成した後、エッチングにより下
部電極１１を形成する。

【００１０】次に、図５に示すように、下部電極１１上
の電子放出部１７となる複数個所をレジスト膜２１でマ
スクし、化成液中で下部電極１１を陽極として、下部電
極１１の電子放出部１７以外の部分を選択的に厚く陽極
酸化し、保護絶縁層１４を形成する。この時、化成電圧
を８０Ｖとすれば、約１０９ｎｍの保護絶縁層１４が形
成される。この保護絶縁層１４は、電子放出部１７を制
限するとともに下部電極１１のエッジに電界が集中する
のを防止する役目を果たす。

【００１１】次に、図６に示すように、保護絶縁層１４
の陽極酸化終了後、レジスト膜２１を除去し、再度下部
電極１１を陽極とし、電子放出部１７を陽極酸化し、ト
ンネル絶縁層１２を形成する。ここで、化成電圧を６Ｖ
とすれば、約１０ｎｍのトンネル絶縁層１２が形成され
る。

【００１２】次に、図７に示すように、上部電極バスラ
イン１５用の金属膜を形成し、エッチングにより複数の
電子放出部１７とその周囲の保護絶縁層１４の一部が露
出する開口部を持つ上部電極バスライン１５を形成す
る。最後に、上部電極用の金属膜をスパッタリング法で
成膜し、エッチングまたはリフトオフ法により、上部電
極バスライン１５および電子放出部１７上に、上部電極
１３を形成する。ここで、上部電極１３としてはイリジ
ウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）の積層膜を用
いた。

【００１３】このように、本実施の形態では、薄膜型電
子源の１画素分に対して、正方形の電子放出部１７を
縦、横周期的に配置することにより、二次元状に複数の
電子放出部１７を設けた。複数の電子放出部１７の配置
は任意に設計可能であるが、薄膜型電子源マトリクスの
下部電極１１と上部電極１３とは通常直交するので、平
面形状が長方形形状、即ち、正方形または長方形の電子
放出部１７を縦、横周期的に二次元状に配置すると、電
子放出部１７の面積を有効に確保できる。さらに、各電
子放出部１７の平面形状を一定とすれば、各電子放出部
１７への給電状況が一定となり、電子放出の均一性がよ
り向上する。また、本実施の形態では、電子放出部１７
を囲むように上部電極１３の給電線となる上部電極バス
ライン１５が形成されているので、３ｎｍという超薄膜
を用いた場合でも電圧降下の影響を受けずに均一な電子
放出ができる。

【００１４】上部電極１３として、イリジウム（Ｉ
ｒ）、白金（Ｐｔ）、金（Ａｕ）の積層膜を用い、平均
膜厚が６ｎｍと３ｎｍのもの２つを作成し、この膜厚が
異なる２試料について電子放出効率を測定した結果を図
８に示す。図８に示すように、駆動電圧７Ｖにおいて上
部電極１３の膜厚が６ｎｍのものは電子放出効率が約
０．１％であるのに対し、上部電極１３の膜厚が３ｎｍ
のものは電子放出効率が約０．５％に達成しており、高
い電子放出効率の薄膜型電子源を実現している。本実施
の形態の薄膜型電子源はトンネル絶縁層１２に欠陥が生
じ、短絡が発生した場合でも、表示装置に点欠陥や線欠
陥を生じさせないようにするのにも有効である。即ち、
薄膜型電子源の上部電極１３は薄い金属膜であり熱容量
が小さいため、短絡した場合、その漏洩電流による発熱
により上部電極１３が溶解や蒸発を起こし破壊される。
その際、上部電極１３が上部電極バスライン１５から切
り離されるので、漏洩電流は流れなくなり、短絡状態が
通常の絶縁状態に回復する自己修復（セルフヒーリン
グ）が起こる。本実施の形態の薄膜型電子源は、保護絶
縁層１４で分割された複数の電子放出部１７で構成され
ているため、ある電子放出部部１７に短絡が生じても、
セルフヒーリングにより他の電子放出部１７にその影響
が及ばない。その結果、他の電子放出部１７は電子放出
を続けることが可能となり、点欠陥はなくなる。当然線
欠陥も生じない。本実施の形態の薄膜型電子源では、上
部電極１３の膜厚が３〜６ｎｍと薄く熱容量が小さいた
め、セルフヒーリングが起きやすい。さらに、本実施の
形態の薄膜型電子源では、以下に示すような構造を持つ
ため、セルフヒーリング機構が働きやすくなっている。

【００１５】図９は、本実施の形態の薄膜型電子源にお
ける、下部電極１１および上部電極１３が交差する領域
内の複数の電子放出部１７のうち、一つの電子放出部１
７の断面の一部を拡大した様子を示す模式図である。本
実施の形態では、上部電極バスライン１５上から上部電
極１３をスパッタリング法で形成した。スパッタリング
法で金属膜を形成する場合、上部電極１３は上部電極バ
スライン１５の端面とその近傍の保護絶縁層１４上にお
いて、厚い上部電極バスライン１５の斜影効果のため、
電子放出部１７より薄く形成される。そのため、本実施
の形態の薄膜型電子源では、薄くなっている部分が溶断
されやすく、セルフヒーリングが起きやすい。

【００１６】〈本発明の実施の形態の表示装置の薄膜型
電子源アレイ基板１の構成〉本実施の形態の薄膜型電子
源アレイ基板１は、前記説明した手順にしたがって、基
板１０上に、薄膜型電子源がマトリクス状に形成されて
構成される。図１０は、本発明の実施の形態の表示装置
の薄膜型電子源アレイ基板１の概略構成を示す模式図で
ある。なお、図１０では、３本の下部電極１１と４本の
上部電極１３からなる（３×４）ドットの薄膜型電子源
マトリクスの平面図、断面図を示しているが、実際に
は、表示ドット数に対応した数の薄膜型電子源マトリク
スを形成する。また、図１０では、１ドット内には９個
の電子放出部１７が形成される場合を図示しているが、
電子放出部１７の数も２個以上あればよい。

【００１７】〈本発明の実施の形態の表示装置の蛍光表
示板３の構成〉図１１は、本発明の実施の形態の表示装
置の蛍光表示板３の概略構成を示す模式図である。本実
施の形態の蛍光表示板３は、ソーダガラス等の基板１１
０に形成されるブラックマトリクス１２０と、このブラ
ックマトリクス１２０の溝内に形成される赤（Ｒ）・緑
（Ｇ）・青（Ｂ）の蛍光体（１１１〜１１３）と、これ
らの上に形成されるメタルバック膜１１４とで構成され
る。以下、本実施の形態の蛍光表示板３の作成方法につ
いて説明する。まず、表示装置のコントラストを上げる
目的で、基板１１０上に、ブラックマトリクス１２０を
形成する。ブラックマトリクス１２０は、ＰＶＡ（ポリ
ビニルアルコール；以下、単に、ＰＶＡと称する。）と
重クロム酸アンモニウムとを混合した溶液を基板１１０
に塗布し、ブラックマトリクス１２０を形成したい部分
以外に紫外線を照射して感光させた後、未感光部分を除
去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡ
をリフトオフすることにより形成する。次に、以下の方
法により赤色蛍光体１１１を形成する。赤色蛍光体粒子
にＰＶＡと重クロム酸アンモニウムとを混合した水溶液
を基板１１０上に塗布した後、蛍光体を形成する部分に
紫外線を照射して感光させた後、未感光部分を流水で除
去する。このようにして、赤色蛍光体１１１をパターン
化する。なお、蛍光体パターンは、図１１に示すストラ
イプ状のパターンであるが、このストライプパターンは
一例であって、それ以外にも、ディスプレイの設計に応
じて、例えば、近接する４ドットで一画素を構成させた
「ＲＧＢＧ」パターンでももちろん構わない。また、赤
色蛍光体１１１の膜厚は１．４〜２層程度になるように
する。同様の方法により、緑色蛍光体１１２と青色蛍光
体１１３を形成する。ここで、蛍光体として、例えば、
赤色蛍光体１１１はＹ₂Ｏ₂Ｓ：Ｅｕ（Ｐ２２−Ｒ）、
緑色蛍光体１１２はＺｎ₂ＳｉＯ₄：Ｍｎ、青色蛍光体
１１３はＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いた。次い
で、ニトロセルロースなどの膜でフィルミングした後、
基板１１０全体にアルミニウム（Ａｌ）を、膜厚５０〜
３００ｎｍ程度蒸着してメタルバック膜１１４とする。
このメタルバック膜１１４が、加速電極として働く。そ
の後、基板１１０を大気中４００℃程度に加熱してフィ
ルミング膜やＰＶＡなどの有機物を加熱分解する。この
ようにして、蛍光表示板３が完成する。

【００１８】〈本発明の実施の形態の表示装置の全体構
成〉図１２は、本発明の実施の形態の表示装置の概略全
体構成を示す模式図である。図１２に示すように、前記
手順により製作された薄膜型電子源アレイ基板１と蛍光
表示板３とを、スペーサ３０を介して、周囲をフリット
ガラス１１５を用いて封着する。薄膜型電子源アレイ基
板１と蛍光表示板３との間の距離は、１〜３ｍｍ程度に
なるようにスペーサ３０の高さを設定する。なお、図１
２では、赤（Ｒ）・緑（Ｇ）・青（Ｂ）に発光するドッ
ト毎、即ち、下部電極３列づつにスペーサ３０の支柱を
設けているが、機械強度が耐える範囲で、支柱の数（密
度）を減らしても構わない。ここで、スペーサ３０は、
厚さ１〜３ｍｍ程度のガラスやセラミックスなどの絶縁
板に、例えば、サンドブラスト法などで所望の形状の穴
を加工して形成する。封着したパネルは、１０^-7Ｔｏｒ
ｒ程度の真空に排気して、封止する。このようにして、
本実施の形態の薄膜電子源アレイを表示装置が完成す
る。本実施の形態の表示装置では、薄膜型電子源アレイ
基板１と蛍光表示板３との間の距離が、１〜３ｍｍ程度
と長いので、メタルバック膜１１４に印加する加速電圧
を３〜６ＫＶと高電圧にできる。したがって、前記した
ように、蛍光体には、陰極線管（ＣＲＴ）用の蛍光体を
使用することができる。

【００１９】図１３は、本実施の形態の表示装置に、駆
動回路を接続した状態を示す模式図である。下部電極１
１は下部電極駆動回路４０で駆動され、上部電極バスラ
イン１５は上部電極駆動回路５０で駆動される。メタル
バック膜１１４には、加速電圧源６０から３〜６ＫＶ程
度の加速電圧を常時印加する。

【００２０】図１４は、図１３に示す各駆動回路から出
力される駆動電圧の波形の一例を示すタイミングチャー
トである。ここで、ｍ番目の下部電極１１をＫｍ、ｎ番
目の上部電極バスライン１５をＣｎ、ｍ番目の下部電極
１１と、ｎ番目の上部電極バスライン１５との交点を
（ｍ、ｎ）で表すことにする。時刻ｔ０ではいずれの電
極も駆動電圧がゼロであるので電子は放出されず、した
がって、蛍光体は発光しない。時刻ｔ１において、Ｋ１
の下部電極１１に、下部電極駆動回路４０から（−Ｖ
１）なる駆動電圧を、（Ｃ１，Ｃ２）の上部電極バスラ
イン１５に、上部電極駆動回路５０から（＋Ｖ２）なる
駆動電圧を印加する。交点（１，１）、（１，２）の下
部電極１１と上部電極１３との間には（Ｖ１＋Ｖ２）な
る電圧が印加されるので、（Ｖ１＋Ｖ２）の電圧を電子
放出開始電圧以上に設定しておけば、この２つの交点の
薄膜型電子源からは電子が真空中に放出される。放出さ
れた電子はメタルバック膜１１４に印加される加速電圧
源６０からの加速電圧により加速された後、蛍光体（１
１１〜１１３）に入射し、発光させる。時刻ｔ２におい
て、Ｋ２の下部電極１１に、下部電極駆動回路４０から
（−Ｖ１）なる駆動電圧を印加し、Ｃ１の上部電極バス
ライン１５に、上部電極駆動回路５０から（＋Ｖ２）な
る駆動電圧を印加すると、同様に交点（２、１）が点灯
する。このようにして、上部電極バスライン１５に印加
する信号を変えることにより所望の画像または情報を表
示することができる。また、上部電極バスライン１５に
印加する駆動電圧（＋Ｖ２）の大きさを適宜変えること
により、階調のある画像を表示することができる。な
お、トンネル絶縁層１２中に蓄積される電荷を開放する
ための反転電圧の印加は、ここでは下部電極１１の全て
に、下部電極駆動回路４０から（−Ｖ１）の駆動電圧を
印加した後、全下部電極１１に下部電極駆動回路４０か
ら（＋Ｖ３）の駆動電圧を、全上部電極バスライン１５
に、上部電極駆動回路５０から（−Ｖ３’）の駆動電圧
を印加することにより行った。この場合に、（Ｖ３＋Ｖ
３’）の電圧が、（Ｖ１＋Ｖ２）の電圧と同程度になる
ようにする。以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００２１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。（１）本発明によれば、電子源の上部電極を薄膜化し
て、電子放出効率を向上させることが可能となる。（２）本発明によれば、電子源の絶縁層に欠陥が生じ、
短絡が発生した場合でも、絶縁層の欠陥を自己修復させ
ることが可能となる。（３）本発明によれば、電子源の絶縁層に欠陥が生じ、
短絡が発生した場合でも、表示装置に点欠陥や線欠陥が
生じるのを防止することが可能となる。

【図面の簡単な説明】

【図１】本発明が適用される平面型表示装置の基本構造
を示す展開斜視図である。

【図２】図１に示す薄膜型電子源アレイ基板の一例の概
略構成を示す斜視図である。

【図３】本発明の実施の形態の表示装置の薄膜型電子源
アレイ基板の薄膜型電子源１画素分の平面図および断面
構造を示す図である。

【図４】本実施の形態の薄膜型電子源アレイ基板の薄膜
型電子源の製造方法を説明するための図である。

【図５】本実施の形態の薄膜型電子源アレイ基板の薄膜
型電子源の製造方法を説明するための図である。

【図６】本実施の形態の薄膜型電子源アレイ基板の薄膜
型電子源の製造方法を説明するための図である。

【図７】本実施の形態の薄膜型電子源アレイ基板の薄膜
型電子源の製造方法を説明するための図である。

【図８】本実施の形態の薄膜型電子源における、膜厚が
異なる２試料について電子放出効率を測定した結果を示
すグラフである。

【図９】本実施の形態の薄膜型電子源における、一つの
電子放出部の断面の一部を拡大した様子を示す模式図で
ある。

【図１０】本発明の実施の形態の表示装置の薄膜型電子
源アレイ基板の概略構成を示す模式図である。

【図１１】本発明の実施の形態の表示装置の蛍光表示板
の概略構成を示す模式図である。

【図１２】本発明の実施の形態の表示装置の概略全体構
成を示す模式図である。

【図１３】本発明の実施の形態の表示装置に、駆動回路
を接続した状態を示す模式図である。

【図１４】図１３に示す各駆動回路から出力される駆動
電圧の波形の一例を示すタイミングチャートである。

【図１５】薄膜型電子源の動作原理を説明するための図
である。

【符号の説明】

１…薄膜型電子源アレイ基板、２…枠ガラス、３…蛍光
表示板、４…排気管、１０，１１０…基板、１１…下部
電極、１２…トンネル絶縁層、１３…上部電極、１４…
保護絶縁層、１５…上部電極バスライン、１６…真空、
１７…電子放出部、２０…駆動電圧源、２１…レジスト
膜、３０…スペーサ、４０…下部電極駆動回路、５０…
上部電極駆動回路、６０…加速電圧源、１１１…赤色蛍
光体、１１２…緑色蛍光体、１１３…青色蛍光体、１１
４…メタルバック膜、１１５…フリットガラス、１２０
…ブラックマトリクス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐川雅一東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者岡井誠東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者石坂彰利東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 5C031 DD09 DD17 5C036 EE02 EE08 EE14 EF01 EF06 EF09 EG12 EH06 EH08 5C094 AA42 AA43 BA04 BA31 CA19 DA15 EA03 EA07

Claims

【特許請求の範囲】

【請求項１】一対の基板と、枠部材とを有し、前記一
対の基板と枠部材とで囲まれた空間が真空雰囲気とされ
る表示装置であって、前記一対の基板の一方の基板は、行（または列）方向に
設けられる複数の下部電極と、列（または行）方向に設けられる複数の上部電極と、前記複数の下部電極と前記複数の上部電極との交差部に
設けられる複数の電子源とを有し、前記複数の電子源の少なくとも１つは、前記下部電極と
前記上部電極との間に設けられ、前記下部電極と前記上
部電極とともに複数の電子放出部を構成する複数の絶縁
層を有することを特徴とする表示装置。
【請求項２】一対の基板と、枠部材とを有し、前記一
対の基板と枠部材とで囲まれた空間が真空雰囲気とされ
る表示装置であって、前記一対の基板の一方の基板は、行（または列）方向に
設けられる複数の下部電極と、列（または行）方向に設けられ、前記複数の下部電極と
の交差部に複数の開口部を有する複数のバス電極と、前記複数の開口部を覆うように、前記複数のバス電極毎
に設けられる複数の上部電極と、前記複数の下部電極と前記複数の上部電極との交差部に
設けられる複数の電子源とを有し、前記複数の電子源の少なくとも１つは、前記バス電極の
各開口部内で、前記下部電極と前記上部電極との間に設
けられ、前記下部電極と前記上部電極とともに複数の電
子放出部を構成する複数の絶縁層を有することを特徴と
する表示装置。
【請求項３】前記下部電極上で、前記絶縁層が設けら
れる領域以外の領域に設けられる保護絶縁層を有し、前記各電子放出部の上部電極は、前記バス電極の各開口
部の端面とその近傍の保護絶縁層上において、その膜厚
が他の部分より薄くなっていることを特徴とする請求項
２に記載の表示装置。
【請求項４】前記複数の電子放出部は、二次元上に配
置されていることを特徴とする請求項１ないし請求項４
のいずれか１項に記載の表示装置。
【請求項５】前記複数の電子放出部は、縦、横周期的
に二次元上に配置されていることを特徴とする請求項４
に記載の表示装置。
【請求項６】前記複数の電子放出部に平面形状は、一
定であることを特徴とする請求項４または請求項５に記
載の表示装置。
【請求項７】前記複数の電子放出部に平面形状は、長
方形形状であることを特徴とする請求項４ないし請求項
６のいずれか１項に記載の表示装置。