JP4291965B2 - 電子放出表示装置の製造方法 - Google Patents
電子放出表示装置の製造方法 Download PDFInfo
- Publication number
- JP4291965B2 JP4291965B2 JP2001155883A JP2001155883A JP4291965B2 JP 4291965 B2 JP4291965 B2 JP 4291965B2 JP 2001155883 A JP2001155883 A JP 2001155883A JP 2001155883 A JP2001155883 A JP 2001155883A JP 4291965 B2 JP4291965 B2 JP 4291965B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electron emission
- electrode
- electric field
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いた電子放出素子を有する電子放出表示装置の製造方法に関するものである。また、この電子放出表示装置は、平面発光装置やディスプレイ装置などに利用されるものである。
【０００２】
【従来技術】
従来、導電性基板上にシリコンからなる半導体材料を形成し、陽極酸化法により多孔質シリコン層（強電界ドリフト層）とし、その表面に金属薄膜からなる薄膜電極を形成した平面型の電子放出素子が提案されている。また、この電子放出素子と対向する位置に、蛍光体とコレクタ電極を備えたガラス基板を配置したディスプレイ装置が提案されている。
特許第３０７６５６１号、特許第３０８４２８０号、特開平９−２５９７９５号公報には電子放射型電子源を利用したディスプレイ装置が開示されている。
図１（ｅ）にこのディスプレイ装置の構成を示すと、絶縁性基板１の表面にストライプ状にパターニングされた裏面電極２が形成され、その表面に陽極酸化法によるポリシリコンで作製された強電界ドリフト層４、更にその表面に薄膜電極５が裏面電極２と直行するようにストライプ状に形成され、対向配置されるガラス基板９にはコレクタ電極７と電子線によって可視光を発光する蛍光体８が形成されている。
【０００３】
このディスプレイ装置は、薄膜電極５を裏面電極２に対して正極として直流電圧を印加すると共に、薄膜電極５を陰極としてコレクタ電極７との間に直流電圧を印加することにより薄膜電極５表面から電子を放出させ蛍光体を発光させるものである。
この種のディスプレイ装置では、裏面電極２と薄膜電極５をストライプ状に形成すると共に互いに直交して配置し、裏面電極２と薄膜電極５のそれぞれ選択された部分に電圧を印加することにより、電子が放出又は加速されて選択された蛍光体（両電極の交差する部分）を発光させる。
また、別の構成のものでは、薄膜電極５及びコレクタ電極７をストライプ状に形成すると共に互いに直行して配置し、薄膜電極５とコレクタ電極７のそれぞれ選択された部分に電圧を印加することにより、電子が選択された部分（両電極の交差する部分）から放出されて対向配置された蛍光体を発光させる。
【０００４】
従来の電子放出表示装置の製造方法の一例を図１により説明する。
図１（ａ）に示すように、絶縁性基板１の表面にストライプ状の導電体層からなる裏面電極２を形成する。
次に図１（ｂ）に示すように、表面に数μｍのポリシリコン層３を形成する。
次に図１（ｃ）に示すように、陽極酸化処理を行うことによりポリシリコン層３を多孔質ポリシリコン層４（強電界ドリフト層）とする。より詳しくは、５０％のフッ酸水溶液とエタノールの混合液を電界溶液とし、白金電極を負極、裏面電極２を正極として、ポリシリコン層３に光を照射しながら定電流で陽極化し、更に急速熱酸化（ＲＴＯ）法を用いてポリシリコン層３を熱酸化することにより多孔質ポリシリコン層４（強電界ドリフト層）とする。
この場合、多孔質ポリシリコン層４は裏面電極２のストライプ通りの形状となる。
次に図１（ｄ）に示すように、マスクデポジション法により表面に薄膜電極５をストライプ状に形成し、続いてマスクデポジション法により薄膜電極５と電気的に接続された薄膜電極配線６を形成することで電子放出部が完成する。
更に、ガラス基板上に透明電極からなるコレクタ電極７と蛍光体８を設けた部材を、上記のようにして作製した電子放出素子と対向させて配置することにより表示素子が完成する。
【０００５】
しかし、裏面電極２のパターニング後にポリシリコン層３を成膜する際、ＬＰ−ＣＶＤ法（減圧化学気相析出法）を用いると、成膜温度が６００〜６５０℃と高いため、金属とポリシリコンが反応して膜厚変動や抵抗値変動が発生するという不具合がある。
また、輝度を上げるためには基板電流（Ｉｐｓ）を上げて電子放出量を増やす必要があるが、基板電流（Ｉｐｓ）を上げると強電界ドリフト層４での発熱による素子劣化が懸念される。
また、表示を高精細化するためには、裏面電極２と薄膜電極５のストライプ幅を狭くすることにより１ビット当りの電子放出面積を小さくする必要があるが、電子放出面積が小さくなると放出電子が少なくなるためその分だけ輝度が低下する。
更に、薄膜電極配線６は主にＡｌからなり、陽極酸化時のフッ酸水溶液及び急速熱酸化時の高温（約９００℃）に耐えられないので、多孔質シリコン層４を形成した後に成膜する必要がある。しかし、金属を全面蒸着した後でパターニングすると、エッチング液が多孔質シリコン層４の内部に浸透して電気特性に影響を与えるという不具合が発生する。そして、それを避けるため、メタルマスクによるマスクデポジション法を採用すると正確なアライメントが出来ず、かつメタルマスクの微小な浮きによる線太りが発生するので微細な加工は不可能となる。
【０００６】
【発明が解決しようとする課題】
本発明は、高精細な表示素子を高輝度で実現できると共に、劣化が少なく安定して製造可能な電子放出表示装置の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】
上記課題は、次の１）の発明によって解決される。
１） 少なくとも基板／裏面電極／強電界ドリフト層／薄膜電極を具備する電子放出素子からの電子放出現象により真空中に電子を放出させて蛍光体を発光させる電子放出表示装置であって、前記電子放出素子の表面に複数の凹凸を有し、前記強電界ドリフト層が凹面全面又は凸面全面に形成され、前記薄膜電極と接した薄膜電極配線を有する電子放出表示装置を製造するに際し、前記裏面電極上にポリシリコン層を形成し、その上に前記薄膜電極配線をシリサイドで形成した後、該薄膜電極配線をマスクとして選択的に前記ポリシリコン層の陽極酸化を行い、前記強電界ドリフト層を作製することを特徴とする電子放出表示装置の製造方法。
【０００８】
以下、上記本発明の実施の態様について詳しく説明する。
本発明は、単位面積当りの電子放出面積を大きくすること（開口率拡大）を目的としている。
図２は本発明に係る電子放出表示装置の一実施態様を説明するためのものである。
本発明では、絶縁性基板１の表面に凹凸が形成され、裏面電極２と強電界ドリフト層４が凹面全面に形成されており、その表面には薄膜電極５が形成され、薄膜電極５に接して複数の薄膜電極配線６が形成されている。なお、７はコレクタ電極、８は蛍光体、９はガラス基板である。
図２からも分かるように、基板１の表面に凹凸を形成することによりチップサイズを変えずに表面積を大きくすることが出来、その凹面又は凸面に強電界ドリフト層４を形成することにより強電界ドリフト層４の表面積（開口率）が増えることになる。単純に考えると、段差の側壁部分の面積が増え、その全てを強電界ドリフト層４として使用できることになる。
強電界ドリフト層４は、Ｓｉの陽極酸化により作製することが出来、ポーラス（多孔質）シリコン（ＰＳ）と呼ばれている。陽極酸化は、ランプ照射しながらフッ酸（ＨＦ）＋エタノール溶液中で裏面電極２と対向電極（Ｐｔワイヤ：図示せず）に電圧を印加して、電流を制御することにより行う。
なお、酸化は、酸素雰囲気中でランプ加熱を行う急速熱酸化（ＲＴＯ）や、暗所において硫酸＋水溶液中で陽極酸化と同様に裏面電極２と対向電極（Ｐｔワイヤ：図示せず）に一定電流を流すことによって行う化学的な酸化がある。
【０００９】
この電子放出表示装置の動作について説明すると、素子に印加された電圧（Ｖｐｓ）により、電子が強電界ドリフト層４内部で加速されてホットエレクトロンとなり、トンネル効果により薄膜電極５を通過して真空中に放出され、バイアス（Ｖｂ）によりコレクタ電極７に向かって加速され、蛍光体８に衝突することにより発光する。
裏面電極２と薄膜電極５はストライプ状で、互いに直行するように配置されており、それぞれ選択された部分に電圧を印加することにより、電子は両電極の交差する部分から放出され、対向配置された蛍光体を発光させる。
【００１０】
一例として、裏面電極２のストライプ幅を３２μｍ、凹部の一辺を３０μｍ、深さを１５μｍ、薄膜電極配線６の線幅を５μｍとすれば、１ビットの占有面積は約１６００μｍ２（４０×４０μｍ）となるが、強電界ドリフト層４の表面積は２７００μｍ２となるので開口率は約１７０％である。
これは、平面に作製した場合（開口部面積：３０μｍ×３０μｍ＝９００μｍ２）と比べて強電界ドリフト層４の面積が３倍広くなっている。つまり、平面型の３倍の明るさを実現できることになる。
凹凸形状は前記したものに限らず、側壁を傾斜させたものでも良い。
また、強電界ドリフト層４を凸表面に形成し、薄膜電極配線６を凹底面に配置しても良い。
【００１１】
本発明における薄膜電極配線６はシリサイドで形成する。
薄膜電極配線６は、通常、強電界ドリフト層４、薄膜電極５を形成した後に蒸着法又はスパッタ法により主にＡｌ等で形成するが、Ａｌのパターニング時のエッチング液による素子劣化が懸念されるため、一般的にはメタルマスクによるマスクデポジション法が採用される。
Ａｌのエッチングは、Ｈ３ＰＯ４＋ＨＮＯ３＋ＣＨ３ＣＯＯＨ＋Ｈ２Ｏからなる混合液をエッチング液として４０℃前後に温めて行うが、薄膜電極５は厚さ約１０ｎｍと薄いので、エッチング液に晒されると剥離することがあり、強電界ドリフト層４はポーラス（多孔質）構造となっているため容易にエッチング液が浸透し、残留や化学的変化を起こすという不具合が発生する。
また、メタルマスクによるマスクデポジションは、アライメントの精度を出し難く、かつマスクの微小な浮きによりＡｌラインの太りが発生するため、微細な構成の電子放出素子の作製や大量生産には向かない。
このような問題に対して、シリサイドは、低抵抗かつ耐熱性、耐薬品性に優れ、陽極酸化工程に耐えられるので好適である。
【００１２】
薄膜電極配線６をシリサイドにより形成すると、陽極酸化工程前に薄膜電極配線６を形成することが可能となる。つまり、フォトリソグラフィ工程による高精細な配線形成ができるため、微細な電子放出素子の作製や生産性に優れている。
前記本発明の説明で一例として示した電子放出表示装置の薄膜電極配線６は線幅が５μｍであるが、フォトリソグラフィ法によるパターニングは容易であり、かつ配線の位置精度や線幅の精度が高く、このようなことはメタルマスクによるマスクデポジション法では実現できない。
また、エッチング時には強電界ドリフト層４となる部分はまだポリシリコンの状態であるためエッチング液が浸透せず、素子特性の劣化を気にすることなくプロセスを進められる。
薄膜電極配線６をシリサイドで形成すると、シリサイドは陽極酸化工程においても薬液や熱に対して十分な耐性を有するため、膜減りや断線のない良好な薄膜電極配線６を作製することができる。
【００１３】
本発明では、裏面電極をシリサイドで形成してもよい。
裏面電極２に求められる物性としては、低抵抗でポリシリコンとのエッチング選択比が高いことが挙げられる。
ポリシリコンとのエッチング選択比が重要な理由は、裏面電極２の配線を表面から取出すためにポリシリコンをエッチングしてコンタクトホールを開ける必要があり、ポリシリコンエッチング液に対して耐性のない膜（例えば、ドーピングしたポリシリコン）であれば裏面電極２もエッチングされてしまうからである。
これに対し、シリサイドは低抵抗で、耐熱性、耐薬品性に優れるため、裏面電極２に適している。また、裏面電極２をシリサイドとすることにより強電界ドリフト層４の放熱性が向上するというメリットもある。
【００１４】
本発明におけるシリサイドとしては、Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｚｒの何れかの金属とのシリサイドが好ましい。
薄膜電極配線６と裏面電極２をシリサイドによって形成する場合、シリサイド膜は、低抵抗で陽極酸化処理時の薬品に不溶であり、急速熱酸化の熱に耐え得るものでなければならない。
これらの条件を満たすのは、Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｚｒ等の金属のシリサイド化された膜である。
【００１５】
本発明に係る電子放出表示装置は、基板をシリコンで形成し、該シリコン基板の表面に異方性エッチングにより凹凸を形成してもよい。
シリコンの異方性エッチングは、単結晶シリコンの結晶面で決まる正確な立体構造、特に面方位性の違いによりエッチングレートが違う性質を利用して加工する方法で、例えば＜１００＞シリコン単結晶基板にマスキングを施しＫＯＨ溶液でエッチングすることにより、図５（ａ）、（ｂ）のような形状を作製することができる。ここで、（ｂ）は（ａ）のＸ−Ｘ′断面図である。また、この時の角度θは５４．７°で、この面は＜１１１＞面である。
マスクの大きさとエッチング時間を調節することにより図５（ｃ）、（ｄ）のような形状も作製できるので、電子放出表示装置に利用することが可能となる。ここで、（ｄ）は（ｃ）のＹ−Ｙ′断面図である。
【００１６】
その製造方法は、まず図６（ａ）に示すように、シリコン基板１の表面にマスキング材１３を形成した後、フォトリソグラフィ工程によりパターニングする。マスキング材１３は、ＫＯＨ溶液に不溶で絶縁性の膜であれば良く、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ｔａ２Ｏ５等が挙げられ、これらはスパッタ法により成膜できるものである。
表面のパターニングの一例を示すと、四角形マスクの一辺を３０μｍとし、隣のパターンとの間隔を１０μｍとすることにより４０μｍピッチのマトリクスを形成し、四角形マスクの一辺をシリコンウエハーのオリフラとの角度が４５°となるように配置することにより前記の異方性エッチングを行うことが出来る。しかし、上記寸法は一例に過ぎず、これに限られるものではない。
次に、ＫＯＨ溶液を約９０℃に加熱してシリコン基板を深さ１５μｍとなるようにエッチングすることにより、図６（ａ）に示すような形状が得られる。
この形状では、平面で作製する場合の約１．４倍の開口率が得られる。
【００１７】
次に、一例として、シリコン表面に絶縁膜１４を厚さ１μｍ形成し、裏面電極２を前記したようにストライプ状に成膜し、ポリシリコン層３をＣＶＤ法により厚さ１．５μｍ成膜する。ポリシリコン層３の膜厚はあくまで一例であってこれに限らず自由に設計してよい。
更に、薄膜電極配線６を前記したのと同様にシリサイドで形成することにより、図６（ｂ）のようになる。絶縁膜１４の素材としてはＳｉＯ２、ＳｉＮ、ＳｉＯＮ等が挙げられ、熱酸化法、ＣＶＤ法又はスパッタ法により形成できる。
次に、ポリシリコン層３をパターニングすることによって、裏面電極２を表面に露出させ、前記したのと同様にして陽極酸化を行いポリシリコン層３を強電界ドリフト層４とし、薄膜電極５を形成して図６（ｃ）に示すような電子放出素子が完成する。
図示していないが、前記したのと同様、ガラス基板上にコレクタ電極７と蛍光体８を設けた部材を、電子放出素子と対向させて配置し、空間を真空にすることにより電子放出表示装置が完成する。
薄膜電極５は、Ａｕ、Ａｌ、Ｐｔ等の金属を用いて、マスクデポジション法により裏面電極２と直交し厚さ約１０ｎｍとなるように蒸着又はスパッタ法で形成する。
このように異方性エッチングを用いて凹凸を作製すると、より正確により微細な形状の凹凸を形成することが可能となる。
【００１８】
本発明に係る電子放出表示装置は、基板をガラスで形成し、該ガラス基板の表面に凹凸を形成し、強電界ドリフト層４はポリシリコン層３を陽極酸化することにより形成してもよい。
ガラス基板表面の凹凸形成はドライエッチングにより行う。ドライエッチングは、高密度プラズマエッチング装置（アルバック社製、型番：ＮＬＤ−８００）を用いて、例えば真空度０．３Ｐａ、アンテナパワー１ｋＷ、バイアス４００Ｗの条件でＣＦ４ガスにより行う。この時のエッチングレートは１μｍ／ｍｉｎであり、凹形状の側壁はほぼ垂直に形成することができる。
凹形状は垂直な側壁に限らず、アンテナパワーとバイアスを調整することにより傾斜させた側壁とすることも可能である。
凹形状寸法は、前記本発明の説明で一例として示したのと同様に、開口寸法３０μｍ×３０μｍ、深さ１５μｍ、凹と凹の間隔１０μｍとすれば、ピッチ４０μｍのマトリクスを作製することができる。
この後、前記したのと同様にして強電界ドリフト層４、薄膜電極５、薄膜電極配線６等を設けて電子放出素子を作製し、該素子に対向させて、ガラス基板上にコレクタ電極７と蛍光体８を設けた部材を配置することにより電子放出表示装置が完成する。
上記のように、基板をガラスにすると大面積化が容易に行えるため、つなぎ込み精度、実装コスト、又は特性のバラツキなどを抑えることが可能となる。
【００１９】
本発明に係る電子放出表示装置は、基板をセラミックスで形成し、該セラミックス基板の表面に凹凸を形成し、強電界ドリフト層４をポリシリコン層３の陽極酸化により形成してもよい。
セラミックスは、材料＋バインダーを型で成形し高温で焼成したものであり、プレス成形ができるため大量生産に向いている。表面に凹凸を形成する場合も、数十μｍの突起加工が可能であるから、本発明で規定する複数の凹凸を作製することが可能である。
また、ガラスよりも強度があるので基板を薄くでき、ベリリア等は熱伝導率に優れているため強電界ドリフト層の放熱にも有利である。
セラミックスの種類としてはアルミナやベリリア等を用いることができる。
上記のように、基板をセラミックスにすると大面積化が容易に行えるため、つなぎ込み精度を高めることができると共に大量生産に向いている。
【００２０】
本発明では、薄膜電極配線６をシリサイドで形成した後に、薄膜電極配線６をマスクとして選択的に陽極酸化を行い、強電界ドリフト層４を作製することを特徴とする。
一例として、図３（ａ）に示すように、凹凸が形成された絶縁性基板１の上に裏面電極２をストライプ状に厚さ４０００Å成膜し、次いでポリシリコン層３を厚さ１．５μｍ成膜する。
更にＰｔ１０を厚さ２０００Å成膜した後、Ｐｔ１０のエッチングマスクとなるＳｉＯ２１１をスパッタ法により厚さ１０００Å成膜する。
絶縁性基板１はガラスからなり、このガラス基板の表面に凹凸を形成する。
裏面電極２はシリサイドで形成することが好ましく、シリサイドは幅が３２μｍのストライプ状とし、凹面の側壁及び底面を覆うよう形成する。
ポリシリコン層３は、ＬＰ−ＣＶＤ法により、真空度１０Ｐａ、温度６５０℃、ＳｉＨ４ガス８０ｃｃｍの条件で厚さ１．５μｍとなるよう成膜する。
Ｐｔ１０は、スパッタ法により、真空度０．１３Ｐａ、パワー３００Ｗ、Ａｒ５ｃｃｍの条件で成膜する。同じようにＰｔ１０のエッチングマスクとなるＳｉＯ２１１もスパッタ法により厚さ１０００Å成膜する。
【００２１】
次に図３（ｂ）に示すように、フォトリソグラフィー法によりエッチングマスクのＳｉＯ２１１をパターニングし、このＳｉＯ２１１をマスクとしてＰｔ１０をエッチングする。Ｐｔ１０のエッチングは王水によるウエットエッチングと逆スパッタ法のどちらを用いても良い。
Ｐｔ１０のパターンは、図４に示すようにストライプ状で裏面電極２と直角方向となるように配置し、かつ凹部の両肩にかかるようにすると次工程の陽極酸化時のマスクとすることができる。
Ｐｔ１０をパターニングした後、ＳｉＯ２１１をウエットエッチングにより取り除き、次いで、真空中又はＮ２中にて４００〜６００℃で約１時間加熱し、Ｐｔ１０をシリサイド化して薄膜電極配線６とする。
Ｐｔ１０のパターニングは、上記の方法とは別に、ポリシリコン層３を成膜した後にＳｉＯ２１１を厚さ１０００Å成膜し、フォトリソグラフィー法により薄膜電極配線パターンとなるようにＳｉＯ２１１の窓開けを行い、Ｐｔ１０を厚さ２０００Å成膜した後、真空中又はＮ２中にて４００〜６００℃で約１時間加熱してシリサイド化することもできる。この時ポリシリコン層３とＰｔ１０が接触している部分だけがシリサイド化されるので、余分なＰｔ１０を王水でエッチングした後にＳｉＯ２１１のエッチングを行う。
【００２２】
次に図３（ｃ）に示すように、陽極酸化法によりポリシリコン層３を多孔質化して強電界ドリフト層４を形成する。
その後、メタルマスクによるマスクデポジションを行い、Ａｕを厚さ１０ｎｍ成膜することにより薄膜電極５を形成して電子放出素子を完成する。
薄膜電極５の材料としてＡｕを例にとったが、これに限らず、Ｐｔ、Ａｌ、Ａｇ等を用いてもよい。
続いてガラス基板９上にコレクタ電極７となる透明電極（ＩＴＯ）を成膜し、更に蛍光体８を塗布したものを前記電子放出素子に対向させた後、スぺーサ１２を介して一体化し、内部を１０−４〜１０−５Ｐａ程度の真空にすることにより電子放出表示装置が完成する。
本発明の製造方法では、薄膜電極配線６をシリサイドで形成しているので陽極酸化工程に耐えることができ、薄膜電極配線６をフォトリソグラフィー法でパターニング出来るので微細な加工が可能となる。
また、薄膜電極配線６をマスクとして陽極酸化が行えるので、強電界ドリフト層４の寸法精度及び位置精度を高めることが出来る。
【００２３】
次に裏面電極の形成について説明する。
通常シリサイド化は、基板にポリシリコンを成膜した後、Ｐｔ等の金属を蒸着し、パターニングマスクとしてＳｉＯ２やＳｉＮ膜を成膜する。
ＳｉＯ２又はＳｉＮ膜をパターニングしてＰｔを逆スパッタ又は王水によりパターニングし、熱工程（４００〜６００℃で１時間）を経てシリサイド化する。
電子放出素子とするには、ＳｉＯ２やＳｉＮ膜を除去し、更にシリサイド膜上にポリシリコン層を成膜した後、陽極酸化工程を経て強電界ドリフト層を形成する。
このように裏面電極２をシリサイド膜とすることにより、ポリシリコン層を２度成膜する必要があり、工程が増えてしまう。
これに対し、裏面電極をシリサイドで形成した電子放出表示装置の製造に際し、基板に金属を成膜・パターニングした後、強電界ドリフト層４となるポリシリコン層３を成膜すると同時にシリサイド化することが好ましい。
【００２４】
その一例を示すと、絶縁性基板１の表面にＰｔを厚さ２０００Å成膜し、パターニングマスクとしてＳｉＯ２やＳｉＮ膜を厚さ１０００Å成膜する。
金属はＰｔに限らず、Ｐｄ、Ｍｏ、Ｗ、Ｚｒなどの金属でも良く、スパッタ法や蒸着法により成膜することが出来る。
次にＳｉＯ２又はＳｉＮ膜を裏面電極２の形状にパターニングしてＰｔエッチングマスクとし、Ｐｔのエッチングを行い裏面電極２とする。
パターニングマスクの形態例としては、ストライプ状（例、幅３２μｍ、スペース８μｍ）を挙げることが出来る。
Ｐｔのエッチングはバックスパッタ法を用いて行うが、王水で煮沸することによりエッチングすることもできる。
次にＰｔ表面のＳｉＯ２又はＳｉＮ膜をエッチングにより除去し、ポリシリコン層３を厚さ１．８μｍ成膜する。このポリシリコン層３はＬＰ−ＣＶＤ法により真空度１０Ｐａ、温度６５０℃、ＳｉＨ４ガス８０ｃｃｍの条件で成膜し、その後反応ガスを止めて温度６５０℃のまま３０分間保持することによりアニールを行う。Ｐｔ上にポリシリコン層３を成膜すると同時にシリサイド化が進行するが、ポリシリコン層３の成膜時間との兼ね合いでシリサイド膜はメタルリッチとなっている。
【００２５】
最後のアニール工程により、より安定なシリサイド（ジシリサイド）化が起こり、シリサイド膜厚は３０００Åとなる。つまり、ポリシリコン層３の膜厚を１．５μｍに設計しているので、シリサイド化に必要な膜厚３０００Åを余分に成膜しているわけである。
また、裏面電極２のコンタクトをとるために、ポリシリコン層３の一部をウエットエッチングにより除去して、表面に裏面電極２を露出させる。
陽極酸化工程によりポリシリコン層３を強電界ドリフト層４とし、薄膜電極５を形成すれば電子放出素子が完成する。
更に、ガラス基板９上に透明電極からなるコレクタ電極７と蛍光体８を有する部材を、前記電子放出素子と対向配置することにより電子放出表示装置が完成する。
上記の製造方法では、シリサイド化のためのポリシリコン成膜を１回で済ますことができるため、工程の簡略化が実現できコストを抑えることが可能となる。また、裏面電極２をシリサイドとすることにより強電界ドリフト層４の放熱性が向上するため、素子特性が向上する。
【００２６】
【発明の効果】
本発明によれば、薄膜電極配線をシリサイドで形成した後に、薄膜電極配線をマスクとして選択的に陽極酸化を行い、強電界ドリフト層を作製する製造方法であるため、プロセスが安定である。
【図面の簡単な説明】
【図１】 従来の電子放出表示装置の製造方法の一例を示す図。
（ａ） 絶縁性基板１の表面に裏面電極２を形成する工程。
（ｂ） 表面にポリシリコン層３を形成する工程。
（ｃ） ポリシリコン層３を多孔質ポリシリコン層（強電界ドリフト層）４を形成する
工程。
（ｄ） 薄膜電極５と薄膜電極配線６を形成する工程。
（ｅ） 前記工程により作製した電子放出素子に対向させて、ガラス基板９上にコレク
タ電極７及び蛍光体８を設けた部材を配置させる工程。
【図２】 本発明に係る電子放出表示装置の一実施態様を示す図。
【図３】 本発明の製造方法の一例を示す図。
（ａ） 凹凸が形成された絶縁性基板１の上に裏面電極２及びポリシリコン層３を形成
し、次いで、Ｐｔ１０とそのエッチングマスクとなるＳｉＯ２１１を設ける
工程。
（ｂ） ＳｉＯ２１１をパターニングし、これをマスクとしてＰｔをエッチングした後
薄膜電極配線６とする工程。
（ｃ） ポリシリコン層３を強電界ドリフト層４に変え、薄膜電極５を形成し、次いで
ガラス基板９上にコレクタ電極７及び蛍光体８を設けた部材をスペーサ１２を
介して一体化し、内部を真空にして電子放出表示装置とする工程。
【図４】 図３に示す製造方法におけるＰｔ１０のパターンを示す図。
【図５】 異方性エッチングによるシリコン基板表面の凹凸構造を示す図。
（ａ） ＜１００＞シリコン単結晶基板から得られる形状を示す図。
（ｂ） （ａ）のＸ−Ｘ′断面図。
（ｃ） （ａ）においてマスクの大きさとエッチング時間を変えることにより得られる
形状を示す図。
（ｄ） （ｃ）のＹ−Ｙ′断面図。
【図６】 基板がシリコンで形成された電子放出表示装置の製造方法の一例を示す図。
（ａ） シリコン基板１の表面をフォトリソグラフィによりパターニングする工程。
（ｂ） 絶縁膜１４、裏面電極２、ポリシリコン層３、薄膜電線配線６を設ける工程。
（ｃ） 強電界ドリフト層４、薄膜電極５を設ける工程。
【符号の説明】
１ 絶縁性基板
２ 裏面電極
３ ポリシリコン層
４ 強電界ドリフト層（多孔質ポリシリコン層）
５ 薄膜電極
６ 薄膜電極配線
７ コレクタ電極
８ 蛍光体
９ ガラス基板
１０ Ｐｔ
１１ ＳｉＯ２
１２ スペーサ
１３ マスキング材
１４ 絶縁膜
Ｖｂ バイアス
Ｖｐｓ 素子に印加された電圧
【発明の属する技術分野】
本発明は、半導体材料を用いた電子放出素子を有する電子放出表示装置の製造方法に関するものである。また、この電子放出表示装置は、平面発光装置やディスプレイ装置などに利用されるものである。
【０００２】
【従来技術】
従来、導電性基板上にシリコンからなる半導体材料を形成し、陽極酸化法により多孔質シリコン層（強電界ドリフト層）とし、その表面に金属薄膜からなる薄膜電極を形成した平面型の電子放出素子が提案されている。また、この電子放出素子と対向する位置に、蛍光体とコレクタ電極を備えたガラス基板を配置したディスプレイ装置が提案されている。
特許第３０７６５６１号、特許第３０８４２８０号、特開平９−２５９７９５号公報には電子放射型電子源を利用したディスプレイ装置が開示されている。
図１（ｅ）にこのディスプレイ装置の構成を示すと、絶縁性基板１の表面にストライプ状にパターニングされた裏面電極２が形成され、その表面に陽極酸化法によるポリシリコンで作製された強電界ドリフト層４、更にその表面に薄膜電極５が裏面電極２と直行するようにストライプ状に形成され、対向配置されるガラス基板９にはコレクタ電極７と電子線によって可視光を発光する蛍光体８が形成されている。
【０００３】
このディスプレイ装置は、薄膜電極５を裏面電極２に対して正極として直流電圧を印加すると共に、薄膜電極５を陰極としてコレクタ電極７との間に直流電圧を印加することにより薄膜電極５表面から電子を放出させ蛍光体を発光させるものである。
この種のディスプレイ装置では、裏面電極２と薄膜電極５をストライプ状に形成すると共に互いに直交して配置し、裏面電極２と薄膜電極５のそれぞれ選択された部分に電圧を印加することにより、電子が放出又は加速されて選択された蛍光体（両電極の交差する部分）を発光させる。
また、別の構成のものでは、薄膜電極５及びコレクタ電極７をストライプ状に形成すると共に互いに直行して配置し、薄膜電極５とコレクタ電極７のそれぞれ選択された部分に電圧を印加することにより、電子が選択された部分（両電極の交差する部分）から放出されて対向配置された蛍光体を発光させる。
【０００４】
従来の電子放出表示装置の製造方法の一例を図１により説明する。
図１（ａ）に示すように、絶縁性基板１の表面にストライプ状の導電体層からなる裏面電極２を形成する。
次に図１（ｂ）に示すように、表面に数μｍのポリシリコン層３を形成する。
次に図１（ｃ）に示すように、陽極酸化処理を行うことによりポリシリコン層３を多孔質ポリシリコン層４（強電界ドリフト層）とする。より詳しくは、５０％のフッ酸水溶液とエタノールの混合液を電界溶液とし、白金電極を負極、裏面電極２を正極として、ポリシリコン層３に光を照射しながら定電流で陽極化し、更に急速熱酸化（ＲＴＯ）法を用いてポリシリコン層３を熱酸化することにより多孔質ポリシリコン層４（強電界ドリフト層）とする。
この場合、多孔質ポリシリコン層４は裏面電極２のストライプ通りの形状となる。
次に図１（ｄ）に示すように、マスクデポジション法により表面に薄膜電極５をストライプ状に形成し、続いてマスクデポジション法により薄膜電極５と電気的に接続された薄膜電極配線６を形成することで電子放出部が完成する。
更に、ガラス基板上に透明電極からなるコレクタ電極７と蛍光体８を設けた部材を、上記のようにして作製した電子放出素子と対向させて配置することにより表示素子が完成する。
【０００５】
しかし、裏面電極２のパターニング後にポリシリコン層３を成膜する際、ＬＰ−ＣＶＤ法（減圧化学気相析出法）を用いると、成膜温度が６００〜６５０℃と高いため、金属とポリシリコンが反応して膜厚変動や抵抗値変動が発生するという不具合がある。
また、輝度を上げるためには基板電流（Ｉｐｓ）を上げて電子放出量を増やす必要があるが、基板電流（Ｉｐｓ）を上げると強電界ドリフト層４での発熱による素子劣化が懸念される。
また、表示を高精細化するためには、裏面電極２と薄膜電極５のストライプ幅を狭くすることにより１ビット当りの電子放出面積を小さくする必要があるが、電子放出面積が小さくなると放出電子が少なくなるためその分だけ輝度が低下する。
更に、薄膜電極配線６は主にＡｌからなり、陽極酸化時のフッ酸水溶液及び急速熱酸化時の高温（約９００℃）に耐えられないので、多孔質シリコン層４を形成した後に成膜する必要がある。しかし、金属を全面蒸着した後でパターニングすると、エッチング液が多孔質シリコン層４の内部に浸透して電気特性に影響を与えるという不具合が発生する。そして、それを避けるため、メタルマスクによるマスクデポジション法を採用すると正確なアライメントが出来ず、かつメタルマスクの微小な浮きによる線太りが発生するので微細な加工は不可能となる。
【０００６】
【発明が解決しようとする課題】
本発明は、高精細な表示素子を高輝度で実現できると共に、劣化が少なく安定して製造可能な電子放出表示装置の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】
上記課題は、次の１）の発明によって解決される。
１） 少なくとも基板／裏面電極／強電界ドリフト層／薄膜電極を具備する電子放出素子からの電子放出現象により真空中に電子を放出させて蛍光体を発光させる電子放出表示装置であって、前記電子放出素子の表面に複数の凹凸を有し、前記強電界ドリフト層が凹面全面又は凸面全面に形成され、前記薄膜電極と接した薄膜電極配線を有する電子放出表示装置を製造するに際し、前記裏面電極上にポリシリコン層を形成し、その上に前記薄膜電極配線をシリサイドで形成した後、該薄膜電極配線をマスクとして選択的に前記ポリシリコン層の陽極酸化を行い、前記強電界ドリフト層を作製することを特徴とする電子放出表示装置の製造方法。
【０００８】
以下、上記本発明の実施の態様について詳しく説明する。
本発明は、単位面積当りの電子放出面積を大きくすること（開口率拡大）を目的としている。
図２は本発明に係る電子放出表示装置の一実施態様を説明するためのものである。
本発明では、絶縁性基板１の表面に凹凸が形成され、裏面電極２と強電界ドリフト層４が凹面全面に形成されており、その表面には薄膜電極５が形成され、薄膜電極５に接して複数の薄膜電極配線６が形成されている。なお、７はコレクタ電極、８は蛍光体、９はガラス基板である。
図２からも分かるように、基板１の表面に凹凸を形成することによりチップサイズを変えずに表面積を大きくすることが出来、その凹面又は凸面に強電界ドリフト層４を形成することにより強電界ドリフト層４の表面積（開口率）が増えることになる。単純に考えると、段差の側壁部分の面積が増え、その全てを強電界ドリフト層４として使用できることになる。
強電界ドリフト層４は、Ｓｉの陽極酸化により作製することが出来、ポーラス（多孔質）シリコン（ＰＳ）と呼ばれている。陽極酸化は、ランプ照射しながらフッ酸（ＨＦ）＋エタノール溶液中で裏面電極２と対向電極（Ｐｔワイヤ：図示せず）に電圧を印加して、電流を制御することにより行う。
なお、酸化は、酸素雰囲気中でランプ加熱を行う急速熱酸化（ＲＴＯ）や、暗所において硫酸＋水溶液中で陽極酸化と同様に裏面電極２と対向電極（Ｐｔワイヤ：図示せず）に一定電流を流すことによって行う化学的な酸化がある。
【０００９】
この電子放出表示装置の動作について説明すると、素子に印加された電圧（Ｖｐｓ）により、電子が強電界ドリフト層４内部で加速されてホットエレクトロンとなり、トンネル効果により薄膜電極５を通過して真空中に放出され、バイアス（Ｖｂ）によりコレクタ電極７に向かって加速され、蛍光体８に衝突することにより発光する。
裏面電極２と薄膜電極５はストライプ状で、互いに直行するように配置されており、それぞれ選択された部分に電圧を印加することにより、電子は両電極の交差する部分から放出され、対向配置された蛍光体を発光させる。
【００１０】
一例として、裏面電極２のストライプ幅を３２μｍ、凹部の一辺を３０μｍ、深さを１５μｍ、薄膜電極配線６の線幅を５μｍとすれば、１ビットの占有面積は約１６００μｍ２（４０×４０μｍ）となるが、強電界ドリフト層４の表面積は２７００μｍ２となるので開口率は約１７０％である。
これは、平面に作製した場合（開口部面積：３０μｍ×３０μｍ＝９００μｍ２）と比べて強電界ドリフト層４の面積が３倍広くなっている。つまり、平面型の３倍の明るさを実現できることになる。
凹凸形状は前記したものに限らず、側壁を傾斜させたものでも良い。
また、強電界ドリフト層４を凸表面に形成し、薄膜電極配線６を凹底面に配置しても良い。
【００１１】
本発明における薄膜電極配線６はシリサイドで形成する。
薄膜電極配線６は、通常、強電界ドリフト層４、薄膜電極５を形成した後に蒸着法又はスパッタ法により主にＡｌ等で形成するが、Ａｌのパターニング時のエッチング液による素子劣化が懸念されるため、一般的にはメタルマスクによるマスクデポジション法が採用される。
Ａｌのエッチングは、Ｈ３ＰＯ４＋ＨＮＯ３＋ＣＨ３ＣＯＯＨ＋Ｈ２Ｏからなる混合液をエッチング液として４０℃前後に温めて行うが、薄膜電極５は厚さ約１０ｎｍと薄いので、エッチング液に晒されると剥離することがあり、強電界ドリフト層４はポーラス（多孔質）構造となっているため容易にエッチング液が浸透し、残留や化学的変化を起こすという不具合が発生する。
また、メタルマスクによるマスクデポジションは、アライメントの精度を出し難く、かつマスクの微小な浮きによりＡｌラインの太りが発生するため、微細な構成の電子放出素子の作製や大量生産には向かない。
このような問題に対して、シリサイドは、低抵抗かつ耐熱性、耐薬品性に優れ、陽極酸化工程に耐えられるので好適である。
【００１２】
薄膜電極配線６をシリサイドにより形成すると、陽極酸化工程前に薄膜電極配線６を形成することが可能となる。つまり、フォトリソグラフィ工程による高精細な配線形成ができるため、微細な電子放出素子の作製や生産性に優れている。
前記本発明の説明で一例として示した電子放出表示装置の薄膜電極配線６は線幅が５μｍであるが、フォトリソグラフィ法によるパターニングは容易であり、かつ配線の位置精度や線幅の精度が高く、このようなことはメタルマスクによるマスクデポジション法では実現できない。
また、エッチング時には強電界ドリフト層４となる部分はまだポリシリコンの状態であるためエッチング液が浸透せず、素子特性の劣化を気にすることなくプロセスを進められる。
薄膜電極配線６をシリサイドで形成すると、シリサイドは陽極酸化工程においても薬液や熱に対して十分な耐性を有するため、膜減りや断線のない良好な薄膜電極配線６を作製することができる。
【００１３】
本発明では、裏面電極をシリサイドで形成してもよい。
裏面電極２に求められる物性としては、低抵抗でポリシリコンとのエッチング選択比が高いことが挙げられる。
ポリシリコンとのエッチング選択比が重要な理由は、裏面電極２の配線を表面から取出すためにポリシリコンをエッチングしてコンタクトホールを開ける必要があり、ポリシリコンエッチング液に対して耐性のない膜（例えば、ドーピングしたポリシリコン）であれば裏面電極２もエッチングされてしまうからである。
これに対し、シリサイドは低抵抗で、耐熱性、耐薬品性に優れるため、裏面電極２に適している。また、裏面電極２をシリサイドとすることにより強電界ドリフト層４の放熱性が向上するというメリットもある。
【００１４】
本発明におけるシリサイドとしては、Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｚｒの何れかの金属とのシリサイドが好ましい。
薄膜電極配線６と裏面電極２をシリサイドによって形成する場合、シリサイド膜は、低抵抗で陽極酸化処理時の薬品に不溶であり、急速熱酸化の熱に耐え得るものでなければならない。
これらの条件を満たすのは、Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｚｒ等の金属のシリサイド化された膜である。
【００１５】
本発明に係る電子放出表示装置は、基板をシリコンで形成し、該シリコン基板の表面に異方性エッチングにより凹凸を形成してもよい。
シリコンの異方性エッチングは、単結晶シリコンの結晶面で決まる正確な立体構造、特に面方位性の違いによりエッチングレートが違う性質を利用して加工する方法で、例えば＜１００＞シリコン単結晶基板にマスキングを施しＫＯＨ溶液でエッチングすることにより、図５（ａ）、（ｂ）のような形状を作製することができる。ここで、（ｂ）は（ａ）のＸ−Ｘ′断面図である。また、この時の角度θは５４．７°で、この面は＜１１１＞面である。
マスクの大きさとエッチング時間を調節することにより図５（ｃ）、（ｄ）のような形状も作製できるので、電子放出表示装置に利用することが可能となる。ここで、（ｄ）は（ｃ）のＹ−Ｙ′断面図である。
【００１６】
その製造方法は、まず図６（ａ）に示すように、シリコン基板１の表面にマスキング材１３を形成した後、フォトリソグラフィ工程によりパターニングする。マスキング材１３は、ＫＯＨ溶液に不溶で絶縁性の膜であれば良く、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、Ｔａ２Ｏ５等が挙げられ、これらはスパッタ法により成膜できるものである。
表面のパターニングの一例を示すと、四角形マスクの一辺を３０μｍとし、隣のパターンとの間隔を１０μｍとすることにより４０μｍピッチのマトリクスを形成し、四角形マスクの一辺をシリコンウエハーのオリフラとの角度が４５°となるように配置することにより前記の異方性エッチングを行うことが出来る。しかし、上記寸法は一例に過ぎず、これに限られるものではない。
次に、ＫＯＨ溶液を約９０℃に加熱してシリコン基板を深さ１５μｍとなるようにエッチングすることにより、図６（ａ）に示すような形状が得られる。
この形状では、平面で作製する場合の約１．４倍の開口率が得られる。
【００１７】
次に、一例として、シリコン表面に絶縁膜１４を厚さ１μｍ形成し、裏面電極２を前記したようにストライプ状に成膜し、ポリシリコン層３をＣＶＤ法により厚さ１．５μｍ成膜する。ポリシリコン層３の膜厚はあくまで一例であってこれに限らず自由に設計してよい。
更に、薄膜電極配線６を前記したのと同様にシリサイドで形成することにより、図６（ｂ）のようになる。絶縁膜１４の素材としてはＳｉＯ２、ＳｉＮ、ＳｉＯＮ等が挙げられ、熱酸化法、ＣＶＤ法又はスパッタ法により形成できる。
次に、ポリシリコン層３をパターニングすることによって、裏面電極２を表面に露出させ、前記したのと同様にして陽極酸化を行いポリシリコン層３を強電界ドリフト層４とし、薄膜電極５を形成して図６（ｃ）に示すような電子放出素子が完成する。
図示していないが、前記したのと同様、ガラス基板上にコレクタ電極７と蛍光体８を設けた部材を、電子放出素子と対向させて配置し、空間を真空にすることにより電子放出表示装置が完成する。
薄膜電極５は、Ａｕ、Ａｌ、Ｐｔ等の金属を用いて、マスクデポジション法により裏面電極２と直交し厚さ約１０ｎｍとなるように蒸着又はスパッタ法で形成する。
このように異方性エッチングを用いて凹凸を作製すると、より正確により微細な形状の凹凸を形成することが可能となる。
【００１８】
本発明に係る電子放出表示装置は、基板をガラスで形成し、該ガラス基板の表面に凹凸を形成し、強電界ドリフト層４はポリシリコン層３を陽極酸化することにより形成してもよい。
ガラス基板表面の凹凸形成はドライエッチングにより行う。ドライエッチングは、高密度プラズマエッチング装置（アルバック社製、型番：ＮＬＤ−８００）を用いて、例えば真空度０．３Ｐａ、アンテナパワー１ｋＷ、バイアス４００Ｗの条件でＣＦ４ガスにより行う。この時のエッチングレートは１μｍ／ｍｉｎであり、凹形状の側壁はほぼ垂直に形成することができる。
凹形状は垂直な側壁に限らず、アンテナパワーとバイアスを調整することにより傾斜させた側壁とすることも可能である。
凹形状寸法は、前記本発明の説明で一例として示したのと同様に、開口寸法３０μｍ×３０μｍ、深さ１５μｍ、凹と凹の間隔１０μｍとすれば、ピッチ４０μｍのマトリクスを作製することができる。
この後、前記したのと同様にして強電界ドリフト層４、薄膜電極５、薄膜電極配線６等を設けて電子放出素子を作製し、該素子に対向させて、ガラス基板上にコレクタ電極７と蛍光体８を設けた部材を配置することにより電子放出表示装置が完成する。
上記のように、基板をガラスにすると大面積化が容易に行えるため、つなぎ込み精度、実装コスト、又は特性のバラツキなどを抑えることが可能となる。
【００１９】
本発明に係る電子放出表示装置は、基板をセラミックスで形成し、該セラミックス基板の表面に凹凸を形成し、強電界ドリフト層４をポリシリコン層３の陽極酸化により形成してもよい。
セラミックスは、材料＋バインダーを型で成形し高温で焼成したものであり、プレス成形ができるため大量生産に向いている。表面に凹凸を形成する場合も、数十μｍの突起加工が可能であるから、本発明で規定する複数の凹凸を作製することが可能である。
また、ガラスよりも強度があるので基板を薄くでき、ベリリア等は熱伝導率に優れているため強電界ドリフト層の放熱にも有利である。
セラミックスの種類としてはアルミナやベリリア等を用いることができる。
上記のように、基板をセラミックスにすると大面積化が容易に行えるため、つなぎ込み精度を高めることができると共に大量生産に向いている。
【００２０】
本発明では、薄膜電極配線６をシリサイドで形成した後に、薄膜電極配線６をマスクとして選択的に陽極酸化を行い、強電界ドリフト層４を作製することを特徴とする。
一例として、図３（ａ）に示すように、凹凸が形成された絶縁性基板１の上に裏面電極２をストライプ状に厚さ４０００Å成膜し、次いでポリシリコン層３を厚さ１．５μｍ成膜する。
更にＰｔ１０を厚さ２０００Å成膜した後、Ｐｔ１０のエッチングマスクとなるＳｉＯ２１１をスパッタ法により厚さ１０００Å成膜する。
絶縁性基板１はガラスからなり、このガラス基板の表面に凹凸を形成する。
裏面電極２はシリサイドで形成することが好ましく、シリサイドは幅が３２μｍのストライプ状とし、凹面の側壁及び底面を覆うよう形成する。
ポリシリコン層３は、ＬＰ−ＣＶＤ法により、真空度１０Ｐａ、温度６５０℃、ＳｉＨ４ガス８０ｃｃｍの条件で厚さ１．５μｍとなるよう成膜する。
Ｐｔ１０は、スパッタ法により、真空度０．１３Ｐａ、パワー３００Ｗ、Ａｒ５ｃｃｍの条件で成膜する。同じようにＰｔ１０のエッチングマスクとなるＳｉＯ２１１もスパッタ法により厚さ１０００Å成膜する。
【００２１】
次に図３（ｂ）に示すように、フォトリソグラフィー法によりエッチングマスクのＳｉＯ２１１をパターニングし、このＳｉＯ２１１をマスクとしてＰｔ１０をエッチングする。Ｐｔ１０のエッチングは王水によるウエットエッチングと逆スパッタ法のどちらを用いても良い。
Ｐｔ１０のパターンは、図４に示すようにストライプ状で裏面電極２と直角方向となるように配置し、かつ凹部の両肩にかかるようにすると次工程の陽極酸化時のマスクとすることができる。
Ｐｔ１０をパターニングした後、ＳｉＯ２１１をウエットエッチングにより取り除き、次いで、真空中又はＮ２中にて４００〜６００℃で約１時間加熱し、Ｐｔ１０をシリサイド化して薄膜電極配線６とする。
Ｐｔ１０のパターニングは、上記の方法とは別に、ポリシリコン層３を成膜した後にＳｉＯ２１１を厚さ１０００Å成膜し、フォトリソグラフィー法により薄膜電極配線パターンとなるようにＳｉＯ２１１の窓開けを行い、Ｐｔ１０を厚さ２０００Å成膜した後、真空中又はＮ２中にて４００〜６００℃で約１時間加熱してシリサイド化することもできる。この時ポリシリコン層３とＰｔ１０が接触している部分だけがシリサイド化されるので、余分なＰｔ１０を王水でエッチングした後にＳｉＯ２１１のエッチングを行う。
【００２２】
次に図３（ｃ）に示すように、陽極酸化法によりポリシリコン層３を多孔質化して強電界ドリフト層４を形成する。
その後、メタルマスクによるマスクデポジションを行い、Ａｕを厚さ１０ｎｍ成膜することにより薄膜電極５を形成して電子放出素子を完成する。
薄膜電極５の材料としてＡｕを例にとったが、これに限らず、Ｐｔ、Ａｌ、Ａｇ等を用いてもよい。
続いてガラス基板９上にコレクタ電極７となる透明電極（ＩＴＯ）を成膜し、更に蛍光体８を塗布したものを前記電子放出素子に対向させた後、スぺーサ１２を介して一体化し、内部を１０−４〜１０−５Ｐａ程度の真空にすることにより電子放出表示装置が完成する。
本発明の製造方法では、薄膜電極配線６をシリサイドで形成しているので陽極酸化工程に耐えることができ、薄膜電極配線６をフォトリソグラフィー法でパターニング出来るので微細な加工が可能となる。
また、薄膜電極配線６をマスクとして陽極酸化が行えるので、強電界ドリフト層４の寸法精度及び位置精度を高めることが出来る。
【００２３】
次に裏面電極の形成について説明する。
通常シリサイド化は、基板にポリシリコンを成膜した後、Ｐｔ等の金属を蒸着し、パターニングマスクとしてＳｉＯ２やＳｉＮ膜を成膜する。
ＳｉＯ２又はＳｉＮ膜をパターニングしてＰｔを逆スパッタ又は王水によりパターニングし、熱工程（４００〜６００℃で１時間）を経てシリサイド化する。
電子放出素子とするには、ＳｉＯ２やＳｉＮ膜を除去し、更にシリサイド膜上にポリシリコン層を成膜した後、陽極酸化工程を経て強電界ドリフト層を形成する。
このように裏面電極２をシリサイド膜とすることにより、ポリシリコン層を２度成膜する必要があり、工程が増えてしまう。
これに対し、裏面電極をシリサイドで形成した電子放出表示装置の製造に際し、基板に金属を成膜・パターニングした後、強電界ドリフト層４となるポリシリコン層３を成膜すると同時にシリサイド化することが好ましい。
【００２４】
その一例を示すと、絶縁性基板１の表面にＰｔを厚さ２０００Å成膜し、パターニングマスクとしてＳｉＯ２やＳｉＮ膜を厚さ１０００Å成膜する。
金属はＰｔに限らず、Ｐｄ、Ｍｏ、Ｗ、Ｚｒなどの金属でも良く、スパッタ法や蒸着法により成膜することが出来る。
次にＳｉＯ２又はＳｉＮ膜を裏面電極２の形状にパターニングしてＰｔエッチングマスクとし、Ｐｔのエッチングを行い裏面電極２とする。
パターニングマスクの形態例としては、ストライプ状（例、幅３２μｍ、スペース８μｍ）を挙げることが出来る。
Ｐｔのエッチングはバックスパッタ法を用いて行うが、王水で煮沸することによりエッチングすることもできる。
次にＰｔ表面のＳｉＯ２又はＳｉＮ膜をエッチングにより除去し、ポリシリコン層３を厚さ１．８μｍ成膜する。このポリシリコン層３はＬＰ−ＣＶＤ法により真空度１０Ｐａ、温度６５０℃、ＳｉＨ４ガス８０ｃｃｍの条件で成膜し、その後反応ガスを止めて温度６５０℃のまま３０分間保持することによりアニールを行う。Ｐｔ上にポリシリコン層３を成膜すると同時にシリサイド化が進行するが、ポリシリコン層３の成膜時間との兼ね合いでシリサイド膜はメタルリッチとなっている。
【００２５】
最後のアニール工程により、より安定なシリサイド（ジシリサイド）化が起こり、シリサイド膜厚は３０００Åとなる。つまり、ポリシリコン層３の膜厚を１．５μｍに設計しているので、シリサイド化に必要な膜厚３０００Åを余分に成膜しているわけである。
また、裏面電極２のコンタクトをとるために、ポリシリコン層３の一部をウエットエッチングにより除去して、表面に裏面電極２を露出させる。
陽極酸化工程によりポリシリコン層３を強電界ドリフト層４とし、薄膜電極５を形成すれば電子放出素子が完成する。
更に、ガラス基板９上に透明電極からなるコレクタ電極７と蛍光体８を有する部材を、前記電子放出素子と対向配置することにより電子放出表示装置が完成する。
上記の製造方法では、シリサイド化のためのポリシリコン成膜を１回で済ますことができるため、工程の簡略化が実現できコストを抑えることが可能となる。また、裏面電極２をシリサイドとすることにより強電界ドリフト層４の放熱性が向上するため、素子特性が向上する。
【００２６】
【発明の効果】
本発明によれば、薄膜電極配線をシリサイドで形成した後に、薄膜電極配線をマスクとして選択的に陽極酸化を行い、強電界ドリフト層を作製する製造方法であるため、プロセスが安定である。
【図面の簡単な説明】
【図１】 従来の電子放出表示装置の製造方法の一例を示す図。
（ａ） 絶縁性基板１の表面に裏面電極２を形成する工程。
（ｂ） 表面にポリシリコン層３を形成する工程。
（ｃ） ポリシリコン層３を多孔質ポリシリコン層（強電界ドリフト層）４を形成する
工程。
（ｄ） 薄膜電極５と薄膜電極配線６を形成する工程。
（ｅ） 前記工程により作製した電子放出素子に対向させて、ガラス基板９上にコレク
タ電極７及び蛍光体８を設けた部材を配置させる工程。
【図２】 本発明に係る電子放出表示装置の一実施態様を示す図。
【図３】 本発明の製造方法の一例を示す図。
（ａ） 凹凸が形成された絶縁性基板１の上に裏面電極２及びポリシリコン層３を形成
し、次いで、Ｐｔ１０とそのエッチングマスクとなるＳｉＯ２１１を設ける
工程。
（ｂ） ＳｉＯ２１１をパターニングし、これをマスクとしてＰｔをエッチングした後
薄膜電極配線６とする工程。
（ｃ） ポリシリコン層３を強電界ドリフト層４に変え、薄膜電極５を形成し、次いで
ガラス基板９上にコレクタ電極７及び蛍光体８を設けた部材をスペーサ１２を
介して一体化し、内部を真空にして電子放出表示装置とする工程。
【図４】 図３に示す製造方法におけるＰｔ１０のパターンを示す図。
【図５】 異方性エッチングによるシリコン基板表面の凹凸構造を示す図。
（ａ） ＜１００＞シリコン単結晶基板から得られる形状を示す図。
（ｂ） （ａ）のＸ−Ｘ′断面図。
（ｃ） （ａ）においてマスクの大きさとエッチング時間を変えることにより得られる
形状を示す図。
（ｄ） （ｃ）のＹ−Ｙ′断面図。
【図６】 基板がシリコンで形成された電子放出表示装置の製造方法の一例を示す図。
（ａ） シリコン基板１の表面をフォトリソグラフィによりパターニングする工程。
（ｂ） 絶縁膜１４、裏面電極２、ポリシリコン層３、薄膜電線配線６を設ける工程。
（ｃ） 強電界ドリフト層４、薄膜電極５を設ける工程。
【符号の説明】
１ 絶縁性基板
２ 裏面電極
３ ポリシリコン層
４ 強電界ドリフト層（多孔質ポリシリコン層）
５ 薄膜電極
６ 薄膜電極配線
７ コレクタ電極
８ 蛍光体
９ ガラス基板
１０ Ｐｔ
１１ ＳｉＯ２
１２ スペーサ
１３ マスキング材
１４ 絶縁膜
Ｖｂ バイアス
Ｖｐｓ 素子に印加された電圧
Claims (1)
- 少なくとも基板／裏面電極／強電界ドリフト層／薄膜電極を具備する電子放出素子からの電子放出現象により真空中に電子を放出させて蛍光体を発光させる電子放出表示装置であって、前記電子放出素子の表面に複数の凹凸を有し、前記強電界ドリフト層が凹面全面又は凸面全面に形成され、前記薄膜電極と接した薄膜電極配線を有する電子放出表示装置を製造するに際し、前記裏面電極上にポリシリコン層を形成し、その上に前記薄膜電極配線をシリサイドで形成した後、該薄膜電極配線をマスクとして選択的に前記ポリシリコン層の陽極酸化を行い、前記強電界ドリフト層を作製することを特徴とする電子放出表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155883A JP4291965B2 (ja) | 2001-05-24 | 2001-05-24 | 電子放出表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155883A JP4291965B2 (ja) | 2001-05-24 | 2001-05-24 | 電子放出表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002352752A JP2002352752A (ja) | 2002-12-06 |
| JP4291965B2 true JP4291965B2 (ja) | 2009-07-08 |
Family
ID=18999987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155883A Expired - Fee Related JP4291965B2 (ja) | 2001-05-24 | 2001-05-24 | 電子放出表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4291965B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002278B1 (ko) * | 2004-02-03 | 2010-12-20 | 삼성에스디아이 주식회사 | 전계 방출형 백라이트 소자 |
| US9035548B2 (en) * | 2010-12-07 | 2015-05-19 | Sharp Kabushiki Kaisha | Electron emission element, electron emission device, charge device, image forming device, electron radiation curing device, light-emitting device, image display device, blower device, cooling device, and manufacturing method for electron emission element |
-
2001
- 2001-05-24 JP JP2001155883A patent/JP4291965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002352752A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101042962B1 (ko) | 열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 진공 채널 트랜지스터의 제조방법 | |
| KR100362377B1 (ko) | 탄소 나노 튜브를 이용한 전계 방출 소자 및 그 제조 방법 | |
| US7397175B2 (en) | Solid state vacuum devices | |
| JP2002245928A (ja) | 三極管カーボンナノチューブ電界放出アレイの製造方法 | |
| KR20010031414A (ko) | 전계 방사형 전자원 어레이 및 그 제조방법과 사용법 | |
| RU2391738C2 (ru) | Структура и способ изготовления полевых эмиссионных элементов с углеродными нанотрубками, используемыми в качестве катодов | |
| JP4291965B2 (ja) | 電子放出表示装置の製造方法 | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| JPH04167326A (ja) | 電界放出型エミッタ及びその製造方法 | |
| US6074264A (en) | Manufacture of field emission element with short circuit preventing function | |
| US8177987B2 (en) | Method for producing electron-emitting device and method for producing image display apparatus including the same | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4679713B2 (ja) | 電界放射型電子源の製造方法 | |
| KR100469398B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| JP3084280B2 (ja) | 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法 | |
| KR100301616B1 (ko) | 전계방사형(電界放射型)소자의제조방법 | |
| KR100329370B1 (ko) | 전계방출소자 제조 방법 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| KR100275524B1 (ko) | 실리사이드 공정을 이용한 전계방출소자 제조방법 | |
| JP2002203469A (ja) | 冷陰極電子装置 | |
| KR100285316B1 (ko) | 대면적화 한 전계 방출 표시소자 | |
| KR100517961B1 (ko) | 전계 방출 소자 제조 방법 | |
| KR910007733B1 (ko) | 형광표시관의 제조방법 | |
| JPH08138531A (ja) | 電子放出素子及びその製造方法 | |
| JPH09320454A (ja) | 冷電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |