KR100517961B1 - 전계 방출 소자 제조 방법 - Google Patents

Abstract

본 발명은 전계 방출 소자 제조방법에 관한 것으로, 특히 MIM(Metal Insulator Metal) 캐소드의 터널 산화막 손상을 최소화하여 전계 방출 소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계 방출 소자 제조방법에 관한 것이다. 종래 전계 방출 소자 제조 방법은 터널 산화막을 공정 초기에 형성하기 때문에 공정중의 식각에 의한 화학적 손상, 박막 증착 과정에서의 전기적 손상, 박막의 응력에 의한 기계적 손상등이 발생할 수 있으므로 신뢰성과 수명이 짧아지게 되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상에 형성된 하부 전극 상부 중앙에 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터 패턴을 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와, 상기 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와, 상기 구조물에 개구부를 형성하며 차례로 식각하여 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터를 마지막으로 제거하는 단계와, 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터의 제거로 드러난 하부 전극을 산화하여 터널 산화막을 형성하고, 상기 구조물 상부에 최상부 전극을 형성하는 단계를 포함하여 이루어짐으로써, 전계 방출 소자의 신뢰성과 수명을 연장시킬 수 있는 효과가 있다.

Description

전계 방출 소자 제조 방법{METHOD FOR MANUFACTURING FIELD EMISSION DEVICE}

본 발명은 전계 방출 소자 제조방법에 관한 것으로, 특히 MIM(Metal Insulator Metal) 캐소드의 터널 산화막 손상을 최소화하여 전계 방출 소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계 방출 소자 제조방법에 관한 것이다.

다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계 방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계 방출 소자는 다양한 형태로 연구되고 있는데, 그 중에서도 MIM(Metal Insulator Metal)을 전자 방출원으로 사용하는 전계 방출 소자는 마이크로 팁이나 카본 나노튜브를 전자 방출원으로 사용하는 전계 방출 소자에 비해 대면적 제작이 용이하고 공정이 간단한 장점이 있으므로 광범위하게 사용되고 있다.

상기 전계 방출 소자는 전자 방출원을 구비한 하판과 전자 방출원에 의해 발광하는 상판과, 상기 상판 및 하판을 지지하며 내부를 진공상태로 유지시키기위한 스페이서로 이루어져 있다.

여기서는 MIM을 전자 방출원으로 적용한 하판에 관해 논의하도록 한다.

MIM을 적용한 하판을 사용하는 전계 방출 소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부 전극과 상부 전극 사이의 터널 산화막에 의해 좌우된다. 상기 터널 산화막의 두께는 일반적으로 100Å 정도이며, 상기 터널 산화막의 손실은 전체 패널의 수명과 밀접한 관계가 있다.

종래에는 상기 터널 산화막을 공정 초기에 생성했으며, 이와 같은 종래 전계 방출 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1g는 종래 전계 방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성하는 단계(도1a)와, 상기 하부 전극(2)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 양극 산화막(3)을 형성하는 단계(도1b)와, 상기 포토레지스터(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1c)와, 상기 구조의 상부전면에 필드 절연막(5)와 상부 전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 노출을 차단하는 단계(도1d)와, 상기 구조의 상부에 상부 절연막(7)을 증착하고, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널 산화막(4)의 상부측 필드 절연막(5)을 노출시키는 단계(도1e)와, 상기 필드 절연막(5)을 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각하는 단계(도1f)와, 상기 구조의 상부에 금속을 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성하는 단계(도1g)로 제조된다.

이하, 상기와 같이 구성된 종래 전계 방출 소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도1a에 도시한 바와 같이 하판 유리(1)의 상부 일부에 알루미늄을 증착하고, 그 증착된 알루미늄을 습식 식각하여 상기 하판 유리(1)의 상부 일부에 하부 전극(2)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스터(PR) 패턴을 형성한 후, 노출된 하부 전극(2)을 양극 산화법으로 산화시켜 산화 알루미늄인 양극 산화막(3)을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 포토레지스터(PR)를 제거하고, 그 포토레지스터(PR)의 제거로 노출되는 하부 전극(2)의 중앙 상부에 터널 산화막(4)을 형성한다.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부 전면에 텅스텐과 알루미늄을 성막하여 필드 절연막(5)과 상부 전극버스(6)를 형성한다.

그 다음, 상기 형성된 필드 절연막(5)과 상부 전극버스(6)를 패터닝하여 상기 터널 산화막(4)과 양극 산화막(3)의 상부측에만 선택적으로 위치하도록 한다.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 상부 절연막(7)을 형성한다.

그 다음, 그 상부 절연막(7)과 하부의 상부 전극버스(6)를 패터닝하여 터널산화막(4)의 상부측 필드 절연막(5)를 노출시킨다.

그 다음, 도1f에 도시한 바와 같이 상기 필드 절연막(5)를 식각함과 아울러 상기 상부 전극버스(6)의 측면을 과도 식각한다.

그 다음, 도1g에 도시한 바와 같이, 상기 구조의 상부에 Ir, Pt, Au 등을 증착하여, 상기 상부 절연막(7)과 노출된 터널 산화막(4) 및 필드 절연막(5) 상에 최상부 전극(8, 9)을 형성한다.

이와 같은 과정을 통해 제조된 전계 방출 소자의 하판, 즉 캐소드가 형성된다.

상기한 바와 같이 종래 전계 방출 소자 제조 방법은 터널 산화막을 공정 초기에 형성하기 때문에 공정중의 식각에 의한 화학적 손상, 박막 증착 과정에서의 전기적 손상, 박막의 응력에 의한 기계적 손상등이 발생할 수 있으므로 신뢰성과 수명이 짧아지게 되는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안한 본 발명은 터널 산화막을 공정 후반에 형성하도록 하여 하판 형성 공정에 의한 터널 산화막의 손상을 최소화 함으로써 전계 방출 소자의 신뢰성과 수명을 연장시킬 수 있는 전계 방출 소자 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 하부 전극 상부 중앙에 형성한 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터(PR)를 이용하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호하는 단계와, 최상부 전극을 형성하기 전에 상기 박막 하드마스크 및 포토레지스터를 제거하고 드러난 상기 하부 전극에 상기 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 형성된 하부 전극 상부 중앙에 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터 패턴을 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와, 상기 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와, 상기 구조물에 개구부를 형성하며 차례로 식각하여 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터를 마지막으로 제거하는 단계와, 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터의 제거로 드러난 하부 전극을 산화하여 터널 산화막을 형성하고, 상기 구조물 상부에 최상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터는 상기 양극 산화막과 필드 절연막 형성 단계에서 산소 이온을 투과시키지 않도록 충분한 두께를 가지는 것을 특징으로 한다.

상기 박막 하드마스크는 WO₃, Ta₂O₅ 또는 SiO₂를 이용하여 100~300nm 두께로 형성하는 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명의 전계 방출 소자 제조 방법에 대한 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

도2a 내지 도2l은 본 발명의 전계 방출 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(11)의 상부에 차례로 하부 전극(12)과 박막 하드 마스크(13)층을 형성하는 단계(도 2a)와; 포토레지스터 패턴을 이용하여 상기 박막 하드마스크(13)층을 식각하여 박막 하드마스크(13)를 형성하고, 상기 하부 전극(12)을 습식식각하는 단계(도 2b)와, 상기 구조의 박막 하드 마스크(13)를 소정 식각하고, 그 식각된 박막 하드 마스크(13)와 동일형태의 포토레지스터(PR)를 형성하는 단계(도2c)와, 상기 하부 전극(12)의 측면부에 양극 산화막(14)을 형성하는 단계(도 2d)와, 상기 구조의 상부 전면에 차례로 필드 절연막(15)과 상부 전극버스(16)층을 증착하는 단계(도 2e)와, 포토레지스터를 이용하여 상기 형성된 필드 절연막(15)과 상부 전극버스(16)를 패턴하는 단계(도 2f)와, 상기 구조의 상부 전면에 상부 절연막(17)을 형성하는 단계(도 2g)와, 포토레지스터 패턴을 이용하여 상기 상부 절연막(17)을 패턴하여 개구부를 형성하는 단계(도 2h)와, 상기 개구부를 통해 드러난 상부 전극버스(16)를 습식 식각하여 개구부를 형성하는 단계(도 2i)와, 상기 형성된 구조물 상부에 박막 하드마스크(13) 및 그 박막 하드마스크(13) 식각에 사용한 포토레지스터 상부에 형성된 필드 절연막(15)의 일부가 드러나도록 포토레지스터 패턴을 형성하는 단계(도 2j)와, 상기 포토레지스터 패턴을 이용하여 상기 드러난 필드 절연막(15)의 일부 및 박막 하드마스크(13)와 그 박막 하드마스크(13) 식각에 사용한 포토레지스터를 제거한 후 노출된 하부 전극(12) 상에 터널 산화막(18)을 형성하는 단계(도 2k)와, 상기 형성된 구조물 상부 전면에 최상부 전극(19)을 형성하는 단계(도 2l)로 구성된다.

이와 같은 단계로 이루어진 본 발명을 보다 상세히 설명한다.

먼저, 도 2a에 도시한 바와 같이 하판 유리(11)의 상부에 차례로 하부 전극(12)과 박막 하드 마스크(13)층을 형성한다. 상기 하판 유리(11)는 실리콘 기판과 같은 표면 거칠기를 가지는 것이 유리하다. 상기 하판 유리(11)의 상부에 무선 마그네트론 스퍼터링(RF Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 0.1~0.5㎛ 두께로 성막하여 하부 전극(12)층을 형성하고, 그 상부에 박막 하드마스크(13)층을 WO₃, Ta₂O₅ 또는 SiO₂를 이용하여 100~300nm 두께로 형성한다.

그 다음, 도 2b에 도시한 바와 같이 포토레지스터를 스핀 코팅하고 노광 및 현상한 후 식각공정으로 박막 하드마스크(13)와 알루미늄 하부 전극(12)을 패턴한다. 이때, 상기 알루미늄 하부 전극(12)은 질산, 인산, 초산의 혼합용액을 이용하여 습식 식각한다.

그 다음, 도 2c에 도시된 바와 같이 포토레지스터를 스핀 코팅하여 노광 및 현상한 뒤 식각 공정으로 박막 하드마스크(13)를 패턴한다. 이때, 상기 박막 하드마스크(13)의 두께는 양극 산화시 산소 이온의 투과를 막을 만큼 두껍지 않으므로 상기 박막 하드마스크(13) 식각에 사용한 동일 형태의 포토레지스터를 제거하지 않는다.

그 다음, 도 2d에 도시한 바와 같이 양극 산화를 통해 드러난 하부 전극(12)의 측면에 100nm 정도의 양극 산화막(14)을 형성하는데, 이 경우 박막 하드마스크(13)와 그 박막 하드마스크(13)의 식각에 사용한 포토레지스터가 알루미늄 하부전극(12)에 산소 이온이 투과되지 않도록 하는 양극 산화 보호막으로 사용된다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄이 증착된 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al₂O₃의 양극 산화막(14)을 형성한다.

그 다음, 도 2e에 도시한 바와 같이 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 SiO₂, SiNx 등의 필드 절연막(15)과 알루미늄 상부 전극버스(16)를 각각 10~50nm, 100~500mm 두께로 증착한다.

그 다음, 도 2f에 도시한 바와 같이 포토레지스터 패턴을 통해 상부 전극 버스(16)와 필드 절연막(15)을 식각하는데, 알루미늄 상부 전극 버스(16)는 인산, 질산, 초산의 혼합용액으로 습식 식각한다.

그 다음, 도 2g에 도시한 바와 같이 상기 형성된 구조물 상부 전면에 상부 절연막(17)을 형성하는데, 이 역시 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 SiO₂를 100~500nm 두께로 증착한다.

그 다음, 도 2h에 도시한 바와 같이 포토레지스터 패턴을 이용하여 상부 절연막(17)을 CF₄ 와 O₂의 혼합 분위기에서 반응성 이온 식각(RIE)을 실시하는 것으로 개구부를 형성한다.

그 다음, 도 2i에 도시한 바와 같이 드러난 상부 전극버스(16)를 인산, 질산, 초산의 혼합용액으로 습식 식각하여 개구부를 형성한다.

그 다음, 도 2j에 도시한 바와 같이 필드 절연막(15)의 일부가 드러나도록 포토레지스터 패턴을 형성한다.

그 다음, 도 2k에 도시한 바와 같이 드러난 필드 절연막(15)의 일부를 CF₄ 와 O₂의 혼합 분위기에서 반응성 이온 식각(RIE)을 통해 제거하여 개구부를 형성하고, 박막 하드마스크(13)와 그 박막 하드마스크(13)의 식각에 사용한 포토레지스터를 제거하여 하부 전극(12)을 드러낸 후 양극산화를 통해 알루미늄 하부 전극(12) 상부에 양극 산화막으로 형성되는 터널 산화막(18)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄이 증착된 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al₂O₃의 터널 산화막(18)이 형성된다. 상기 터널 산화막(18)은 형성 모재인 알루미늄이 상기 박막 하드마스크(13)와 그 박막 하드마스크(13)의 식각에 사용한 포토레지스터에 의해 지난 공정동안 보호되었기 때문에 손상이 없는 상태로 형성된다.

그 다음, 도 2l에 도시한 바와 같이 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 최상부 전극(19)을 증착하는데, 상기 최상부 전극(19)은 Ir, Pt, Au의 연속막을 사용한다.

상기와 같은 방법을 통해 최상부 전극(19)을 증착하기 직전에 터널 산화막(18)을 박막 하드마스크(13)와 그 박막 하드마스크(13) 식각에 사용한 포토레지스터로 보호한 알루미늄 하부 기판(12) 상에 손상 없이 형성하기 때문에 공정중의 식각에 의한 화학적 손상, 박막 증착 과정에서의 전기적 손상, 박막의 응력에 의한 기계적 손상등을 최소화 할 수 있다.

상기한 바와 같이 본 발명은 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터 패턴을 이용하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호한 후 공정 후반에 터널 산화막을 형성하도록 하여 하판 형성 공정에 의한 터널 산화막의 손상을 최소화함으로써, 전계 방출 소자의 신뢰성과 수명을 연장시키며, 궁극적으로는 표시부 판넬의 신뢰성과 수명을 개선할 수 있는 효과가 있다.

도 1a 내지 도 1g는 종래 전계 방출 소자 제조공정 수순단면도.

도 2a 내지 도 2l은 본 발명의 전계 방출 소자 제조공정 수순단면도.

*도면의 주요 부분에 대한 부호의 설명*

11:하판 유리 12:하부 전극

13:박막 하드마스크 14:양극 산화막

15:필드 절연막 16:상부 전극버스

17:상부 절연막 18:터널 산화막

19:최상부 전극

Claims (4)

1. 하부 전극 상부 중앙에 형성한 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터(PR)를 이용하여 터널 산화막이 형성될 하부 전극의 상부 일부를 보호하는 단계와;

   최상부 전극을 형성하기 전에 상기 박막 하드마스크 및 포토레지스터를 제거하고 드러난 상기 하부 전극에 상기 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자 제조 방법.
2. 제 1항에 있어서, 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터는 상기 양극 산화막과 필드 절연막 형성 단계에서 산소 이온을 투과시키지 않도록 충분한 두께를 가지는 것을 특징으로 하는 전계 방출 소자 제조 방법.
3. 제 1항에 있어서, 상기 박막 하드마스크는 WO₃, Ta₂O₅ 또는 SiO₂를 이용하여 100~300nm 두께로 형성하는 것을 특징으로 하는 전계 방출 소자 제조 방법.
4. 기판 상에 형성된 하부 전극 상부 중앙에 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터 패턴을 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와; 상기 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와; 상기 구조물에 개구부를 형성하며 차례로 식각하여 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터를 마지막으로 제거하는 단계와; 상기 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터의 제거로 드러난 하부 전극을 산화하여 터널 산화막을 형성하고, 상기 구조물 상부에 최상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 전계 방출 소자 제조 방법.