KR100511258B1 - 전계방출소자 및 그의 제조방법 - Google Patents
전계방출소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100511258B1 KR100511258B1 KR10-2003-0004877A KR20030004877A KR100511258B1 KR 100511258 B1 KR100511258 B1 KR 100511258B1 KR 20030004877 A KR20030004877 A KR 20030004877A KR 100511258 B1 KR100511258 B1 KR 100511258B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- lower electrode
- tunnel oxide
- opening
- overhang
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 73
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000010409 thin film Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 절연 파괴로 발생하는 점결함이 선결함으로 나타나는 것을 방지하도록 하는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다. 종래 전계방출소자는 상부 데이터 전극과 연결되는 최상부 전극이 얇은 터널 산화막을 절연체로 하여 하부 전극 상부에 위치하므로 터널 산화막의 절연이 파괴되면 상부 전극과 하부 전극이 단락되어 하부 전극의 전류가 누설되기 때문에 해당 하부 전극과 연결된 소자들이 모두 동작하지 못해 시각적으로 결함이 뚜렷하게 나타나는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상에 형성된 하부 전극 및 하부 전극 일부에 형성된 양극 산화막과; 상기 하부 전극의 상부 일부에 형성된 터널 산화막과; 상기 터널 산화막 상부에 개구부를 형성하며 상기 구조물 상부에 형성된 이중 절연막과; 상기 이중 절연막 상부에 위치하며 돌출된 일부 영역만이 개구부 내부에 노출된 상부 데이터 전극과; 상기 구조물 상부에 형성되며 상기 데이터 전극과는 개구부 내부에 노출된 부분에서만 연결되는 최상부 전극을 포함하는 전계방출소자와 이를 제조하는 방법을 제공함으로써 절연파괴에 의한 단락시 상기 돌출부가 끊어지게 되어 절연 파괴 소자가 인접하는 정상 소자에 영향을 미치지 않도록 하는 효과가 있다.
Description
본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 절연 파괴로 발생하는 점결함이 선 결함으로 나타나는 것을 방지하도록 하는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다.
다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.
박막 전계방출소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될때 전자들이 금속 또는 도체로부터 진공으로 나오는 양자역학적 터널링 현상을 이용한다. 박막 전계방출소자는 전자를 공급하는 하부전극과 전자가 터널링하는 절연막, 그리고 절연막에 전계를 인가하기위한 최상부 전극으로 이루어진 금속-절연막-금속(Metal Insulating Metal:MIM) 구조이다.
MIM을 적용한 하판을 사용하는 전계방출소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부 전극과 상부 전극 사이의 터널 산화막에 의해 좌우된다. 상기 터널 산화막의 두께는 일반적으로 100Å 정도이며, 상기 터널 산화막의 손실은 전체 패널의 수명과 밀접한 관계가 있다.
종래에는 터널 산화막의 절연성이 파괴되면 상부 전극과 하부 전극이 단락되고, 그로인해 하부 전극의 전류가 누설되므로 동일 하부 전극과 연결된 인접 정상 소자들까지 동작되지 않는다. 따라서, 소자 하나의 절연 파괴로 인한 점결함이 해당 소자와 하부 전극을 공유하는 소자들의 결함인 선결함으로 나타나게 된다. 이와 같은 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1g는 종래 전계방출소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부 일부에 하부 전극(4)을 형성하는 단계(도1a)와; 상기 하부 전극(4)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(4)의 상부에 양극 산화막(5)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 터널 산화막(6)을 형성하는 단계(도1c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(7), 상부 데이터 전극(8), 제 1오버행막(9), 그리고 제 2오버행막(10)을 순차적으로 증착한 후 상기 제 2오버행막(10), 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도1d)와; 상기 제 2오버행막(10)과 제 1오버행막(9)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도1e)와; 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시키는 단계(도1f)와; 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 최상부 전극(11)을 형성하는 단계(도1g)로 제조된다.
이하, 상기와 같이 구성된 종래 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.
먼저, 도 1a에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링(Rf Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이 상기 하부 전극(4)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(4)의 상부에 양극 산화막(5)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(4) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(5)을 형성한다.
그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 양극 산화를 통해 터널 산화막(6)을 박막으로 형성한다. 상기 박막인 터널 산화막(6)은 하부 전극(4)과 이후 형성될 최상부 전극(11) 간을 절연하면서 인가되는 고전압에 의해 전자들을 통과시키게 된다.
그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(7), 알루미늄 상부 데이터 전극(8), α-Si 제 1오버행막(9), 그리고 SiO 제 2오버행막(10)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(10), α-Si 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다.
그 다음, 도 1e에 도시된 바와 같이 상기 SiO 제 2오버행막(10)과 α-Si 제 1오버행막(9)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(9)의 식각 속도가 SiO 제 2오버행막(10)보다 빠르기 때문에 오버행 구조가 형성된다.
그 다음, 도 1f에 도시된 바와 같이 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시킨다. 이 경우 상부 데이터 전극(8)은 개구부 상부에서 볼때 원형을 이루면서 균일한 폭으로 외부에 노출되며, 이는 이후 형성될 최상부 전극(11)과 전기적으로 강하게 연결되게 된다.
그 다음, 도 1g에 도시된 바와 같이 상기 식각 공정에 의한 터널 산화막(6)의 손상을 복구하기 위해서 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(11)을 형성한다.
상기와 같이 형성된 전계발광소자는 터널 산화막(6)의 절연이 파괴되면 하부전극(4)에 인가되는 전류가 절연 파괴로 인해 단락된 최상부 전극(11)을 지나 상부 데이터 전극(8)으로 흘러나가게 되며, 이로인해 동일 하부 전극(4)에 연결된 정상 소자들이 동작할 수 없게 된다.
도 2는 도 1f에서 형성되는 상부 데이터 전극(8)의 형태를 보다 정확히 도시하기위해 해당 구조를 상부에서 본 평면도이다. 도시된 바와 같이 최상부에는 오버행 구조를 형성하는 제 2오버행막(10)이 위치하며, 제 1오버행막(9)은 상부에서 보이지 않는다. 형성된 전자 방출 개구부의 단층들을 보면, 오버행 구조 안쪽으로 타원형의 균일한 노출부를 보이는 상부 데이터 전극(8)이 위치되는데, 이는 이후 최상부 전극(11)과 연결되게 된다. 전체적으로 균일하게 노출되어 있으므로 최상부 전극(11)과의 전기적인 접촉이 좋으며 큰 전류를 흘릴 수 있다. 그 내부에는 상기 상부 데이터 전극(8)의 하부에 형성된 이중 절연막(7)이 상부의 상부 데이터 전극(8) 제거에 의해 원형으로 드러나 있는 것을 볼 수 있다. 그리고, 그 내부에는 양극 산화막(5)과 터널 산화막(6)이 위치하고 있다.
상기한 바와 같이 종래 전계방출소자는 상부 데이터 전극과 연결되는 최상부 전극이 얇은 터널 산화막을 절연체로 하여 하부 전극 상부에 위치하므로 터널 산화막의 절연이 파괴되면 상부 전극과 하부 전극이 단락되어 하부 전극의 전류가 누설되기 때문에 해당 하부 전극과 연결된 소자들이 모두 동작하지 못해 시각적으로 결함이 뚜렷하게 나타나는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 전자 방출 개구부를 형성하면서 상부 데이터 전극 식각용 마스크를 변형 적용하여 노출되는 상부 데이터 전극의 영역을 소정의 돌출부로 제한하고 절연파괴에 의한 단락시 상기 돌출부가 끊어지도록 하여 절연 파괴 소자가 인접하는 정상 소자에 영향을 미치지 않도록 하는 전계방출소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기위한 본 발명은, 기판 상에 형성된 하부 전극 및 하부 전극 일부에 형성된 양극 산화막과; 상기 하부 전극의 상부 일부에 형성된 터널 산화막과; 상기 터널 산화막 상부에 개구부를 형성하며 상기 구조물 상부에 형성된 이중 절연막과; 상기 이중 절연막 상부에 위치하며 돌출된 일부 영역만이 개구부 내부에 노출된 상부 데이터 전극과; 상기 구조물 상부에 형성되며 상기 데이터 전극과는 개구부 내부에 노출된 부분에서만 연결되는 최상부 전극을 포함하는 것을 특징으로 한다.
상기 상부 데이터 전극의 돌출된 일부 영역은 상기 터널 산화막의 절연 파괴에 의해 최상부 전극과 하부 전극이 단락되는 경우 흐르는 전류에 의해 끊어질 수 있도록 설정된 영역인 것을 특징으로 한다.
또한, 본 발명은 하부 전극을 절연막과 터널 산화막으로 절연한 구조물 상부에 상부 데이터 전극을 형성하는 단계와; 상기 구조물 상부에 오버행 절연막들을 형성하고 기판 상의 구조물들을 버스 구조에 따라 패터닝하는 단계와; 상기 오버행 절연막들 중 일부를 식각하여 전자 방출 개구부 및 오버행 구조를 형성하는 단계와; 상기 단계로 노출된 상부 데이터 전극을 소정의 돌출부만 개구부 내부에 노출되도록 식각하여 제거하는 단계와; 상기 구조물 상부 전면에 최상부 전극을 성막하며, 이 과정에서 개구부 내부에 형성되는 최상부 전극은 상기 개구부 내부에 노출된 상부 데이터 전극의 돌출물과 전기적으로 연결되도록 하는 단계를 포함하는 것을 특징으로 한다.
상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3a 내지 도3g는 본 발명 전계방출소자의 제조공정 수순단면도로서, 도시한 바와 같이 하판 유리(21)의 상부에 차례로 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부 일부에 하부 전극(24)을 형성하는 단계(도3a)와; 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(24)의 상부에 양극 산화막(25)을 형성하는 단계(도3b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(24)의 상부에 터널 산화막(26)을 형성하는 단계(도3c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(27), 상부 데이터 전극(28), 제 1오버행막(29), 그리고 제 2오버행막(30)을 순차적으로 증착한 후 상기 제 2오버행막(30), 제 1오버행막(29)을 건식 식각하고 상부 데이터 전극(28)을 습식 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도3d)와; 상기 제 2오버행막(30)과 제 1오버행막(29)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도3e)와; 상기 노출된 상부 데이터 전극(28)을 돌출된 일부만 노출시키며 습식 식각하고 그 하부의 이중 절연막(27)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(26)을 노출 시키는 단계(도3f)와; 상기 터널 산화막(26)을 에치백(etchback) 및 재산화하여 터널 산화막(26)을 복구한 후 형성된 구조물 상부 전면에 최상부 전극(31)을 형성하는 단계(도3g)로 제조된다.
이하, 상기와 같이 구성된 본 발명 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.
먼저, 도 3a에 도시한 바와 같이 하판 유리(21)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(24)을 형성한다.
그 다음, 도 3b에 도시한 바와 같이 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(24)의 상부에 양극 산화막(25)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(24) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(25)을 형성한다.
그 다음, 도 3c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(24)의 상부에 양극 산화를 통해 터널 산화막(26)을 박막으로 형성한다. 상기 Al2O3 박막인 터널 산화막(26)은 대단히 얇기 때문에 공정중 손상의 위험이 많으며, 그로인해 절연이 파괴되는 경우가 발생하게 된다.
그 다음, 도 3d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(27), 알루미늄 상부 데이터 전극(28), α-Si 제 1오버행막(29), 그리고 SiO 제 2오버행막(30)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(30), α-Si 제 1오버행막(29)을 건식 식각하고 상부 데이터 전극(28)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다.
그 다음, 도 3e에 도시된 바와 같이 상기 SiO 제 2오버행막(30)과 α-Si 제 1오버행막(29)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(29)의 식각 속도가 SiO 제 2오버행막(30)보다 빠르기 때문에 오버행 구조가 형성된다.
그 다음, 도 3f에 도시된 바와 같이 상기 노출된 상부 데이터 전극(28)을 돌출된 일부만 노출시키며 습식 식각하고 그 하부의 이중 절연막(27)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(26)을 노출 시킨다. 공정 단면도 하부에 도시된 마스크(MK)는 상기 상부 데이터 전극(28)을 식각하기위해 사용되는 마스크의 평면도로서, 돌출 부분(a)이 형성되어 있으며 그 외의 식각 영역은 오버행 막들(29, 30)을 식각하기위한 마스크와 동일하다. 이를 통해 습식 식각을 실시하기 때문에 돌출 부분(a)으로 마스크된 영역이 아닌 부분은 제 1오버행막(29)과 같이 과다하게 식각된다. 이러한 구성을 다른 각도에서 살펴본 모습을 이후 도 4에서 설명하도록 한다.
그 다음, 도 2g에 도시된 바와 같이 선행 공정에 의한 터널 산화막(26)의 손상을 복구하기 위해서 상기 터널 산화막(26)을 에치백(etchback)하여 손상된 부분을 제거하고 하부 전극(24)을 시편으로 양극 산화하여 터널 산화막(26)을 복구한 다음, 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(31)을 형성한다.
따라서, 상기 최상부 전극(31)이 상부 데이터 전극(28)과 연결되는 지점은 상부 데이터 전극(28)의 돌출부로 한정된다.
이를 좀더 극명하게 알아보기 위해 최상부 전극(31)이 형성되기 전의 소자 구조(도 3f)를 상부에서 바라보도록 한다.
도 4는 도 3f의 구조를 상부에서 바라본 평면도로서, 도시한 바와 같이 최상부에는 오버행 구조를 형성하는 제 2오버행막(30)이 위치하며, 제 1오버행막(29)은 상부에서 보이지 않는다. 형성된 전자 방출 개구부의 단층들을 보면, 오버행 구조 안쪽으로 돌출부만이 노출되어 이후 이 부분에서만 최상부 전극(31)과 연결될 상부 데이터 전극(28)이 위치한다. 그 내부에는 상기 상부 데이터 전극(28)의 하부에 형성된 이중 절연막(27)이 상부의 상부 데이터 전극(28) 제거에 의해 원형으로 넓게 드러나 있는 것을 볼 수 있다. 그리고, 그 내부에는 양극 산화막(25)과 터널 산화막(26)이 위치하고 있다. 따라서, 상기 구조물 상부에 최상부 전극이 형성되면 상기 상부 데이터 전극(28)과는 돌출된 일부에서만 연결되게 된다.
물론, 상기 상부 데이터 전극(28)의 돌출 부분에 대한 구체적인 형상은 다양하게 변형될 수 있지만, 상기 돌출 부분은 소정의 전류 이상이 흐르면 끊어질 정도로 형성되어야 한다. 상기 돌출 부분은 일종의 퓨즈 역할을 하는데, 연결된 상부 데이터 전극(28)과 하부 전극(24)이 터널 산화막(26)의 절연 파괴로 인해 단락되는 경우 급격히 흐르게 되는 전류에 의해 끊어져야 한다.
상기 돌출 부분이 단락에 따른 전류로 인해 끊어지면 해당 소자에는 전류가 흐르지 않게 되므로 동일 하부 전극을 이용하는 인접 정상 소자들에 영향을 주지 않게 된다. 즉, 간단히 말하자면, 전계방출소자 각각에 대해 퓨즈를 형성하는 것이다.
상기한 바와 같이 본 발명 전계방출소자는 전자 방출 개구부를 형성하면서 상부 데이터 전극 식각용 마스크를 변형 적용하여 노출되는 상부 데이터 전극의 영역을 소정의 돌출부로 제한하도록 하며 이후 형성되는 최상부 전극과는 돌출 부분에서만 전기적으로 연결되도록 한정함으로써 절연파괴에 의한 단락시 상기 돌출부가 끊어지게 되어 절연 파괴 소자가 인접하는 정상 소자에 영향을 미치지 않도록 하는 효과가 있다.
도1a 내지 도1g는 종래 전계방출소자의 제조공정 수순단면도.
도2는 도 1f의 상부 단면도.
도3a 내지 도3g는 본 발명 전계방출소자의 제조공정 수순단면도.
도4는 도 3f의 상부 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21:하판유리 22:제 1버퍼막
23:제 2버퍼막 24:하부 전극
25:양극 산화막 26:터널 산화막
27:이중 절연막 28:상부 데이터 전극
29:제 1오버행막 30:제 2오버행막
31:최상부 전극
Claims (4)
- 기판 상에 형성된 하부 전극 및 하부 전극 일부에 형성된 양극 산화막과;상기 하부 전극의 상부 일부에 형성된 터널 산화막과;상기 터널 산화막 상부에 개구부를 형성하며 상기 구조물 상부에 형성된 이중 절연막과;상기 이중 절연막 상부에 위치하며 돌출된 일부 영역만이 개구부 내부에 노출된 상부 데이터 전극과;상기 구조물 상부에 형성되며 상기 데이터 전극과는 개구부 내부에 노출된 부분에서만 연결되는 최상부 전극을 포함하는 것을 특징으로 하는 전계방출소자.
- 제 1항에 있어서, 상기 상부 데이터 전극의 돌출된 일부 영역은 상기 터널 산화막의 절연 파괴에 의해 최상부 전극과 하부 전극이 단락되는 경우 흐르는 전류에 의해 끊어질 수 있도록 설정된 영역인 것을 특징으로 하는 전계방출소자.
- 하부 전극을 절연막과 터널 산화막으로 절연한 구조물 상부에 상부 데이터 전극을 형성하는 단계와;상기 구조물 상부에 오버행 절연막들을 형성하고 기판 상의 구조물들을 버스 구조에 따라 패터닝하는 단계와;상기 오버행 절연막들 중 일부를 식각하여 전자 방출 개구부 및 오버행 구조를 형성하는 단계와;상기 단계로 노출된 상부 데이터 전극을 소정의 돌출부만 개구부 내부에 노출되도록 식각하여 제거하는 단계와;상기 구조물 상부 전면에 최상부 전극을 성막하며, 이 과정에서 개구부 내부에 형성되는 최상부 전극은 상기 개구부 내부에 노출된 상부 데이터 전극의 돌출물과 전기적으로 연결되도록하는 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조 방법.
- 제 3항에 있어서, 상기 상부 데이터 전극을 식각하기위해 오버행 절연막 식각용 마스크와 동일한 식각 영역을 가지며 추가로 돌출부 구조가 형성된 식각 마스크를 이용하는 단계를 더 포함하는 것을 특징으로 하는 전계방출소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0004877A KR100511258B1 (ko) | 2003-01-24 | 2003-01-24 | 전계방출소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0004877A KR100511258B1 (ko) | 2003-01-24 | 2003-01-24 | 전계방출소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040067659A KR20040067659A (ko) | 2004-07-30 |
| KR100511258B1 true KR100511258B1 (ko) | 2005-08-31 |
Family
ID=37357155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0004877A KR100511258B1 (ko) | 2003-01-24 | 2003-01-24 | 전계방출소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100511258B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723393B1 (ko) * | 2006-02-02 | 2007-05-30 | 삼성에스디아이 주식회사 | 전계방출 소자의 제조방법 |
-
2003
- 2003-01-24 KR KR10-2003-0004877A patent/KR100511258B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040067659A (ko) | 2004-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11121168A (ja) | 有機エレクトロルミネセンス素子及びその製造方法 | |
| KR100511258B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100511263B1 (ko) | 전계방출소자 제조방법 | |
| KR100469400B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100517961B1 (ko) | 전계 방출 소자 제조 방법 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| TWI409883B (zh) | 圖案化金屬層之方法以及利用其之半導體元件製造方法 | |
| KR100504791B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100517959B1 (ko) | 전계방출 소자 제조방법 | |
| KR100474272B1 (ko) | 평면형 전계방출소자 및 그 제조방법 | |
| KR100469398B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| KR100511257B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100504782B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| KR100517949B1 (ko) | 전계방출 소자 제조방법 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| KR20040057115A (ko) | 전계 방출 소자 제조 방법 | |
| JP2000164115A (ja) | 電界放射型電子源およびその製造方法 | |
| KR970009275B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100448480B1 (ko) | 전계 방출 소자 및 그의 제조방법 | |
| KR100474271B1 (ko) | 전계방출소자 및 그 제조방법 | |
| KR100257565B1 (ko) | 전계 방출표시소자의 제조방법 | |
| KR100469401B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| JP4155215B2 (ja) | 電子源の製造方法 | |
| KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
| KR20070060370A (ko) | 계단 구조의 하부 전극을 가진 ｍｉｍ 캐퍼시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |