KR100474271B1 - 전계방출소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 전계방출소자 및 그 제조방법에 관한 것으로, 종래 전계방출소자는 음극과 스페이서를 절연시키는 오버행 절연막을 실리콘 질화막으로 형성함으로써, 실리콘 질화막의 잔류응력이 증가하게 되면, 전계방출소자의 전자방출 안정성이 저하되며, 수명이 짧아지는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 음극이 형성된 하판과, 양극이 형성된 상판과, 상기 상판과 하판의 간격을 유지하는 스페이서를 포함하는 전계방출소자에 있어서, 상기 하판과 스페이서 사이에서 음극과 스페이서를 절연하는 절연막을 비정질 실리콘층을 포함하도록 구성되는 전계방출소자를, 하판과 상판을 각각 형성하고, 그 하판과 상판의 사이에 스페이서를 위치시킨 후, 봉지하는 과정을 포함하는 전계방출소자 제조방법에 있어서, 상기 하판과 스페이서 사이의 절연막은 비정질 실리콘을 스퍼터링법으로 증착하여 형성하는 제조방법을 사용하여 형성함으로써, 음극과 스페이서 사이에 절연을 위해 비정질 실리콘을 사용함으로써, 저온공정인 스퍼터링법으로 절연막을 형성하는 경우에도 잔류응력의 증가를 방지하여, 전계방출소자의 전자방출특성의 안정성을 증가시키는 효과와 아울러 막의 수명을 향상시키는 효과가 있다.

Description

전계방출소자 및 그 제조방법{FIELD EMISSION DISPLAY AND MANUFACTURING METHOD THEREOF}

본 발명은 전계방출소자 및 그 제조방법에 관한 것으로, 특히 스페이서 전극과 캐소드 전극간의 전기적인 절연을 용이하게 할 수 있는 전계방출소자 및 그 제조방법에 관한 것이다.

최근 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서 이를 이용한 박막형 CRT의 개발이 본격화 되고 있다. 이는 얇으면서도 기존의 CRT와 같은 우수한 특성의 화질을 제공할 수 있다.

상기 전계방출소자는 스핀트(SPINDT)형, MIM(METAL-INSULATOR-METAL)형, BSD(BALLISTIC ELECTRON SURFACE EMITTING DEVICE)형이 있다.

상기 MIM형 전계방출소자는 제조방법이 간단하며, 고진공이 필요없고, 포커싱(FOCUSING)도 필요 없으며, 특히 20V이하의 구동전압으로 소비전력이 낮은 장점이 있다.

상기 MIM형 전계방출소자는 전자가 방출되는 하판과, 그 방출된 전자에 의해 빛을 발산하는 상판구조로 이루어져 있으며, 상판과 하판의 사이에는 대기압으로 부터 내부를 보호하는 스페이서를 두고 있다.

스페이서는 대기압에 의해 전극이 단선되는 것을 방지하는 역할을 하며, 이와 같은 종래 전계방출소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1g는 종래 전계방출소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판유리(1)의 상부일부에 하부전극(2)을 형성하는 단계(도1a)와; 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 필드절연막(3)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부전극(2)의 상부에 터널링절연막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 상부전극패드(5)와 상부전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널링절연막(4)과 필드절연막(3)의 노출을 차단하는 단계(도1d)와; 상기 구조의 상부에 오버행 절연막(7)을 증착하고, 그 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널링절연막(4)의 상부측 상부전극패드(5)를 노출시키는 단계(도1e)와; 상기 상부전극패드(5)를 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각하는 단계(도1f)와; 상기 구조의 상부에 금속을 증착하여, 상기 오버행 절연막(7)과 노출된 터널링절연막(4) 및 상부전극패드(5) 상에 상부전극(8)을 형성하는 단계(도1g)로 제조된다.

이하, 상기와 같이 구성된 종래 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도1a에 도시한 바와 같이 하판유리(1)의 상부일부에 알루미늄을 증착하고, 그 증착된 알루미늄을 습식식각하여 상기 하판유리(1)의 상부일부에 하부전극(2)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)을 양극산화법으로 산화시켜 산화 알루미늄인 필드절연막(3)을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 그 포토레지스트(PR)의 제거로 노출되는 하부전극(2)의 중앙 상부에 터널링절연막(4)을 형성한다.

그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 텅스텐과 알루미늄을 성막하여 상부전극패드(5)와 상부전극버스(6)를 형성한다.

그 다음, 상기 형성된 상부전극패드(5)와 상부전극버스(6)를 패터닝하여 상기 터널링절연막(4)과 필드절연막(3)의 상부측에만 선택적으로 위치하도록 한다.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부에 실리콘 질화막(SiNx)을 증착하여 오버행 절연막(7)을 형성한다.

그 다음, 그 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널링절연막(4)의 상부측 상부전극패드(5)를 노출시킨다.

그 다음, 도1f에 도시한 바와 같이 상기 상부전극패드(5)를 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각한다.

그 다음, 도1g에 도시한 바와 같이, 상기 구조의 상부에 Ir/Pt/Au를 증착하여, 상기 오버행 절연막(7)과 노출된 터널링절연막(4) 및 상부전극패드(5) 상에 상부전극(8)을 형성한다.

이와 같은 과정을 통해 제조된 전계방출소자의 하판은 애노드와 접합된다.

이때의 구조를 도2에 도시하였다.

도2는 상판과 하판이 결합된 종래 전계방출소자의 간략한 단면도로서, 이에 도시한 바와 같이 하판(10)과 상판(20)은 스페이서(30)에 의해 그 간격이 유지된다.

상기 하판(10)과 상판(20)은 그 기능상으로 각각 음극(CATHODE)과 양극(ANODE)로 지칭하기도 한다.

상기 스페이서(30)는 금속물질이며, 상기 오버행 절연막(7)에 의해 절연되어진다. 그 스페이서(30)의 두께는 100~200㎛이며, 그 간격만큼 전계방출소자의 양극과 음극을 일정한 간격으로 유지시키는 역할을 한다.

상기 스페이서(30)가 지지하는 공간은 진공상태이며 이때 진공과 상판(20) 및 하판(10)의 외기의 압력차는 10⁵Pascal/m²이 된다.

상기의 압력차에 의해 음극(CATHODE)에 형성한 전극이 파손될 수 있으며, 이는 전기적인 쇼트의 발생을 유발하여, 표시장치를 사용할 수 없게 된다.

이를 방지하기 위해서, 상기 스페이서(30)의 하부에 수 10㎛의 금속막 패턴을 미리형성한 후, 그 상부에 스페이서(30)를 형성하고 있다.

이때에도 스페이서(30)와 다른 전극들 사이의 전기적인 절연이 필요하며, 종래에는 실리콘 질화막(SiNx)을 사용하여 전기적인 절연을 이루었다.

상기 음극(CATHODE)을 형성하는 공정은 저온공정으로, 실리콘 질화막은 저온공정인 스퍼터링법으로 형성하여 절연을 이루도록 한다.

그러나, 상기와 같이 스퍼터링법으로 실리콘 질화막을 증착하는 경우, 그 실리콘 질화막의 잔류응력이 증가하게 된다.

이처럼 실리콘 질화막의 잔류응력이 증가하게 되면, 전계방출소자의 전자방출 안정성이 저하되며, 수명이 짧아지는 문제점이 발생한다.

상기와 같은 문제점을 감안한 본 발명은 저온공정으로 형성해도 낮은 잔류응력을 가지는 절연막을 이용하여, 스페이서와 음극 사이를 절연시킬 수 있는 전계방출소자 및 그 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 음극과 스페이서 사이의 절연막인 오버행 절연막을 비정질 실리콘을 사용하여 형성하도록 구성된다.

상기 오버행 절연막은 비정질 실리콘 이거나, 비정질 실리콘과 실리콘 산화막 또는 비정질 실리콘과 실리콘 질화막의 적층구조로 한다.

그리고, 상기 오버행 절연막의 상부일부, 즉 스페이서와 접하는 부분에는 금속의 스페이서 보호층이 위치함을 특징으로 한다.

상기와 같이 구성된 본 발명의 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3a 내지 도3h는 본 발명 전계방출소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판유리(1)의 상부일부에 하부전극(2)을 형성하는 단계(도3a)와; 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 필드절연막(3)을 형성하는 단계(도3b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부전극(2)의 상부에 터널링절연막(4)을 형성하는 단계(도3c)와; 상기 구조의 상부전면에 상부전극패드(5)와 상부전극버스(6)를 순차적으로 증착하고, 패터닝하여 상기 터널링절연막(4)과 필드절연막(3)의 노출을 차단하는 단계(도3d)와; 상기 구조의 상부에 비정질 실리콘(a-Si)과 실리콘 산화막(SiO₂)를 순차적으로 증착하여 오버행 절연막(7)을 형성하는 단계(도3e)와; 상기 형성된 오버행 절연막(7)의 상부일부에 금속을 성장시켜 스페이서 보호층(9)을 형성하고, 그 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널링절연막(4)의 상부측 상부전극패드(5)를 노출시키는 단계(도3f)와; 상기 상부전극패드(5)를 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각하는 단계(도3g)와; 상기 구조의 상부에 금속을 증착하여, 상기 오버행 절연막(7)과 노출된 터널링절연막(4) 및 상부전극패드(5) 상에 상부전극(8)을 형성하는 단계(도3h)로 구성된다.

이하, 상기와 같이 구성된 본 발명을 보다 상세히 설명한다.

먼저, 도3a에 도시한 바와 같이 하판유리(1)의 상부일부에 알루미늄을 증착하고, 습식식각을 통해 패터닝하여 하부전극(2)을 형성한다.

그 다음, 도3b에 도시한 바와 같이 상기 하부전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한다.

그 다음, 상기 포토레지스트(PR) 패턴에 의해 선택적으로 노출된 하부전극(2)의 측면측 상부를 양극산화시켜 필드절연막(3)을 형성한다.

그 다음, 도3c에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 제거하고, 그 포토레지스트(PR) 패턴의 제거로 노출되는 하부전극(2)의 중앙상부에 터널링절연막(4)을 형성한다.

그 다음, 도3d에 도시한 바와 같이 상기 구조의 상부전면에 텅스텐과 알루미늄을 순차 적으로 증착한다.

그 다음, 상기 증착된 알루미늄과 텅스텐을 순차적으로 패터닝하여 상기 터널링절연막(4)과 필드절연막(3)의 상부측에 위치하는 상부전극패드(5)와 상부전극버스(6)를 형성한다.

그 다음, 도3e에 도시한 바와 같이 상기 구조의 상부에 비정질 실리콘(a-Si)과 실리콘 산화막(SiO₂)를 스퍼터링법으로 순차 증착한다.

그 다음, 상기 실리콘 산화막(SiO₂)과 비정질 실리콘(a-Si)을 패터닝하여 상기 하판유리(1)의 상부에 형성한 구조물을 덮는 오버행 절연막(7)을 형성한다.

이때, 비정질실리콘(a-Si)과 실리콘 산화막(SiO₂)의 두께는 500nm, 10~500nm의 두께로 각각 형성하며, 그 스퍼터링공정은 연속공정으로 진행이 가능하다.

바람직한 실시예의 실리콘 산화막(SiO₂)의 두께는 25nm이다.

또한, 상기 실리콘 산화막(SiO₂)은 실리콘 질화막(SiN₄)으로 대체할 수 있으며, 이 경우 역시 그 실리콘 질화막(SiN₄)의 두께는 10~500nm의 두께로 한다.

이처럼 비정질 실리콘(a-Si)은 스퍼터링법으로 증착하는 경우에도, 그 잔류응력이 증가하지 않으며, 절연체로서 음극과 스페이서를 전기적으로 절연할 수 있게 된다.

그리고, 상기 실리콘 산화막(SiO₂) 또는 실리콘 질화막(SiN₄)은 선택적으로 사용할 수 있으며, 비정질 실리콘(a-Si) 만으로 이루어지는 오버행 절연막(7)을 형성하여 사용할 수 있다. 상기 실리콘 산화막(SiO₂) 또는 실리콘 질화막(SiN₄)을 사용하는 이유는 그 절연막의 신뢰성을 향상시키게 된다.

즉, 스퍼터링법으로 성막한 비정질 실리콘(a-Si)의 비저항은 10⁷Ωcm이며, 전기적으로 완전한 절연체를 얻기 위해 실리콘 산화막(SiO₂) 또는 실리콘 질화막(SiN₄)을 사용한다.

그 다음, 도3f에 도시한 바와 같이 상기 형성된 오버행 절연막(7)의 상부일부에 금속을 성장시켜 스페이서 보호층(9)을 형성한다.

즉, 상기 오버행 절연막(7)의 상부전면에 시드층(SEED)을 증착하고, 그 시드층(SEED)의 상부에 금속(Au)을 도금법 또는 증착법을 사용하여 형성한 후, 사진식각공정으로 패터닝하여 상기 오버행 절연막(7)의 상부일부에 스페이서 보호층(9)을 형성한다.

이때, 스페이서 보호층(9)은 Au이외에 Ag, Ni, Cr, Cu를 사용하여 형성할 수 있다.

상기 시드층(SEED)의 두께는 10nm이며, 그 시드층 상에 형성되는 금속층의 두께는 6㎛이다.

또한, 상기 스페이서 보호층(9)의 상부에는 스페이서가 실장된다.

그 다음, 그 오버행 절연막(7)과 하부의 상부전극버스(6)를 패터닝하여 터널링절연막(4)의 상부측 상부전극패드(5)를 노출시킨다.

그 다음, 도3g에 도시한 바와 같이 상기 상부전극패드(5)를 식각함과 아울러 상기 상부전극버스(6)의 측면을 과도 식각한다.

그 다음, 도3h에 도시한 바와 같이 상기 구조의 상부에 금속을 증착하여, 상기 오버행 절연막(7)과 노출된 터널링절연막(4) 및 상부전극패드(5) 상에 상부전극(8)을 형성한다.

이처럼 본 발명은 저온공정인 스퍼터링공정으로 성막하여도, 잔류응력이 증가하지 않는 비정질 실리콘을 사용하여, 스페이서와 음극(CATHODE)의 사이를 절연시킴으로써, 전계방출 안정성을 향상시키고, 그 수명을 연장시킬 수 있게 된다.

도4는 본 발명 전계방출소자의 현미경 사진으로서, 이에 도시한 바와 같이 중앙의 실선이 비정질 실리콘(a-Si)과 실리콘 산화막(SiO₂) 및 스페이서 보호층(9)이 적층된 구조를 나타내며, 그 측면에는 전계방출의 음극구조가 나타난다.

상기한 바와 같이 본 발명 전계방출소자 및 그 제조방법은 전계방출소자의 하판의 음극과 스페이서 사이의 절연막으로 비정질 실리콘을 사용함으로써, 저온공정인 스퍼터링법으로 절연막을 형성하는 경우에도 잔류응력의 증가를 방지하여, 전계방출소자의 전자방출특성의 안정성을 증가시키는 효과와 아울러 막의 수명을 향상시키는 효과가 있다.

도1a 내지 도1g는 종래 전계방출소자 제조방법의 일실시 수순단면도.

도2는 종래 상판과 하판이 결합된 종래 전계방출소자의 간략한 단면도.

도3a 내지 도3h는 본 발명 전계방출소자 제조방법의 일실시 수순단면도.

도4는 본 발명 전계방출소자의 현미경 평면 사진.

*도면의 주요 부분에 대한 부호의 설명*

1:하판유리 2:하부전극

3:필드절연막 4:터널링절연막

5:상부전극패드 6:상부전극버스

7:오버행 절연막 8:상부전극

9:스페이서 보호층

Claims (8)

1. 음극이 형성된 하판과, 양극이 형성된 상판과, 상기 상판과 하판의 간격을 유지하는 스페이서를 포함하는 전계방출소자에 있어서, 상기 하판과 스페이서 사이에서 음극과 스페이서 사이를 절연하는 절연막은 비정질 실리콘을 포함하여 비정질 실리콘과 실리콘 산화막 또는 비정질 실리콘과 실리콘 질화막의 적층구조로 형성된 것을 특징으로 하는 전계방출소자.
2. 삭제
3. 제 1항에 있어서, 상기 비정질 실리콘의 두께는 500nm이며, 상기 실리콘 산화막과 실리콘 질화막은 각각 10~500nm의 두께를 가지는 것을 특징으로 하는 전계방출소자.
4. 제 1항에 있어서, 상기 스페이서가 위치하는 절연막의 상부일부에는 금속층인 스페이서 보호층을 가지는 것을 특징으로 하는 전계방출소자.
5. 제 4항에 있어서, 상기 스페이서 보호층은 시드 금속층과 금속층의 적층구조이며, 사용되는 금속은 Au, Ag, Ni, Cr, Cu 중 선택된 하나인 것을 특징으로 하는 전계방출소자.
6. 하판과 상판을 각각 형성하고, 그 하판과 상판의 사이에 스페이서를 위치시킨 후, 봉지하는 과정을 포함하는 전계방출소자 제조방법에 있어서, 상기 하판과 스페이서 사이의 절연막은 비정질 실리콘을 스퍼터링법으로 증착하고, 그 스퍼터링공정의 연속공정으로 상기 비정질 실리콘의 상부에 실리콘 산화막 또는 실리콘 질화막을 증착하여 형성하는 것을 특징으로 하는 전계방출소자 제조방법.
7. 삭제
8. 제 6항에 있어서, 상기 절연막의 상부전면에 시드 금속층을 증착하고, 그 시드 금속층 상에 도금법 또는 증착법을 통해 금속을 증착한 후, 금속과 시드 금속층을 패터닝하여 스페이서가 접합되는 스페이서 보호층을 형성하는 공정을 더 포함하여 된 것을 특징으로 하는 전계방출소자 제조방법.