KR100511263B1 - 전계방출소자 제조방법 - Google Patents
전계방출소자 제조방법 Download PDFInfo
- Publication number
- KR100511263B1 KR100511263B1 KR10-2003-0009104A KR20030009104A KR100511263B1 KR 100511263 B1 KR100511263 B1 KR 100511263B1 KR 20030009104 A KR20030009104 A KR 20030009104A KR 100511263 B1 KR100511263 B1 KR 100511263B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunnel oxide
- film
- forming
- field emission
- emission device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000007743 anodising Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 abstract description 74
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000000427 thin-film deposition Methods 0.000 abstract description 2
- 208000033999 Device damage Diseases 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000005357 flat glass Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방출소자 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 손상을 최소화하여 전계방출소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계방출소자 제조방법에 관한 것이다. 종래 전계방출소자 제조 방법은 터널 산화막을 공정 초기에 형성하기 때문에 공정중의 플라즈마 식각에 의한 화학적 손상, 박막 증착 과정에서의 물리적/전기적 손상, 박막의 응력에 의한 기계적 손상등이 발생할 수 있으므로 신뢰성과 수명이 짧아지게 되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상에 형성된 하부 전극을 상부 일부를 제외하고 양극 산화하여 양극 산화막을 형성하고, 형성된 구조물 상부에 직접 이중 절연막을 성막하는 단계와; 상기 구조물 상부에 차례로 공정에 따른 후속 적층막들을 형성 및 패터닝하는 단계와; 상기 구조물을 차례로 식각하여 상기 양극 산화 되지 않은 하부 전극의 상부가 노출되도록 전자 방출 개구부를 형성하는 단계와; 상기 개구부에 의해 노출된 하부 전극의 상부에 터널 산화막을 형성한 후 구조물 상부 전면에 최상부 전극을 형성하는 단계를 포함하는 전계방출소자 제조방법을 제공함으로써 하판 형성 공정에서 발생할 수 있는 터널 산화막의 손상을 최소화하여 소자의 신뢰성과 수명을 개선하는 효과와 함께, 터널 산화막 손상을 복구하기위한 공정들을 생략 할 수 있는 효과가 있다.
Description
본 발명은 전계방출소자 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 터널 산화막 손상을 최소화하여 전계방출소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계방출소자 제조방법에 관한 것이다.
다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.
박막 전계방출소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될때 전자들이 금속 또는 도체로부터 진공으로 나오는 양자역학적 터널링 현상을 이용한다. 박막 전계방출소자는 전자를 공급하는 하부전극과 전자가 터널링하는 절연막, 그리고 절연막에 전계를 인가하기위한 최상부 전극으로 이루어진 금속-절연막-금속(Metal Insulating Metal:MIM) 구조이다.
MIM을 적용한 하판을 사용하는 전계방출소자는 대면적화가 용이하고 공정이 간단하다는 장점을 가지고 있지만, 그 수명은 하부 전극과 상부 전극 사이의 터널 산화막에 의해 좌우된다. 상기 터널 산화막의 두께는 일반적으로 100Å 정도이며, 상기 터널 산화막의 손실은 전체 패널의 수명과 밀접한 관계가 있다.
종래에는 상기 터널 산화막을 공정 초기에 생성했으며, 이와 같은 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1g는 종래 전계방출소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부 일부에 하부 전극(4)을 형성하는 단계(도1a)와; 상기 하부 전극(4)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(4)의 상부에 양극 산화막(5)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 터널 산화막(6)을 형성하는 단계(도1c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(7), 상부 데이터 전극(8), 제 1오버행막(9), 그리고 제 2오버행막(10)을 순차적으로 증착한 후 상기 제 2오버행막(10), 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도1d)와; 상기 제 2오버행막(10)과 제 1오버행막(9)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도1e)와; 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시키는 단계(도1f)와; 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 최상부 전극(11)을 형성하는 단계(도1g)로 제조된다.
이하, 상기와 같이 구성된 종래 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.
먼저, 도 1a에 도시한 바와 같이 하판 유리(1)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(2), 제 2버퍼막(3)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링(Rf Magnetron Sputtering) 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이 상기 하부 전극(4)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(4)의 상부에 양극 산화막(5)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(4) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(5)을 형성한다.
그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(4)의 상부에 양극 산화를 통해 터널 산화막(6)을 박막으로 형성한다. 상기 박막인 터널 산화막(6)은 하부 전극(4)과 이후 형성될 최상부 전극(11) 간을 절연한다.
그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(7), 알루미늄 상부 데이터 전극(8), α-Si 제 1오버행막(9), 그리고 SiO 제 2오버행막(10)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(10), α-Si 제 1오버행막(9)을 건식 식각하고 상부 데이터 전극(8)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다. 상기 SiOx 이중 절연막(7)이 상기 터널 산화막(6) 상부에 스퍼터 증착되는 경우 상기 터널 산화막(6)은 플라즈마에 노출된다. 여기서, 상기 터널 산화막(6)은 스퍼터링되어 나온 핫 원소(hot element)들에 의해 열 및 물리적 충격을 받을 수 있으며 전자 축적에 의한 전기적인 손상이 발생할 수 있다.
그 다음, 도 1e에 도시된 바와 같이 상기 SiO 제 2오버행막(10)과 α-Si 제 1오버행막(9)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(9)의 식각 속도가 SiO 제 2오버행막(10)보다 빠르기 때문에 오버행 구조가 형성된다.
그 다음, 도 1f에 도시된 바와 같이 상기 노출된 상부 데이터 전극(8)을 습식 식각하고 그 하부의 이중 절연막(7)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 터널 산화막(6)을 노출 시킨다. 이 경우 상기 터널 산화막(6)은 플라즈마에 2번째로 노출된다. 따라서, 상기 터널 산화막(6)은 플라즈마 내부의 라디칼들에 의해 물리적인 충격을 받을 수 있으며 전자 축적에 의해 전기적으로 손상될 수 있다.
그 다음, 도 1g에 도시된 바와 같이 상기 식각 공정에 의한 터널 산화막(6)의 손상을 복구하기 위해서 상기 터널 산화막(6)을 에치백(etchback) 및 재산화한 후 형성된 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(11)을 형성한다.
전술한 과정을 통해 제조된 전계방출소자의 하판, 즉 캐소드가 형성된다.
상기한 바와 같이 종래 전계방출소자 제조 방법은 터널 산화막을 공정 초기에 형성하기 때문에 공정중의 플라즈마 식각에 의한 화학적 손상, 박막 증착 과정에서의 물리적/전기적 손상, 박막의 응력에 의한 기계적 손상등이 발생할 수 있으므로 신뢰성과 수명이 짧아지게 되는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 터널 산화막을 공정 후반에 형성하도록 하여 하판 형성 공정에서 발생할 수 있는 터널 산화막의 손상을 최소화 함으로써 전계방출소자의 신뢰성과 수명을 연장시킬 수 있으며 공정을 간소화 할 수 있는 전계방출소자 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기위한 본 발명은, 기판 상에 형성된 하부 전극을 상부 일부를 제외하고 양극 산화하여 양극 산화막을 형성하고, 형성된 구조물 상부에 직접 이중 절연막을 성막하는 단계와; 상기 구조물 상부에 차례로 공정에 따른 후속 적층막들을 형성 및 패터닝하는 단계와; 상기 구조물을 차례로 식각하여 상기 양극 산화 되지 않은 하부 전극의 상부가 노출되도록 전자 방출 개구부를 형성하는 단계와; 상기 개구부에 의해 노출된 하부 전극의 상부에 터널 산화막을 형성한 후 구조물 상부 전면에 최상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2g는 본 발명 전계방출소자의 제조공정 수순단면도로서, 도시한 바와 같이 하판 유리(21)의 상부에 차례로 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부 일부에 하부 전극(24)을 형성하는 단계(도2a)와; 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(24)의 상부에 양극 산화막(25)을 형성하는 단계(도2b)와; 상기 포토레지스트(PR)를 제거하고, 상기 구조의 상부 전면에 차례로 이중 절연막(27), 상부 데이터 전극(28), 제 1오버행막(29), 그리고 제 2오버행막(30)을 순차적으로 증착한 후 상기 제 2오버행막(30), 제 1오버행막(29) 그리고 상부 데이터 전극(28)을 식각하여 데이터 전극 버스 패턴을 형성하는 단계(도2c)와; 상기 제 2오버행막(30)과 제 1오버행막(29)을 전자 방출부 영역에 따라 식각하여 오버행 구조를 형성하는 단계(도2e)와; 상기 노출된 상부 데이터 전극(28)을 습식 식각하고 그 하부의 이중 절연막(27)을 건식 식각하여 전자 방출 개구부를 형성하면서 하부 전극(24)을 노출 시키는 단계(도2e)와; 상기 노출된 하부 전극(24)을 양극 산화하여 터널 산화막(31)을 형성하는 단계(도2f)와; 상기 구조물 상부 전면에 최상부 전극(32)을 형성하는 단계(도2g)로 제조된다.
이하, 상기와 같이 구성된 본 발명 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.
먼저, 도 2a에 도시한 바와 같이 하판 유리(21)의 상부에 차례로 SiO와 SiNx를 증착하여 제 1버퍼막(22), 제 2버퍼막(23)을 형성한 후 그 상부에 무선 마그네트론 스퍼터링 또는 화학 기상 증착 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(24)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이 상기 하부 전극(24)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(24)의 상부에 양극 산화막(25)을 형성한다. 상기 양극 산화는 인산 또는 옥살산 용액 중에서 알루미늄 하부 전극(24) 시편을 양극으로 하고, 백금을 반대편 음극으로 하여 양단에 약 30~160V의 직류 전압을 가하는 것으로 알루미늄을 산화시켜 Al2O3의 양극 산화막(25)을 형성한다.
그 다음, 도 2c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 상기 구조의 상부 전면에 차례로 SiOx 이중 절연막(27), 알루미늄 상부 데이터 전극(28), α-Si 제 1오버행막(29), 그리고 SiO 제 2오버행막(30)을 순차적으로 증착한 후 데이터 전극 버스를 형성하기위한 포토레지스트 패턴을 이용하여 상기 SiO 제 2오버행막(30), α-Si 제 1오버행막(29)을 건식 식각하고 상부 데이터 전극(28)을 습식 식각하여 데이터 전극 버스 패턴을 형성한다. 상기 SiOx 이중 절연막(27)이 스퍼터 증착되는 경우 스퍼터링되어 나온 핫 원소들이 발생하더라도 상대적으로 두꺼운 알루미늄 하부 전극(24)이 받는 영향은 미비한 수준이다.
그 다음, 도 2d에 도시된 바와 같이 상기 SiO 제 2오버행막(30)과 α-Si 제 1오버행막(29)을 전자 방출부 영역에 따라 건식 식각하여 개구부를 형성하면, α-Si 제 1오버행막(29)의 식각 속도가 SiO 제 2오버행막(30)보다 빠르기 때문에 오버행 구조가 형성된다.
그 다음, 도 2e에 도시된 바와 같이 상기 노출된 상부 데이터 전극(28)을 습식 식각하고 그 하부의 이중 절연막(27)을 CF4/O2 혼합 분위기에서 건식 식각하여 전자 방출 개구부를 형성하면서 하부 전극(24)을 노출 시킨다. 이 경우 역시 상기 SiOx 이중 절연막(27)을 플라즈마 식각하면서 라디칼이 발생하지만 절연막에 비해 알루미늄 하부 전극(24)이 받는 영향은 미비하므로 상기 노출된 하부 전극(24)의 손상을 복구하기위한 공정은 필요하지 않다.
그 다음, 도 2f에 도시된 바와 같이 상기 노출된 하부 전극(24)을 시편으로 양극 산화하여 터널 산화막(31)을 형성한다. 상기 노출된 하부 전극(24)의 손상이 거의 없기 때문에 공정의 후반부에 형성하는 상기 터널 산화막(31) 역시 손상 없이 형성된다. 그에 따라 하부 전극(24)에서 공급되는 전자들이 통과하는 터널 산화막(31)의 품질이 개선된다.
그 다음, 도 2g에 도시된 바와 같이 상기 형성된 구조물 상부 전면에 Ir/Pt/Au를 증착하여 최상부 전극(32)을 형성한다.
상기한 바와 같이 본 발명 전계방출소자 제조방법은 터널 산화막을 최상부 전극 증착 직전에 형성하도록 함으로써 하판 형성 공정에서 발생할 수 있는 터널 산화막의 손상을 최소화 하여 소자의 신뢰성과 수명을 개선하는 효과와 함께, 터널 산화막 손상을 복구하기위한 공정들을 생략하도록 하여 공정을 단축 할 수 있는 효과가 있다.
도1a 내지 도1g는 종래 전계방출소자의 제조공정 수순단면도.
도2a 내지 도2g는 본 발명 전계방출소자의 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
21:하판유리 22:제 1버퍼막
23:제 2버퍼막 24:하부 전극
25:양극 산화막 27:이중 절연막
28:상부 데이터 전극 29:제1 오버행막
30:제 2오버행막 31:터널 산화막
32:최상부 전극
Claims (1)
- 기판 상에 형성된 하부 전극을 상부 일부를 제외하고 양극 산화하여 양극 산화막을 형성하고, 형성된 구조물 상부에 직접 이중 절연막을 성막하는 단계와;상기 구조물 상부에 차례로 공정에 따른 후속 적층막들을 형성 및 패터닝하는 단계와;상기 구조물을 차례로 식각하여 상기 양극 산화 되지 않은 하부 전극의 상부가 노출되도록 전자 방출 개구부를 형성하는 단계와;상기 개구부에 의해 노출된 하부 전극의 상부에 터널 산화막을 형성한 후 구조물 상부 전면에 최상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009104A KR100511263B1 (ko) | 2003-02-13 | 2003-02-13 | 전계방출소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0009104A KR100511263B1 (ko) | 2003-02-13 | 2003-02-13 | 전계방출소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040073124A KR20040073124A (ko) | 2004-08-19 |
| KR100511263B1 true KR100511263B1 (ko) | 2005-08-31 |
Family
ID=37360452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0009104A KR100511263B1 (ko) | 2003-02-13 | 2003-02-13 | 전계방출소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100511263B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723393B1 (ko) * | 2006-02-02 | 2007-05-30 | 삼성에스디아이 주식회사 | 전계방출 소자의 제조방법 |
-
2003
- 2003-02-13 KR KR10-2003-0009104A patent/KR100511263B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040073124A (ko) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100511263B1 (ko) | 전계방출소자 제조방법 | |
| KR100469400B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100511258B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100517961B1 (ko) | 전계 방출 소자 제조 방법 | |
| KR100504782B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| KR100511257B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100469398B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| KR100474272B1 (ko) | 평면형 전계방출소자 및 그 제조방법 | |
| KR100504791B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR20040057115A (ko) | 전계 방출 소자 제조 방법 | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JP4093837B2 (ja) | トンネル型電子放出素子及び表示素子 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| KR100474271B1 (ko) | 전계방출소자 및 그 제조방법 | |
| JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
| US20060214558A1 (en) | Image display device | |
| JPH07220623A (ja) | 冷陰極電極及びその製造方法 | |
| KR20040069539A (ko) | 전계 방출 소자 및 제조 방법 | |
| KR100421675B1 (ko) | 전계 방출 표시 소자 및 그 제조방법 | |
| KR970009275B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| TWI385697B (zh) | 製備場發射裝置之陰極板之方法 | |
| KR20000002650A (ko) | 전계방출표시소자의 제조방법 | |
| KR100511261B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| KR100517949B1 (ko) | 전계방출 소자 제조방법 | |
| JP2002100281A (ja) | 能動型薄膜冷陰極及び能動型薄膜冷陰極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |