KR100511261B1 - 전계방출소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 하부 전극 표면 조도(roughness)를 높이고 전압 강하를 줄이는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다. 종래 전계방출소자는 알루미늄 하부 전극을 스퍼터 증착 방법으로 형성하기 때문에 표면 조도가 불량하여 터널 산화막 및 그 상부의 최상부 전극 특성이 나빠지며, 두께가 충분하지 못하므로 스캔 전극과의 거리에 따라 전압 강하가 심하게 발생하여 휘도가 불균일하게 되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상부에 위치되고 전자 방출 부분에 따라 패터닝된 높은 전도성의 제 1하부 전극과; 상기 패터닝된 하부 전극 상부에 위치하며 목표 표면 조도를 달성할 수 있도록 두께를 제한하여 형성된 제 2하부 전극과; 상기 제 2하부 전극의 상부 일부를 제외한 부분에 형성된 양극 산화막과; 상기 제 2하부 전극의 상부 일부에 형성된 터널 산화막을 포함하는 전계방출소자 및 이를 제조하는 방법을 제공함으로써 제 1하부 전극을 통한 전압 강하 방지와 제 2하부 전극을 통한 표면 조도 개선 효과를 동시에 제공하도록하여 제 2하부 전극 상부에 형성되는 전자 방출부의 특성을 향상시키면서도 전압 강하에 의한 휘도 불균일을 해소할 수 있는 효과가 있다.

Description

전계방출소자 및 그의 제조방법{FIELD EMISSION DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(Metal Insulating Metal) 캐소드의 하부 전극 표면 조도를 높이고 전압 강하를 줄이는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것이다.

다양한 표시 소자의 요구에 따라 표시 소자는 급속한 발전을 거듭해오고 있다. 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

박막 전계방출소자는 진공 속의 금속 또는 도체 표면상에 고전계가 인가될때 전자들이 금속 또는 도체로부터 진공으로 나오는 양자역학적 터널링 현상을 이용한다. 박막 전계방출소자는 전자를 공급하는 하부전극과 전자가 터널링하는 절연막, 그리고 절연막에 전계를 인가하기위한 최상부 전극으로 이루어진 금속-절연막-금속(Metal Insulating Metal:MIM) 구조이다.

상기 전자가 터널링하는 터널 산화막은 알루미늄 양극 산화에 의해 약 100Å 내외의 박막으로 형성되며, 그 상부에 형성되는 최상부 전극 역시 전자방출을 용이하게 하기위해 100Å 내의 박막으로 형성된다. 상부 전극으로는 일반적으로 일함수가 낮아 전자 방출이 용이한 Au를 사용하는데, 이는 열에 의해 알루미늄 양극 산화막인 터널 산화막으로 확산되기 때문에 그 하부에 Ir과 Pt와 같은 금속을 연속적으로 증착하여 사용하게 된다.

여기서, 전자가 방출되는 터널 산화막과 그 상부에 형성되는 최상부 전극은 박막으로 형성되며, 전계방출소자에서 전자를 방출하는 핵심적인 역할을 하기 때문에 하부 전극 표면의 조도(roughness)가 중요한 공정 변수가 된다. 만일 조도가 좋지 않은 경우 상부 증착 물질인 Ir 또는 Pt 전극 사이로 Au가 확산되어 터널 산화막의 절연 특성을 악화시킬 수 있으며, 이는 전계방출소자에 있어 치명적이 된다.

따라서, 알루미늄 하부전극을 양극 산화하며 형성하는 터널 산화막의 조도는 알루미늄 하부전극의 조도에 의존하며, 그에 따라 알루미늄 하부전극의 조도는 20Å 이내로 조절되어야한다.

상기 언급한 주의 사항을 고려하면서 종래 전계방출소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하도록 한다.

도1a 내지 도1f는 종래 전계방출소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 하판 유리(1)의 상부 일부에 하부 전극(4)을 형성하는 단계(도1a)와; 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부전극(2)의 상부에 양극 산화막(3)을 형성하는 단계(도1b)와; 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 터널 산화막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부 전면에 차례로 이중 절연막(5), 상부 데이터 전극(6), 상부 절연막(7)을 순차적으로 증착하는 단계(도1d)와; 상기 제 상부 절연막(7)과 상부 데이터 전극(6) 및 이중 절연막(5)을 전자 방출부 영역에 따라 식각하여 전자 방출 개구부를 형성하는 단계(도1e)와; 상기 형성된 구조물 상부 전면에 최상부 전극(11)을 형성하는 단계(도1f)로 제조된다.

이하, 상기와 같이 구성된 종래 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도 1a에 도시한 바와 같이 하판 유리(1)의 상부에 스퍼터링(Sputtering) 방법으로 알루미늄 박막을 증착하고, 이를 패터닝하여 하부 전극(2)을 형성한다. 상기 형성되는 패턴은 이후 스캔라인으로 사용된다. 일반적으로, 스퍼터로 증착한 알루미늄막은 두께가 두꺼워질 수록 그 조도가 나빠지게 되므로 두꺼운 막을 적용하기 어려워진다. 그러나 두께를 줄이게 되면 스캔전극으로 부터 주입되는 전압이 각 소자들을 거치면서 전압강하가 발생하기 때문에 패널의 전체적인 휘도가 불균일하게 된다.

그 다음, 도 1b에 도시한 바와 같이 상기 하부 전극(2)의 중앙부에 포토레지스트(PR) 패턴을 형성한 후, 노출된 하부 전극(2)의 상부에 양극 산화막(3)을 형성한다. 상기 양극 산화막(3)의 형성으로 하부 전극(2)의 두께가 얇아지게 되며, 이는 구동시 하부 전극 상부를 지나는 상부 데이터 전극(6)에 의해 전압강하가 발생할 수 있는 원인이 된다.

그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 노출되는 하부 전극(2)의 상부에 양극 산화를 통해 터널 산화막(4)을 박막으로 형성한다. 상기 박막인 터널 산화막(4)은 하부 전극(2)과 이후 형성될 최상부 전극(8) 간을 절연하면서 인가되는 고전압에 의해 전자들을 통과시키게 된다. 따라서, 하부전극(2)의 조도에 영향을 받게 된다.

그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부 전면에 차례로 이중 절연막(5), 상부 데이터 전극(6), 상부 절연막(7)을 순차적으로 증착한다. 상기 이중 절연막(5)은 하부에 형성된 하부 전극(2)의 형성 중 발생할 수 있는 핀홀(pin hole)에 의해 상하부 전극이 단락될 수 있기 때문에 이를 방지하기위해 형성하는 막이며, 그 상부에 상부 데이터 전극(6) 및 데이터 전극들 간의 절연을 위한 상부 절연막(7)을 형성한다.

그 다음, 도 1e에 도시된 바와 같이 터널 산화막(4) 형성 영역을 드러내어 전자 방출 개구부를 형성하기위해 차례로 상부 절연막(7), 상부 데이터 전극(6), 그리고 이중 절연막(5)을 식각하여 개구부를 형성한다.

그 다음, 도 1f에 도시된 바와 같이 상기 형성된 구조물 상부 전면에 Ir/Pt/Au를 증착하여 약 100Å 두께의 최상부 전극(11)을 형성한다.

전술한 과정을 통해 제조된 전계방출소자의 캐소드 하판으로 이루어진 전극 구조의 일부를 통해 스캔 전극과 연결되어 스캔라인으로 동작하는 하부 전극 버스들과 그 상부에 교차 배열되어 데이터 전류를 제공하는 상부 데이터 전극 버스들을 알아보도록 한다.

도 2는 전계방출소자의 캐소드 하판들로 이루어진 전극 구조의 일부로서, 도시된 바와 같이 하부 전극 버스(SL)와 상부 데이터 전극 버스(DL)는 교차 배열되며, 그 교차지점에 전계방출소자의 캐소드들이 배열되어 있다.

이렇게 구성된 패널은 하부 전극 버스(SL) 중 하나에 큰 스캔전류를 인가하고, 상부 데이터 전극 버스(DL)를 통해 모든 데이터 전류가 한번에 인가되면 해당하는 하부 전극 버스(SL)에 따라 화상이 표시된다. 이러한 방법으로 스캔전류를 하부 전극 버스들에 순차 제공하면서 해당하는 데이터에 따라 화상을 표시하게 된다.

하나의 하부 전극 버스(SL)에 큰 스캔 전류가 흐르게 되면, 이는 연결된 소자의 터널 산화막을 통해 대부분 상부 데이터 전극 버스로 흘러나가며 일부분이 최상부 전극에서 이탈하여 이후 결합될 상판의 형광체를 발광시키게 된다. 따라서, 하부 전극 버스(SL)로 흐르는 전류는 소자들을 발광시키면서 점차 줄어들게 되는데, 이를 도 3에 도시하였다.

도 3은 하부 전극 버스(SL)를 따라 흐르는 전류를 보이는 것으로, 스캔라인으로 동작하는 하부 전극 버스의 전극 길이에 따라 스캔 전극으로부터 이격될 수록 전류가 낮아지는 것을 볼 수 있다. 즉, 데이터 전류가 모든 상부 데이터 버스에서 공통적으로 흐른다면 하부 전극 버스의 길이에 따른 전류는 선형적으로 감소하게 된다. 이를 식으로 나타내면 다음과 같다.

여기서, x는 구하고자 하는 소자와 스캔 전극간의 거리를 의미한다.

제공되는 데이터 전류는 원하는 계조(gray scale)를 표현하기위해 전압의 크기를 조절하거나 펄스폭을 조절하는데, 여기서는 펄스폭을 조절하는 PWM(Pulse Width Modulation)을 고려하도록 한다.

도 4는 하부 전극 버스 방향으로의 전압강하 경향을 나타낸 그래프도로서, 도시한 바와 같이 거리가 멀어질수록 전압강하는 이차함수적으로 감소하는데, 스캔전극에 인접하는 부분과 가장 먼 부분의 소자는 하부 전극 버스의 전체 저항(R)과 전체 전류(Io)를 곱한 값의 절반(RIo/2)에 해당하는 전압차이를 보인다.

전압강하(ΔV)를 거리에 따른 식으로 나타내면 다음과 같다.

즉, 터널 산화막에 일정 이상의 전압을 가하면 전자가 이를 통과하는데, 가해지는 전압에 따라 지수적으로 통과 전자의 수가 증가하므로 작은 전압의 차이가 큰 전류의 차이로 나타난다. 따라서, 터널 산화막에 인가되는 전압을 일정하게 할수록 휘도가 균일하게 된다.

따라서, 터널 산화막에 인가되는 전압을 일정하게 하도록 하부 전극의 두께를 증가시키면서도 표면 조도를 향상시킬 수 있는 전계방출소자 및 그 제조방법이 요구된다.

상기한 바와 같이 종래 전계방출소자는 알루미늄 하부 전극을 스퍼터 증착 방법으로 형성하기 때문에 표면 조도가 불량하여 터널 산화막 및 그 상부의 최상부 전극 특성이 나빠지며, 두께가 충분하지 못하므로 스캔 전극과의 거리에 따라 전압 강하가 심하게 발생하여 휘도가 불균일하게 되는 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 하부 전극을 전도성이 높은 제 1하부 전극과 표면 조도가 좋도록 한 제 2하부 전극으로 적층 형성하는 것으로 전압 강하를 방지하고 표면 조도를 향상시키도록 함으로써 전자 방출부 특성을 향상시키고 휘도를 균일하게 유지하도록 하는 전계방출소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기위한 본 발명은, 기판 상부에 위치되고 전자 방출 부분에 따라 패터닝된 높은 전도성의 제 1하부 전극과; 상기 패터닝된 하부 전극 상부에 위치하며 목표 표면 조도를 달성할 수 있도록 두께를 제한하여 형성된 제 2하부 전극과; 상기 제 2하부 전극의 상부 일부를 제외한 부분에 형성된 양극 산화막과; 상기 제 2하부 전극의 상부 일부에 형성된 터널 산화막을 포함하는 것을 특징으로 한다.

또한, 본 발명은 기판 상부에 후막이나 높은 전도성의 물질을 두껍게 형성하고 전자 방출부가 형성될 영역을 크게 패터닝하여 제 1하부 전극을 형성하는 단계와; 상기 형성된 구조물 상부에 표면 조도를 향상시키고 후속 양극 산화에 사용하기위한 알루미늄을 제한된 두께로 스퍼터 증착하여 2하부 전극을 형성하는 단계와; 상기 제 2하부 전극 중 전자 방출부가 형성될 상부 일부를 제외한 부분을 양극 산화하여 양극 산화막을 형성하는 단계와; 상기 제외된 제 2하부 전극의 상부 일부에 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.

삭제

상기와 같이 구성된 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도5a 내지 도5e는 본 발명 전계방출소자의 제조공정 수순 단면도로서, 도시한 바와 같이 하판 유리(21)의 상부에 도전성 물질을 두껍게 형성하고 전자 방출부가 형성될 영역을 크게 패터닝하여 제 1하부 전극(22)을 형성하는 단계(도5a)와; 상기 형성된 구조물 상부에 제 2하부 전극(23)을 형성하는 단계(도5b)와; 상기 제 2하부 전극 중 전자 방출부가 형성될 상부 일부를 보호하기위해 포토레지스트 패턴(PR)을 형성하는 단계(도5c)와; 상기 포토레지스트 패턴(PR)으로 보호된 부분을 제외한 상기 제 2하부 전극(23)을 양극 산화하여 양극 산화막(24)을 형성하는 단계(도5d)와; 상기 포토레지스트 패턴(PR)을 제거하고 드러난 제 2하부 전극(23) 상부 일부를 양극 산화하여 터널 산화막(25)을 형성하는 단계(도5e)로 제조된다. 상기 이후에는 일반적인 공정에 따라 순차적으로 이중 절연막(미도시), 상부 데이터 전극(미도시), 상부 절연막(미도시)를 형성한 후 개구부를 패턴하고, 그 상부에 최상부 전극(미도시)을 형성하게 된다.

이하, 상기와 같이 구성된 본 발명 전계방출소자 제조방법의 일실시예를 보다 상세하게 설명한다.

먼저, 도 5a에 도시한 바와 같이 하판 유리(21)의 상부에 도전성 물질을 두껍게 형성하고 전자 방출부가 형성될 영역을 크게 패터닝하여 제 1하부 전극(22)을 형성하는데, 이는 하부 전극의 문제점으로 지적된 전압 강하를 방지하기위해 두꺼운 도전성 부분을 형성하기위한 것이다. 따라서, 단순히 높은 도전율의 물질을 증착할 수 있으며, 이 부분은 양극 산화에 사용되지 않기 때문에 도금 방법을 이용하여 후막을 형성할 수도 있다. 즉, 제 1하부 전극(22)은 하부 전극의 전기 도전성을 향상시켜 하부 전극과 스캔전극간의 거리에 따른 전압 강하를 억제하기 위한 것이다. 패터닝된 제 1하부 전극(22)은 큰 개구부를 가지는 두꺼운 막이다.

그 다음, 도 5b에 도시된 바와 같이 상기 형성된 구조물 상부에 제 2하부 전극(23)을 형성하는데, 상기 제 2하부 전극(23)은 이후 그 상부에 양극 산화를 통해 양극 산화막(24)을 형성하고, 터널 산화막(25)을 형성할 것이므로 양극 산화가 가능한 알루미늄을 이용하는 것이 바람직하며, 상부 조도를 소정 수준 이하로 유지하기위해 그 두께를 제한하게 된다. 즉, 두껍게 증착하면 조도가 나빠지므로 두껍지 않도록 목표 조도(예를 들어 20Å 이하)로 조절하며, 열에의한 변형(hillock)을 방지하기위해 약간의 이종 금속(Nd, Ta)이 첨가된 알루미늄을 스퍼터 증착하여 형성한다. 이로 인해서 제 1하부 전극(22)으로 하부 전극 전체의 도전성을 높여 전압 강하를 줄이고, 제 2하부 전극(23)으로 상부 조도의 개선을 이룰 수 있게 되어 후속 형성되는 터널 산화막(25) 및 그 상부에 형성되는 최상부 전극(에미터)의 특성이 좋아지게 된다.

그 다음, 도 5c에 도시된 바와 같이 상기 제 2하부 전극(23)의 상부 중앙 부분은 이후 전자 방출부가 형성될 부분이므로 포토레지스트 패턴을 이용하여 해당 부분을 후속 양극 산화 공정으로 부터 보호한다.

그 다음, 도 5d에 도시된 바와 같이 상기 포토레지스트(PR)로 제 2하부 전극(23)을 보호한 상태로 상기 제 2하부 전극(23)을 시편으로 양극 산화하여 양극 산화막(24)을 형성한다. 양극 산화 전압 1V당 약 13Å의 산화막이 생성된다. 물론, 다른 절연막을 형성할 수도 있지만, 양질의 절연막을 얻어 상부 전극과의 절연성을 높이기 위해서는 양극 산화막을 형성하는 것이 바람직하며, 이를 위해서 상기 제 2하부 전극(23)은 양극 산화가 가능한 물질을 이용하는 것이 좋다. 본 실시예에서는 알루미늄을 스퍼터 증착하여 형성했다.

그 다음, 도 5e에 도시된 바와 같이 상기 포토레지스트(PR)를 제거하고 드러난 제 2하부 전극(23) 상부 일부를 양극 산화하여 100Å 두께의 터널 산화막(25)을 형성한다.

그 다음, 일반적인 공정 절차에 따라 순차적으로 이중 절연막(미도시), 상부 데이터 전극(미도시), 상부 절연막(미도시)를 형성한 후 개구부를 패턴하고, 그 상부에 최상부 전극(미도시)을 형성하게 된다. 상기 최상부 전극(미도시)은 상기 표면 조도가 좋은 터널 산화막(25) 상부에 형성되기 때문에 하부 Ir, Pt층들의 균열이없어 그 상부에 형성되는 Au막이 터널 산화막(25)으로 확산되지 않는다.

상기와 같은 공정을 통해 하부 전극의 도전성이 대폭 높아지면서도 표면 조도를 획기적으로 개선할 수 있게 된다.

상기한 바와 같이 본 발명 전계방출소자는 전도성이 좋은 제 1하부 전극과 표면 조도가 좋은 제 2하부 전극으로 이루어진 이중 하부 전극을 형성하는 것으로 제 1하부 전극을 통한 전압 강하 방지와 제 2하부 전극을 통한 표면 조도 개선 효과를 동시에 제공하도록 함으로써 하부 전극 상에 형성되는 전자 방출부의 특성을 향상시키면서도 전압 강하에 의한 휘도 불균일을 해소할 수 있는 효과가 있다.

도1a 내지 도1f는 종래 전계방출소자의 제조공정 수순단면도.

도2는 종래 하부전극 버스와 상부 데이터 전극 버스의 구성도.

도3은 하부 전극 버스를 따라 흐르는 전류의 감소를 나타낸 그래프도.

도4는 하부 전극 방향으로의 전압 강하 경항을 나타내는 그래프도.

도5a 내지 도5e는 본 발명 전계방출소자의 제조공정 수순단면도.

*도면의 주요 부분에 대한 부호의 설명*

21:하판유리 22:제 1하부전극

23:제 2하부전극 24:양극 산화막

25:터널 산화막

Claims (5)

1. 기판 상부에 위치되고 전자 방출 부분에 따라 패터닝된 높은 전도성의 제 1하부 전극과;

   상기 패터닝된 하부 전극 상부에 위치하며 목표 표면 조도를 달성할 수 있도록 두께를 제한하여 형성된 제 2하부 전극과;

   상기 제 2하부 전극의 상부 일부를 제외한 부분에 형성된 양극 산화막과;

   상기 제 2하부 전극의 상부 일부에 형성된 터널 산화막을 포함하는 것을 특징으로 하는 전계방출소자.
2. 제 1항에 있어서, 상기 제 1하부 전극은 도금 후막 또는 전도성이 높은 물질을 이용하여 두껍게 형성된 것을 특징으로 하는 전계방출소자.
3. 삭제
4. 기판 상부에 후막이나 높은 전도성의 물질을 두껍게 형성하고 전자 방출부가 형성될 영역을 크게 패터닝하여 제 1하부 전극을 형성하는 단계와;

   상기 형성된 구조물 상부에 표면 조도를 향상시키고 후속 양극 산화에 사용하기위한 알루미늄을 제한된 두께로 스퍼터 증착하여 2하부 전극을 형성하는 단계와;

   상기 제 2하부 전극 중 전자 방출부가 형성될 상부 일부를 제외한 부분을 양극 산화하여 양극 산화막을 형성하는 단계와;

   상기 제외된 제 2하부 전극의 상부 일부에 터널 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자 제조방법.
5. 삭제