JP3180466B2 - 電界放出素子及びその製造方法 - Google Patents
電界放出素子及びその製造方法Info
- Publication number
- JP3180466B2 JP3180466B2 JP27058092A JP27058092A JP3180466B2 JP 3180466 B2 JP3180466 B2 JP 3180466B2 JP 27058092 A JP27058092 A JP 27058092A JP 27058092 A JP27058092 A JP 27058092A JP 3180466 B2 JP3180466 B2 JP 3180466B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode conductor
- layer
- gate
- emitter
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、電界放出素子（Field
Emission Cathodes,以下ＦＥＣと呼ぶ。）と、その製造
方法に関するものである。本発明のＦＥＣは、蛍光表示
装置、ＣＲＴ、電子顕微鏡、電子ビーム露光装置等の各
種電子ビーム応用装置の電子源として有用である。
Emission Cathodes,以下ＦＥＣと呼ぶ。）と、その製造
方法に関するものである。本発明のＦＥＣは、蛍光表示
装置、ＣＲＴ、電子顕微鏡、電子ビーム露光装置等の各
種電子ビーム応用装置の電子源として有用である。
【０００２】
【従来の技術】図２は、特開平１−１５４４２６号で開
示されたＦＥＣである。基板１００の上にはカソード導
体１０１が形成され、その上には抵抗層１０２が形成さ
れている。抵抗層１０２の上には絶縁層１０３とゲート
１０４が順に積層されている。絶縁層１０３とゲート１
０４にはホールが形成され、ホール内の抵抗層１０２上
にはコーン形状のエミッタ１０５が形成されている。
示されたＦＥＣである。基板１００の上にはカソード導
体１０１が形成され、その上には抵抗層１０２が形成さ
れている。抵抗層１０２の上には絶縁層１０３とゲート
１０４が順に積層されている。絶縁層１０３とゲート１
０４にはホールが形成され、ホール内の抵抗層１０２上
にはコーン形状のエミッタ１０５が形成されている。
【０００３】上記の構造において、前記抵抗層１０２は
多数形成されたエミッタ１０５について共通に設けられ
るものであり、カソード導体１０１上に連続して形成さ
れている。
多数形成されたエミッタ１０５について共通に設けられ
るものであり、カソード導体１０１上に連続して形成さ
れている。
【０００４】図３は、前記ＦＥＣの製造工程を示してい
る。まず、基板１００上に、カソード導体１０１と抵抗
層１０２と絶縁層１０３とゲート１０４を、順次積層さ
せる。次に、同図（ａ）に示すように、エッチングによ
ってゲート１０４と絶縁層１０３にホール１０６を形成
する。
る。まず、基板１００上に、カソード導体１０１と抵抗
層１０２と絶縁層１０３とゲート１０４を、順次積層さ
せる。次に、同図（ａ）に示すように、エッチングによ
ってゲート１０４と絶縁層１０３にホール１０６を形成
する。
【０００５】図３（ｂ）に示すように、基板１００に対
して所定角度θをなす斜め上方の位置から、ゲート１０
４の表面にＮｉ又はＡｌを斜め蒸着させ、剥離層１０７
を形成する。Ｎｉ又はＡｌはゲート１０４の表面のみに
蒸着し、絶縁層１０３のホール１０６内には入らない。
して所定角度θをなす斜め上方の位置から、ゲート１０
４の表面にＮｉ又はＡｌを斜め蒸着させ、剥離層１０７
を形成する。Ｎｉ又はＡｌはゲート１０４の表面のみに
蒸着し、絶縁層１０３のホール１０６内には入らない。
【０００６】そして、図３（ｃ）に示すように、上方か
らエミッタ材料を蒸着してホール１０６内にコーン形状
のエミッタ１０５を形成し、その後、図３（ｄ）に示す
ように剥離層１０７とともに剥離層１０７上のエミッタ
材料を除去する。
らエミッタ材料を蒸着してホール１０６内にコーン形状
のエミッタ１０５を形成し、その後、図３（ｄ）に示す
ように剥離層１０７とともに剥離層１０７上のエミッタ
材料を除去する。
【０００７】
【発明が解決しようとする課題】図４に示す従来の電界
放出素子においては、抵抗層として１０5 Ω・cm、２μ
m 厚のａ−Ｓｉ（アモルファスシリコン）層が用いられ
ていた。これにより駆動電圧は少し増加し、各エミッタ
の電子放出特性は抵抗層の付加によって決定される。こ
れを用いれば、８０Ｖで１０μＡを放出するエミッタ
が、抵抗層による電圧降下のため、０．２〜０．３μＡ
／Ｔｉｐのレベルにまで低下する。しかし、画素表示を
行った場合の点発光ではない安定した発光を呈する。そ
の１画素内の輝度分布は各２０μｍ内で１０％以下であ
る。しかし、技術的な困難さや、駆動中のエミッタの爆
発により、エミッタとゲートがショートした場合、全て
のゲート電圧が抵抗層に印加される。その結果生じる電
界が抵抗層を破壊し、カソードラインとゲートとのショ
ートを発生させた場合には、他のエミッタには電流が流
れなくなり、マトリックス駆動ができなくなるという問
題があった。
放出素子においては、抵抗層として１０5 Ω・cm、２μ
m 厚のａ−Ｓｉ（アモルファスシリコン）層が用いられ
ていた。これにより駆動電圧は少し増加し、各エミッタ
の電子放出特性は抵抗層の付加によって決定される。こ
れを用いれば、８０Ｖで１０μＡを放出するエミッタ
が、抵抗層による電圧降下のため、０．２〜０．３μＡ
／Ｔｉｐのレベルにまで低下する。しかし、画素表示を
行った場合の点発光ではない安定した発光を呈する。そ
の１画素内の輝度分布は各２０μｍ内で１０％以下であ
る。しかし、技術的な困難さや、駆動中のエミッタの爆
発により、エミッタとゲートがショートした場合、全て
のゲート電圧が抵抗層に印加される。その結果生じる電
界が抵抗層を破壊し、カソードラインとゲートとのショ
ートを発生させた場合には、他のエミッタには電流が流
れなくなり、マトリックス駆動ができなくなるという問
題があった。
【０００８】そこで図５及び図６に示すように、カソー
ドラインを格子状に形成し、その上にａ−Ｓｉ抵抗層を
形成する構造が考案された。各エミッタは格子枠内に形
成される。放出電子は、カソードラインからガラス基板
に平行に抵抗層の中を流れ、エミッタに入る。従って、
一つのエミッタとゲートがショートした場合、一つの格
子枠内のエミッタが影響を受けるだけで、一画素はおろ
か、一行や一列への影響も受けない。しかし、この構造
にも以下のような問題点がある。
ドラインを格子状に形成し、その上にａ−Ｓｉ抵抗層を
形成する構造が考案された。各エミッタは格子枠内に形
成される。放出電子は、カソードラインからガラス基板
に平行に抵抗層の中を流れ、エミッタに入る。従って、
一つのエミッタとゲートがショートした場合、一つの格
子枠内のエミッタが影響を受けるだけで、一画素はおろ
か、一行や一列への影響も受けない。しかし、この構造
にも以下のような問題点がある。
【０００９】即ち、格子内の各エミッタの２次元的配置
から、格子枠の中央部及び周辺部では抵抗層の抵抗値が
必然的に異なり、エミッタの均一性が上がる程、中央部
より周辺部のエミッション放出が多くなり、逆に抵抗層
がグループ内のエミッタのエミッション特性に分布をも
たせる結果となる。
から、格子枠の中央部及び周辺部では抵抗層の抵抗値が
必然的に異なり、エミッタの均一性が上がる程、中央部
より周辺部のエミッション放出が多くなり、逆に抵抗層
がグループ内のエミッタのエミッション特性に分布をも
たせる結果となる。
【００１０】この問題を解決するためには、図７に示す
ように、１格子枠内のエミッタ数を４個又は１個とする
ことが理想的であるが、その場合には格子状のカソード
ラインの電極幅がカソード面に占める専有面積が増える
ため、エミッタの高集積化が困難になり、結果として最
大エミッタ電流値の低下となる。例えば、１格子内６×
６個のエミッタと図７に示す４×４個の場合では、０．
０１７個／μｍ2 が、０．０１個／μｍ2 に減少する。
ように、１格子枠内のエミッタ数を４個又は１個とする
ことが理想的であるが、その場合には格子状のカソード
ラインの電極幅がカソード面に占める専有面積が増える
ため、エミッタの高集積化が困難になり、結果として最
大エミッタ電流値の低下となる。例えば、１格子内６×
６個のエミッタと図７に示す４×４個の場合では、０．
０１７個／μｍ2 が、０．０１個／μｍ2 に減少する。
【００１１】本発明は、均一な所定の抵抗値を有する抵
抗層を各エミッタごとに独立して備えており、しかもそ
の製造工程が簡単な電界放出素子を提供することを目的
としている。
抗層を各エミッタごとに独立して備えており、しかもそ
の製造工程が簡単な電界放出素子を提供することを目的
としている。
【００１２】
【課題を解決するための手段】本発明の電界放出素子に
よれば、絶縁基板上に形成されたカソード導体と、前記
カソード導体上に形成されて多数の開口部を有する絶縁
層と、前記各開口部内の前記カソード導体の表面を酸化
してなる独立した抵抗層と、前記各抵抗層上に形成され
たコーン形状のエミッタと、前記絶縁層上に形成された
ゲートを有している。また前記発明において、前記カソ
ード導体が、陽極酸化法によって１×１０1〜１×１０
6 Ω・ｃｍの抵抗率を有する酸化膜を作る金属であって
もよい。
よれば、絶縁基板上に形成されたカソード導体と、前記
カソード導体上に形成されて多数の開口部を有する絶縁
層と、前記各開口部内の前記カソード導体の表面を酸化
してなる独立した抵抗層と、前記各抵抗層上に形成され
たコーン形状のエミッタと、前記絶縁層上に形成された
ゲートを有している。また前記発明において、前記カソ
ード導体が、陽極酸化法によって１×１０1〜１×１０
6 Ω・ｃｍの抵抗率を有する酸化膜を作る金属であって
もよい。
【００１３】また本発明に係る電界放出素子の製造方法
は、陽極酸化法によって酸化膜を作る金属で所定のカソ
ード導体パターンを絶縁基板上に形成する工程と、前記
カソード導体上に絶縁層と金属薄膜を積層させる工程
と、前記金属薄膜及び絶縁層をエッチングしてゲート及
び多数の開口部を形成する工程と、前記基板の陽極酸化
を電解液中で行い、前記開口部内のカソード導体表面を
酸化させて抵抗層を形成する工程と、前記ゲート上に斜
め回転蒸着法で剥離層を形成する工程と、前記絶縁基板
に真上からエミッタ材料を正蒸着させて各開口部内の抵
抗層上にコーン形状のエミッタを形成する工程と、前記
剥離層上のエミッタ材料を剥離層と共に除去する工程か
らなる。絶縁基板上に形成されたカソード導体と、前記
カソード導体上に形成されて多数の空孔を有する絶縁層
と、前記各空孔内の前記カソード導体の表面を酸化して
なる独立した抵抗層と、前記各抵抗層上に形成されたコ
ーン形状のエミッタと、前記絶縁層上に形成されたゲー
トを有している。
は、陽極酸化法によって酸化膜を作る金属で所定のカソ
ード導体パターンを絶縁基板上に形成する工程と、前記
カソード導体上に絶縁層と金属薄膜を積層させる工程
と、前記金属薄膜及び絶縁層をエッチングしてゲート及
び多数の開口部を形成する工程と、前記基板の陽極酸化
を電解液中で行い、前記開口部内のカソード導体表面を
酸化させて抵抗層を形成する工程と、前記ゲート上に斜
め回転蒸着法で剥離層を形成する工程と、前記絶縁基板
に真上からエミッタ材料を正蒸着させて各開口部内の抵
抗層上にコーン形状のエミッタを形成する工程と、前記
剥離層上のエミッタ材料を剥離層と共に除去する工程か
らなる。絶縁基板上に形成されたカソード導体と、前記
カソード導体上に形成されて多数の空孔を有する絶縁層
と、前記各空孔内の前記カソード導体の表面を酸化して
なる独立した抵抗層と、前記各抵抗層上に形成されたコ
ーン形状のエミッタと、前記絶縁層上に形成されたゲー
トを有している。
【００１４】
【作用】絶縁基板上に形成されたカソード導体の上に、
絶縁層とゲートを積層して形成する。この絶縁層とゲー
トに多数の開孔部を形成し、前記絶縁基板を電解液中に
浸し、前記カソード導体を陽極として陽極酸化を行な
う。酸化膜の膜厚を制御することにより、均一な所定の
抵抗値を有する抵抗層を各エミッタごとに独立して形成
できる。
絶縁層とゲートを積層して形成する。この絶縁層とゲー
トに多数の開孔部を形成し、前記絶縁基板を電解液中に
浸し、前記カソード導体を陽極として陽極酸化を行な
う。酸化膜の膜厚を制御することにより、均一な所定の
抵抗値を有する抵抗層を各エミッタごとに独立して形成
できる。
【００１５】
【実施例】一実施例の電界放出素子１の構造を、図１に
示す製造工程に従って説明する。図１（ａ）に示すよう
に、絶縁基板２上に金属薄膜をスパッタ法によって成膜
し、カソード導体３とする。ここで、前記カソード導体
３となる金属薄膜は、電解液中で陽極酸化することによ
り、抵抗率が１×１０1 〜１×１０6 Ω・ｃｍの酸化膜
を作る金属を材料としている。例えば、Ｔａ，Ｔｉ，Ｓ
ｉ，Ｃｒ，Ｚｒ，Ｍｏ，Ｂｅ，Ａｌ，Ｆｅ，Ｉｎ等を用
いることができるが、本実施例ではＴａを利用してい
る。
示す製造工程に従って説明する。図１（ａ）に示すよう
に、絶縁基板２上に金属薄膜をスパッタ法によって成膜
し、カソード導体３とする。ここで、前記カソード導体
３となる金属薄膜は、電解液中で陽極酸化することによ
り、抵抗率が１×１０1 〜１×１０6 Ω・ｃｍの酸化膜
を作る金属を材料としている。例えば、Ｔａ，Ｔｉ，Ｓ
ｉ，Ｃｒ，Ｚｒ，Ｍｏ，Ｂｅ，Ａｌ，Ｆｅ，Ｉｎ等を用
いることができるが、本実施例ではＴａを利用してい
る。
【００１６】前記カソード導体３の上に、ＳｉＯ2 から
なる絶縁層４をスパッタ法又はＣＶＤ法等によって約
１．０μｍの厚さに成膜する。この絶縁層４の上に、ゲ
ート材料であるＴｉ，Ｃｒ，Ｎｂ，Ｍｏ層等からえらば
れた材料の金属薄膜をスパッタ法により約０．４μｍの
厚さで成膜し、ゲート５を形成する。
なる絶縁層４をスパッタ法又はＣＶＤ法等によって約
１．０μｍの厚さに成膜する。この絶縁層４の上に、ゲ
ート材料であるＴｉ，Ｃｒ，Ｎｂ，Ｍｏ層等からえらば
れた材料の金属薄膜をスパッタ法により約０．４μｍの
厚さで成膜し、ゲート５を形成する。
【００１７】フォトリソグラフィ法及びエッチングによ
り、前記ゲート層及び絶縁層４に開孔部６を多数形成す
る。開孔部６の径は１．０μｍ程度とする。本工程にお
いて、ゲート５はリアクティブイオンエッチング（ＲＩ
Ｅ）でドライエッチングし、絶縁層４はその後にバッフ
ァード沸酸（ＢＨＦ）でウェットエッチングするか、又
はＣＨＦ3 等のガスを用いたＲＩＥでドライエッチング
する。これにより開孔部６を形成する。
り、前記ゲート層及び絶縁層４に開孔部６を多数形成す
る。開孔部６の径は１．０μｍ程度とする。本工程にお
いて、ゲート５はリアクティブイオンエッチング（ＲＩ
Ｅ）でドライエッチングし、絶縁層４はその後にバッフ
ァード沸酸（ＢＨＦ）でウェットエッチングするか、又
はＣＨＦ3 等のガスを用いたＲＩＥでドライエッチング
する。これにより開孔部６を形成する。
【００１８】図１（ａ）に示した前記絶縁基板２を中性
〜塩基性の電解液中に入れる。前記カソード導体３を陽
極とし、Ｐｔ又はＳＵＳ等からなる不動態電極を陰極と
して、１〜２５ｍＡ／ｃｍ2 の電流密度で陽極酸化を行
なう。これによって、図１（ｂ）に示すように、絶縁層
４の各開孔部６内に露出しているカソード導体３の表面
が約０．２μｍの厚さで酸化される。Ｔａからなるカソ
ード導体３のうち、酸化物Ｔａ2 Ｏ5 に変質した各部分
が抵抗層７となる。なお、酸化すべきカソード導体が前
述したようなＴａ以外の金属である場合には、当該金属
の性質に応じて電解液を適宜選択すればよい。
〜塩基性の電解液中に入れる。前記カソード導体３を陽
極とし、Ｐｔ又はＳＵＳ等からなる不動態電極を陰極と
して、１〜２５ｍＡ／ｃｍ2 の電流密度で陽極酸化を行
なう。これによって、図１（ｂ）に示すように、絶縁層
４の各開孔部６内に露出しているカソード導体３の表面
が約０．２μｍの厚さで酸化される。Ｔａからなるカソ
ード導体３のうち、酸化物Ｔａ2 Ｏ5 に変質した各部分
が抵抗層７となる。なお、酸化すべきカソード導体が前
述したようなＴａ以外の金属である場合には、当該金属
の性質に応じて電解液を適宜選択すればよい。
【００１９】図１（ｃ）に示すように、前記ゲート５の
上面にＡｌからなる剥離層８を形成する。本工程はＥＢ
装置を用いた斜め回転蒸着法によって行ない、その際開
孔部６内にＡｌが入らないように注意する。
上面にＡｌからなる剥離層８を形成する。本工程はＥＢ
装置を用いた斜め回転蒸着法によって行ない、その際開
孔部６内にＡｌが入らないように注意する。
【００２０】図１（ｄ）に示すように、剥離層８が形成
された前記絶縁基板２にＭｏ９をＥＢ装置によって正蒸
着させる。これによって開孔部６内の各抵抗層７上にコ
ーン形状のエミッタ１０が形成される。
された前記絶縁基板２にＭｏ９をＥＢ装置によって正蒸
着させる。これによって開孔部６内の各抵抗層７上にコ
ーン形状のエミッタ１０が形成される。
【００２１】前記絶縁基板２をリン酸中に入れ、前記剥
離層８から上のＭｏ９を除去する。これによって、図１
（ｅ）に示すような電界放出素子１が得られる。
離層８から上のＭｏ９を除去する。これによって、図１
（ｅ）に示すような電界放出素子１が得られる。
【００２２】
【発明の効果】本発明のＦＥＣによれば、カソード導体
のうち絶縁層の開孔部にあたる部分のみを酸化させて抵
抗層を形成しているので、次のような効果が得られる。 （１）陽極酸化法によって抵抗層を作製するので、緻密
で同一の膜厚、均一な所定の抵抗値を有する抵抗層を各
エミッタごとに独立して形成できる。
のうち絶縁層の開孔部にあたる部分のみを酸化させて抵
抗層を形成しているので、次のような効果が得られる。 （１）陽極酸化法によって抵抗層を作製するので、緻密
で同一の膜厚、均一な所定の抵抗値を有する抵抗層を各
エミッタごとに独立して形成できる。
【００２３】（２）カソード導体の一部を酸化させて互
いに独立した複数の抵抗層を形成するため、抵抗層をカ
ソード導体とは別に設ける場合に比べ、製造工程が簡略
化される。
いに独立した複数の抵抗層を形成するため、抵抗層をカ
ソード導体とは別に設ける場合に比べ、製造工程が簡略
化される。
【００２４】（３）各エミッタごとに抵抗層が独立して
いるので、あるエミッタがショートしても他のエミッタ
に影響することはない。
いるので、あるエミッタがショートしても他のエミッタ
に影響することはない。
【図１】本発明の一実施例を示す製造工程図である。
【図２】従来のＦＥＣの一例を示す断面図である。
【図３】従来のＦＥＣの製造工程の一例を示す図であ
る。
る。
【図４】従来のＦＥＣの断面図である。
【図５】カソードラインを格子状にした従来のＦＥＣの
平面図である。
平面図である。
【図６】図５に示すＦＥＣの断面図である。
【図７】カソードラインを格子状にした従来のＦＥＣの
平面図である。
平面図である。
１ 電界放出素子（ＦＥＣ） ２ 絶縁基板 ３ カソード導体 ４ 絶縁層 ５ ゲート ６ 開孔部 ７ 抵抗層 １０ エミッタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大津 和佳 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 谷口 昌照 千葉県茂原市大芝629 双葉電子工業株 式会社内 (56)参考文献 特開 平４−155738（ＪＰ，Ａ) 特開 平５−47296（ＪＰ，Ａ) 特開 平５−94760（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02
Claims (3)
- 【請求項１】 絶縁基板上に形成されたカソード導体
と、前記カソード導体上に形成されて多数の開孔部を有
する絶縁層と、前記各開孔部内の前記カソード導体の表
面を酸化してなる独立した抵抗層と、前記各抵抗層上に
形成されたコーン形状のエミッタと、前記絶縁層上に形
成されたゲートを有する電界放出素子。 - 【請求項２】 前記カソード導体が、陽極酸化法によっ
て１×１０1 〜１×１０6 Ω・ｃｍの抵抗率を有する酸
化膜を作る金属である請求項１記載の電界放出素子。 - 【請求項３】 陽極酸化法によって酸化膜を作る金属で
所定のカソード導体パターンを絶縁基板上に形成する工
程と、前記カソード導体上に絶縁層と金属薄膜を積層さ
せる工程と、前記金属薄膜及び絶縁層をエッチングして
ゲート及び多数の開孔部を形成する工程と、前記基板の
陽極酸化を電解液中で行い、前記開孔部内のカソード導
体表面を酸化させて抵抗層を形成する工程と、前記ゲー
ト上に斜め回転蒸着法で剥離層を形成する工程と、前記
絶縁基板に真上からエミッタ材料を正蒸着させて各開孔
部内の抵抗層上にコーン形状のエミッタを形成する工程
と、前記剥離層上のエミッタ材料を剥離層と共に除去す
る工程からなる電界放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27058092A JP3180466B2 (ja) | 1992-10-08 | 1992-10-08 | 電界放出素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27058092A JP3180466B2 (ja) | 1992-10-08 | 1992-10-08 | 電界放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124649A JPH06124649A (ja) | 1994-05-06 |
| JP3180466B2 true JP3180466B2 (ja) | 2001-06-25 |
Family
ID=17488114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27058092A Expired - Fee Related JP3180466B2 (ja) | 1992-10-08 | 1992-10-08 | 電界放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180466B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0019874D0 (en) * | 2000-08-11 | 2000-09-27 | Isis Innovation | Field emitter devices incorporating an improved ballast resistor |
| KR101107134B1 (ko) * | 2005-08-26 | 2012-01-31 | 삼성에스디아이 주식회사 | 전자 방출 소자, 전자 방출 디바이스 및 그 제조 방법 |
| CN114496764B (zh) * | 2022-04-01 | 2022-07-26 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
-
1992
- 1992-10-08 JP JP27058092A patent/JP3180466B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124649A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5277638A (en) | Method for manufacturing field emission display | |
| JPS62172631A (ja) | カソ−ドルミネツセンス型表示手段の製造方法 | |
| KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| JP2009272097A (ja) | 電子源及び画像表示装置 | |
| JP3060928B2 (ja) | 電界放出カソードとその製造方法 | |
| JP3094459B2 (ja) | 電界放出型カソードアレイの製造方法 | |
| JP3180466B2 (ja) | 電界放出素子及びその製造方法 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP2007257994A (ja) | 電界電子放出装置およびその製造方法 | |
| JP2720662B2 (ja) | 電界放出素子及びその製造方法 | |
| JPH05211029A (ja) | 電子放出素子及びその製造方法 | |
| US6319082B1 (en) | Method of making an electron emission device by anode oxidation | |
| JP2636630B2 (ja) | 電界放出素子及びその製造方法 | |
| JP2940360B2 (ja) | 電界放出素子アレイの製造方法 | |
| JPH07249368A (ja) | 電界放出素子及びその製造方法 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100590524B1 (ko) | 포커싱 전극을 가지는 전계방출소자 및 그 제조방법 | |
| JP2755764B2 (ja) | 冷陰極装置の製造方法 | |
| JP3084768B2 (ja) | 電界放出型陰極装置 | |
| JP2907024B2 (ja) | 電子放出素子 | |
| JP4141591B2 (ja) | 表示装置の製造方法 | |
| JPH08148083A (ja) | フィールドエミッタの表面改質方法 | |
| JPH05314891A (ja) | 電界放出冷陰極およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |