KR100656675B1 - 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법 - Google Patents

전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100656675B1
KR100656675B1 KR1020050135924A KR20050135924A KR100656675B1 KR 100656675 B1 KR100656675 B1 KR 100656675B1 KR 1020050135924 A KR1020050135924 A KR 1020050135924A KR 20050135924 A KR20050135924 A KR 20050135924A KR 100656675 B1 KR100656675 B1 KR 100656675B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
electron emission
substrate
metal layer
Prior art date
Application number
KR1020050135924A
Other languages
English (en)
Inventor
연덕철
류순성
남승희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050135924A priority Critical patent/KR100656675B1/ko
Application granted granted Critical
Publication of KR100656675B1 publication Critical patent/KR100656675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출 표시장치 및 그 제조 방법을 개시한다.
개시된 본 발명은 이종 이상의 적층 구조를 가진 층에 선택비를 이용하여 하부층의 오버 에칭에 의해 언더컷이 형성되고, 이러한 구조 상에 금속을 증착할 때 단차부에서 증착 금속이 끊어져 분리된 제 1, 2 전극이 형성됨으로써, 상기 분리된 제 1, 2 전극 사이에 수직형 나노 갭(nano gap)이 형성된 전자 방출부를 포함하는 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출 표시장치 및 그 제조 방법에 관한 것이다.
전자 방출 소자, 언더컷, 수직형 나노 갭(nano gap), 전자 방출 표시장치

Description

전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출 표시장치 및 그 제조 방법{Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof}
도 1은 종래 기술에 따른 표면전도형 전자 방출 소자의 개략적인 평면도.
도 2는 도 1을 I-I'로 절취한 단면도.
도 3a 내지 도 3d는 종래 기술에 따른 표면전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도.
도 4는 본 발명에 따른 표면전도형 전자 방출 소자의 일실시예를 개략적으로 도시한 평면도.
도 5는 도 4를 Ⅱ-Ⅱ'로 절취한 단면도.
도 6a 내지 도 6g는 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법의 일실시예를 개략적으로 도시하는 공정단면도.
도 7은 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치의 부분 분해 사시도.
도 8은 도 7의 A 화살표 방향에서 바라본 전자 방출 표시장치의 부분 결합 단면도.
도 9a 내지 도 9e는 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전 자 방출 표시장치용 캐소드 기판의 제조 방법을 개략적으로 도시하는 공정평면도.
<도면의 주요부분에 대한 부호 설명>
100 : 기판 110, 110' : 금속층
120, 120', 330 : 절연막 122, 124 : 포토레지스트막 패턴
123 : 원형개구부 125, 335 : 콘택홀
130, 340 : 제 1 전극 140, 350 : 제 2 전극
150, 360 : 전자 방출부 310 : 배면 기판
320, 320' : 게이트 배선 370 : 데이터 배선
410 : 전면 기판 420 : 애노드 전극
430 : 형광막 440 : 블랙매트릭스
500 : 스페이서
본 발명은 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출 표시장치 및 그 제조 방법에 관한 것으로, 특히, 하부에 언더컷이 형성된 금속층을 갖는 절연막에 의해 제 1, 2 전극이 분리됨으로써 수직형 나노 갭(nano gap)이 형성된 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출 표시장치 및 그 제조 방법에 관한 것이다.
일반적으로 전자 방출 표시장치(Electron Emission Display Device)는 제 1 기판 측에서 방출된 전자를 제 2 기판에 형성된 형광막에 충돌시켜 이를 발광시킴으로써 소정의 영상을 구현하는 평판 표시장치로서, 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.
상기에서 냉음극을 이용하는 방식의 전자 방출 표시장치로는 전계 방출 표시장치(Field Emission Display Device;FED), MIM(Metal-Insulator-Metal)형 전자 방출 표시장치, MIS(Metal-Insulator-Semiconductor)형 전자 방출 표시장치 및 표면 전도형 전자 방출 표시장치(Surface-conduction Electron Emission Display Device;SED) 등이 알려져 있다.
상기 표면전도형 전자 방출 표시장치(SED)는 기판 상에 형성된 소면적의 전자 방출부 표면과 수평으로 전류가 흐르는 것에 의해 전자가 방출되는 원리를 이용하며, 제 1 기판 위에 제 1 전극과 제 2 전극을 나란히 형성하고, 제 1 전극 및 제 2 전극의 표면 일부를 각각 덮으면서 서로 근접하도록 전도성막을 형성하고, 상기 전도성막에 미세 균열로 이루어진 전자 방출부를 형성하고, 제 2 기판 상에는 애노드 전극 위에 블랙매트릭스막을 사이에 두고 적색(R), 녹색(G) 및 청색(B)의 형광막을 교대로 배열 형성하여 이루어진다.
상기와 같이 구성되는 표면전도형 전자 방출 표시장치(SED)는 제 1 전극 및 제 2 전극에 전원을 인가하여 소면적의 전자 방출부 표면과 수평으로 전류가 흐르도록 하는 것에 의하여 전자가 방출되어 상기 애노드 전극의 형광층에 충돌하여 소정의 화상을 구현한다.
특히, 표면전도형 전자 방출 소자는 단순한 구조와 제조의 용이성 때문에 대 면적에 있어서 다수의 소자를 형성할 수 있는 특징을 가진다. 또한, 상기 표면전도형 전자 방출 소자는 방출형 표시장치를 실현하는 하나의 기술로서 백라이트가 필요없다. 이러한 장점 때문에 하전빔원, 화상표시장치 등의 다양한 장치 및 시스템에 표면전도형 전자 방출 소자를 적용하려는 많은 연구 및 개발 활동이 이루어지고 있다.
도 1은 종래 기술에 따른 표면전도형 전자 방출 소자의 개략적인 평면도이고, 도 2는 도 1을 I-I'로 절취한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 표면전도형 전자 방출 소자는 기판(10), 상기 기판(10) 상에 소정 간격 이격되며 서로 대향되어 배치된 소자 전극(20, 30), 상기 소자 전극(20, 30) 사이에 형성된 전도성 박막(40'), 상기 전도성 박막(40') 상에 형성된 탄소막(50) 및 상기 탄소막(50) 사이에 형성된 전자 방출부(50)를 포함한다.
상기 전자 방출부(50)는 상기 기판(10) 상에 소자 전극(20, 30) 및 전도성 박막(40)을 형성한 후에 상기 소자 전극(20, 30)에 전압을 인가하여 전도성 박막(40)을 통해 전류가 흐르도록 함으로써 전도성 박막(40)의 균열에 의해 형성된다.
도 3a 내지 도 3d는 종래 기술에 따른 표면전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도이다.
도 3a를 참조하면, 기판(10) 상에 스퍼터링(Sputtering)에 의해 백금(Pt)과 같은 도전성 금속을 적층한 후 레지스트 코팅, 노광, 현상, 에칭 및 스트립으로 이루어진 포토리소그래피(Photolithography) 공정에 의하여 패터닝된 소자 전극(20, 30)이 형성된다.
도 3b 및 도 3c를 참조하면, 이러한 공정은 통전 포밍 공정(Forming Process)으로서 알려져 있다. 우선, 잉크젯 프린팅(Ink-jet printing) 방법에 의해 유기팔라듐을 함유하는 용액이 상기 소자 전극(20, 30) 사이에 도포된 후 상기 기판(10)이 공기중에서 가열소성처리되어 산화팔라듐(PdO)으로 형성된 전도성 박막(40)이 형성된다.
상기 포밍 공정은 전도성 박막(40)에 전류를 흐르게 함으로써 전도성 박막(40) 내에 균열을 발생시켜서 전자 방출부를 형성하는 처리이다. 즉, 상기 소자 전극(20, 30) 사이에 전압이 인가되어 전도성 박막(40)을 통해 전류가 흐르도록 함으로써 전도성 박막(40)에서의 국부적 파괴, 변형, 또는 변질이 유도된다.
여기서, 상기 전도성 박막(40)은 약간의 수소 가스를 함유하는 진공분위기하에서 통전함으로써 가열하는 경우, 수소에 의하여 환원이 촉진되어, 산화팔라듐(PdO)막이 팔라듐(Pd)으로 변화된 전도성 박막(40')이 형성된다. 이때, 막의 환원에 의한 수축으로 인하여 전도성 박막(40')의 일부에서 균열(Crack)이 발생하여 균열부(45)가 형성된다. 즉, 다수의 소자의 특성의 일탈을 억제하기 위하여, 상기 소자 전극(20, 30) 사이의 전도성 박막(40')의 중심부분에 균열이 발생되고 직선형상을 갖는다(도 3c). 상기 균열부(45)는 후속 공정에서 전자 방출부로 형성된다.
또한, 상기 인가되는 전압은 일정한 피크값을 갖는 펄스 또는 증가피크값을 갖는 펄스가 인가된다.
도 3d를 참조하면, 이러한 공정은 활성화 공정(Activation Process)으로서 알려져 있으며, 통상 활성화 공정은 전자방출 효율성을 개선하기 위하여 행해진다. 이 공정은, 상기 기판(10) 위에 후드형상 뚜껑을 덮음으로써 유기화합물이 존재하는 적당한 정도의 진공하에서 행하며, 도시되지 않은 X방향배선과 Y방향배선을 통하여 외부측으로부터 소자 전극 사이에 펄스전압이 반복적으로 인가된다. 탄소원자를 함유하는 가스를 도입함으로써, 탄소 또는 탄소 화합물을 함유하는 탄소막(50)을 균열부근에 퇴적시킨 후 베이킹(Baking) 처리한다.
상기 탄소막(50)은 그라파이트(graphite), 다이아몬드, 다이아몬드상 탄소(DLC;Diamond Liked Carbon) 또는 탄소 나노튜브(CNT;Carbon Nano Tube)로 형성될 수 있다.
이때, 상기 탄소막(50)의 중심 부분에 전자 방출부(60)가 형성됨으로써, 전자 방출 소자가 완성된다.
상기한 바와 같이, 종래의 표면전도형 전자 방출 소자를 제조하기 위해서는 소자 전극을 형성하기 위한 포토리소그래피 공정과, 전도성 박막 중심부에 전자 방출부를 형성하기 위한 포밍 공정과, 전자방출 효율성을 향상시키기 위한 탄소막을 형성하는 활성화 공정으로 나뉜다.
그러나, 상기 포밍 공정 시 전도성 박막을 형성하기 위해 사용되는 잉크젯 프린팅 장비는 고가로서 제조 비용을 증가시키고, 전도성 박막 중심부에 전자 방출부를 형성하기 위해 펄스 전압을 인가함으로써 공정 수가 증가되는 문제점이 있다. 따라서, 더욱 용이하고 저렴한 가격으로 상기 전자 방출 소자의 제조 하는 방법이 필요하다.
또한, 표면전도형 전자 방출 소자를 실제 응용에 사용하기 위해서는, 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되어야 할 필요가 있다. 종래의 표면전도형 전자 방출 소자에서는 포밍 공정에 의해 균열부를 형성하여 이를 전자 방출부로 이용함으로써 전자 방출부의 간격을 미세한 나노 수준으로 통제하기 어려워전자 방출 특성이 만족스럽지 못하였기 때문에 전자 방출 특성의 안전성을 개선시킬 필요가 있다.
본 발명은 비용 절감 및 공정단순화를 통해 제 1, 2 전극이 분리하여 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 수직형 나노 갭(nano gap)이 형성됨으로써, 전자 방출 특성이 향상된 전자 방출 소자 및 그 제조 방법을 제공하고, 이를 채용한 전자 방출 표시장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 소자는, 기판 상에 형성된 금속층, 상기 금속층 상부에 상기 금속층의 폭보다 넓게 형성되며 콘택홀을 구비하는 절연막, 상기 절연막 상부 및 상기 기판 상에 분리되어 형성된 제 1 전극 및 제 2 전극, 및 상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자방출부를 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 소자의 제조 방법은, 기판 상에 금속층을 형성하는 단계, 상기 금속층 상에 절연막을 형성하는 단계, 반투과부를 포함하는 마스크를 이용하여 상기 절연막 상의 소정 영역에 포토레 지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴을 이용하여 상기 절연막을 식각하는 단계, 상기 절연막 하부의 금속층을 언더컷이 형성되도록 오버 에칭하는 단계, 상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께를 갖는 포토레지스트막을 제거하여 원형개구부를 갖는 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴의 원형개구부 하부의 절연막을 식각하여 콘택홀을 형성하는 단계, 및 상기 절연막을 포함한 기판 전면에 도전성 금속을 증착하여 상기 절연막 상부에 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리된 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 소자의 제조 방법은, 기판 상에 금속층을 형성하는 단계, 상기 금속층 상에 절연막을 형성하는 단계, 반투과부를 포함하는 마스크를 이용하여 상기 절연막 상의 소정 영역에 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴을 이용하여 상기 절연막을 식각하는 단계, 상기 절연막 하부의 금속층을 언더컷 형상을 갖도록 오버 에칭하는 단계, 상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께를 갖는 포토레지스트막을 제거하여 원형개구부를 갖는 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴의 원형개구부 하부의 절연막을 식각하여 콘택홀을 형성하는 단계, 및 상기 절연막을 포함한 기판 전면에 도전성 금속을 증착하여 상기 절연막 상부에 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리된 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 전자 방출부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 표시장치는, 기판 상에 제 1 방향으로 형성되며, 소정 영역에 언더컷 형상을 갖는 복수의 게이트 배선, 상기 게이트 배선 상에 요철 형상으로 형성되며, 상기 언더컷 형상의 게이트 배선의 표면 일부를 노출시키는 콘택홀을 포함하여 형성된 절연막, 하부에 언더컷 형상의 게이트 배선을 갖는 상기 절연막에 의해 분리되어 상기 절연막 상에 형성되는 제 1 전극 및 상기 기판 상에 형성되는 제 2 전극, 상기 분리된 제 1 전극과 제 2 전극 사이에 형성된 전자 방출부, 및 상기 절연막 상에 상기 게이트 배선과 교차하는 제 2 방향으로 형성되며, 상기 제 2 전극과 연결되는 복수의 데이터 배선을 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 표시장치의 제조 방법은, 기판 상에 제 1 방향으로 복수의 게이트 배선을 패터닝하여 형성하는 단계, 상기 게이트 배선을 포함한 기판 전면에 걸쳐 절연막을 형성하는 단계, 반투과부를 포함한 요철 형상의 마스크를 이용하여 오목부를 갖고 상기 오목부에 절반 이하의 두께가 남은 영역을 갖는 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴을 이용하여 상기 절연막을 요철 형상을 갖도록 식각하는 단계, 상기 절연막 하부의 금속층을 언더컷 형상을 갖도록 오버 에칭하는 단계, 상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께를 갖는 포토레지스트막을 제거하여 원형개구부를 갖는 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴의 원형개구부 하부의 절연막을 식각하여 콘택홀을 형성하는 단계, 및 상기 절연막 상부에 상기 콘택홀을 통해 상기 게이트 배선과 전기적으로 연결되는 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리되며 데이터 라인과 연결되는 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 형성된 전자 방출부를 형성하고, 상기 게이트 배선과 교차하여 제 2 방향으로 상기 제 2 전극과 연결되는 다수의 데이터 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 일실시예를 보다 상세히 설명한다.
도 4는 본 발명에 따른 표면전도형 전자 방출 소자의 예를 개략적으로 도시한 평면도이고, 도 5는 도 4를 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 표면전도형 전자 방출 소자는 기판(100) 상에 언더컷이 형성된 금속층(110')이 형성되고, 상기 금속층(110')과 일 정 간격 이격되며 서로 대향하는 제 2 전극(140)이 형성되고, 상기 금속층(110') 상에 콘택홀(125)을 구비한 절연막(120')이 형성되고, 상기 절연막(120') 상에 형성되어 상기 콘택홀(125)을 통해 상기 금속층(110')과 전기적으로 연결되며, 상기 제 2 전극(140)과 분리되는 제 1 전극(130)이 형성되고, 상기 분리된 제 1 전극(130)과 제 2 전극(140) 사이에 미세한 나노 갭(nano gap)이 형성된 전자 방출부(150)를 포함하여 완성된다.
상기 금속층(110')은 도전성 금속으로 언더컷을 갖도록 패터닝되어 형성되며, 예를 들면 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 크롬(Cr), 티타늄(Ti) 및 몰리브덴(Mo) 등으로 이루어진 군에서 선택되는 1종일 수 있다.
상기 절연막(120')은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 형성되며, 다각형 형상을 갖도록 패터닝되어 형성된다. 상기 절연막(120')은 하부에 언더컷이 형성된 금속층(110')을 갖음으로써 후속 공정에서 형성되는 제 1 전극(130)과 제 2 전극(140)을 자동적으로 분리하는 역할을 수행한다.
여기서, 상기 절연막(120') 하부에 형성된 금속층(110')은 상기 절연막(120')과 금속층(110')을 형성하는 막질간의 높은 선택비를 이용하며, 식각 공정 시 오버 에칭(over etching)에 의해 언더컷(undercut)이 형성된다.
보다 상세하게는, 상기 절연막(120')과 금속층(110')은 이종(異種)의 물질로 이루어지며, 임의의 식각액 또는 식각가스에 대하여 서로 다른 식각률을 갖는 물질로 이루어진다.
상기한 식각률 차이는 상기 금속층(110')을 언더컷이 형성되도록 오버 에칭할 때 상기 절연막(120')이 식각됨으로써 손상되는 것을 방지하기 위한 것이다.
상기 제 1, 2 전극(130, 140)은 서로 다른 층에 동일 물질로 형성된다.
상기 제 1 전극(130)은 캐소드 전극으로 형성되고, 상기 제 2 전극(140)은 게이트 전극으로 형성된다. 반면, 상기 제 1 전극(130)은 게이트 전극으로 형성되고, 상기 제 2 전극(140)은 캐소드 전극으로 형성된다.
일반적으로 상기 제 1 전극(130)은 캐소드 전극으로 형성되고, 제 2 전극(140)은 게이트 전극으로 형성된다.
상기 언더컷 형상의 금속층(110') 상에 형성된 절연막(120')에 의해 분리된 제 1, 2 전극(130, 140)은 전기적으로 도전성을 가진 다양한 재료가 사용가능하며, 주로 전자 방출 특성을 높이기 위해 일함수(φ;Work Function)가 낮은 도전성 금속으로 형성된다.
상기 제 1, 2 전극(130, 140)은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 구리(Cu), 리튬(Li), 니켈(Ni), 금(Au), 백금(Pt), 티타늄(Ti), 은(Ag), 알루미늄(Al) 및 그 합금(예, Ag alloy, Al alloy) 등으로 이루어진 군에서 선택된 1종으로 형성된다.
상기 전자 방출부(150)는 상기 분리된 제 1, 2 전극(130, 140) 사이에 미세한 나노 갭이 수직으로 형성되며, 대각선 방향으로 수십nm ~ 수백nm 정도로 형성된다. 상기 전자 방출부(150)의 나노 갭은 대각선 방향으로 100nm 이하의 간격으로 형성되며, 전자 방출 특성을 향상시키기 위해 대각선 방향으로 50nm 이하의 간격으 로 형성된다.
상기한 바와 같이 형성된 전자 방출 소자는 상기 제 1 전극(130)과 제 2 전극(140)에 각각 전압을 인가하면, 상기 제 1 전극(130)과 제 2 전극(140) 사이에 수직한 방향으로 자기장이 걸리고, 수직 자기장에 의해 나노 갭을 갖는 전자 방출부(150)로 전류가 흐르며, 도시하지 않은 상부 기판의 애노드 전극에 형성된 고전압에 의하여 전자의 일부 방출이 이루어진다.
상기한 바와 같이, 본 발명에 따른 표면전도형 전자 방출 소자는 자동적으로 분리된 제 1, 2 전극(130, 140)을 통해 상기 전자 방출부(150)가 미세한 수직형 나노 갭 사이즈 수준으로 형성될 수 있기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있다.
도 6a 내지 도 6g는 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법의 일실시예를 개략적으로 도시하는 공정단면도이다.
도 6a를 참조하면, 기판(100) 상에 도전성 금속을 스퍼터링, 진공증착법(Evaporation), 화학기상증착법(CVD;Chemical Vapor Deposition) 중 어느 하나의 방법으로 증착하여 금속층(110)을 형성한다. 상기 CVD 방법은 플라즈마화학기상증착법(PECVD;Plasma Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착법(LPCVD;Low Pressure Chemical Vapor Deposition)일 수 있다.
상기 금속층(110) 상에 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)을 PECVD 또는 LPCVD 등의 방법으로 적층하여 절연막(120)을 형성한다.
도 6b를 참조하면, 포토레지스트(Photo Resist;PR)를 스핀 코팅(Spin Coating) 방법으로 도포하여 포토레지스트막을 형성한 후 상기 포토레지스트막 상에 반투과부를 포함하는 마스크를 이용하여 노광 및 현상을 통해 식각되어 포토레지스트막이 원래대로 남은 영역(122b)과 절반 이하의 포토레지스트막이 남은 영역(122a)으로 이루어진 포토레지스트막 패턴(122)을 형성한다.
상기 포토레지스트는 아크릴계 수지 또는 폴리이미드일 수 있으며, 상기 포토레지스트(PR)는 광조사부로부터 보호된 부분이 현상 공정에 의해 잔류되는 포지티브형 포토레지스트(positive type PR) 또는 광에 의해 조사된 부분이 현상 공정에 의해 잔류되는 네거티브형 포토레지스트(negative type PR)일 수 있다.
상기 반투과부를 포함하는 마스크는 하프톤 마스크(half tone mask), 회절 마스크 또는 슬릿 마스크(slit mask)일 수 있다.
여기서, 상기 반투과부는 상기 절반 이하의 포토레지스트막이 남은 영역(122a)에 대응되고, 차단부 또는 투과부는 포토레지스트막이 원래대로 남은 영역(122b)에 대응된다.
도 6c를 참조하면, 상기 포토레지스트막 패턴(122)을 마스크로 하여 상기 절연막(120)을 건식 식각(dry etching) 또는 습식 식각(wet etching)을 통해 식각하여 다각형 형상의 절연막(120')을 형성한다.
상기 절연막(120)은 건식 식각으로 식각할 경우, 이온빔 식각(ion beam etching), RF(radio frequency) 스퍼터 식각, 플라즈마 식각(plasma etching) 또는 반응 이온 식각 중 선택되는 어느 하나를 수행하여 식각한다.
상기 절연막(120)을 습식 식각으로 식각할 경우, 상기 절연막(120)이 실리콘 산화막(SiO2)일 경우에는 희석된 불산(HF) 또는 BOE(Buffered Oxide Etchant;NH4F:HF=6:1 혼합액)를 이용하여 식각하고, 절연막(120)이 실리콘 질화막(SiNx)일 경우에는 고온의 인산(H3PO4)을 이용하여 식각한다.
도 6d를 참조하면, 상기 포토레지스트막 패턴(122)을 마스크로 하여 상기 절연막(120') 하부의 금속층(110)을 습식 식각 또는 건식 식각을 통해 오버 에칭(over etching)하여 언더컷(undercut) 형상을 갖는 금속층(110')을 형성한다.
이때, 상기 금속층(110)과 상기 절연막(120') 막질간에는 높은 선택비를 갖으며, 상기 금속층(110)과 절연막(120') 막질과의 높은 선택비를 이용하여 식각하여 상기 절연막(120') 하부에 언더컷 형상의 금속층(110')을 형성한다. 일반적으로 언더컷 형상의 금속층(110')을 형성하는 방법으로는 습식 식각이 주로 이용된다.
상기 금속층(110)을 습식 식각으로 식각할 경우, 예를 들면 알루미늄 에천트(Al etchant;H3PO4:HNO3:CH3COOH:H20=80:5:5:10 혼합액), 티타늄 에천트(Ti etchant; H20:HF:H202=20:1:1 혼합액) 또는 PAN 에천트(H3PO4:HNO3:CH3COOH:H202=75:5:15:5 혼합액) 중 선택되는 어느 하나의 에천트를 이용하여 오버 에칭하여 언더컷 형상을 갖는 금속층(110')을 형성한다.
상기 금속층(110)을 건식 식각으로 식각할 경우, 이온빔 식각, RF 스퍼터 식 각, 플라즈마 식각 또는 반응 이온 식각 중 선택되는 어느 한 가지 방법을 수행할 수 있으며, 오버 에칭에 의해 언더컷이 형성된 금속층(110')을 형성한다.
도 6e 및 도 6f를 참조하면, 상기 포토레지스트막 패턴(122)의 절반 이하의 포토레지스막이 남은 영역(122a)을 에싱으로 완전 제거하여 포토레지스막이 원래대로 남은 영역(122b)에 원형개구부(123)를 구비한 포토레지스트막 패턴(124)을 형성한다(도 6e).
상기 원형개구부(123)를 구비한 포토레지스트막 패턴(124)을 마스크로 하여 상기 절연막(120')의 일부를 건식 식각하여 콘택홀(125)을 형성한다(도 6f). 도 6g를 참조하면, 상기 콘택홀(125)을 구비한 절연막(120')을 포함하는 기판(100) 전면에 걸쳐 도전성 금속을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법 중 어느 하나를 수행하여 증착하여 상기 절연막(120') 상에 제 1 전극(130)을 형성하고, 상기 언더컷이 형성된 금속층(110')과 일정 간격 이격된 기판(100) 상에 하부에 언더컷이 형성된 금속층(110')을 갖는 절연막(120')에 의해 상기 제 1 전극(130)과 분리된 제 2 전극(140)을 패터닝하여 형성한다.
상기 제 1, 2 전극(130, 140)은 서로 다른 층에 동일 물질로 형성한다.
상기 제 1 전극(130)은 캐소드 전극으로 형성하고, 상기 제 2 전극(140)은 게이트 전극으로 형성한다. 반면, 상기 제 1 전극(130)은 게이트 전극으로 형성하고, 상기 제 2 전극(140)은 캐소드 전극으로 형성할 수 있다.
여기서, 분리된 상기 제 1 전극(130)과 제 2 전극(140) 사이에는 수직한 대각선 방향으로 나노 갭 사이즈 수준의 전자 방출부(150)가 형성되며, 이로써, 표면 전도형 전자 방출 소자를 완성한다.
상기한 바와 같이, 본 발명에 따른 표면전도형 전자 방출 소자는 금속층(110') 상에 상기 금속층(110') 폭보다 넓게 형성된 절연막(120') 위에 금속층을 적층할 경우 단차부에서 증착 금속이 끊어져 자동적으로 제 1, 2 전극(130, 140)이 분리됨에 따라 종래의 포밍 공정에서 사용된 잉크젯 프린팅 장치와 상기 잉크젯 프린팅 장치에 의해 도포된 전도성막에 전압을 인가하지 않고도 저렴한 비용과 단순한 공정으로 쉽게 전자 방출부(150)를 형성할 수 있다.
또한, 상기 제조 방법으로 형성된 표면전도형 전자 방출 소자를 채용함으로써 저렴한 비용과 단순한 공정으로 표면전도형 전자 방출 표시장치를 제작할 수 있다.
도 7은 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치의 부분 분해 사시도이고, 도 8은 도 7의 A 화살표 방향에서 바라본 전자 방출 표시장치의 부분 결합 단면도이다.
도시한 바와 같이, 배면 기판(310) 위에는 전자 방출 소자와 제 1 방향으로 형성되며 언더컷이 형성된 게이트 배선(320') 및 상기 게이트 배선(320')과 교차하는 제 2 방향의 데이터 배선(370)이 형성된다.
보다 상세하게, 상기 전자 방출 소자는 언더컷이 형성된 게이트 배선(320')의 소정 영역을 포함하며, 상기 언더컷이 형성된 게이트 배선(320') 상에 형성되며 콘택홀(335)을 구비하는 절연막(330), 하부에 언더컷이 형성된 게이트 배선(320')을 갖는 절연막(330)에 의해 분리되어 상기 절연막(330) 상에 형성된 제 1 전극 (340), 상기 배면 기판(310) 상에 형성된 제 2 전극(350) 및 분리된 제 1, 2 전극(340, 350) 사이에 나노 갭이 형성된 전자 방출부(360)를 포함하여 형성된다.
또한, 전면 기판(410) 하부에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같이 광투과율이 우수한 투명전극으로 형성된 애노드 전극(420)이 형성된다.
상기 애노드 전극(420) 하부에는 적색(R) 형광막(430R), 녹색(G) 형광막(430G) 및 청색(B) 형광막(430B)이 교대로 배열된 형광막(430)이 형성된다.
또한, 각각의 형광막(430R, 430G, 430B) 사이에는 콘트라스트 향상을 위하여 블랙매트릭스(BM;Black matrix)(440)가 배열된다.
도면으로 도시하지는 않았으나, 상기 형광막(430)과 블랙매트릭스(440) 하부에 알루미늄 등으로 이루어지는 금속박막층이 더 형성될 수 있다. 상기 금속박막층은 내전압특성과 휘도향상에 도움을 준다.
상기와 같이 구성되는 전면 기판(410)과 배면 기판(310)은 제 1 전극(340) 또는 제 2 전극(350)인 게이트 전극과 형광막(430)이 직교하도록 마주한 상태에서 소정의 간격을 두고 실런트(미도시)에 의해 접합되며, 그 사이에 형성되는 내부 공간은 배기시켜 진공상태를 유지한다.
이때, 상기 전면 기판(410)과 배면 기판(310)의 간격을 일정하게 유지시키기 위하여 스페이서(500)가 전면 기판(410)과 배면 기판(310)의 사이에 격자형으로 배열된다.
이후, 먼저 외부로부터 제 1 전극(340), 제 2 전극(350) 및 애노드 전극 (420)에 소정의 전압을 인가하여 구동시킨다.
상기와 같이 각 제 1, 2 전극(340, 350)에 전압이 인가되면, 상기 제 1 전극(340)과 제 2 전극(350)의 전압 차에 의하여 상기 제 1 전극(340)과 제 2 전극(350) 사이에 형성된 나노 갭 부분인 상기 전자 방출부(360)로 전류가 흐르며, 상기 전자 방출부(360) 주위에 수직 전계가 형성되어 상기 전자 방출부(360)에서 전자(e-)가 방출된다. 이때, 방출된 전자(e-)는 전면 기판(410)의 애노드 전극(420)에 인가된 고전압(Hv)에 이끌려 형광막(430)에 충돌하여 발광시키는 것에 의하여 소정의 영상을 구현한다.
도 9a 내지 도 9e는 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치용 캐소드 기판의 제조 방법을 개략적으로 도시하는 공정평면도이다.
도 9a를 참조하면, 배면 기판(310) 상에 도전성 금속을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법으로 증착 후 포토리소그래피 공정에서 형성된 마스크를 이용하여 패터닝하여 일정 간격 이격된 게이트 배선(320)을 형성한다.
도 9b를 참조하면, 상기 게이트 배선(320) 상의 배면 기판(300) 전면에 걸쳐 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)을 PECVD 또는 LPCVD 방법으로 증착 후 마스크(미도시)를 이용하여 패터닝하여 상기 게이트 배선(320)과 요철 형상으로 중첩되는 절연막(330)을 형성한다.
도면으로 도시하지 않았으나, 상기 마스크는 본 발명에 따른 표면전도형 전 자 방출 소자의 제조 방법에서 이용한 반투과부를 포함하는 마스크에 의해 패터닝된 포토레지스트막 패턴이며, 포토레지스트막이 원래대로 남은 영역과 포토레지스트 막이 절반 이하의 두께로 남은 영역을 포함한다.
이때, 상기 패터닝된 포토레지스트막 패턴은 요철 형상으로 형성되어 오목부(
Figure 112005078614500-pat00001
)와 볼록부(
Figure 112005078614500-pat00002
)를 포함하며, 상기 오목부(
Figure 112005078614500-pat00003
)의 포토레지스트막 패턴은 절반 이하의 두께로 남은 부분으로 형성된다.
특히, 후속 공정에서 소자 전극이 형성될 영역의 절연막(330)은 상기 게이트 배선(320)의 표면 일부가 드러나도록 패터닝하여 형성하고, 후속 공정에서 데이터 배선이 형성될 영역의 게이트 배선(320)은 절연막(330)에 의해 감싸지도록 패터닝하여 형성하여 상기 데이터 배선의 단락을 방지한다.
도 9c를 참조하면, 상기 포토레지스트막 패턴을 이용하여 상기 오목부(
Figure 112005078614500-pat00004
)를 갖는 절연막(330) 하부의 게이트 배선(320)을 오버 에칭하여 상기 오목부(
Figure 112005078614500-pat00005
)를 갖는 절연막(330) 하부에 언더컷이 형성된 게이트 배선(320')을 형성한다.
따라서, 후속 공정에서 소자 전극이 형성될 오목부(
Figure 112005078614500-pat00006
)의 절연막(330) 하부에 언더컷이 형성된 게이트 배선(310')이 형성되므로, 후속 공정에서 그 구조 위에 도전성 물질을 증착할 때 상기 절연막(330)에 의해 단차부에서 증착 금속이 끊어져 자동적으로 분리된 제 1, 2 전극을 형성할 수 있게 된다.
도 9d를 참조하면, 상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께가 남은 영역을 완전 제거하여 원형개구부를 형성한 후 절연막(330)을 식각하여 콘택홀(335)을 형성한다. 이후 상기 포토레지스막 패턴을 스트립하여 제거한다.
도 9e를 참조하면, 상기 절연막(330)을 포함하는 배면 기판(310) 상부의 전면에 걸쳐 전자 방출 효율을 높이기 위해 일함수가 낮은 도전성 물질을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법으로 증착한 후 패터닝하여 상기 절연막(330) 상에 제 1 전극(340)을 형성하고, 상기 언더컷이 형성된 게이트 배선(320')과 일정 간격 이격된 상기 배면 기판(310) 상에 제 2 전극(350)을 형성한다.
이때, 상기 제 1 전극(340)과 제 2 전극(350)은 하부에 언더컷이 형성된 게이트 배선(320')을 갖는 절연막(330)에 의해 증착 시 자동적으로 분리되어 형성된다.
상기 제 1 전극(340)은 캐소드 전극으로 형성하고, 제 2 전극(350)은 게이트 전극으로 형성한다.
반면, 상기 제 1 전극(340)은 게이트 전극으로 형성하고, 상기 제 2 전극(350)은 캐소드 전극으로 형성할 수 있다.
상기 제 1, 2 전극(340, 350) 형성 시 상기 분리된 제 1, 2 전극(340, 350) 사이에는 수직형 나노 갭 사이즈 수준의 전자 방출부(360)가 형성된다.
상기 전자 방출부(360)는 제 1, 2 전극(340, 350) 사이에 대각선 방향으로 100nm 미만의 간격으로 형성되며, 전자 방출 효율 특성을 향상시키기 위해 대각선 방향으로 50nm 미만의 간격으로 형성된다.
또한, 상기 제 1, 2 전극(340, 350) 형성 시 상기 볼록부(
Figure 112005078614500-pat00007
)를 갖는 절연막(330) 하부에 형성된 게이트 배선(320')과 교차하며, 상기 제 1 전극(340)과 연결되는 데이터 배선(370)을 형성한다.
이로써, 본 발명에 따른 표면전도형 전자 방출 소자 및 그의 제조 방법을 이용한 표면전도형 전자 방출 표시장치의 캐소드 기판을 완성한다.
상기한 바와 같이 본 발명은 저렴한 비용과 단순한 공정으로 쉽게 전자 방출부를 포함하는 전자 방출 소자를 채용한 전자 방출 표시장치를 제작할 수 있다.
또한, 자동적으로 분리된 제 1, 2 전극을 통해 상기 전자 방출부를 미세한 수직형 나노 갭 사이즈 수준으로 형성할 수 있기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있다.
본 발명에 따른 전자 방출 소자는 FEA형이나 표면 전도형(SED) 뿐만아니라, 다양한 전자 방출 소자로도 적용도 가능하다.
본 발명에 따른 전자 방출 소자 및 전자 방출 표시장치의 제조 방법은 설명의 편의를 위하여 반투과부를 포함하는 마스크를 이용하여 금속층을 언더컷하고 절연막에 콘택홀을 형성하는 방법으로 설명하였으나, 이에 한정되는 것은 아니며 일반적은 마스크를 이용하여 금속층을 언더컷하고 절연막에 콘택홀을 형성할 수 있으며, 금속층을 언더컷하는 것과 절연막에 콘택홀을 형성하는 공정은 순서를 바꾸어서 진행될 수 있다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정패널 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 이종 이상의 적층 구조를 가진 층에 선택비를 이용하여 하부층의 오버 에칭에 의해 언더컷이 형성되고, 이러한 구조 상에 금속을 증착할 때 단차부에서 증착 금속이 끊어져 자동적으로 분리된 제 1, 2 전극이 형성되고, 상기 분리된 제 1, 2 전극 사이에 수직형 나노 갭 사이즈 수준의 전자 방출부가 형성됨에 따라 저렴한 비용과 단순한 공정으로 쉽게 전자 방출부를 포함하는 전자 방출 소자 및 그를 채용한 전자 방출 표시장치를 제공할 수 있는 효과가 있다.
본 발명은 자동적으로 분리된 제 1, 2 전극을 통해 상기 전자 방출부가 미세한 수직형 나노 갭 사이즈 수준으로 형성될 수 있기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있는 또 다른 효과가 있다.

Claims (10)

  1. 기판 상에 형성된 금속층;
    상기 금속층 상부에 상기 금속층의 폭보다 넓게 형성되며 콘택홀을 구비하는 절연막;
    상기 절연막 상부 및 상기 기판 상에 분리되어 형성된 제 1 전극 및 제 2 전극; 및
    상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자방출부를 포함하는 것을 특징으로 하는 전자 방출 소자.
  2. 제 1 항에 있어서,
    상기 금속층과 절연막은 식각액 또는 식각가스에 대하여 막질간의 고 선택비를 갖는 물질로 형성되는 것을 특징으로 하는 전자 방출 소자.
  3. 제 1 항에 있어서,
    상기 제 1 전극은 캐소드 전극이고 상기 제 2 전극은 게이트 전극이거나, 상기 제 1 전극은 게이트 전극이고 상기 제 2 전극인 캐소드 전극인 것을 특징으로 하는 전자 방출 소자.
  4. 제 1 항에 있어서,
    상기 제 1, 2 전극은 도전성 금속으로 형성되는 것을 특징으로 하는 전자 방출 소자.
  5. 기판 상에 금속층을 형성하는 단계;
    상기 금속층 상에 절연막을 형성하는 단계;
    반투과부를 포함하는 마스크를 이용하여 상기 절연막 상의 소정 영역에 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴을 이용하여 상기 절연막을 식각하는 단계;
    상기 절연막 하부의 금속층을 언더컷이 형성되도록 오버 에칭하는 단계;
    상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께를 갖는 포토레지스트막을 제거하여 원형개구부를 갖는 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴의 원형개구부 하부의 절연막을 식각하여 콘택홀을 형성하는 단계; 및
    상기 절연막을 포함한 기판 전면에 도전성 금속을 증착하여 상기 절연막 상부에 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리된 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
  6. 기판 상에 금속층을 형성하는 단계;
    상기 금속층 상에 절연막을 형성하는 단계;
    마스크를 이용하여 상기 절연막 상의 소정 영역에 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴을 이용하여 상기 절연막을 식각하는 단계;
    상기 절연막 하부의 금속층을 언더컷이 형성되도록 오버 에칭하는 단계;
    원형개구부를 구비한 마스크를 이용하여 상기 절연막에 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 형성된 절연막을 포함한 기판 전면에 도전성 금속을 증착하여 상기 절연막 상부에 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리된 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 금속층과 절연막은 고 선택비를 갖는 식각액 또는 식각가스를 이용하여 식각하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1, 2 전극은 동일 물질을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법 중 어느 하나를 수행하여 서로 분리되도록 형성하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
  9. 기판 상에 제 1 방향으로 형성되며, 소정 영역에 언더컷 형상을 갖는 복수의 게이트 배선;
    상기 게이트 배선 상에 요철 형상으로 형성되며, 상기 언더컷 형상의 게이트 배선의 표면 일부를 노출시키는 콘택홀을 포함하여 형성된 절연막;
    하부에 언더컷 형상의 게이트 배선을 갖는 상기 절연막에 의해 분리되어 상기 절연막 상에 형성되는 제 1 전극 및 상기 기판 상에 형성되는 제 2 전극;
    상기 분리된 제 1 전극과 제 2 전극 사이에 형성된 전자 방출부; 및
    상기 절연막 상에 상기 게이트 배선과 교차하는 제 2 방향으로 형성되며, 상기 제 2 전극과 연결되는 복수의 데이터 배선을 포함하는 것을 특징으로 하는 전자 방출 표시장치.
  10. 기판 상에 제 1 방향으로 복수의 게이트 배선을 패터닝하여 형성하는 단계;
    상기 게이트 배선을 포함한 기판 전면에 걸쳐 절연막을 형성하는 단계;
    반투과부를 포함한 마스크를 요철 형상의 이용하여 오목부를 갖고 상기 오목부에 절반 이하의 두께가 남은 영역을 갖는 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴을 이용하여 상기 절연막을 요철 형상을 갖도록 식각하는 단계;
    상기 절연막 하부의 금속층을 언더컷 형상을 갖도록 오버 에칭하는 단계;
    상기 포토레지스트막 패턴을 에싱하여 절반 이하의 두께를 갖는 포토레지스 트막을 제거하여 원형개구부를 갖는 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴의 원형개구부 하부의 절연막을 식각하여 콘택홀을 형성하는 단계; 및
    상기 절연막 상부에 상기 콘택홀을 통해 상기 게이트 배선과 전기적으로 연결되는 제 1 전극을 형성하고, 상기 기판 상에 상기 제 1 전극과 분리되며 데이터 라인과 연결되는 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 형성된 전자 방출부를 형성하고, 상기 게이트 배선과 교차하여 제 2 방향으로 상기 제 2 전극과 연결되는 다수의 데이터 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 표시장치의 제조 방법.
KR1020050135924A 2005-12-30 2005-12-30 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법 KR100656675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135924A KR100656675B1 (ko) 2005-12-30 2005-12-30 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135924A KR100656675B1 (ko) 2005-12-30 2005-12-30 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100656675B1 true KR100656675B1 (ko) 2006-12-11

Family

ID=37733049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135924A KR100656675B1 (ko) 2005-12-30 2005-12-30 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100656675B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167693A (ja) 1999-12-08 2001-06-22 Canon Inc 電子放出素子および電子源および画像形成装置および電子放出素子の製造方法
JP2001283718A (ja) 2000-03-29 2001-10-12 Canon Inc 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
JP2003257303A (ja) 2001-12-25 2003-09-12 Canon Inc 電子放出素子、電子源、画像表示装置、及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001167693A (ja) 1999-12-08 2001-06-22 Canon Inc 電子放出素子および電子源および画像形成装置および電子放出素子の製造方法
JP2001283718A (ja) 2000-03-29 2001-10-12 Canon Inc 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
JP2003257303A (ja) 2001-12-25 2003-09-12 Canon Inc 電子放出素子、電子源、画像表示装置、及びそれらの製造方法

Similar Documents

Publication Publication Date Title
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
KR100442840B1 (ko) 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
KR100656675B1 (ko) 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법
JP3391360B2 (ja) 電子放出素子及びその製造方法
KR100752509B1 (ko) 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자방출 표시장치 및 그의 제조 방법
JP3958695B2 (ja) 冷陰極表示装置の製造方法
KR100558078B1 (ko) 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브전계방출소자의 제조방법
KR100590524B1 (ko) 포커싱 전극을 가지는 전계방출소자 및 그 제조방법
KR950003649B1 (ko) 필드 에미션 디스플레이용 스페이서와 그 제조방법
KR20060029078A (ko) 전자방출소자의 제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
JP3437007B2 (ja) 電界放出陰極及びその製造方法
KR100474272B1 (ko) 평면형 전계방출소자 및 그 제조방법
JPH04284325A (ja) 電界放出型陰極装置
JPH07320636A (ja) 電子放出素子の製造方法
JP3539305B2 (ja) 電界放射型電子源およびその製造方法
KR100459878B1 (ko) 전계효과전자방출소자의스페이서제조방법
JP4141591B2 (ja) 表示装置の製造方法
JP5075007B2 (ja) 冷陰極素子及びその製造方法並びにそれを備えた冷陰極ディスプレイ、照明装置及び液晶表示素子用バックライト
KR100761139B1 (ko) 전계 방출 표시 장치 및 그의 제조방법
KR100692066B1 (ko) 전계 방출 표시 장치 및 그의 제조방법
KR100700528B1 (ko) 자외선 차폐층을 구비한 전계방출소자
KR20070060834A (ko) 전자방출소자의 제조방법
KR20050112175A (ko) 전자 방출원의 활성화 단계가 생략된 전자방출소자의 제조방법
KR20060124488A (ko) 전자방출소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13