JP3391360B2 - 電子放出素子及びその製造方法 - Google Patents
電子放出素子及びその製造方法Info
- Publication number
- JP3391360B2 JP3391360B2 JP13633694A JP13633694A JP3391360B2 JP 3391360 B2 JP3391360 B2 JP 3391360B2 JP 13633694 A JP13633694 A JP 13633694A JP 13633694 A JP13633694 A JP 13633694A JP 3391360 B2 JP3391360 B2 JP 3391360B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- emitting device
- electron
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
放出する電界放射型の電子放出素子及びその製造方法に
関する。より詳しくは、平面ディスプレイを構成するア
レイ状のFEA(Field Emitter Arr
ay)に好ましく適用できる電子放出素子及びその製造
方法に関する。
平面型ディスプレイが強く求められいるが、そのための
有力なディスプレイ構造として、高真空の平板セル中
に、微小な電子放出素子をアレイ状に配したものが有望
視されている。
いわゆる電界放射現象を利用した電界放射型の電子放出
素子が知られている。即ち、電界放射型の電子放出素子
は、物質に印加する電界の強度を上げると、その強度に
応じて物質表面のエネルギー障壁の幅が次第に狭まり、
電界強度が107V/cm以上の強電界となると、物質
中の電子がトンネル効果によりそのエネルギー障壁を突
破できるようになり、そのため物質から電子が放出され
るという現象を利用するものである。
て一般的なものは、図5に示すように、先端が尖ったコ
ーン型の電子放出素子であり、これは、絶縁性基板5
1、後述するエミッタ56に電圧を印加するためのエミ
ッタ配線層52、絶縁層53及びエミッタ56に強電界
を集中させるためのゲート電極層54が順次積層され、
ゲート電極層54と絶縁層53とにはエミッタ配線層5
2に達する開孔部55が設けられ、その開孔部55内の
エミッタ配線層52上にエミッタ56が、絶縁層53及
びゲート電極層54に接触しないように積層されている
構造を有する。この場合、エミッタの先端に強電界を集
中させ、エミッタの先端から電子を放出させやすくする
ために、エミッタの先端が数百nm以下の曲率半径の針
状に加工されている。
素子を、大面積の平面型ディスプレイに使用するFEA
に応用しようとした場合には、広い面積のFEA上でエ
ミッタの先端の加工を均一に行うことが非常に困難であ
るという問題があった。
6をコーン型とせずに、均一加工性の良好なディスク型
とすることが提案されている。このディスク型の電子放
出素子においては、ディスク状のエミッタ56のエッジ
部に電界が集中し、そこから電子が放出される。この場
合、エミッタ56とエミッタ配線層52との間には、エ
ミッタ下地層57を形成しておくことが一般的に行なわ
れている。そして、このようなエミッタ下地層57は、
ディスク状のエミッタ56のエッジ部に電界が集中しや
すくなるように、エミッタ56の径よりも小さい径とす
ることが好ましいとされ、そのためにエミッタ下地層5
7は通常エミッタ56よりもエッチングされやすい材料
から形成されている。
コーン型のものに比べて広い面積での均一加工性は優れ
ているものの、電界の集中度はコーン型の電子放出素子
に比べて低いために、電子放出時により高い電圧の印加
が必要となる。
に電界が集中しやすくなる特異点を付与するために、図
7(a)〜(d)のエミッタ平面図に示すように、ディ
スク状のエミッタを更に加工して尖ったエッジ部を形成
することが提案されている。例えば、図7(a)に示す
形状のエミッタを有する電子放出素子は、図6の電子放
出素子をいったん製造し、更に工程を重ねることにより
得られる。その製造工程を図8に説明する。
などの金属膜を形成し、これをフォトリソグラフ法など
によりパターニングして、エミッタに電圧を印加するた
めのエミッタ配線層82を形成する(図8(a))。
3を形成する。エミッタ下地層83は常に必要なもので
はないが、上述したように、エミッタ層に電界を集中さ
せるためには、エミッタ表面よりその下部がサイドエッ
チされた状態が好ましいので、一般にエミッタ層よりサ
イドエッチされやすい材質のエミッタ下地層83がエミ
ッタ層の下層に形成される。
に、Crなどからなるエミッタ層84及びレジスト層8
5を順次形成する(図8(b))。そして、このレジス
ト層85をディスク状にパターニングする(図8
(c))。
をマスクとして、エミッタ層84とエミッタ下地層83
とを、エミッタ配線層82が露出するまでエッチングす
ることによりパターニングする(図8(d))。
方性蒸着法、例えば反応性電子ビーム(REB)蒸着法
などを利用してSiO2などからなる絶縁層86を絶縁
性基板81の全面上に形成し、更に連続的にCrなどか
らなるゲート電極層87を形成する(図8(e))。こ
の場合、絶縁層86及びゲート電極層87のうち、レジ
スト層85上に形成された86a及び87aの部分とレ
ジスト層85の周囲に積層された部分とは不連続とな
る。即ち、エミッタ層84の周囲に間隙があくように、
絶縁層86とゲート電極87とは自己整合的に形成され
る。
液(例えば、マイクロポジット1112A、シプレー社
製)を作用させることにより、レジスト層85とエミッ
タ層84とをその境界で剥離させ、レジスト層85とそ
の上に形成された絶縁層86aとゲート電極層87aと
をリフトオフして除去し、ディスク状のエミッタ層84
を露出させるとともにゲート電極パターンを形成する
(図8(f))。これにより図6の電子放出素子が得ら
れる。
(a)に示す形状に加工するために以下に示す工程を施
す。
トなどからなるレジスト層88を形成する(図8
(g))。そして、このレジスト層88をフォトリソグ
ラフ法により十文字状にパターニングする(図8
(h))。
をマスクとして、エミッタ層84とエミッタ下地層83
とを、エミッタ配線層82に達するまでエッチングする
ことによりパターニングする(図8(i))。
離液(例えば、マイクロポジット1112A、シプレー
社製)などを作用させてレジスト層88を除去すること
により、図7(a)に示す形状のエミッタを有する電子
放出素子が得られる(図8(j))。
たように電子放出素子を製造する場合、絶縁層86及び
ゲート電極層87の積層方法としては、ゲート電極層8
7がエミッタ層84と接触しない素子構造を得るため
に、絶縁層86及びゲート電極87が自己整合的に形成
される異方性成膜法が用いられるが、量産性等を考慮す
ると異方性成膜法の中でも異方性蒸着法で形成すること
に限定されていた。
膜は、一般に密着性が十分ではなく、また、その膜の中
にピンホールが生じやすいという問題があった。このた
め、エミッタ配線層とゲート電極との間でショートが発
生する場合があるという問題もあった。
を解決しようとするものであり、電界放射型の電子放出
素子のエミッタ配線層とゲート電極層との間に、高い密
着性を有すると共にピンホールフリーである絶縁層を異
方性蒸着法を用いずに形成できるようにすることを目的
とする。
の絶縁性基板側に遮光層を設け、また、エミッタ層を有
する絶縁性基板の表面上にネガ型フォトレジスト層及び
ゲート電極層を形成し、遮光層をフォトマスクとして絶
縁性基板の裏面からネガ型フォトレジスト層を露光して
パターニングすることによりネガ型フォトレジスト層及
びその上のゲート電極層をエミッタ層に接触しないよう
に形成できること、この場合、ネガ型フォトレジスト層
はエミッタ層との間の絶縁層として機能させることがで
きること、更にこのネガ型フォトレジスト層の形成方法
には特に制限はなく、高い密着性且つピンホールフリー
の層を形成するために種々のコーティング法を採用でき
ることを見出し、本発明を完成させるに至った。
線層、絶縁層及びゲート電極層が順次積層され、該ゲー
ト電極層と絶縁層とにはエミッタ配線層に達する開孔部
が設けられ、その開孔部内のエミッタ配線層上にエミッ
タ層が、絶縁層及びゲート電極層に接触しないように積
層されてなる電界放射型の電子放出素子において、絶縁
性基板及びエミッタ配線層が光透過性であり、絶縁層が
ネガ型フォトレジストから形成されており、そしてエミ
ッタ配線層とエミッタ層との間に遮光層が設けられてい
ることを特徴とする電子放出素子を提供する。
造方法であって、 (a)光透過性の絶縁性基板上に光透過性のエミッタ配
線層を形成する工程; (b)光透過性のエミッタ配線層上に、遮光層、エミッ
タ層、レジスト層を順次積層する工程; (c)レジスト層をパターニングする工程; (d)パターニングされたレジスト層をマスクとしてエ
ミッタ層、遮光層を順次エッチングする工程; (e)パターニングされたレジスト層を除去する工程; (f)絶縁性基板のエミッタ層側表面上に、ネガ型フォ
トレジストからなる絶縁層、ゲート電極層を順次形成す
る工程; (g)遮光層をフォトマスクとして、絶縁性基板の裏面
からネガ型フォトレジストからなる絶縁層を露光する工
程;及び (h)絶縁層の未露光部分をその上のゲート電極層と共
に除去する工程を含んでなることを特徴とする製造方法
を提供する。
る。
1に示す。同図に示されるように、本発明の電子放出素
子は、絶縁性基板1、エミッタ配線層2、絶縁層5及び
ゲート電極層6が順次積層され、ゲート電極層6と絶縁
層5とにはエミッタ配線層2に達する開孔部Aが設けら
れ、その開孔部A内のエミッタ配線層2上に遮光層3と
エミッタ層4とが、ゲート電極層6に接触しないように
積層された構造を有する。
素子の支持体として機能しているが、後述する絶縁層5
を形成するためのネガ型フォトレジストを絶縁性基板1
の裏面から露光できるようにするために、光透過性であ
ることが必要である。このような絶縁性基板1として
は、厚みが1〜5mm程度のガラス基板を好ましく使用
することができる。
を印加するための配線であるが、前述の絶縁性基板1と
同様に、後述する絶縁層5を形成するためのネガ型フォ
トレジストを絶縁性基板1の裏面から露光できるように
するために、光透過性であることが必要である。また、
絶縁性基板1と密着がよく、導電性が良好であることも
必要である。このような材料としては、ITO(インジ
ウムスズ酸化物)を好ましく例示することができる。な
お、エミッタ配線層2の厚みは0.1〜0.2μm程度
が好ましい。
ためのネガ型フォトレジストを絶縁性基板1の裏面から
露光しパターニングできるようにするためのものであ
る。このような遮光層3の材料としては、遮光性の高い
金属を使用することができ、Crなどを使用することが
できる。また、その厚みは、必要に応じて適宜決定する
ことができる。
に放出する部材として機能している。このようなエミッ
タ層4の材料としては、仕事関数が小さく電子放出特性
が良好で、強電圧耐性があり、高い融点を有するものを
使用する。このような材料としては、Cr、W、Mo、
Ta、Nbなどを好ましく例示することができる。な
お、その厚みは、必要に応じて適宜決定することができ
る。
ト法などを利用してネガ型フォトレジストから形成す
る。ネガ型フォトレジストを使用することにより、ピン
ホールフリーの絶縁層5を高い密着性で形成することが
できる。このため、電子放出素子に、良好な電気的特性
と高い信頼性とを付与することができる。
は、ポリイミド系ネガ型フォトレジストなど公知のネガ
型フォトレジストから適宜選択して使用することができ
る。なかでも、Si含有ポリスチレン系ネガ型フォトレ
ジストやポリシロキサン系ネガ型フォトレジストなどの
Si系高分子ネガ型フォトレジストを好ましく使用する
ことができる。これらのSi系高分子ネガ型フォトレジ
ストは、脱ガス現象の非常に少ないピンホールフィリー
の絶縁層5となる。この理由は明らかではないが、露光
後のキュアリングの際にSiO2が形成されるためであ
ると考えられる。なお、絶縁層5の層厚はエミッタ層の
サイズや形状などにより異なるが、約0.5〜2μmが
好ましい。
を集中させるための電極である。ゲート電極層6の材料
としては、高融点金属を使用する。このような材料とし
ては、Cr、W、Mo、Ta、Nbなど好ましく例示す
ることができる。ゲート電極層6の厚みは、約0.1〜
0.2μmとすることが好ましい。
に、エミッタ層4の径よりも小さい径を有するエミッタ
下地層7が形成されている本発明の電子放出素子の別の
態様の断面図である。このような構成とすることによ
り、ディスク状のエミッタ層4の円周縁部に電界をより
集中させ、エミッタ層4からの電子放出特性を更に向上
させることができる。
は、エミッタ層4の材質よりサイドエッチされやすい材
質を使用することが好ましい。例えば、エミッタ層4が
Wからなる場合には、エミッタ下地層7はCrから形成
し、また、エミッタ層4がCrからなる場合には、エミ
ッタ下地層7をAlから形成することが好ましい。
ディスク状となっている例を示したが、図7(a)〜
(d)に示すような形状とすることにより、エミッタ層
4の表面によりいっそう電界を集中させることができ
る。
以下に説明する。
に示した本発明の電子放出素子の製造工程図(工程(3
a)〜(3h))である。
ッタ法や真空蒸着法などによりITOなどの光透過性導
電性膜を形成し、これをフォトリソグラフ法や、反応性
イオンエッチング法(RIE法)などによりパターニン
グしてエミッタ配線層2を形成する(図3(a))。
及びレジスト層8を順次積層する(図3(b))。
型、あるいは図7に示したような形状にエッチングする
際に使用するエッチングマスクにパターニングされる層
である。このようなレジスト層8としては、高い解像度
を有するポジ型あるいはネガ型のフォトレジストを使用
することできる。その厚みは、0.3〜0.8μm程度
が好ましい。
ッチングする際に利用するエッチングマスクにパターニ
ングする(図3(c))。
常のフォトリソグラフ法により行うことができる。
エミッタ層4と遮光層3とを、エミッタ配線層2が露出
するまで行う(図3(d))。
の断面形状を逆テーパー形状とすることが好ましい。逆
テーパー状とすることにより、エミッタ層4の表面縁に
電界強度を高めることができる。エミッタ層4を逆テー
パー形状とする方法としては、等方性の程度の高いエッ
チング方法を使用することが好ましい。例えば、エミッ
タ層4がCrから形成されている場合には、CHCl3
などのCl系ガスと酸素ガスとを用いる反応性イオンエ
ッチング法を適用することが好ましい。この場合、ガス
総流量に対するCl系ガス流量を15〜35モル%とし
且つガス圧を40Pa〜100Paとする。あるいは、
硝酸セリウムアンモニウム系のエッチャントを使用する
ウェットエッチング法を適用することもできる。
だけでなく、エミッタ層4の幅xを遮光層3の幅yより
も小さくなるようにエミッタ層4をサイドエッチするこ
とが好ましい。これにより、後述するゲート電極層6と
エミッタ層4との間のショートを確実に防止することが
できる。
除去する(図3(e))。
らなる絶縁層5及びゲート電極層6を順次形成する(図
3(f))。ネガ型フォトレジストからなる絶縁層5の
形成は、スピンコート法により好ましく行うことができ
る。また、ゲート電極層6は、例えば、通常の真空蒸着
法やスパッタリング法によりゲート電極層材料を絶縁層
5の上に積層することにより形成することができる。
らネガ型フォトレジストからなる絶縁層5を露光し、露
光部分5aを硬化させる(図3(g))。
極層と共に除去する。このときの除去方法としては、公
知の方法を適用することができる。これにより、エミッ
タ層4に接触しないように絶縁層5及びゲート電極層6
をパターニングすることができ、本発明の電子放出素子
を得ることができる(図3(h))。
グして所定形状の絶縁層5を形成するに際し、工程3
(g)において露光する方向としては、絶縁性基板1の
表面側から露光することも不可能ではないが、表面から
行う場合には、パターニングするためのレジストを更に
設ける必要があり、工程が複雑となる。また、そのよう
なレジストをエミッタ層4に対して高い位置精度でパタ
ーニングすることも非常に困難である。
により、エミッタ層4に対し高い位置精度でパターニン
グされた遮光層3をフォトマスクとして使用することが
できるので、高い位置精度で所定の形状の絶縁層5を得
ることができる。
発明の電子放出素子の製造方法を、図4に従って説明す
る。
光透過性絶縁性基板1にスパッタ法や真空蒸着法などに
より光透過性導電性膜を形成し、これをフォトリソグラ
フ法や、反応性イオンエッチング法(RIE法)などに
よりパターニングしてエミッタ配線層2を形成する(図
4(a))。
層7、エミッタ層4及びレジスト層8を順次積層する
(図4(b))。
エミッタ層4を所望の形状にエッチングする際に利用す
るエッチングマスクにパターニングする(図4
(c))。
エミッタ層4とエミッタ下地層7と遮光層3とをエミッ
タ配線層2が露出するまでエッチングする(図4
(d))。このとき、エミッタ下地層7が、エミッタ層
4に比べてサイドエッチ量が多くなるようにする。例え
ば、エミッタ下地層7がAlから形成されている場合、
CHCl3などのCl系ガスを用い、サイドエッチ量が
多くなるようなガス圧、例えば約40Paで反応性イオ
ンエッチングしたり、リン酸、硝酸あるいは酢酸系のエ
ッチャントを使用してウェットエッチングすることによ
りエミッタ下地層7を所望の形状にエッチングすること
ができる。これにより、エミッタ層4の径よりもエミッ
タ下地層7の径を小さくすることができ、エミッタ層4
からの電子放出効率を向上させることができる。
した工程(3d)と同様に、エミッタ層4を、その膜厚
方向の断面形状が逆テーパー形状となるようにエッチン
グすることが好ましい。また、エミッタ層4の幅xを遮
光層の幅yよりも小さくすることが好ましい。
去する(図4(e))。
面に、ネガ型フォトレジストからなる絶縁層5及びゲー
ト電極層6とを順次積層する(図4(f))。工程(4g) 次に、遮光層3をマスクとして、絶縁性基板1の裏面か
らネガ型フォトレジストからなる絶縁層5を露光し、露
光部分5aを硬化させる(図4(g))。
極層と共に除去する。このときの除去方法としては、公
知の方法を適用することができる。これにより、エミッ
タ下地層7を有する本発明の電子放出素子を得ることが
できる(図4(h))。
子は、電界放射現象を利用する平面ディスプレイのFE
Aとして有用である。
ストから形成される。そしてこの絶縁層の形成方法とし
ては、異方性蒸着法に限定されず種々の成膜方法を用い
ることができる。従って、高い密着性でピンホールフリ
ーの絶縁層を形成することができる。
層を設け、この遮光層をフォトマスクとして絶縁性基板
の裏面からネガ型フォトレジスト層を露光し、パターニ
ングするので、絶縁層とゲート電極層とを少ない工程で
高い位置精度で形成することが可能となる。
素子の製造方法を実施例に従って詳細に説明する。
ス基板(AN、旭ガラス株式会社製)上に、スパッタ法
により200nm厚のITO層を第1エミッタ配線層と
して形成した。このITO層上にフォトリソグラフ法に
よりパターニングしたレジスト層を形成し、このレジス
ト層をマスクとして塩酸を主成分とするエッチャントを
用いてITO層のエッチングを行った。その後に、レジ
スト層を剥離除去することによりエミッタ配線層を形成
した。
r層を形成し、その上にエミッタ下地層として700n
m厚のMo層を形成し、その上に連続的にエミッタ層と
しての200nm厚のW膜を形成した。更に、エミッタ
層上にポジ型フォトレジスト(S1400、シプレー社
製)をスピンコート法により1.4μm厚に塗工するこ
とによりレジスト層を形成した。
型エミッタ形状にパターニングした。
ミッタ層としてのW層を、SF6ガスを用いてRIE法
によりドライエッチング(条件:ガス流量25sccm
/ガス圧70mTorr/RFパワー240W)した。
続いて、エミッタ下地層としてのMo層を、W層のエッ
チングと同条件でRIE法によりドライエッチングし
た。そして、遮光層としてのCr層を、CHCl3とO
2との混合系ガス(流量比3:7)を用いてRIE法で
ドライエッチング(条件:ガス圧50Pa/RFパワー
150W)した。このドライエッチングは、エミッタ配
線層に達するまで行った。
ッチング量を増大させるために、リン酸、硝酸及び酢酸
を含有するエッチャントを使用してウェットエッチング
した(液温度20℃/時間15秒)。
いてアッシング除去した。
スUR3100、東レ株式会社製)をスピンコート法に
より約1μm厚に塗布し、プリベークした。続いて、そ
のレジスト層の上にスパッタ法によりゲート電極層とな
る200nm厚のCr層を形成した。
るキャノンアライナーを用いて露光し、ポリイミド系ネ
ガ型フォトレジストを硬化させた。このとき、遮光層上
のレジストは露光されず硬化しなかった。
を、溶剤系剥離液により除去することにより、同時にそ
の上のゲート電極層も除去し、絶縁層とゲート電極層と
を形成した。これにより、図2に示す本発明の電子放出
素子を得た。
が良好で、しかもピンホールフリーであった。また、こ
の電子放出素子の電気的特性は良好で、高い信頼性を有
していた。
層とゲート電極層との間に、高密着性でピンホールフリ
ーの絶縁層を有する。従って、優れた電気的特性と高い
信頼性の電子放出素子となる。
Claims (11)
- 【請求項1】 絶縁性基板、エミッタ配線層、絶縁層及
びゲート電極層が順次積層され、該ゲート電極層と絶縁
層とにはエミッタ配線層に達する開孔部が設けられ、そ
の開孔部内のエミッタ配線層上にエミッタ層が、絶縁層
及びゲート電極層に接触しないように積層されてなる電
界放射型の電子放出素子において、絶縁性基板及びエミ
ッタ配線層が光透過性であり、絶縁層がネガ型フォトレ
ジストから形成されており、そしてエミッタ配線層とエ
ミッタ層との間に遮光層が設けられていることを特徴と
する電子放出素子。 - 【請求項2】 ネガ型フォトレジストがSi系フォトレ
ジストである請求項1記載の電子放出素子。 - 【請求項3】 絶縁性基板がガラス基板であり、エミッ
タ配線層がITOである請求項1又は2記載の電子放出
素子。 - 【請求項4】 エミッタ層が、Cr、W、Ta又はNb
から形成されている請求項1〜3のいずれかに記載の電
子放出素子。 - 【請求項5】 更に、エミッタ層と遮光層との間にエミ
ッタ下地層が形成されている請求項1〜4のいずれかに
記載の電子放出素子。 - 【請求項6】 エミッタ層の上面の周縁部が尖ったエッ
ジ部を有する請求項1〜5のいずれかに記載の電子放出
素子。 - 【請求項7】 請求項1記載の電子放出素子の製造方法
において、 (a)光透過性の絶縁性基板上に光透過性のエミッタ配
線層を形成する工程; (b)光透過性のエミッタ配線層上に、遮光層、エミッ
タ層、レジスト層を順次積層する工程; (c)レジスト層をパターニングする工程; (d)パターニングされたレジスト層をマスクとしてエ
ミッタ層、遮光層を順次エッチングする工程; (e)パターニングされたレジスト層を除去する工程; (f)絶縁性基板のエミッタ層側表面上に、ネガ型フォ
トレジストからなる絶縁層、ゲート電極層を順次形成す
る工程; (g)遮光層をフォトマスクとして、絶縁性基板の裏面
からネガ型フォトレジストからなる絶縁層を露光する工
程;及び (h)絶縁層の未露光部分をその上のゲート電極層と共
に除去する工程を含んでなることを特徴とする製造方
法。 - 【請求項8】 ネガ型フォトレジストがSi系フォトレ
ジストである請求項7記載の製造方法。 - 【請求項9】 絶縁性基板がガラス基板であり、エミッ
タ配線層がITOである請求項7又は8記載の製造方
法。 - 【請求項10】 エミッタ層を、Cr、W、Ta又はN
bから形成する請求項7〜9のいずれかに記載の製造方
法。 - 【請求項11】 工程(b)において、遮光層とエミッ
タ層との間に、更にエミッタ下地層を設け、そして工程
(d)において、エミッタ層のエッチングの後にエミッ
タ下地層も順次エッチングする請求項7〜10のいずれ
かに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13633694A JP3391360B2 (ja) | 1994-05-25 | 1994-05-25 | 電子放出素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13633694A JP3391360B2 (ja) | 1994-05-25 | 1994-05-25 | 電子放出素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07320629A JPH07320629A (ja) | 1995-12-08 |
JP3391360B2 true JP3391360B2 (ja) | 2003-03-31 |
Family
ID=15172839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13633694A Expired - Fee Related JP3391360B2 (ja) | 1994-05-25 | 1994-05-25 | 電子放出素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3391360B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442840B1 (ko) * | 2001-01-05 | 2004-08-02 | 삼성에스디아이 주식회사 | 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법 |
KR100786833B1 (ko) * | 2001-07-30 | 2007-12-20 | 삼성에스디아이 주식회사 | 전계방출 디스플레이장치 및 이의 제조방법과 전계방출디스플레이장치의 노말 게이트 구조 형성방법 |
KR100786856B1 (ko) * | 2001-09-27 | 2007-12-20 | 삼성에스디아이 주식회사 | 후면 노광을 이용한 전계 방출 표시 소자의 제조방법 |
JP3636154B2 (ja) | 2002-03-27 | 2005-04-06 | ソニー株式会社 | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 |
JP3465705B2 (ja) | 2002-04-02 | 2003-11-10 | ソニー株式会社 | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 |
KR100918045B1 (ko) * | 2003-05-29 | 2009-09-18 | 삼성에스디아이 주식회사 | 전계 방출 표시소자의 제조 방법 |
KR100700528B1 (ko) * | 2005-10-06 | 2007-03-28 | 엘지전자 주식회사 | 자외선 차폐층을 구비한 전계방출소자 |
TWI333228B (en) | 2006-01-13 | 2010-11-11 | Ind Tech Res Inst | Method of fabricating field emission display device and cathode plate thereof |
-
1994
- 1994-05-25 JP JP13633694A patent/JP3391360B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
金丸正剛,ディスク形状をしたエッジ型電界放射エミッタ,信学技報,日本,電子情報通信学会,1991年12月18日,Vol.91,No.388,P.17−P.22 |
Also Published As
Publication number | Publication date |
---|---|
JPH07320629A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6699642B2 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
US6759181B2 (en) | Protective layer for corrosion prevention during lithography and etch | |
JP2005183388A (ja) | 電界放出素子、それを適用した表示素子及びその製造方法 | |
JP3391360B2 (ja) | 電子放出素子及びその製造方法 | |
WO2002017344A1 (fr) | Dispositif a emission d'electrons de champ et son procede de fabrication | |
JP2000215792A (ja) | 平面型表示装置の製造方法 | |
JP3362506B2 (ja) | 電子放出素子の製造方法 | |
US7297469B2 (en) | Method of patterning a thick-film paste material layer, method of manufacturing cold- cathode field emission device, and method of manufacturing a cold-cathode field emission display | |
JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
JP3146470B2 (ja) | 電子放出素子の製造方法 | |
JPH0574327A (ja) | 電子放出素子 | |
JP2004253236A (ja) | 冷陰極表示装置の製造方法および冷陰極表示装置 | |
JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
US6409565B1 (en) | Reduced voltage field emission cathode and method for manufacturing same | |
KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
KR20060029078A (ko) | 전자방출소자의 제조방법 | |
KR100656675B1 (ko) | 전자 방출 소자 및 그 제조 방법, 그를 이용한 전자 방출표시장치 및 그 제조 방법 | |
JPH1167057A (ja) | 微小冷陰極 | |
JPH09231919A (ja) | 電界放出型冷陰極を用いた画像表示装置 | |
JP3513315B2 (ja) | 電界放出型電子素子の製造方法 | |
JPH0963464A (ja) | 電界放出型冷陰極およびその製造方法 | |
JPH07262907A (ja) | 冷電子放出素子及びその製造方法 | |
JPH05225895A (ja) | 電界放出陰極の作製方法 | |
JPH05275001A (ja) | 微小真空素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |