JP3513315B2 - 電界放出型電子素子の製造方法 - Google Patents
電界放出型電子素子の製造方法Info
- Publication number
- JP3513315B2 JP3513315B2 JP06254096A JP6254096A JP3513315B2 JP 3513315 B2 JP3513315 B2 JP 3513315B2 JP 06254096 A JP06254096 A JP 06254096A JP 6254096 A JP6254096 A JP 6254096A JP 3513315 B2 JP3513315 B2 JP 3513315B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- thin film
- mask
- metal thin
- cathode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出の原理に
基づいて動作する電界放出型電子素子の製造方法に関す
るものである。
基づいて動作する電界放出型電子素子の製造方法に関す
るものである。
【０００２】
【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子素子製造技術の進歩は目覚
ましく、特に極めて小型な構造を有する電界放出型冷陰
極が製造されている。この種の電界放出型冷陰極は、三
極管型の超小型電子管又は超小型電子銃を構成する基本
的な電子放出デバイスである。
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子素子製造技術の進歩は目覚
ましく、特に極めて小型な構造を有する電界放出型冷陰
極が製造されている。この種の電界放出型冷陰極は、三
極管型の超小型電子管又は超小型電子銃を構成する基本
的な電子放出デバイスである。
【０００３】電界放出型電子素子は、例えば、微小三極
管や薄型表示素子等の構成要素として提案されたもので
あり、特に、スタンフォード・リサーチ・インスティチ
ェート（Stanford Research Institute）のシー．エ
ー．スピンド（C.A.Spindt）らによるジャーナル・オブ
・アプライドフィジックス（Journal of Applied Physi
cs）の第４７巻、１２号、５２４８〜５２６３頁（１９
７６年１２月）に発表された研究報告や、エイチ．エ
フ．グレイ（H.F.Gray）等による米国特許第４，３０
７，５０７号公報及び第４，５１３，３０８号公報等に
開示されている。
管や薄型表示素子等の構成要素として提案されたもので
あり、特に、スタンフォード・リサーチ・インスティチ
ェート（Stanford Research Institute）のシー．エ
ー．スピンド（C.A.Spindt）らによるジャーナル・オブ
・アプライドフィジックス（Journal of Applied Physi
cs）の第４７巻、１２号、５２４８〜５２６３頁（１９
７６年１２月）に発表された研究報告や、エイチ．エ
フ．グレイ（H.F.Gray）等による米国特許第４，３０
７，５０７号公報及び第４，５１３，３０８号公報等に
開示されている。
【０００４】以下に、電界放出型電子素子の従来の製造
方法について、図３（Ａ）〜（Ｆ）を参照して説明す
る。図３（Ａ）に示すように、ｎ型Ｓｉ基板３１上に、
熱酸化法により第１の酸化シリコン層３２ａを形成した
後、通常のフォトレジスト工程により電子放出冷陰極チ
ップが配置される場所に陰極形成用のフォトレジストパ
ターン３３を形成する。次に、図３（Ｂ）に示すよう
に、前記フォトレシストパターン３３をマスクとして、
リアクティブ・イオン・エッチング法（ＲＩＥ法）によ
り、第１の酸化シリコン層３２ａを加工して所望の酸化
シリコンパターン３２を形成した後、フォトレジストパ
ターン３３を除去する。そして、図３（Ｃ）に示すよう
に、前記酸化シリコンパターン３２をマスクとして、平
行平板型リアクティブイオンエッチング法により、前記
Ｓｉ基板３１を加工し、電子放出冷陰極チップの基礎と
なる形状が形成される。
方法について、図３（Ａ）〜（Ｆ）を参照して説明す
る。図３（Ａ）に示すように、ｎ型Ｓｉ基板３１上に、
熱酸化法により第１の酸化シリコン層３２ａを形成した
後、通常のフォトレジスト工程により電子放出冷陰極チ
ップが配置される場所に陰極形成用のフォトレジストパ
ターン３３を形成する。次に、図３（Ｂ）に示すよう
に、前記フォトレシストパターン３３をマスクとして、
リアクティブ・イオン・エッチング法（ＲＩＥ法）によ
り、第１の酸化シリコン層３２ａを加工して所望の酸化
シリコンパターン３２を形成した後、フォトレジストパ
ターン３３を除去する。そして、図３（Ｃ）に示すよう
に、前記酸化シリコンパターン３２をマスクとして、平
行平板型リアクティブイオンエッチング法により、前記
Ｓｉ基板３１を加工し、電子放出冷陰極チップの基礎と
なる形状が形成される。
【０００５】それから、図３（Ｄ）に示すように、前記
Ｓｉ基板３１全体を熱酸化し、第２の酸化シリコン層３
４を形成する。次に、図３（Ｅ）に示すように、電子ビ
ーム蒸着により、第３の酸化シリコン層３５を絶縁層と
して形成し、さらにゲート電極としてのアルミニウム層
３６を形成する。そして、図３（Ｆ）に示すように、酸
化シリコン層がエッチング除去されると同時にアルミニ
ウム層の不要部分３６ａがリフトオフされ、ゲート電極
としてのアルミニウム層３６と電子放出冷陰極チップ３
７とを有する電界放出型電子源が得られる。
Ｓｉ基板３１全体を熱酸化し、第２の酸化シリコン層３
４を形成する。次に、図３（Ｅ）に示すように、電子ビ
ーム蒸着により、第３の酸化シリコン層３５を絶縁層と
して形成し、さらにゲート電極としてのアルミニウム層
３６を形成する。そして、図３（Ｆ）に示すように、酸
化シリコン層がエッチング除去されると同時にアルミニ
ウム層の不要部分３６ａがリフトオフされ、ゲート電極
としてのアルミニウム層３６と電子放出冷陰極チップ３
７とを有する電界放出型電子源が得られる。
【０００６】図３（Ｆ）に示した電界放出型電子源の動
作原理は、基板電極とゲート電極との間に電圧が印加さ
れると、電子放出冷陰極とゲート電極との間に電界が発
生し、電界放出の原理に基づいて電界放出型冷陰極から
電子が放出されるというものである。
作原理は、基板電極とゲート電極との間に電圧が印加さ
れると、電子放出冷陰極とゲート電極との間に電界が発
生し、電界放出の原理に基づいて電界放出型冷陰極から
電子が放出されるというものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の電界放出型電子素子の製造方法では、図３
（Ｅ）後の工程において、酸化シリコン層のエッチング
除去と同時にアルミニウム層の不要部分がリフトオフさ
れるが、リフトオフされたアルミニウム層の一部が電子
放出冷陰極チップ上に付着することがある。付着したア
ルミニウム層は、電子放出冷陰極とゲート電極との間の
リーク電流の原因となり、このため、電界放出型電子素
子における素子製造の歩留まり及び動作の安定性が低下
するという問題が生じていた。
ような従来の電界放出型電子素子の製造方法では、図３
（Ｅ）後の工程において、酸化シリコン層のエッチング
除去と同時にアルミニウム層の不要部分がリフトオフさ
れるが、リフトオフされたアルミニウム層の一部が電子
放出冷陰極チップ上に付着することがある。付着したア
ルミニウム層は、電子放出冷陰極とゲート電極との間の
リーク電流の原因となり、このため、電界放出型電子素
子における素子製造の歩留まり及び動作の安定性が低下
するという問題が生じていた。
【０００８】本発明は、上記のような課題を解決するた
めになされたものであって、電界放出型電子素子の製造
中に起こる電気伝導性の金属薄膜パーティクルの発生を
抑制することにより、電子放出冷陰極と電子引き出し電
極との間に流れるリーク電流の発生を低減させ、素子製
造の歩留まり及び動作の安定性を大きく向上させること
が可能な電界放出型電子素子の製造方法を提供すること
を目的としている。
めになされたものであって、電界放出型電子素子の製造
中に起こる電気伝導性の金属薄膜パーティクルの発生を
抑制することにより、電子放出冷陰極と電子引き出し電
極との間に流れるリーク電流の発生を低減させ、素子製
造の歩留まり及び動作の安定性を大きく向上させること
が可能な電界放出型電子素子の製造方法を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、電界放出の原理に基づいて電子を放出
する電界放出型電子素子の製造方法であって、電導性基
板表面に陰極パターン形成用マスクを形成する工程と、
該陰極パターン形成用マスクにより前記電導性基板表面
を加工して電子放出冷陰極チップの基礎となる凸部を形
成する工程と、前記凸部を設けた電導性基板に、電子ビ
ーム蒸着により、前記陰極パターン形成用マスクの下の
凸部周囲に空間が形成されるように絶縁層を形成する工
程と、該絶縁層上に電子引き出し電極用金属薄膜を形成
する工程と、該金属薄膜形成工程により堆積された前記
陰極パターン形成用マスク上の金属薄膜を選択的にエッ
チング除去する工程と、前記陰極パターン形成用マスク
をエッチング除去する工程とを含む電界放出型電子素子
の製造方法において、前記陰極パターン形成用マスク上
の金属薄膜を選択的にエッチング除去する工程が、該金
属薄膜及び前記電子引き出し電極用金属薄膜上にフォト
レジストを塗布した後に、該フォトレジストの前記陰極
パターン形成用マスク上の部分の金属薄膜が露出するよ
うにパターンニングし、該露出部分の金属薄膜を選択的
にエッチングすることを特徴とする。
め、本発明では、電界放出の原理に基づいて電子を放出
する電界放出型電子素子の製造方法であって、電導性基
板表面に陰極パターン形成用マスクを形成する工程と、
該陰極パターン形成用マスクにより前記電導性基板表面
を加工して電子放出冷陰極チップの基礎となる凸部を形
成する工程と、前記凸部を設けた電導性基板に、電子ビ
ーム蒸着により、前記陰極パターン形成用マスクの下の
凸部周囲に空間が形成されるように絶縁層を形成する工
程と、該絶縁層上に電子引き出し電極用金属薄膜を形成
する工程と、該金属薄膜形成工程により堆積された前記
陰極パターン形成用マスク上の金属薄膜を選択的にエッ
チング除去する工程と、前記陰極パターン形成用マスク
をエッチング除去する工程とを含む電界放出型電子素子
の製造方法において、前記陰極パターン形成用マスク上
の金属薄膜を選択的にエッチング除去する工程が、該金
属薄膜及び前記電子引き出し電極用金属薄膜上にフォト
レジストを塗布した後に、該フォトレジストの前記陰極
パターン形成用マスク上の部分の金属薄膜が露出するよ
うにパターンニングし、該露出部分の金属薄膜を選択的
にエッチングすることを特徴とする。
【００１０】また、本発明では、電導性基板表面に陰極
パターン形成用マスクを形成する工程と、該陰極パター
ン形成用マスクにより前記電導性基板表面を加工して電
子放出冷陰極チップの基礎となる凸部を形成する工程
と、前記凸部を設けた電導性基板に、電子ビーム蒸着に
より、前記陰極パターン形成用マスクの下の凸部周囲に
空間が形成されるように絶縁層を形成する工程と、該絶
縁層上に電子引き出し電極用金属薄膜を形成する工程
と、該金属薄膜形成工程により堆積された前記陰極パタ
ーン形成用マスク上の金属薄膜を選択的にエッチング除
去する工程と、前記陰極パターン形成用マスクをエッチ
ング除去する工程とを含む電界放出型電子素子の製造方
法において、前記陰極パターン形成用マスク上の金属薄
膜を選択的にエッチング除去する工程が、該金属薄膜及
び前記電子引き出し電極用金属薄膜上にフォトレジスト
を塗布した後に、前記陰極パターン形成用マスク上の部
分の金属薄膜が周辺の金属薄膜より突出していることを
利用して、該陰極パターン形成用マスク上部の金属薄膜
が露出するように前記フォトレジスト全面をエッチング
することによりパターンニングし、該露出部分の金属薄
膜を選択的にエッチングすることを特徴とする。970328
3
パターン形成用マスクを形成する工程と、該陰極パター
ン形成用マスクにより前記電導性基板表面を加工して電
子放出冷陰極チップの基礎となる凸部を形成する工程
と、前記凸部を設けた電導性基板に、電子ビーム蒸着に
より、前記陰極パターン形成用マスクの下の凸部周囲に
空間が形成されるように絶縁層を形成する工程と、該絶
縁層上に電子引き出し電極用金属薄膜を形成する工程
と、該金属薄膜形成工程により堆積された前記陰極パタ
ーン形成用マスク上の金属薄膜を選択的にエッチング除
去する工程と、前記陰極パターン形成用マスクをエッチ
ング除去する工程とを含む電界放出型電子素子の製造方
法において、前記陰極パターン形成用マスク上の金属薄
膜を選択的にエッチング除去する工程が、該金属薄膜及
び前記電子引き出し電極用金属薄膜上にフォトレジスト
を塗布した後に、前記陰極パターン形成用マスク上の部
分の金属薄膜が周辺の金属薄膜より突出していることを
利用して、該陰極パターン形成用マスク上部の金属薄膜
が露出するように前記フォトレジスト全面をエッチング
することによりパターンニングし、該露出部分の金属薄
膜を選択的にエッチングすることを特徴とする。970328
3
【００１１】さらに、本発明では、前記電導性基板が金
属基板又は半導体基板であることを特徴とする。
属基板又は半導体基板であることを特徴とする。
【００１２】
【００１３】本発明によれば、陰極パターン形成用マス
ク上の金属のみを選択的にエッチング除去した後に、陰
極パターン形成用マスクをエッチング除去し、電界放出
型電子素子を形成しているので、従来のような金属薄膜
のリフトオフ工程を用いることがない。このため、リフ
トオフされた金属薄膜の一部が電子放出冷陰極チップ上
に付着し、電子放出冷陰極とゲート電極との間のリーク
電流の原因となることがなくなり、素子製造の歩留まり
及び動作の安定性を大幅に向上させることができる。
ク上の金属のみを選択的にエッチング除去した後に、陰
極パターン形成用マスクをエッチング除去し、電界放出
型電子素子を形成しているので、従来のような金属薄膜
のリフトオフ工程を用いることがない。このため、リフ
トオフされた金属薄膜の一部が電子放出冷陰極チップ上
に付着し、電子放出冷陰極とゲート電極との間のリーク
電流の原因となることがなくなり、素子製造の歩留まり
及び動作の安定性を大幅に向上させることができる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。図１は、本発明の電界放
出型電子素子の製造方法の第１の実施形態を示す断面図
である。まず、図１（Ａ）に示すように、ｎ型Ｓｉ基板
１１上に、熱酸化法により第１の酸化シリコン層１２ａ
を形成した後、ＬＳＩ製造工程で用いられる通常のフォ
トレジスト工程により電子放出冷陰極チップが配置され
る場所に陰極形成用の第１のフォトレジストパターン１
３を形成した。なお、第１の酸化シリコン層１２ａの形
成には、化学的気相成長法（ＣＶＤ法）、スパッタ法等
も使用可能なものであり、膜質や膜厚等の均一性が良好
で、ごみの発生が少ない熱酸化法が最適と考えられるも
のである。また、陰極形成用のパターンは、円形とし
た。
て、図面を参照して説明する。図１は、本発明の電界放
出型電子素子の製造方法の第１の実施形態を示す断面図
である。まず、図１（Ａ）に示すように、ｎ型Ｓｉ基板
１１上に、熱酸化法により第１の酸化シリコン層１２ａ
を形成した後、ＬＳＩ製造工程で用いられる通常のフォ
トレジスト工程により電子放出冷陰極チップが配置され
る場所に陰極形成用の第１のフォトレジストパターン１
３を形成した。なお、第１の酸化シリコン層１２ａの形
成には、化学的気相成長法（ＣＶＤ法）、スパッタ法等
も使用可能なものであり、膜質や膜厚等の均一性が良好
で、ごみの発生が少ない熱酸化法が最適と考えられるも
のである。また、陰極形成用のパターンは、円形とし
た。
【００１５】その次に、図１（Ｂ）に示すように、第１
のフォトレジストパターン１３をマスクとして、ＬＳＩ
製造工程で用いられる通常のリアクティブ・イオン・エ
ッチング法（ＲＩＥ法）により、第１の酸化シリコン層
１２ａを加工し所望の酸化シリコンパターン１２を形成
した後、第１のフォトレジストパターン１３を除去し
た。第１のフォトレジストパターン１３の除去には、酸
素プラズマを用いたが、他の方法によっても可能であ
る。
のフォトレジストパターン１３をマスクとして、ＬＳＩ
製造工程で用いられる通常のリアクティブ・イオン・エ
ッチング法（ＲＩＥ法）により、第１の酸化シリコン層
１２ａを加工し所望の酸化シリコンパターン１２を形成
した後、第１のフォトレジストパターン１３を除去し
た。第１のフォトレジストパターン１３の除去には、酸
素プラズマを用いたが、他の方法によっても可能であ
る。
【００１６】そして、図１（Ｃ）に示すように、第１の
酸化シリコンパターン１２をマスクとして、ＲＩＥ法に
より、Ｓｉ基板１１を加工し、電子放出冷陰極チップの
基礎となる形状が形成された。次に、図１（Ｄ）に示す
ように、Ｓｉ基板１１表面の全体を熱酸化して、第２の
酸化シリコン層１４を形成した。それから、図１（Ｅ）
に示すように、電子ビーム蒸着により、厚さ０．８〜１
μｍ程度の第３の酸化シリコン層１５を層間絶縁層とし
て形成し、さらにゲート電極としてのアルミニウム層１
６を０．２〜０．５μｍ程度形成した。
酸化シリコンパターン１２をマスクとして、ＲＩＥ法に
より、Ｓｉ基板１１を加工し、電子放出冷陰極チップの
基礎となる形状が形成された。次に、図１（Ｄ）に示す
ように、Ｓｉ基板１１表面の全体を熱酸化して、第２の
酸化シリコン層１４を形成した。それから、図１（Ｅ）
に示すように、電子ビーム蒸着により、厚さ０．８〜１
μｍ程度の第３の酸化シリコン層１５を層間絶縁層とし
て形成し、さらにゲート電極としてのアルミニウム層１
６を０．２〜０．５μｍ程度形成した。
【００１７】次に、図１（Ｆ）に示すように、アルミニ
ウム層の不要部分１６ａのみが露出するように、第２の
フォトレジストパターン１８を形成した。なお、ここで
の第２のフォトレジスト１８のパターンニングは、通常
のフォトレジストの露光・現像工程により所望のパター
ンを形成したものである。
ウム層の不要部分１６ａのみが露出するように、第２の
フォトレジストパターン１８を形成した。なお、ここで
の第２のフォトレジスト１８のパターンニングは、通常
のフォトレジストの露光・現像工程により所望のパター
ンを形成したものである。
【００１８】その後、図１（Ｇ）に示すように、アルミ
ニウム層の不要部分１６ａを、エッチングにより除去し
た。このときのエッチングは、リン酸、硝酸、酢酸、水
の混合溶液による、ウエットエッチング法を使用した
が、他の方法によっても可能である。
ニウム層の不要部分１６ａを、エッチングにより除去し
た。このときのエッチングは、リン酸、硝酸、酢酸、水
の混合溶液による、ウエットエッチング法を使用した
が、他の方法によっても可能である。
【００１９】そして、図１（Ｈ）に示すように、第２の
フォトレジストパターン１８を除去した後、図１（Ｉ）
に示すように、酸化シリコン層をエッチング除去し、ゲ
ート電極としてのアルミニウム層１６と、電子放出冷陰
極チップ１７を有する電界放出型電子源が得られた。
フォトレジストパターン１８を除去した後、図１（Ｉ）
に示すように、酸化シリコン層をエッチング除去し、ゲ
ート電極としてのアルミニウム層１６と、電子放出冷陰
極チップ１７を有する電界放出型電子源が得られた。
【００２０】次いで、本発明の電界放出型電子素子の製
造方法の第２の実施形態について、図２（Ａ）〜（Ｉ）
を参照して説明する。まず、図２（Ａ）に示すように、
ｎ型Ｓｉ基板２１上に、熱酸化法により第１の酸化シリ
コン層２２ａを形成した後、ＬＳＩ製造工程で用いられ
る通常のフォトレジスト工程により電子放出冷陰極チッ
プが配置される場所に陰極形成用の第１のフォトレジス
トパターン２３を形成した。なお、上記第１の実施形態
と同様、第１の酸化シリコン層２２ａの形成には、ＣＶ
Ｄ法、スパッタ法等も使用可能であるが、膜質、膜厚の
均一性が良好で、ごみの発生が少ない熱酸化法が最適と
考えられる。また、陰極形成用のパターンは、円形とし
た。
造方法の第２の実施形態について、図２（Ａ）〜（Ｉ）
を参照して説明する。まず、図２（Ａ）に示すように、
ｎ型Ｓｉ基板２１上に、熱酸化法により第１の酸化シリ
コン層２２ａを形成した後、ＬＳＩ製造工程で用いられ
る通常のフォトレジスト工程により電子放出冷陰極チッ
プが配置される場所に陰極形成用の第１のフォトレジス
トパターン２３を形成した。なお、上記第１の実施形態
と同様、第１の酸化シリコン層２２ａの形成には、ＣＶ
Ｄ法、スパッタ法等も使用可能であるが、膜質、膜厚の
均一性が良好で、ごみの発生が少ない熱酸化法が最適と
考えられる。また、陰極形成用のパターンは、円形とし
た。
【００２１】その次に、図２（Ｂ）に示すように、第１
のフォトレジストパターン２３をマスクとして、ＬＳＩ
製造工程で用いられる通常のＲＩＥ法により、第１の酸
化シリコン層２２ａを加工し所望の酸化シリコンパター
ン２２を形成した後、フォトレジストパターン２３を除
去した。このフォトレジストパターン２３の除去には、
酸素プラズマを用いたが、他の方法によっても可能であ
る。
のフォトレジストパターン２３をマスクとして、ＬＳＩ
製造工程で用いられる通常のＲＩＥ法により、第１の酸
化シリコン層２２ａを加工し所望の酸化シリコンパター
ン２２を形成した後、フォトレジストパターン２３を除
去した。このフォトレジストパターン２３の除去には、
酸素プラズマを用いたが、他の方法によっても可能であ
る。
【００２２】そして、図２（Ｃ）に示すように、第１の
酸化シリコンパターン２２をマスクとして、ＲＩＥ法に
より、Ｓｉ基板２１表面を加工して、電子放出冷陰極チ
ップの基礎となる形状が形成された。次に、図２（Ｄ）
に示すように、Ｓｉ基板２１の表面全体を熱酸化し、第
２の酸化シリコン層２４を形成した。それから、図２
（Ｅ）に示すように、電子ビーム蒸着により、厚さ０．
８〜１μｍ程度の第３の酸化シリコン層２５を層間絶縁
層として形成し、さらにゲート電極としてのアルミニウ
ム層２６を０．２〜０．５μｍ程度形成した。
酸化シリコンパターン２２をマスクとして、ＲＩＥ法に
より、Ｓｉ基板２１表面を加工して、電子放出冷陰極チ
ップの基礎となる形状が形成された。次に、図２（Ｄ）
に示すように、Ｓｉ基板２１の表面全体を熱酸化し、第
２の酸化シリコン層２４を形成した。それから、図２
（Ｅ）に示すように、電子ビーム蒸着により、厚さ０．
８〜１μｍ程度の第３の酸化シリコン層２５を層間絶縁
層として形成し、さらにゲート電極としてのアルミニウ
ム層２６を０．２〜０．５μｍ程度形成した。
【００２３】次に、図２（Ｆ）に示すように、Ｓｉ基板
２１表面にフォトレジストを塗布した後、アルミニウム
層の不要部分２６ａのみが露出するようにフォトレジス
ト全体をエッチングし、第２のフォトレジストパターン
２８を形成した。なお、レジストのエッチングには、現
像液を用いたが、酸素プラズマを用いても可能である。
また、ここでの第２のフォトレジスト２８のパターンニ
ングは、図２（Ｅ）に示すように、陰極パターン形成用
マスクである酸化シリコンパターン２２上部の金属薄膜
であるアルミニウム層２６ａがその周辺の金属薄膜であ
るアルミニウム層２６よりも突出した形状になっている
ことを利用して、Ｓｉ基板２１表面に塗布されたフォト
レジストの全面を一様にエッチングすることにより、酸
化シリコンパターン２２上部のアルミニウム層２６ａを
露出させるものである。したがって、本実施形態でのこ
のパターンニングは、上記第１の実施形態のパターンニ
ングと異なり、通常のフォトレジストの露光・現像工程
を必要とせず、これよりも容易に陰極パターン形成用マ
スク上部の金属薄膜を露出させることができる。
２１表面にフォトレジストを塗布した後、アルミニウム
層の不要部分２６ａのみが露出するようにフォトレジス
ト全体をエッチングし、第２のフォトレジストパターン
２８を形成した。なお、レジストのエッチングには、現
像液を用いたが、酸素プラズマを用いても可能である。
また、ここでの第２のフォトレジスト２８のパターンニ
ングは、図２（Ｅ）に示すように、陰極パターン形成用
マスクである酸化シリコンパターン２２上部の金属薄膜
であるアルミニウム層２６ａがその周辺の金属薄膜であ
るアルミニウム層２６よりも突出した形状になっている
ことを利用して、Ｓｉ基板２１表面に塗布されたフォト
レジストの全面を一様にエッチングすることにより、酸
化シリコンパターン２２上部のアルミニウム層２６ａを
露出させるものである。したがって、本実施形態でのこ
のパターンニングは、上記第１の実施形態のパターンニ
ングと異なり、通常のフォトレジストの露光・現像工程
を必要とせず、これよりも容易に陰極パターン形成用マ
スク上部の金属薄膜を露出させることができる。
【００２４】その後、図２（Ｇ）に示すように、アルミ
ニウム層の不要部分２６ａを、リン酸、硝酸、酢酸、水
の混合溶液によるウエットエッチングにより除去した。
それから、図２（Ｈ）に示すように、第２のフォトレジ
ストパターン２８を除去した後、図２（Ｉ）に示すよう
に、酸化シリコン層をエッチング除去して、ゲート電極
としてのアルミニウム層２６と電子放出冷陰極チップ２
７を有する電界放出型電子源が得られた。
ニウム層の不要部分２６ａを、リン酸、硝酸、酢酸、水
の混合溶液によるウエットエッチングにより除去した。
それから、図２（Ｈ）に示すように、第２のフォトレジ
ストパターン２８を除去した後、図２（Ｉ）に示すよう
に、酸化シリコン層をエッチング除去して、ゲート電極
としてのアルミニウム層２６と電子放出冷陰極チップ２
７を有する電界放出型電子源が得られた。
【００２５】なお、上述の電界放出型電子素子の製造方
法の実施形態では、ゲート金属材料としアルミニウムが
用いたが、ゲート金属材料はこれに限られるものではな
く、例えば、モリブデン、ニオブ、金、銀、銅、タング
ステン等の電極材料が使用されてもよい。また、ゲート
金属材料のエッチング方法は、材料に応じて、適したエ
ッチング方法が異なるため、適当な方法を選択する必要
がある。
法の実施形態では、ゲート金属材料としアルミニウムが
用いたが、ゲート金属材料はこれに限られるものではな
く、例えば、モリブデン、ニオブ、金、銀、銅、タング
ステン等の電極材料が使用されてもよい。また、ゲート
金属材料のエッチング方法は、材料に応じて、適したエ
ッチング方法が異なるため、適当な方法を選択する必要
がある。
【００２６】
【発明の効果】以上のように 本発明によれば、陰極パ
ターン形成用マスク上の金属のみを選択的にエッチング
除去した後に、陰極パターン形成用マスクをエッチング
除去し、電界放出型電子素子を形成するので、従来のよ
うな金属層のリフトオフ工程を用いることがない。すな
わち、本発明によれば、従来のように陰極パターン形成
用マスクのエッチング除去と同時に陰極パターン形成用
マスク上の金属薄膜をリフトオフした場合のように、陰
極パターン形成用マスク上の金属がリフトオフ直後に電
子放出冷陰極チップ上に再付着することを防止すること
ができる。したがって、リフトオフされた金属層の一部
が電子放出冷陰極チップ上に付着することに起因する電
子放出冷陰極とゲート電極との間のリーク電流の発生を
抑制し、素子製造の歩留まり及び動作の安定性を著しく
向上させることができる。
ターン形成用マスク上の金属のみを選択的にエッチング
除去した後に、陰極パターン形成用マスクをエッチング
除去し、電界放出型電子素子を形成するので、従来のよ
うな金属層のリフトオフ工程を用いることがない。すな
わち、本発明によれば、従来のように陰極パターン形成
用マスクのエッチング除去と同時に陰極パターン形成用
マスク上の金属薄膜をリフトオフした場合のように、陰
極パターン形成用マスク上の金属がリフトオフ直後に電
子放出冷陰極チップ上に再付着することを防止すること
ができる。したがって、リフトオフされた金属層の一部
が電子放出冷陰極チップ上に付着することに起因する電
子放出冷陰極とゲート電極との間のリーク電流の発生を
抑制し、素子製造の歩留まり及び動作の安定性を著しく
向上させることができる。
【図１】本発明による第１の実施形態の電界放出型電子
素子の製造方法の工程を示す概略断面図である。
素子の製造方法の工程を示す概略断面図である。
【図２】本発明による第２の実施形態の電界放出型電子
素子の製造方法の工程を示す概略断面図である。
素子の製造方法の工程を示す概略断面図である。
【図３】従来の電界放出型電子素子の製造方法の工程を
示す概略断面図である。
示す概略断面図である。
１１，２１ Ｓｉ基板
１２，２２ 酸化シリコンパターン
１３，２３ 第１のフォトレジストパターン
１４，２４ 第２の酸化シリコン層
１５，２５ 第３の酸化シリコン層（層間絶縁層）
１６，２６ アルミニウム層（金属薄膜）
１７，２７ 電界放出冷陰極チップ
１８，２８ 第２のフォトレジストパターン
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭52−132771（ＪＰ，Ａ)
特開 平９−219146（ＪＰ，Ａ)
特開 平４−94033（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 9/02
Claims (3)
- 【請求項１】 電導性基板表面に陰極パターン形成用マ
スクを形成する工程と、 該陰極パターン形成用マスクにより前記電導性基板表面
を加工して電子放出冷陰極チップの基礎となる凸部を形
成する工程と、前記凸部を設けた電導性基板に、電子ビーム蒸着によ
り、前記陰極パターン形成用マスクの下の凸部周囲に空
間が形成されるように 絶縁層を形成する工程と、 該絶縁層上に電子引き出し電極用金属薄膜を形成する工
程と、 該金属薄膜形成工程により堆積された前記陰極パターン
形成用マスク上の金属薄膜を選択的にエッチング除去す
る工程と、 前記陰極パターン形成用マスクをエッチング除去する工
程とを含む電界放出型電子素子の製造方法において、 前記陰極パターン形成用マスク上の金属薄膜を選択的に
エッチング除去する工程が、該金属薄膜及び前記電子引
き出し電極用金属薄膜上にフォトレジストを塗布した後
に、該フォトレジストの前記陰極パターン形成用マスク
上の部分の金属薄膜が露出するようにパターンニング
し、該露出部分の金属薄膜を選択的にエッチングするこ
とを特徴とする電界放出型電子素子の製造方法。 - 【請求項２】 電導性基板表面に陰極パターン形成用マ
スクを形成する工程と、 該陰極パターン形成用マスクにより前記電導性基板表面
を加工して電子放出冷陰極チップの基礎となる凸部を形
成する工程と、前記凸部を設けた電導性基板に、電子ビーム蒸着によ
り、前記陰極パターン形成用マスクの下の凸部周囲に空
間が形成されるように 絶縁層を形成する工程と、 該絶縁層上に電子引き出し電極用金属薄膜を形成する工
程と、 該金属薄膜形成工程により堆積された前記陰極パターン
形成用マスク上の金属薄膜を選択的にエッチング除去す
る工程と、 前記陰極パターン形成用マスクをエッチング除去する工
程とを含む電界放出型電子素子の製造方法において、 前記陰極パターン形成用マスク上の金属薄膜を選択的に
エッチング除去する工程が、該金属薄膜及び前記電子引
き出し電極用金属薄膜上にフォトレジストを塗布した後
に、前記陰極パターン形成用マスク上の部分の金属薄膜
が周辺の金属薄膜より突出していることを利用して、該
陰極パターン形成用マスク上部の金属薄膜が露出するよ
うに前記フォトレジスト全面をエッチングすることによ
りパターンニングし、該露出部分の金属薄膜を選択的に
エッチングすることを特徴とする電界放出型電子素子の
製造方法。 - 【請求項３】 前記電導性基板が金属基板又は半導体基
板であることを特徴とする請求項１または２に記載の電
界放出型電子素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06254096A JP3513315B2 (ja) | 1996-03-19 | 1996-03-19 | 電界放出型電子素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06254096A JP3513315B2 (ja) | 1996-03-19 | 1996-03-19 | 電界放出型電子素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09259751A JPH09259751A (ja) | 1997-10-03 |
| JP3513315B2 true JP3513315B2 (ja) | 2004-03-31 |
Family
ID=13203166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06254096A Expired - Fee Related JP3513315B2 (ja) | 1996-03-19 | 1996-03-19 | 電界放出型電子素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3513315B2 (ja) |
-
1996
- 1996-03-19 JP JP06254096A patent/JP3513315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09259751A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| US5509840A (en) | Fabrication of high aspect ratio spacers for field emission display | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| US5844351A (en) | Field emitter device, and veil process for THR fabrication thereof | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| JP2002025426A (ja) | 電界放出表示素子及びその製造方法 | |
| JPH0917335A (ja) | 低電圧駆動型フィールドエミッタアレイの製造方法 | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| JP3513315B2 (ja) | 電界放出型電子素子の製造方法 | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| JP3391360B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2001143608A (ja) | 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法 | |
| US5930590A (en) | Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP) | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JP3437007B2 (ja) | 電界放出陰極及びその製造方法 | |
| JP2969913B2 (ja) | 電界放出型エミッタ | |
| KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 | |
| JPH11232996A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
| JPH10172420A (ja) | 電界電子放出素子の製造方法 | |
| KR100352972B1 (ko) | 전계방출소자와그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |