JP2002025426A - 電界放出表示素子及びその製造方法 - Google Patents

電界放出表示素子及びその製造方法

Info

Publication number
JP2002025426A
JP2002025426A JP2001112194A JP2001112194A JP2002025426A JP 2002025426 A JP2002025426 A JP 2002025426A JP 2001112194 A JP2001112194 A JP 2001112194A JP 2001112194 A JP2001112194 A JP 2001112194A JP 2002025426 A JP2002025426 A JP 2002025426A
Authority
JP
Japan
Prior art keywords
insulating layer
lower electrode
field emission
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001112194A
Other languages
English (en)
Inventor
Steven Kim
スティーブン・キム
Geun Yong Yeom
ヨム・グンヨン
Do Haing Lee
リ・ドハイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skion Corp
Original Assignee
Skion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skion Corp filed Critical Skion Corp
Publication of JP2002025426A publication Critical patent/JP2002025426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Abstract

(57)【要約】 【課題】 カソード構造のうち通用されているＭｏやＳ
ｉを用いた円錐形カソード形式ではないダイヤモンド
ライク カーボン薄膜を用いた薄膜形カソード形式の素
子を構成し、各工程段階における条件を最適化して電界
放出効率を高めるようにした電界放出表示素子及びその
製造方法を提供する。 【解決手段】 ガラス基板上に形成されたＤＬＣ薄膜；
第１ホールが形成される第１領域、第１領域を中心にそ
れに連続されて外側へ行くほど厚くなる傾きを有する第
２領域、前記第２領域の外側に均一な厚さで形成される
第３領域を有してＤＬＣ薄膜上に構成される下部電極；
前記下部電極の第２領域に接せずそこから一定の距離離
隔されて第３領域上に一定の厚さで外側にラウンドされ
た形態に形成される絶縁層；前記絶縁層上に形成され前
記下部電極の第１ホールに対応する位置で、前記第１ホ
ールより小さい第２ホールを有して形成される上部電極
を含めて構成されることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディスプレー素子
に関するもので、特に、ダイアモンド ライク カーボン
薄膜を用いた薄膜型カソードを実現して電界放出の効率
を高めるようにした電界放出表示素子及びその製造方法
に関する。
【０００２】
【従来の技術】最近、ディスプレー分野が日常生活と密
接な関係を有するようになると伴い、従来に主流となっ
ていったＣＲＴの短所を補うための新しいディスプレー
素子に関する研究が活発に行われている。
【０００３】従来のＣＲＴ(Cathode Ray Tube)は性能そ
のものは優れたディスプレー素子である。しかし、高光
度、広い光調節範囲、完全なカラー、優れた色純度、広
い視野角、高解像度を有しつつ製造工程が簡単な特徴を
有するＣＲＴの最も致命的な短所はスクリーンの大きさ
が増加するほど体積や重さが非線形的に顕著に増加する
ということである。
【０００４】このような問題を克服するために新しいデ
ィスプレー技術などが開発されてきており、代表的には
ＬＣＤ(Liquid Crystal Display)、ＰＤＰ(Plasma Disp
layPanel)、ＥＬＤ(Ｅlectro Luminescent Disolay)お
よびＶＦＤ(Ｖacuum Fluo-rescent Ｄisplay)などが挙
げられる。
【０００５】しかしながら、このような素子などは次の
ような根本的な問題があった。最初の常用可能な平面デ
ィスプレー技術であったＰＭＬＣＤ(Passive-MatrixLC
D)は印加された電場によって方向性が決定される液晶薄
膜を介して偏光された光を通過させる。従って、周辺光
源からの妨害を避けるために別の高光度の後光を必要と
する。また、液晶物質は反応速度が遅いという固有の特
性を有しており、視野角及び温度、圧力の変化によって
通過された光の光度や色が敏感に変化するため再現性の
面で問題がある。
【０００６】最近、汎用されているＡctive−Ｍatrixの
ＴＦＴ−ＬＣＤの場合、各色別にカラーフィルターが要
求され各画素ごとに一つ以上のトランジスタを必要とす
る。これは高解像度のディスプレーのためにはトランジ
スタの数が増加するということを意味する。このような
ＴＦＴ−ＬＣＤの場合には一つのトランジスタでも不良
が発生すればディスプレーの機能を失うことになり、製
造費用が高く、品質調節が難しく、収率が低いというな
どの不具合がある。
【０００７】ＥＬＤの場合は、特に青色波長の領域にお
ける発光効率が低く、かつ光度が低いという短所があ
る。また動作範囲が狭く完全な色が得られず、駆動電圧
を低めるために電極を近接させる場合、電極間の高い容
量性のためリフラッシュレートが低くなることもある。
【０００８】ＰＤＰの場合光度を高めるためには相当量
のガスが必要となり、これは画素の最小の大きさ及びス
クリーンの最小の大きさを制限させる。のみならず発光
が画素から３次元的に成されるので全方向性（omnidire
ctional）の出力特性をもたらして各ピクセル間のクロ
ストルクを起こす可能性があり、これを防ぐためには解
像度及び動作範囲がだいぶ低くくなるという短所があ
る。
【０００９】ＶＦＤの場合には、電子源全体が常に大き
くなければならないため電力効率が非常に低く、かかる
現象は特に面積の大きいディスプレーの場合に深刻であ
る。また、高電圧による加速電子が硫黄に基づいた燐光
体物質にぶつかる時に発生する硫黄成分含みのガスはカ
ソードを腐食させる要因となる。
【００１０】ＦＥＤはかかる問題点を同時に解決できる
ディスプレー素子として、現在ＦＥＤが有している一般
的な特徴などを挙げられるとカソードとゲートが同一な
基板上で形成されることができるので構造が簡単で、冷
陰極方式であるので電力消耗が低く、かつ、両ガラス板
の間に内部的な支持台を用いることによって大きさの制
限を受けることはない。また、高速動作が可能であり、
視野角が大きく、高解像度、高光度及び完全な色実行能
力などの長所を有している。
【００１１】以下、添付の図面を参照して従来技術の電
界放出表示素子に関して説明する。
【００１２】図１（a）、図１（b）および図２は一般的
な電界放出カソードの構成図である。ＦＥＤ(Field Emi
ssion Dispaly)は陰極板パネル(カソード)と陽極板パネ
ル(アノード)とから構成されており、基本的に陰極板か
ら放出された電子が陽極板の蛍光体にぶつかって映像を
現すように設計され作動方式が既存ブラウン管と類似で
ありつつ薄型、低電力消費、低工程費用、優れた温度特
性及び高速動作などいろいろな長所を備えている。
【００１３】電界放出は高い電気場の印加によって材料
の表面から電子が放出される現象であって、平板表示素
子や真空電子素子などへの活用のために多様なの研究が
進まれている。電界効果電子放出の陰極材料としては大
体ＭｏやＳｉなどを用いているが、これらの材料は高い
電子親和度を有しているので電子放出をおこすことので
きる十分な電気場の形成のために鋭い円錐状のチップ
（tip）形態に用いられている。しかしながら、このよ
うな陰極チップを用いる場合には電界放出のために高い
電気場が必要であり、残留ガスによるバックスパッタリ
ングや化学的な反応によって電子放出性能が次第に低下
するなど陰極の安定性に多くの問題が生じられると知ら
れている。
【００１４】かかる問題点を解決するためにダイヤモン
ドやダイヤモンド ライク カーボン(diamond-like carb
on: DLC)を陰極材料として使用しようとする研究が進ま
れている。カーボン系陰極物質は負の電子親和度を有し
ているため低電気場によっても容易に放出されるものと
知られている。従って、ＭｏやＳｉを電極材料として用
いる場合のようにチップ形態で作製する必要がないので
作製工程を単純化できるという長所がある。また、機械
的特性が優れておりバックスパッタリングによる損傷を
減らすことができ、化学的安定性、高い熱伝導度など優
れた物理化学的な特性によって陰極の安定性を格段に向
上できるものと期待される。
【００１５】このような電界放出素子の電界放出原理を
説明すると次の通りである。真空中の固体(金属または
導体)表面上に約５×１０７Ｖ／ｃｍ以上の電界が印加
されるとき電子は量子力学的トンネリングによって固体
から真空の状態に抜き出されるようになる。この時発生
する電流−電圧の特性は式１のようにファウラーノルト
ハイム(Fowler−Nordheim)の規則によって決められる。
【００１６】
【式１】 Ι：放出電流 Ｅ：印加電圧 Φ：導体の仕事関数 β：局部電界増大因子 Ａ，Ｂ：定数 このような式１から見ると、なるべく低い電圧で高電流
を得るためには仕事関数値が低くしなければならないこ
とが分かる。
【００１７】典型的なスピント型カソードのようにチッ
プ先端部の半径が２５０Åであり、ゲートとカソードチ
ップとの間隔が６０００Åの場合ゲートとカソードに印
加された電圧(ＶＧ)１００Ｖによってチップ当たり約１
０μＡの電流が得られる。プロセスの改善によって１０
０Ｖ以下の印加電圧でもチップ当たり１００μＡ程度の
電流が得られることが知られているが、これが可能であ
る場合チップ集積度を１０７tips/cm2で製造することに
なると実際に利用できる電流密度は１０００Ａ／cm2程
度である。これは従来の熱電子放出真空素子によって得
られる電流密度の０．５Ａ／cm2に比べて２０００倍高
く、固体素子の１００Ａ／cm2に比べても１０倍程度高
い値である。このように利用可能な電流密度が高いとい
うことは特にＨＤＴＶのような大型ディスプレーにおい
て輝度を良好に保持するのに非常に重要である。
【００１８】一般的な電界放出素子の構造について以下
に説明する。ＦＥＤ分野においては放出電流を高めるか
動作電圧を低めるために現在までいろんな形態のカソー
ド構造が研究されており、かかる構造のカソード構造を
形成するための多くの工程が研究されている。そのうち
代表的な三つのものとして図１（a）に示す円錐形、図
１（b）に示すウェッジ形、そして、図２の薄膜エッジ
形などが有り、代表的なスピント型カソードは円錐形に
属する。
【００１９】図１（a）に示すような円錐形のカソード
構造はゲートの直径を減らすために電子ビームによる微
細形状の技術を用いるか、或いは局部酸化工程(LOCOS)
を用いる研究などが進まれてきており、仕事関数を低め
るためにダイヤモンドまたはＤＬＣコーティング薄膜を
用いるか、シリサイド膜を適用する技術などが試みられ
ている。しかし、現在までは円錐形チップを用いたＦＥ
Ｄパネルの形成技術が最も広く適用されている。
【００２０】円錐形チップの電界効果電子放出素子の製
造技術はさらにカソードチップの物質によってシリコン
半導体を用いる場合と金属(主にＭｏ)を用いる場合との
二つの形態に大きく分類できる。
【００２１】円錐形カソードの構造は、ガラス基板１上
に形成されるカソード電極層２と、前記カソード電極層
２上の上端部は第１直径を有して下端部は第１直径より
小さい第２直径を有するホールを含み、所定の厚さで形
成される絶縁層３と、前記絶縁層３に形成されたホール
の中央部に位置し、前記カソード電極層２に接触されて
第２直径より小さい第３直径の下端部を有して円錐形に
形成される電界放出用陰極５と、前記絶縁層上に電界放
出用陰極５を中心に第１直径より小さい第４直径の開口
ホールを有して形成されるゲート電極４とを含めて構成
される。
【００２２】また、ウェッジ形カソードは、図１（b）
のように、ガラス基板６上に形成されるカソード電極層
７と、前記カソード電極層７上に円形でないライン形態
の開口部を有して所定の厚さで形成される絶縁層８と、
前記絶縁層８に形成されたライン形態の開口部の中央部
に位置し、前記カソード電極層７にコンタクトされ断面
が三角形のウェッジ構造を有する電界放出用陰極１０
と、前記絶縁層上に前記電界放出用陰極１０を中心に前
記絶縁層８に形成されたライン形態の開口部より小さい
大きさのまた他の開口部を有して形成されるゲート電極
９とを含めて構成される。
【００２３】また、薄膜エッジ形カソードは、図２のよ
うに、ガラス基板１１上に形成されるカソード電極層１
２と、前記カソード電極層１２上に円形でないライン形
態の開口部を有して所定の厚さで形成される下部電極層
１３と、前記下部電極層１３上にそれより広い幅の開口
部を有して形成される第１層間絶縁層１４と、前記第１
層間絶縁層１４上に下部電極層１３と同一の幅で開口部
を有して薄膜形態に形成される電界放出用陰極１５と、
前記電界放出用陰極１５上に第１層間絶縁層１４と同一
幅の開口部を有して形成される第２層間絶縁層１６と、
前記第２層間絶縁層１６上に下部電極層１３と同一幅の
開口部を有して形成される上部電極層１７とを含めて構
成される。
【００２４】このような従来技術のカソード構造では、
開口部の直径(または幅)が絶縁層の全体厚さから電界放
出用陰極の厚さを引いた寸法より大きいほど電界放出効
率を高めることができる。しかしながら、開口部の大き
さを大きくする場合には放出電子量を多くすることがで
きるが、ゲート電極にぶつかる電子の衝突量が増加する
ため漏れが起こりやすく、上板の蛍光体に誘導される電
子のフォーカシング状態が低下して画像の歪みをもたら
すこともある。従って、このような全ての事項に鑑みて
各々の寸法及び条件を最適化することが必要である。
【００２５】
【発明が解決しようとする課題】このような従来技術の
電界放出素子は次のような問題がある。従来技術で提示
されたカソード構造及び製造方法では絶縁層とゲート電
極の設計マージンが制限を受けるため特性及び収率向上
などが難しい。
【００２６】本発明はこのような従来技術の電界放出表
示素子の問題を解決するためのもので、カソード構造の
うち通用されているＭｏやＳｉを用いた円錐形カソード
形式ではないダイヤモンド ライク カーボン薄膜を用い
た薄膜形カソード形式の素子を構成し、各工程段階にお
ける条件を最適化して電界放出効率を高めるようにした
電界放出表示素子及びその製造方法を提供することをそ
の目的とする。
【００２７】
【課題を解決するための手段】上記目的を達成するため
の本発明による電界放出素子は、ガラス基板上に形成さ
れたＤＬＣ薄膜；第１ホールが形成される第１領域、第
１領域を中心にそれに連続されて外側へ行くほど厚くな
る傾きを有する第２領域、前記第２領域の外側に均一な
厚さで形成される第３領域を有してＤＬＣ薄膜上に構成
される下部電極；前記下部電極の第２領域に接せずそこ
から一定の距離だけ離隔されて第３領域上に一定の厚さ
で外側にラウンドされた形態に形成される絶縁層；前記
絶縁層上に形成され前記下部電極の第１ホールに対応す
る位置で、前記第１ホールより小さい第２ホールを有し
て形成される上部電極を含めて構成されることを特徴と
する。
【００２８】また、電界放出表示素子の製造方法は、基
板上に形成されたＤＬＣ薄膜上に下部電極形成用の物質
層を形成する段階；前記ＤＬＣ薄膜上にフォトレジスト
パターン層を形成し、パターニングされたフォトレジス
ト層の垂直性を減少させる段階；前記フォトレジストパ
ターン層をマスクにして露出された下部電極形成用の物
質層を一定の厚さで乾式食刻した後、残った部分を湿式
食刻工程にて除去して下部電極を形成する段階；前記下
部電極を含む全面に絶縁層を形成し平坦化する段階；前
記平坦化された絶縁層上に上部電極形成用の物質層を形
成して選択的にパターニングし前記絶縁層を部分的に除
去する段階を備えて成されることを特徴とする。
【００２９】
【発明の実施の形態】以下、添付の図面を参照して本発
明による電界放出表示素子及びその製造工程についてよ
り詳細に説明する。
【００３０】図３（a）と図３（b）は本発明による電界
放出素子のカソードの構成図である。本発明による電界
放出表示素子は、図３（a）と図３（b）に示すように、
ガラス基板２１上に形成されたＤＬＣ薄膜２２上にＭｏ
から形成される下部電極２３と、前記下部電極上にＳｉ
Ｏ２からなる絶縁層２４と、前記絶縁層２４上にＭｏか
ら形成される上部電極２５とから構成される。
【００３１】本発明による電界放出素子は薄膜形の構造
を有するもので電子放出効率及び直進性を最大化できる
ようにしたものである。即ち、下部電極２３，絶縁層２
４、上部電極２５の厚さの割合を１：３：２とし、下部
電極２３の電極形状は、食刻工程によってＤＬＣ薄膜２
２が露出された部分と、食刻された両側面の傾きとが各
々１：１：１となるようにする。また、この場合下部電
極２３の厚さとＤＬＣ薄膜２２の露出部分とは１：２の
割合を保持し、下部電極２３の厚さと上部電極２５のホ
ールの大きさとは１：１．５の割合を保持するようにす
る。
【００３２】本発明による電界放出表示素子の構成をよ
り詳く説明すると次の通りである。まず、電界放出表示
素子は、ガラス基板２１上に２５０〜３５０Åの厚さ、
望ましくは３００Åの厚さで形成されるＤＬＣ薄膜２２
と、前記ＤＬＣ薄膜２２上にＭｏから形成され、薄膜が
完全に除去された円形の第１ホールを有する第１領域
と、第１領域を中心としてそれに連続されて外側へ行く
ほどその厚さが厚くなって２６．５°の傾きを有する第
２領域と、前記第２領域の外側に最も太い厚さで一定の
厚さを有して形成される第３領域とから構成される下部
電極２３と、前記下部電極２３上にＳｉＯ２からなり下
部電極２３の第２領域に接することなく、これに一定の
距離離隔されて第３領域上に一定の厚さで外側にラウン
ドされた形態からなる絶縁層２４と、前記絶縁層２４上
にＭｏで一定の厚さで成され、中央部に前記下部電極２
３の第１ホールに対応されそれより小さい大きさの円筒
形の第２ホールを有して形成される上部電極２５とから
構成される。
【００３３】このような構造を有する本発明による電界
放出表示素子のカソードの製造工程は次のような順序に
行われる。
【００３４】図４は本発明による電界放出素子の工程流
れ図である。まず、ガラス基板２１上にＤＬＣ薄膜２２
層を形成し、表面洗浄工程を進める。そして、前記下部
電極２３を形成するための工程として、ＤＬＣ薄膜２２
上に金属層、例えばＭｏ層を形成し、フォトリソグラフ
ィ工程で電極形状を有するようにパターニングする。次
いで、下部電極２３が形成された全表面を洗浄した後、
前記下部電極２３を含む全面にＳｉＯ２の蒸着及び平坦
化工程によって絶縁層２４を形成する。
【００３５】また、上部電極２５を形成するための工程
として、絶縁層２４上に金属層、例えばＭｏ層、マスク
用酸化膜を形成し、フォトリソグラフィ工程によってマ
スク用酸化膜をパターニングした後、これをマスクとし
て電極形状を有するようにパターニングする。次いで、
パターニングされた上部電極２５をマスクとして絶縁層
２４を食刻する順序で工程を進める。このような製造工
程で、ＤＬＣ薄膜２２はＣｓ＋イオンアシストスパッタ
リングで蒸着形成する。
【００３６】Ｃｓ＋イオンアシストスパッタリング方法
はＣｓ＋イオンがターゲットを打つ時ターゲットからの
陰イオンの発生確率が大きい特徴を用いてスパッタリン
グ特性を改善させる方法である。即ち、ＤＬＣ薄膜２２
蒸着時にプラズマ放電時グラファイトターゲット（grap
hite target）の中央に位置したＣｓターゲットでＣｓ
＋イオンが発生し、Ｃｓ ＋イオンが再びグラファイトタ
ーゲットを打って陰のＣイオンを発生させ、このＣ−イ
オンがポテンシャルによって加速され基板に衝突するよ
うにすることで良質のＤＬＣ薄膜２２を形成する。
【００３７】そして、ＤＬＣ薄膜２２上に下部電極を形
成するためのＭｏ層と上部電極を形成するためのＭｏ層
を蒸着させる工程はＤＣマグネトロンスパッタリングを
用い、絶縁層の蒸着工程は電子ビーム蒸発、ＲＦマグネ
トロンスパッタリング、イオンビームアシスト蒸発のう
ちいずれかを用いる。また、下部電極を形成するための
Ｍｏ層と上部電極を形成するためのＭｏ層の食刻工程時
には誘導結合型ブラズマ装備を用い、上部電極Ｍｏの食
刻のためのマスク用酸化膜の食刻工程時には磁場が強化
された誘導結合型プラズマ装備を用いることが望まし
い。
【００３８】ここで、誘導結合型プラズマ食刻装備のチ
ャンバは陽極酸化されたＡｌ材質からなることが好まし
く、水冷される３．５回巻き込まれた螺旋形の銅コイル
アンテナにプラズマを発生させるために１３．５６ＭＨ
ｚのＲＦパワーを印加して工程を進める。また、コイル
とチャンバとを分離させる石英窓と基板との距離を６５
ｍｍに維持し、基板にはバイアス電圧を誘起するために
独立的に１３．５６ＭＨｚのＲＦパワーを印加して工程
を進める。
【００３９】そして、磁場が強化された誘導結合形プラ
ズマ食刻装備はチャンバがステンレススチール材質であ
ることを用い、誘導結合形プラズマを発生させるために
５回に亘って巻き込まれているＣｕコイルに１３．５６
ＭＨｚＲＦパワーを印加し、バイアス電圧を誘起させる
ために１３．５６ＭＨｚＲＦパワーを基板に独立的に印
加して工程を進めることが望ましい。また、チャンバ内
の磁場を強化させるために表面で２０００ガウス(Gaus
s)の磁場力を有する１ｃｍ×１０ｃｍ長さの４対の永久
磁石をチャンバの周りに等間隔で構成し、コイルとチャ
ンバとを分離させる石英窓の厚さを１ｃｍ、基板と石英
窓と距離を７５ｍｍとする。
【００４０】以下、このような本発明による電界放出表
示素子の製造方法を各工程段階別に詳細に説明する。
【００４１】まず、下部電極２３を形成する工程段階を
説明すると次の通りである。Ｃｓ＋イオンビームアシス
トスパッタリング蒸着法を用いて２５０〜３５０Åの厚
さでＤＬＣ薄膜２２を蒸着する。ここで、ＤＬＣ薄膜２
２の蒸着厚さは３００Åが好ましい。下部電極２３を形
成するための材料としてはＭｏを使用し、ガラス基板２
１上に形成されたＤＬＣ薄膜２２をＴＣＥ溶液、エタノ
ール、超純水を用いて洗浄し、ＤＣマグネトロンスパッ
タリングを用いてＭｏ層を蒸着する。
【００４２】ここで、一般的な電極材料のＡｌを下部電
極の材料として用いることになると絶縁層ＳｉＯ２の湿
式食刻溶液であるＢＯＥにＡｌが食刻されるのでＡｌの
使用は難しくなる。Ｍｏ層の蒸着時初期真空度は２×１
０−５Ｔｏｒｒ以下とし、Ａｒガスの流量は１０ｓｃｃ
ｍとする。また、スロットル（throttle）バルブを調節
して蒸着時の圧力は５ｍＴｏｒｒに一定に保持させる。
【００４３】このような下部電極形成用金属層を蒸着し
た後には電極形状を作るためにフォトレジストをマスク
として乾式食刻工程を進める。ここで、フォトリソグラ
フィ工程によってフォトレジストパターンを形成した後
フォトレジストパターンのベーキング温度を調節してフ
ォトレジストパターンの垂直性を減少させる方法によっ
てマスクの形状は変えられる。
【００４４】図５（a）と図５（b）は下部電極のＭｏ層
を湿式食刻した後の形状を示すもので、下部電極の形状
を作るためにＭｏ層をＣＨ３ＣＯＯＨ、Ｈ３ＰＯ４、Ｈ
ＮＯ ３、Ｈ２Ｏを６：７．６：３：１５の割合で混合し
た溶液にて湿式食刻したものである。この時、湿式食刻
工程は約８５０Å／ｍｉｎの食刻速度で工程が行われ
る。
【００４５】図５（a）に示すように、Ｍｏ層を湿式食
刻でパターニングする場合には最も好ましい２６．５°
角度のＭｏ層の食刻形状が得られないことが分かる。従
って、本発明ではＭｏ層のパターニングを乾式食刻を用
いて進める。即ち、下部電極を形成するためのＭｏ層の
食刻時に誘導結合型プラズマ食刻装備を用いて次の条件
で工程を進める。
【００４６】誘導力を４００Ｗ、バイアス電圧を〜１５
０Ｖ、食刻ガスには純粋Ｃｌ２ガスを使用し、工程圧力
は２０ｍＴｏｒｒの条件として食刻工程を行う。この
時、基板温度を７０℃に一定に維持して正確なパターニ
ングが行われるようにする。このような食刻工程におけ
るＭｏ層の食刻速度は２９００Å／ｍｉｎである。
【００４７】また、乾式食刻によるＤＬＣ薄膜２２表面
の損傷を防ぐために乾式食刻時Ｍｏ層を約５００Å残し
た後湿式食刻によって残余の部分を食刻する。この時の
湿式食刻溶液としては３８Ｈ３ＰＯ４＋１５ＨＮＯ３＋
３０ＣＨ３ＣＯＯＨ＋７５Ｈ２Ｏを６：７．６：３：１
５の割合で混合した溶液を使用する。そして、下部電極
２３を形成するためのＭｏ層の食刻された側面の傾斜度
を低めるために食刻マスクのフォトレジストの側面角度
を低めており、その側面角度を低めるための方法ではフ
ォトレジストのハードベーキング温度を高める方法を用
いる。フォトレジストのハードベーキング温度調節によ
るＭｏ層の食刻結果を調べると次の通りである。
【００４８】図６（a）と図６（b）は１４０℃でのハー
ドベーキング後のフォトレジスト層の断面構成並びに乾
式食刻後の下部電極層の断面構成図である。また、図７
（a）と図７（b）は１７０℃でのハードベーキング後の
フォトレジスト層の断面構成並びに乾式食刻後の下部電
極層の断面構成図であり、図８（a）と図８（b）は２０
０℃でのハードベーキング後のフォトレジスト層の断面
構成並びに乾式食刻後の下部電極層の断面構成図であ
る。このような断面構成から見ると、フォトレジストの
ハードベーキング温度を高めてマスクの側面角度を低め
ることによってＭｏ層の食刻後の側面角度が低められる
ことが分かる。
【００４９】特に、図７（a）と図７（b）のように、１
７０℃で１０分間ハードベーキングした後フォトレジス
トをマスクとしてＭｏ食刻を行う場合、Ｍｏ層の側面傾
斜角度を最適化することが可能である。このようなハー
ドベーキング工程時における工程時間はＭｏ層の側面傾
斜角度に影響を与えることはない。ここで、図７（a）
と図７（b）から見ると、Ｍｏ層を乾式食刻する場合、
食刻された側面の角度が約２６．５°として所望の形状
が得られるものの、底の基板がオーバーエッチされるこ
とが分かる。
【００５０】素子構成に際して電子放出特性を向上させ
るためにはＤＬＣ薄膜２２の表面を損傷させてはいけな
く、下部電極（Ｍｏ）２３のパターニング時にＤＬＣ薄
膜２２が露出された直後食刻工程が終了されるべきであ
る。従って、本発明では前記のように、ＤＬＣ薄膜２２
を損傷することなく下部電極（Ｍｏ）２３のパターニン
グ時に乾式食刻と湿式食刻とを共に用いる。
【００５１】このように乾式食刻と湿式食刻を共に用い
る場合には図９のように底面のオーバーエッチが発生せ
ず所望の側面角度が得られることが分かる。図９は乾式
食刻及び湿式食刻を共に用いた食刻工程後の下部電極の
断面構成図である。このように乾式食刻と湿式食刻とを
共に用いてパターニングした下部電極（Ｍｏ）２３の断
面構成によって所望の側面角度が得られると共に底面が
オーバーエッチされないようにすることが出来るが、電
極の中央部に食刻が行われない部分が存在することもあ
る。
【００５２】その原因は乾式食刻中に発生したフォトレ
ジストの残留物が表面に残ってマスクの役割を果たして
いるためであり、かかる現象を抑制するために乾式食刻
後に連続的にＯ２プラズマ処理を３０秒間行うことによ
りフォトレジストの残留物を取り除くことも可能であ
る。フォトレジスト残留物の除去工程は誘導結合型プラ
ズマを用いて２０mＴｏｒｒの工程圧力で５００Ｗの誘
導力を基板に印加して行う。このようにＯ２プラズマ処
理によってフォトレジストが損傷しない位にＭｏ層の表
面に残っているフォトレジストの残留物を除去した後、
湿式食刻を進めることで図１０のような断面が得られ
る。
【００５３】図１０は乾式食刻、残留物除去、湿式食刻
工程を行った後の下部電極の断面構成図である。このよ
うな残留物除去の工程として図１０のように、食刻され
ず残っている部分が存在することなく、食刻工程が正確
にＤＬＣ薄膜２２の表面で停止されるようにすることが
できる。
【００５４】以下は絶縁層の蒸着及び食刻工程の段階を
説明する。絶縁層２４の形成材料ではＳｉＯ２を使用
し、蒸着方法では電子ビーム蒸発、ＲＦリアクティブマ
グネトロンスパッタリング、イオンビームアシスト蒸発
装備などを用いる。この時、絶縁層２４の厚さは下部電
極２３厚さの３倍程度が好ましい。そして、下部電極２
３と絶縁層２４間の接着力を向上させるために下部電極
２３をパターニングし、絶縁層２４を蒸着する前にＴＣ
Ｅ、アセトン、アルコール、超純水の順に表面を洗浄す
る。
【００５５】絶縁層２４を電子ビーム蒸発で蒸着する場
合には初期真空度を２×１０ー５Ｔｏｒｒ以下とし、加
速電圧は３．２ｋＶ、電流は５０〜６０ｍＡとするのが
望ましい。基板温度は２００℃〜６００℃の範囲で可変
して蒸着効率を高めることも可能である。
【００５６】そして、絶縁層２４をＲＦマグネトロンス
パッタリングで蒸着する場合には初期真空度を２×１０
ー５Ｔｏｒｒ以下とし、Ａｒガス流量は１０ｓｃｃｍ、
Ｏ２ガスの流量は０．５ｓｃｃｍとし、スロットルバル
ブを調節して蒸着時の圧力は１０ｍＴｏｒｒに一定に維
持させる。蒸着時のＲＦパワーは２００Ｗとする。
【００５７】また、絶縁層２４をイオンビームアシスト
蒸発で蒸着する場合には初期真空度を９×１０ー６Ｔｏ
ｒｒ以下とし、加速電圧は５．５ｋＶ、電流は５０〜６
０ｍＡとするのが好ましい。イオンビームソースとして
はＯ２ ＋イオンを使用し、Ｏ ２ ＋イオンを発生させるた
めのＲＦパワーは１００Ｗとし、イオン加速のための加
速電圧は９００Ｖとする。
【００５８】下部電極２３と絶縁層２４間の接着力を向
上させるために次のような方法が用いられることができ
る。例えて、絶縁層２４の蒸着工程において常温で電子
ビーム蒸発を用いてＳｉＯ ２を蒸着する場合、下部電極
２３とＳｉＯ２間の界面における接着力が良くないので
蒸着の後膜が剥げられることがある。従って、電子ビー
ム蒸発でＭｏ層蒸着時にＭｏ層とＳｉＯ２間の接着力を
高めるために基板温度を２００℃として、Ｍｏ層蒸着後
に３０分間同一温度で真空熱処理を行い、２００℃の温
度でＭｏ層を蒸着することによると接着力を向上でき
る。
【００５９】しかしながら、電子ビーム蒸発を用いて蒸
着したＳｉＯ２をパターニングする工程に際してＢＯＥ
溶液を用いて湿式食刻する場合、下部電極ＭｏとＳｉＯ
２との界面における湿式食刻が図１１のように速やかに
進行され得る。
【００６０】図１１は絶縁層蒸着／湿式食刻後の断面構
成図である。このように界面を介した早い食刻が成され
ることから熱処理によるＭｏ層とＳｉＯ２間の界面にお
ける接着力の向上に限界があることが分かる。また、下
部電極２３と絶縁層２４との界面における接着力を高め
るためのまた他の方法としてはＲＦマグネトロンスパッ
タリングを用いてＳｉＯ２膜を３０００Å蒸着した後、
電子ビーム蒸発を用いて余りの部分を蒸着する方法と、
イオンビームアシスト蒸発を用いてＳｉＯ２膜を蒸着す
る２つの方法がある。
【００６１】このような電子ビーム蒸発及びイオンビー
ムアシスト蒸発ではＳｉＯ２の蒸着時下部電極２３の形
状によってＳｉＯ２内の界面が存在でき、それによって
絶縁層２４の湿式食刻時、所望の湿式食刻形態と反対と
なる湿式食刻の形状が現す。従って、電子ビーム蒸発で
ＳｉＯ２蒸着時基板の温度を６００℃に高め、蒸着速度
を格段に低めて約３Å／ｓの蒸着速度で蒸着を行うこと
が望ましい。
【００６２】このように工程を行う理由は次の通りであ
る。図１２はＲＦマグネトロンスパッタリングと電子ビ
ーム蒸発を共に用いて絶縁層を蒸着する場合の断面構成
図であり、図１３はＲＦマグネトロンスパッタリングと
電子ビーム蒸発を共に用いて蒸着した絶縁層の湿式食刻
後の断面構成図である。図１２に示すように界面を形成
させ、絶縁層２４が蒸着される現象は下部電極２３の形
状によるものであって、電子ビーム蒸発によるＳｉＯ２
蒸着時ステップカバリジー(step coverage)の特性が良
くなくて発生するものである。
【００６３】そして、図１３に示すように絶縁層２４の
湿式食刻が逆象に成される現象は図１１のように蒸着段
階で形成された界面に沿って食刻が早く成されることで
現す現象である。このような逆象の湿式食刻現象は図１
４で明確に現れている。
【００６４】図１４は絶縁層内の界面に沿って湿式食刻
が進行される現象を示す断面構成図である。従って、Ｓ
ｉＯ２蒸着時に生成されるＳｉＯ２内の界面を除去する
ためにステップカバリジーを向上させるのが望ましい。
即ち、電子ビーム蒸発によってＳｉＯ２蒸着時基板の温
度を６００℃に高め、蒸着速度を格段に低めて約３Å／
ｓの蒸着速度で蒸着を行うことでステップカバリジーを
向上させることである。このように電子ビーム蒸発でＳ
ｉＯ２蒸着工程を行う場合の湿式食刻工程時の断面構成
は図１５の通りであり、湿式食刻形状がＳｉＯ２界面に
よる逆象の形状から所望の形状に改善されることが分か
る。
【００６５】図１５はＲＦマグネトロンスパッタリング
と電子ビーム蒸発を共に用いて６００℃の基板温度で蒸
着速度を約３Å／ｓに蒸着した絶縁層の湿式食刻進行時
の断面構成図である。ここで、絶縁層２４の位置によっ
て食刻速度が異なることがあり、この現象は蒸着率が一
定しなくて位置によってＳｉＯ２の密度差が生じること
が原因である。かかる現象はＲＦリアクティブマグネト
ロンスパッタリングを用いる場合、低い蒸着速度によっ
て界面を生成することなく蒸着が行われ、ＳｉＯ２内に
界面が存在しないことから逆象の湿式食刻形状が存在し
ないと共に、蒸着速度が一定であることから湿式食刻速
度が一定となることでなめらかな食刻形状が得られる。
【００６６】以上の結果から絶縁層２４の蒸着工程をＲ
Ｆリアクティブマグネトロンスパッタリングで進行する
のが最も望ましいことが分かる。図１３と図１５を見る
と下部電極２３の形状に基づいて絶縁層２４に窪んだ部
分が存在することが分かる。このような絶縁層２４の窪
みは後続工程で形成される上部電極２５を窪める原因と
なる。かかる現象を除去するために本発明では次のよう
に絶縁層の平坦化工程を行う。
【００６７】即ち、図１６に示すように、ＳｉＯ２蒸着
後その上にフォトレジストを塗布して窪んだ部分が満た
されるようにした後、塗布されたフォトレジストとＳｉ
Ｏ２を同一な食刻速度で食刻して平坦化工程を行う。こ
こで用いる食刻装備は磁場強化された誘導結合形ブラズ
マ食刻装備であり、工程条件としては誘導力を１０００
Ｗ、バイアス電圧は〜１００Ｖに一定に保持する。食刻
ガスでは９０％ＣＦ４ガスに１０％Ｏ２ガスを更に使用
する。図１６は絶縁層の平坦化のために絶縁層を設定厚
さより下部電極の厚さほどさらに蒸着した後フォトレジ
ストを塗布した断面構成図であり、図１７は食刻ガスの
Ｏ２含有量による絶縁層とフォトレジストの食刻速度の
変化を示すグラフである。
【００６８】また、図１８は食刻ガスにＯ２ガスを１０
％に含有させ平坦化工程を行った後の断面構成図であ
る。このような絶縁層の平坦化を行うためにはＳｉＯ２
とフォトレジストを同一速度で食刻できる食刻条件を選
択すべきである。ＳｉＯ２食刻に通常使われるＣＦ４ガ
スを主要食刻ガスとして使用し、フォトレジスト除去に
効果的なＯ２ガスを添加ガスとして使用することで工程
を行い、ＣＦ４ガスにＯ２ガスを添加することによるＳ
ｉＯ２とフォトレジストの食刻速度の変化は図１７に示
す通りである。
【００６９】図１７から見るとＣＦ４ガスにＯ２ガスを
添加することによってＳｉＯ２食刻速度は減少する反
面、フォトレジストの食刻速度は増加することが分か
る。ここで、９０％ＣＦ４ガスに１０％Ｏ２ガスを添加
して食刻する場合にはＳｉＯ２とフォトレジストの食刻
速度が同一であることが分かる。本発明の絶縁層の平坦
化工程では９０％ＣＦ４ガスに１０％Ｏ２ガスを添加し
たＳｉＯ２食刻ガスを用いて平坦化を成し、その結果図
１８のように、絶縁層２４に窪んだ部分が存在せず上部
面が平坦となる。
【００７０】このように絶縁層の平坦化工程が完了する
と上部電極を形成するためのＭｏ層の蒸着工程を次のよ
うに行う。上部電極２５を形成するためのＭｏ層の蒸着
はＤＣマグネトロンスパッタリングを用い、蒸着時の初
期真空度は２×１０ー５Ｔｏｒｒ以下とし、Ａｒガス流
量は１０ｓｃｃｍ、圧力は５ｍＴｏｒｒに一定に保持さ
せる。また、Ｍｏ層の蒸着厚さは下部電極２３の２倍と
する。
【００７１】このようなＭｏ層の蒸着工程後に次のよう
な食刻工程を用いて上部電極２５をパターニングする。
上部電極２５の食刻は垂直に成されるべきであるので上
部電極２５の食刻工程ではマスク物質との高い食刻選択
比を有するようにして進行する。食刻マスクにＳｉＯ２
を使用し、マスク食刻装備としては磁場強化された誘導
結合型プラズマ食刻装備を用いる。ここで、マスク酸化
膜はＲＦマグネトロンスパッタリングで３５００Åの厚
さで蒸着する。また、マスク酸化膜の食刻条件として
は、誘導力を１０００Ｗ、バイアス電圧は〜１００Ｖ、
食刻ガスではＣＦ４を使用する。
【００７２】そして、このような工程によって形成され
たマスク酸化膜を用いてＭｏ層を誘導結合型プラズマ装
備を用いて次のような工程条件をパターニングする。Ｍ
ｏ層のパターニング工程時にＭｏ層とマスクに使用され
るＳｉＯ２間の高い食刻速度と食刻選択比を得るため
に、５０％Ｃｌ２に５０％Ｏ２ガスを添加する条件で工
程圧力２０ｍＴｏｒｒ、誘導力４００Ｗ、バイアス電圧
〜１５０Ｖ、基板温度７０℃として上部電極２５パター
ニング工程を行う。即ち、主要食刻ガスではＣｌ２ガス
を使用し、添加ガスでＯ２、ＢＣｌ２ガスを使用して添
加ガス量の変化によるＭｏとＳｉＯ２の食刻速度の変化
から図１９のような結果が得られることが分かる。ここ
で、工程圧力、基板温度、誘導力、バイアス電圧を変化
させることによっても食刻速度が変化する。
【００７３】図１９は各工程条件の変化によるＭｏとＳ
ｉＯ２の食刻速度の変化を示すグラフである。図１９に
示すように、５０％Ｃｌ２に５０％Ｏ２ガスを添加する
条件で工程圧力２０ｍＴｏｒｒ、誘導力４００Ｗ、バイ
アス電圧〜１５０Ｖ、基板温度７０℃として食刻する場
合、ＭｏとＳｉＯ２間に高い食刻速度と食刻選択比が得
られることが分かる。
【００７４】このような食刻条件を用いて工程を行う場
合、マスク酸化膜とＭｏ層のパターニング断面構成は図
２０（a）と図２０（b）に示す通りである。図２０
（b）からＭｏ層は垂直に食刻されることが分かる。図
２０（a）はＭｏ層の食刻のためのマスク酸化膜のパタ
ーニングされた断面構成図であり、図２０（b）はマス
ク酸化膜を用いたＭｏ層のパターニング後の断面構成図
である。このような上部電極２５パターニング工程後に
絶縁層２４をＢＯＥ(６：１)溶液を用いて食刻すると図
２１及び図２２における最終のカソード構造を完成する
ことになる。
【００７５】図２１は本発明による電界放出表示素子の
製造済みカソードの正面図であり、図２２は本発明によ
る電界放出表示素子の製造済みカソードの断面構成図で
ある。このような本発明による電界放出素子は放出アレ
イ部分が上部電極と下部電極とからなって正確な色相を
実現することができる。また、一般的なチップ構造の電
極から放出されるエレクトロンビームに比べて直進性を
有するように構成され高鮮明度が得られる。
【００７６】以上で説明したような本発明の電界放出表
示素子及びその製造方法は、前記実施形態に限らずその
の要旨が変わらぬ範囲内で当業者が応用、変形できるこ
とは勿論である。
【００７７】
【発明の効果】上述した本発明による電界放出表示素子
及びその製造方法は次のような効果がある。
【００７８】第一に、カソード形成時にダイヤモンド
ライク カーボン薄膜を用いた薄膜形素子を形成し、各
工程段階における条件を最適化して電界放出効率を増大
させることができる。第二に、絶縁層とゲート電極の設
計マージンを十分に確保して素子の特性及び収率を向上
させる効果がある。第三に、下部電極物質としてＭｏを
使用し、ハードベーキングしたＰＲを食刻マスクに使用
して食刻工程を行うことにより所望の電極形態が効率的
に得られる。第四に、下部電極パターニングに際して乾
式食刻の後湿式食刻を連続的に行うことで下部層である
ＤＬＣ薄膜の表面が損傷しないようにして素子の均一性
及び動作特性を確保することができる。第五に、絶縁層
の形成に際してＲＦリアクティブマグネトロンスパッタ
リング法を用いて下部電極と絶縁層との接着力を大きく
し、後続する湿式食刻の特性を向上することができる。
第六に、下部電極の形成後にＴＣＥ、アセトン、アルコ
ール、超純水の順に表面を洗浄して絶縁層との接着力を
向上させるることができる。第七に、絶縁層の平坦化工
程により下部電極の形状に沿って絶縁層が窪み、素子特
性を低下させるという問題を解決することができる。第
八に、上部電極を形成するためのＭｏ層のパターニング
工程時にＳｉＯ２マスクとの高い食刻速度と食刻選択比
が得られるので、上部電極のパターニングが正確に成さ
れる。これは素子の均一性、再現性の面で有利な効果を
奏する。第九に、放出アレイ部分が上部電極と下部電極
とからなって正確な色相の実現が可能であり、一般的な
チップ構造の電極から放出されるエレクトロンビームに
比べて直進性を有するように構成され高鮮明度を得るこ
とができる。
【図面の簡単な説明】
【図１】 (a)及び(b)は一般の電界放出素子のカソード
の構成図。
【図２】 一般の電界放出素子のカソードの構成図。
【図３】 (a)及び(b)は本発明による電界放出素子のカ
ソードの構成図。
【図４】 本発明による電界放出素子の工程流れ図。
【図５】 (a)及び(b)は湿式食刻後の下部電極の断面及
び上面構成図。
【図６】 (a)及び(b)は１４０℃でのハードベーキング
後のフォトレジスト層の断面構成及び乾式食刻後の下部
電極層の断面構成図。
【図７】 (a)及び(b)は１７０℃でのハードベーキング
後のフォトレジスト層の断面構成及び乾式食刻後の下部
電極層の断面構成図。
【図８】 (a)及び(b)は２００℃でのハードベーキング
後のフォトレジスト層の断面構成及び乾式食刻後の下部
電極層の断面構成図。
【図９】 乾式及び湿式食刻を同時に用いた食刻工程後
の下部電極の断面構成図。
【図１０】 乾式食刻、残留物除去、湿式食刻工程後の
下部電極の断面構成図。
【図１１】 絶縁層蒸着／湿式食刻後の断面構成図。
【図１２】 ＲＦマグネトロンスパッタリングと電子ビ
ーム蒸発とを共に用いて絶縁層を蒸着する場合の断面構
成図。
【図１３】 ＲＦマグネトロンスパッタリングと電子ビ
ーム蒸発とを共に用いて蒸着した絶縁層の湿式食刻後の
断面構成図。
【図１４】 絶縁層内の界面に沿って湿式食刻が行われ
る現象を示す断面構成図。
【図１５】 ＲＦマグネトロンスパッタリングと電子ビ
ーム蒸発とを共に用いて６００℃の基板温度で蒸着速度
を３Å／ｓに蒸着した絶縁層の湿式食刻進行時の断面構
成図。
【図１６】 絶縁層の平滑化のために設定厚さより絶縁
層を下部電極厚さほどさらに蒸着した後フォトレジスト
を塗布した断面構成図。
【図１７】 食刻ガスのＯ２含有量による絶縁層とフォ
トレジストの食刻速度の変化を示すグラフ。
【図１８】 食刻ガスにＯ２ガスを１０％に含ませ平坦
化工程を行った後の断面構成図。
【図１９】 各工程条件の変化によるＭｏとＳｉＯ２の
食刻速度の変化を示すグラフ。
【図２０】 (a)はＭｏ層の食刻のためのマスク酸化膜
のパターニングされた断面構成図であり、(b)はマスク
酸化膜を用いたＭｏ層のパターニング後の断面構成図。
【図２１】 本発明による電界放出表示素子の製造完了
されたカソードの正面図。
【図２２】 本発明による電界放出表示素子の製造完了
されたカソードの断面構成図。
【符号の説明】
２１：ガラス基板 ２２：ＤＬＣ薄膜 ２３：下部電極 ２４：絶縁層 ２５：上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨム・グンヨン 大韓民国ソウル市松坡区文井洞 オリンピ ック・ファミリー・アパートメント112− 901 (72)発明者 リ・ドハイン 大韓民国京畿道水原市長安区栗泉洞208− １、203号 Ｆターム(参考） 4K029 AA09 BA11 BA34 BA46 BB02 BC05 BD00 CA01 CA05 CA09 DC37 DC39 EA01 EA03 EA08 FA04 GA03 5C031 DD17

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成されたダイヤモンド ライ
    ク カーボン薄膜；第１ホールが形成される第１領域、
    第１領域を中心としてこれに連続されて外側へ行くほど
    厚くなる傾斜を有する第２領域、前記第２領域の外側に
    均一な厚さで形成される第３領域を有しＤＬＣ薄膜上に
    構成される下部電極；前記下部電極の第２領域に接せず
    そこから一定の距離離隔されて第３領域上に一定の厚さ
    で外側へラウンドされた形態に形成される絶縁層；前記
    絶縁層上に形成され前記下部電極の第１ホールに対応す
    る位置で、前記第１ホールより小さい第２ホールを有し
    て形成される上部電極を含めて構成されることを特徴と
    する電界放出表示素子。
  2. 【請求項２】 前記第１ホール及び第２ホールは円筒状
    を有することを特徴とする請求項１に記載の電界放出表
    示素子。
  3. 【請求項３】 前記下部電極、絶縁層、上部電極の厚さ
    の割合は１：３：２であることを特徴とする請求項１に
    記載の電界放出表示素子。
  4. 【請求項４】 下部電極の第１領域と第２領域との幅の
    割合は１：１であることを特徴とする請求項１に記載の
    電界放出表示素子。
  5. 【請求項５】 下部電極の厚さと上部電極の第２ホール
    の大きさは１：１．５の割合を有することを特徴とする
    請求項１に記載の電界放出表示素子。
  6. 【請求項６】 下部電極の第３領域の厚さとＤＬＣ薄膜
    が露出された第１領域の幅との割合は１：２であること
    を特徴とする請求項１に記載の電界放出表示素子。
  7. 【請求項７】 ＤＬＣ薄膜は２５０−３５０Åの厚さを
    有することを特徴とする請求項１に記載の電界放出表示
    素子。
  8. 【請求項８】 下部電極と上部電極はＭｏ層であり、そ
    の間の絶縁層はＳｉＯ２であることを特徴とする請求項
    １に記載の電界放出表示素子。
  9. 【請求項９】 下部電極の第２領域は２６．５°の傾き
    を有することを特徴とする請求項１に記載の電界放出表
    示素子。
  10. 【請求項１０】 基板上に形成されたＤＬＣ薄膜上に下
    部電極形成用の物質層を形成する段階；前記ＤＬＣ薄膜
    上にフォトレジストパターン層を形成し、パターニング
    されたフォトレジスト層の垂直性を減少させる段階；前
    記フォトレジストパターン層をマスクにして露出された
    下部電極形成用の物質層を一定の厚さで乾式食刻した
    後、残った部分を湿式食刻工程にて除去して下部電極を
    形成する段階；前記下部電極を含む全面に絶縁層を形成
    し平坦化する段階；前記平坦化された絶縁層上に上部電
    極形成用の物質層を形成して選択的にパターニングし前
    記絶縁層を部分的に除去する段階を備えて成されること
    を特徴とする電界放出表示素子の製造方法。
  11. 【請求項１１】 下部電極形成用物質層の厚さ、平坦化
    された絶縁層の厚さ、上部電極形成用物質層の厚さを
    １：３：２の割合で形成することを特徴とする請求項１
    ０に記載の電界放出表示素子の製造方法。
  12. 【請求項１２】 下部電極を形成する段階で食刻工程に
    よって露出されたＤＬＣ薄膜の幅と下部電極形成用物質
    層の食刻された一側面の幅とが１：１となるようにする
    ことを特徴とする請求項１０に記載の電界放出表示素子
    の製造方法。
  13. 【請求項１３】 ＤＬＣ薄膜をＣｓ＋イオンビームアシ
    ストスパッタリング蒸着法を用いて２５０〜３５０Åの
    厚さで形成されることを特徴とする請求項１０に記載の
    電界放出表示素子の製造方法。
  14. 【請求項１４】 上・下部電極形成用物質層としてＭｏ
    を使用し、絶縁層としてはＳｉＯ２を使用することを特
    徴とする請求項１０に記載の電界放出表示素子の製造方
    法。
  15. 【請求項１５】 下部電極を形成するためのＭｏ層の蒸
    着前に基板上に形成されたＤＬＣ薄膜をＴＣＥ溶液、エ
    タノール、超純水を用いて洗浄した後ＤＣマグネトロン
    スパッタリングを用いて蒸着することを特徴とする請求
    項１４に記載の電界放出表示素子の製造方法。
  16. 【請求項１６】 Ｍｏ層の蒸着時、初期真空度は２×１
    ０ー５Ｔｏｒｒ以下とし、Ａｒガスの流量は１０ｓｃｃ
    ｍで、圧力は５ｍＴｏｒｒとすることを特徴とする請求
    項１４に記載の電界放出表示素子の製造方法。
  17. 【請求項１７】 パターニングされたフォトレジスト層
    の垂直性を減少させる段階は、１７０℃で１０分間ハー
    ドベーキングしてパターニングされたフォトレジスト層
    の側面角度を低めることを特徴とする請求項１０に記載
    の電界放出表示素子の製造方法。
  18. 【請求項１８】 下部電極を形成する段階で乾式食刻の
    後連続的にＯ２プラズマ処理を行うことで乾式食刻中に
    発生したフォトレジスト残留物を除去した後、湿式食刻
    を行うことを特徴とする請求項１０に記載の電界放出表
    示素子の製造方法。
  19. 【請求項１９】 Ｏ２プラズマ処理を誘導結合型プラズ
    マ装置を用いて２０ｍＴｏｒｒの工程圧力で５００Ｗの
    誘導力を基板に印加して３０秒間行うことを特徴とする
    請求項１８に記載の電界放出表示素子の製造方法。
  20. 【請求項２０】 乾式食刻工程は４００Ｗの誘導力、〜
    １５０Ｖのバイアス電圧、食刻ガスとして純粋Ｃｌ２ガ
    スを使用し、工程圧力は２０ｍＴｏｒｒの条件として基
    板温度を７０℃に一定に保持した状態で行うことを特徴
    とする請求項１８に記載の電界放出表示素子の製造方
    法。
  21. 【請求項２１】 湿式食刻は３８Ｈ３ＰＯ４＋１５ＨＮ
    Ｏ３＋３０ＣＨ３ＣＯＯＨ＋７５Ｈ２Ｏを６：７．６：
    ３：１５の割合で混合した溶液を用いて行い、下部のＤ
    ＬＣ薄膜がエッチストッパーの役割を果たすことを特徴
    とする請求項１８に記載の電界放出表示素子の製造方
    法。
  22. 【請求項２２】 下部電極を形成するための乾式食刻工
    程は下部電極用物質層が５００Åの厚さが残るように進
    行することを特徴とする請求項１０に記載の電界放出表
    示素子の製造方法。
  23. 【請求項２３】 絶縁層を電子ビーム蒸発、ＲＦリアク
    ティブマグネトロンスパッタリング、イオンビームアシ
    スト蒸発のうちいずれかの方法で形成することを特徴と
    する請求項１４に記載の電界放出表示素子の製造方法。
  24. 【請求項２４】 絶縁層を蒸着する前にＴＣＥ、アセト
    ン、アルコール、超純水の順に表面を洗浄することを特
    徴とする請求項２３に記載の電界放出表示素子の製造方
    法。
  25. 【請求項２５】 絶縁層を電子ビーム蒸発によって蒸着
    する場合には初期真空度を２×１０ー５Ｔｏｒｒ以下と
    し、加速電圧は３．２ｋＶ、電流は５０〜６０ｍＡと
    し、基板温度を２００℃〜６００℃の範囲で変化させて
    形成することを特徴とする請求項２３に記載の電界放出
    表示素子の製造方法。
  26. 【請求項２６】 絶縁層をＲＦマグネトロンスパッタリ
    ングで蒸着する場合には初期真空度を２×１０ー５Ｔｏ
    ｒｒ以下とし、Ａｒガス流量は１０ｓｃｃｍ、Ｏ２ガス
    の流量は０．５ｓｃｃｍとし、蒸着時の圧力は１０ｍＴ
    ｏｒｒに一定に維持し、ＲＦパワーは２００Ｗとして形
    成することを特徴とする請求項２３に記載の電界放出表
    示素子の製造方法。
  27. 【請求項２７】 絶縁層をイオンビームアシスト蒸発で
    蒸着する場合には初期真空度を９×１０ー６Ｔｏｒｒ以
    下とし、加速電圧は５．５ｋＶ、電流は５０〜６０ｍＡ
    とし、イオンビームソースとしてはＯ２ ＋イオンを使用
    し、Ｏ２ ＋イオンを発生させるためのＲＦパワーは１０
    ０Ｗとし、イオン加速のための加速電圧は９００Ｖとし
    て形成することを特徴とする請求項２３に記載の電界放
    出表示素子の製造方法。
  28. 【請求項２８】 ＲＦマグネトロンスパッタリングを用
    いて絶縁層を３０００Åの厚さで蒸着した後、電子ビー
    ム蒸発を用いて残りの部分を蒸着するか、或いは電子ビ
    ームアシスト蒸発を用いて残りの部分を蒸着することを
    特徴とする請求項２３に記載の電界放出表示素子の製造
    方法。
  29. 【請求項２９】 絶縁層の蒸着時、基板の温度を６００
    ℃とし、蒸着速度を３Å／ｓの速度で行うことを特徴と
    する請求項２３に記載の電界放出表示素子の製造方法。
  30. 【請求項３０】 絶縁層の平坦化段階は絶縁層の蒸着
    後、その上にフォトレジストを塗布して窪んだ部分が満
    たされるようにした後、塗布されたフォトレジストと絶
    縁層とを同一の食刻速度で食刻する工程からなることを
    特徴とする請求項１０に記載の電界放出表示素子の製造
    方法。
  31. 【請求項３１】 食刻装備として磁場が強化された誘導
    結合型プラズマ食刻装備を用い、工程条件として誘導力
    を１０００Ｗ、バイアス電圧は〜１００Ｖに一定に保持
    し、食刻ガスとしては９０％ＣＦ４ガス及び１０％Ｏ２
    ガスを用いることを特徴とする請求項３０に記載の電界
    放出表示素子の製造方法。
  32. 【請求項３２】 上部電極を形成するためのＭｏ層の蒸
    着はＤＣマグネトロンスパッタリングを用い、蒸着時の
    初期真空度は２×１０ー５Ｔｏｒｒ以下、Ａｒガス流量
    は１０ｓｃｃｍ、圧力は５ｍＴｏｒｒに一定に保持して
    形成することを特徴とする請求項請求項１４に記載の電
    界放出表示素子の製造方法。
  33. 【請求項３３】 上部電極形成用物質層のパターニング
    のために食刻マスクとしてＳｉＯ２をＲＦマグネトロン
    スパッタリング工程によって３５００Åの厚で蒸着する
    ことを特徴とする請求項１０に記載の電界放出表示素子
    の製造方法。
  34. 【請求項３４】 ＳｉＯ２のパターニングにおいて磁場
    が強化された誘導結合型プラズマ食刻装備を用い、誘導
    力を１０００Ｗ、バイアス電圧は〜１００Ｖ、食刻ガス
    としてはＣＦ４ガスを使用することを特徴とする請求項
    ３３に記載の電界放出表示素子の製造方法。
  35. 【請求項３５】 上部電極形成用物質層は誘導結合型プ
    ラズマ装備を用い、誘導力は４００Ｖ、バイアス電圧は
    〜１５０Ｖ、工程圧力は２０ｍＴｏｒｒ、食刻時の基板
    温度は７０℃に保持した状態で食刻ガスとしてＣl２ガ
    スとＯ２ガスとを使用することを特徴とする請求項３３
    に記載の電界放出表示素子の製造方法。
  36. 【請求項３６】 Ｃｌ２ガスとＯ２ガスとを１：１の割
    合で使用することを特徴とする請求項３５に記載の電界
    放出表示素子の製造方法。
  37. 【請求項３７】 絶縁層をＢＯＥ(６：１)溶液を用いて
    部分的に除去することを特徴とする請求項１０に記載の
    電界放出表示素子の製造方法。
JP2001112194A 2000-06-28 2001-04-11 電界放出表示素子及びその製造方法 Pending JP2002025426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000036066A KR20020003709A (ko) 2000-06-28 2000-06-28 전계 방출 표시 소자 및 그의 제조 방법
KR2000-36066 2000-06-28

Publications (1)

Publication Number Publication Date
JP2002025426A true JP2002025426A (ja) 2002-01-25

Family

ID=19674505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001112194A Pending JP2002025426A (ja) 2000-06-28 2001-04-11 電界放出表示素子及びその製造方法

Country Status (3)

Country Link
US (1) US20020011770A1 (ja)
JP (1) JP2002025426A (ja)
KR (1) KR20020003709A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183388A (ja) * 2003-12-22 2005-07-07 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7029636B2 (en) * 1999-12-15 2006-04-18 Plasmasol Corporation Electrode discharge, non-thermal plasma device (reactor) for the pre-treatment of combustion air
WO2001044790A1 (en) * 1999-12-15 2001-06-21 Stevens Institute Of Technology Segmented electrode capillary discharge, non-thermal plasma apparatus and process for promoting chemical reactions
US6955794B2 (en) 1999-12-15 2005-10-18 Plasmasol Corporation Slot discharge non-thermal plasma apparatus and process for promoting chemical reaction
US6923890B2 (en) * 1999-12-15 2005-08-02 Plasmasol Corporation Chemical processing using non-thermal discharge plasma
US7192553B2 (en) * 1999-12-15 2007-03-20 Plasmasol Corporation In situ sterilization and decontamination system using a non-thermal plasma discharge
US7094322B1 (en) 1999-12-15 2006-08-22 Plasmasol Corporation Wall Township Use of self-sustained atmospheric pressure plasma for the scattering and absorption of electromagnetic radiation
EP1430501A2 (en) * 2001-07-02 2004-06-23 Plasmasol Corporation A novel electrode for use with atmospheric pressure plasma emitter apparatus and method for using the same
US20040050684A1 (en) * 2001-11-02 2004-03-18 Plasmasol Corporation System and method for injection of an organic based reagent into weakly ionized gas to generate chemically active species
US20030106788A1 (en) * 2001-11-02 2003-06-12 Sergei Babko-Malyi Non-thermal plasma slit discharge apparatus
JP3745348B2 (ja) * 2003-06-16 2006-02-15 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
WO2005070018A2 (en) * 2004-01-22 2005-08-04 Plasmasol Corporation Modular sterilization system
EP1789176A2 (en) * 2004-01-22 2007-05-30 Plasmasol Corporation Capillary-in-ring electrode gas discharge generator for producing a weakly ionized gas and method for using the same
US20070048176A1 (en) * 2005-08-31 2007-03-01 Plasmasol Corporation Sterilizing and recharging apparatus for batteries, battery packs and battery powered devices
US8866068B2 (en) 2012-12-27 2014-10-21 Schlumberger Technology Corporation Ion source with cathode having an array of nano-sized projections

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3568345B2 (ja) * 1997-01-16 2004-09-22 株式会社リコー 電子発生装置
JP3461145B2 (ja) * 1998-09-11 2003-10-27 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
JP2000156147A (ja) * 1998-11-19 2000-06-06 Sony Corp 冷陰極電界電子放出素子及び冷陰極電界電子放出型表示装置
KR20010003844A (ko) * 1999-06-25 2001-01-15 구자홍 전계방출 표시소자 및 그 제조방법
JP3874396B2 (ja) * 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183388A (ja) * 2003-12-22 2005-07-07 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法

Also Published As

Publication number Publication date
US20020011770A1 (en) 2002-01-31
KR20020003709A (ko) 2002-01-15

Similar Documents

Publication Publication Date Title
US7508124B2 (en) Field emission device, display adopting the same and method of manufacturing the same
US7504767B2 (en) Electrode structures, display devices containing the same
US5186670A (en) Method to form self-aligned gate structures and focus rings
US5702281A (en) Fabrication of two-part emitter for gated field emission device
US5656525A (en) Method of manufacturing high aspect-ratio field emitters for flat panel displays
JP2002025426A (ja) 電界放出表示素子及びその製造方法
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
KR20040106244A (ko) 전자방출소자, 전자원 및 다이폴층을 가진 화상표시장치
US6391670B1 (en) Method of forming a self-aligned field extraction grid
US6924158B2 (en) Electrode structures
JP2001143608A (ja) 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法
US6777169B2 (en) Method of forming emitter tips for use in a field emission display
US6400068B1 (en) Field emission device having an emitter-enhancing electrode
US6045425A (en) Process for manufacturing arrays of field emission tips
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
JP4193294B2 (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2000323013A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2000357448A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
KR100323979B1 (ko) 전계방출소자와그제조방법
JPH046728A (ja) 電界放出素子およびその製造方法
JP2000195412A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2002184300A (ja) 電界電子放出素子及びその製造方法
JP2008294000A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JPH07282717A (ja) 電子放出素子およびその製造方法
KR20030061577A (ko) 박막형 전계 방출 소자의 제조방법