JP3874396B2 - 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置 - Google Patents

電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置 Download PDF

Info

Publication number
JP3874396B2
JP3874396B2 JP2000004830A JP2000004830A JP3874396B2 JP 3874396 B2 JP3874396 B2 JP 3874396B2 JP 2000004830 A JP2000004830 A JP 2000004830A JP 2000004830 A JP2000004830 A JP 2000004830A JP 3874396 B2 JP3874396 B2 JP 3874396B2
Authority
JP
Japan
Prior art keywords
electron
thin film
metal thin
film electrode
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000004830A
Other languages
English (en)
Other versions
JP2001195973A (ja
Inventor
新吾 岩崎
高士 山田
拓也 秦
隆 中馬
伸安 根岸
一到 酒村
淳志 吉澤
英夫 佐藤
高正 吉川
清秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2000004830A priority Critical patent/JP3874396B2/ja
Priority to EP01100013A priority patent/EP1117118B1/en
Priority to DE60115110T priority patent/DE60115110T2/de
Priority to US09/753,722 priority patent/US7095040B2/en
Publication of JP2001195973A publication Critical patent/JP2001195973A/ja
Application granted granted Critical
Publication of JP3874396B2 publication Critical patent/JP3874396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子放出素子及びこれを用いた表示装置に関し、特に電子放出素子の複数を例えばマトリクス状などの画像表示配列にしたフラットパネルディスプレイ装置に関する。
【0002】
【従来の技術】
従来からフラットパネルディスプレイ装置として電界電子放出素子のFED(field emission display)が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。例えば、spindt形冷陰極を用いたFEDの発光原理は、冷陰極アレイが異なるものCRT(cathode ray tube)と同様に、陰極から離間したゲート電極により電子を真空中に引出し、透明陽極に塗布された蛍光体に衝突させて、発光させるものである。
【0003】
しかしながら、この電界放出源は、微細なspindt型冷陰極の製造工程が複雑で、その工程数が多いので、製造歩留りが低いといった問題がある。
また、面電子源として金属−絶縁体−金属(MIM)構造の電子放出素子がある。このMIM構造の電子放出素子は、基板上に陰極としてのAl層、膜厚10nm程度のAl23絶縁体層、膜厚10nm程度の陽極としてのAu層を順に形成した構造を有するものがある。これを真空中で対向電極の下に配置して下部Al層と上部Au層の間に電圧を印加するとともに対向電極に加速電圧を印加すると、電子の一部が上部Au層から真空中へ飛び出し対向電極に達する。この発光素子でも電子を対向電極に塗布された蛍光体に衝突させて、発光させる。
【0004】
しかしながら、MIM構造の電子放出素子を用いてもまだ放出電子の量は十分とはいえない。
これを改善するために、従来のAl23絶縁体層の膜厚を数nm程度薄膜化したり、極薄膜のAl23絶縁体層の膜質及びAl23絶縁体層と上部Au層の界面を、より均一化することが必要であると考えられている。
【0005】
例えば、特開平7−65710号に記載の発明のように、絶縁体層のさらなる薄膜化及び均一化のために陽極酸化法を用いて、化成電流を制御することにより電子放出特性を向上させる試みがなされている。
しかしながら、このような方法で製造されたMIM構造の電子放出素子でも、まだ放出電流は1×10-5A/cm2程度で、電子放出効率は0.1%程度にすぎない。
【0006】
絶縁体層の膜厚が数十nm〜数μmと厚いMIM型電子放出素子では平面的に均一なフォーミング状態が得られず、電子放出特性が不安定という問題がある。
一般に、絶縁体層の膜厚が数十nm〜数μmと厚いMIMまたはMIS型電子放出素子は、単純に素子を製造しただけでは電子放出は得られない。金属薄膜電極が正極になるようにオーミック電極との間に電圧を印加する“フォーミング”(forming)という処理が必要である。フォーミング処理はいわゆる絶縁破壊とは異なり、電極材料の絶縁体層への拡散、絶縁体層中での結晶化、フィラメントと呼ばれる導電経路の成長、絶縁体組成の化学量論的なズレなど、いろいろな説があるが、いまだに明確には解明されていない。このフォーミング処理は制御性が非常に悪く、素子を安定的に再現性良く製造することが難しい。また、フォーミングサイトは電極面内に偶発的に成長するという側面があるため、電子放出の起点(電子放出源)の特定ができない。すなわち素子表面に均一に電子放出の起点を形成することができないので、電子放出パターンの均一性は著しく悪いものとなってしまう。
【0007】
また、他の電子放出素子として、絶縁基板上に設けられた対向電極間に導電性薄膜を架設して通電処理により、亀裂からなる電子放出部を導電性薄膜内に設ける表面伝導型電子放出素子がある。この亀裂は導電性薄膜を局所的に破壊、変質又は変形させたものであり、このため電子放出部内部の均一性や形状の再現性が悪い、電子放出部の形状が線状に限定されてしまうなどの問題がある。
【0008】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みてなされたものであり、低い電圧で安定して電子放出することのできる電子放出素子及びこれを用いたフラットパネルディスプレイ装置などの表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の電子放出素子は、金属若しくは金属化合物又は半導体からなる電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子であって、前記絶縁体層はその膜厚が漸次減少る少なくとも1つの電子放出部を有し、前記電子放出部以内において前記絶縁体層が前記電子供給層上で終端しかつ前記金属薄膜電極が前記絶縁体層上で終端していること、及び前記電子放出部の上部若しくは下部又は内部に炭素又は炭素化合物からなる炭素領域が設けられていることを特徴とする。本発明の電子放出素子においては、前記電子放出部以内において前記薄膜電極の終端が前記絶縁体層の膜厚が前記漸次減少している部分上に位置することを特徴とする。
【0010】
本発明の電子放出素子においては、前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記島領域の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記島領域上に積層された薄膜であることを特徴とする。
【0011】
本発明の電子放出素子においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする。
【0012】
本発明の電子放出素子においては、前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
【0013】
本発明の電子放出素子においては、前記絶縁体層は誘電体からなり、前記電子放出部外では50nm以上の膜厚を有することを特徴とする。
【0014】
本発明の電子放出素子においては、前記島領域は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする。
本発明の電子放出素子においては、前記島領域において微粒子を備えていることを特徴とする。
本発明の電子放出素子においては、前記島領域において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする。
【0015】
また、本発明の電子放出素子の製造方法は、金属若しくは金属化合物又は半導体からなる電子供給層を基板上に形成する電子供給層形成工程と、
各々が前記電子供給層上に接触する部分周りに影を形成する遮蔽体を前記電子供給層上に形成する遮蔽体形成工程と、
前記電子供給層及び前記遮蔽体上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記遮蔽体下の接触する部分周囲の前記絶縁体層の膜厚が漸次減少する島領域となるように、形成する絶縁体形成工程と、
前記絶縁体層上に金属薄膜電極を形成して、前記島領域を電子放出部として形成する金属薄膜電極形成工程と、を含む電子放出素子の製造方法であって、
前記島領域の近傍に炭素又は炭素化合物からなる炭素領域を設ける工程を含むことを特徴とする。
【0016】
本発明の電子放出素子の製造方法においては、前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子の製造方法においては、前記炭素領域を設ける工程において、前記電子供給層と前記金属薄膜電極との間に電圧を印加しつつ炭素領域の薄膜を積層することを特徴とする。
【0017】
本発明の電子放出素子の製造方法においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の電子放出素子の製造方法においては、前記絶縁体形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の中に実行され、前記炭素領域が前記金属薄膜電極内に分散されることを特徴とする。
【0018】
本発明の電子放出素子の製造方法においては、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子の製造方法においては、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直前に実行され、前記炭素領域が前記金属薄膜電極下に積層された薄膜として形成されることを特徴とする。
【0019】
本発明の電子放出素子の製造方法においては、前記炭素領域を設ける工程は前記絶縁体形成工程の直前に実行され、前記炭素領域が前記絶縁体層下に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子の製造方法においては、前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
【0020】
本発明の電子放出素子の製造方法においては、前記炭素領域を設ける工程の直後、前記金属薄膜電極形成工程の直後又は前記遮蔽体除去工程の直後に、前記電子供給層と前記金属薄膜電極との間に電圧を印加する導電経路成長工程を含むことを特徴とする。
本発明の電子放出素子の製造方法においては、前記遮蔽体は微粒子であり、前記遮蔽体形成工程において前記微粒子を前記電子供給層上に散布する工程を含むことを特徴とする。
【0021】
本発明の電子放出素子の製造方法においては、前記遮蔽体は、各々が前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する電気絶縁性の逆テーパブロックであり、前記遮蔽体形成工程において、前記基板上に逆テーパブロック材料層を成膜し、その上にフォトリソグラフィ法によって少なくとも前記電子供給層の一部分を露出せしめるレジストマスクを形成し、ドライエッチング法又はウエットエッチング法によって前記オーバーハング部を有する逆テーパブロックを食刻する工程を含むことを特徴とする。
【0022】
本発明の電子放出素子の製造方法においては、前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする。さらに、本発明の表示装置は、真空空間を挾み対向する一対の第1及び第2基板と、前記第1基板に設けられた複数の電子放出素子と、前記第2基板内に設けられたコレクタ電極と、前記コレクタ電極上に形成された蛍光体層と、からなる電子放出表示装置であって、前記電子放出素子の各々は、金属若しくは金属化合物又は半導体からなりかつオーミック電極上に形成された電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなること、前記絶縁体層はその膜厚が漸次減少る少なくとも1つの電子放出部を有し、前記電子放出部以内において前記絶縁体層が前記電子供給層上で終端しかつ前記金属薄膜電極が前記絶縁体層上で終端していること、及び前記電子放出部の上部若しくは下部又は内部に炭素又は炭素化合物からなる炭素領域が設けられていることを特徴とする。本発明の表示装置においては、前記電子放出部以内において前記薄膜電極の終端が前記絶縁体層の膜厚が前記漸次減少している部分上に位置することを特徴とする。
【0023】
本発明の表示装置においては、前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記島領域の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記島領域上に積層された薄膜であることを特徴とする。
【0024】
本発明の表示装置においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする。
【0025】
本発明の表示装置においては、前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする。
本発明の表示装置においては、前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
【0026】
本発明の表示装置においては、前記絶縁体層は誘電体からなり、前記電子放出部外では50nm以上の膜厚を有することを特徴とする。
【0027】
本発明の表示装置においては、前記島領域は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする。
本発明の表示装置においては、前記島領域において微粒子を備えていることを特徴とする。
本発明の表示装置においては、前記島領域において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする。
【0028】
本発明の表示装置においては、前記金属薄膜電極の複数の上にバスラインが形成され、前記オーミック電極及び前記バスラインはそれぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする。
【0029】
【作用】
以上の構成により本発明によれば、絶縁体層及び金属薄膜電極の界面が延在する方向において各々それらの膜厚が漸次減少する複数の島領域の上部若しくは下部又は内部に炭素又は炭素化合物からなる炭素領域が設けられているので、その島領域から放出される電子の量が増加する電子放出素子が得られる。
【0030】
さらに、本発明の電子放出素子では、その島領域以外の絶縁体層は厚い膜厚を有するのでスルーホールが発生しにくいので製造歩留まりが向上する。また、本発明の電子放出素子は、画素バルブの発光源、電子顕微鏡の電子放出源、真空マイクロエレクトロニクス素子などの高速素子に応用でき、さらに面状又は点状の電子放出ダイオードとして、ミリ波又はサブミリ波の電磁波を放出する発光ダイオード又はレーザダイオードとして、さらには高速スイッチング素子として動作可能である。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ説明する。
(電子放出素子)
図1に示すように、本実施の形態の電子放出素子Sは、例えば、ガラスの素子基板10上にアルミニウム(Al)、タングステン(W)、窒化チタン(TiN)、銅(Cu)、クロム(Cr)などからなるオーミック電極11を形成し、その上に金属若しくは金属化合物又はシリコン(Si)などの半導体からなる電子供給層12を形成し、その上にSiOx(X=0.1〜2.0)などからなる絶縁体層13を積層し、その上に例えば白金(Pt)、金(Au)などの金属薄膜電極15を積層して、その上部少なくとも凹部14上に炭素又は炭素化合物からなる炭素領域40が成膜されて構成される。炭素領域40の材料として無定形炭素,グラファイト,カルビン,フラーレン(C2n),ダイヤモンドライクカーボン,カーボンナノチューブ,ダイヤモンド,などの形態の炭素、或いは、ZrC,SiC,WC,MoCなどの炭素化合物が有効である。
【0032】
絶縁体層13は誘電体からなり、その平坦部は50nm以上の極めて厚い膜厚を有する。これらの層は、スパッタリング法を通して、Ar,Kr,Xeあるいはそれらの混合ガス、又はこれらの希ガスを主成分としO2,N2などを混入した混合ガスを用いてガス圧0.1〜100mTorr好ましくは0.1〜20mTorr、成膜レート0.1〜1000nm/min好ましくは0.5〜100nm/minのスパッタ条件で成膜される。
【0033】
絶縁体層13及び金属薄膜電極15には、凹部14、すなわち、それらの膜厚がその中央に向け共に漸次減少する島領域14が形成されている。図1に示すように、島領域14は金属薄膜電極15の平坦表面における円形凹部として形成され島領域14上に炭素領域40が積層されている。島領域14においては、金属薄膜電極15が絶縁体層13上の縁部Aで終端している。また、島領域14における絶縁体層13は電子供給層12上の縁部Bで終端している。炭素領域40は金属薄膜電極15、絶縁体層13及び電子供給層12を覆っている。
【0034】
電子放出素子の電子供給層12の材料としてはSiが特に有効であるが、アモルファスシリコン(a−Si)や、a−Siのダンリングボンドを水素(H)で終結させた水素化アモルファスシリコン(a−Si:H)、さらにSiの一部を炭素(C)で置換した水素化アモルファスシリコンカーバイド(a−SiC:H)や、Siの一部を窒素(N)で置換した水素化アモルファスシリコンナイトライド(a−SiN:H)などの化合物半導体も用いられ、ホウ素、ガリウム、リン、インジウム、ヒ素又はアンチモンをドープしたシリコンも用いられ得る。Siの代わりにゲルマニウム(Ge)、Ge−Si、炭化シリコン(SiC)、ヒ化ガリウム(GaAs)、リン化インジウム(InP)、セレン化カドミウム(CdSe)又はCuInTe2など、IV族、III-V族、II-VI族などの単体半導体及び化合物半導体も電子供給層に用いられ得る。
【0035】
又は、電子供給層12の材料としてAl,Au,Ag,Cuなどの金属でも有効であるが、Sc,Ti,Cr,Mn,Fe,Co,Ni,Zn,Ga,Y,Zr,Nb,Mo,Tc,Ru,Rh,Pd,Cd,Ln,Sn,Ta,W,Re,Os,Ir,Pt,Tl,Pb,La,Ce,Pr,Nd,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
【0036】
絶縁体層13の誘電体材料としては、酸化珪素SiOx(xは原子比を示す)が特に有効であるが、
LiOx,LiNx,NaOx,KOx,RbOx,CsOx,BeOx,MgOx,MgNx,CaOx,CaNx,SrOx,BaOx,ScOx,YOx,YNx,LaOx,LaNx,CeOx,PrOx,NdOx,SmOx,EuOx,GdOx,TbOx,DyOx,HoOx,ErOx,TmOx,YbOx,LuO x ,TiOx,ZrOx,ZrNx,HfOx,HfNx,ThOx,VOx,VNx,NbOx,NbNx,TaOx,TaNx,CrOx,CrNx,MoOx,MoNx,WOx,WNx,MnOx,ReOx,FeOx,FeNx,RuOx,OsOx,CoOx,RhOx,IrOx,NiOx,PdOx,PtOx,CuOx,CuNx,AgOx,AuOx,ZnOx,CdOx,HgOx,BOx,BNx,AlOx,AlNx,GaOx,GaNx,InOx,SiNx,GeOx,SnOx,PbOx,POx,PNx,AsOx,SbOx,SeOx,TeOxなどの金属酸化物又は金属窒化物でもよい。
【0037】
また、LiAlO2,Li2SiO3,Li2TiO3,Na2Al2234,NaFeO2,Na4SiO4,K2SiO3,K2TiO3,K2WO4,Rb2CrO4,CS2CrO4,MgAl24,MgFe24,MgTiO3,CaTiO3,CaWO4,CaZrO3,SrFe1219,SrTiO3,SrZrO3,BaAl24,BaFe1219,BaTiO3,Y3Al512,Y3Fe512,LaFeO3,La3Fe512,La2Ti27,CeSnO4,CeTiO4,Sm3Fe512,EuFeO3,Eu3Fe512,GdFeO3,Gd3Fe512,DyFeO3,Dy3Fe512,HoFeO3,Ho3Fe512,ErFeO3,Er3Fe512,Tm3Fe512,LuFeO3,Lu3Fe512,NiTiO3,Al2TiO3,FeTiO3,BaZrO3,LiZrO3,MgZrO3,HfTiO4,NH4VO3,AgVO3,LiVO3,BaNb26,NaNbO3,SrNb26,KTaO3,NaTaO3,SrTa26,CuCr24,Ag2CrO4,BaCrO4,K2MoO4,Na2MoO4,NiMoO4,BaWO4,Na2WO4,SrWO4,MnCr24,MnFe24,MnTiO3,MnWO4,CoFe24,ZnFe24,FeWO4,CoMoO4,CoTiO3,CoWO4,NiFe24,NiWO4,CuFe24,CuMoO4,CuTiO3,CuWO4,Ag2MoO4,Ag2WO4,ZnAl24,ZnMoO4,ZnWO4,CdSnO3,CdTiO3,CdMoO4,CdWO4,NaAlO2,MgAl24,SrAl24,Gd3Ga512,InFeO3,MgIn24,Al2TiO5,FeTiO3,MgTiO3,Na2SiO3,CaSiO3,ZrSiO4,K2GeO3,Li2GeO3,Na2GeO3,Bi2Sn39,MgSnO3,SrSnO3,PbSiO3,PbMoO4,PbTiO3,SnO2−Sb23,CuSeO4,Na2SeO3,ZnSeO3,K2TeO3,K2TeO4,Na2TeO3,Na2TeO4などの金属複合酸化物、FeS,Al23,MgS,ZnSなどの硫化物、
LiF,MgF2,SmF3などのフッ化物、
HgCl,FeCl2,CrCl3などの塩化物、
AgBr,CuBr,MnBr2などの臭化物、
PbI2,CuI,FeI2などのヨウ化物、
又は、SiAlONなどの金属酸化窒化物でも絶縁体層13の誘電体材料として有効である。
【0038】
さらに、絶縁体層13の誘電体材料としてダイヤモンド,フラーレン(C2n)などの炭素、或いは、Al43,B4C,CaC2,Cr32,Mo2C,MoC,NbC,SiC,TaC,TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効である。なお、フラーレン(C2n)は炭素原子だけからなりC60に代表される球面籠状分子でC32〜C960などがあり、また、上式中、Ox,Nxのxは原子比を表す。
【0039】
絶縁体層の島状領域14以外の平坦部分の厚さは、50nm以上、好ましくは100〜1000nm程度である。
電子放出側の金属薄膜電極15の材料としてはPt,Au,W,Ru,Irなどの金属が有効であるが、Be,C,Al,Si,Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Cu,Zn,Ga,Y,Zr,Nb,Mo,Tc,Rh,Pd,Ag,Cd,In,Sn,Ta,Re,Os,Tl,Pb,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
(電子放出素子の製造方法)
またこれらの電子放出素子製造における成膜法としては物理堆積法又は化学堆積法が用いられる。物理堆積法はPVD(physical vapor deposition)法として知られ、これには真空蒸着法、分子線エピタキシー(molecular beam epitaxy)法、スパッタリング法、イオン化蒸着法、レーザアブレーション法などがある。化学堆積法はCVD(chemical vapor deposition)法として知られ、これには熱CVD法、プラズマCVD法、MOCVD(metal-organic chemical vapor deposition)法などがある。これらの中で、スパッタリング法が特に有効である。
【0040】
図1に示す炭素領域40で覆われた凹部である島領域14は、以下のように形成される。まず、図2に示すように、オーミック電極11が形成された基板10上にスパッタリングにより電子供給層12を形成する。
その後に、図3に示すように、電子供給層12の上に球状の微粒子20の複数を均一に散布する。遮蔽体である微粒子の形状は、球状でなくても電子放出は得られるが、微粒子の粒界部分の均一性や膜上への均一な分散、凝集が無いことを考えると、等方的な形状である液晶用スペーサ、ボールミルなどの真球状粒子が望ましい。また、粒子径分布は小さい方がよい。微粒子の材質は絶縁体、半導体、金属が用いられ得る。金属微粒子を用いる場合、素子がショートしてしまう可能性があるので、金属薄膜電極15を成膜後、微粒子を取り除いた方がよい。
【0041】
次に、図4に示すように、電子供給層12及び微粒子20上に絶縁体13、13aを堆積させ、絶縁体の薄膜からなる絶縁体層13を形成する。ここで、電子供給層12及び微粒子20の接触部分の周りには絶縁体が回り込み、絶縁体層13の所定膜厚から漸次膜厚が減少する絶縁体層部分が形成される。膜厚が漸次減少する絶縁体層部分は島領域14における電子供給層12上の縁部Bで終端する。
【0042】
次に、図5に示すように、絶縁体層13及び微粒子20上に金属15、15aを堆積させ金属薄膜電極15を形成する。ここで、金属は絶縁体層13及び微粒子20間の間隙から電子供給層12及び微粒子20の接触部分の周りには回り込み、金属薄膜電極15の所定膜厚から漸次膜厚が減少する金属薄膜電極部分が形成される。膜厚が漸次減少する金属薄膜電極部分は島領域14における絶縁体層13上の縁部Aで終端する。すなわち、微粒子20と絶縁体層13または金属薄膜電極15の間に境界が存在し、その境界から微粒子20と電子供給層12の接点に向かって、絶縁体層13及び金属薄膜電極15の膜厚が連続的に薄くなっている。このようにして、凹部である島領域14は、絶縁体層13及び金属薄膜電極15内の微粒子20下の接触面周囲に形成される。
【0043】
図6に示すように、この金属薄膜電極形成工程の後に、微粒子の複数を超音波洗浄などによって除去することによって、陥没した円形凹部の島領域14の複数が形成される。
つぎに、図7又は図8に示すように、この微粒子を除去する遮蔽体除去工程の後に、炭素領域40が島領域14と金属薄膜電極15上に薄膜として形成される。
【0044】
図7に示すように、この炭素領域を設ける工程において、凹部島領域が設けられた基板を真空チャンパに装填して、メタンガスなどの炭化水素ガスを真空チャンバ39に導入して、0.1〜1×10-6Torr程度の減圧した炭化水素の雰囲気下で、電子供給層12と金属薄膜電極15との間にオーミック電極11を介して電圧を印加する。この工程で、チャンバ内の炭化水素が金属薄膜電極15全面並びに凹部島領域14の絶縁体層13及び電子供給層12上に吸着、堆積又は反応してを主成分とした炭素領域40の薄膜が積層される。この炭素領域形成工程において、電圧印加期間を設け、1以上の電圧印加期間により繰り返して電圧印加を繰り返すことが好ましい。
【0045】
また、図8に示すように、炭素ターゲット41を用いてスパッタ法などにより、炭素領域40を薄膜として島領域14と金属薄膜電極15上に一様に積層、形成することもできる。
一方、上記実施の形態の場合、微粒子20は電子供給層12に接しているが、これの他に、図9に示すように、微粒子散布工程(図3)の直前に予備絶縁体層13bを予めスパッタにより形成し、予備絶縁体層13bを介して微粒子20と電子供給層12とを離してもよい。予備絶縁体層13bを設ける場合その膜厚は数十〜数千オングストロームの範囲である。これにより、電子供給層12及び金属薄膜電極15間の短絡が防止できる。
【0046】
また、上記実施の形態の場合、炭素領域40は金属薄膜電極15、絶縁体層13及び電子供給層12を覆うように積層された薄膜であるが、図10に示すように、炭素領域40が島領域14において絶縁体層13又は金属薄膜電極15上で終端してもよい。この場合、炭素領域を設ける工程は図5に示す金属薄膜電極形成工程の直後に実行され、微粒子を除去する遮蔽体除去工程の前に、炭素領域40を金属薄膜電極15上に積層された薄膜として形成する。その後、微粒子を除去して図10に示す構造が得られる。
【0047】
またさらに、図11に示すように、炭素領域は、金属薄膜電極内に分散されて金属薄膜電極15aとして設けることもできる。この場合、図4に示す絶縁体層13の形成工程の後に微粒子を除去する遮蔽体除去工程を実行して凹部を形成し、その後、炭素領域を設ける工程は金属薄膜電極形成工程として、炭素又は炭素化合物と金属との混合した状態で、例えば混合ターゲットを用いるか、或いは、炭素又は炭素化合物ガス雰囲気でスパッタとおこなうことで金属薄膜電極15を成膜して炭素領域を含む金属薄膜電極15aを絶縁体層13上に積層する。これにより、図11に示す構造が得られる。
【0048】
また、図12に示すように、炭素領域40は島領域14において金属薄膜電極15下に積層された薄膜として形成してもよい。この場合、炭素領域を設ける工程は図4に示す絶縁体層13の形成工程の後に実行され、炭素領域40を絶縁体層13上に成膜して、その後、炭素領域40上に金属薄膜電極15を成膜する金属薄膜電極形成工程を行う。このように、炭素領域を設ける工程は金属薄膜電極形成工程の直前に実行される。その後、微粒子を除去して図12に示す金属薄膜電極15及び絶縁体層13間に成膜した炭素領域40の構造が得られる。
【0049】
またさらに、図13に示すように、炭素領域40は、電子供給層12及び絶縁体層13間に成膜した薄膜であってもよい。この場合、図2に示す電子供給層12の成膜後、炭素領域40を電子供給層12上に一様に成膜して、その後、炭素領域40上に微粒子20を散布して、図4に示す絶縁体形成工程から図6に示す金属薄膜電極15を成膜する金属薄膜電極形成工程までを行う。このように、炭素領域を設ける工程は微粒子20の散布工程の直前に実行される。その後、微粒子を除去して図13に示す絶縁体層13下に積層された炭素領域40の構造が得られる。
【0050】
またさらに、図14に示すように、電子供給層12及び絶縁体層13間に成膜した炭素領域40を、凹部の島領域14において絶縁体層13及び金属薄膜電極15とともにその膜厚が漸次減少する薄膜として成膜してもよい。この場合、図3に示す電子供給層12上に微粒子20を散布した後、炭素領域40を電子供給層12及び微粒子20上に成膜して、その後、図4に示す絶縁体形成工程から図6に示す金属薄膜電極15を成膜する金属薄膜電極形成工程までを行う。このように、炭素領域を設ける工程は絶縁体形成工程の直前に実行される。その後、微粒子を除去して、図14に示す絶縁体層13下に積層されて島領域14において膜厚が漸次減少する炭素領域薄膜の炭素領域40が得られる。
【0051】
このように、以上の実施の形態においては、各々の島領域14は微粒子20を除去して金属薄膜電極15及び絶縁体層13の平坦表面における凹部となるように形成されるが、電子放出素子としては微粒子20を残した電子放出素子でもよい。例えば、最後の図6に示す微粒子除去工程を省いて、図10、図12、図13及び図14に示す電子放出素子に対応して、図15、図16、図17及び図18に示すように、微粒子20を残した電子放出素子とすることができる。微粒子の直径は、電子放出側の金属薄膜電極表面に微粒子の形状の一部が露出するような、すなわち完全に埋没しないような大きさである。微粒子の存在を外部から確認できないほど絶縁体層が厚くなった場合、放出電流は低下する。
【0052】
さらにまた、上記実施の形態では島領域14は微粒子によるクレータ状の凹部14であるが、この形状に島状領域は限定されず、図21に示すように島領域は溝状の凹部14aとしてもよく、図24に示すようにコーン状の凹部14bとしてもよい。島領域は矩形などその形状及び形成方法は任意である。
この図21及び図24に示す実施の形態における溝状の島領域14a及びコーン状の島領域14bの形成手順は、図19及び図22にそれぞれ示すラインもしくはドット状のテーパーブロック21a及び円柱状の逆テーパブロック21bを微粒子に代えて用いる以外、前述の島領域の形成方法と同様である。また、図21及び図24に示す電子放出素子は、図8に示す電子供給層12上に予備絶縁体層13bを設けた場合と同様に、予備絶縁体層を設けこの上に逆テーパブロック21a及び21bを形成してもよい。
【0053】
逆テーパブロック21a及び21bは電気絶縁性材料例えばレジストからなり、基板10の法線方向に突出しかつその上部に基板10に平行な方向に突出するオーバーハング部22a及び22bを有する。逆テーパーブロック材料のレジストにノボラック系フォトレジストを用いることができる。レジストの塗布には、スピンコート法を用いられる。レジストを電子供給層12上に塗布後、フォトマスクを用いプリベーク、露光、ポストベーク、現像の工程を経て、電子供給層上に所望のレジストパターンを形成する。このとき形成するパターンの形状は任意であるが、後に成膜する絶縁体層に完全に埋没しないだけのSi電子供給層からの高さを必要とする。逆テーパーブロックは横断面が逆テーパー形状となるものであるが、テーパー角度は任意であり、またテーパーがかかっていなくとも良い。
【0054】
逆テーパのレジストパターンを形成後、絶縁体層13及び金属薄膜電極15を成膜して膜厚が漸次減少する島領域14a及び14bを形成して、図19及び図22に示す基板を作製し、逆テーパブロック21a及び21bをそれぞれ所定溶剤で除去し、図20及び図23に示す凹部である島領域の複数が表面に均一に形成された基板を得る。次に、電子供給層12、絶縁体層13及び金属薄膜電極15の上部に炭素又は炭素化合物からなる炭素領域40を上記同様に成膜して電子放出素子が構成される。なお、図19及び図22に示すように逆テーパーブロック21a及び21bを除去せずに島領域の凹部中央にこれら逆テーパーブロックを残し炭素領域40をこれらの上に成膜した電子放出素子も構成され得る。
(電子放出素子の導電経路成長)
さらに、任意ではあるが、金属薄膜電極形成工程の後に又は微粒子除去工程の後に、微粒子の有無にかかわらず、膜厚が漸次減少する絶縁体層13の部分上に終端する金属薄膜電極15が形成された島領域14を有する素子基板10に対し、導電経路成長工程が施され得る。この導電経路成長工程においては、金属薄膜電極15及び電子供給層12間に電圧を印加して、所定電流を流す。
【0055】
ここで電子供給層12をSiで形成した場合、絶縁体層13の縁部Bと金属薄膜電極15の縁部Aとの間の絶縁体層若しくは炭素領域が高い抵抗率ではあるが電流経路となるいわゆるサイト部分となっているので、このサイト部分にまず電流が流れ始める。これによりジュール熱が発生し、絶縁体層の表面又は内部に導電経路の成長が促進される。
【0056】
つぎにサイト部分直下の電子供給層12のSiは当初高い抵抗率であったものが局部的かつ選択的に電気抵抗が減少して、この部分にその電流量が増大する。
これにより導電経路が環状に集中的に一様に成長する。このように、導電経路成長工程を付加することによって、Siは最初高抵抗であるために余計な絶縁破壊を防止することもできる。また、得られた素子の放出電流の安定化にも寄与する。
【0057】
本実施の形態の電子放出素子では、局所的に絶縁体層13の膜厚が漸次薄くなっている部分、すなわち膜厚が共に漸次減少する島領域14を形成し、膜厚が漸次薄くなっていく絶縁体層13の上に金属薄膜電極15の縁部を配置し、その上を炭素領域40で覆った電子放出部を形成しているので、この素子でも十分な電子放出が得られるが、さらに導電経路成長工程を行ってもよい。これによって、電子放出部内部の絶縁体層部分若しくは炭素領域の表面又は内部に存在する導電性の微細構造が成長又は増大する。そして、素子を駆動した際にはこの微細構造に強い電界集中が生じこれをエミッションサイトとして電子放出が起ると推論される。また、粒径、形状がそろっている微粒子などを用いれば島領域14に大きさ、形状、状態共に揃った電子放出部を素子表面全体に均一に形成することができるので電子放出パターンも非常に良好である。
【0058】
電子の放出効率に関しては、素子面内で島領域14のみが電子放出源かつ導電経路として機能しているので、モレ電流などが無く非常に効率の良い電子放出が得られるものと考えられる。
(電子放出素子を用いた発光素子)
この電子放出素子Sを発光素子として用いる場合、図1に示すように、電子放出素子Sの素子基板10を背面の第1基板として、これに対向するガラスなどの透光性の第2基板1が真空空間4を挾んで前面基板として保持される。第2基板1の内面にはインジウム錫酸化物(いわゆるITO)、酸化錫(SnO)、酸化亜鉛(ZnO)などからなる透光性のコレクタ電極2と蛍光体層3R,G,Bとが設けられる。素子基板10の材質はガラスの他に、Al23,Si34、BN等のセラミックスでも良い。
【0059】
図1に示すように、電子放出素子は、表面の金属薄膜電極15を正電位Vdとし裏面のオーミック電極11を接地電位としたダイオードである。オーミック電極11と金属薄膜電極15との間に電圧Vd、例えば50V程度印加し電子供給層12に電子を注入すると、電子は島領域14において縁部Bから縁部Aに向けて絶縁体層13内若しくは炭素領域40内を移動する。島領域14内の金属薄膜電極15付近に達した電子は、そこで強電界Vcにより一部は金属薄膜電極15とその近傍の炭素領域40を通して、真空中に放出されると推定される。
【0060】
この島領域14の凹部から放出された電子e(放出電流Ie)は、対向したコレクタ電極(透明電極)2に印加された高い加速電圧Vc例えば5kV程度によって加速され、コレクタ電極2に集められる。コレクタ電極に蛍光体3が塗布されていれば対応する可視光を発光させる。
具体的に、SiにB(ボロン)を添加した電子供給層を用い、本発明による電子放出素子を作製し、それらの特性を調べた。
(実施例1)
まず、清浄に洗浄した平滑なガラス基板を充分に乾燥させ背面基板とし、その一方の面に、窒素を導入した反応スパッタリング法によりTiNのオーミック電極を厚さ220nm、その上にBを0.15atm%の割合で添加したSiの電子供給層を5000nm成膜した電子供給層基板を複数作製した。
【0061】
図5に示すように、電子供給層基板の電子供給層上に微粒子を散布した微粒子散布基板を作製した。本実施例では微粒子直径は1.0μmの真球状微粒子(以下、単にスペーサともいう)を用いた。微粒子材質はSiO2で、粒径の粒子径分布範囲は非常に小さいものであった。微粒子の散布には液晶表示素子のスペーサ散布と同じ公知の方法を用いた。散布方法に湿式と乾式があるが、本素子では湿式法で散布した。
【0062】
球状微粒子をエチルアルコールに分散させ、凝集しないように充分攪拌した。この分散液を上記のSi電子供給層上にスピンコート法で塗布し、その後、エチルアルコールを除去した。これによってSi電子供給層上に球状微粒子が均一に塗布された。微粒子のSi電子供給層上での分布密度は略1000(個/mm2)であった。このようして、微粒子付き凹部島領域を有する微粒子散布基板を複数作製した。
【0063】
次に、微粒子散布基板の球状微粒子及び電子供給層上に、酸素を導入した反応スパッタリング法によって、SiO2の絶縁体層を330nm成膜した。このとき、球状微粒子は表面に露出していた。もちろん微粒子表面上にSiO2は成膜されていた。微粒子と電子供給層とが接している近傍(粒界)は、オーバーハング部の“影”になるので、スパッタリングガスの“まわりこみ”によって成膜されるが、絶縁体層の膜厚は接触領域に向かって徐々に薄くなっていた。
【0064】
次に、金属薄膜電極のパターンのマスクをSiO2絶縁体層上に取り付け、Ptあるいは、Auの薄膜をスパッタリング法で膜厚10nmで成膜して、電子放出素子の素子基板を複数作製した。この時、絶縁体層を表面処理せずに金属薄膜電極薄膜を成膜してもよいが、絶縁体層表面をスパッタエッチングしてから、電極膜を成膜してもよい。スパッタエッチングによって、微粒子と絶縁体層の境界部分のエッチングや改質を行い、金属薄膜電極成膜時に電極材料がより効果的に微粒子と絶縁体層の境界部分にまわりこむため、電子放出がより効果的に起こるからである。なお、スパッタエッチングを行うと素子表面に微粒子の形状を反映したリング状の痕跡が残った。本実施例ではすべて、スパッタエッチングを行ってから、上部の金属薄膜電極の成膜を行った。
【0065】
次に、当該基板から付着している分散微粒子を除去し、微粒子無しの凹部島領域のみの電子放出素子Sの素子基板を複数作製した。微粒子除去は、微粒子付き電子放出素子基板から、イソプロピルアルコールを用いた超音波洗浄によって、行った。洗浄液体は水、アセトン、エタノール、メタノールなども用いられ得る。
【0066】
微粒子を除去し複数の凹部島領域が設けられた基板を、真空チャンパに装填して、2×10-4Torrの減圧雰囲気下で真空チャンバにメタンガスを導入して、基板上の電子供給層及び金属薄膜電極15間にオーミック電極を介して電圧を印加する。電圧印加は3秒間に1ボルトのステップで0〜35Vまで電圧を上昇及び下降させることを1サイクルの電圧印加期間として、1〜15サイクル間欠的に繰り返した。サイクル及び時間を変化させて、炭化水素雰囲気下での電圧印加により、メタンが素子の島領域上に吸着、堆積又は反応して膜厚0〜50nmの薄膜が堆積された。
【0067】
また、比較例として、真空チャンバにメタンガスを導入しない以外すなわち炭素領域の薄膜を設けないこと以外、上記実施例と同様の手順で電子放出素子の素子基板を複数作製した。比較例においては電子供給層と金属薄膜電極との間に実施例と同一の電圧を印加するのみで繰り返して通電処理した。
一方、透明ガラス基板1の内面にITOコレクタ電極及び蛍光体層を形成した透明基板を作成した。
【0068】
これら上記の各種素子基板及び透明基板を、金属薄膜電極及びコレクタ電極が向かい合うように平行に5mm離間してスペーサにより保持し、間隙を10-7Torr又は10-5Paの真空になし、電子放出素子の発光素子を組立て、作製した。
作製した電子放出素子の発光素子及び比較例について、金属薄膜電極及びオーミック電極の間に素子電圧Vpsとして35V印加して、各素子のダイオード電流Id(Diode Current)及び放出電流Ie(Emission Current)並びに効率(Ie/Id)を測定した。その結果を、図25及び図26に示す。図中、横軸に炭素系膜成膜処理の繰り返し回数又は通電処理の繰り返し回数を、縦軸に電流量及び効率を示す。
【0069】
図25及び図26に示すように、炭素系膜で覆われた凹部島状領域を有する実施例の電子放出素子は、放出電流Ieについて、比較例に比して2桁も高い特性が得られ、放出電流が著しく増加していることが分かる。この第1の実施例では、放出電流2×10-2A/cm2を越え、放出効率2%を越える素子が得られた。
(実施例2)
次に、上記第1の実施例と同様に作製した基板すなわち微粒子を除去し複数の凹部島領域が設けられた基板上に、炭素ターゲットを用いたスパッタ法により炭素領域を膜厚0〜50nmの種々の薄膜として積層した素子を作製した。また、比較例として、炭素領域の薄膜を設けないこと以外、上記実施例と同様の手順で電子放出素子の素子基板を複数作製した。ここでは第1の実施例と異なり、炭素析出中に電圧印加を行わない。
【0070】
上記第1の実施例と同様、透明ガラス基板1の内面にITOコレクタ電極及び蛍光体層を形成した透明基板を作成し、電子放出素子の発光素子を組立て、作製した。
作製した電子放出素子の発光素子及び比較例について、金属薄膜電極及びオーミック電極の間に素子電圧Vpsとして35V印加して、種々炭素系膜厚を有する素子のダイオード電流Id(Diode Current)及び放出電流Ie(Emission Current)並びに効率(Ie/Id)を測定した。図27に、作製した素子の炭素系膜厚と素子の各電流量及び効率との関係を示す。
【0071】
スパッタによる炭素系膜で覆われた凹部島状領域を有する第2の実施例の電子放出素子は、放出電流Ieについて、比較例に比して2桁も高い特性が得られ、放出電流が著しく増加していることが分かる。この第2の実施例では、放出電流4×10-2A/cm2を越え、放出効率6%を越える素子が得られた。
また、上記いずれの実施例の条件で絶縁体層の全体厚50nm以上の50nm〜1000nmの範囲の膜厚を有する素子を作製し、それらの絶縁体層膜厚に対する電子放出効率Ie/(Ie+Id)×100(%)の変化において、200V以下の電圧を加えることにより、放出効率を測定した。その結果、絶縁体層の全体厚50nm以上の50nm〜1000nmの範囲の膜厚を有する素子で、0.1%以上の放出効率が得られることも確認された。
【0072】
また、Bを添加しないSi電子供給層単独の電子放出素子も同様に上記実施例と同様の効果を奏することも確認された。
(他の電子放出素子の構造)
さらに、上記実施の形態においては、絶縁体層及び金属薄膜電極には、それらの膜厚が島領域14の中央に向け共に漸次減少する凹部又は溝状の領域が形成されている電子放出素子を説明しているが、かかる島領域における絶縁体層及び金属薄膜電極の膜厚がその中央から離れて共に漸次減少するものや、非対称に漸次減少するものや、平坦部として漸次減少する島領域を有する素子であってもよい。
【0073】
例えば、更なる実施の形態として、図28に示すように、絶縁体層13及び金属薄膜電極15の膜厚が遮蔽壁20aに向け共に漸次減少する島領域14を、溝凹部の側壁の片側に形成することもできる。
図28に示す溝凹部である島領域14は、次のように形成できる。まず、オーミック電極11及び電子供給層12が順に形成された基板10上に、図19に示すライン状テーパーブロック21aと同様の方法によって、レジストなどからなる遮蔽壁20aを形成する。次に、スパッタリング法などにより絶縁体層13を形成する。絶縁体層のスパッタリングの際に、スパッタされた絶縁体材料の流れの方向に対して基板10の電子供給層12の面を傾斜して配置することにより、遮蔽壁20aの一方側に絶縁体材料の堆積量が少ない部分、絶縁体層膜厚が遮蔽壁20aに向け漸次減少する部分を絶縁体層13に形成する。次に、スパッタされた金属薄膜電極材料の流れの方向に対して基板10の絶縁体層13面を傾斜して配置することにより、遮蔽壁20aの一方側に金属薄膜電極材料の堆積量が少ない部分、金属薄膜電極膜厚がに向け漸次減少する部分を金属薄膜電極15に形成する。
【0074】
図28に示すように、これらの絶縁体層及び金属薄膜電極の傾斜スパッタリングにおいて、スパッタされた絶縁体層材料の流れの基板への入射角θに対して、スパッタされた金属薄膜電極材料の流れの基板への入射角θ’を大きくするように、スパッタリング装置において基板10の角度を設定すれば、島領域14においては、金属薄膜電極15が絶縁体層13上の縁部Aで終端する構造が形成できる。なお、島領域14における絶縁体層13は電子供給層12上の縁部Bで終端している。
【0075】
次に、露出している遮蔽壁20a、絶縁体層13及び金属薄膜電極15の上部に炭素又は炭素化合物からなる炭素領域40を上記同様に炭素又は炭素化合物の材料のスパッタにより成膜して、図29に示すように、電子放出素子が構成される。なお、遮蔽壁20a及びその上の堆積物をエッチングなどにより除去し、電子供給層12が露出した構造の上に炭素領域40を形成することもできる。
【0076】
またさらに、上記実施の形態においては島領域が凹部として形成されているが、島領域は平坦又は凸部として絶縁体層及び金属薄膜電極の膜厚が漸次減少する構造とすることができる。例えば、更なる実施の形態として、図30に示すように、絶縁体層13及び金属薄膜電極15の膜厚が電子供給層12の山部12aの頂上に向け共に漸次減少する平坦又は凸部の島領域14を形成することもできる。この平坦又は凸部の島領域14はドット又はラインのマスクを用いフォトリソグラフィ及びエッチングなどの技術によって形成される。電子供給層12の山部12aは図30に示すように、山脈として連なっていても良いが、図31に示すように、独立した凸部として点在させて形成してもよい。この場合においても、島領域14における金属薄膜電極15が絶縁体層13上の縁部Aで、絶縁体層13が電子供給層12上の縁部Bで終端している。また、電子供給層12の山部12aの頂上を絶縁体層13にて覆い、電子供給層12を被覆した構造とすることもできる。
【0077】
次に、図32に示すように、露出している絶縁体層13、電子供給層12及び金属薄膜電極15の上部に炭素又は炭素化合物からなる炭素領域40を上記実施の形態と同様に成膜して、電子放出素子が構成される。
(電子放出素子を適用した表示装置)
図33は、実施の形態の電子放出素子を適用したフラットパネルディスプレイ装置を示す。図34はその一部の断面を示す。
【0078】
背面基板10の真空空間4側内面には、それぞれ平行に伸長する複数のオーミック電極11が形成されている。オーミック電極11は、カラーディスプレイパネルとするために赤、緑、青のR,G,B色信号に応じて3本1組となっており、それぞれに所定信号が印加される。共通のオーミック電極11に沿って電子放出素子Sの複数が配置されている。それぞれが平行に伸長する複数のバスライン16は、隣接する素子の金属薄膜電極15上に成膜された炭素領域40の一部上に、これらを電気的に接続するために形成され、オーミック電極11に垂直に伸長して架設されている。オーミック電極11及びバス電極16の交点が電子放出素子Sに対応する。よって、本発明の表示装置の駆動方式としては単純マトリクス方式またはアクティブマトリクス方式が適用できる。
【0079】
電子放出素子Sは、図34に示すように、オーミック電極11上に順に形成された電子供給層12、絶縁体層13、金属薄膜電極15及び島領域を覆う炭素領域40からなる。図1に示すように炭素領域40を内部の真空空間に向けることもできる。また、図10〜図18,図21,図24,図29,または図32に示すような、各々炭素領域40が設けられたそれらの界面が延在する方向においてそれらの膜厚が共に漸次減少する複数の島領域を均一に有している。図33及び図34では凹部である複数の島領域を図示しないが、この絶縁体層13及び金属薄膜電極15には複数の島領域が均一に形成されている。
【0080】
特に、電子放出素子Sの各々を取り囲み複数の電子放出領域に区画する絶縁性支持部17が形成されている。この絶縁性支持部17はバス電極16を支え、断線を防止する。すなわち、図34に示すように、電子放出素子S以外の周縁部にあらかじめ絶縁性或いは電気抵抗の大きい物質の支持部17を形成しておく。この支持部17は、その後の工程で電子放出素子を形成した場合の最終的な厚さと同程度に成膜しておくのである。
【0081】
さらに、本実施の形態では、背面基板10から真空空間4へ突出するように絶縁性支持部17上に背面基板側の隔壁RRが形成されている。隔壁RRは所定間隔で間隔を隔てて配置されている。図33では、隔壁RRは電子放出素子Sの列毎にそれらの間に形成されているが、隔壁RRを、電子放出素子Sの例えば2,3個の列毎の間に間隔をあけて形成してもよい。また、図33では、隔壁RRはオーミック電極11にほぼ垂直な方向に連続して形成されているが、前面基板1側の第2隔壁FRに当接する部分を含む上部面積を残して間欠的に形成してもよい。
【0082】
更に、この隔壁RRはその上底面積が、背面基板と接する下底面積よりも大きく形成されることが好ましい。すなわち、隔壁RRはその上部に背面基板に略平行な方向に突出するオーバーハング部を有するように、形成されることが好ましい。
更に、図33では、背面基板10の金属薄膜電極15上に設けられたバス電極16の形状が単純な直線状で形成されているが、バス電極16を直線状でなく、電子放出素子の金属薄膜電極15の間において、金属薄膜電極上における幅よりも大なる幅を有するように、すなわち電子放出素子の間では素子上よりも太くなるように形成することが好ましい。これによって、バス電極の抵抗値を低減できる。
【0083】
オーミック電極11は、その材料としては、Au,Pt,Al,W等の一般にICの配線に用いられる材料やクロム、ニッケル、クロムの3層構造、AlとNdの合金、AlとMoの合金、TiとNの合金も用いられ得、その厚さは各素子にほぼ同電流を供給する均一な厚さである。なお、図33では図示しないが背面基板10及びオーミック電極11間には、SiOx,SiNx,Al23,AlNなどの絶縁体からなインシュレータ層を形成してもよい。インシュレータ層はガラスの背面基板10から素子への悪影響(アルカリ成分などに不純物の溶出や、基板面の凹凸など)を防ぐ働きをなす。
【0084】
金属薄膜電極15の材質は、電子放出の原理から仕事関数φが小さい材料で、あることが望ましい。電子放出効率を高くするために、金属薄膜電極15の材質は周期律表のI族、II族の金属が良く、たとえばCs,Rb,Li,Sr,Mg,Ba,Ca等が有効で、更に、それらの合金であっても良い。また、金属薄膜電極15の材質は導電性が高く化学的に安定な金属が良く、たとえばAu,Pt,Lu,Ag,Cuの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。
【0085】
バス電極16の材料としては、Au,Pt,Al,Cu等の一般にICの配線に用いられる物で良く、各素子にほぼ同電位を供給可能ならしめるに足る厚さで、 0.1〜50μmが適当である。但し、抵抗値が許容できるのであれば、バス電極を使用しないで、金属薄膜電極に使用する材料を使用することもできる。一方、表示面である透明ガラスなどの透光性の前面基板1の内面(背面基板10と対向する面)には、ITOからなる透明なコレクタ電極2が一体的に形成され、これに高い電圧が印加される。なお、ブラックストライプやバックメタルを使用する場合は、ITOを設けずにこれらをコレクタ電極とすることが可能である。
【0086】
コレクタ電極2上には、フロントリブ(第2隔壁)FRがオーミック電極11に平行となるように複数形成されている。延在しているフロントリブ間のコレクタ電極2の上には、R,G,Bに対応する蛍光体からなる蛍光体層3R,3G,3Bが真空空間4に面するように、それぞれ形成されている。このように、各蛍光体の境には背面基板と前面基板の距離を一定(例えば1mm)に保つ為のフロントリブ(第2隔壁)FRが設けられている。背面基板10上に設けられたリアリブ(隔壁)RRと直交する方向にフロントリブ(第2隔壁)FRとが前面基板1に設けられているので、前面基板の蛍光体を光の3原色に相当するR,G,Bに塗り分けが確実になる。
【0087】
このように、実施の形態の電子放出素子を用いたフラットパネルディスプレイ装置は電子放出素子に対応してマトリクス状に配置されかつ各々が赤R、緑G及び青Bの発光部からなる発光画素の複数からなる画像表示配列を有している。もちろん、RGBの発光部に代えてすべてを単色の発光部としてモノクロムディスプレイパネルも形成できる。
【0088】
さらなる他の実施の形態によれば、図35に示すように、電子放出発光素子30が得られる。電子放出発光素子30における電子放出素子Sは、上記実施の形態と同様に、オーミック電極11が形成された背面基板のガラス素子基板10上に電子供給層12を形成し、その上に複数の球状の微粒子を散布又はライン状もしくは円柱状の逆テーパブロックの複数を形成して、それらの上に絶縁体層13及び金属薄膜電極15を積層して、微粒子などを除去して、凹部の島領域14及び金属薄膜電極15上に炭素又は炭素化合物からなる炭素領域40が成膜されて構成される。
【0089】
この実施の形態の電子放出素子の炭素領域40上に蛍光体層3が直接形成されて、電子放出発光素子が形成される。蛍光体層3は電子放出素子Sの島領域14から生じた電子を直接受け、蛍光体に対応する可視光を発光する。また、図36に示すように、微粒子20(又は逆テーパブロック)を残しそれらの上に炭素領域40を施した電子放出発光素子30でもよい。
【0090】
蛍光体層3は、所望色発光の蛍光体を溶液形態としてスピンコート法などで形成塗布されるが、その形成方法は限定されない。
さらに、主に素子の保護のために、その内面に透光性のコレクタ電極を設けたガラスなどの透光性の前面基板を蛍光体層上に設けることができる。電子放出発光素子から漏れた電子を回収できる。この電子放出発光素子の対向する前面及び背面基板は透明接着剤で接着され、それらの周囲はスペーサなどで保持される。
【0091】
このさらなる実施の形態の構成により、電子放出素子の金属薄膜電極又は炭素領域上に直接設けられた蛍光体層を有するので、加速電力が不要となり装置の駆動系が簡素化され、真空空間も不要となり軽量な超薄型フラットパネルディスプレイ装置が得られる。さらに、過剰なスペーサが不要となり視認性が向上できる。
【図面の簡単な説明】
【図1】 本発明による電子放出素子の概略断面図である。
【図2】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図3】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図4】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図5】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図6】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図7】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図8】 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図9】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大断面図である。
【図10】 本発明による他の電子放出素子の部分拡大断面図である。
【図11】 本発明による他の電子放出素子の部分拡大断面図である。
【図12】 本発明による他の電子放出素子の部分拡大断面図である。
【図13】 本発明による他の電子放出素子の部分拡大断面図である。
【図14】 本発明による他の電子放出素子の部分拡大斜視図である。
【図15】 本発明による他の電子放出素子の部分拡大斜視図である。
【図16】 本発明による他の電子放出素子の部分拡大断面図である。
【図17】 本発明による他の電子放出素子の部分拡大斜視図である。
【図18】 本発明による他の電子放出素子の部分拡大斜視図である。
【図19】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図20】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図21】 本発明による他の電子放出素子の部分拡大斜視図である。
【図22】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図23】 本発明による他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図24】 本発明による他の電子放出素子の部分拡大斜視図である。
【図25】 炭素系膜成膜処理の繰り返し回数に対する、実施例の電子放出素子のダイオード電流Id及び放出電流Ie並びに効率の変化を示すグラフである。
【図26】 通電処理の繰り返し回数に対する、比較例の電子放出素子のダイオード電流Id及び放出電流Ie並びに効率の変化を示すグラフである。
【図27】 炭素系膜厚に対する実施例の電子放出素子のダイオード電流Id及び放出電流Ie並びに効率の変化を示すグラフである。
【図28】 本発明による更なる他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図29】 本発明による更なる他の電子放出素子の部分拡大斜視図である。
【図30】 本発明による更なる他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図31】 本発明による更なる他の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
【図32】 本発明による更なる他の電子放出素子の部分拡大斜視図である。
【図33】 本発明による実施例の電子放出素子フラットパネルディスプレイ装置を示す概略部分斜視図である。
【図34】 実施例の電子放出素子フラットパネルディスプレイ装置の図33における線AAに沿った概略部分拡大断面図。
【図35】 本発明による実施例の電子放出発光素子の概略断面図である。
【図36】 本発明による他の実施例の電子放出発光素子の概略断面図である。
【符号の説明】
1 透光性の前面基板
2 コレクタ電極
3R,3G,3B 蛍光体層
4 真空空間
10 背面基板
11 オーミック電極
12 電子供給層
13 絶縁体層
14 島領域
15 金属薄膜電極
16 バスライン
17 絶縁性支持部
20 微粒子
21a,21b 逆テーパブロック
40 炭素領域

Claims (44)

  1. 金属若しくは金属化合物又は半導体からなる電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子であって、
    前記絶縁体層はその膜厚が漸次減少る少なくとも1つの電子放出部を有し、前記電子放出部以内において前記絶縁体層が前記電子供給層上で終端しかつ前記金属薄膜電極が前記絶縁体層上で終端していること、及び前記電子放出部の上部若しくは下部又は内部に炭素又は炭素化合物からなる炭素領域が設けられていることを特徴とする電子放出素子。
  2. 前記電子放出部以内において前記金属薄膜電極の終端が前記絶縁体層の膜厚が前記漸次減少している部分上に位置することを特徴とする請求項1記載の電子放出素子。
  3. 前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする請求項1記載の電子放出素子。
  4. 前記炭素領域は、前記電子放出部の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする請求項1記載の電子放出素子。
  5. 前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記電子放出部上に積層された薄膜であることを特徴とする請求項1記載の電子放出素子。
  6. 印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする請求項5記載の電子放出素子。
  7. 前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする請求項1記載の電子放出素子。
  8. 前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする請求項1記載の電子放出素子。
  9. 前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする請求項1記載の電子放出素子。
  10. 前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項1記載の電子放出素子。
  11. 前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項1記載の電子放出素子。
  12. 前記絶縁体層は誘電体からなり、前記電子放出部外では50nm以上の膜厚を有することを特徴とする請求項1〜11のいずれか1記載の電子放出素子。
  13. 前記電子放出部は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする請求項1〜12のいずれか1記載の電子放出素子。
  14. 前記電子放出部以内において微粒子を備えていることを特徴とする請求項1〜13のいずれか1記載の電子放出素子。
  15. 前記電子放出部以内において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする請求項1〜13のいずれか1記載の電子放出素子。
  16. 金属若しくは金属化合物又は半導体からなる電子供給層を基板上に形成する電子供給層形成工程と、
    各々が前記電子供給層上に接触する部分周りに影を形成する遮蔽体を前記電子供給層上に形成する遮蔽体形成工程と、
    前記電子供給層及び前記遮蔽体上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記遮蔽体下の接触する部分周囲の前記絶縁体層の膜厚が漸次減少する領域となるように、形成する絶縁体形成工程と、
    前記絶縁体層上に金属薄膜電極を形成して、前記電子放出部を電子放出部として形成する金属薄膜電極形成工程と、を含む電子放出素子の製造方法であって、
    前記電子放出部の近傍に炭素又は炭素化合物からなる炭素領域を設ける工程を含むことを特徴とする電子放出素子の製造方法。
  17. 前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする請求項16記載の製造方法。
  18. 前記炭素領域を設ける工程において、前記電子供給層と前記金属薄膜電極との間に電圧を印加しつつ炭素領域の薄膜を積層することを特徴とする請求項17記載の製造方法。
  19. 印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする請求項18記載の製造方法。
  20. 前記絶縁体形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の中に実行され、前記炭素領域が前記金属薄膜電極内に分散されることを特徴とする請求項16記載の製造方法。
  21. 前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする請求項16記載の製造方法。
  22. 前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直前に実行され、前記炭素領域が前記金属薄膜電極下に積層された薄膜として形成されることを特徴とする請求項16記載の製造方法。
  23. 前記炭素領域を設ける工程は前記絶縁体形成工程の直前に実行され、前記炭素領域が前記絶縁体層下に積層された薄膜として形成されることを特徴とする請求項16記載の製造方法。
  24. 前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする請求項21〜23のいずれか1記載の製造方法。
  25. 前記炭素領域を設ける工程の直後、前記金属薄膜電極形成工程の直後又は前記遮蔽体除去工程の直後に、前記電子供給層と前記金属薄膜電極との間に電圧を印加する導電経路成長工程を含むことを特徴とする請求項16〜24のいずれか1記載の製造方法。
  26. 前記遮蔽体は微粒子であり、前記遮蔽体形成工程において前記微粒子を前記電子供給層上に散布する工程を含むことを特徴とする請求項16〜25のいずれか1記載の製造方法。
  27. 前記遮蔽体は、各々が前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する電気絶縁性の逆テーパブロックであり、前記遮蔽体形成工程において、前記基板上に逆テーパブロック材料層を成膜し、その上にフォトリソグラフィ法によって少なくとも前記電子供給層の一部分を露出せしめるレジストマスクを形成し、ドライエッチング法又はウエットエッチング法によって前記オーバーハング部を有する逆テーパブロックを食刻する工程を含むことを特徴とする請求項16〜26のいずれか1記載の製造方法。
  28. 前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする請求項16〜27のいずれか1記載の製造方法。
  29. 真空空間を挾み対向する一対の第1及び第2基板と、
    前記第1基板に設けられた複数の電子放出素子と、
    前記第2基板内に設けられたコレクタ電極と、
    前記コレクタ電極上に形成された蛍光体層と、からなる電子放出表示装置であって、
    前記電子放出素子の各々は、金属若しくは金属化合物又は半導体からなりかつオーミック電極上に形成された電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなること、
    前記絶縁体層はその膜厚が漸次減少る少なくとも1つの電子放出部を有し、前記電子放出部以内において前記絶縁体層が前記電子供給層上で終端しかつ前記金属薄膜電極が前記絶縁体層上で終端していること、及び
    前記電子放出部の上部若しくは下部又は内部に炭素又は炭素化合物からなる炭素領域が設けられていることを特徴とする表示装置。
  30. 前記電子放出部以内において前記金属薄膜電極の終端が前記絶縁体層の膜厚が前記漸次減少している部分上に位置することを特徴とする請求項29記載の表示装置。
  31. 前記絶縁体層、前記金属薄膜電極及び前記炭素領域は、物理堆積法又は化学堆積法で積層されることを特徴とする請求項29記載の表示装置。
  32. 前記炭素領域は、前記電子放出部の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする請求項29記載の表示装置。
  33. 前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記電子放出部上に積層された薄膜であることを特徴とする請求項29記載の表示装置。
  34. 印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする請求項33記載の表示装置。
  35. 前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする請求項29記載の表示装置。
  36. 前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする請求項29記載の表示装置。
  37. 前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする請求項29記載の表示装置。
  38. 前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項29記載の表示装置。
  39. 前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項29記載の表示装置。
  40. 前記絶縁体層は誘電体からなり、前記電子放出部外では50nm以上の膜厚を有することを特徴とする請求項29〜39のいずれか1記載の表示装置。
  41. 前記電子放出部は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする請求項29〜40のいずれか1記載の表示装置。
  42. 前記電子放出部以内において微粒子を備えていることを特徴とする請求項29〜41のいずれか1記載の表示装置。
  43. 前記電子放出部以内において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする請求項29〜41のいずれか1記載の表示装置。
  44. 前記金属薄膜電極の複数の上にバスラインが形成され、前記オーミック電極及び前記バスラインはそれぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする請求項29〜43のいずれか1記載の表示装置。
JP2000004830A 2000-01-13 2000-01-13 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置 Expired - Fee Related JP3874396B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000004830A JP3874396B2 (ja) 2000-01-13 2000-01-13 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
EP01100013A EP1117118B1 (en) 2000-01-13 2001-01-03 Electron-emitting device and method of manufacturing the same and display apparatus using the same
DE60115110T DE60115110T2 (de) 2000-01-13 2001-01-03 Elektronen emittierende Vorrichtung, Verfahren zu deren Herstellung und diese Vorrichtung verwendendes Anzeigegerät
US09/753,722 US7095040B2 (en) 2000-01-13 2001-01-04 Electron-emitting device and method of manufacturing the same and display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000004830A JP3874396B2 (ja) 2000-01-13 2000-01-13 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Publications (2)

Publication Number Publication Date
JP2001195973A JP2001195973A (ja) 2001-07-19
JP3874396B2 true JP3874396B2 (ja) 2007-01-31

Family

ID=18533568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004830A Expired - Fee Related JP3874396B2 (ja) 2000-01-13 2000-01-13 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Country Status (4)

Country Link
US (1) US7095040B2 (ja)
EP (1) EP1117118B1 (ja)
JP (1) JP3874396B2 (ja)
DE (1) DE60115110T2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4253416B2 (ja) * 2000-01-14 2009-04-15 パイオニア株式会社 電子放出素子を用いた撮像素子
JP3658342B2 (ja) 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置
KR20020003709A (ko) * 2000-06-28 2002-01-15 김 성 아이 전계 방출 표시 소자 및 그의 제조 방법
JP3658346B2 (ja) 2000-09-01 2005-06-08 キヤノン株式会社 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法
JP3639809B2 (ja) 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子,電子放出装置,発光装置及び画像表示装置
JP3639808B2 (ja) 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3634781B2 (ja) 2000-09-22 2005-03-30 キヤノン株式会社 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置
JP3768908B2 (ja) 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
US6781146B2 (en) * 2001-04-30 2004-08-24 Hewlett-Packard Development Company, L.P. Annealed tunneling emitter
JP3774682B2 (ja) 2001-06-29 2006-05-17 キヤノン株式会社 電子放出素子、電子源および画像形成装置
JP3703415B2 (ja) 2001-09-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法
JP3605105B2 (ja) 2001-09-10 2004-12-22 キヤノン株式会社 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法
US6822380B2 (en) 2001-10-12 2004-11-23 Hewlett-Packard Development Company, L.P. Field-enhanced MIS/MIM electron emitters
US20040251841A1 (en) * 2001-12-06 2004-12-16 Nobuyasu Negishi Electron emitting device and method of manufacturing the same and display apparatus using the same
JP2003189646A (ja) 2001-12-14 2003-07-04 Norio Akamatsu 太陽光エネルギー変換装置および太陽光エネルギー変換システム
JP4285684B2 (ja) * 2002-03-08 2009-06-24 パナソニック電工株式会社 量子デバイスおよびその製造方法
EP1523025B1 (en) 2002-03-25 2012-12-19 Panasonic Corporation Field emission-type electron source
US20040022943A1 (en) * 2002-04-12 2004-02-05 Rudiger Schlaf Carbon nanotube tweezer and a method of producing the same
KR100935934B1 (ko) * 2003-03-15 2010-01-11 삼성전자주식회사 전자빔 리소그라피 시스템의 에미터 및 그 제조방법
US20070003472A1 (en) * 2003-03-24 2007-01-04 Tolt Zhidan L Electron emitting composite based on regulated nano-structures and a cold electron source using the composite
US7459839B2 (en) * 2003-12-05 2008-12-02 Zhidan Li Tolt Low voltage electron source with self aligned gate apertures, and luminous display using the electron source
WO2005093776A1 (ja) * 2004-03-29 2005-10-06 Pioneer Corporation 電子放出装置製造方法及び電子放出装置
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7544596B2 (en) 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
KR20070046598A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 카본계 물질 및 광전소자를 포함한 전자 방출원, 상기 전자방출원의 제조 방법, 상기 전자 방출원을 구비한 전자방출 소자 및 상기 전자 방출원을 구비한 전자 방출디스플레이 장치
TWI297163B (en) * 2006-03-21 2008-05-21 Ind Tech Res Inst Cathode plate of field emission display and fabrication method thereof
EP2006875B1 (en) * 2006-03-31 2011-09-28 Pioneer Corporation Electron emission element, display comprising the electron emission element, and method of fabricating the electron emission element
JP4303308B2 (ja) 2007-11-20 2009-07-29 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、および電子放出素子の製造方法
JP4314307B1 (ja) * 2008-02-21 2009-08-12 シャープ株式会社 熱交換装置
US8299700B2 (en) 2009-02-05 2012-10-30 Sharp Kabushiki Kaisha Electron emitting element having an electron acceleration layer, electron emitting device, light emitting device, image display device, cooling device, and charging device
CN101814405B (zh) 2009-02-24 2012-04-25 夏普株式会社 电子发射元件及其制造方法、使用电子发射元件的各装置
WO2010126274A2 (ko) * 2009-04-29 2010-11-04 주식회사 메카로닉스 Cigt 박막 및 그 제조방법
JP4932873B2 (ja) 2009-05-19 2012-05-16 シャープ株式会社 自発光素子、自発光装置、画像表示装置、自発光素子駆動方法、および自発光素子の製造方法
JP4777448B2 (ja) 2009-05-19 2011-09-21 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、及び電子線硬化装置
JP4732533B2 (ja) 2009-05-19 2011-07-27 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP4732534B2 (ja) 2009-05-19 2011-07-27 シャープ株式会社 電子放出素子、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP5073721B2 (ja) * 2009-05-19 2012-11-14 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、電子放出素子の製造方法
CN101930884B (zh) 2009-06-25 2012-04-18 夏普株式会社 电子发射元件及其制造方法、电子发射装置、自发光设备、图像显示装置
JP4927152B2 (ja) * 2009-11-09 2012-05-09 シャープ株式会社 熱交換装置
JP4880740B2 (ja) 2009-12-01 2012-02-22 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP5122600B2 (ja) * 2010-04-07 2013-01-16 パイオニア株式会社 電子放出素子を用いた光電変換装置および撮像装置
US8546910B2 (en) * 2011-06-20 2013-10-01 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
US8729645B2 (en) * 2012-08-31 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate backside peeling control
CN107863439A (zh) * 2016-11-04 2018-03-30 江苏日久光电股份有限公司 复合式光学薄膜

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184659A (en) * 1962-08-13 1965-05-18 Gen Telephone & Elect Tunnel cathode having a metal grid structure
US3447043A (en) 1966-12-29 1969-05-27 Itt Tunnel cathode in matrix form with integral storage feature
US3535598A (en) * 1969-05-23 1970-10-20 Raytheon Co Solid state tunnel cathode emitter having an improved thin film insulating barrier
DE2012192A1 (de) * 1970-03-14 1971-10-07 Philips Nv Elektrische Entladungsrohre mit einer Kathode bestehend aus einer zwischen zwei leitenden Schichten hegenden Isolierschicht, und Verfahren zur Herstellung einer fur eine derartige Entladungsrohre bestimmte Kathode
JPS524163A (en) 1976-03-08 1977-01-13 Hitachi Ltd Electric field radiation cathode
JPH02172127A (ja) 1988-12-23 1990-07-03 Matsushita Electric Ind Co Ltd 電子放出素子およびその製造方法
EP0367195A3 (en) * 1988-10-31 1991-10-02 Matsushita Electric Industrial Co., Ltd. Mim cold-cathode electron emission elements and methods of manufacture thereof
JP3044382B2 (ja) * 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JP2923980B2 (ja) 1989-07-12 1999-07-26 松下電器産業株式会社 電界放出型冷陰極の製造方法
JP3341890B2 (ja) * 1989-12-18 2002-11-05 セイコーエプソン株式会社 電界電子放出素子の製造方法
US5412285A (en) * 1990-12-06 1995-05-02 Seiko Epson Corporation Linear amplifier incorporating a field emission device having specific gap distances between gate and cathode
JPH0668785A (ja) 1992-06-19 1994-03-11 Sharp Corp 電界放出型三極管素子の製造方法
JP3390495B2 (ja) 1993-08-30 2003-03-24 株式会社日立製作所 Mim構造素子およびその製造方法
US5709577A (en) 1994-12-22 1998-01-20 Lucent Technologies Inc. Method of making field emission devices employing ultra-fine diamond particle emitters
US5702281A (en) * 1995-04-20 1997-12-30 Industrial Technology Research Institute Fabrication of two-part emitter for gated field emission device
US5696385A (en) 1996-12-13 1997-12-09 Motorola Field emission device having reduced row-to-column leakage
JPH10312741A (ja) * 1997-03-10 1998-11-24 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
JPH10312738A (ja) * 1997-03-10 1998-11-24 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
US6130503A (en) * 1997-03-04 2000-10-10 Pioneer Electronic Corporation Electron emission device and display using the same
JPH1167065A (ja) * 1997-08-08 1999-03-09 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
JP3387011B2 (ja) 1997-08-27 2003-03-17 松下電器産業株式会社 電子放出素子及びそれを利用した電界放出型ディスプレイ装置、並びにそれらの製造方法
US6285123B1 (en) * 1998-09-11 2001-09-04 Pioneer Corporation Electron emission device with specific island-like regions
JP2000156147A (ja) 1998-11-19 2000-06-06 Sony Corp 冷陰極電界電子放出素子及び冷陰極電界電子放出型表示装置
JP4253416B2 (ja) * 2000-01-14 2009-04-15 パイオニア株式会社 電子放出素子を用いた撮像素子

Also Published As

Publication number Publication date
EP1117118B1 (en) 2005-11-23
US7095040B2 (en) 2006-08-22
US20010017369A1 (en) 2001-08-30
DE60115110T2 (de) 2006-08-03
JP2001195973A (ja) 2001-07-19
DE60115110D1 (de) 2005-12-29
EP1117118A1 (en) 2001-07-18

Similar Documents

Publication Publication Date Title
JP3874396B2 (ja) 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
US6285123B1 (en) Electron emission device with specific island-like regions
JP3570864B2 (ja) 電子放出素子及びこれを用いた表示装置
US5962959A (en) Electron emission device and display device for emitting electrons in response to an applied electric field using the electron emission device
JP4068564B2 (ja) 電子放出素子及び表示装置
JP4253416B2 (ja) 電子放出素子を用いた撮像素子
JPH10308166A (ja) 電子放出素子及びこれを用いた表示装置
JP3698390B2 (ja) 電子放出表示装置及び電子放出装置
JP3765671B2 (ja) 電子放出素子及びこれを用いた電子放出表示装置
US6023125A (en) Electron emission device and display using the same
US6400070B1 (en) Electron emission device and display device using the same
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
US6472803B1 (en) Electron emission light-emitting device and display apparatus using the same
US6278230B1 (en) Electron emission device and display device using the same
JP3461145B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3821482B2 (ja) 電子放出素子の製造方法
JP2004288651A (ja) 電子放出素子及びこれを用いた表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees