JP3698390B2 - 電子放出表示装置及び電子放出装置 - Google Patents

電子放出表示装置及び電子放出装置 Download PDF

Info

Publication number
JP3698390B2
JP3698390B2 JP21448998A JP21448998A JP3698390B2 JP 3698390 B2 JP3698390 B2 JP 3698390B2 JP 21448998 A JP21448998 A JP 21448998A JP 21448998 A JP21448998 A JP 21448998A JP 3698390 B2 JP3698390 B2 JP 3698390B2
Authority
JP
Japan
Prior art keywords
electron
layer
electrode
ohmic
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21448998A
Other languages
English (en)
Other versions
JP2000048709A (ja
Inventor
一到 酒村
秀一 ▲柳▼沢
新吾 岩崎
伸安 根岸
隆 中馬
高士 山田
淳志 吉澤
英夫 佐藤
高正 吉川
清秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP21448998A priority Critical patent/JP3698390B2/ja
Priority to US09/362,198 priority patent/US6404124B1/en
Priority to EP99114771A priority patent/EP0977236B1/en
Priority to DE69911521T priority patent/DE69911521T2/de
Publication of JP2000048709A publication Critical patent/JP2000048709A/ja
Application granted granted Critical
Publication of JP3698390B2 publication Critical patent/JP3698390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電子放出素子の複数を例えばマトリクス状配列にした電子放出表示装置及び電子放出装置に関する。
【0002】
【従来の技術】
従来からフラットパネルディスプレイ装置として電界電子放出素子のFED(field emission display)が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。例えば、spindt形冷陰極を用いたFEDの発光原理は、冷陰極アレイが異なるもののCRT(cathode ray tube)と同様に、陰極から離間したゲート電極により電子を真空中に引出し、透明陽極に塗布された蛍光体に衝突させて、発光させるものである。
【0003】
しかしながら、この電界放出源は、微細なspindt型冷陰極の製造工程が複雑で、その工程数が多いので、製造歩留りが低いといった問題がある。
また、面電子源として金属−絶縁体−金属(MIM)構造の電子放出素子がある。このMIM構造の電子放出素子は、基板上に陰極としてのAl層、膜厚10nm程度のAl23絶縁体層、膜厚10nm程度の陽極としてのAu層を順に形成した構造を有するものがある。これを真空中で対向電極の下に配置して下部Al層と上部Au層の間に電圧を印加するとともに対向電極に加速電圧を印加すると、電子の一部が上部Au層を飛び出し対向電極に達する。しかしながら、MIM構造の電子放出素子を用いてもまだ放出電子の量は十分とはいえない。
【0004】
これを改善するために、従来のAl23絶縁体層の膜厚を数nm程度薄膜化したり、極薄膜のAl23絶縁体層の膜質及びAl23絶縁体層と上部Au層の界面を、より均一化することが必要であると考えられている。
例えば、特開平7−65710号に記載の発明のように、絶縁体層のさらなる薄膜化及び均一化のために陽極酸化法を用いて、化成電流を制御することにより電子放出特性を向上させる試みがなされている。
【0005】
【発明が解決しようとする課題】
本発明は、以上の事情に鑑みてなされたものであり、低い電圧で安定して電子放出することのできる電子放出効率の高い電子放出表示装置及び電子放出装置を提供することを目的とする。
【0006】
さらに電子放出素子を画素に対応させてドットマトリクス構造にした場合、電気的リークにより非選択画素からも電子放出がおこり、対応する蛍光体が発光してしまう問題がある。したがって、誤発光のない信頼性の高い電子放出表示装置を提供することをも本発明のさらなる目的とする。
【0011】
【課題を解決するための手段】
本発明の電子放出表示装置においては、複数の電子放出素子を備え電子照射に伴う蛍光体からの発光によって表示を行う電子放出表示装置であって、真空空間を挟み互いに対向する一対の背面基板及び透過性の前面基板と、前記真空空間内における前記背面基板上において夫々平行に伸長して形成された複数のオーミック電極と、各々が前記オーミック電極に交叉する方向に伸長して形成されたバスラインと、前記真空空間内における前記前面基板上に形成されたコレクタ電極と、前記コレクタ電極上に形成された蛍光体層と、を有し、前記複数の電子放出素子の各々が、前記バスライン及び前記オーミック電極の各交叉部に、画素として形成されており、前記複数の電子放出素子の各々が、前記オーミック電極上に成膜された導体からなる電子供給層と、前記電子供給層上に成膜された絶縁体層と、前記絶縁体層上に成膜されており且つ前記バスラインに接続されている金属薄膜電極と、からな前記電子供給層が、電流を一方向にしか流さない順に成膜されたpin接合からなるダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されていること、前記ダイオード機能層は、前記金属薄膜電極が前記オーミック電極に対して高電位となる順方向バイアス状態となった場合には電子を前記金属薄膜電極に向けて流す一方、逆バイアス状態となった場合には電流を遮断するとを特徴とする。
【0012】
本発明の電子放出装置においては、複数の電子放出素子を備えた電子放出装置であって、真空空間を挟み互いに対向する一対の背面基板及び前面基板と、前記真空空間内における前記背面基板上において夫々平行に伸長して形成された複数のオーミック電極と、各々が前記オーミック電極に交叉する方向に伸長して形成されたバスラインと、を有し、前記複数の電子放出素子の各々が、前記バスライン及び前記オーミック電極の各交叉部に、形成されており、前記複数の電子放出素子の各々が、前記オーミック電極上に成膜された導体からなる電子供給層と、前記電子供給層上に成膜された絶縁体層と、前記絶縁体層上に成膜されており且つ前記バスラインに接続されている金属薄膜電極と、からなり前記電子供給層が、電流を一方向にしか流さない順に成膜されたpin接合からなるダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されていること、前記ダイオード機能層は、前記金属薄膜電極が前記オーミック電極に対して高電位となる順方向バイアス状態となった場合には電子を前記金属薄膜電極に向けて流す一方、逆バイアス状態となった場合には電流を遮断するとを特徴とする。
【0013】
以上の構成により、電子放出素子の各々は、電子を素子の一方向しか流さない、電流を一方向にしか流さない順に成膜されたpin接合からなるダイオードとして機能するダイオード機能層を有するので、電子放出素子の複数を表示素子に用いた場合、電気的リークにより非選択画素から発光が生じない。
【0014】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図1に示すように、本発明の電子放出素子は、ガラス素子基板10上に例えば、アルミニウム(Al)、タングステン(W)、窒化チタン(TiN)などからなるオーミック電極11を形成し、その上に金属又はシリコン(Si)などの半導体からなる電子供給層12を形成し、その上にSiOx(X=0.1〜2.0)などからなる絶縁体層13を積層し、その上に真空空間に面する例えば白金(Pt)、金(Au)などの金属薄膜電極15を積層してなる。特に、電子供給層12の中間には、pn接合、pin接合、ショットキ接合などのダイオード機能層14が設けられている。絶縁体層13は誘電体からなり50nm以上の極めて厚い膜厚を有する。
【0015】
ガラスからなる前面基板1はその内面にインジウム錫酸化物(いわゆるITO)、酸化錫(SnO)、酸化亜鉛(ZnO)などからなるコレクタ電極2を有し、背面基板10の電子放出素子Sから発した電子を受ける。透明コレクタ電極2の上に蛍光体3R,G,Bが塗布されている。この電子放出素子の対向する一対の前面及び背面すなわち第1及び第2基板10,1は真空空間4を挾むようにスペーサなどで保持され、封止されている。第2基板1の内面にはコレクタ電極2と蛍光体層3R,G,Bとが位置する。また、CRT同様ブラックストライプBMやメタルバックを設けてもよい。素子基板10の材質はガラスの他に、Al23,Si34、BN等のセラミックスでも良い。
【0016】
この素子の電子放出原理は、図1に示すように、表面の金属薄膜電極15を正電位Vdとし裏面オーミック電極11を接地電位としたダイオード構造から説明できる。オーミック電極11と金属薄膜電極15との間に電圧Vdを印加し電子供給層12に電子を注入すると、ダイオード電流Idが流れ、絶縁体層13は高抵抗であるので、印加電界の大部分は絶縁体層13にかかる。電子は、金属薄膜電極15側に向けて絶縁体層13内を移動する。金属薄膜電極15付近に達した電子は、そこで強電界により一部は金属薄膜電極15をトンネルし、外部の真空中に放出される。
【0017】
このトンネル効果によって薄膜電極15から放出された電子e(放出電流Ie)は、対向したコレクタ電極(透明電極)2に印加された高い加速電圧Vcによって加速され、コレクタ電極2に集められる。コレクタ電極に所望色発光の蛍光体3が塗布されていれば対応する可視光を発光させる。
ダイオード機能層14は、図1に示すように、電子供給層12と絶縁体層13の界面に設けられてもよいが、図2に示すように、電子供給層12に挟まれその中間に設けられてもよい。また、ダイオード機能層14は、図3に示すように、オーミック電極11と電子供給層12の界面に設けられてもよい。このダイオード機能層14は、電流を素子の一方向しか流さないたとえばp型シリコン層及びn型シリコン層の積層からなるpn接合の層、さらに、p型シリコン層及びn型シリコン層の間にi層を設けたpin接合の積層であり、金属層および半導体の接合からなるショットキ接合の積層などからなるダイオードとして機能する。n型シリコン層はIV属のシリコン層に、共有結合をした際に自由電子を生じさせるような不純物、つまりリンのようなV属の原子をドープすれば形成できる。またp型シリコン層はホールを生成するような不純物、つまりホウ素などのIII属の原子をシリコン層にドープすれば形成できる。この不純物をドープする方法としては、エピタキシャル成長法、イオン注入法、熱拡散法が用いられる。エピタキシャル成長法は気相エピタキシャル法が良く用いられるが、その中でも化学的方法(CVD)と蒸着、スパッタなどの物理的方法(PVD)が用いられる。不純物濃度としてはn型、p型いずれも1010〜1020/cm3程度であり、その時の比抵抗率は105〜10-3Ω・cm程度となる。
【0018】
たとえばシリコンの電子供給層12から薄膜電極15に向けて電子が流れ、その逆は流れないようにするためには、図1に示すように、たとえばSiO2の絶縁体層13側にp型シリコン層を形成し、基板のオーミック電極11側にn型シリコン層を形成すれば良い。発光させるとき、金属薄膜電極15にプラス電位を印加するので、順方向となり電子は金属薄膜電極15方向へ流れ、そのまま素子から飛び出し蛍光体まで加速される。
【0019】
電子放出素子におけるダイオード機能層の一例としてn−i−p型シリコン層からなるダイオード機能層の作製方法を説明する。ダイオード機能層の成膜方法は、例えばマスクを用いたスパッタ法が可能である。
まず、図4に示すように、ガラス基板10上のオーミック電極11は、例えば、窒化チタンで作製する。オーミック電極の材料は高融点金属のタンタル、白金、コバルトなどでも良いが、この後で成膜するシリコンと反応しやすいため、特に窒化チタンが良い。
【0020】
次に、オーミック電極11上にマスクを用いてスパッタによりn型シリコン層を作製する。この場合、ターゲットとしてはアンチモン又はリンを高濃度ドープした1Ω・cm以下のシリコンターゲットを用い、水素ガスをアルゴンガスに少量混合した雰囲気中でスパッタする。
次に、n型シリコン層上に直接p型シリコンを成膜して、直接npとしても良いが、確実にpn接合を形成するために、低い濃度の真性層いわゆるi層(intrinsic layer)シリコンをn型シリコン及びp型シリコン間に成膜してn+-+とする。i層は、n型上に同じマスクを用いて、上記と同じ元素をドープした50Ω・cm以上のシリコンターゲットを用いスパッタする。
【0021】
次に、p型シリコンを成膜する。ホウ素を高濃度ドープした1Ω・cm以下のシリコンターゲットを用いスパッタする。いずれも雰囲気はn型と同等である。このようにして、図5に示すように、オーミック電極11上にダイオード機能層14を形成する。このp型シリコン層を電子放出素子の電子供給層として用いる。その後、図6に示すように、上にダイオード機能層14上に絶縁体層13及び金属薄膜電極15をスパッタして素子が完成する。
【0022】
図6に示すようにダイオード機能層のp型シリコン層を電子放出素子の電子供給層としても良いが、このn−i−p型シリコン層は抵抗が高い場合が多いので、あくまでもダイオード特性を持たせるためとして、更にダイオード機能層の上にシリコン層を同じマスクを用いて電子供給層として成膜する(図3参照)。この場合には、n−i−p型シリコン層の抵抗を下げるために熱を加え、ポリシリコン状態にしてから電子放出素子を成膜する。
【0023】
これらの層は、スパッタリング法をとおして、Ar,Kr,Xeあるいはそれらの混合ガス、又はこれらの希ガスを主成分としO2,N2などを混入した混合ガスを用いてガス圧 0.1〜 100mTorr好ましくは 0.1〜20mTorr、成膜レート 0.1〜1000nm/min好ましくは 0.5〜 100nm/minのスパッタ条件で成膜される。
さらに第2の実施例として、スパッタリング法に代えて、プラズマCVDによるダイオード機能層の作製方法を説明する。
【0024】
図7に示すように、プラズマCVD装置を用いて、ガラス基板10上のオーミック電極11上に、順次、n−p型シリコン層を成膜していく。n型はシランガスにホスフィンを数%以下混合した気体を用いたプラズマCVDで成膜する。この上にシランガスにジボランを数%以下混合した気体を用いてp型シリコン層を成膜する。CVDの場合はpn接合が比較的容易に作製できるので、i型シリコンを中間に設けても設けなくても良い。
【0025】
その後、エッチングにより、電極上のみにシリコン層を残すようにストライプ構造を形成する。エッチングは一般方法で、図8に示すように、まずレジスト20を上記シリコン層にスピンコートし、乾燥させた後、フォトマスク21を用いて露光する。
次に、図9に示すように、現像液によりオーミック電極上のみにレジスト20を残し、その後、水洗し乾燥させる。ここにフッ酸系溶媒を噴霧することにより、電極間のシリコン層が除去され、図10に示すように、所定のpn接合のダイオード機能層14の積層構造を得ることができる。この後、水洗、乾燥し、酸素プラズマによりアッシング(レジスト除去)する。最後に抵抗値に応じて熱を加え抵抗を下げるようにしても良い。
【0026】
その後、図6に示す方法と同様に、スパッタリング法によりダイオード機能層14上に絶縁体層13及び金属薄膜電極15を積層して素子が完成する。
また、第3の実施例として、上記第2の実施例と同様の方法を用いて、pn接合のかわりに、ダイオード機能層をショットキ接合として形成できる。この場合、形成される半導体層と金属層の接触であるショットキ接合は、その半導体層がp型であるとき該半導体層が電子供給層として絶縁体層に接触するように、又は、その半導体層がn型であるとき金属層が電子供給層として絶縁体層に接触するように、絶縁体層とオーミック電極との間に積層される。
【0027】
またさらに、他の実施例においては、ダイオード機能層を、電子供給層12中にイオン注入方法などにより材料をドーパントとして分散させて設けることもできる。
実際に、例えば、背面基板内面に、スパッタリング法によりTiOxのオーミック電極を厚さ300nm、その上にSiの電子供給層を約5μm、その上にSiOxの絶縁体層を400nm、その上にPtの金属薄膜電極を約10nm成膜し、電子放出素子単体が完成させた。透明ガラス基板1の内面にITOコレクタ電極、各コレクタ電極上に、蛍光体層を形成した透明基板を作成した。これら素子基板及び透明基板を、金属薄膜電極及びコレクタ電極が向かい合うように平行に10mm離間してスベーサにより保持し、間隙を10-7Torr又は10-5Paの真空になし、電子放出素子を組立て、特性を調べた。
【0028】
SiOx絶縁体層の全体厚が50nm〜1000nmのとき、絶縁体層膜厚に対する放出電流Ie及び電子放出効率(Ie/Id)の変化において、 200V以下の電圧を加えることにより、絶縁体層の全体厚50nm以上の50nm〜1000nmで、1×10-3以上の放出効率が得られることが確認された。よって、絶縁体層膜厚が50nm以上と厚く電子供給層がダイオード機能層を有する素子から、良好な結果が得られることが判明した。またさらに、上記実施例素子において、蛍光体を塗布したコレクタ電極及び金属薄膜電極の間に約4kVの電圧を印加した状態では、絶縁体層膜厚50nm以上の素子で薄膜電極に対応する形の均一な蛍光パターンが観測された。
【0029】
スパッタリング法で成膜した絶縁体層の表面をSEMで観察したところ、20nm程度の微細構造からなることを特徴としていることが判った。50nm以上の膜厚を有しながらトンネル電流が流れるといった特異な現象はこの特徴に起因すると考えられる。
このように、基板の上に薄膜電極、シリコンの電子供給層、酸化シリコンの絶縁体層、薄膜電極層、バスラインを順次形成した構造を持つ電子放出素子はシリコン層中にpn接合を形成すれば、外部に別途トランジスタを個別に設ける必要がなくなり、価格、歩留まりなどが飛躍的に改善される。
【0030】
絶縁体層13の誘電体材料としては、酸化珪素SiOx(xは原子比を示す)が特に有効であるが、
LiOx,LiNx,NaOx,KOx,RbOx,CsOx,BeOx,MgOx,MgNx,CaOx,CaNx,SrOx,BaOx,ScOx,YOx,YNx,LaOx,LaNx,CeOx,PrOx,NdOx,SmOx,EuOx,GdOx,TbOx,DyOx,HoOx,ErOx,TmOx,YbOx,LuOx,TbOx,DyOx,HoOx,ErOx,TmOx,YbOx,LuOx,TiOx,TiNx,ZrOx,ZrNx,HfOx,HfNx,ThOx,VOx,VNx,NbOx,NbNx,TaOx,TaNx,CrOx,CrNx,MoOx,MoNx,WOx,WNx,MnOx,ReOx,FeOx,FeNx,RuOx,OsOx,CoOx,RhOx,IrOx,NiOx,PdOx,PtOx,CuOx,CuNx,AgOx,AuOx,ZnOx,CdOx,HgOx,BOx,BNx,AlOx,AlNx,GaOx,GaNx,InOx,SiNx,GeOx,SnOx,PbOx,POx,PNx,AsOx,SbOx,SeOx,TeOxなどの金属酸化物又は金属窒化物でもよい。
【0031】
また、LiAlO2,Li2SiO3,Li2TiO3,Na2Al2234,NaFeO2,Na4SiO4,K2SiO3,K2TiO3,K2WO4,Rb2CrO4,CS2CrO4,MgAl24,MgFe24,MgTiO3,CaTiO3,CaWO4,CaZrO3,SrFe1219,SrTiO3,SrZrO3,BaAl24,BaFe1219,BaTiO3,Y3l512,Y3Fe512,LaFeO3,La3Fe512,La2Ti27,CeSnO4,CeTiO4,Sm3Fe5O12,EuFeO3,Eu3Fe512,GdFeO3,Gd3Fe512,DyFeO3,Dy3Fe512,HoFeO3,Ho3Fe512,ErFeO3,Er3Fe512,Tm3Fe512,LuFeO3,Lu3Fe512,NiTiO3,Al2TiO3,FeTiO3,BaZrO3,LiZrO3,MgZrO3,HfTiO4,NH4VO3,AgVO3,LiVO3,BaNb26,NaNbO3,SrNb26,KTaO3,NaTaO3,SrTa26,CuCr24,Ag2CrO4,BaCrO4,K2MoO4,Na2MoO4,NiMoO4,BaWO4,Na2WO4,SrWO4,MnCr24,MnFe24,MnTiO3,MnWO4,CoFe24,NnFe24,FeWO4,CoMoO4,CoTiO3,CoWO4,NiFe24,NiWO4,CuFe24,CuMoO4,CuTiO3,CuWO4,Ag2MoO4,Ag2WO4,ZnAl24,ZnMoO4,ZnWO4,CdSnO3,CdTiO3,CdMoO4,CdWO4,NaAlO2,MgAl24,SrAl24,Gd3Ga512,InFeO3,MgIn24,Al2TiO5,FeTiO3,MgTiO3,Na2SiO3,CaSiO3,ZrSiO4,K2GeO3,Li2GeO3,Na2GeO3,Bi2Sn39,MgSnO3,SrSnO3,PbSiO3,PbMoO4,PbTiO3,SnO2−Sb23,CuSeO4,Na2SeO3,ZnSeO3,K2TeO3,K2TeO4,Na2TeO3,Na2TeO4などの金属複合酸化物、FeS,Al23,MgS,ZnSなどの硫化物、
LiF,MgF2,SmF3などのフッ化物、
HgCl,FeCl2,CrCl3などの塩化物、
AgBr,CuBr,MnBr2などの臭化物、
PbI2,CuI,FeI2などのヨウ化物、
又は、SiAlONなどの金属酸化窒化物でも絶縁体層13の誘電体材料として有効である。
【0032】
さらに、絶縁体層13の誘電体材料としてダイヤモンド,フラーレン(C2n)などの炭素、或いは、Al4C3,B4C,CaC2,Cr3C2,Mo2C,MoC,NbC,SiC,TaC,TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効である。なお、フラーレン(C2n)は炭素原子だけからなりC60に代表される球面篭状分子でC32〜C960などがあり、また、上式中、Ox,Nxxは原子比を表す。
【0033】
絶縁体層の厚さは、50nm以上、好ましくは 100〜1000nm程度である。
電子放出素子の電子供給層12の材料としてはSiが特に有効であるが、アモルファスシリコン(a−Si)や、a−Siのダンリングボンドを水素(H)で終結させた水素化アモルファスシリコン(a−Si:H)、さらにSiの一部を炭素(C)で置換した水素化アモルファスシリコンカーバイド(a−SiC:H)や、Siの一部を窒素(N)で置換した水素化アモルファスシリコンナイトライド(a−SiN:H)などの化合物半導体も用いられ、ホウ素、アンチモンをドープしたシリコンも用いられ得る。Siの代わりにゲルマニウム(Ge)、炭化シリコン(SiC)、ヒ化ガリウム(GaAs)、リン化インジウム(InP)、セレン化カドミウム(CdSe)など、IV族、III-V族、II-VI族などの単体半導体及び化合物半導体も電子供給層に用いられ得る。
【0034】
又は、電子供給層12の材料としてAl,Au,Ag,Cuなどの金属でも有効であるが、Sc,Ti,Cr,Mn,Fe,Co,Ni,Zn,Ga,Y,Zr,Nb,Mo,Tc,Ru,Rh,Pd,Cd,Ln,Sn,Ta,W,Re,Os,Ir,Pt,Tl,Pb,La,Ce,Pr,Nd,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
【0035】
電子放出側の金属薄膜電極15の材料としてはPt,Au,W,Ru,Irなどの金属が有効であるが、Al,Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Cu,Zn,Ga,Y,Zr,Nb,Mo,Tc,Rh,Pd,Ag,Cd,Ln,Sn,Ta,Re,Os,Tl,Pb,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなども用いられ得る。
【0036】
またこれらの電子放出素子の成膜法としては、スパッタリング法が特に有効であるが、真空蒸着法、CVD(chemical vapor deposition)法、レーザアブレーション法、MBE(molecular beam epitaxy)法、イオンビームスパッタリング法でも有効である。
図11は、内部に隔壁を有する実施例の電子放出素子フラットパネルディスプレイ装置を示す。実施例のフラットパネルディスプレイ装置は、ガラスなどの一対の透光性の前面基板1及び背面基板10からなり、背面基板10側の隔壁RRと前面基板1側の第2隔壁FRとが当接して、両基板は真空空間4を挾み互いに対向している。
【0037】
背面基板10の真空空間4側内面には、それぞれ平行に伸長する複数のオーミック電極11が形成されている。オーミック電極11は、カラーディスプレイパネルとするために赤、緑、青のR,G,B色信号に応じて3本1組となっており、それぞれに所定信号が印加される。オーミック電極11の上に電子放出素子Sの複数が形成され、電子放出素子Sがマトリクス状に配置されている。それぞれが平行に伸長する複数のバスライン16は、隣接する素子の金属薄膜電極15の一部上に、これらを電気的に接続するために形成され、オーミック電極11に垂直に伸長して架設されている。オーミック電極11及びバスライン16の交点が電子放出素子Sに対応する。よって、本発明の表示装置の駆動方式としては単純マトリクス方式又はアクティブマトリクス方式が適用できる。発光駆動させるとき、金属薄膜電極15にプラス電位を印加するので、ダイオード機能層14の順方向となり電子は金属薄膜電極15方向へ流れ、そのまま素子から飛び出し蛍光体まで加速される。しかし、逆バイアスとなった時は電流が流れず、マトリクスディスプレイ上の他の画素を経由した閉回路が形成されず、したがって電気的リークも起らなくなる。
【0038】
図12に示すように、電子放出素子Sはストライプ状のオーミック電極11上に順に形成された電子供給層を型シリコンとして有するダイオード機能層14、絶縁体層13及び金属薄膜電極15からなる。金属薄膜電極15の一部は真空空間4に面している。ストライプのオーミック電極の寸法として例をあげると、幅160μm、厚さ0.3μm、線間隔300μmである。
【0039】
特に、本実施例では、電子放出素子Sの各々を取り囲み複数の電子放出領域に区画する絶縁性支持部17が形成されている。この絶縁性支持部17はバスライン16を支え、断線を防止する。すなわち、図12に示すように、電子放出素子以外の周縁部にあらかじめ絶縁性支持部、或いは電気抵抗の大きい物質を、その後の工程で電子放出素子を形成した場合の最終的な厚さと同程度に成膜しておくのである。絶縁性支持部17の厚さは例えば5μmとしている。
【0040】
さらに、本実施例では、背面基板10から真空空間4へ突出するように絶縁性支持部17上に背面基板側の隔壁RRが形成されている。隔壁RRは所定間隔で間隔を隔てて配置されている。図11では、隔壁RRは電子放出素子S列毎にそれらの間に形成されているが、隔壁RRを、電子放出素子Sの例えば2,3列毎の間に間隔をあけて形成してもよい。また、図11では、隔壁RRはオーミック電極11にほぼ垂直な方向に連続して形成されているが、前面基板1側の第2隔壁FRに当接する部分を含む上部面積を残して間欠的に形成してもよい。いずれにしても隔壁RRは電子放出素子S間に形成されている。
【0041】
更に、この隔壁RRはその上底面積が、背面基板と接する下底面積よりも大きく形成されることが好ましい。すなわち、隔壁RRはその上部に背面基板に略平行な方向に突出するオーバーハング部18を有するように、形成されることが好ましい。図13に示すように、絶縁性支持部17と接触する部分(下底)の電極方向の長さが上面(上底)のそれより短く、電極方向の断面が台形いわゆる逆テーパとなっている。すなわち、オーバーハング部18は、スクリーン印刷のほかにフォトリソグラフィ法などの手法を用いて隔壁RRのアンダカットとして形成できる。
【0042】
更に、図11では、背面基板10の金属薄膜電極15上に設けられたバスライン16の形状が単純な直線状で形成されているが、バスライン16を直線状でなく、電子放出素子の金属薄膜電極15の間において、金属薄膜電極上における幅よりも大なる幅を有するように、すなわち電子放出素子の間では素子上よりも太くなるように形成することが好ましい。これによって、バスラインの抵抗値を低減できる。
【0043】
なお、図11では図示しないが背面基板10及びオーミック電極11間には、SiOx,SiNx,Al23,AlNなどの絶縁体からなるインシュレータ層を形成してもよい。インシュレータ層はガラスの背面基板10から素子への悪影響(アルカリ成分などに不純物の溶出や、基板面の凹凸など)を防ぐ働きをなす。
金属薄膜電極15の材質は、電子放出の原理から仕事関数φが小さい材料で、薄い程良い。電子放出効率を高くするために、金属薄膜電極15の材質は周期律表のI族、II族の金属が良く、たとえばCs,Rb,Li,Sr,Mg,Ba,Ca等が有効で、更に、それらの合金であっても良い。また、金属薄膜電極15の材質は極薄化の面では、導電性が高く化学的に安定な金属が良く、たとえばAu,Pt,Lu,Ag,Cuの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。
【0044】
バスライン16の材料としては、Au,Pt,Al,Cu等の一般にICの配線に用いられる物で良く、各素子にほぼ同電位を供給可能ならしめるに足る厚さで、 0.1〜50μmが適当である。但し、抵抗値が許容できるのであればバスラインを使用しないで、金属薄膜電極に使用する材料を使用することもできる。
一方、表示面である透明ガラスなどの透光性の前面基板1の内面(背面基板10と対向する面)には、ITOからなる透明なコレクタ電極2が一体的に形成され、これに高い電圧が印加される。なお、ブラックストライプやバックメタルを使用する場合は、ITOを設けずにこれらをコレクタ電極とすることが可能である。
【0045】
コレクタ電極2上には、フロントリブ(第2隔壁)FRがオーミック電極11に平行となるように複数形成されている。延在しているフロントリブ間のコレクタ電極2の上には、R,G,Bに対応する蛍光体からなる蛍光体層3R,3G,3Bが真空空間4に面するように、それぞれ形成されている。このように、各蛍光体の境には背面基板と前面基板の距離を一定(例えば、1mm)に保つためのフロントリブ(第2隔壁)FRが設けられている。背面基板10上に設けられたリアリブ(隔壁)RRと直交する方向にフロントリブ(第2隔壁)FRが前面基板1に設けられているので、光の3原色に相当するR,G,Bに前面基板の蛍光体を塗り分けることが確実になる。
【0046】
このように、実施例の電子放出素子フラットパネルディスプレイ装置はマトリクス状に配置されかつ各々が赤R、緑G及び青Bの発光部からなる発光画素の複数からなる画像表示配列を有している。もちろん、RGBの発光部に代えてすべてを単色の発光部としてモノクロムディスプレイパネルも形成できる。
【図面の簡単な説明】
【図1】 本発明による実施例の電子放出素子の概略断面図である。
【図2】 本発明による他の実施例の電子放出素子のダイオード機能層近傍を示す概略部分拡大断面図である。
【図3】 本発明による更なる他の実施例の電子放出素子のダイオード機能層近傍を示す概略部分拡大断面図である。
【図4】 本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図5】 本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図6】 本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図7】 本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図8】 本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図9】 本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図10】 本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図11】 本発明による実施例の電子放出素子フラットパネルディスプレイ装置を示す概略部分斜視図である。
【図12】 実施例の電子放出素子フラットパネルディスプレイ装置の図11における線AAに沿った概略部分拡大断面図。
【図13】 実施例の電子放出素子フラットパネルディスプレイ装置の図11における線BBに沿った概略部分拡大断面図。
【符号の説明】
1 透光性の前面基板
2 コレクタ電極
3R,3G,3B 蛍光体層
4 真空空間
10 背面基板
11 オーミック電極
12 電子供給層
13 絶縁体層
15 金属薄膜電極
16 バスライン
17 絶縁性支持部
18 オーバーハング部
RR 隔壁
FR 第2隔壁

Claims (6)

  1. 複数の電子放出素子を備え電子照射に伴う蛍光体からの発光によって表示を行う電子放出表示装置であって、
    真空空間を挟み互いに対向する一対の背面基板及び透過性の前面基板と、前記真空空間内における前記背面基板上において夫々平行に伸長して形成された複数のオーミック電極と、各々が前記オーミック電極に交叉する方向に伸長して形成されたバスラインと、前記真空空間内における前記前面基板上に形成されたコレクタ電極と、前記コレクタ電極上に形成された蛍光体層と、を有し、
    前記複数の電子放出素子の各々が、前記バスライン及び前記オーミック電極の各交叉部に、画素として形成されており、
    前記複数の電子放出素子の各々が、前記オーミック電極上に成膜された導体からなる電子供給層と、前記電子供給層上に成膜された絶縁体層と、前記絶縁体層上に成膜されており且つ前記バスラインに接続されている金属薄膜電極と、からな
    前記電子供給層が、電流を一方向にしか流さない順に成膜されたpin接合からなるダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されていること、
    前記ダイオード機能層は、前記金属薄膜電極が前記オーミック電極に対して高電位となる順方向バイアス状態となった場合には電子を前記金属薄膜電極に向けて流す一方、逆バイアス状態となった場合には電流を遮断するとを特徴とする電子放出表示装置。
  2. 前記電子放出素子の各々を取り囲み複数の電子放出領域に区画する絶縁性支持部が形成され、前記絶縁性支持部は、前記電子放出素子を形成した場合の前記電子放出素子の最終的な厚さと等しい厚さで成膜されていることを特徴とする請求項1記載の電子放出表示装置。
  3. 前記背面基板及び前記前面基板の間に配置され互いに当接する複数の隔壁が形成されていることを特徴とする請求項1又は2のいずれか1記載の電子放出表示装置。
  4. 前記絶縁体層は誘電体からなり50nm以上の膜厚を有することを特徴とする請求項1〜3のいずれか1記載の電子放出表示装置。
  5. 前記オーミック電極がTiNからなることを特徴とする請求項1〜4のいずれか1記載の電子放出表示装置。
  6. 複数の電子放出素子を備えた電子放出装置であって、
    真空空間を挟み互いに対向する一対の背面基板及び前面基板と、前記真空空間内における前記背面基板上において夫々平行に伸長して形成された複数のオーミック電極と、各々が前記オーミック電極に交叉する方向に伸長して形成されたバスラインと、を有し、
    前記複数の電子放出素子の各々が、前記バスライン及び前記オーミック電極の各交叉部に、形成されており、
    前記複数の電子放出素子の各々が、前記オーミック電極上に成膜された導体からなる電子供給層と、前記電子供給層上に成膜された絶縁体層と、前記絶縁体層上に成膜されており且つ前記バスラインに接続されている金属薄膜電極と、からなり
    前記電子供給層が、電流を一方向にしか流さない順に成膜されたpin接合からなるダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されていること、
    前記ダイオード機能層は、前記金属薄膜電極が前記オーミック電極に対して高電位となる順方向バイアス状態となった場合には電子を前記金属薄膜電極に向けて流す一方、逆バイアス状態となった場合には電流を遮断するとを特徴とする電子放出装置。
JP21448998A 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置 Expired - Fee Related JP3698390B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21448998A JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置
US09/362,198 US6404124B1 (en) 1998-07-29 1999-07-28 Electron emission device and display apparatus using the same
EP99114771A EP0977236B1 (en) 1998-07-29 1999-07-28 Electron emission device and display apparatus using the same
DE69911521T DE69911521T2 (de) 1998-07-29 1999-07-28 Elektronenemissionsvorrichtung und eine Anzeigevorrichtung, welche diese Vorrichtung verwendet.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21448998A JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004242857A Division JP3821482B2 (ja) 2004-08-23 2004-08-23 電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000048709A JP2000048709A (ja) 2000-02-18
JP3698390B2 true JP3698390B2 (ja) 2005-09-21

Family

ID=16656569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21448998A Expired - Fee Related JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置

Country Status (4)

Country Link
US (1) US6404124B1 (ja)
EP (1) EP0977236B1 (ja)
JP (1) JP3698390B2 (ja)
DE (1) DE69911521T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765671B2 (ja) * 1998-08-10 2006-04-12 パイオニア株式会社 電子放出素子及びこれを用いた電子放出表示装置
US6818941B1 (en) * 1999-05-28 2004-11-16 Hitachi, Ltd. Thin film electron emitter, display device using the same and applied machine
JP2001223429A (ja) * 2000-02-09 2001-08-17 Fuji Photo Film Co Ltd 半導体レーザ装置
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
US6847045B2 (en) * 2001-10-12 2005-01-25 Hewlett-Packard Development Company, L.P. High-current avalanche-tunneling and injection-tunneling semiconductor-dielectric-metal stable cold emitter, which emulates the negative electron affinity mechanism of emission
US20040251841A1 (en) * 2001-12-06 2004-12-16 Nobuyasu Negishi Electron emitting device and method of manufacturing the same and display apparatus using the same
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
TW588559B (en) * 2002-10-25 2004-05-21 Ritdisplay Corp Organic light emitting panel with alloy
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
US20050051764A1 (en) * 2003-09-04 2005-03-10 Huei-Pei Kuo Anodizing process for improving electron emission in electronic devices
CN1985292A (zh) * 2004-07-08 2007-06-20 先锋株式会社 电子发射装置及其驱动方法
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7544596B2 (en) 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
KR100719563B1 (ko) * 2005-10-13 2007-05-17 삼성에스디아이 주식회사 전자 방출 발광 소자 및 이를 이용한 평판 디스플레이 장치
TWI334154B (en) * 2006-05-19 2010-12-01 Samsung Sdi Co Ltd Light emission device and display device
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
WO2018016433A1 (ja) * 2016-07-21 2018-01-25 シャープ株式会社 電子放出素子、帯電装置、および画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL53842C (ja) *
US3391309A (en) 1963-07-15 1968-07-02 Melpar Inc Solid state cathode
US5202571A (en) * 1990-07-06 1993-04-13 Canon Kabushiki Kaisha Electron emitting device with diamond
JP3390495B2 (ja) 1993-08-30 2003-03-24 株式会社日立製作所 Mim構造素子およびその製造方法
JP3281533B2 (ja) * 1996-03-26 2002-05-13 パイオニア株式会社 冷電子放出表示装置及び半導体冷電子放出素子
KR100284272B1 (ko) 1996-03-27 2001-04-02 모리시타 요이찌 전자방출소자 및 그 제조방법
GB2322000B (en) 1997-02-05 2001-06-27 Smiths Industries Plc Electron emitters
US6130503A (en) * 1997-03-04 2000-10-10 Pioneer Electronic Corporation Electron emission device and display using the same
US6400070B1 (en) 1997-08-08 2002-06-04 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3570864B2 (ja) 1997-08-08 2004-09-29 パイオニア株式会社 電子放出素子及びこれを用いた表示装置

Also Published As

Publication number Publication date
EP0977236B1 (en) 2003-09-24
JP2000048709A (ja) 2000-02-18
US6404124B1 (en) 2002-06-11
DE69911521D1 (de) 2003-10-30
DE69911521T2 (de) 2004-07-08
EP0977236A1 (en) 2000-02-02

Similar Documents

Publication Publication Date Title
JP3874396B2 (ja) 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
US6285123B1 (en) Electron emission device with specific island-like regions
JP3698390B2 (ja) 電子放出表示装置及び電子放出装置
EP0911854B1 (en) Electron emission device and display device using the same
US5962959A (en) Electron emission device and display device for emitting electrons in response to an applied electric field using the electron emission device
US6787992B2 (en) Display device of flat panel structure with emission devices of matrix array
JP3765671B2 (ja) 電子放出素子及びこれを用いた電子放出表示装置
EP0865062B1 (en) Method for proding an electron emission device and display
US6400070B1 (en) Electron emission device and display device using the same
US6744063B2 (en) Image pickup device including electron-emitting devices
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
US6472803B1 (en) Electron emission light-emitting device and display apparatus using the same
US6700132B2 (en) Flat panel display device utilizing electron emission devices
US6278230B1 (en) Electron emission device and display device using the same
JP3461145B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3821482B2 (ja) 電子放出素子の製造方法
JP2009152220A (ja) 電子放出素子アレイおよびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees