JP2000048709A - 電子放出素子及びこれを用いた表示装置 - Google Patents

電子放出素子及びこれを用いた表示装置

Info

Publication number
JP2000048709A
JP2000048709A JP21448998A JP21448998A JP2000048709A JP 2000048709 A JP2000048709 A JP 2000048709A JP 21448998 A JP21448998 A JP 21448998A JP 21448998 A JP21448998 A JP 21448998A JP 2000048709 A JP2000048709 A JP 2000048709A
Authority
JP
Japan
Prior art keywords
layer
electron
electron supply
emitting device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21448998A
Other languages
English (en)
Other versions
JP3698390B2 (ja
Inventor
Kazuyuki Sakamura
一到 酒村
Shuichi Yanagisawa
秀一 柳沢
Shingo Iwasaki
新吾 岩崎
Nobuyasu Negishi
伸安 根岸
Takashi Chuma
隆 中馬
Takashi Yamada
高士 山田
Atsushi Yoshizawa
淳志 吉澤
Hideo Sato
英夫 佐藤
Takamasa Yoshikawa
高正 吉川
Kiyohide Ogasawara
清秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP21448998A priority Critical patent/JP3698390B2/ja
Priority to US09/362,198 priority patent/US6404124B1/en
Priority to EP99114771A priority patent/EP0977236B1/en
Priority to DE69911521T priority patent/DE69911521T2/de
Publication of JP2000048709A publication Critical patent/JP2000048709A/ja
Application granted granted Critical
Publication of JP3698390B2 publication Critical patent/JP3698390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 低い電圧で安定して電子放出することのでき
る電子放出発光素子及び誤発光のない高信頼性表示装置
を提供する。 【解決手段】 オーミック電極上に形成された金属又は
半導体からなる電子供給層、電子供給層上に形成された
絶縁体層及び絶縁体層上に形成された金属薄膜電極から
なり、電子供給層及び金属薄膜電極間に電界が印加され
たとき電子を放出する電子放出素子であって、電子供給
層はダイオード機能層を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子及び
これを用いた電子放出表示装置に関し、特に電子放出素
子の複数を例えばマトリクス状などの画像表示配列にし
た電子放出素子フラットパネルディスプレイ装置に関す
る。
【0002】
【従来の技術】従来からフラットパネルディスプレイ装
置として電界電子放出素子のFED(field emission d
isplay)が、陰極の加熱を必要としない冷陰極の電子放
出源のアレイを備えた平面形発光ディスプレイとして知
られている。例えば、spindt形冷陰極を用いたFEDの
発光原理は、冷陰極アレイが異なるもののCRT(cath
ode ray tube)と同様に、陰極から離間したゲート電極
により電子を真空中に引出し、透明陽極に塗布された蛍
光体に衝突させて、発光させるものである。
【0003】しかしながら、この電界放出源は、微細な
spindt型冷陰極の製造工程が複雑で、その工程数が多い
ので、製造歩留りが低いといった問題がある。また、面
電子源として金属−絶縁体−金属(MIM)構造の電子
放出素子がある。このMIM構造の電子放出素子は、基
板上に陰極としてのAl層、膜厚10nm程度のAl2
3絶縁体層、膜厚10nm程度の陽極としてのAu層
を順に形成した構造を有するものがある。これを真空中
で対向電極の下に配置して下部Al層と上部Au層の間
に電圧を印加するとともに対向電極に加速電圧を印加す
ると、電子の一部が上部Au層を飛び出し対向電極に達
する。しかしながら、MIM構造の電子放出素子を用い
てもまだ放出電子の量は十分とはいえない。
【0004】これを改善するために、従来のAl23
縁体層の膜厚を数nm程度薄膜化したり、極薄膜のAl
23絶縁体層の膜質及びAl23絶縁体層と上部Au層
の界面を、より均一化することが必要であると考えられ
ている。例えば、特開平7−65710号に記載の発明
のように、絶縁体層のさらなる薄膜化及び均一化のため
に陽極酸化法を用いて、化成電流を制御することにより
電子放出特性を向上させる試みがなされている。
【0005】
【発明が解決しようとする課題】本発明は、以上の事情
に鑑みてなされたものであり、低い電圧で安定して電子
放出することのできる電子放出効率の高い電子放出素子
及びこれを用いたフラットパネルディスプレイ装置など
の電子放出表示装置を提供することを目的とする。
【0006】さらに、電子放出素子のディスプレイ装置
への広範囲な応用を考え、電子放出素子を画素に対応さ
せてドットマトリクス構造にした場合、電気的リークに
より非選択画素からも電子放出がおこり、対応する蛍光
体が発光してしまう問題がある。したがって、誤発光の
ない信頼性の高い電子放出素子及びこれを用いた電子放
出表示装置を提供することをも本発明のさらなる目的と
する。
【0007】
【課題を解決するための手段】本発明の電子放出素子
は、オーミック電極上に形成された金属又は半導体から
なる電子供給層、前記電子供給層上に形成された絶縁体
層及び前記絶縁体層上に形成された金属薄膜電極からな
り、前記電子供給層及び前記金属薄膜電極間に電界が印
加されたとき電子を放出する電子放出素子であって、前
記電子供給層はダイオード機能層を有することを特徴と
する。
【0008】本発明の電子放出素子においては、前記ダ
イオード機能層は前記オーミック電極と前記電子供給層
との界面に設けられていることを特徴とする。本発明の
電子放出素子においては、前記ダイオード機能層は前記
電子供給層の中間に設けられていることを特徴とする。
本発明の電子放出素子においては、前記ダイオード機能
層は前記絶縁体層と前記電子供給層との界面に設けられ
ていることを特徴とする。
【0009】本発明の電子放出素子においては、前記ダ
イオード機能層は、pn接合又はpin接合であり、そ
のp型層が前記電子供給層として前記絶縁体層に接し、
かつ前記絶縁体層と前記オーミック電極との間に形成さ
れていることを特徴とする。本発明の電子放出素子にお
いては、前記ダイオード機能層は、ショットキ接合であ
り、その半導体層がp型であるとき該半導体層が前記電
子供給層として前記絶縁体層に接し、又はその半導体層
がn型であるとき金属層が前記電子供給層として前記絶
縁体層に接し、かつ前記絶縁体層と前記オーミック電極
との間に形成されていることを特徴とする。
【0010】本発明の電子放出素子においては、前記絶
縁体層は誘電体からなり50nm以上の膜厚を有するこ
とを特徴とする。本発明の電子放出素子においては、前
記オーミック電極がTiNからなることを特徴とする。
本発明の電子放出表示装置は、真空空間を挾み互いに対
向する一対の背面基板及び透光性の前面基板と、各々
が、前記背面基板の前記真空空間側の表面に形成された
オーミック電極上に形成された金属又は半導体からなる
電子供給層、前記電子供給層上に形成された絶縁体層及
び前記絶縁体層上に形成され前記真空空間に面する金属
薄膜電極からなる電子放出素子の複数と、を備え、前記
前面基板がその前記真空空間側の表面に形成されたコレ
クタ電極及び前記コレクタ電極上に形成された蛍光体層
を有し、前記蛍光体層に対応する複数の発光部からなる
画像表示配列を有している電子放出表示装置であって、
前記電子供給層の各々はダイオード機能層を有すること
を特徴とする。
【0011】本発明の電子放出表示装置においては、前
記電子放出素子の各々を取り囲み複数の電子放出領域に
区画する絶縁性支持部が形成され、前記背面基板から前
記真空空間側の前記絶縁性支持部の表面まで距離が、前
記背面基板から前記真空空間側の前記電子供給層の表面
まで距離と実質的に等しいことを特徴とする。本発明の
電子放出表示装置においては、前記金属薄膜電極の複数
の上にバスラインが形成され、前記オーミック電極及び
前記バスラインはそれぞれストライプ状の電極でありか
つ互いに直交する位置に配列されていることを特徴とす
る。
【0012】本発明の電子放出表示装置においては、前
記背面基板及び前記前面基板の間に配置され互いに当接
する複数の隔壁が形成されていることを特徴とする。本
発明の電子放出表示装置においては、前記絶縁体層は誘
電体からなり50nm以上の膜厚を有することを特徴と
する。本発明の電子放出表示装置においては、前記オー
ミック電極がTiNからなることを特徴とする。
【0013】以上の構成により、本発明の電子放出素子
は、電子を素子の一方向しか流さないpn接合、pin
接合、ショットキ接合などからなるダイオードとして機
能するダイオード機能層を有するので、例えば本発明の
電子放出素子の複数を表示素子に用いた場合、電気的リ
ークにより非選択画素から発光が生じない。さらに、本
発明の電子放出素子では、絶縁体層は厚い膜厚を有する
のでスルーホールが発生しにくいので製造歩留まりが向
上する。また、本発明の電子放出素子は、画素バルブの
発光源、電子顕微鏡の電子放出源、真空マイクロエレク
トロニクス素子などの高速素子に応用でき、さらに面状
又は点状の電子放出ダイオードとして、ミリ波又はサブ
ミリ波の電磁波を放出する発光ダイオード又はレーザダ
イオードとして、さらには高速スイッチング素子として
動作可能である。
【0014】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ説明する。図1に示すように、本発明の電子放
出素子は、ガラス素子基板10上に例えば、アルミニウ
ム(Al)、タングステン(W)、窒化チタン(Ti
N)などからなるオーミック電極11を形成し、その上
に金属又はシリコン(Si)などの半導体からなる電子
供給層12を形成し、その上にSiOx(X=0.1〜
2.0)などからなる絶縁体層13を積層し、その上に
真空空間に面する例えば白金(Pt)、金(Au)など
の金属薄膜電極15を積層してなる。特に、電子供給層
12の中間には、pn接合、pin接合、ショットキ接
合などのダイオード機能層14が設けられている。絶縁
体層13は誘電体からなり50nm以上の極めて厚い膜
厚を有する。
【0015】ガラスからなる前面基板1はその内面にイ
ンジウム錫酸化物(いわゆるITO)、酸化錫(Sn
O)、酸化亜鉛(ZnO)などからなるコレクタ電極2
を有し、背面基板10の電子放出素子Sから発した電子
を受ける。透明コレクタ電極2の上に蛍光体3R,G,Bが
塗布されている。この電子放出素子の対向する一対の前
面及び背面すなわち第1及び第2基板10,1は真空空
間4を挾むようにスペーサなどで保持され、封止されて
いる。第2基板1の内面にはコレクタ電極2と蛍光体層
3R,G,Bとが位置する。また、CRT同様ブラックスト
ライプBMやメタルバックを設けてもよい。素子基板1
0の材質はガラスの他に、Al23,Si 34、BN等
のセラミックスでも良い。
【0016】この素子の電子放出原理は、図1に示すよ
うに、表面の金属薄膜電極15を正電位Vdとし裏面オ
ーミック電極11を接地電位としたダイオード構造から
説明できる。オーミック電極11と金属薄膜電極15と
の間に電圧Vdを印加し電子供給層12に電子を注入す
ると、ダイオード電流Idが流れ、絶縁体層13は高抵
抗であるので、印加電界の大部分は絶縁体層13にかか
る。電子は、金属薄膜電極15側に向けて絶縁体層13
内を移動する。金属薄膜電極15付近に達した電子は、
そこで強電界により一部は金属薄膜電極15をトンネル
し、外部の真空中に放出される。
【0017】このトンネル効果によって薄膜電極15か
ら放出された電子e(放出電流Ie)は、対向したコレ
クタ電極(透明電極)2に印加された高い加速電圧Vc
によって加速され、コレクタ電極2に集められる。コレ
クタ電極に所望色発光の蛍光体3が塗布されていれば対
応する可視光を発光させる。ダイオード機能層14は、
図1に示すように、電子供給層12と絶縁体層13の界
面に設けられてもよいが、図2に示すように、電子供給
層12に挟まれその中間に設けられてもよい。また、ダ
イオード機能層14は、図3に示すように、オーミック
電極11と電子供給層12の界面に設けられてもよい。
このダイオード機能層14は、電流を素子の一方向しか
流さないたとえばp型シリコン層及びn型シリコン層の
積層からなるpn接合の層、さらに、p型シリコン層及
びn型シリコン層の間にi層を設けたpin接合の積層
であり、金属層および半導体の接合からなるショットキ
接合の積層などからなるダイオードとして機能する。n
型シリコン層はIV属のシリコン層に、共有結合をした際
に自由電子を生じさせるような不純物、つまりリンのよ
うなV属の原子をドープすれば形成できる。またp型シ
リコン層はホールを生成するような不純物、つまりホウ
素などのIII属の原子をシリコン層にドープすれば形成
できる。この不純物をドープする方法としては、エピタ
キシャル成長法、イオン注入法、熱拡散法が用いられ
る。エピタキシャル成長法は気相エピタキシャル法が良
く用いられるが、その中でも化学的方法(CVD)と蒸
着、スパッタなどの物理的方法(PVD)が用いられ
る。不純物濃度としてはn型、p型いずれも1010〜1
20/cm3程度であり、その時の比抵抗率は105〜1
-3Ω・cm程度となる。
【0018】たとえばシリコンの電子供給層12から薄
膜電極15に向けて電子が流れ、その逆は流れないよう
にするためには、図1に示すように、たとえばSiO2
の絶縁体層13側にp型シリコン層を形成し、基板のオ
ーミック電極11側にn型シリコン層を形成すれば良
い。発光させるとき、金属薄膜電極15にプラス電位を
印加するので、順方向となり電子は金属薄膜電極15方
向へ流れ、そのまま素子から飛び出し蛍光体まで加速さ
れる。
【0019】電子放出素子におけるダイオード機能層の
一例としてn−i−p型シリコン層からなるダイオード
機能層の作製方法を説明する。ダイオード機能層の成膜
方法は、例えばマスクを用いたスパッタ法が可能であ
る。まず、図4に示すように、ガラス基板10上のオー
ミック電極11は、例えば、窒化チタンで作製する。オ
ーミック電極の材料は高融点金属のタンタル、白金、コ
バルトなどでも良いが、この後で成膜するシリコンと反
応しやすいため、特に窒化チタンが良い。
【0020】次に、オーミック電極11上にマスクを用
いてスパッタによりn型シリコン層を作製する。この場
合、ターゲットとしてはアンチモン又はリンを高濃度ド
ープした1Ω・cm以下のシリコンターゲットを用い、
水素ガスをアルゴンガスに少量混合した雰囲気中でスパ
ッタする。次に、n型シリコン層上に直接p型シリコン
を成膜して、直接npとしても良いが、確実にpn接合
を形成するために、低い濃度の真性層いわゆるi層(int
rinsic layer)シリコンをn型シリコン及びp型シリコ
ン間に成膜してn+-+とする。i層は、n型上に同
じマスクを用いて、上記と同じ元素をドープした50Ω
・cm以上のシリコンターゲットを用いスパッタする。
【0021】次に、p型シリコンを成膜する。ホウ素を
高濃度ドープした1Ω・cm以下のシリコンターゲット
を用いスパッタする。いずれも雰囲気はn型と同等であ
る。このようにして、図5に示すように、オーミック電
極11上にダイオード機能層14を形成する。このp型
シリコン層を電子放出素子の電子供給層として用いる。
その後、図6に示すように、上にダイオード機能層14
上に絶縁体層13及び金属薄膜電極15をスパッタして
素子が完成する。
【0022】図6に示すようにダイオード機能層のp型
シリコン層を電子放出素子の電子供給層としても良い
が、このn−i−p型シリコン層は抵抗が高い場合が多
いので、あくまでもダイオード特性を持たせるためとし
て、更にダイオード機能層の上にシリコン層を同じマス
クを用いて電子供給層として成膜する(図3参照)。こ
の場合には、n−i−p型シリコン層の抵抗を下げるた
めに熱を加え、ポリシリコン状態にしてから電子放出素
子を成膜する。
【0023】これらの層は、スパッタリング法をとおし
て、Ar,Kr,Xeあるいはそれらの混合ガス、又は
これらの希ガスを主成分としO2,N2などを混入した混
合ガスを用いてガス圧 0.1〜 100mTorr好ましくは 0.1
〜20mTorr、成膜レート 0.1〜1000nm/min好ましくは
0.5〜 100nm/minのスパッタ条件で成膜される。さらに
第2の実施例として、スパッタリング法に代えて、プラ
ズマCVDによるダイオード機能層の作製方法を説明す
る。
【0024】図7に示すように、プラズマCVD装置を
用いて、ガラス基板10上のオーミック電極11上に、
順次、n−p型シリコン層を成膜していく。n型はシラ
ンガスにホスフィンを数%以下混合した気体を用いたプ
ラズマCVDで成膜する。この上にシランガスにジボラ
ンを数%以下混合した気体を用いてp型シリコン層を成
膜する。CVDの場合はpn接合が比較的容易に作製で
きるので、i型シリコンを中間に設けても設けなくても
良い。
【0025】その後、エッチングにより、電極上のみに
シリコン層を残すようにストライプ構造を形成する。エ
ッチングは一般方法で、図8に示すように、まずレジス
ト20を上記シリコン層にスピンコートし、乾燥させた
後、フォトマスク21を用いて露光する。次に、図9に
示すように、現像液によりオーミック電極上のみにレジ
スト20を残し、その後、水洗し乾燥させる。ここにフ
ッ酸系溶媒を噴霧することにより、電極間のシリコン層
が除去され、図10に示すように、所定のpn接合のダ
イオード機能層14の積層構造を得ることができる。こ
の後、水洗、乾燥し、酸素プラズマによりアッシング
(レジスト除去)する。最後に抵抗値に応じて熱を加え
抵抗を下げるようにしても良い。
【0026】その後、図6に示す方法と同様に、スパッ
タリング法によりダイオード機能層14上に絶縁体層1
3及び金属薄膜電極15を積層して素子が完成する。ま
た、第3の実施例として、上記第2の実施例と同様の方
法を用いて、pn接合のかわりに、ダイオード機能層を
ショットキ接合として形成できる。この場合、形成され
る半導体層と金属層の接触であるショットキ接合は、そ
の半導体層がp型であるとき該半導体層が電子供給層と
して絶縁体層に接触するように、又は、その半導体層が
n型であるとき金属層が電子供給層として絶縁体層に接
触するように、絶縁体層とオーミック電極との間に積層
される。
【0027】またさらに、他の実施例においては、ダイ
オード機能層を、電子供給層12中にイオン注入方法な
どにより材料をドーパントとして分散させて設けること
もできる。実際に、例えば、背面基板内面に、スパッタ
リング法によりTiOxのオーミック電極を厚さ300
nm、その上にSiの電子供給層を約5μm、その上に
SiOxの絶縁体層を400nm、その上にPtの金属
薄膜電極を約10nm成膜し、電子放出素子単体が完成
させた。透明ガラス基板1の内面にITOコレクタ電
極、各コレクタ電極上に、蛍光体層を形成した透明基板
を作成した。これら素子基板及び透明基板を、金属薄膜
電極及びコレクタ電極が向かい合うように平行に10m
m離間してスベーサにより保持し、間隙を10-7Tor
r又は10-5Paの真空になし、電子放出素子を組立
て、特性を調べた。
【0028】SiOx絶縁体層の全体厚が50nm〜1
000nmのとき、絶縁体層膜厚に対する放出電流Ie
及び電子放出効率(Ie/Id)の変化において、 200V以下
の電圧を加えることにより、絶縁体層の全体厚50nm
以上の50nm〜1000nmで、1×10-3以上の放
出効率が得られることが確認された。よって、絶縁体層
膜厚が50nm以上と厚く電子供給層がダイオード機能
層を有する素子から、良好な結果が得られることが判明
した。またさらに、上記実施例素子において、蛍光体を
塗布したコレクタ電極及び金属薄膜電極の間に約4kV
の電圧を印加した状態では、絶縁体層膜厚50nm以上
の素子で薄膜電極に対応する形の均一な蛍光パターンが
観測された。
【0029】スパッタリング法で成膜した絶縁体層の表
面をSEMで観察したところ、20nm程度の微細構造
からなることを特徴としていることが判った。50nm
以上の膜厚を有しながらトンネル電流が流れるといった
特異な現象はこの特徴に起因すると考えられる。このよ
うに、基板の上に薄膜電極、シリコンの電子供給層、酸
化シリコンの絶縁体層、薄膜電極層、バスラインを順次
形成した構造を持つ電子放出素子はシリコン層中にpn
接合を形成すれば、外部に別途トランジスタを個別に設
ける必要がなくなり、価格、歩留まりなどが飛躍的に改
善される。
【0030】絶縁体層13の誘電体材料としては、酸化
珪素SiOx(xは原子比を示す)が特に有効である
が、LiOx,LiNx,NaOx,KOx,RbOx,C
sOx,BeOx,MgOx,MgNx,CaOx,Ca
x,SrOx,BaOx,ScOx,YOx,YNx,La
x,LaNx,CeOx,PrOx,NdOx,SmOx
EuOx,GdOx,TbO x,DyOx,HoOx,Er
x,TmOx,YbOx,LuOx,TbOx,DyO x
HoOx,ErOx,TmOx,YbOx,LuOx,Ti
x,TiNx,ZrO x,ZrNx,HfOx,HfNx
ThOx,VOx,VNx,NbOx,NbNx,TaOx
TaNx,CrOx,CrNx,MoOx,MoNx,W
x,WNx,MnOx,ReOx,FeOx,FeNx,R
uOx,OsOx,CoOx,RhOx,IrOx,Ni
x,PdOx,PtOx,CuOx,CuNx,AgOx
AuOx,ZnOx,CdOx,HgOx,BOx,BNx
AlOx,AlNx,GaOx,GaNx,InOx,Si
x,GeOx,SnOx,PbOx,POx,PNx,As
x,SbOx,SeOx,TeOxなどの金属酸化物又は
金属窒化物でもよい。
【0031】また、LiAlO2,Li2SiO3,Li2
TiO3,Na2Al2234,NaFeO2,Na4SiO
4,K2SiO3,K2TiO3,K2WO4,Rb2Cr
4,CS2CrO4,MgAl24,MgFe24,M
gTiO3,CaTiO3,CaWO4,CaZrO3,S
rFe1219,SrTiO3,SrZrO3,BaAl2
4,BaFe1219,BaTiO3,Y3l512,Y3
Fe512,LaFeO3,La3Fe512,La2Ti2
7,CeSnO4,CeTiO4,Sm3Fe5O12,E
uFeO3,Eu3Fe512,GdFeO3,Gd3Fe5
12,DyFeO3,Dy3Fe512,HoFeO3,H
3Fe512,ErFeO3,Er3Fe5 12,Tm3
512,LuFeO3,Lu3Fe512,NiTi
3,Al2TiO3,FeTiO3,BaZrO3,Li
ZrO3,MgZrO3,HfTiO4,NH4VO3,A
gVO3,LiVO3,BaNb26,NaNbO3,S
rNb26,KTaO3,NaTaO3,SrTa26
CuCr24,Ag2CrO4,BaCrO4,K2MoO
4,Na2MoO4,NiMoO4,BaWO4,Na2WO
4,SrWO4,MnCr24,MnFe24,MnTi
3,MnWO4,CoFe24,NnFe24,FeW
4,CoMoO4,CoTiO3,CoWO4,NiFe
24,NiWO4,CuFe24,CuMoO4,CuT
iO3,CuWO4,Ag2MoO4,Ag2WO4,ZnA
24,ZnMoO4,ZnWO4,CdSnO3,Cd
TiO3,CdMoO4,CdWO4,NaAlO2,Mg
Al24,SrAl24,Gd3Ga512,InFeO
3,MgIn24,Al2TiO5,FeTiO3,MgT
iO3,Na2SiO3,CaSiO3,ZrSiO4,K2
GeO3,Li2GeO3,Na2GeO3,Bi2Sn
39,MgSnO3,SrSnO3,PbSiO3,Pb
MoO4,PbTiO3,SnO2−Sb23,CuSe
4,Na2SeO3,ZnSeO3,K2TeO3,K2
eO4,Na2TeO3,Na2TeO4などの金属複合酸
化物、FeS,Al23,MgS,ZnSなどの硫化
物、LiF,MgF2,SmF3などのフッ化物、HgC
l,FeCl2,CrCl3などの塩化物、AgBr,C
uBr,MnBr2などの臭化物、PbI2,CuI,F
eI2などのヨウ化物、又は、SiAlONなどの金属
酸化窒化物でも絶縁体層13の誘電体材料として有効で
ある。
【0032】さらに、絶縁体層13の誘電体材料として
ダイヤモンド,フラーレン(C2n)などの炭素、或い
は、Al4C3,B4C,CaC2,Cr3C2,Mo2C,MoC,NbC,SiC,
TaC,TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効で
ある。なお、フラーレン(C2n)は炭素原子だけからなり
60に代表される球面篭状分子でC32〜C960などがあ
り、また、上式中、Ox,Nxxは原子比を表す。
【0033】絶縁体層の厚さは、50nm以上、好まし
くは 100〜1000nm程度である。電子放出素子の電子供
給層12の材料としてはSiが特に有効であるが、アモ
ルファスシリコン(a−Si)や、a−Siのダンリン
グボンドを水素(H)で終結させた水素化アモルファス
シリコン(a−Si:H)、さらにSiの一部を炭素
(C)で置換した水素化アモルファスシリコンカーバイ
ド(a−SiC:H)や、Siの一部を窒素(N)で置
換した水素化アモルファスシリコンナイトライド(a−
SiN:H)などの化合物半導体も用いられ、ホウ素、
アンチモンをドープしたシリコンも用いられ得る。Si
の代わりにゲルマニウム(Ge)、炭化シリコン(Si
C)、ヒ化ガリウム(GaAs)、リン化インジウム
(InP)、セレン化カドミウム(CdSe)など、I
V族、III-V族、II-VI族などの単体半導体及び化合物
半導体も電子供給層に用いられ得る。
【0034】又は、電子供給層12の材料としてAl,
Au,Ag,Cuなどの金属でも有効であるが、Sc,
Ti,Cr,Mn,Fe,Co,Ni,Zn,Ga,
Y,Zr,Nb,Mo,Tc,Ru,Rh,Pd,C
d,Ln,Sn,Ta,W,Re,Os,Ir,Pt,
Tl,Pb,La,Ce,Pr,Nd,Nd,Pm,S
m,Eu,Gd,Tb,Dy,Ho,Er,Tm,Y
b,Luなども用いられ得る。
【0035】電子放出側の金属薄膜電極15の材料とし
てはPt,Au,W,Ru,Irなどの金属が有効であ
るが、Al,Sc,Ti,V,Cr,Mn,Fe,C
o,Ni,Cu,Zn,Ga,Y,Zr,Nb,Mo,
Tc,Rh,Pd,Ag,Cd,Ln,Sn,Ta,R
e,Os,Tl,Pb,La,Ce,Pr,Nd,P
m,Sm,Eu,Gd,Tb,Dy,Ho,Er,T
m,Yb,Luなども用いられ得る。
【0036】またこれらの電子放出素子の成膜法として
は、スパッタリング法が特に有効であるが、真空蒸着
法、CVD(chemical vapor deposition)法、レーザ
アブレーション法、MBE(molecular beam epitaxy)
法、イオンビームスパッタリング法でも有効である。図
11は、内部に隔壁を有する実施例の電子放出素子フラ
ットパネルディスプレイ装置を示す。実施例のフラット
パネルディスプレイ装置は、ガラスなどの一対の透光性
の前面基板1及び背面基板10からなり、背面基板10
側の隔壁RRと前面基板1側の第2隔壁FRとが当接し
て、両基板は真空空間4を挾み互いに対向している。
【0037】背面基板10の真空空間4側内面には、そ
れぞれ平行に伸長する複数のオーミック電極11が形成
されている。オーミック電極11は、カラーディスプレ
イパネルとするために赤、緑、青のR,G,B色信号に
応じて3本1組となっており、それぞれに所定信号が印
加される。オーミック電極11の上に電子放出素子Sの
複数が形成され、電子放出素子Sがマトリクス状に配置
されている。それぞれが平行に伸長する複数のバスライ
ン16は、隣接する素子の金属薄膜電極15の一部上
に、これらを電気的に接続するために形成され、オーミ
ック電極11に垂直に伸長して架設されている。オーミ
ック電極11及びバスライン16の交点が電子放出素子
Sに対応する。よって、本発明の表示装置の駆動方式と
しては単純マトリクス方式又はアクティブマトリクス方
式が適用できる。発光駆動させるとき、金属薄膜電極1
5にプラス電位を印加するので、ダイオード機能層14
の順方向となり電子は金属薄膜電極15方向へ流れ、そ
のまま素子から飛び出し蛍光体まで加速される。しか
し、逆バイアスとなった時は電流が流れず、マトリクス
ディスプレイ上の他の画素を経由した閉回路が形成され
ず、したがって電気的リークも起らなくなる。
【0038】図12に示すように、電子放出素子Sはス
トライプ状のオーミック電極11上に順に形成された電
子供給層を型シリコンとして有するダイオード機能層1
4、絶縁体層13及び金属薄膜電極15からなる。金属
薄膜電極15の一部は真空空間4に面している。ストラ
イプのオーミック電極の寸法として例をあげると、幅1
60μm、厚さ0.3μm、線間隔300μmである。
【0039】特に、本実施例では、電子放出素子Sの各
々を取り囲み複数の電子放出領域に区画する絶縁性支持
部17が形成されている。この絶縁性支持部17はバス
ライン16を支え、断線を防止する。すなわち、図12
に示すように、電子放出素子以外の周縁部にあらかじめ
絶縁性支持部、或いは電気抵抗の大きい物質を、その後
の工程で電子放出素子を形成した場合の最終的な厚さと
同程度に成膜しておくのである。絶縁性支持部17の厚
さは例えば5μmとしている。
【0040】さらに、本実施例では、背面基板10から
真空空間4へ突出するように絶縁性支持部17上に背面
基板側の隔壁RRが形成されている。隔壁RRは所定間
隔で間隔を隔てて配置されている。図11では、隔壁R
Rは電子放出素子S列毎にそれらの間に形成されている
が、隔壁RRを、電子放出素子Sの例えば2,3列毎の
間に間隔をあけて形成してもよい。また、図11では、
隔壁RRはオーミック電極11にほぼ垂直な方向に連続
して形成されているが、前面基板1側の第2隔壁FRに
当接する部分を含む上部面積を残して間欠的に形成して
もよい。いずれにしても隔壁RRは電子放出素子S間に
形成されている。
【0041】更に、この隔壁RRはその上底面積が、背
面基板と接する下底面積よりも大きく形成されることが
好ましい。すなわち、隔壁RRはその上部に背面基板に
略平行な方向に突出するオーバーハング部18を有する
ように、形成されることが好ましい。図13に示すよう
に、絶縁性支持部17と接触する部分(下底)の電極方
向の長さが上面(上底)のそれより短く、電極方向の断
面が台形いわゆる逆テーパとなっている。すなわち、オ
ーバーハング部18は、スクリーン印刷のほかにフォト
リソグラフィ法などの手法を用いて隔壁RRのアンダカ
ットとして形成できる。
【0042】更に、図11では、背面基板10の金属薄
膜電極15上に設けられたバスライン16の形状が単純
な直線状で形成されているが、バスライン16を直線状
でなく、電子放出素子の金属薄膜電極15の間におい
て、金属薄膜電極上における幅よりも大なる幅を有する
ように、すなわち電子放出素子の間では素子上よりも太
くなるように形成することが好ましい。これによって、
バスラインの抵抗値を低減できる。
【0043】なお、図11では図示しないが背面基板1
0及びオーミック電極11間には、SiOx,SiNx
Al23,AlNなどの絶縁体からなるインシュレータ
層を形成してもよい。インシュレータ層はガラスの背面
基板10から素子への悪影響(アルカリ成分などに不純
物の溶出や、基板面の凹凸など)を防ぐ働きをなす。金
属薄膜電極15の材質は、電子放出の原理から仕事関数
φが小さい材料で、薄い程良い。電子放出効率を高くす
るために、金属薄膜電極15の材質は周期律表のI族、
II族の金属が良く、たとえばCs,Rb,Li,Sr,
Mg,Ba,Ca等が有効で、更に、それらの合金であ
っても良い。また、金属薄膜電極15の材質は極薄化の
面では、導電性が高く化学的に安定な金属が良く、たと
えばAu,Pt,Lu,Ag,Cuの単体又はこれらの
合金等が望ましい。また、これらの金属に、上記仕事関
数の小さい金属をコート、あるいはドープしても有効で
ある。
【0044】バスライン16の材料としては、Au,P
t,Al,Cu等の一般にICの配線に用いられる物で
良く、各素子にほぼ同電位を供給可能ならしめるに足る
厚さで、 0.1〜50μmが適当である。但し、抵抗値が
許容できるのであればバスラインを使用しないで、金属
薄膜電極に使用する材料を使用することもできる。一
方、表示面である透明ガラスなどの透光性の前面基板1
の内面(背面基板10と対向する面)には、ITOから
なる透明なコレクタ電極2が一体的に形成され、これに
高い電圧が印加される。なお、ブラックストライプやバ
ックメタルを使用する場合は、ITOを設けずにこれら
をコレクタ電極とすることが可能である。
【0045】コレクタ電極2上には、フロントリブ(第
2隔壁)FRがオーミック電極11に平行となるように
複数形成されている。延在しているフロントリブ間のコ
レクタ電極2の上には、R,G,Bに対応する蛍光体か
らなる蛍光体層3R,3G,3Bが真空空間4に面する
ように、それぞれ形成されている。このように、各蛍光
体の境には背面基板と前面基板の距離を一定(例えば、
1mm)に保つためのフロントリブ(第2隔壁)FRが
設けられている。背面基板10上に設けられたリアリブ
(隔壁)RRと直交する方向にフロントリブ(第2隔
壁)FRが前面基板1に設けられているので、光の3原
色に相当するR,G,Bに前面基板の蛍光体を塗り分け
ることが確実になる。
【0046】このように、実施例の電子放出素子フラッ
トパネルディスプレイ装置はマトリクス状に配置されか
つ各々が赤R、緑G及び青Bの発光部からなる発光画素
の複数からなる画像表示配列を有している。もちろん、
RGBの発光部に代えてすべてを単色の発光部としてモ
ノクロムディスプレイパネルも形成できる。
【図面の簡単な説明】
【図1】 本発明による実施例の電子放出素子の概略断
面図である。
【図2】 本発明による他の実施例の電子放出素子のダ
イオード機能層近傍を示す概略部分拡大断面図である。
【図3】 本発明による更なる他の実施例の電子放出素
子のダイオード機能層近傍を示す概略部分拡大断面図で
ある。
【図4】 本発明による実施例の電子放出素子内のダイ
オード機能層の製造工程における基板の概略部分断面図
である。
【図5】 本発明による実施例の電子放出素子内のダイ
オード機能層の製造工程における基板の概略部分断面図
である。
【図6】 本発明による実施例の電子放出素子内のダイ
オード機能層の製造工程における基板の概略部分断面図
である。
【図7】 本発明による他の実施例の電子放出素子内の
ダイオード機能層の製造工程における基板の概略部分断
面図である。
【図8】 本発明による他の実施例の電子放出素子内の
ダイオード機能層の製造工程における基板の概略部分断
面図である。
【図9】 本発明による他の実施例の電子放出素子内の
ダイオード機能層の製造工程における基板の概略部分断
面図である。
【図10】 本発明による他の実施例の電子放出素子内
のダイオード機能層の製造工程における基板の概略部分
断面図である。
【図11】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置を示す概略部分斜視図であ
る。
【図12】 実施例の電子放出素子フラットパネルディ
スプレイ装置の図11における線AAに沿った概略部分
拡大断面図。
【図13】 実施例の電子放出素子フラットパネルディ
スプレイ装置の図11における線BBに沿った概略部分
拡大断面図。
【符号の説明】
1 透光性の前面基板 2 コレクタ電極 3R,3G,3B 蛍光体層 4 真空空間 10 背面基板 11 オーミック電極 12 電子供給層 13 絶縁体層 15 金属薄膜電極 16 バスライン 17 絶縁性支持部 18 オーバーハング部 RR 隔壁 FR 第2隔壁
フロントページの続き (72)発明者 岩崎 新吾 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 根岸 伸安 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 中馬 隆 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 山田 高士 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 吉澤 淳志 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 佐藤 英夫 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 吉川 高正 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 小笠原 清秀 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 Fターム(参考) 5C031 DD09 DD17 5C036 EE01 EE03 EE04 EF01 EF06 EF09 EG12 EH04

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 オーミック電極上に形成された金属又は
    半導体からなる電子供給層、前記電子供給層上に形成さ
    れた絶縁体層及び前記絶縁体層上に形成された金属薄膜
    電極からなり、前記電子供給層及び前記金属薄膜電極間
    に電界が印加されたとき電子を放出する電子放出素子で
    あって、前記電子供給層はダイオード機能層を有するこ
    とを特徴とする電子放出素子。
  2. 【請求項2】 前記ダイオード機能層は前記オーミック
    電極と前記電子供給層との界面に設けられていることを
    特徴とする請求項1記載の電子放出素子。
  3. 【請求項3】 前記ダイオード機能層は前記電子供給層
    の中間に設けられていることを特徴とする請求項1記載
    の電子放出素子。
  4. 【請求項4】 前記ダイオード機能層は前記絶縁体層と
    前記電子供給層との界面に設けられていることを特徴と
    する請求項1記載の電子放出素子。
  5. 【請求項5】 前記ダイオード機能層は、pn接合又は
    pin接合であり、そのp型層が前記電子供給層として
    前記絶縁体層に接し、かつ前記絶縁体層と前記オーミッ
    ク電極との間に形成されていることを特徴とする請求項
    1記載の電子放出素子。
  6. 【請求項6】 前記ダイオード機能層は、ショットキ接
    合であり、その半導体層がp型である場合、該半導体層
    が前記電子供給層として前記絶縁体層に接し、又は、そ
    の半導体層がn型である場合、金属層が前記電子供給層
    として前記絶縁体層に接し、かつ前記絶縁体層と前記オ
    ーミック電極との間に形成されていることを特徴とする
    請求項1記載の電子放出素子。
  7. 【請求項7】 前記絶縁体層は誘電体からなり50nm
    以上の膜厚を有することを特徴とする請求項1〜6のい
    ずれか1記載の電子放出素子。
  8. 【請求項8】 前記オーミック電極がTiNからなるこ
    とを特徴とする請求項1〜7のいずれか1記載の電子放
    出素子。
  9. 【請求項9】 真空空間を挾み互いに対向する一対の背
    面基板及び透光性の前面基板と、 各々が、前記背面基板の前記真空空間側の表面に形成さ
    れたオーミック電極上に形成された金属又は半導体から
    なる電子供給層、前記電子供給層上に形成された絶縁体
    層及び前記絶縁体層上に形成され前記真空空間に面する
    金属薄膜電極からなる電子放出素子の複数と、を備え、 前記前面基板がその前記真空空間側の表面に形成された
    コレクタ電極及び前記コレクタ電極上に形成された蛍光
    体層を有し、前記蛍光体層に対応する複数の発光部から
    なる画像表示配列を有している電子放出表示装置であっ
    て、 前記電子供給層の各々はダイオード機能層を有すること
    を特徴とする電子放出表示装置。
  10. 【請求項10】 前記電子放出素子の各々を取り囲み複
    数の電子放出領域に区画する絶縁性支持部が形成され、
    前記背面基板から前記真空空間側の前記絶縁性支持部の
    表面まで距離が、前記背面基板から前記真空空間側の前
    記電子供給層の表面まで距離と実質的に等しいことを特
    徴とする請求項9記載の電子放出表示装置。
  11. 【請求項11】 前記金属薄膜電極の複数の上にバスラ
    インが形成され、前記オーミック電極及び前記バスライ
    ンはそれぞれストライプ状の電極でありかつ互いに直交
    する位置に配列されていることを特徴とする請求項9又
    は10記載の電子放出表示装置。
  12. 【請求項12】 前記背面基板及び前記前面基板の間に
    配置され互いに当接する複数の隔壁が形成されているこ
    とを特徴とする請求項9〜11のいずれか1記載の電子
    放出表示装置。
  13. 【請求項13】 前記絶縁体層は誘電体からなり50n
    m以上の膜厚を有することを特徴とする請求項9〜12
    のいずれか1記載の電子放出表示装置。
  14. 【請求項14】 前記オーミック電極がTiNからなる
    ことを特徴とする請求項9〜13のいずれか1記載の電
    子放出表示装置。
JP21448998A 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置 Expired - Fee Related JP3698390B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21448998A JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置
US09/362,198 US6404124B1 (en) 1998-07-29 1999-07-28 Electron emission device and display apparatus using the same
EP99114771A EP0977236B1 (en) 1998-07-29 1999-07-28 Electron emission device and display apparatus using the same
DE69911521T DE69911521T2 (de) 1998-07-29 1999-07-28 Elektronenemissionsvorrichtung und eine Anzeigevorrichtung, welche diese Vorrichtung verwendet.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21448998A JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004242857A Division JP3821482B2 (ja) 2004-08-23 2004-08-23 電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000048709A true JP2000048709A (ja) 2000-02-18
JP3698390B2 JP3698390B2 (ja) 2005-09-21

Family

ID=16656569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21448998A Expired - Fee Related JP3698390B2 (ja) 1998-07-29 1998-07-29 電子放出表示装置及び電子放出装置

Country Status (4)

Country Link
US (1) US6404124B1 (ja)
EP (1) EP0977236B1 (ja)
JP (1) JP3698390B2 (ja)
DE (1) DE69911521T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719563B1 (ko) * 2005-10-13 2007-05-17 삼성에스디아이 주식회사 전자 방출 발광 소자 및 이를 이용한 평판 디스플레이 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765671B2 (ja) * 1998-08-10 2006-04-12 パイオニア株式会社 電子放出素子及びこれを用いた電子放出表示装置
WO2000074098A1 (fr) * 1999-05-28 2000-12-07 Hitachi, Ltd. Source couche mince d'electrons, affichage et dispositif
JP2001223429A (ja) * 2000-02-09 2001-08-17 Fuji Photo Film Co Ltd 半導体レーザ装置
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
US6847045B2 (en) * 2001-10-12 2005-01-25 Hewlett-Packard Development Company, L.P. High-current avalanche-tunneling and injection-tunneling semiconductor-dielectric-metal stable cold emitter, which emulates the negative electron affinity mechanism of emission
EP1421594B1 (en) * 2001-12-06 2013-10-09 Pioneer Corporation Electron emitting device and method of manufacturing the same and display apparatus using the same
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
TW588559B (en) * 2002-10-25 2004-05-21 Ritdisplay Corp Organic light emitting panel with alloy
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
US20050051764A1 (en) * 2003-09-04 2005-03-10 Huei-Pei Kuo Anodizing process for improving electron emission in electronic devices
WO2006006423A1 (ja) * 2004-07-08 2006-01-19 Pioneer Corporation 電子放出装置及びその駆動方法
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7544596B2 (en) 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
TWI334154B (en) * 2006-05-19 2010-12-01 Samsung Sdi Co Ltd Light emission device and display device
US20140001509A1 (en) * 2012-06-27 2014-01-02 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
JP6876044B2 (ja) * 2016-07-21 2021-05-26 シャープ株式会社 電子放出素子、帯電装置、および画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL53842C (ja) *
US3391309A (en) 1963-07-15 1968-07-02 Melpar Inc Solid state cathode
US5202571A (en) * 1990-07-06 1993-04-13 Canon Kabushiki Kaisha Electron emitting device with diamond
JP3390495B2 (ja) 1993-08-30 2003-03-24 株式会社日立製作所 Mim構造素子およびその製造方法
JP3281533B2 (ja) * 1996-03-26 2002-05-13 パイオニア株式会社 冷電子放出表示装置及び半導体冷電子放出素子
EP0841677B1 (en) 1996-03-27 2001-01-24 Matsushita Electric Industrial Co., Ltd. Electron emitting device
GB2322000B (en) 1997-02-05 2001-06-27 Smiths Industries Plc Electron emitters
US6130503A (en) * 1997-03-04 2000-10-10 Pioneer Electronic Corporation Electron emission device and display using the same
EP0896354A1 (en) 1997-08-08 1999-02-10 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3570864B2 (ja) 1997-08-08 2004-09-29 パイオニア株式会社 電子放出素子及びこれを用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719563B1 (ko) * 2005-10-13 2007-05-17 삼성에스디아이 주식회사 전자 방출 발광 소자 및 이를 이용한 평판 디스플레이 장치

Also Published As

Publication number Publication date
DE69911521D1 (de) 2003-10-30
US6404124B1 (en) 2002-06-11
EP0977236A1 (en) 2000-02-02
EP0977236B1 (en) 2003-09-24
JP3698390B2 (ja) 2005-09-21
DE69911521T2 (de) 2004-07-08

Similar Documents

Publication Publication Date Title
JP3874396B2 (ja) 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
JP3698390B2 (ja) 電子放出表示装置及び電子放出装置
EP0911854A1 (en) Electron emission device and display device using the same
US6787992B2 (en) Display device of flat panel structure with emission devices of matrix array
JPH10308165A (ja) 電子放出素子及びこれを用いた表示装置
JPH10308166A (ja) 電子放出素子及びこれを用いた表示装置
JPH1167065A (ja) 電子放出素子及びこれを用いた表示装置
JP3765671B2 (ja) 電子放出素子及びこれを用いた電子放出表示装置
EP0865062B1 (en) Method for proding an electron emission device and display
US6400070B1 (en) Electron emission device and display device using the same
US6316873B1 (en) Electron emission device and display device using the same
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
US6472803B1 (en) Electron emission light-emitting device and display apparatus using the same
US6700132B2 (en) Flat panel display device utilizing electron emission devices
JPH10308164A (ja) 電子放出素子及びこれを用いた表示装置
JPH1167064A (ja) 電子放出素子及びこれを用いた表示装置
JP3461145B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3821482B2 (ja) 電子放出素子の製造方法
JP3537634B2 (ja) 電子放出素子の製造方法及び電子放出表示装置の製造方法
JP5026459B2 (ja) 電子放出素子アレイおよびその製造方法
JPH10321125A (ja) 電子放出素子及びこれを用いた表示装置
JPH11111159A (ja) 電子放出素子及びこれを用いた表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees