JP4068564B2 - 電子放出素子及び表示装置 - Google Patents

電子放出素子及び表示装置 Download PDF

Info

Publication number
JP4068564B2
JP4068564B2 JP2003550239A JP2003550239A JP4068564B2 JP 4068564 B2 JP4068564 B2 JP 4068564B2 JP 2003550239 A JP2003550239 A JP 2003550239A JP 2003550239 A JP2003550239 A JP 2003550239A JP 4068564 B2 JP4068564 B2 JP 4068564B2
Authority
JP
Japan
Prior art keywords
electron
thin film
metal thin
carbon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003550239A
Other languages
English (en)
Other versions
JP2005512280A (ja
Inventor
伸安 根岸
高士 山田
高正 吉川
清秀 小笠原
英夫 佐藤
隆 中馬
新吾 岩崎
一到 酒村
拓也 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of JP2005512280A publication Critical patent/JP2005512280A/ja
Application granted granted Critical
Publication of JP4068564B2 publication Critical patent/JP4068564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

本発明は、電子放出素子及びこれを用いた表示装置に関し、特に電子放出素子の複数を例えばマトリクス状などの画像表示配列にしたフラットパネルディスプレイ装置に関する。
従来からフラットパネルディスプレイ装置として電界電子放出素子（ＦＥＤ）が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。例えば、スピント（spindt）形冷陰極を用いたＦＥＤの発光原理は、冷陰極アレイが異なるものＣＲＴ（陰極線管）と同様に、陰極から離間したゲート電極により電子を真空中に引出し、透明陽極に塗布された蛍光体に衝突させて、発光させるものである。
しかしながら、この電界放出源は、微細なスピント型冷陰極の製造工程が複雑で、その工程数が多いので、製造歩留りが低いといった問題がある。
また、面電子源として金属−絶縁体−金属（ＭＩＭ）構造の電子放出素子がある。このＭＩＭ構造の電子放出素子は、基板上に陰極としてのＡｌ層、膜厚１０ｎｍ程度のＡｌ2Ｏ3絶縁体層、膜厚１０ｎｍ程度の陽極としてのＡｕ層を順に形成した構造を有するものがある。これを真空中で対向電極の下に配置して下部Ａｌ層と上部Ａｕ層の間に電圧を印加するとともに対向電極に加速電圧を印加すると、電子の一部が上部Ａｕ層から真空中へ飛び出し対向電極に達する。この発光素子でも電子を対向電極に塗布された蛍光体に衝突させて、発光させる。
しかしながら、ＭＩＭ構造の電子放出素子を用いてもまだ放出電子の量は十分とはいえない。
これを改善するために、従来のＡｌ2Ｏ3絶縁体層の膜厚を数ｎｍ程度薄膜化したり、極薄膜のＡｌ2Ｏ3絶縁体層の膜質及びＡｌ2Ｏ3絶縁体層と上部Ａｕ層の界面を、より均一化することが必要であると考えられている。
一般に、絶縁体層の膜厚が数十ｎｍ〜数μｍと厚いＭＩＭまたはＭＩＳ型電子放出素子は、単純に素子を製造しただけでは電子放出は得られない。いわゆるフォーミング処理が必要であり、この処理は制御性が非常に悪く、素子を安定的に再現性良く製造することが難しい。また、フォーミングサイトは電極面内に偶発的に成長するという特性があるため、電子放出の起点（電子放出源）の特定ができない。すなわち素子表面に均一に電子放出の起点を形成することができないので、電子放出パターンの均一性は著しく悪いものとなってしまう。
また、他の電子放出素子として、絶縁基板上に設けられた対向電極間に導電性薄膜を架設して通電処理により、亀裂からなる電子放出部を導電性薄膜内に設ける表面伝導型電子放出素子がある。この亀裂は導電性薄膜を局所的に破壊、変質又は変形させたものであり、このため電子放出部内部の均一性や形状の再現性が悪い、電子放出部の形状が線状に限定されてしまうなどの問題がある。
本発明は、以上の事情に鑑みてなされたものであり、低い電圧で安定して電子放出することのできる電子放出素子及びこれを用いたフラットパネルディスプレイ装置などの表示装置を提供することを目的とする。
本発明の電子放出素子は、珪素又は珪素を主成分とする混合物若しくはその化合物からなる非結晶相の電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子であって、
前記絶縁体層はその膜厚が漸次減少する少なくとも１つの島領域を有していること、
前記島領域の上部若しくは下部又は内部に、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域が設けられていること、及び
前記島領域の最小膜厚部または最小膜厚部の近傍の前記電子供給層において、その珪素又は珪素を主成分とする混合物若しくはその化合物の結晶相からなる結晶領域が設けられていることを特徴とする。
本発明の電子放出素子においては、前記島領域が電子放出部となっていることを特徴とする。
本発明の電子放出素子においては、前記結晶領域は前記電子供給層及び前記金属薄膜電極間での通電とその後の冷却により前記非結晶相の電子供給層が結晶化されて形成されたことを特徴とする。
本発明の電子放出素子においては、前記結晶領域はｐ型半導体である珪素とｎ型半導体である珪素との領域を有していることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記島領域の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記島領域上に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする。
本発明の電子放出素子においては、前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の電子放出素子においては、前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の電子放出素子においては、前記絶縁体層は誘電体からなり、前記島領域以外では５０ｎｍ以上の膜厚を有することを特徴とする。
本発明の電子放出素子においては、前記島領域における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする。
本発明の電子放出素子においては、前記島領域における前記絶縁体層が前記電子供給層上で終端していることを特徴とする。
本発明の電子放出素子においては、前記島領域は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする。
本発明の電子放出素子においては、前記島領域において微粒子を備えていることを特徴とする。
本発明の電子放出素子においては、前記島領域において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする。
本発明の電子放出素子製造方法は、電子供給層と、前記電子供給層上に形成された絶縁体層と、前記絶縁体層上に形成された金属薄膜電極と、前記絶縁体層の膜厚が漸次減少する少なくとも１つの島領域と、前記島領域の上部もしくは下部又は内部に配置された炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域と、前記島領域の最小膜厚部または最小膜厚部の近傍における前記電子供給層の結晶相からなる結晶領域と、からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子の製造方法であって、
珪素又は珪素を主成分とする混合物若しくはその化合物からなる電子供給層を基板上に形成する電子供給層形成工程と、
各々が前記電子供給層上に接触する部分周りに影を形成する遮蔽体を前記電子供給層上に形成する遮蔽体形成工程と、
前記電子供給層及び前記遮蔽体上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記遮蔽体下の接触する部分周囲の前記絶縁体層の膜厚が漸次減少する島領域となるように、形成する絶縁体形成工程と、
前記絶縁体層上に金属薄膜電極を成膜して、前記島領域を電子放出部として形成する金属薄膜電極形成工程と、
前記島領域の上部もしくは下部又は内部に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域を形成する炭素領域形成工程と、
前記電子供給層と前記金属薄膜電極との間に通電をして、前記島領域の最小膜厚部または最小膜厚部の近傍の前記電子供給層内に前記珪素又は珪素を主成分とする混合物若しくはその化合物の結晶相からなる結晶領域を形成する結晶領域形成工程と、を含むことを特徴とする。
本発明の電子放出素子製造方法においては、前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子製造方法においては、前記炭素領域を設ける工程において、前記電子供給層と前記金属薄膜電極との間に電圧を印加しつつ炭素領域の薄膜を積層することを特徴とする。
本発明の電子放出素子製造方法においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の電子放出素子製造方法においては、前記絶縁体形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の中に実行され、前記炭素領域が前記金属薄膜電極内に分散されることを特徴とする。
本発明の電子放出素子製造方法においては、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子製造方法においては、前記炭素領域を設ける工程は前記金属薄膜電極形成工程の直前に実行され、前記炭素領域が前記金属薄膜電極下に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子製造方法においては、前記炭素領域を設ける工程は前記絶縁体形成工程の直前に実行され、前記炭素領域が前記絶縁体層下に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子製造方法においては、前記金属薄膜電極形成工程の直後に前記遮蔽体を除去する遮蔽体除去工程を含み、前記炭素領域を設ける工程は前記遮蔽体除去工程の直後に実行され、前記炭素領域が前記金属薄膜電極上に積層された薄膜として形成されることを特徴とする。
本発明の電子放出素子製造方法においては、前記炭素領域を設ける工程の直後、前記金属薄膜電極形成工程の直後又は前記遮蔽体除去工程の直後に、前記結晶領域形成工程を含むことを特徴とする。
本発明の電子放出素子製造方法においては、前記遮蔽体は微粒子であり、前記遮蔽体形成工程において前記微粒子を前記電子供給層上に散布する工程を含むことを特徴とする。
本発明の電子放出素子製造方法においては、前記遮蔽体は、各々が前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する電気絶縁性の逆テーパブロックであり、前記遮蔽体形成工程において、前記基板上に逆テーパブロック材料層を成膜し、その上にフォトリソグラフィ法によって少なくとも前記電子供給層の一部分を露出せしめるレジストマスクを形成し、ドライエッチング法又はウエットエッチング法によって前記オーバーハング部を有する逆テーパブロックを食刻する工程を含むことを特徴とする。
本発明の電子放出素子製造方法においては、前記結晶領域の面積は前記島領域より小であることを特徴とする。
本発明の表示装置は、真空空間を挾み対向する一対の第１及び第２基板と、
前記第１基板に設けられた複数の電子放出素子と、
前記第２基板内に設けられたコレクタ電極と、
前記コレクタ電極上に形成された蛍光体層と、からなる電子放出表示装置であって、
前記電子放出素子の各々は、珪素又は珪素を主成分とする混合物若しくはその化合物からなる非結晶相からなりかつオーミック電極上に形成された電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなること、
前記絶縁体層はその膜厚が漸次減少する電子放出部となる少なくとも１つの島領域を有していること、
前記島領域の上部若しくは下部又は内部に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域が設けられていること、及び
前記島領域の最小膜厚部または最小膜厚部の近傍の前記電子供給層において、その珪素又は珪素を主成分とする混合物若しくはその化合物の結晶相からなる結晶領域が設けられていることを特徴とする。
本発明の表示装置においては、前記結晶領域の面積は前記島領域より小であり、前記結晶領域は前記電子供給層及び前記金属薄膜電極間での通電とその後の冷却により前記非結晶相の電子供給層が結晶化されて形成されたことを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記島領域の上部若しくは前記金属薄膜電極上に積層された薄膜であることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記電子供給層及び前記金属薄膜電極間に電圧が印加されつつ前記島領域上に積層された薄膜であることを特徴とする。
本発明の表示装置においては、印加された前記電圧は、上昇及び下降する電圧印加期間により間欠的に供給されることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記金属薄膜電極内に分散されていることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記金属薄膜電極下に積層された薄膜であることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記絶縁体層下に積層された薄膜であることを特徴とする。
本発明の表示装置においては、前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の表示装置においては、前記炭素領域は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする。
本発明の表示装置においては、前記絶縁体層は誘電体からなり、前記島領域以外では５０ｎｍ以上の膜厚を有することを特徴とする。
本発明の表示装置においては、前記島領域における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする。
本発明の表示装置においては、前記島領域における前記絶縁体層が前記電子供給層上で終端していることを特徴とする。
本発明の表示装置においては、前記島領域は前記金属薄膜電極及び前記絶縁体層の平坦表面における凹部であることを特徴とする。
本発明の表示装置においては、前記島領域において微粒子を備えていることを特徴とする。
本発明の表示装置においては、前記島領域において、前記基板の法線方向に突出しかつその上部に前記基板に平行な方向に突出するオーバーハング部を有する逆テーパブロックを備えていることを特徴とする。
本発明の表示装置においては、前記金属薄膜電極の複数の上にバスラインが形成され、前記オーミック電極及び前記バスラインはそれぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする。
本発明の電子放出素子は、珪素又は珪素を主成分とする混合物若しくはその化合物からなる非結晶相の電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子であって、
前記絶縁体層はその膜厚が漸次減少する電子放出部となる少なくとも１つの島領域を有していること、
前記島領域の上部若しくは下部又は内部に、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域が設けられていること、及び
前記金属薄膜電極は珪素より高い融点を持つ金属、合金、及び導電性を有する化合物からなること、を特徴とする。
以上の構成により、本発明の電子放出素子によれば、絶縁体層及び金属薄膜電極の界面が延在する方向において各々それらの膜厚が漸次減少する複数の島領域と、その上部若しくは下部又は内部に設けられた炭素又は炭素化合物からなる炭素領域と、を有し、島領域の底部の電子供給層において、結晶相からなる結晶領域を備えているので、その島領域から放出される電子の量が増加する。
さらに、本発明の電子放出素子では、その島領域以外の絶縁体層は厚い膜厚を有するので、スルーホールが発生しにくくなり、製造歩留まりが向上する。また、本発明の電子放出素子は、画素バルブの発光源、電子顕微鏡の電子放出源、真空マイクロエレクトロニクス素子などの高速素子に応用でき、さらに面状又は点状の電子放出ダイオードとして、さらには高速スイッチング素子として動作可能である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
（電子放出素子）
図１は、ガラスの素子基板１０上に、オーミック電極１１、電子供給層１２、絶縁体層１３、金属薄膜電極１５が順に積層された積層構造の実施形態の電子放出素子Ｓを示す。オーミック電極１１は、例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、クロム（Ｃｒ）などからなる。電子供給層１２はシリコン（Ｓｉ）又はＳｉを主成分とする混合物若しくはその化合物などのアモルファス相の半導体からなる。絶縁体層１３はＳｉＯx（Ｘ＝０．１〜２．２）などの誘電体からなる。金属薄膜電極１５はタングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、金（Ａｕ）などの金属からなる。電子放出素子Ｓにおいて、絶縁体層１３及び金属薄膜電極１５には、それらの膜厚がその中央に向け共に漸次減少する島領域１４が形成されている。図１に示すように、例えば、島領域１４は金属薄膜電極１５の平坦表面における凹部として形成されている。
電子放出素子Ｓはその上部の少なくとも凹部の島領域１４上に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域４０が成膜され、島領域１４の底部の電子供給層において、電子供給層１２の材料の結晶相からなり島領域１４より小さい面積を有する結晶領域５０を有する電子放出部でもって構成される。結晶領域５０は、通電時に発生するジュール熱を利用して、電子供給層１２のあらかじめ形成しておいた非結晶相から結晶化させて、島領域１４の底部の電子供給層１２の一部を結晶相にしたものである。
炭素領域４０の材料として無定形炭素、グラファイト、カルビン、フラーレン(C2n)、ダイヤモンドライクカーボン、カーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレート、ダイヤモンド、などの形態の炭素、或いは、ＺｒＣ、ＳｉＣ、ＷＣ、ＭｏＣなどの炭素化合物が有効である。
絶縁体層１３は誘電体からなり、その平坦部は５０ｎｍ以上の極めて厚い膜厚を有する。これらの層は、スパッタリング法を用いてガス圧０．１〜１００ｍＴｏｒｒ好ましくは０．１〜２０ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎ好ましくは０．５〜１００ｎｍ／ｍｉｎのスパッタ条件で成膜される。
絶縁体層１３及び金属薄膜電極１５には、凹部１４、すなわち、それらの膜厚がその中央に向け共に漸次減少する島領域１４が形成されている。図１に示すように、島領域１４は金属薄膜電極１５の平坦表面における円形凹部として形成され島領域１４上に炭素領域４０が積層されている。島領域１４においては、金属薄膜電極１５が絶縁体層１３上の縁部Ａで終端している。また、島領域１４における絶縁体層１３は電子供給層１２上の縁部Ｂで終端している。炭素領域４０は金属薄膜電極１５、絶縁体層１３及び電子供給層１２を覆っている。
電子放出素子の電子供給層１２の材料としてはスパッタ法やＣＶＤ法により成膜したＩＩＩｂ族あるいはＶｂ族の元素をドープしたアモルファスシリコン（ａ−Ｓｉ）が特に有効であるが、ａ−Ｓｉのダングリングポンドを水素（Ｈ）で終端させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換した水素化アモルファスシリコンカーバイト（ａ−ＳｉＣ：Ｈ）や、Ｓｉの一部を窒素（Ｎ）で置換した水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）などの化合物半導体も用いられる。
絶縁体層１３の誘電体材料としては、酸化珪素ＳｉＯx（ｘは原子比を示す）が特に有効であるが、
ＬｉＯx、ＬｉＮx、ＮａＯx、ＫＯx、ＲｂＯx、ＣｓＯx、ＢｅＯx、ＭｇＯx、ＭｇＮx、ＣａＯx、ＣａＮx、ＳｒＯx、ＢａＯx、ＳｃＯx、ＹＯx、ＹＮx、ＬａＯx、ＬａＮx、ＣｅＯx、ＰｒＯx、ＮｄＯx、ＳｍＯx、ＥｕＯx、ＧｄＯx、ＴｂＯx、ＤｙＯx、ＨｏＯx、ＥｒＯx、ＴｍＯx、ＹｂＯx、ＬｕＯx、ＴｉＯx、ＺｒＯx、ＺｒＮx、ＨｆＯx、ＨｆＮx、ＴｈＯx、ＶＯx、ＶＮx、ＮｂＯx、ＮｂＮx、ＴａＯx、ＴａＮx、ＣｒＯx、ＣｒＮx、ＭｏＯx、ＭｏＮx、ＷＯx、ＷＮx、ＭｎＯx、ＲｅＯx、ＦｅＯx、ＦｅＮx、ＲｕＯx、ＯｓＯx、ＣｏＯx、ＲｈＯx、ＩｒＯx、ＮｉＯx、ＰｄＯx、ＰｔＯx、ＣｕＯx、ＣｕＮx、ＡｇＯx、ＡｕＯx、ＺｎＯx、ＣｄＯx、ＨｇＯx、ＢＯx、ＢＮx、ＡｌＯx、ＡｌＮx、ＧａＯx、ＧａＮx、ＩｎＯx、ＳｉＮx、ＧｅＯx、ＳｎＯx、ＰｂＯx、ＰＯx、ＰＮx、ＡｓＯx、ＳｂＯx、ＳｅＯx、ＴｅＯxなどの金属酸化物又は金属窒化物でもよい。
また、ＬｉＡｌＯ2、Ｌｉ2ＳｉＯ3、Ｌｉ2ＴｉＯ3、Ｎａ2Ａｌ22Ｏ34、ＮａＦｅＯ2、Ｎａ4ＳｉＯ4、Ｋ2ＳｉＯ3、Ｋ2ＴｉＯ3、Ｋ2ＷＯ4、Ｒｂ2ＣｒＯ4、ＣＳ2ＣｒＯ4、ＭｇＡｌ2Ｏ4、ＭｇＦｅ2Ｏ4、ＭｇＴｉＯ3、ＣａＴｉＯ3、ＣａＷＯ4、ＣａＺｒＯ3、ＳｒＦｅ12Ｏ19、ＳｒＴｉＯ3、ＳｒＺｒＯ3、ＢａＡｌ2Ｏ4、ＢａＦｅ12Ｏ19、ＢａＴｉＯ3、Ｙ3Ａｌ5Ｏ12、Ｙ3Ｆｅ5Ｏ12、ＬａＦｅＯ3、Ｌａ3Ｆｅ5Ｏ12、Ｌａ2Ｔｉ2Ｏ7、ＣｅＳｎＯ4、ＣｅＴｉＯ4、Ｓｍ3Ｆｅ5Ｏ12、ＥｕＦｅＯ3、Ｅｕ3Ｆｅ5Ｏ12、ＧｄＦｅＯ3、Ｇｄ3Ｆｅ5Ｏ12、ＤｙＦｅＯ3、Ｄｙ3Ｆｅ5Ｏ12、ＨｏＦｅＯ3、Ｈｏ3Ｆｅ5Ｏ12、ＥｒＦｅＯ3、Ｅｒ3Ｆｅ5Ｏ12、Ｔｍ3Ｆｅ5Ｏ12、ＬｕＦｅＯ3、Ｌｕ3Ｆｅ5Ｏ12、ＮｉＴｉＯ3、Ａｌ2ＴｉＯ3、ＦｅＴｉＯ3、ＢａＺｒＯ3、ＬｉＺｒＯ3、ＭｇＺｒＯ3、ＨｆＴｉＯ4、ＮＨ4ＶＯ3、ＡｇＶＯ3、ＬｉＶＯ3、ＢａＮｂ2Ｏ6、ＮａＮｂＯ3、ＳｒＮｂ2Ｏ6、ＫＴａＯ3、ＮａＴａＯ3、ＳｒＴａ2Ｏ6、ＣｕＣｒ2Ｏ4、Ａｇ2ＣｒＯ4、ＢａＣｒＯ4、Ｋ2ＭｏＯ4、Ｎａ2ＭｏＯ4、ＮｉＭｏＯ4、ＢａＷＯ4、Ｎａ2ＷＯ4、ＳｒＷＯ4、ＭｎＣｒ2Ｏ4、ＭｎＦｅ2Ｏ4、ＭｎＴｉＯ3、ＭｎＷＯ4、ＣｏＦｅ2Ｏ4、ＺｎＦｅ2Ｏ4、ＦｅＷＯ4、ＣｏＭｏＯ4、ＣｏＴｉＯ3、ＣｏＷＯ4、ＮｉＦｅ2Ｏ4、ＮｉＷＯ4、ＣｕＦｅ2Ｏ4、ＣｕＭｏＯ4、ＣｕＴｉＯ3、ＣｕＷＯ4、Ａｇ2ＭｏＯ4、Ａｇ2ＷＯ4、ＺｎＡｌ2Ｏ4、ＺｎＭｏＯ4、ＺｎＷＯ4、ＣｄＳｎＯ3、ＣｄＴｉＯ3、ＣｄＭｏＯ4、ＣｄＷＯ4、ＮａＡｌＯ2、ＭｇＡｌ2Ｏ4、ＳｒＡｌ2Ｏ4、Ｇｄ3Ｇａ5Ｏ12、ＩｎＦｅＯ3、ＭｇＩｎ2Ｏ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3、ＭｇＴｉＯ3、Ｎａ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｋ2ＧｅＯ3、Ｌｉ2ＧｅＯ3、Ｎａ2ＧｅＯ3、Ｂｉ2Ｓｎ3Ｏ9、ＭｇＳｎＯ3、ＳｒＳｎＯ3、ＰｂＳｉＯ3、ＰｂＭｏＯ4、ＰｂＴｉＯ3、ＳｎＯ2−Ｓｂ2Ｏ3、ＣｕＳｅＯ4、Ｎａ2ＳｅＯ3、ＺｎＳｅＯ3、Ｋ2ＴｅＯ3、Ｋ2ＴｅＯ4、Ｎａ2ＴｅＯ3、Ｎａ2ＴｅＯ4などの金属複合酸化物、ＦｅＳ、Ａｌ2Ｓ3、ＭｇＳ、ＺｎＳなどの硫化物、
ＬｉＦ、ＭｇＦ2、ＳｍＦ3などのフッ化物、
ＨｇＣｌ、ＦｅＣｌ2、ＣｒＣｌ3などの塩化物、
ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ2などの臭化物、
ＰｂＩ2、ＣｕＩ、ＦｅＩ2などのヨウ化物、
ＬａＢ6、ＣｅＢ6などのランタノイド硼化合物、
ＴｉＢ2、ＺｒＢ2、ＨｆＢ2などの金属硼化物、
又は、ＳｉＡｌＯＮなどの金属酸化窒化物でも絶縁体層１３の誘電体材料として有効である。
さらに、絶縁体層１３の誘電体材料としてダイヤモンド、フラーレン(C2n)などの炭素、或いは、Ａｌ4Ｃ3、Ｂ4Ｃ、ＣａＣ2、Ｃｒ3Ｃ2、Ｍｏ2Ｃ、ＭｏＣ、ＮｂＣ、ＳｉＣ、ＴａＣ、ＴｉＣ、ＶＣ、Ｗ2Ｃ、ＷＣ、ＺｒＣなどの金属炭化物も有効である。なお、フラーレン（Ｃ2n）は炭素原子だけからなりＣ60に代表される球面籠状分子でＣ32〜Ｃ960などがあり、また、上式中、Ｏx、Ｎxのｘは原子比を表す。
絶縁体層の島状領域１４以外の平坦部分の厚さは、５０ｎｍ以上、好ましくは １００〜１０００ｎｍ程度である。
電子放出側の金属薄膜電極１５の材料としては融点が極めて高いタングステン（Ｗ）が特に有効であるが、融点の高いモリブデン（Ｍｏ）レニウム（Ｒｅ）、タンタル（Ｔａ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、イットリウム（Ｙ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）も有効であり、Ａｕ、Ｂｅ、Ｂ、Ｃ、Ａｌ、Ｓｉ、Ｓｃ、Ｍｎ、Ｃｕ、Ｚｎ、Ｇａ、Ｎｂ、Ｔｃ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなども用いられ得る。また、これらの金属の合金や例えばＬａＢ6、ＣｅＢ6、ＴｉＢ2、ＺｒＢ2、ＨｆＢ2などの導電性を有する化合物も用いられ得る。
（電子放出素子の製造方法）
また、これらの電子放出素子製造における成膜法としては物理法又は化学法が用いられる。物理法は物理気相堆積法（physical vapor deposition）（ＰＶＤ）として知られ、これには真空蒸着法、分子線エピタキシー法、スパッタリング法、イオン化蒸着法、レーザアブレーション法などがある。化学法は化学気相堆積法（chemical vapor deposition）（ＣＶＤ）として知られ、これには熱ＣＶＤ法、プラズマＣＶＤ法、ＭＯＣＶＤ（有機金属化学気相堆積法）などがある。これらの中で、スパッタリング法が特に有効である。
図１に示す炭素領域４０で覆われた凹部である島領域１４は、以下のように形成される。まず、図２に示すように、オーミック電極１１が形成された基板１０上にスパッタリングによりアモルファス相の電子供給層１２を形成する。
その後に、図３に示すように、電子供給層１２の上に球状の微粒子２０の複数を均一に散布する。遮蔽体である微粒子の形状は、球状でなくても電子放出は得られるが、微粒子の粒界部分の均一性や膜上への均一な分散、凝集が無いことを考えると、等方的な形状である液晶用スペーサ、ボールミルなどの真球状粒子が望ましい。微粒子の直径は、後に成膜する電子放出側の絶縁体層及び金属薄膜電極表面に微粒子の形状の一部が露出するような、すなわち完全に埋没しないような大きさである。微粒子の存在を外部から確認できないほど絶縁体層が厚くなった場合、放出電流は低下する。また、粒子径分布は小さい方がよい。微粒子の材質は絶縁体、半導体、金属が用いられ得る。金属微粒子を用いる場合、素子がショートしてしまう可能性があるので、金属薄膜電極１５を成膜後、微粒子を取り除いた方がよい。
次に、図４に示すように、電子供給層１２及び微粒子２０上に絶縁体１３、１３aを堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成する。ここで、電子供給層１２及び微粒子２０の接触部分の周りには絶縁体が回り込み、絶縁体層１３の所定膜厚から漸次膜厚が減少する絶縁体層部分が形成される。膜厚が漸次減少する絶縁体層部分は島領域１４における電子供給層１２上の縁部Ｂで終端する。
次に、図５に示すように、絶縁体層１３及び微粒子２０上に金属１５、１５aを堆積させ金属薄膜電極１５を形成する。ここで、金属は絶縁体層１３及び微粒子２０間の間隙から電子供給層１２及び微粒子２０の接触部分の周りには回り込み、金属薄膜電極１５の所定膜厚から漸次膜厚が減少する金属薄膜電極部分が形成される。膜厚が漸次減少する金属薄膜電極部分は島領域１４における絶縁体層１３上の縁部Ａで終端する。すなわち、微粒子２０と絶縁体層１３または金属薄膜電極１５の間に境界が存在し、その境界から微粒子２０と電子供給層１２の接点に向かって、絶縁体層１３及び金属薄膜電極１５の膜厚が連続的に薄くなっている。このようにして、凹部である島領域１４は、絶縁体層１３及び金属薄膜電極１５内の微粒子２０下の接触面周囲に形成される。
図６に示すように、この金属薄膜電極形成工程の後に、微粒子の複数を超音波洗浄などによって除去することによって、陥没した円形凹部の島領域１４の複数が形成される。
つぎに、図７及び図８に示すように、この微粒子を除去する遮蔽体除去工程の後に、炭素領域４０が島領域１４と金属薄膜電極１５上に薄膜として形成される。
島領域１４及び金属薄膜電極１５上に炭素領域４０を薄膜として形成する方法を図８に示す。図示するように、真空チャンバ３９に設けられた炭素ターゲット４１を用いてスパッタ法などにより、凹部島領域が設けられた基板１０を真空チャンバ３９に装填して、炭素領域４０を薄膜として島領域１４と金属薄膜電極１５上に一様に積層、形成する。この場合、炭素は主として無定形炭素、グラファイト、ダイヤモンドライクカーボンといった形態をとる。一方、炭素領域４０の炭素がカーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレートの形態の場合はＣＶＤ法が有効である。この場合、金属薄膜電極１５の表層のＦｅ、Ｎｉ、Ｃｏを主成分とする触媒層を設けておくと良い。または炭素の形態によらず印刷法も炭素領域４０の形成法として有効である。
また、炭素領域４０を形成する他の方法を図７に基づいて説明する。この炭素領域を設ける工程において、凹部島領域が設けられた基板を真空チャンバ３９に装填して、メタンガスなどの炭化水素ガスを真空チャンバ３９に導入して、０．１〜１×１０-6Ｔｏｒｒ程度の減圧した炭化水素の雰囲気下で、電子供給層１２と金属薄膜電極１５との間にオーミック電極１１を介して電圧を印加する。この工程で、チャンバ内の炭化水素が金属薄膜電極１５全面並びに凹部島領域１４の絶縁体層１３及び電子供給層１２上に吸着、堆積又は反応して炭素または炭素を成分とする混合物若しくは炭素化合物からなる炭素領域４０の薄膜が積層される。この炭素領域形成工程において、電圧印加期間を設け、１回以上の電圧印加期間により繰り返して電圧印加を繰り返すことが好ましい。
次に、図９に島領域１４の底部の電子供給層１２の一部に結晶領域を設ける工程を示す。図示するように、凹部島領域１４が設けられた基板を真空チャンバに装填して、減圧し、電子供給層１２と金属薄膜電極１５との間にオーミック電極１１を介して電圧を印加して、発生するジュール熱で電子供給層１２の一部を融解し、冷却する。また、この工程は、電子放出素子が例えば表示素子の様に真空に封止した後に製品となる場合には、真空に封止した後に行うこともできる。その場合は真空チャンバへの装填、減圧は必要としない。通電の条件は、島領域１４の底部すなわちエミッションサイトの大きさ、密度等により異なるが、印加電圧は、一例として直径０．１〜１０μｍの島領域が、１００〜１００００個／ｍｍ2の密度で存在するときは０．００１〜５Ｖｏｌｔ／秒で電圧を上げ、最低でも１Ｖ、最高で５０Ｖまでを掃引する。この時、最高電圧点で電圧を保持する時間はなくても良い。すなわち、この結晶領域形成工程においては、金属薄膜電極１５及び電子供給層１２間に電圧を印加して、所定電流を流す。島領域１４以外は充分に厚い絶縁体層１３があるので、電子は電子供給層１２から島領域１４を通り金属薄膜電極１３へと流れる。より詳細には、電子は島領域１４の中でも絶縁体のない底部の電子供給層１２と炭素領域４０（炭素層）が接している部分を通り、縁部Ａと縁部Ｂの間は炭素層が導電経路となり、金属薄膜電極１５へと流れる。このように、島領域１４の底部は電流が非常に集中し、大きなジュール熱を生じる。その結果、島領域１４の底部およびその近傍の電子供給層１２は 構成材料である珪素の融点である１４１４℃以上、あるいはそれに近い高温になる。島領域１４の他の層、すなわち絶縁体層１３、金属薄膜電極１５及び炭素領域４０は、この時に溶融し難い材料、例えば絶縁体層１３は二酸化珪素（ＳｉＯ2：融点１７２２℃）、金属薄膜電極１５はタングステン（Ｗ：融点３３８７℃）、炭素領域４０は炭素（融点３７２７℃）のように、珪素より高融点を有する材料で設計されている。この工程で、非結晶相である電子供給層の一部（島領域の底部）が珪素を主成分とする結晶相に変わる。結晶相になっていることは一般的にＸ線回折、ラマン分光、ＴＥＭなどの分析により確認することができる。この実施例ではＴＥＭの暗視野像で、島領域底部に結晶相特有の粒状の強いコントラストがある像が得られ、多結晶相であることが確認されている。
エミッション電流は島領域の密度におよそ比例するので、エミッション電流の調整には島領域の密度の制御は極めて有効である。特に大きなエミッション電流を必要とする用途では１０，０００〜１００，０００，０００個／ｍｍ2の密度でも使いうる。あるいは、島領域の密度を大きくしたものは、同じ放出電流密度を得るためには、島領域の密度の低いものに比べて、より低い電圧で駆動できるようになる。また、島領域の密度が大きいほど、通電時に単位面積あたりの発熱量が大きくなるので、結晶化工程はより低電圧できるようになる。また、島領域の密度を大きくしたときは、基板の温度上昇が大きくなるので、耐熱性の高い基板を用いる、あるいは基板の冷却を行なうといった基板が割れない為の措置をとることが有効である。
結晶化工程の電圧の掃引速度は０．００１〜５Ｖ／秒が望ましい。しかし、電子放出の安定性で劣るが、これより早い掃引速度での結晶化も可能である。この場合、印可電圧は、ある幅をもったパルス状の電圧印可でよい。この掃引速度は結晶化の電圧を決めるファクターになる。すなわち、掃引速度は遅いほど、熱が逃げていく島領域以外や基板まで熱せられるので、島領域の温度が上昇し易くなり、より低電圧で結晶化することができる。他に結晶化をより低電圧で行なう方法としては、基板温度を室温より高温にしておく、あるいはランプ、レーザー等の照射により島領域やその近傍を加熱しておくといった方法が有効である。また、最高電圧点の電圧は１〜５０Ｖが望ましい。しかし、５０Ｖ以上の電圧もエミッション電流を大きく求めるときには有効である。この時は、基板の温度上昇が大きくなるので、耐熱性の高い基板を用いる、あるいは基板の冷却を行なうといった基板が割れない為の措置をとることが有効である。
この結晶相形成工程では、あらかじめ形成しておいた非結晶相を通電時に発生するジュール熱を利用して結晶化させており、レーザーアニールのような大掛かりな装置を必要としない。
すなわち、結晶相の珪素をガラス基板の上に低温で成膜することは技術的に困難を有するので、ガラス基板上に結晶相の珪素を形成させるには、あらかじめガラス基板上に形成させた非結晶相の珪素をエキシマレーザーで熱処理するレーザーアニール方法が考えられるが、この方法では結晶化に非常にコストがかかる。上記実施例ではレーザーアニール装置を必要とせず、低コストにて結晶相の形成を実現させている。
島領域１４の底部は凹状であるが、結晶化の過程で熱膨張、歪みの緩和などにより図１０に示すように結晶領域５０の一部が凸状に変形、あるいは界面の平滑性に乱れを生じるする場合がある。しなしながら、凸状結晶領域５０の場合あるいは界面の平滑性に乱れが生じた場合でも、素子完成後には同様な電子放出効果が得られる。
電子供給層１２に非結晶相を用いることは、いくつかの利点がある。まず、珪素の適度に高い電気抵抗により、絶縁破壊を防止することもできる。また、得られた電子放出素子の放出電流の安定化にも寄与する。さらに、電子供給層１２のエミッションサイトである島領域１４の底部に限っては結晶相の方が適している。これは結晶相の方が抵抗が低く、そこでの電圧降下がほとんど無いので、駆動電圧を小さくでき、あるいは少ないエネルギー損失でエミッションサイトに電子を注入できるといった理由からである。よって、結晶領域５０の面積は島領域１４より小であることが好ましい。
素子作成時において、電子供給層１２の当初の非結晶相から、通電処理により一部を結晶相を形成した場合は重要な効果が得られる。図１１に電子供給層１２と金属薄膜電極１５との間に通電を行う結晶領域を設けるため工程（結晶化工程）の電圧電流特性を示す。また、図１２に結晶化工程を行っていない素子の電圧電流特性を、また図１３に結晶化工程を行った素子の電圧電流特性をそれぞれ示す。この時の電圧は６０Ｈｚ，ｄｕｔｙ１／１２０のパルスで印加している。これらの結果は結晶化工程が電子放出に大きく寄与していることを示している。
結晶化工程を行うと、電子供給層１２は結晶化により抵抗が下がるにもかかわらず、素子は負性抵抗を生じる領域があり、逆に抵抗は上がっている。これの詳細は不明であるが、次のように考えられる。
結晶化の際、相変化による密度の変化、熱膨張、あるいは歪みの緩和などにより体積変化が生じ、変形を伴う。この変形した電子供給層の上部にある絶縁体層１３、金属薄膜電極１５、又は炭素領域４０（炭素層）に分子レベルの大きさで不連続性が発生する。この場合、通電経路の分断により抵抗は上がる。このような不連続性の部分から電子が放出され易くなると考えられる。
あるいはジュール熱と電界により絶縁体層１３に存在していたサブバンドで電子のトラップが起きた場合である。絶縁体層に使用しているＳｉＯｘは絶縁体ではあるが、実際には不純物や欠陥に起因するサブバンドが存在し、ある程度の導電性を有する。このサブバンドに電子がトラップされた場合、当然抵抗は大きくなる。更にそのトラップが表面近傍に生じる場合、表面近傍の抵抗が大きくなり、そこに電界が強く集中する。この時、その集中している電界の元、注入された電子はホットエレクトロンになり、非常に放出され易くなり、あるいは表面近傍に大きな電界があることにより、電界放出が起きやすい状態になると考えられる。
どちらの状態でも、抵抗増大の原因は通電処理の熱と電界にあり、結果として電子供給層の一部（島領域１４の底部）は結晶化され、電子放出に大きく寄与する。これは結晶領域を設ける工程の電圧電流特性を示した図１１において負性抵抗が始まる電圧と、放出電流が指数関数的に大きくなる電圧が一致している実験結果から裏付けられる。また、大きなジュール熱の発生は、素子の破壊に至りかねない。しかしながら、この場合は結晶化による吸熱によりエネルギーが消費され、破壊に至るのを防いでいるとも考えられる。
結晶相の結晶領域５０の大きさは、面方向には島領域１４の大きさの０．１％以上である。これより小さい場合は効果が得にくい。また実験では、島領域１４の大きさに対して最大で３００％の大きさの結晶相まで確認している。さらに結晶領域５０の膜厚方向の大きさは、電子供給層１２の膜厚の０．１％以下では効果が得にくく、最大では電子供給層１２が全て結晶相であっても良い。
更に、島領域１４の底部の結晶領域５０に半導体Ｓｉのｐｎ接合構造を作り込むこともできる。
図１４と図１５に示すように電子放出素子内部に半導体Ｓｉのｐｎ接合５０ａ、５０ｂを設け整流機能を付加させるには、電子供給層１２はＳｉであるので、ｐ型結晶層５０ａにはＩＩＩｂ族の元素を、ｎ型結晶層５０ｂにはＶｂ族の元素をドーパントとして加える。非結晶相状態のＳｉ電子供給層を成膜する時にこれらのドーパントをあらかじめ混合させておき、結晶領域形成工程のジュール熱でそれぞれ結晶化させる。このようにして、島領域１４の底部の結晶領域５０にｐｎ接合構造５０ａ、５０ｂを作り込むことができる。
また、ｐ型結晶層５０ａの方はドープの方法としては、成膜時にあらかじめ混合しておく方法の他に、炭素領域４０の薄膜が積層される前に、島領域１４底部に露出する電子供給層１２へドーパント元素のイオン打ち込みをする、あるいは露出する電子供給層の上にドーパントとなる元素を付着させ、加熱により表面から拡散させるなどの方法もある。その後、炭素領域４０薄膜を積層して、島領域１４の底部の結晶領域５０にｐｎ接合構造５０ａ、５０ｂを作り込むこともできる。
このｐｎ接合は結晶相の珪素からなるので、キャリアの移動度が高く、良好な整流特性を示す。このような薄膜結晶相珪素の機能構造は、結晶相の珪素をガラス基板の上に低温で成膜することは技術的に困難を有するので、あらかじめガラス基板上に形成させた非結晶相の珪素をエキシマレーザーで熱処理するレーザーアニール方法が従来行なわれてきた。上記実施例では大掛かりなレーザーアニール装置を必要とせず、低コストにて結晶相の形成を実現させている。
（実施例１）
まず、清浄に洗浄した平滑なガラス基板を充分に乾燥させ背面基板とし、その一方の面に、窒素を導入した反応スパッタリング法によりＴｉＮのオーミック電極を厚さ２２０ｎｍ、その上にＢを０．４５ａｔｍ％の割合で添加したＳｉの電子供給層を５０００ｎｍ成膜した電子供給層基板を複数作製した。
次に、電子供給層基板の電子供給層上に微粒子を散布した微粒子散布基板を作製した。本実施例では微粒子直径は１．０μｍの真球状微粒子（以下、単にスペーサともいう）を用いた。微粒子材質はＳｉＯ2で、粒径の粒子径分布範囲は非常に小さいものであった。微粒子の散布には液晶表示素子のスペーサ散布と同じ公知の方法を用いた。散布方法に湿式と乾式があるが、本素子では湿式法で散布した。
球状微粒子をエチルアルコールに分散させ、凝集しないように充分攪拌した。この分散液を電子供給層上にスピンコート法で塗布し、その後、エチルアルコールを除去した。これによってＳｉ電子供給層上に球状微粒子が均一に塗布された。電子供給層上での微粒子分布密度は略１０００（個／ｍｍ2）であった。このようにして、微粒子散布基板を複数作製した。
次に、微粒子散布基板の球状微粒子及び電子供給層上に、スパッタリング法によって、ＳｉＯ2の絶縁体層を３３０ｎｍ成膜した。このとき、球状微粒子は表面に露出していた。もちろん微粒子表面上にＳｉＯ2は成膜されていた。微粒子と電子供給層とが接している部分とその近傍は、オーバーハング部の“影”になるので、スパッタリング粒子の“まわりこみ”によって成膜され、絶縁体層の膜厚は接触領域に向かって徐々に薄くなっていた。
次に、金属薄膜電極のパターンのマスクをＳｉＯ2絶縁体層上に取り付け、タングステン（Ｗ：融点３３８７℃）の金属薄膜電極薄膜をスパッタリング法で膜厚６０ｎｍになるよう成膜して、電子放出素子の素子基板を複数作製した。この時、絶縁体層を表面処理せずに金属薄膜電極薄膜を成膜してもよいが、絶縁体層表面をスパッタエッチングしてから、電極膜を成膜してもよい。スパッタエッチングによって、微粒子と絶縁体層の境界部分のエッチングや改質を行い、金属薄膜電極成膜時に電極材料がより効果的に微粒子と絶縁体層の境界部分にまわりこむため、電子放出がより効果的に起こるからである。なお、スパッタエッチングを行うと素子表面に微粒子の形状を反映したリング状の痕跡が残った。本実施例ではすべて、スパッタエッチングを行ってから、上部の金属薄膜電極の成膜を行った。また、Ｗの金属薄膜電極の他に、モリブデン（Ｍｏ：融点２６１０℃）、プラチナ（Ｐｔ：融点１７７２℃）、及び金（Ａｕ：融点１０６４℃）を同様にスパッタして、Ｍｏ、Ｐｔ、及びＡｕの金属薄膜電極を有する素子基板をそれぞれ複数作製した。
次に、これら基板から付着している分散微粒子を除去し、微粒子無しの凹部島領域のみの電子放出素子Ｓの素子基板を複数作製した。微粒子除去は、微粒子付き電子放出素子基板から、イソプロピルアルコールを用いた超音波洗浄によって、行った。洗浄液体は水、アセトン、エタノール、メタノールなども用いられ得る。
微粒子を除去し複数の凹部島領域が設けられた基板の金属薄膜電極の上に炭素ターゲットを用いたスパッタ法により炭素領域（炭素層）を２０ｎｍ成膜した。
作製した電子放出素子について、金属薄膜電極及びオーミック電極の間に所定の素子電圧を印加して通電を行う、電子供給層に結晶領域を設けるための工程（結晶化工程）を行った。この結晶化工程後に電子放出素子の表面状態を観察したところ、Ａｕの金属薄膜電極を有する電子放出素子はその金属薄膜電極が部分的に融解、凝集している事が分かった。これは、結晶化工程において生じるジュール熱によって島構造の底部または底部近傍の電子供給層はその構成材料である珪素の融点１４１４℃以上、あるいはそれに近い温度になっており、島構造の底部近傍にある金属薄膜電極もその構成材料であるＡｕの融点１０６４℃以上、あるいはそれに近い温度になったためと考えられる。このため、金属薄膜電極の構成材料としては電極材料として公知である全ての金属、合金、導電性の化合物が用いられ得るが、電子供給層の構成材料である珪素の融点１４１４℃以上の融点を持つ金属、合金、導電性を有する化合物を用いることが望ましい。
結晶化工程を行った、Ｗ、Ｍｏ、及びＰｔを金属薄膜電極に有する電子放出素子について、金属薄膜電極及びオーミック電極の間に所定の素子電圧をｄｕｔｙ１／１２０のパルスで印加して連続駆動を行い、各素子の放出電流を測定し、初期値に対する放出電流の相対値の経過時間に対する変化を調べた。その結果を図１６及び図１７に示す。図中、横軸に駆動時間を、縦軸にエミッション電流の相対値を示す。なお、図１６の横軸は図１７のものの１／３０を示し、後者の方が長い時間軸を示している。
図１６及び図１７に示すように、Ｗの金属薄膜電極を有する電子放出素子は、Ｐｔの金属薄膜電極を有する素子の特性に比して放出電子の量が初期値の半分になるまでの時間（半減期）が１０〜２０倍以上になり、素子の経時変化が非常に小さい、安定した特性が得られている。また、Ｍｏの金属薄膜電極を有する電子放出素子はＰｔの金属薄膜電極を有する電子放出素子の特性に比して放出電子の半減期が５〜１０倍になる特性が得られている。これにより、電子放出素子の金属薄膜電極を融点の高い金属にすると、放出電流の経時変化が小さくなり、駆動時間に対する安定性が著しく向上することが分かる。
これらのことから、金属薄膜電極の構成材料の特性としては結晶化工程で融解する電子放出層の構成材料である珪素より高い融点を持つことが望ましく、また放出電流の駆動時間に対する安定性を向上させるためにはより融点の高い電極材料、例えばタングステンを用いることが望ましい。
（他の実施形態）
一方、上記実施の形態の場合、微粒子２０は電子供給層１２に接しているが、これの他に、図１８に示すように、微粒子散布工程（図３）の直前に予備絶縁体層１３bを予めスパッタにより形成し、予備絶縁体層１３b上に微粒子２０を散布する。そして図１９に示すように、予備絶縁体層１３b及び微粒子２０上に絶縁体１３、１３aを堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成し、絶縁体層１３及び微粒子２０上に金属１５、１５aを堆積させ金属薄膜電極１５を形成し、予備絶縁体層１３b及び微粒子２０の接触部分の周りには絶縁体及び金属が回り込み、絶縁体層１３の所定膜厚から漸次膜厚が減少する島領域１４を形成する。このように、予備絶縁体層１３bを介して微粒子２０と電子供給層１２とを離してもよい。予備絶縁体層１３bを設ける場合その膜厚は数十〜数千オングストロームの範囲である。これにより、電子供給層１２及び金属薄膜電極１５間の短絡が防止できる。
また、上記実施の形態の場合、炭素領域４０は金属薄膜電極１５、絶縁体層１３及び電子供給層１２のすべてを覆うように積層された薄膜であるが、図２０に示すように、炭素領域４０が島領域１４において絶縁体層１３又は金属薄膜電極１５上で終端してもよい。この場合、炭素領域を設ける工程は図５に示す金属薄膜電極形成工程の直後に実行され、微粒子を除去する遮蔽体除去工程の前に、炭素領域４０を金属薄膜電極１５上に積層された薄膜として形成する。その後、微粒子を除去して図２０に示す構造が得られる。
またさらに、図２１に示すように、炭素領域は、金属薄膜電極内に分散されて金属薄膜電極１５ａとして設けることもできる。この場合、図４に示す絶縁体層１３の形成工程の後に、微粒子２０を除去する遮蔽体除去工程を実行して凹部を形成し、その後、炭素領域を設ける工程は金属薄膜電極形成工程として、炭素又は炭素化合物と金属との混合した状態で、例えば混合ターゲットを用いるか、或いは、炭素又は炭素化合物ガス雰囲気でスパッタとおこなうことで金属薄膜電極１５を成膜して炭素領域を含む金属薄膜電極１５ａを絶縁体層１３上に積層する。これにより、図２１に示す構造が得られる。
また、図２２に示すように、炭素領域４０は島領域１４において金属薄膜電極１５下に積層された薄膜として形成してもよい。この場合、炭素領域を設ける工程は図４に示す絶縁体層１３の形成工程の後に実行され、炭素領域４０を絶縁体層１３上に成膜して、その後、炭素領域４０上に金属薄膜電極１５を成膜する金属薄膜電極形成工程を行う。このように、炭素領域を設ける工程は金属薄膜電極形成工程の直前に実行される。その後、微粒子を除去して図２２に示す金属薄膜電極１５及び絶縁体層１３間に成膜した炭素領域４０の構造が得られる。
またさらに、図２３に示すように、炭素領域４０は、電子供給層１２及び絶縁体層１３間に成膜した薄膜であってもよい。この場合、図２に示す電子供給層１２の成膜後、炭素領域４０を電子供給層１２上に一様に成膜して、その後、炭素領域４０上に微粒子２０を散布して、図４に示す絶縁体形成工程から図６に示す金属薄膜電極１５を成膜する金属薄膜電極形成工程までを行う。このように、炭素領域を設ける工程は微粒子２０の散布工程の直前に実行される。その後、微粒子を除去して図２３に示す絶縁体層１３下に積層された炭素領域４０の構造が得られる。
またさらに、図２４に示すように、電子供給層１２及び絶縁体層１３間に成膜した炭素領域４０を、凹部の島領域１４において絶縁体層１３及び金属薄膜電極１５とともにその膜厚が漸次減少する薄膜として成膜してもよい。この場合、図３に示す電子供給層１２上に微粒子２０を散布した後、炭素領域４０を電子供給層１２及び微粒子２０上に成膜して、その後、図４に示す絶縁体形成工程から図６に示す金属薄膜電極１５を成膜する金属薄膜電極形成工程までを行う。このように、炭素領域を設ける工程は絶縁体形成工程の直前に実行される。その後、微粒子を除去して、図２４に示す絶縁体層１３下に積層されて島領域１４において膜厚が漸次減少する炭素領域薄膜の炭素領域４０が得られる。
このように、以上の実施の形態においては、各々の島領域１４は微粒子２０を除去して金属薄膜電極１５及び絶縁体層１３の平坦表面における凹部となるように形成されるが、電子放出素子としては微粒子２０を残した電子放出素子でもよい。例えば、最後の図６に示す微粒子除去工程を省いて、図２０、図２２、図２３及び図２４に示す電子放出素子に対応して、図２５、図２６、図２７及び図２８に示すように、微粒子２０を残した電子放出素子とすることができる。また、図２０〜図２４並びに図２５〜図２８に示す素子構造において、図１９に示すように、電子供給層１２及び絶縁体層１３間に予備絶縁体層１３bを設けた変形構造とすることもできる。
さらにまた、上記実施の形態では島領域１４は微粒子によるクレータ状の凹部１４であるが、この形状に島状領域は限定されず、図３１に示すように島領域は溝状の凹部１４ａとしてもよく、図３４に示すようにコーン状の凹部１４ｂとしてもよい。島領域は矩形などその形状及び形成方法は任意である。
この図３１及び図３４に示す実施の形態における溝状の島領域１４ａ及びコーン状の島領域１４ｂの形成手順は、図２９及び図３２にそれぞれ示すラインもしくはドット状のテーパーブロック２１ａ及び円柱状の逆テーパブロック２１ｂを微粒子に代えて用いる以外、前述の島領域の形成方法と同様である。また、図３１及び図３４に示す電子放出素子は、図１９に示す電子供給層１２上に予備絶縁体層１３ｂを設けた場合と同様に、予備絶縁体層を設けこの上に逆テーパブロック２１ａ及び２１ｂを形成してもよい。
逆テーパブロック２１ａ及び２１ｂは例えばレジストなどの電気絶縁性材料からなり、基板１０の法線方向に突出しかつその上部に基板１０に平行な方向に突出するオーバーハング部２２ａ及び２２bを有する。逆テーパーブロック材料のレジストにノボラック系フォトレジストを用いることができる。レジストの塗布には、スピンコート法を用いられる。レジストを電子供給層１２上に塗布後、フォトマスクを用いプリベーク、露光、ポストベーク、現像の工程を経て、電子供給層上に所望のレジストパターンを形成する。このとき形成するパターンの形状は任意であるが、後に成膜する絶縁体層に完全に埋没しないだけの電子供給層からの高さを必要とする。逆テーパーブロックは横断面が逆テーパー形状となるものであるが、テーパー角度は任意であり、またテーパーがなくとも良い。
逆テーパのレジストパターンを形成後、絶縁体層１３及び金属薄膜電極１５を成膜して膜厚が漸次減少する島領域１４ａ及び１４ｂを形成して、図２９及び図３２に示す基板を作製し、逆テーパブロック２１ａ及び２１ｂをそれぞれ所定溶剤で除去し、図３０及び図３３に示す凹部である島領域の複数が表面に均一に形成された基板を得る。次に、電子供給層１２、絶縁体層１３及び金属薄膜電極１５の上部に炭素又は炭素を成分とする混合物もしくは炭素化合物からなる炭素領域４０を上記同様に成膜して電子放出素子が構成される。なお、図２９及び図３２に示すように逆テーパーブロック２１ａ及び２１ｂを除去せずに島領域の凹部中央にこれら逆テーパーブロックを残し炭素領域４０をこれらの上に成膜した電子放出素子も構成され得る。
（電子放出素子を用いた発光素子）
この電子放出素子Ｓを発光素子として用いる場合、図１に示すように、電子放出素子Ｓの素子基板１０を背面の第１基板として、これに対向するガラスなどの透光性の第２基板１が真空空間４を挾んで前面基板として保持される。第２基板１の内面にはインジウム錫酸化物（いわゆるＩＴＯ）、酸化錫（ＳｎＯ）、酸化亜鉛（ＺｎＯ）などからなる透光性のコレクタ電極２と蛍光体層３Ｒ、Ｇ、Ｂとが設けられる。素子基板１０の材質はガラスの他に、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＢＮ等のセラミックスでも良い。
図１に示すように、電子放出素子は、表面の金属薄膜電極１５を正電位Ｖｄとし裏面のオーミック電極１１を接地電位としてある。オーミック電極１１と金属薄膜電極１５との間に電圧Ｖｄ、例えば５０Ｖ程度印加し電子供給層１２に電子を注入すると、一部の電子はあらかじめ通電処理により形成されているエミッションサイトを通して、真空中に放出される。電子は島領域１４の底部から、ある角度分散をもって放出される。しかしながら、図１の素子構造では島領域１４の上部の空間で電界がレンズ状になり、放出電子は法線に沿う方向に軌道が変えられる。その結果、角度分散の非常に小さい放出電子が得られる。
この島領域１４の凹部から放出された電子ｅ（放出電流Ｉｅ）は、対向したコレクタ電極（透明電極）２に印加された高い加速電圧Ｖｃ例えば５ｋＶ程度によって加速され、コレクタ電極２に集められる。コレクタ電極に蛍光体３が塗布されていれば対応する可視光を発光させる。
具体的に、ＳｉにＢ（ボロン）を添加した電子供給層を用い、本発明による電子放出素子を作製し、それらの特性を調べた。
（実施例２）
炭素ターゲットを用いたスパッタ法により炭素領域を２０ｎｍの膜厚で積層した素子と、比較例として、炭素領域の薄膜を設けないこと以外、上記実施例と同様の手順で電子放出素子の素子基板を複数作製した。
さらに、透明ガラス基板１の内面にＩＴＯコレクタ電極及び蛍光体層を形成した透明基板を作成した。
これら上記の各種素子基板及び透明基板を、金属薄膜電極及びコレクタ電極が向かい合うように平行に５ｍｍ離間してスペーサにより保持し、間隙を１０-7Ｔｏｒｒの真空になし、電子放出素子の発光素子を組立て、作製した。
作製した電子放出素子の発光素子及び比較例について、金属薄膜電極及びオーミック電極の間に素子電圧Ｖｄとして３５Ｖ印加して、各素子のダイオード電流Ｉｄ（Diode Current）及び放出電流Ｉｅ（Emission Current）並びに効率（Ｉｅ／Ｉｄ）×１００（％）を測定した。
スパッタによる炭素系薄膜で覆われた凹部島状領域を有する第２の実施例の電子放出素子は、放出電流Ｉｅについて、比較例に比して２桁も高い特性が得られ、放出電流が著しく増加していた。この第２の実施例では、放出電流４×１０-2Ａ／ｃｍ2を越え、放出効率６％を越える素子が得られた。
（他の電子放出素子の構造）
さらに、上記実施の形態においては、絶縁体層及び金属薄膜電極には、それらの膜厚が島領域１４の中央に向け共に漸次減少する凹部又は溝状の領域が形成されている電子放出素子を説明しているが、かかる島領域における絶縁体層及び金属薄膜電極の膜厚がその中央から離れて共に漸次減少するものや、非対称に漸次減少するものや、平坦部として漸次減少する島領域を有する素子であってもよい。
例えば、更なる実施の形態として、図３５に示すように、絶縁体層１３及び金属薄膜電極１５の膜厚が遮蔽壁２０ａに向け共に漸次減少する島領域１４を、溝凹部の側壁の片側に形成することもできる。
図３５に示す溝凹部である島領域１４は、次のように形成できる。まず、オーミック電極１１及び電子供給層１２が順に形成された基板１０上に、図２９に示すライン状テーパーブロック２１ａと同様の方法によって、レジストなどからなる遮蔽壁２０ａを形成する。次に、スパッタリング法などにより絶縁体層１３を形成する。絶縁体層のスパッタリングの際に、スパッタされた絶縁体材料の流れの方向に対して基板１０の電子供給層１２の面を傾斜して配置することにより、遮蔽壁２０ａの一方側に絶縁体材料の堆積量が少ない部分、絶縁体層膜厚が遮蔽壁２０ａに向け漸次減少する部分を絶縁体層１３に形成する。次に、スパッタされた金属薄膜電極材料の流れの方向に対して基板１０の絶縁体層１３面を傾斜して配置することにより、遮蔽壁２０ａの一方側に金属薄膜電極材料の堆積量が少ない部分、金属薄膜電極膜厚が遮蔽壁２０ａに向け漸次減少する部分を金属薄膜電極１５に形成する。
図３５に示すように、これらの絶縁体層及び金属薄膜電極の傾斜スパッタリングにおいて、スパッタされた絶縁体層材料の流れの基板への入射角θに対して、スパッタされた金属薄膜電極材料の流れの基板への入射角θ’を大きくするように、スパッタリング装置において基板１０の角度を設定すれば、島領域１４においては、金属薄膜電極１５が絶縁体層１３上の縁部Ａで終端する構造が形成できる。なお、島領域１４における絶縁体層１３は電子供給層１２上の縁部Ｂで終端している。
次に、露出している遮蔽壁２０ａ、絶縁体層１３及び金属薄膜電極１５の上部に炭素又は炭素を成分とする混合物もしくは炭素化合物からなる炭素領域４０を上記同様に炭素又は炭素化合物の材料のスパッタにより成膜して、図３６に示すように、電子放出素子が構成される。なお、遮蔽壁２０ａ及びその上の堆積物をエッチングなどにより除去し、電子供給層１２が露出した構造の上に炭素領域４０を形成することもできる。
またさらに、上記実施の形態においては島領域が凹部として形成されているが、島領域は平坦又は凸部として絶縁体層及び金属薄膜電極の膜厚が漸次減少する構造とすることができる。例えば、更なる実施の形態として、図３７に示すように、絶縁体層１３及び金属薄膜電極１５の膜厚が電子供給層１２の山部１２ａの頂上に向け共に漸次減少する平坦又は凸部の島領域１４を形成することもできる。この平坦又は凸部の島領域１４はドット又はラインのマスクを用いフォトリソグラフィ及びエッチングなどの技術によって形成される。電子供給層１２の山部１２ａは図３７に示すように、山脈として連なっていても良いが、図３８に示すように、独立した凸部として点在させて形成してもよい。この場合においても、島領域１４における金属薄膜電極１５が絶縁体層１３上の縁部Ａで、絶縁体層１３が電子供給層１２上の縁部Ｂで終端している。また、電子供給層１２の山部１２ａの頂上を絶縁体層１３にて覆い、電子供給層１２を被覆した構造とすることもできる。
次に、図３９に示すように、露出している絶縁体層１３、電子供給層１２及び金属薄膜電極１５の上部に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域４０を上記実施の形態と同様に成膜して、電子放出素子が構成される。
（電子放出素子を適用した表示装置）
図４０は、実施の形態の電子放出素子を適用したフラットパネルディスプレイ装置を示す。図４１はその一部の断面を示す。
背面基板１０の真空空間４側内面には、それぞれ平行に伸長する複数のオーミック電極１１が形成されている。オーミック電極１１は、カラーディスプレイパネルとするために赤、緑、青のＲ、Ｇ、Ｂ色信号に応じて３本１組となっており、それぞれに所定信号が印加される。共通のオーミック電極１１に沿って電子放出素子Ｓの複数が配置されている。それぞれが平行に伸長する複数のバスライン１６は、隣接する素子の金属薄膜電極１５上に成膜された炭素領域４０の一部上に、これらを電気的に接続するために形成され、オーミック電極１１に垂直に伸長して架設されている。オーミック電極１１及びバス電極１６の交点が電子放出素子Ｓに対応する。よって、本発明の表示装置の駆動方式としては単純マトリクス方式またはアクティブマトリクス方式が適用できる。
電子放出素子Ｓは、図４１に示すように、オーミック電極１１上に順に形成された電子供給層１２、絶縁体層１３、金属薄膜電極１５及び島領域を覆う炭素領域４０からなる。図１に示すように炭素領域４０を内部の真空空間に向けることもできる。また、電子放出素子Ｓは、図１０〜図１２、図１８、図１９〜図２８、図３１、図３４、図３６、または図３９に示すような、各々炭素領域４０が設けられたそれらの界面が延在する方向においてそれらの膜厚が共に漸次減少する複数の島領域を均一に有している。図４０及び図４１では凹部である複数の島領域を図示しないが、この絶縁体層１３及び金属薄膜電極１５には複数の島領域が均一に形成され、結晶領域も形成されている。
特に、電子放出素子Ｓの各々を取り囲み複数の電子放出領域に区画する絶縁性支持部１７が形成されている。この絶縁性支持部１７はバス電極１６を支え、断線を防止する。すなわち、図４１に示すように、電子放出素子Ｓ以外の周縁部にあらかじめ絶縁性或いは電気抵抗の大きい物質の支持部１７を形成しておく。この支持部１７は、その後の工程で電子放出素子を形成した場合の最終的な厚さと同程度に成膜しておくのである。
さらに、本実施の形態では、背面基板１０から真空空間４へ突出するように絶縁性支持部１７上に背面基板側の隔壁ＲＲが形成されている。隔壁ＲＲは所定間隔で間隔を隔てて配置されている。図４０では、隔壁ＲＲは電子放出素子Ｓの列毎にそれらの間に形成されているが、隔壁ＲＲを、電子放出素子Ｓの例えば２、３個の列毎の間に間隔をあけて形成してもよい。また、図４０では、隔壁ＲＲはオーミック電極１１にほぼ垂直な方向に連続して形成されているが、前面基板１側の第２隔壁ＦＲに当接する部分を含む上部面積を残して間欠的に形成してもよい。
更に、この隔壁ＲＲはその上底面積が、背面基板と接する下底面積よりも大きく形成されることが好ましい。すなわち、隔壁ＲＲはその上部に背面基板に略平行な方向に突出するオーバーハング部を有するように、形成されることが好ましい。
更に、図４０では、背面基板１０の金属薄膜電極１５上に設けられたバス電極１６の形状が単純な直線状で形成されているが、バス電極１６を直線状でなく、電子放出素子の金属薄膜電極１５の間において、金属薄膜電極上における幅よりも大なる幅を有するように、すなわち電子放出素子の間では素子上よりも太くなるように形成することが好ましい。これによって、バス電極の抵抗値を低減できる。
オーミック電極１１は、その材料としては、Ａｕ、Ｐｔ、Ａｌ、Ｗ等の一般にＩＣの配線に用いられる材料やクロム、ニッケル、クロムの３層構造、ＡｌとＮｄの合金、ＡｌとＭｏの合金、ＴｉとＮの合金も用いられ得、その厚さは各素子にほぼ同電流を供給する均一な厚さである。なお、図４０では図示しないが背面基板１０及びオーミック電極１１間には、ＳｉＯx、ＳｉＮx、Ａｌ2Ｏ3、ＡｌＮなどの絶縁体からなインシュレータ層を形成してもよい。インシュレータ層はガラスの背面基板１０から素子への悪影響（アルカリ成分などに不純物の溶出や、基板面の凹凸など）を防ぐ働きをなす。
金属薄膜電極１５の材質は導電性が高く化学的に安定な金属が良く、たとえばＡｕ、Ｐｔ、Ｌｕ、Ａｇ、Ｃｕの単体又はこれらの合金等が望ましいが、中でも融点が高い金属、例えばＷ、Ｍｏ、Ｒｅ、Ｔａ、Ｏｓ、Ｉｒ、Ｒｕの単体、またはこれらの合金等が特に望ましい。また、これらの金属に仕事関数φが小さい材料である周期律表のＩ族、ＩＩ族の金属、たとえばＣｓ、Ｒｂ、Ｌｉ、Ｓｒ、Ｍｇ、Ｂａ、Ｃａ等をコート、あるいはドープしても有効である。
バス電極１６の材料としては、Ａｕ、Ｐｔ、Ａｌ、Ｃｕ等の一般にＩＣの配線に用いられる物で良く、各素子にほぼ同電位を供給可能ならしめるに足る厚さで、０．１〜５０μｍが適当である。但し、抵抗値が許容できるのであれば、バス電極を使用しないで、金属薄膜電極に使用する材料を使用することもできる。
一方、表示面である透明ガラスなどの透光性の前面基板１の内面（背面基板１０と対向する面）には、ＩＴＯからなる透明なコレクタ電極２が一体的に形成され、これに高い電圧が印加される。なお、ブラックストライプやバックメタルを使用する場合は、ＩＴＯを設けずにこれらをコレクタ電極とすることが可能である。
コレクタ電極２上には、フロントリブ（第２隔壁）ＦＲがオーミック電極１１に平行となるように複数形成されている。延在しているフロントリブ間のコレクタ電極２の上には、Ｒ、Ｇ、Ｂに対応する蛍光体からなる蛍光体層３Ｒ、３Ｇ、３Ｂが真空空間４に面するように、それぞれ形成されている。このように、各蛍光体の境には背面基板と前面基板の距離を一定（例えば１ｍｍ）に保つ為のフロントリブ（第２隔壁）ＦＲが設けられている。背面基板１０上に設けられたリアリブ（隔壁）ＲＲと直交する方向にフロントリブ（第２隔壁）ＦＲとが前面基板１に設けられているので、前面基板の蛍光体を光の３原色に相当するＲ、Ｇ、Ｂに塗り分けが確実になる。
このように、実施の形態の電子放出素子を用いたフラットパネルディスプレイ装置は電子放出素子に対応してマトリクス状に配置されかつ各々が赤Ｒ、緑Ｇ及び青Ｂの発光部からなる発光画素の複数からなる画像表示配列を有している。もちろん、ＲＧＢの発光部に代えてすべてを単色の発光部としてモノクロムディスプレイパネルも形成できる。
さらなる他の実施の形態によれば、図４２に示すように、電子放出発光素子３０が得られる。電子放出発光素子３０における電子放出素子Ｓは、上記実施の形態と同様に、オーミック電極１１が形成された背面基板のガラス素子基板１０上に電子供給層１２を形成し、その上に複数の球状の微粒子を散布又はライン状もしくは円柱状の逆テーパブロックの複数を形成して、それらの上に絶縁体層１３及び金属薄膜電極１５を積層して、微粒子などを除去して、凹部の島領域１４及び金属薄膜電極１５上に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域４０が成膜されて構成される。
この実施の形態の電子放出素子の炭素領域４０上に蛍光体層３が直接形成されて、電子放出発光素子が形成される。蛍光体層３は電子放出素子Ｓの島領域１４から生じた電子を直接受け、蛍光体に対応する可視光を発光する。また、図４３に示すように、微粒子２０（又は逆テーパブロック）を残しそれらの上に炭素領域４０を施した電子放出発光素子３０でもよい。
蛍光体層３は、所望色発光の蛍光体を溶液形態としてスピンコート法などで形成塗布されるが、その形成方法は限定されない。
さらに、主に素子の保護のために、その内面に透光性のコレクタ電極を設けたガラスなどの透光性の前面基板を蛍光体層上に設けることができる。電子放出発光素子から漏れた電子を回収できる。この電子放出発光素子の対向する前面及び背面基板は透明接着剤で接着され、それらの周囲はスペーサなどで保持される。
このさらなる実施の形態の構成により、電子放出素子の金属薄膜電極又は炭素領域上に直接設けられた蛍光体層を有するので、加速電力が不要となり装置の駆動系が簡素化され、真空空間も不要となり軽量な超薄型フラットパネルディスプレイ装置が得られる。さらに、過剰なスペーサが不要となり視認性が向上できる。
（他の電子放出素子の製造方法）
逆テーパブロック２１ａ及び２１ｂのようなブロックをレジストではなく、他の電気絶縁性材料、たとえば酸化珪素で形成した他の電子放出素子の製造方法を説明する。
まず、図４４に示すように、オーミック電極１１が形成された基板１０上にスパッタリングによりＳｉからなる電子供給層１２を形成する。
その後に、図４５に示すように、電子供給層１２上に窒化珪素ＳｉＮxの層１３３をＣＶＤにより成膜し、その上に酸化珪素の層１３４を成膜をＣＶＤにより成膜する。
次に、レジストを塗布し、所定パターンで、露光、現像によりパターニングを行い、図４６に示すように、レジストマスクＲを酸化珪素層１３４上に形成する。
その後に、ＲＩＥなどのドライエッチングにより、異方性エッチングを行う。図４７に示すように、レジストマスクＲの残っているところはガスから保護され、レジストマスクＲの残っていないところのみ膜面に垂直方向に酸化珪素層１３４がエッチングされる。このドライエッチングは窒化珪素層１３３の途中まで行う。
次に、熱リン酸溶液でウエットエッチング（等方性エッチング）を行う。ここで、酸化珪素と窒化珪素のエッチング比は１：５０であり、酸化珪素はほとんどエッチングされない。図４８に示すように、等方エッチングにより窒化珪素層１３３は、酸化珪素層１３４下の膜面にて水平方向にも痩せてくる。電子供給層１２が露出し、残っている窒化珪素層１３３の形が適当になったところでウエットエッチングを止める。このようにして、電子供給層１２上に、形成すべき島領域に対応する部位に窒化珪素からなる複数のブロックを形成する。
その後、電子供給層１２及びブロック上にＳｉＯxの絶縁体１３、１３aをスパッタにより堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成する。次に、図４９に示すように、絶縁体層１３及びブロック上にＷ金属１５、１５aをスパッタにより堆積させ金属薄膜電極１５を形成する。
次に、熱リン酸溶液でウエットエッチングを行い、窒化珪素ブロックを除去する。図５０に示すように、島領域１４が形成される。
その後、図７及び図８に示す工程と同様して、図５１に示すように、炭素領域４０が島領域１４と金属薄膜電極１５上に薄膜として形成される。
（更なる他の電子放出素子の製造方法）
異なる断面形状の逆テーパブロックをレジスト材料で形成した更なる他の電子放出素子の製造方法を説明する。
まず、オーミック電極１１が形成された基板１０上にスパッタリングによりＳｉからなる電子供給層１２を形成する。次に、図５２に示すように、電子供給層１２上に酸化珪素の層１３４をＣＶＤにより成膜する。
次に、レジストを塗布し、所定パターンで、露光、現像によりパターニングを行い、図５３に示すように、レジストマスクＲを酸化珪素層１３４上に形成する。
次に、熱リン酸溶液でウエットエッチング（等方性エッチング）を行う。この際、図５４に示すように、酸化珪素層１３４は所定の厚さを残してエッチングする。ここで、レジストマスクＲ下の膜面にて水平方向に広がった空洞が形成される。
その後に、ＲＩＥなどのドライエッチングにより、異方性エッチングを行う。図５５に示すように、レジストマスクＲの残っているところはガスから保護され、レジストマスクＲの残っていないところのみ膜面に垂直方向に酸化珪素層１３４が電子供給層１２までエッチングされる。空洞から伸張した貫通孔が形成される。
次に、図５６に示すように、酸化珪素層１３４の上のレジストをプラズマアッシングなどで除去する。ここで、電子供給層１２まで延びる漏斗状の貫通孔が形成される。
その後、図５７に示すように、酸化珪素層１３４の漏斗状の孔にレジストＲ２満たすように塗布する。
次に、ウエットエッチングを行い酸化珪素層１３４を除去する。図５８に示すように、電子供給層１２上に、形成すべき島領域に対応する部位にレジストＲ２からなる複数のゴブレット状のブロックが形成される。
その後、電子供給層１２及びブロックＲ２上にＳｉＯxの絶縁体１３、１３aをスパッタにより堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成する。次に、図５９に示すように、絶縁体層１３及びブロック上にＷ金属１５、１５aをスパッタにより堆積させ金属薄膜電極１５を形成する。絶縁体層１３及び金属薄膜電極１５の部分はブロックＲ２周りで島領域ごとに漸次減少した膜厚を有する。
次に、図５０及び図５１に示す工程と同様して、ウエットエッチングを行い、ブロックを除去して、島領域１４が形成され、そして、炭素領域４０が島領域１４と金属薄膜電極１５上に薄膜として形成される。
この方法のメリットは、ゴブレット状のブロックＲ２の足の部分の大きさ（太さ）がパターニングで決まるので、制御が容易である。ゴブレット状のブロックが倒れたりしないので、安定性に優れる。図３２のブロックでは、露光条件に依存して逆テーパをつくる。
さらに、この方法のメリットは、ゴブレット状のブロックのテーパー最上部の大きさを、酸化珪素の膜厚とウエットエッチの時間により足の太さとは独立に制御できる。
本発明による実施例の電子放出素子の概略断面図。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による電子放出素子の製造方法における素子基板の部分拡大断面図である。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による結晶領域を設けるための工程（結晶化工程）の電圧電流特性を示すグラフ。 本発明による結晶化工程を行っていない素子の電圧電流特性を示すグラフ。 本発明による結晶化工程を行った素子の電圧電流特性を示すグラフ。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による実施例の電子放出素子のエミッション電流の経時変化を示すグラフ。 本発明による実施例の電子放出素子のエミッション電流の経時変化を示すグラフ。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大断面図。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の部分拡大断面図。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による他の実施例の電子放出素子の部分拡大斜視図。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による他の実施例の電子放出素子の部分拡大斜視図。 本発明による更なる他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による更なる他の実施例の電子放出素子の部分拡大斜視図。 本発明による更なる他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による更なる他の実施例の電子放出素子の製造方法における素子基板の部分拡大斜視図。 本発明による更なる他の実施例の電子放出素子の部分拡大斜視図。 本発明による実施例の電子放出素子フラットパネルディスプレイ装置を示す概略部分斜視図。 図４０における線ＡＡに沿った概略部分拡大断面図。 本発明による他の実施例の電子放出発光素子の概略断面図。 本発明による他の実施例の電子放出発光素子の概略断面図。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。 本発明による電子放出素子の更なる他の製造方法における素子基板を示す部分拡大断面図である。
符号の説明
１…透光性の前面基板、
２…コレクタ電極、
３Ｒ、３Ｇ、３Ｂ…蛍光体層、
４…真空空間、
１０…背面基板、
１１…オーミック電極、
１２…電子供給層、
１３…絶縁体層、
１４…島領域、
１５…金属薄膜電極、
１６…バスライン、
１７…絶縁性支持部、
２０…微粒子、
２１ａ、２１ｂ…逆テーパブロック、
３０…電子放出発光素子、
３９…真空チャンバ、
４０…炭素領域、
５０…結晶領域、

Claims (9)

  1. 珪素又は珪素を主成分とする混合物若しくはその化合物からなる非結晶相の電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき電子を放出する電子放出素子であって、
    前記絶縁体層はその膜厚が漸次減少する少なくとも１つの電子放出部を有していること、
    前記電子放出部の上部若しくは前記金属薄膜電極上に積層された、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素薄膜が設けられていること、
    前記金属薄膜電極は前記電子供給層よりも高い融点を有するタングステン又はモリブデンからなること、
    前記電子放出部の最小膜厚部の近傍の前記電子供給層において、その珪素又は珪素を主成分とする混合物若しくはその化合物の結晶相からなる結晶領域が設けられていること、
    前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していること、並びに、
    前記絶縁体層は誘電体からなり、前記電子放出部以外では５０ｎｍ以上の膜厚を有すること、を特徴とする電子放出素子。
  2. 前記電子供給層は、珪素又は珪素を主成分とする混合物であることを特徴とする請求項
    １記載の電子放出素子。
  3. 前記炭素薄膜は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項１記載の電子放出素子。
  4. 前記電子放出部における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする請求項１〜３のいずれか１記載の電子放出素子。
  5. 前記電子放出部における前記絶縁体層が前記電子供給層上で終端していることを特徴とする請求項１〜４のいずれか１記載の電子放出素子。
  6. 真空空間を挾み対向する一対の第１及び第２基板と、
    前記第１基板に設けられた複数の電子放出素子と、
    前記第２基板内に設けられたコレクタ電極と、
    前記コレクタ電極上に形成された蛍光体層と、からなる電子放出表示装置であって、
    前記電子放出素子の各々は、珪素又は珪素を主成分とする混合物若しくはその化合物からなる非結晶相からなりかつオーミック電極上に形成された電子供給層、前記電子供給層上に形成された絶縁体層、及び前記絶縁体層上に形成された金属薄膜電極からなること、
    前記絶縁体層はその膜厚が漸次減少する電子放出部となる少なくとも１つの電子放出部を有していること、
    前記電子放出部の上部若しくは前記金属薄膜電極上に積層された、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素薄膜が設けられていること、
    前記金属薄膜電極は前記電子供給層よりも高い融点を有するタングステン又はモリブデンからなること、
    前記電子放出部の最小膜厚部の近傍の前記電子供給層において、その珪素又は珪素を主成分とする混合物若しくはその化合物の結晶相からなる結晶領域が設けられていること、
    前記金属薄膜電極は、前記絶縁体層とともにその膜厚が漸次減少していること、並びに、
    前記絶縁体層は誘電体からなり、前記電子放出部以外では５０ｎｍ以上の膜厚を有すること、を特徴とする表示装置。
  7. 前記炭素薄膜は、前記絶縁体層とともにその膜厚が漸次減少していることを特徴とする請求項６記載の表示装置。
  8. 前記電子放出部における前記金属薄膜電極が前記絶縁体層上で終端していることを特徴とする請求項６又は７記載の表示装置。
  9. 前記電子放出部における前記絶縁体層が前記電子供給層上で終端していることを特徴とする請求項６〜８のいずれか１記載の表示装置。
JP2003550239A 2001-12-06 2002-12-05 電子放出素子及び表示装置 Expired - Fee Related JP4068564B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001372882 2001-12-06
PCT/JP2002/012743 WO2003049132A1 (en) 2001-12-06 2002-12-05 Electron emitting device and method of manufacturing the same and display apparatus using the same

Publications (2)

Publication Number Publication Date
JP2005512280A JP2005512280A (ja) 2005-04-28
JP4068564B2 true JP4068564B2 (ja) 2008-03-26

Family

ID=19181691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003550239A Expired - Fee Related JP4068564B2 (ja) 2001-12-06 2002-12-05 電子放出素子及び表示装置

Country Status (6)

Country Link
US (1) US20040251841A1 (ja)
EP (1) EP1421594B1 (ja)
JP (1) JP4068564B2 (ja)
CN (1) CN100373520C (ja)
AU (1) AU2002354424A1 (ja)
WO (1) WO2003049132A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005093776A1 (ja) * 2004-03-29 2008-02-14 パイオニア株式会社 電子放出装置製造方法及び電子放出装置
CN1938808A (zh) * 2004-03-30 2007-03-28 先锋株式会社 电子发射装置及其制造方法、和利用电子发射装置的摄像装置或显示装置
KR20050111705A (ko) * 2004-05-22 2005-11-28 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 전계방출 표시소자
TWI231154B (en) * 2004-08-03 2005-04-11 Au Optronics Corp Top emitting OLED structure and fabrication method thereof
US20080211401A1 (en) * 2004-12-17 2008-09-04 Tomonari Nakada Electron Emission Device And Manufacturing Method Of The Same
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7687876B2 (en) * 2005-04-25 2010-03-30 Smoltek Ab Controlled growth of a nanostructure on a substrate
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7777291B2 (en) * 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
US7544596B2 (en) 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
JP4959680B2 (ja) * 2006-03-31 2012-06-27 パイオニア株式会社 電子放出素子、電子放出素子を用いた表示装置及び電子放出素子の製造方法
WO2007119524A1 (ja) * 2006-03-31 2007-10-25 Pioneer Corporation 電子放出素子及びその製造方法並びに電子放出素子を用いた光電変換素子、撮像装置及びフラットパネルディスプレイ装置
JP2008243739A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 電子放出素子、表示装置、放電発光装置およびｘ線放出装置
JP5535915B2 (ja) 2007-09-12 2014-07-02 スモルテック アーベー ナノ構造体による隣接層の接続および接合
JP5474835B2 (ja) 2008-02-25 2014-04-16 スモルテック アーベー ナノ構造処理のための導電性補助層の形成及び選択的除去
JP5795330B2 (ja) * 2010-12-07 2015-10-14 シャープ株式会社 電子放出素子、電子放出装置、帯電装置、画像形成装置、電子線硬化装置自発光デバイス、画像表示装置、送風装置、冷却装置、および電子放出素子の製造方法
CN102602159A (zh) * 2011-01-24 2012-07-25 山东新北洋信息技术股份有限公司 一种薄膜型热敏打印头及其制造方法
JP5646424B2 (ja) 2011-09-27 2014-12-24 株式会社東芝 透明電極積層体
JP2017045639A (ja) * 2015-08-27 2017-03-02 国立大学法人 筑波大学 グラフェン膜、電子透過電極及び電子放出素子
JP7342752B2 (ja) * 2020-03-18 2023-09-12 Tdk株式会社 誘電体薄膜、誘電体素子および電子回路基板
JP7394453B2 (ja) * 2020-03-23 2023-12-08 国立研究開発法人産業技術総合研究所 電子放出素子およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633154B2 (ja) * 1996-03-22 2005-03-30 株式会社日立製作所 薄膜型電子源および薄膜型電子源応用機器
US6130503A (en) * 1997-03-04 2000-10-10 Pioneer Electronic Corporation Electron emission device and display using the same
US6400070B1 (en) * 1997-08-08 2002-06-04 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3698390B2 (ja) * 1998-07-29 2005-09-21 パイオニア株式会社 電子放出表示装置及び電子放出装置
US6285123B1 (en) * 1998-09-11 2001-09-04 Pioneer Corporation Electron emission device with specific island-like regions
CN1123905C (zh) * 1998-10-22 2003-10-08 先锋电子株式会社 电子发射装置和使用该装置的显示装置
US6166478A (en) * 1999-06-04 2000-12-26 The Board Of Trustees Of The University Of Illinois Method for assembly of microelectromechanical systems using magnetic actuation
JP3874396B2 (ja) * 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
JP4253416B2 (ja) * 2000-01-14 2009-04-15 パイオニア株式会社 電子放出素子を用いた撮像素子

Also Published As

Publication number Publication date
CN100373520C (zh) 2008-03-05
EP1421594B1 (en) 2013-10-09
US20040251841A1 (en) 2004-12-16
JP2005512280A (ja) 2005-04-28
CN1599941A (zh) 2005-03-23
AU2002354424A1 (en) 2003-06-17
WO2003049132A1 (en) 2003-06-12
EP1421594A1 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
JP4068564B2 (ja) 電子放出素子及び表示装置
JP3874396B2 (ja) 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
JP3570864B2 (ja) 電子放出素子及びこれを用いた表示装置
US6285123B1 (en) Electron emission device with specific island-like regions
US5962959A (en) Electron emission device and display device for emitting electrons in response to an applied electric field using the electron emission device
US20080211401A1 (en) Electron Emission Device And Manufacturing Method Of The Same
JP4676428B2 (ja) 電子放出装置及びその製造方法並びに電子放出装置を用いた撮像装置又は表示装置
JPH10308166A (ja) 電子放出素子及びこれを用いた表示装置
JP4253416B2 (ja) 電子放出素子を用いた撮像素子
JP3698390B2 (ja) 電子放出表示装置及び電子放出装置
JP3765671B2 (ja) 電子放出素子及びこれを用いた電子放出表示装置
US6400070B1 (en) Electron emission device and display device using the same
US6023125A (en) Electron emission device and display using the same
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
JP2000057935A (ja) 電子放出発光素子及びこれを用いた表示装置
JP3724915B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3461145B2 (ja) 電子放出素子及びこれを用いた表示装置
JP3821482B2 (ja) 電子放出素子の製造方法
JPH11111159A (ja) 電子放出素子及びこれを用いた表示装置
JPH10312740A (ja) 電子放出素子及びこれを用いた表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4068564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees