JP4676428B2 - 電子放出装置及びその製造方法並びに電子放出装置を用いた撮像装置又は表示装置 - Google Patents

Description

本発明は、電子源である電子放出素子及びこれを用いた撮像装置又は表示装置などの電子装置に関し、特に電子放出素子の複数をアレイ配列にした電子装置の配線構造に関する。

従来から面電子源の電子放出素子の構造として、金属−絶縁体−半導体（ＭＩＳ）型、金属−絶縁体−金属（ＭＩＭ）型などが知られている。
例えば、ＭＩＭ構造の電子放出素子の一例では、基板上に下部電極、絶縁体層、上部電極を順に積層した構造を有するものがある。これを真空中で対向電極の下に配置して下部電極と上部電極の間に所定電圧を印加すると、電子の一部が上部電極から真空中へ飛び出す。
電子放出素子において、図１に示されるような、基板５１０上に形成された電子放出部の下部電極５１１上のトンネル絶縁層５１２の周囲に保護絶縁層５１４（トンネル絶縁層膜厚よりも厚い膜厚を有する）を形成して覆い、保護絶縁層５１４上に上部電極５１３に接続するバスライン５１５を形成するＭＩＭ構造が提案されている（特開平１１−１２０８９８号公報参照）。
上部電極５１３の厚さは数〜数十ｎｍである。バスライン５１５は、積層された下部電極５１１、トンネル絶縁層５１２及び保護絶縁層５１４に起因する段差部分を跨いで形成される。よって、この段差部分でのバスライン５１５の断線が問題となる。また、段差部分での上部電極膜厚が不均一に薄くなり高抵抗化による電界の不均一を生じて上部電極の破壊が起こる可能性がある。
段差部分でのバスラインの断線問題を解決する方法として、表示装置に用いられる電子放出素子のマトリクス配置構造が知られている（特開平１１−１８５６７５号公報参照）。この技術では、基板１０上の下部電極１１上に並べられた電子放出素子Ｓの間隙に絶縁性支持部１７を設け、その上に金属薄膜電極１５に接続されたバス電極１６を設けている。この技術では、電子放出素子Ｓ間の凹部に絶縁物を供給し絶縁性支持部１７を設けようとする場合、絶縁物の安定した供給方法が問題となる。

そこで、本発明の解決しようとする課題には、素子間の断線問題がなく、安定的に電子の放出可能な電子放出装置及びこれを用いた撮像装置又は表示装置などの電子装置、並びに電子放出素子の複数を例えばマトリクス状などの配列にした装置の配線構造を提供することが一例として挙げられる。
本発明の電子放出装置は、各々が基板に近い側の下部電極及び前記基板に遠い側の上部電極を有する複数の電子放出素子からなる電子放出装置であって、前記電子放出素子同士の間に空間が形成されており、前記上部電極は前記複数の電子放出素子に亘りかつ前記空間をそのブリッジ部によって跨いで延在していることを特徴とする。
本発明の電子放出装置の製造方法は、各々が基板に近い側の下部電極及び前記基板に遠い側の上部電極を有し、前記上部電極側から電子を放出する複数の電子放出素子からなり、前記電子放出素子同士の間に空間が形成されており、前記上部電極は前記複数の電子放出素子に亘りかつ前記空間をそのブリッジ部によって跨いで延在している電子放出装置の製造方法であって、
基板上に前記複数の電子放出素子を構成するため上部電極の材料層が積層された積層体を形成する電子放出部形成工程と、
複数の電子放出素子に区切るべき線に沿って少なくとも１つの貫通孔又は切欠部が設けられた複数のブリッジ部を、エッチングによって前記上部電極の材料層から形成するブリッジ形成工程と、
前記ブリッジ部をマスクとして、露出した前記積層体の部分を異方性エッチングによって前記基板及び下部電極又はそれらの近傍まで食刻する切削工程と、
前記ブリッジ部をマスクとして、露出した前記積層体の部分を等方性エッチングによって食刻し空間を拡張して前記複数の電子放出素子に分離する分離工程と、を含むことを特徴とする。
本発明の撮像素子は、請求の範囲の請求項１〜１６のいずれかに記載の電子放出装置と、前記上部電極に真空空間を挾み略平行に対向する光電変換膜と、前記光電変換膜に積層された光透過性電導膜と、前記光電変換膜及び前記光透過性電導膜を保持する光透過性の前面基板と、からなることを特徴とする。
本発明の表示装置は、請求の範囲の請求項１〜１６のいずれかに記載の電子放出装置と、前記上部電極に真空空間を挾み対向しかつ前記真空空間側の表面に配置された蛍光体層及び前記蛍光体層上に形成され前記上部電極に対向したコレクタ電極を有する光透過性の前面基板と、からなることを特徴とする。

図１及び図２は、従来の電子放出素子の概略拡大部分斜視図である。
図３は、本発明による実施形態の電子放出装置の部分拡大断面図である。
図４は、本発明による実施形態の電子放出装置の部分拡大斜視図である。
図５は、図４における線ＡＡに沿った概略部分拡大断面斜視図である。
図６〜図１７は、本発明による実施形態の電子放出装置の製造工程における素子基板の部分拡大斜視図である。
図１８は、本発明による実施形態の電子放出装置の製造工程における素子基板の部分拡大断面図である。
図１９は、本発明による実施形態の電子供給層を分離した素子と電子供給層を分離していない素子の電流電圧特性を示すグラフである。
図２０は、本発明による他の実施形態の電子放出素子における上部電極の部分拡大平面図である。
図２１及び図２２は、本発明による他の実施形態の電子放出素子の製造方法における素子基板の部分拡大斜視図である。
図２３及び図２４は、本発明による他の実施形態の電子放出素子における上部電極の部分拡大平面図である。
図２５は、本発明による実施例の電子放出装置における電子放出素子の部分拡大断面図である。
図２６は、本発明による実施形態の電子放出素子を用いた撮像素子の部分分解拡大斜視図である。
図２７は、本発明による他の実施形態の電子放出素子を適用したフラットパネルディスプレイ装置のパネル部の部分分解拡大斜視図である。

以下、本発明の実施の形態について図面を参照しつつ説明する。
（電子放出装置）
図３は、電子放出装置の一例の概略断面図を示す。電子放出装置は基板１０上に形成された複数の電子放出素子Ｓからなり、各電子放出素子Ｓは基板に近い側の下部電極１１上に順に積層形成された電子供給層１２、絶縁体層１３及び上部電極１５からなる。電子放出素子では、下部電極及び上部電極間への所定電圧印加時に、電子が上部電極側から放出される。基板に遠い側の上部電極１５には、同一材料で一体的に形成されたブリッジ部１５ａが、隣接する電子放出素子の間に存在する空間上に架設されるように、基板に略平行に伸長して設けられている。すなわち、上部電極１５が複数の電子放出素子Ｓに亘りかつ素子間の空間をそのブリッジ部１５ａによって跨いで延在している。ブリッジ部１５ａは、隣接する電子放出素子Ｓの上部電極１５を、電子放出素子Ｓ側面及び基板に接触することなく、電気的に接続する。空間上に架設されたブリッジ部１５ａにより、電流経路が短縮され、さらに断線の可能性が減少する。図３に示される例では、絶縁体層１３及び上部電極１５の積層体がブリッジ部１５ａを構成している。ブリッジ部の絶縁体層部分は上部電極の補強に効果がある。ブリッジ部の上部電極部分が強度を保てるかぎり、絶縁体層１３を省略してもよい。さらに、上部電極１５を多層構造としても構成できる。
図４に示すように、電子放出装置では、複数の電子放出素子を例えばマトリクス状などに配列することができる。すなわち、ブリッジ部１５ａで接続された上部電極１５と下部電極１１とはそれぞれストライプ状の電極とし、かつ互いに直交する位置に配列される。電子放出素子Ｓはストライプの交点位置に配置される。図４に示すように、空間上のブリッジ部１５ａの部分には、複数の貫通孔１５ｂが設けられている。貫通孔１５ｂは、ブリッジ部１５ａ自体の形状を維持するために必要な強度を有し、必要な電気抵抗値を維持する限り、少なくとも１つあればよい。
各電子放出素子Ｓは、図５に示すように、絶縁体層１３及び上部電極１５の膜厚が電子供給層１２に向かって漸次減少する複数の島領域１４から構成される。なお、各電子放出素子Ｓに島領域１４は少なくとも１つあればよい。島領域１４において、絶縁体層１３及び上部電極１５の膜厚は、その中央に向け共に漸次減少する。このように、例えば、島領域１４は上部電極１５の平坦表面における凹部として形成されている。島領域１４においては、上部電極１５が絶縁体層１３上の縁部で終端している。また、島領域１４における絶縁体層１３は電子供給層１２上の縁部で終端している。よって、上部電極１５と電子供給層１２とは短絡しない
電子放出素子Ｓは、素子基板１０上に、下部電極１１、電子供給層１２、絶縁体層１３、上部電極１５が順に積層された積層構造の実施形態の例である。素子基板１０の材質はガラスの他に、Ａｌ_２Ｏ_３、Ｓｉ_３Ｎ_４、ＢＮなどのセラミックスでも良い。Ｓｉウエハ上をＳｉＯ_２などの絶縁膜で被覆したウエハも基板として用いられ得る。
下部電極１１は単層又は多層からなり、例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、クロム（Ｃｒ）などからなる。
電子供給層１２はシリコン（Ｓｉ）又はＳｉを主成分とする混合物若しくはその化合物などのアモルファス相の半導体からなる。電子供給層１２の材料としてはスパッタリング法やＣＶＤ法により成膜したＩＩＩｂ族あるいはＶｂ族の元素をドープしたアモルファスシリコン（ａ−Ｓｉ）が特に有効であるが、ａ−Ｓｉのダングリングポンドを水素（Ｈ）で終端させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換した水素化アモルファスシリコンカーバイト（ａ−ＳｉＣ：Ｈ）や、Ｓｉの一部を窒素（Ｎ）で置換した水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）などの化合物半導体も用いられる。
絶縁体層１３の誘電体材料としては、酸化シリコンＳｉＯ_ｘ（ｘは原子比を示す）が特に有効であるが、
ＬｉＱ_ｘ、ＬｉＮ_ｘ、ＮａＯ_ｘ、ＫＯ_ｘ、ＲｂＯ_ｘ、ＣｓＯ_ｘ、ＢｅＯ_ｘ、ＭｇＯ_ｘ、ＭｇＮ_ｘ、ＣａＯ_ｘ、ＣａＮ_ｘ、ＳｒＯ_ｘ、ＢａＯ_ｘ、ＳｃＯ_ｘ、ＹＯ_ｘ、ＹＮ_ｘ、ＬａＯ_ｘ、ＬａＮ_ｘ、ＣｅＯ_ｘ、ＰｒＯ_ｘ、ＮｄＯ_ｘ、ＳｍＯ_ｘ、ＥｕＯ_ｘ、ＧｄＯ_ｘ、ＴｂＯ_ｘ、ＤｙＯ_ｘ、ＨｏＯ_ｘ、ＥｒＯ_ｘ、ＴｍＯ_ｘ、ＹｂＯ_ｘ、ＬｕＯ_ｘ、ＴｉＯ_ｘ、ＺｒＯ_ｘ、ＺｒＮ_ｘ、ＨｆＯ_ｘ、ＨｆＮ_ｘ、ＴｈＯ_ｘ、ＶＯ_ｘ、ＶＮ_ｘ、ＮｂＯ_ｘ、ＮｂＮ_ｘ、ＴａＯ_ｘ、ＴａＮ_ｘ、ＣｒＯ_ｘ、ＣｒＮ_ｘ、ＭｏＯ_ｘ、ＭｏＮ_ｘ、ＷＯ_ｘ、ＷＮ_ｘ、ＭｎＯ_ｘ、ＲｅＯ_ｘ、ＦｅＯ_ｘ、ＦｅＮ_ｘ、ＲｕＯ_ｘ、ＯｓＯ_ｘ、ＣｏＯ_ｘ、ＲｈＯ_ｘ、ＩｒＯ_ｘ、ＮｉＯ_ｘ、ＰｄＯ_ｘ、ＰｔＯ_ｘ、ＣｕＯ_ｘ、ＣｕＮ_ｘ、ＡｇＯ_ｘ、ＡｕＯ_ｘ、ＺｎＯ_ｘ、ＣｄＯ_ｘ、ＨｇＯ_ｘ、ＢＯ_ｘ、ＢＮ_ｘ、ＡｌＯ_ｘ、ＡｌＮ_ｘ、ＧａＯ_ｘ、ＧａＮ_ｘ、ＩｎＯ_ｘ、ＳｉＮ_ｘ、ＧｅＯ_ｘ、ＳｎＯ_ｘ、ＰｂＯ_ｘ、ＰＯ_ｘ、ＰＮ_ｘ、ＡｓＯ_ｘ、ＳｂＯ_ｘ、ＳｅＯ_ｘ、ＴｅＯ_ｘなどの酸化物又は窒化物でもよい。
また、ＬｉＡｌＯ_２、Ｌｉ_２ＳｉＯ_３、Ｌｉ_２ＴｉＯ_３、Ｎａ_２Ａｌ_２２Ｏ_３４、ＮａＦｅＯ_２、Ｎａ_４ＳｉＯ_４、Ｋ_２ＳｉＯ_３、Ｋ_２ＴｉＯ_３、Ｋ_２ＷＯ_４、Ｒｂ_２ＣｒＯ_４、ＣＳ_２ＣｒＯ_４、ＭｇＡｌ_２Ｏ_４、ＭｇＦｅ_２Ｏ_４、ＭｇＴｉＯ_３、ＣａＴｉＯ_３、ＣａＷＯ_４、ＣａＺｒＯ_３、ＳｒＦｅ_１２Ｏ_１９、ＳｒＴｉＯ_３、ＳｒＺｒＯ_３、ＢａＡｌ_２Ｏ_４、ＢａＦｅ_１２Ｏ_１９、ＢａＴｉＯ_３、Ｙ_３Ａｌ_５Ｏ_１２、Ｙ_３Ｆｅ_５Ｏ_１２、ＬａＦｅＯ_３、Ｌａ_３Ｆｅ_５Ｏ_１２、Ｌａ_２Ｔｉ_２Ｏ_７、ＣｅＳｎＯ_４、ＣｅＴｉＯ_４、Ｓｍ_３Ｆｅ_５Ｏ_１２、ＥｕＦｅＯ_３、Ｅｕ_３Ｆｅ_５Ｏ_１２、ＧｄＦｅＯ_３、Ｇｄ_３Ｆｅ_５Ｏ_１２、ＤｙＦｅＯ_３、Ｄｙ_３Ｆｅ_５Ｏ_１２、ＨＯＦｅＯ_３、Ｈｏ_３Ｆｅ_５Ｏ_１２、ＥｒＦｅＯ_３、Ｅｒ_３Ｆｅ_５Ｏ_１２、Ｔｍ_３Ｆｅ_５Ｏ_１２、ＬｕＦｅＯ_３、Ｌｕ_３Ｆｅ_５Ｏ_１２、ＮｉＴｉＯ_３、Ａｌ_２ＴｉＯ_３、ＦｅＴｉＯ_３、ＢａＺｒＯ_３、ＬｉＺｒＯ_３、ＭｇＺｒＯ_３、ＨｆＴｉＯ_４、ＮＨ_４ＶＯ_３、ＡｇＶＯ_３、ＬｉＶＯ_３、ＢａＮｂ_２Ｏ_６、ＮａＮｂＯ_３、ＳｒＮｂ_２Ｏ_６、ＫＴａＯ_３、ＮａＴａＯ_３、ＳｒＴａ_２Ｏ_６、ＣｕＣｒ_２Ｏ_４、Ａｇ_２ＣｒＯ_４、ＢａＣｒＯ_４、Ｋ_２ＭｏＯ_４、Ｎａ_２ＭｏＯ_４、ＮｉＭｏＯ_４、ＢａＷＯ_４、Ｎａ_２ＷＯ_４、ＳｒＷＯ_４、ＭｎＣｒ_２Ｏ_４、ＭｎＦｅ_２Ｏ_４、ＭｎＴｉＯ_３、ＭｎＷＯ_４、ＣｏＦｅ_２Ｏ_４、ＺｎＦｅ_２Ｏ_４、ＦｅＷＯ_４、ＣｏＭｏＯ_４、ＣｏＴｉＯ_３、ＣｏＷＯ_４、ＮｉＦｅ_２Ｏ_４、ＮｉＷＯ_４、ＣｕＦｅ_２Ｏ_４、ＣｕＭｏＯ_４、ＣｕＴｉＯ_３、ＣｕＷＯ_４、Ａｇ_２ＭｏＯ_４、Ａｇ_２ＷＯ_４、ＺｎＡｌ_２Ｏ_４、ＺｎＭｏＯ_４、ＺｎＷＯ_４、ＣｄＳｎＯ_３、ＣｄＴｉＯ_３、ＣｄＭｏＯ_４、ＣｄＷＯ_４、ＮａＡｌＯ_２、ＭｇＡｌ_２Ｏ_４、ＳｒＡｌ_２Ｏ_４、Ｇｄ_３Ｇａ_５Ｏ_１２、ＩｎＦｅＯ_３、ＭｇＩｎ_２Ｏ_４、Ａｌ_２ＴｉＯ_５、ＦｅＴｉＯ_３、ＭｇＴｉＯ_３、Ｎａ_２ＳｉＯ_３、ＣａＳｉＯ_３、ＺｒＳｉＯ_４、Ｋ_２ＧｅＯ_３、Ｌｉ_２ＧｅＯ_３、Ｎａ_２ＧｅＯ_３、Ｂｉ_２Ｓｎ_３Ｏ_９、ＭｇＳｎＯ_３、ＳｒＳｎＯ_３、ＰｂＳｉＯ_３、ＰｂＭｏＯ_４、ＰｂＴｉＯ_３、ＳｎＯ_２−Ｓｂ_２Ｏ_３、ＣｕＳｅＯ_４、Ｎａ_２ＳｅＯ_３、ＺｎＳｅＯ_３、Ｋ_２ＴｅＯ_３、Ｋ_２ＴｅＯ_４、Ｎａ_２ＴｅＯ_３、Ｎａ_２ＴｅＯ_４などの複合酸化物、ＦｅＳ、Ａｌ_２Ｓ_３、ＭｇＳ、ＺｎＳなどの硫化物、
ＬｉＦ、ＭｇＦ_２、ＳｍＦ_３などのフッ化物、
ＨｇＣｌ、ＦｅＣｌ_２、ＣｒＣｌ_３などの塩化物、
ＡｇＢｒ、ＣｕＢｒ、ＭｎＢｒ_２などの臭化物、
ＰｂＩ_２、ＣｕＩ、ＦｅＩ_２などのヨウ化物、
ＬａＢ_６、ＣｅＢ_６などのランタノイド硼化合物、
ＴｉＢ_２、ＺｒＢ_２、ＨｆＢ_２などの金属硼化物、
又は、ＳｉＡｌＯＮなどの酸化窒化物でも絶縁体層１３の誘電体材料として有効である。
また、ダイヤモンド、フラーレン（Ｃ_２ｎ）からなる炭素絶縁物も有効である。絶縁体層の島領域１４以外の平坦部分の厚さは、５０ｎｍ以上が好ましいが、更に好適な厚さの範囲は、素子の静電容量、主マスクの大きさ及びブリッジ部の強度から決定される。
素子平坦部において上部電極と電子供給層にはさまれた絶縁体層は静電容量を形成する。この静電容量の値が大きいと素子の高速動作に対する妨げとなり、特に光電変換膜と組合せて撮像装置を構成する場合に顕著となる。この観点からは、絶縁体層は厚い方が好ましい。一方、素子の電子放出量（エミッション電流）を大きくするには、電子放出部の面密度（単位面積当たりの電子放出部の数）を増やすことが有効であるが、絶縁体層を厚くすることはこの面密度を高くする妨げとなる。これは、電子放出部（いわゆる島領域）１４を形成する際に図１１に示した支持部Ｐ及び主マスク部ＭからなるマイクロマスクＭＭを遮蔽体として用いるためである。絶縁体層が厚いと支持部Ｐを高くする必要が生じ、その結果主マスク部Ｍの径を大きくせざるを得ず、上記面密度が得られなくなる。また、隣接する電子放出素子間の空間を跨いで延在するブリッジ部がその形状を維持するために必要な強度を得るためには、絶縁体層の膜厚が厚い程有利となる。こうして決定される好適な絶縁体層の厚さは１００〜１０００ｎｍ程度である。
薄膜として成膜される上部電極１５の材料としては融点が極めて高いタングステン（Ｗ）が特に有効であるが、融点の高いモリブデン（Ｍｏ）レニウム（Ｒｅ）、タンタル（Ｔａ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、イットリウム（Ｙ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）も有効であり、Ａｕ、Ｂｅ、Ｂ、Ｃ、Ａｌ、Ｓｉ、Ｓｃ、Ｍｎ、Ｃｕ、Ｚｎ、Ｇａ、Ｎｂ、Ｔｃ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｔｌ、Ｐｂ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなども用いられ得る。また、これらの金属の合金や例えばＬａＢ_６、ＣｅＢ_６、ＴｉＢ_２、ＺｒＢ_２、ＨｆＢ_２などの導電性を有する化合物も用いられ得る。上部電極１５の電子放出部以外の平坦部分での膜厚は１０ｎｍ以上が好ましいが、更に好適な厚さの範囲は、上部電極の抵抗、主マスクの大きさ及びバス電極の付加の有無から決定される。
素子平坦部において上部電極は導線の役割を担っている。このため、上部電極の抵抗が少ない方が好ましく、すなわち膜厚は厚い方が望ましい。一方、素子の電子放出量（エミッション電流）を大きくするには、電子放出部の面密度（単位面積当たりの電子放出部の数）を増やすことが有効であるが、上部電極を厚くすることはこの面密度を高くする妨げとなる。これは、電子放出部（いわゆる島領域）１４を形成する際に図１１に示した支持部Ｐ及び主マスク部ＭからなるマイクロマスクＭＭを遮蔽体として用いるためである。上部電極が厚いと支持部Ｐを高くする必要が生じ、その結果主マスク部Ｍの径を大きくせざるを得ず、上記面密度が得られなくなる。また、上部電極の膜厚は薄いままで素子平坦部の上部電極相当部の抵抗を下げる方法としては、電子放出部以外の平坦部のみにバス電極を導入することも有効である。この方法を用いれば、上部電極の平坦部での膜厚を薄くすることも可能である。こうして決定される好適な上部電極の厚さは５〜１０００ｎｍである。
電子放出素子の製造における成膜法としては物理堆積法又は化学堆積法が用いられる。物理堆積法はＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法として知られ、これには真空蒸着法、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、スパッタリング法、イオン化蒸着法、レーザアブレーション法などがある。化学堆積法はＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法として知られ、これには熱ＣＶＤ法、プラズマＣＶＤ法、ＭＯＣＶＤ（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法などがある。これらの中で、スパッタリング法が特に有効である。電子供給層は、スパッタリング法（反応スパッタリングを含む）を用いてガス圧０．１〜１００ｍＴｏｒｒ好ましくは０．１〜２０ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎ好ましくは０．５〜１００ｎｍ／ｍｉｎのスパッタリング条件で成膜される。
さらに、電子放出素子Ｓにおいて、その上部の少なくとも凹部の島領域１４上に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域（図示せず）が成膜されてもよい。また、作製時に上下電極間の所定電圧による通電処理により、発生するジュール熱を利用して、電子供給層１２の一部などを非結晶相から結晶化させてもよい。
炭素領域の材料として無定形炭素、グラファイト、カルビン、フラーレン（Ｃ_２ｎ）、ダイヤモンドライクカーボン、カーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレート、ダイヤモンド、などの形態の炭素、或いは、ＺｒＣ、ＳｉＣ、ＷＣ、ＭｏＣなどの炭素化合物が有効である。
炭素領域を薄膜として形成する方法は、例えば真空チャンバに設けられた炭素ターゲットを有するスパッタリング装置などにより、凹部島領域と上部電極上に一様に積層、形成することができる。この場合、炭素は主として無定形炭素、グラファイト、ダイヤモンドライクカーボンといった形態をとる。一方、炭素領域の炭素がカーボンナノチューブ、カーボンナノファイバー、カーボンナノホーン、カーボンナノコイル、カーボンナノプレートの形態の場合はＣＶＤ法が有効である。この場合、上部電極の表層のＦｅ、Ｎｉ、Ｃｏを主成分とする触媒層を設けておくと良い。または炭素の形態によらず印刷法も炭素領域の形成法として有効である。
（電子放出装置の製造方法）
図４に示した電子放出素子がマトリクス状に配置された電子放出装置の製造方法を一例として概略説明する。
（基板上に複数の電子放出素子を構成する電子放出部形成工程）
まず、基板上に複数の電子放出素子を構成する積層体を形成し、島領域を電子放出部として形成する。
図６に示すように、清浄な基板１０を用意し、その主面に例えばＣｒ／Ｃｕ／Ｃｒ／ＴｉＮの４層からなる下部電極１１をストライプ状に成膜する。
次に、図７に示すように、基板１０及び下部電極１１上にスパッタリングにより例えばＳｉからなる電子供給層１２を一様に形成して、ストライプ状の下部電極を覆う。シリコンの他に、シリコンを主成分とする混合物若しくはその化合物からなる電子供給層を基板上に形成することもできる。
次に、各々が電子供給層上に接触する部分周りに影を形成する複数の遮蔽体を電子供給層上に形成する。遮蔽体としては積層体のエッチングレートの差を利用して傘構造を持ったマイクロマスクを用いる。マイクロマスクは、所定面積を有する上部の主マスク部とそれを支持する当該所定面積より小なる横断面積を有する支持部からなる。
マイクロマスクの形成方法は、次のとおりである。
図８に示すように、ＣＶＤなどで電子供給層１２上にマイクロマスクの支持部の材料である例えば窒化シリコンＳｉＮ_ｘの支持部材料層１３３を成膜し、その上にマイクロマスクの主マスク部の材料である例えば酸化シリコンＳｉＯ_ｘの主マスク部材料層１３４を成膜する。
その後に、図８に示すように、レジストマスクＲを主マスク部材料層１３４上に形成する。すなわち、レジストを塗布し、所定パターンで、露光、現像によりパターニングを行う。この工程は通常のフォトリソグラフィ法と同様のレジスト塗布、露光、現像のプロセスからなる。また、電子ビームリソグラフィ法を用いれば、より微細なパターニングができる。レジストマスクＲは、下部電極１１上方であり、後に形成される上部電極のストライプと交差すべき領域内に配置される。主マスク部に対応するレジストマスクＲは円形の他に、多角形あるいは曲線と直線で構成される形でもよい。
その後、図９に示すように、反応イオンエッチングなどの異方性エッチングを行う。レジストマスクＲの残っているところはエッチングガスから保護され、レジストマスクＲの残っていないところのみ膜面に垂直方向に主マスク部材料層１３４がエッチングされる。このドライエッチングは支持部材料層１３３の途中まで行う。
次に、図１０に示すように、熱リン酸溶液でウエットエッチング（等方性エッチング）を行う。ここで、酸化シリコンと窒化シリコンのエッチング比は１：５０であり、酸化シリコンはほとんどエッチングされない。図１０に示すように、等方エッチングにより支持部材料層１３３は、主マスク部材料層１３４下の膜面にて水平方向にも痩せてくる。その後、電子供給層１２が露出し、残っている支持部材料層１３３の形（支持部）が適当になったところでウエットエッチングを止める。
次に、アッシングにより主マスク部の上部に残ったレジストマスクＲを除去すると、図１１に示すように、電子供給層１２上に、形成すべき島領域に対応する部位に、各々が窒化シリコンの支持部Ｐ及び酸化シリコンの主マスク部Ｍからなる複数のマイクロマスクＭＭが形成される。
このようにして、遮蔽体形成工程において、基板上に支持部材料層及び主マスク部材料層を成膜し、その上にフォトリソグラフィ法によってレジストマスクを形成し、さらに、ドライエッチング法及びウエットエッチング法によって、主マスク部及び支持部を順に食刻して、マイクロマスクＭＭを形成する。マイクロマスクＭＭは遮蔽体として、基板及び電子供給層の法線方向に突出する支持部（オーバーハング部）と、支持部から基板及び電子供給層に平行な方向に突出する主マスク部とから構成される。マイクロマスクＭＭの支持部材料層はウエットエッチング可能な材料に限らないが、少なくとも等方性エッチング可能な材料から選択される。なお、マイクロマスクＭＭを電気絶縁性の遮蔽体として、これらを除去せずに残しても、最終製品としてマイクロマスクＭＭを有する電子放出装置とすることができる。
その後、図１２に示すように、電子供給層１２及びマイクロマスクＭＭ上に酸化シリコンＳｉＯ_ｘをスパッタリングにより一様に堆積させ、絶縁体の薄膜からなる絶縁体層１３を形成する。ここで、電子供給層１２及びマイクロマスクＭＭの接触部分の周りには絶縁体ガス（粒子）が回り込み、絶縁体層１３の所定膜厚から漸次膜厚が減少する絶縁体層部分が形成される。膜厚が漸次減少する絶縁体層部分は主マスク部Ｍ下における電子供給層１２上で終端してその縁部（膜厚はほぼオングストローム程度）が形成される。
次に、図１２に示すよう、絶縁体層１３及びマイクロマスクＭＭ上にタングステンＷをスパッタリングにより一様に堆積させ上部電極１５を形成する。ここで、金属は絶縁体層１３及び主マスク部Ｍ間の間隙から支持部Ｐの接触部分の周辺へ回り込み、上部電極１５の所定膜厚から漸次膜厚が減少する上部電極部分が形成される。膜厚が漸次減少する上部電極部分は主マスク部Ｍ下における絶縁体層１３上で終端してその縁部（膜厚はほぼオングストローム程度）が形成される。このように、マイクロマスクＭＭの支持部Ｐの中心方向に向かって、絶縁体層１３及び上部電極１５の膜厚が連続的に薄くなっている。結果として、凹部である島領域１４は、絶縁体層１３及び上部電極１５内のマイクロマスクＭＭ下の接触面周囲に形成される。ここで、マイクロマスクＭＭの主マスク部Ｍが露出するような、すなわち上部電極１５の材料に完全に埋没しないような大きさ、厚さとなるように、主マスク部材料層１３４及び支持部材料層１３３の膜厚は設定されてある。
次に、熱リン酸溶液でウエットエッチングを行い、窒化シリコンの支持部とともにマイクロマスクを除去する。図１３に示すように、電子放出部を構成する複数の島領域１４が凹部として現れる。
この島領域の電子放出部の形成方法は、マイクロマスクＭＭの主マスク部Ｍと支持部Ｐの面積及び太さがパターニングで決まるので、形成のための制御が容易である。ゴブレット足状の支持部Ｐが倒れたりしないので、安定性に優れる。さらに、支持部Ｐの太さを、材料の膜厚と主マスク部Ｍの面積とウエットエッチの時間により容易に制御できる。
（ブリッジ部形成工程）
次に、エッチング法によって、島領域が形成された積層体を複数の電子放出素子に区切るために、少なくとも１つの貫通孔又は切欠部が設けられた複数のブリッジ部を、積層体上上部電極材料層から形成する。
図１４に示すように、島領域が形成された上部電極１５上に、レジストを一様に塗布する。更に、成膜されたレジスト膜において、電子放出素子の画素間（区切線）となるべき部分に一定間隔に配置されるように下部電極１１の伸長方向に平行に複数の開口Ｈを並べて形成して、同時に、下部電極１１の伸長方向に垂直に交差するようにスリット開口Ｈ２を形成して、第２レジストマスクＲ２を形成する。開口Ｈ及びスリット開口Ｈ２により、上部電極１５を露出させる。
次に、図１５に示すように、プラズマエッチングにより、第２レジストマスクＲ２の開口Ｈ及びスリット開口Ｈ２の下にある上部電極１５及び絶縁体層１３の部分を等方性エッチングして開口せしめ、電子供給層１２を露出させる。これにより、貫通孔１５ｂが穿たれて、マスクとしてのブリッジ部が形成される。
次に、図１６に示すように、リアクティブイオンエッチングにより、それぞれの開口部の下にあるＳｉの電子供給層１２を異方性エッチングして開口せしめ、基板１０及び下部電極１１を露出させる。
次に、図１７に示すように、ケミカルドライエッチングにより、上部電極１５及び絶縁体層１３の直下にある電子供給層１２を等方性エッチングして開口径を広げていく。電子供給層１２の拡大開口空間ＥＳは、隣接する拡大開口空間ＥＳ（開口Ｈ及びスリット開口Ｈ２に対応）と繋がるようにエッチングされる。
その後に、上部電極及び絶縁体層上に塗布した第２レジストマスクＲ２を除去する。その後、図示しないが、炭素領域として、島領域１４と上部電極１５上に炭素の薄膜を成膜することができる。このようにして、図５に示す電子放出装置が形成される。
このように、実施形態の電子供給層をディープエッチングする方法では、広い面積において一様に成膜しておいた電子供給層、絶縁体層、上部電極のうちの絶縁体層及び上部電極に貫通孔を設けて、その貫通孔から異方性エッチング、等方性エッチングの順に処理している。この時、等方性エッチングはなくても電子供給層の分離は可能であるが、異方性エッチングを行ったままでは、分離した電子供給層が拡大開口空間ＥＳに突き出しており、この後に成膜する炭素層が貫通孔を介して絶縁体層を跨ぎ、上部電極と電子供給層が導通してしまう可能性が高くなる。このため、図１５に示す工程の等方性エッチングによって、図１８に示すように、絶縁体層を貫通孔１５ｂの中心へ向かい張り出した庇部として残す構造にすることで、後の炭素層成膜時に起こり得る炭素粒子付着による上部電極と電子供給層の導通を防止できる。ブリッジ部の絶縁体層だけでもかかる導通を防止できるが、これによりさらに効果的となる。
また、素子通電時にＳｉの導電性が原因でのリーク電流を発生させないために、電子供給層は上部電極と交わる向きに連続的に分離しておく必要がある。このため、上部電極に貫通孔を設けるにあたっては、上部電極が断線することなく、かつ電子供給層を連続的に分離しなければならない。このため、上部電極に貫通孔を設ける際には、上部電極が断線しないように複数個の貫通孔を直線状に設け、ディープエッチング工程時の等方性エッチングにより電子供給層の拡大開口部のみをつないで行くことによって、電子供給層を上部電極と交わる方向に連続的に分離していくことができる。
上部電極が絶縁体層上に広い面積において一様に形成されかつ、下部電極が分離されて独立になっている場合においても、下部電極が分離されているため、電子供給層も独立に分離されている必要がある。この際にも、電子供給層のディープエッチングと絶縁体層材料からなる下層で補強されたブリッジ部は極めて有効に機能する。
電子供給層のディープエッチングによる素子分離とブリッジ部作製のために、上部電極は断線してないが複数個の貫通孔を設けるため、上部電極の抵抗が高くなる場合がある。このため、上部電極を予め広く一様に成膜することによって、電極の抵抗値の上昇を抑える効果がある。
以上の構成により、本実施形態の電子放出素子によれば、電子供給層が下部電極と平行にストライプ状に分離され、分離する空間上に、絶縁体層の一部が隣接する電子供給層を結びながら平面に配置され、その上に上部電極が平面に配置されているブリッジ構造を備えているので、電子供給層を介した素子間の電荷のリークが少なく、その島領域から放出される電子の量が増加する。
電子供給層を分離した素子と電子供給層を分離していない素子を作製し、その各々について素子電圧Ｖｄ（Ｖ）を印加した際に流れる素子電流Ｉｄ｛電流量（Ａ）／画素｝と、上部電極から放出される放出電流Ｉｅを測定した。図１９には測定結果の電流電圧特性のグラフを、表１には素子電圧Ｖｄ＝２０Ｖの時の各々の素子電流Ｉｄ、放出電流Ｉｅを示す。

これらの結果から、電子供給層を分離した素子は、電子供給層を介した隣接する素子の上部電極への電流のリークは防止されたため、素子電流Ｉｄが小さくなっていることが分かる。また、放出電流Ｉｅは増加している。
さらに、本発明の電子放出素子では、その島領域以外の絶縁体層は厚い膜厚を有するので、スルーホールが発生しにくくなり、製造歩留まりが向上する。また、本発明の電子放出素子は、画素バルブの発光源、撮像素子、電子顕微鏡などの電子放出源、真空マイクロエレクトロニクス素子などの高速素子に応用でき、さらに面状又は点状の電子放出ダイオードとして、さらには高速スイッチング素子として動作可能である。
また、段差部分でのバスラインの断線問題を解決する方法として知られている上記マトリクス配置構造の製造方法（特開平１１−１８５６７５号公報参照）に比べて、本発明による電子放出素子の作製方法は、広い面積において一様に成膜しておいた電子供給層、絶縁体層、上部電極をその後に異方性エッチング、等方性エッチングすることで隣接する電子放出素子との分離と上部電極のブリッジ部を作製する点において、非常に合理的かつ簡便な製造方法である。
（他の実施形態の電子放出装置）
図４に示す実施形態では上部電極１５のパターニングにおいて、複数の貫通孔１５ｂの列で素子を分離しているが、ブリッジ部１５ａを画定しかつ素子を分離するために、例えば、図２０に示すように、上部電極１５幅を狭める切欠部１５ｃを有するブリッジ部１５ａでもよい（図２０Ａ）。また、図２０Ｂに示すように貫通孔１５ｂ及び切欠部１５ｃを有するブリッジ部１５ａでもよい。さらに、図２０Ｃに示すように、上部電極１５をすべて同電位とするために、ｘｙ方向に貫通孔１５ｂを設けｘｙ方向にブリッジ部１５ａを設けてもよい。図２０Ｃに示す構成は、各下部電極に個別に電力供給される電子放出装置のためのアクティブマトリクス駆動方式に有効である。またさらに貫通孔は、円形の他に矩形や菱形や樽形や星形や、図２０Ｄに示すように、ブリッジ部１５ａの面積を大きく保ちかつエッチングガスの流通を促すために、その中央部ＣＰで狭まりかつその端部の素子に接続する部分で広がる拡大部ＥＰを有する小鼓形の貫通孔１５ｂでもよい。これは、ブリッジ部のシート抵抗値を低減する効果がある。
また、図１１に示す電子供給層１２において、一様に電子供給材料を積層するだけでなく、予定される拡大開口空間の形成を促すために、隣接下部電極１１間など素子を切り分ける部位に、電子供給層１２よりもエッチングレートの高い材料からなるエッチング誘導層１２ｅを予めパターニングにおいてもよい。
いずれの実施形態によっても、上部電極のパターニングにおいて、ストライプ状のほか、素子がハニカムやデルタ配置された場合の連結や、上部電極が屈曲もしくは蛇行するような配線が可能となり、絶縁体層や上部電極が素子の特性を劣化することなく自由な形状にパターニングできる効果がある。
なお、上記実施形態では、図１１に示すようにマイクロマスクＭＭを電子供給層１２に直接接して形成しているが、この他に、図２１に示すように、図７で示す電子供給層１２に予め予備絶縁体層１３ａをスパッタリングにより形成し、予備絶縁体層１３ａ上にマイクロマスクＭＭを形成して、図２２に示すように、予備絶縁体層１３ａ及びマイクロマスクＭＭ上に、絶縁体層１３を形成し、そして絶縁体層１３上に上部電極１５を形成し、電子供給層１２を露出させない構造としてもよい。予備絶縁体層１３ａを設ける場合その膜厚は数十〜数千オングストロームの範囲である。これにより、電子供給層１２及び上部電極１５間の短絡が防止できる。
さらに、実施形態では、電子放出部を島領域として説明しているが、本発明は単なる面放出源タイプでもｓｐｉｎｄｔ型放出源タイプでも適用できることは明らかである。
下部電極とブリッジ部で接続された上部電極がそれぞれストライプ状の電極でありかつ互いに直行する位置に配列されている素子において、上記ケミカルドライエッチングよるブリッジ部の形成工程における円形貫通孔の列の条件を考察すると、以下の条件が得られる。
１．図２３に示すように、上部電極の伸長方向における貫通孔１５ｂの中心から近隣に存在する島領域１４（電子放出部）の縁部までの距離をａ、貫通孔１５ｂの中心から等方性エッチングを行った拡大開口部の最外周までの距離をｂとすると、ａ≧ｂであること。
２．１．の条件において、下部電極の伸長方向における上部電極１５のピッチをｃ、貫通孔１５ｂのピッチをｄとすると、ｃ≧ｄであること。
３．２．の条件において、下部電極の伸長方向における上部電極１５の幅をｅ、貫通孔１５ｂの直径をｆとすると、ｆ＜ｅでなければならないが、上部電極の抵抗を考慮すると望ましくはｆ≦９×ｅ／１０である。
４．３．の関係において、ｄ＜ｅでなければならないが、上部電極の抵抗を考慮すると望ましくはｄ≧１１×ｆ／１０である。
また、上部電極は電子放出素子を列または行方向に限定する事なく複数の電子放出素子に亘りかつ空間をそのブリッジ部によって跨いで延在し、下部電極は画素毎に分離独立している素子において、上記ケミカルドライエッチングによるブリッジ部の形成工程における円形貫通孔の列の条件を考察すると、以下の条件が得られる。
１．図２４に示すように、上部電極における貫通孔１５ｂの中心から近隣に存在する島領域１４（電子放出部）の縁部までの距離をａ、貫通孔１５ｂの中心から等方エッチングを行った拡大開口部の最外周までの距離をｂとすると、ａ≧ｂであること。
２．１．の条件において、画素の長辺方向の長さをｇ、短辺方向の長さをｈ、貫通孔１５ｂのピッチをｄとすると、ｇ≧ｄかつｈ≧ｄであること。

ＳｉＯ_２の絶縁膜で被覆したＳｉウエハ基板上に、下部電極の下地となるＡｌ−Ｓｉからなる薄膜をストライプ状に形成した。
次に、電子放出素子を配置しようとする下部電極上にわたって、特にパターニングすることなく、窒素を導入した反応スパッタリング法によりＴｉＮの下部電極を膜厚２２０ｎｍで、その上にＳｉからなる電子供給層を膜厚５０００ｎｍで成膜した。このＴｉＮ層は下部電極として働くと同時に、ＴｉＮ層下のＡｌ−Ｓｉ層がＴｉＮ層上に形成した電子供給層のＳｉへ拡散することを防止している。
次に、得られた基板上の電子供給層上に電子放出部の島領域を形成するために、複数のマイクロマスク（図８〜図１１参照）を作り込んだ。
次に、マイクロマスク及び電子供給層上に、スパッタリング法によって、ＳｉＯ_２の絶縁体層を平坦部分で膜厚３３０ｎｍで成膜した。この時、マイクロマスクは表面に露出していた。もちろん、マイクロマスク上部表面上にＳｉＯ_２は成膜されていた。マイクロマスクと電子供給層とが接している部分とその直下は、主マスク部のオーバーバングの“影”になるので、スパッタリング粒子の“まわりこみ”によってＳｉＯ_２が成膜され、絶縁体層の膜厚はマイクロマスクの支持部の中心方向に向かって徐々に薄くなっていた。
次に、上部電極のパターンのマスクをＳｉＯ_２の絶縁体層上に取り付け、タングステンの上部電極をスパッタリング法で膜厚６０ｎｍになるよう成膜した。結果、絶縁体層及び上部電極の膜厚がマイクロマスクの支持部の中心方向に向かって漸次減少する島領域が形成された。この時、絶縁体層を表面処理せずに上部電極を成膜してもよいが、絶縁体層表面をスパッタリングしてから、電極膜を成膜してもよい。スパッタエッチングによって絶縁体層の表面部分のエッチングや改質を行うと、上部電極の絶縁体層への付着力が向上するからである。
次に、これら基板の島領域から付着しているマイクロマスクを除去した。
次に、電子放出素子をマトリクス配置する領域のために、上部電極及び絶縁体層上に、レジストをスピンコート法により塗布した。
次に、電子放出素子間の空間とすべき部分で、かつ一定間隔に配置されるようにレジスト膜に、上部電極を露出させる開口の列を設けた。
次に、プラズマエッチング装置を用いて、ＣＦ_４、ＣＨＦ_３、Ａｒの混合ガスで処理することにより、レジストマスクの開口部の下にあるタングステンの上部電極及びＳｉＯ_２の絶縁体層を等方性エッチングして、電子供給層を露出させる貫通孔を設けた。貫通孔の側面には絶縁体層材料からなる庇が貫通孔を狭めるように突出していた。かかる貫通孔の周りの上部電極及び絶縁体層がブリッジ部となる。
次に、リアクティブイオンエッチング装置を用いて、ＣＨ_２Ｆ_２、ＳＦ_６、Ｃｌ_２の混合ガスで処理することにより、開口部の下にあるＳｉの電子供給層及びＴｉＮの下部電極を異方性エッチングして、基板及びＡｌ−Ｓｉを露出させる開口を設けた。なお、異方性エッチング用のエッチャントとしてＨＢｒも用いることができる。
次に、ケミカルドライエッチング装置を用いて、ＣＦ_４のガスで処理することにより、タングステンの上部電極及びＳｉＯ_２の絶縁膜の下にある、Ｓｉの電子供給層及びＴｉＮの下部電極を等方性エッチングして開口径を広げた。その電子供給層及び下部電極の拡大開口部は、隣接する拡大開口部と繋がるようにエッチングされた。結果、ブリッジ部下に素子を分離する空間が確保された。なお、等方性エッチング用のエッチャントとしてＸｅＦ_２も用いることができる。ＸｅＦ_２はタングステンをエッチングしてしまうので、ＸｅＦ_２を使用する場合、上部薄膜電極としてＡｌ、Ｃｒ、ＴｉＮｉなどＸｅＦ_２に耐える材料を用いる。
その後に、上部電極及び絶縁体層上に塗布したレジストマスクを除去した。結果、空間上に架設されかつ隣接する電子放出素子を電気的に接続するブリッジ部が形成された。
次に、複数の凹部島領域が設けられた基板の上部電極の上に炭素ターゲットを用いたスパッタリング法により炭素領域（炭素層）を膜厚２０ｎｍで成膜した。

公知のフォトリソグラフィ技術とエッチング技術により、Ｓｉウエハ基板上の電子放出素子に相当する位置にＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）を配置作成した。その後、複数の電子放出素子に相当する部分を覆うように層間絶縁膜を、更にその上に下部電極を形成した。この時、層間絶縁膜に各電子放出素子に相当する位置に貫通した開口部を設け、この開口部を通してＭＯＳＦＥＴ内に形成したドレイン電極と下部電極を導通させた。
この下部電極を電子放出素子毎に分離独立した後、複数の電子放出素子に相当する部分を覆うように、特にパターニングすることなくＳｉからなる電子供給層を成膜した。
次に、得られた電子供給層上に電子放出部の島領域を形成した。島領域の形成方法は実施例１と同様に行った。
続いて、プラズマエッチング装置を用いて、実施例１と同様に上部電極及び絶縁体層のエッチングを行った。この時、上部電極の形状は図２０Ｃに示した形状とし、上部電極すべてが同電位となるようにした。
次に、リアクティブイオンエッチング装置とケミカルドライエッチング装置を用いて、実施例１と同様に、電子供給層のエッチングを行った。この時、電子供給層は下部電極と同様に、電子放出素子毎に分離独立した。
その後に、上部電極及び絶縁体層上に塗布したレジストマスクを除去した。結果、空間上に架設されかつ隣接する電子放出素子を電気的に接続するブリッジ部が形成された。
次に、複数の凹部島領域が設けられた基板の上部電極の上に炭素ターゲットを用いたスパッタリング法により炭素領域（炭素層）を膜厚２０ｎｍで成膜した。
図２５は、製造した電子放出装置における単結晶シリコン基板２０Ａに形成された素子を示す断面図である。単結晶シリコン基板２０Ａには複数のＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴでは、単結晶シリコン基板２０Ａ中に素子分離膜７７が形成されており、これら素子分離膜７７間の単結晶シリコン基板２０Ａ上にゲート絶縁膜７４とポリシリコンからなるゲート電極７５とが形成されている。また、ゲート電極７５と素子分離膜７７とをマスクとしてシリコン基板２０Ａに不純物を導入しこれを活性化することで、ソース電極７２とドレイン電極７６とが自己整合的に形成されている。下部電極１１は、層間絶縁膜７０を貫通しているコンタクトホール７１内のタングステンなどの金属を介してドレイン電極７６へ導通している。下部電極１１ごとに電子放出素子が分離独立して、形成されている。下部電極１１上に、電子供給層１２、絶縁体層１３及び上部電極１５が順に積層されて、凹部として電子放出部の島領域１４が形成されている。島領域の形成方法は実施例１と同様に行った。電子放出素子の間は電子供給層１２のエッチングにより除去された拡大開口空間ＥＳで分離されている。電子供給層１２は下部電極１１と同様に電子放出素子毎に分離独立しているが、上部電極１５のブリッジ部１５ａが、空間上に架設され、隣接する電子放出素子を電気的に接続している。電子放出部の島領域１４の上部電極１５の上に炭素領域（炭素層）が成膜されている。
また、本発明による電子放出装置及びその製造方法はトランジスタとしてＭＯＳＦＥＴを配置した電子放出装置に限られることなく、バイポーラ構造のトランジスタ、ボトムゲート構造のＴＦＴ（薄膜トランジスタ）、トップ構造のＴＦＴを配置した電子放出装置についても適用できる。
（電子放出素子を用いた撮像素子）
撮像素子は、図２６に示すように、電子放出素子Ｓが設けられた素子基板１０を背面基板（上記した電子放出装置）として、これと、撮影すべき物体からの光を受光する受光部として透明ガラスなどの前面基板１と、を備えている。電子放出装置と前面基板１は、真空空間４を挾み略平行に保持されている。前面基板１及び背面基板１０は真空空間４を隔てて図示しないスペーサで支持されている。
背面基板１０と真空空間４を挟んで対向する前面基板１の真空空間内面には、ＳｎＯ_２やＩｎなどからなる透明電極２０と、さらに透明電極に接して前面基板とは反対側に形成され、例えば、Ｓｅ−Ａｓ−Ｔｅ、Ｓｂ_２Ｓ_３、Ｐｂ０、あるいはＣｄＳｅなどからなる光電変換膜２１とで構成されている。そして前面基板には、透明電極から撮像出力信号を取り出すための信号電極が取り出されている。受光面である前面基板１の内面の光電変換膜２１に高い電圧が印加される。
背面基板１０の真空空間４側内面には、それぞれ平行に伸長する複数の下部電極１１が形成されている。共通の下部電極１１上にこれに沿って電子放出素子Ｓの複数が配置されている。電子供給層は複数の下部電極に沿ってストライプ状に空間分離されている。それぞれ平行に伸長する複数の上部電極１５は、下部電極１１に垂直に伸長してブリッジ部を介して架設され、これらを電気的に接続している。絶縁体層も上部電極とともに隣接する電子供給層上に架設されている。下部電極及びブリッジ部で接続された上部電極の交点が電子放出素子に対応する。
さらに、図２６に示すように、撮像素子には、真空空間４中にメッシュ電極３０を配置し、中間電圧Ｖｍを印加することで電子ビームの方向性を良くして解像度を改善することができる。
撮像素子の動作は、光学系を用い、前面基板１を通して光電変換膜２１に光学像が結ばれると、この光学像が正の二次元電荷像に変換されて電荷が光電変換膜２１の走査面側に蓄積される。一方、この電荷を背面基板上に形成した電子放出素子より放出した電子によって中和することにより電流が流れ、映像信号として検出することができる。
上部電極１５は、例えば垂直方向走査用のパルス発生回路（図示せず）に接続され、それぞれに所定信号が印加される。下部電極１１は例えば水平方向走査用のパルス発生回路（図示せず）に接続され、垂直方向走査パルスに同期してそれぞれに所定信号が印加される。下部電極１１並び上部電極１５の交点が電子放出素子Ｓの配置に対応するので、実施形態の撮像素子においては、下部電極及び上部電極１５により電子放出素子Ｓが順次駆動され、放出電子で近接した光電変換膜領域を走査して、光電変換膜に結像された画像から光電変換された映像信号を得る。
（電子放出素子を適用した表示装置）
図２７は、実施の形態の電子放出素子を適用したフラットパネルディスプレイ装置を示す。
電子放出素子Ｓが設けられた素子基板１０を背面基板として、これに対向するガラスなどの光透過性基板１が真空空間４を挾んで前面基板として保持される。前面基板１の内面にはカーボンなどからなるブラックマトリクスＢＭで区画された部分にそれぞれ赤緑青色発光を発する蛍光体層３Ｒ、３Ｇ、３Ｂを設けて、その内面にＡｌなど導電体層を設けコレクタ電極２として設けることもできる。蛍光体層３Ｒ、３Ｇ、３Ｂに対応する複数の発光部からなる画像表示配列は、暗色又は黒色のマトリクス層ＢＭによって画定されているが、同様に暗色又は黒色のストライプ層によっても画定できる。
電子放出素子は、表面の上部電極１５を正電位Ｖｄとし裏面の下部電極１１を接地電位としてある。下部電極１１と上部電極１５との間に電圧Ｖｄ、例えば２０Ｖ程度印加し電子供給層１２に電子を注入すると、一部の電子はあらかじめ通電処理により形成されている電子放出部を通して、真空中に放出される。電子は島領域１４の底部から、ある角度分散をもって放出される。しかしながら、図５の素子構造では島領域１４の上部の空間で電界がレンズ状になり、放出電子は法線に沿う方向に軌道が変えられる。その結果、角度分散の非常に小さい放出電子が得られる。
この島領域１４の凹部から放出された電子ｅ（放出電流Ｉｅ）は、対向したコレクタ電極２に印加された高い加速電圧Ｖｃ例えば５ｋＶ程度によって加速され、コレクタ電極２に集められ、蛍光体３が対応する可視光を発光させる。本実施形態の表示装置の駆動方式としてはパッシブマトリクス方式としているが、図２０Ｃ及びＤに示す上部電極１５を用いて電子放出素子Ｓを個別駆動するアクティブマトリクス方式にも適用できる。

Claims (28)

1. 各々が基板に近い側の下部電極及び前記基板に遠い側の上部電極を有し、前記上部電極側から電子を放出する複数の電子放出素子からなる電子放出装置であって、前記電子放出素子同士が独立しその間に空間が形成されており、前記上部電極は前記複数の電子放出素子に亘りかつ前記空間をそのブリッジ部によって跨いで延在していることを特徴とする電子放出装置。
2. 前記ブリッジ部に少なくとも１つの貫通孔又は切欠部が設けられていることを特徴とする請求項１記載の電子放出装置。
3. 前記貫通孔又は切欠部は、円形、矩形、菱形、樽形、星形若しくは小鼓形又はこれらを構成する一部の形状を有していることを特徴とする請求項２記載の電子放出装置。
4. 前記ブリッジ部が前記基板に略平行に伸長している請求項１〜３のいずれかに記載の電子放出装置。
5. 前記下部電極と、前記ブリッジ部で接続された前記上部電極とは、それぞれストライプ状の電極でありかつ互いに直交する位置に配列されていることを特徴とする請求項１〜４のいずれかに記載の電子放出装置。
6. 前記上部電極は電子放出素子を列または行方向に限定することなく複数の電子放出素子に亘りかつ前記空間を前記ブリッジ部によって跨いで延在し、前記下部電極は電子放出素子毎に分離独立していることを特徴とする請求項１〜４のいずれかに記載の電子放出装置。
7. 前記電子放出素子が前記下部電極と前記上部電極との間に積層された絶縁体層及び半導体からなる電子供給層を有し、前記下部電極及び前記上部電極間への電圧印加時に、電子が前記上部電極側から放出されることを特徴とする請求項５又は６に記載の電子放出装置。
8. 前記ブリッジ部は、隣接する前記電子放出素子の前記絶縁体層と一体となった前記絶縁体層の材料部分を含むことを特徴とする請求項７に記載の電子放出装置。
9. 前記電子供給層は、シリコン又はシリコンを主成分とする混合物若しくはその化合物からなる非結晶相からなることを特徴とする請求項７又は８に記載の電子放出装置。
10. 前記絶縁体層及び前記上部電極の膜厚が前記電子供給層に向かって漸次減少する少なくとも１つの島領域からなる電子放出部を有していることを特徴とする請求項７〜９のいずれかに記載の電子放出装置。
11. 前記島領域における前記上部電極が前記絶縁体層上で終端していることを特徴とする請求項１０記載の電子放出装置。
12. 前記島領域における前記絶縁体層が前記電子供給層上で終端していることを特徴とする請求項１０又は１１記載の電子放出装置。
13. 前記島領域は前記上部電極の平坦表面における凹部であることを特徴とする請求項１０〜１２のいずれかに記載の電子放出装置。
14. 前記絶縁体層は誘電体からなり、前記島領域以外では５０ｎｍ以上の膜厚を有することを特徴とする請求項１０〜１３のいずれかに記載の電子放出装置。
15. 前記島領域において電気絶縁性の遮蔽体を備えていることを特徴とする請求項１０〜１４のいずれかに記載の電子放出装置。
16. 前記島領域の上部若しくは下部又は内部に、炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域が設けられていることを特徴とする請求項１０〜１５のいずれかに記載の電子放出装置。
17. 各々が基板に近い側の下部電極及び前記基板に遠い側の上部電極を有し、前記上部電極側から電子を放出する複数の電子放出素子からなり、前記電子放出素子同士の間に空間が形成されており、前記上部電極は前記複数の電子放出素子に亘りかつ前記空間をそのブリッジ部によって跨いで延在している電子放出装置の製造方法であって、
    基板上に前記複数の電子放出素子を構成するため上部電極の材料層が積層された積層体を形成する電子放出部形成工程と、
    複数の電子放出素子に区切るべき線に沿って少なくとも１つの貫通孔又は切欠部が設けられた複数のブリッジ部を、エッチングによって前記上部電極の材料層から形成するブリッジ形成工程と、
    前記ブリッジ部をマスクとして、露出した前記積層体の部分を異方性エッチングによって前記基板及び下部電極を食刻するか、又は後に行う等方性エッチングにおいて前記基板及び下部電極を露出できる部分まで食刻する切削工程と、
    前記ブリッジ部をマスクとして、露出した前記積層体の部分を等方性エッチングによって食刻し空間を拡張して前記複数の電子放出素子に分離する分離工程と、を含むことを特徴とする電子放出装置の製造方法。
18. 前記切削工程において、ＣＨ_２Ｆ_２、ＳＦ_６、Ｃｌ_２を含む混合ガスを露出した前記積層体の部分に接触させることを特徴とする請求項１７記載の電子放出素子の製造方法。
19. 前記分離工程において、ＣＦ_４を含む混合ガスを露出した前記積層体の部分に接触させることを特徴とする請求項１７又は１８記載の電子放出素子の製造方法。
20. 前記電子放出部形成工程は、
    シリコン又はシリコンを主成分とする混合物若しくはその化合物からなる電子供給層を前記基板上に形成する電子供給層形成工程と、
    各々が前記電子供給層上に接触する部分周りに影を形成する遮蔽体を前記電子供給層上に形成する遮蔽体形成工程と、
    前記電子供給層及び前記遮蔽体上に絶縁体を堆積させ、絶縁体の薄膜からなる絶縁体層を、前記遮蔽体下の接触する部分周囲の前記絶縁体層の膜厚が漸次減少する少なくとも１つの島領域となるように、形成する絶縁体層形成工程と、
    前記絶縁体層上に上部電極を成膜して、前記島領域を電子放出部として形成する上部電極形成工程と、を含むことを特徴とする請求項１７〜１９のいずれかに記載の電子放出素子の製造方法。
21. 前記島領域の上部もしくは下部又は内部に炭素又は炭素を成分とする混合物若しくは炭素化合物からなる炭素領域を形成する炭素領域形成工程をさらに含むことを特徴とする請求項２０記載の製造方法。
22. 前記ブリッジ形成工程において、前記上部電極及び前記絶縁体層を等方性エッチング法によって食刻し、隣接する前記電子放出素子の前記絶縁体層及び前記上部電極と一体となった前記絶縁体層の材料部分を含む前記ブリッジ部を形成し、前記貫通孔または前記切欠部において前記絶縁体層の材料部分を含む前記ブリッジ部分を形成し、前記貫通孔または前記切欠部において前記絶縁体の材料部分からなる前記貫通孔の中心へまたは前記切欠部の内側方向へ向い張り出した庇形状構造を形成することを特徴とする請求項２０又は２１記載の電子放出装置。
23. 前記遮蔽体は、各々が前記基板の法線方向に突出する支持部と前記支持部から前記基板に平行な方向に突出する主マスク部とを有するマイクロマスクであり、前記遮蔽体形成工程において、前記基板上に支持部材料層及び主マスク部材料層を成膜し、その上にフォトリソグラフィ法によって少なくとも前記電子供給層の一部分を露出せしめるレジストマスクを形成し、ドライエッチング法及びウエットエッチング法によって、前記主マスク部及び前記支持部を順に食刻して、前記マイクロマスクを形成する工程を含むことを特徴とする請求項２０〜２２のいずれかに記載の製造方法。
24. 請求項１〜１６のいずれかに記載の電子放出装置と、前記上部電極に真空空間を挾み略平行に対向する光電変換膜と、前記光電変換膜に積層された光透過性電導膜と、前記光電変換膜及び前記光透過性電導膜を保持する光透過性の前面基板と、からなることを特徴とする撮像素子。
25. 前記真空空間に前記電子放出装置及び前記光電変換膜に接することなく配置されたメッシュ電極を有することを特徴とする請求項２４記載の撮像素子。
26. 請求項１〜１６のいずれかに記載の電子放出装置と、前記上部電極に真空空間を挾み対向しかつ前記真空空間側の表面に配置された蛍光体層及び前記蛍光体層上に形成され前記上部電極に対向したコレクタ電極を有する光透過性の前面基板と、からなることを特徴とする表示装置。
27. 前記蛍光体層に対応する複数の発光部からなる画像表示配列を有していることを特徴とする請求項２６記載の表示装置。
28. 前記蛍光体層に対応する複数の発光部からなる画像表示配列は、暗色又は黒色のマトリクス層又はストライプ層によって画定されていることを特徴とする請求項２６又は２７のいずれかに記載の表示装置。

Images