KR20020003709A - 전계 방출 표시 소자 및 그의 제조 방법 - Google Patents

전계 방출 표시 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20020003709A
KR20020003709A KR1020000036066A KR20000036066A KR20020003709A KR 20020003709 A KR20020003709 A KR 20020003709A KR 1020000036066 A KR1020000036066 A KR 1020000036066A KR 20000036066 A KR20000036066 A KR 20000036066A KR 20020003709 A KR20020003709 A KR 20020003709A
Authority
KR
South Korea
Prior art keywords
field emission
emission display
lower electrode
display device
insulating layer
Prior art date
Application number
KR1020000036066A
Other languages
English (en)
Inventor
김스티븐
염근영
이도행
Original Assignee
김 성 아이
스키온 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김 성 아이, 스키온 코포레이션 filed Critical 김 성 아이
Priority to KR1020000036066A priority Critical patent/KR20020003709A/ko
Priority to US09/725,164 priority patent/US20020011770A1/en
Priority to JP2001112194A priority patent/JP2002025426A/ja
Publication of KR20020003709A publication Critical patent/KR20020003709A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

본 발명은 다이아몬드성 카본 박막을 이용한 박막형 캐소드를 구현하여 전계 방출 효율을 높일 수 있도록한 전계 방출 표시 소자 및 그의 제조 방법에 관한 것으로, 그 구조는 글래스 기판상에 형성된 DLC 박막;제 1 홀이 형성되는 제 1 영역, 제 1 영역을 중심으로 그에 연속되어 바깥쪽으로 갈수록 그 두께가 두꺼워지는 경사를 갖는 제 2 영역, 상기 제 2 영역의 외측에 균일한 두께로 형성되는 제 3 영역을 갖고 DLC 박막상에 구성되는 하부전극;상기 하부 전극의 제 2 영역에 접하지 않고 그에 일정 거리 이격되어 제 3 영역상에 일정 두께로 외측으로 라운드된 형태로 형성되는 절연층;상기 절연층상에 형성되고 상기 하부 전극의 제 1 홀에 대응하는 위치에서, 상기 제 1 홀보다 작은 제 2 홀을 갖고 형성되는 상부 전극을 포함하여 구성되는 것을 특징으로 한다.

Description

전계 방출 표시 소자 및 그의 제조 방법{Field Emission Display Device and Method for fabricating the same}
본 발명은 디스플레이소자에 관한 것으로, 특히 다이아몬드성 카본 박막을 이용한 박막형 캐소드를 구현하여 전계 방출 효율을 높일 수 있도록한 전계 방출 표시 소자 및 그의 제조 방법에 관한 것이다.
최근 디스플레이 분야가 일상 생활과 밀접한 관계를 가짐에 따라서 종래의 주류를 이루고 있는 CRT의 단점을 보완하기 위하여 새로운 디스플레이 소자에 관한 많은 연구가 진행되고 있다.
지금까지 가장 보편적으로 사용되고 있는 CRT(Cathode Ray Tube)는 성능 그 자체로서는 우수한 디스플레이 소자이다.
그러나 고광도(high brightness),넓은 광조절 범위(high dynamic range), 완전한 칼라, 우수한 색순도, 넓은 시야각(view angle), 높은 해상도를 가지면서 제조 공정이 간단하다는 특징을 갖는 CRT가 갖는 가장 치명적인 단점은 스크린의 크기가 증가할 수록 부피나 무게가 비선형적으로 엄청나게 증가한다는 것이다.
이와 같은 취약점을 극복하고자 새로운 디스플레이 기술들이 등장해왔으며 대표적인 것들로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(ElectroLuminescent Display) 및 VFD(Vacuum Fluorescent Display)등을 들 수 있다.
그러나 이와 같은 소자들은 다음과 같은 근본적인 문제들을 갖고 있다.
최초의 상용 가능한 평면 디스플레이 기술이었던 PMLCD(Passive-Matrix LCD)는 인가된 전장에 의해 방향성이 결정되는 액정 박막을 통해 편광된 빛을 통과시킨다. 따라서 주변 광원으로 부터의 방해를 피하기 위하여 별도로 높은 광도의 후광(backlight)을 필요로 한다.
또한 액정 물질은 반응 속도가 느린 고유한 특성을 가지고 있으며 시야각 및 온도, 압력의 변화에 따라 통과된 빛의 광도나 색이 민감하게 변하여 재현성 측면에서 문제점을 갖고 있다.
최근 가장 많이 사용되고 있는 Active-Matrix인 TFT-LCD의 경우, 각 색별로 칼라 필터가 요구되고 각 화소마다 한 개 이상의 트랜지스터를 필요로 한다.
이는 고해상도의 디스플레이를 위해서는 트랜지스터의 개수가 증가한다는 것을 의미한다.
이와 같은 TFT-LCD의 경우에는 단 한 개의 트랜지스터에서 불량이 발생하여도 디스플레이 기능을 상실하게 되고, 제조 비용이 비싸며 품질 조절이 어렵고 수율이 낮다는 등의 단점을 가지고 있다.
ELD의 경우는 특히 청색 파장 영역에서의 발광 효율이 낮으며 광도가 낮은 단점을 지닌다. 또한 동작 범위가 좁고 완전한 색을 얻기 어려우며 구동 전압을 낮추기 위해 전극들을 근접시킬 경우 전극들간의 높은 용량성 때문에 refresh rate가 낮아질 수 있다.
PDP의 경우 광도를 높이기 위해서는 상당량의 가스가 필요하며 이것은 화소의 최소 크기 및 스크린의 최소 크기를 제한시킨다. 뿐만 아니라 발광이 화소로부터 3차원적으로 이루어지므로 비방향성(omnidirectional) 출력 특성을 가져와 각 픽셀(pixel) 사이의 크로스토크(cross-talk)를 유발하게 될 가능성이 있으며 이를 피하기 위해서는 해상도 및 동작 범위가 크게 낮아진다는 단점이 있다.
VFD의 경우는 전자원 전체가 항상 켜져야 하므로 전력효율이 매우 낮으며 이러한 현상은 특히 면적이 큰 디스플레이의 경우에 심각하다. 또한 고전압으로 가속된 전자들이 유황(sulfur)에 기초한 phosphor 물질에 부딪칠 때 발생하는 유황 성분이 포함된 가스는 캐소드를 부식시키는 요인이 된다.
FED는 이러한 문제점들을 동시에 해결해 줄 수 있는 디스플레이 소자로써, 현재 FED가 갖는 일반적인 특징들을 열거하면 캐소드와 게이트가 동일한 기판 상에서 형성될 수 있어 구조가 간단하고, 냉음극 방식이므로 전력 소모가 낮으며, 셋째로 두 유리판 사이에 내부적인 지지대를 사용함으로써 크기 제한을 받지 않는다. 또한 고속 동작이 가능하며, 시야각이 크고, 고해상도, 고광도 및 완전한 색 수행 능력 등의 장점들을 가지고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 전계 방출 표시 소자에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 일반적인 전계 방출 캐소드의 구성도이다.
FED(field emission display)는 음극판 패널(cathode)과 양극판 패널(anode)로 구성되어 있는데 기본적으로 음극판에서 방출된 전자가 양극판의 형광체에 부딪혀 영상을 나타내도록 설계되어 작동방식이 기존 브라운관과 유사하면서도 박형, 저전력 소비, 저공정 비용, 뛰어난 온도특성, 고속동작 등의 여러가지 장점을 갖추고 있다.
전계 방출은 높은 전기장의 인가에 의해 재료의 표면에서 전자가 방출되는 현상으로서, 평판 표시소자나 진공 전자소자 등에의 활용을 위해 많은 연구가 진행되고 있다.
전계효과 전자방출의 음극 재료로는 대부분 Mo나 Si 등을 사용하지만, 이들 재료는 높은 전자 친화도(electron affinity)를 가지고 있기 때문에 전자방출을 일으킬 수 있는 충분한 전기장의 형성을 위해 날카로운 원추형의 팁(tip) 형태로 사용되고 있다.
그러나 이러한 음극 팁을 사용하는 경우에는 전계 방출을 위해 높은 전기장이 필요하고, 잔류가스에 의한 백 스퍼터링(back-sputtering)이나 화학적 반응에 의해 전자방출 성능이 점차 저하되는 등 음극의 안정성에 많은 문제가 있는 것으로 알려져 있다.
이러한 문제들을 해결하기 위하여 다이아몬드나 다이아몬드성 카본(diamond-like carbon: DLC)을 음극 재료로 사용하려는 연구가 진행되어지고 있다.
카본계 음극 물질들은 음의 전자친화도를 가지고 있어 낮은 전기장에 의해서도 쉽게 전계 방출이 일어나는 것으로 알려져 있다.
따라서, Mo나 Si를 전극 재료로 사용하는 경우에서와 같이 팁 형태로 제작할 필요가 없으므로 제작 공정을 단순화할 수 있다는 장점이 있다.
또한, 기계적 특성이 우수하여 백 스퍼터링(back- sputtering)에 의한 손상을 줄일 수 있고, 화학적 안정성, 높은 열전도도등 우수한 물리화학적 특성으로 인해 음극의 안정성을 크게 향상시킬 수 있을 것으로 기대된다.
이와 같은 전계 방출 소자의 전계 방출 원리를 설명하면 다음과 같다.
진공속의 고체(금속 혹은 도체) 표면상에 약 5×107 V/cm 이상의 전계가 인가될 때 전자들이 고체로 부터 진공밖으로 양자역학적 터널링(tunneling)에 의해 나오게 된다.
이때 발생되는 전류-전압 특성은 수식 1에서와 같이 Fowler-Nordheim 법칙에 의해 결정된다.
I: 방출전류
Ε: 인가전압
φ: 도체의 일함수(work function)
β: local field enhancement factor
A, B : 상수
이와 같은 수식 1을 통해 볼 때 가능한 낮은 전압에서 높은 전류를 얻기 위해서는 일함수 값이 낮아야함을 알 수 있다.
전형적인 Spindt형 캐소드에서와 같이 팁 끝부분의 반경이 250Å이고 게이트와 캐소드 팁과의 간격이 6000Å인 경우 게이트와 캐소드에 인가된 전압(VG) 100 V에 의해 팁당 약 10㎂의 전류가 얻어질 수 있다.
프로세스 개선을 통해서 100V 이하의 인가 전압에서도 팁당 100㎂ 정도의 전류가 얻어질 수 있는 것으로 알려져 있으며 이것이 가능할 경우 팁 집적도(packing density)를 107 tips/cm2로 제조하게되면 실제 이용 가능한 전류밀도는 1000 A/cm2정도이다.
이것은 과거 열전자 방출 진공소자에 의해 얻어질 수 있는 전류밀도인 0.5 A/cm2에 비해 2000배 높고, 고체 소자(solid state device)의 100 A/cm2에 비해서도 10배 정도 높은 값이다.
이와 같이 이용할 수 있는 전류밀도가 높다는 것은 특히 HDTV와 같은 대형 디스플레이(display)에서 휘도(brightness)를 좋게 유지시키는데 매우 중요하다. 이것은 전계 방출소자가 디스플레이에 적용되는데 아주 유리한 조건이 된다.
일반적인 전계 방출 소자의 구조에 관하여 설명하면 다음과 같다.
FED 분야에 있어서는 방출전류를 높이거나 동작전압을 낮추기 위해 지금까지여러 형태의 캐소드 구조가 연구되어지고 있으며, 이러한 구조의 캐소드 구조를 만들기 위한 많은 공정이 연구되어지고 있다.
그 중 대표적인 세 가지를 들면 도 1a에 도시한 원추(cone)형, 도 1b에 도시한 쐐기(wedge)형 그리고 도 1c의 박막 에지(thin film edge)형이 있으며 대표적인 Spindt 캐소드는 원추형에 속한다.
도 1a에서와 같은 원추형 캐소드 구조는 게이트의 직경을 줄이기 위해 전자빔에 의한 미세 형상기술을 이용하거나 국부 산화 공정(LOCOS)을 이용하는 연구 등이 진행되어 왔으며, 일함수를 낮추기 위해 다이아몬드 또는 DLC(Diamond-Liked Carbon) 코팅 박막을 사용하거나 실리사이드 막을 적용하는 기술들이 시도되고 있다.
그러나 현재까지는 원추형 팁을 이용하여 FED 패널을 만드는 기술이 가장 보편적으로 적용되고 있다.
원추형 팁의 전계효과 전자방출 소자를 제조하는 기술은 크게 캐소드 팁의 물질에 따라서 실리콘 반도체를 이용하는 경우와 금속(주로 Mo)을 이용하는 경우의 두 가지 형태로 다시 분류할 수 있다.
원추형 캐소드 구조는 글래스 기판(1)상에 형성되는 캐소드 전극층(2)과, 상기 캐소드 전극층(2)상에 상단부는 제 1 직경을 갖고 하단부는 제 1 직경보다 작은 제 2 직경을 갖는 홀을 포함하고 소정의 두께로 형성되는 절연층(3)과, 상기 절연층(3)에 형성된 홀의 중앙부에 위치하고 상기 캐소드 전극층(2)에 콘택되어 제 2 직경보다 작은 제 3 직경의 하단부를 갖고 원추형으로 형성되는 전계 방출용음극(5)과, 상기 절연층상에 상기 전계 방출용 음극(5)을 중심으로 제 1 직경보다 작은 제 4 직경의 개구홀을 갖고 형성되는 게이트 전극(4)을 포함하여 구성된다.
그리고 쐐기형 캐소드는 도 1b에서와 같이, 글래스 기판(6)상에 형성되는 캐소드 전극층(7)과, 상기 캐소드 전극층(7)상에 원형이 아닌 라인 형태의 개구부를 갖고 소정의 두께로 형성되는 절연층(8)과, 상기 절연층(8)에 형성된 라인 형태의 개구부의 중앙부에 위치하고 상기 캐소드 전극층(7)에 콘택되어 단면에서 삼각형의 쐐기 구조를 갖는 전계 방출용 음극(10)과, 상기 절연층상에 상기 전계 방출용 음극(10)을 중심으로 상기 절연층(8)에 형성된 라인 형태의 개구부보다 작은 크기의 또 다른 개구부를 갖고 형성되는 게이트 전극(9)을 포함하여 구성된다.
그리고 박막 에지형 캐소드는 도 1c에서와 같이, 글래스 기판(11)상에 형성되는 캐소드 전극층(12)과, 상기 캐소드 전극층(12)상에 원형이 아닌 라인 형태의 개구부를 갖고 소정의 두께로 형성되는 하부 전극층(13)과, 상기 하부 전극층(13)상에 그 보다 넓은 너비의 개구부를 갖고 형성되는 제 1 층간 절연층(14)과, 상기 제 1 층간 절연층(14)상에 하부 전극층(13)과 동일 너비로 개구부를 갖고 박막 형태로 형성되는 전계 방출용 음극(15)과, 상기 전계 방출용 음극(15)상에 제 1 층간 절연층(14)과 동일 너비의 개구부를 갖고 형성되는 제 2 층간 절연층(16)과, 상기 제 2 층간 절연층(16)상에 하부 전극층(13)과 동일 너비의 개구부를 갖고 형성되는 상부 전극층(17)을 포함하여 구성된다.
이와 같은 종래 기술의 캐소드 구조에서는 개구부의 직경(또는 너비)이 절연층의 전체 두께에서 전계 방출용 음극의 두께를 뺀 두께의 치수보다 클수록 전계방출 효율을 높일 수 있다.
그러나 개구부의 크기를 크게 하는 경우에는 방출되는 전자량을 크게 할 수는 있으나, 게이트 전극에 부딪히는 전자의 충돌량이 증가되어 리크(leak)가 쉽게 일어나고 상판의 형광체에 유도되는 전자의 포커싱 상태가 저하되어 화상의 왜곡을 가져올 수 있다.
그러므로 이와 같은 모든 사항을 고려하여 각각의 치수 및 조건을 최적화하는 것이 필요하다.
이와 같은 종래 기술의 전계 방출 소자는 다음과 같은 문제가 있다.
종래 기술에서 제시된 캐소드 구조 및 제조 방법에서는 절연층과 게이트 전극의 설계 마진이 제한을 받게되어 특성 및 수율 향상 등에 어려움이 있다.
본 발명은 이와 같은 종래 기술의 전계 방출 표시 소자의 문제를 해결하기 위한 것으로, 캐소드 구조 중 현재 주종을 이루고 있는 Mo나 Si을 이용한 원추형 캐소드 형식이 아닌 다이아몬드성 카본 박막을 이용한 박막형 캐소드 형식의 소자를 구성하고, 각 공정 단계에서의 조건을 최적화 하여 전계 방출 효율을 높일 수 있도록한 전계 방출 표시 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 일반적인 전계 방출 소자의 캐소드의 구성도
도 2a와 도 2b는 본 발명에 따른 전계 방출 소자의 캐소드의 구성도
도 3은 본 발명에 따른 전계 방출 소자의 공정 흐름도
도 4a와 도 4b는 습식 식각후의 하부 전극의 단면 및 상면 구성도
도 5a와 도 5b는 140℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도
도 6a와 도 6b는 170℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도
도 7a와 도 7b는 200℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도
도 8은 건식 식각 및 습식 식각을 같이 이용한 식각 공정후의 하부 전극의 단면 구성도
도 9는 건식 식각,잔류물 제거,습식 식각 공정후의 하부 전극의 단면 구성도
도 10은 절연층 증착/습식 식각후의 단면 구성도
도 11은 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 절연층을 증착하는 경우의 단면 구성도
도 12는 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 증착한 절연층의 습식 식각후의 단면 구성도
도 13은 절연층내의 계면에 따라 습식 식각이 진행되는 현상을 나타낸 단면 구성도
도 14는 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 600℃의 기판 온도에서 증착 속도를 3 Å/s로 증착한 절연층의 습식 식각 진행시의 단면 구성도
도 15는 절연층의 평탄화를 위하여 설정 두께보다 절연층을 하부 전극 두께만큼 더 증착한후 포토레지스트를 도포한 단면 구성도
도 16은 식각 가스의 O2함유량에 따른 절연층과 포토레지스트의 식각 속도 변화를 나타낸 그래프
도 17은 식각 가스에 O2가스를 10%로 함유시켜 평탄화 공정을 수행한후의 단면 구성도
도 18은 각 공정 조건의 변화에 따른 Mo와 SiO2의 식각 속도의 변화를 나타낸 그래프
도 19a는 Mo층의 식각을 위한 마스크 산화막의 패터닝된 단면 구성도
도 19b는 마스크 산화막을 이용한 Mo층의 패터닝후의 단면 구성도
도 20은 본 발명에 따른 전계 방출 표시 소자의 제조 완료된 캐소드의 정면도
도 21은 본 발명에 따른 전계 방출 표시 소자의 제조 완료된 캐소드의 단면 구성도
도면의 주요 부분에 대한 부호의 설명
21. 글래스 기판 22. DLC 박막
23. 하부 전극 24. 절연층
25. 상부 전극
이와 같은 목적을 달성하기 위한 본 발명에 따른 전계 방출 소자는 글래스 기판상에 형성된 DLC 박막;제 1 홀이 형성되는 제 1 영역, 제 1 영역을 중심으로 그에 연속되어 바깥쪽으로 갈수록 그 두께가 두꺼워지는 경사를 갖는 제 2 영역,상기 제 2 영역의 외측에 균일한 두께로 형성되는 제 3 영역을 갖고 DLC 박막상에 구성되는 하부전극;상기 하부 전극의 제 2 영역에 접하지 않고 그에 일정 거리 이격되어 제 3 영역상에 일정 두께로 외측으로 라운드된 형태로 형성되는 절연층;상기 절연층상에 형성되고 상기 하부 전극의 제 1 홀에 대응하는 위치에서, 상기 제 1 홀보다 작은 제 2 홀을 갖고 형성되는 상부 전극을 포함하여 구성되는 것을 특징으로 하고, 전계 방출 표시 소자의 제조 방법은 기판상에 형성된 DLC 박막상에 하부 전극 형성용 물질층을 형성하는 단계;상기 DLC 박막상에 포토레지스트 패턴층을 형성하고 패터닝된 포토레지스트층의 수직성을 감소시키는 단계;상기 포토레지스트 패턴층을 마스크로 하여 노출된 하부 전극용 물질층을 일정 두께 건식 식각하고 남은 부분을 습식 식각 공정으로 제거하여 하부 전극을 형성하는 단계;상기 하부 전극을 포함하는 전면에 절연층을 형성하고 평탄화하는 단계;상기 평탄화된 절연층상에 상부 전극 형성용 물질층을 형성하고 선택적으로 패터닝하고 상기 절연층을 부분적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 전계 방출 표시 소자 및 그의 제조 공정에 관하여 상세히 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명에 따른 전계 방출 소자의 캐소드의 구성도이다.
본 발명에 따른 전계 방출 표시 소자는 도 2a와 도 2b에서와 같이, 글래스 기판(21)상에 형성된 DLC 박막(22)위에 Mo으로 형성되는 하부전극(23)과, 상기 하부 전극(23)상에 SiO2로 이루어진 절연층(24), 상기 절연층(24)상에 Mo으로 형성되는 상부전극(25)으로 구성된다.
본 발명에 따른 전계 방출 소자는 박막형의 구조를 갖는 것으로 전자 방출 효율 및 직진성을 최대로 할 수 있도록한 것이다.
즉, 하부전극(23), 절연층(24), 상부전극(25)의 두께 비를 1:3:2로 하고, 하부전극(23)의 전극 형상은 식각 공정으로 DLC 박막(22)이 노출된 부분과 식각된 측면 경사가 각각 1:1:1이 되도록 한다.
또한, 이 경우 하부전극(23)의 두께와 DLC 박막(22)의 노출 부분은 1:2의 비를 유지하고, 하부전극(23)의 두께와 상부전극(25)의 홀 크기는 1:1.5의 비율을 유지하도록 한다.
본 발명에 따른 전계 방출 표시 소자의 구성을 보다 상세하게 설명하면 다음과 같다.
먼저, 글래스 기판(21)상에 250 ~ 350Å의 두께, 바람직하게는 300Å의 두께로 형성되는 DLC 박막(22)과, 상기 DLC 박막(22)상에 Mo으로 형성되고, 박막이 완전히 제거된 원형의 제 1 홀을 갖는 제 1 영역과 제 1 영역을 중심으로 그에 연속되어 바깥쪽으로 갈수록 그 두께가 두꺼워져 26.5°의 경사도를 갖는 제 2 영역과 상기 제 2 영역의 외측에 가장 두꺼운 두께로 일정 두께를 갖고 형성되는 제 3 영역으로 구성되는 하부전극(23)과, 상기 하부 전극(23)상에 SiO2로 이루어고 하부 전극(23)의 제 2 영역에 접하지 않고 그에 일정 거리 이격되어 제 3 영역상에 일정 두께로 외측으로 라운드된 형태로 형성되는 절연층(24)과, 상기 절연층(24)상에 Mo으로 일정 두께로 형성되고 중앙부에 상기 하부 전극(23)의 제 1 홀에 대응되어 그 보다 작은 크기의 원통형의 제 2 홀을 갖고 형성되는 상부전극(25)으로 구성된다.
이와 같은 구조를 갖는 본 발명에 따른 전계 방출 표시 소자의 캐소드의 제조 공정은 다음과 같은 순서로 진행된다.
도 3은 본 발명에 따른 전계 방출 소자의 공정 흐름도이다.
먼저, 글래스 기판(21)상에 DLC 박막(22)층을 형성하고 표면 세정 공정을 진행한다.
그리고 상기 하부 전극(23)을 형성하기 위한 공정으로, DLC 박막(22)상에 금속층으로 예를들면, Mo층을 형성하고 포토리소그래피 공정으로 전극 모양을 갖도록 패터닝 한다.
이어, 하부 전극(23)이 형성된 전표면을 세정한후, 상기 하부 전극(23)을 포함하는 전면에 SiO2의 증착 및 평탄화 공정으로 절연층(24)을 형성한다.
그리고 상부 전극(25)을 형성하기 위한 공정으로, 절연층(24)상에 금속층으로 예를들면, Mo층,마스크용 산화막을 형성하고 포토리소그래피 공정으로 마스크용 산화막을 패터닝한후 이를 마스크로 하여 전극 모양을 갖도록 패터닝 한다.
이어, 패터닝된 상부 전극(25)을 마스크로 하여 절연층(24)을 식각하는 순서로 공정을 진행한다.
이와 같은 제조 공정에서, DLC 박막(22)은 Cs+ion assist 스퍼터링으로 증착 형성한다.
Cs+ion assist 스퍼터링 방법은 Cs+이온이 target을 때릴 때 target으로부터 음 이온을 발생시키는 확률이 큰 특징을 이용하여 스퍼터링 특성을 개선시키는 방법이다.
즉, DLC 박막(22) 증착시에 플라즈마 방전시 graphite target의 중앙에 위치한 Cs target에서 Cs+이온이 발생되고 Cs+이온이 다시 graphite target을 때려 음의 C 이온이 발생되도록 하고 이 C-이온이 potential에 의해 가속되어 기판에 충돌하도록 함으로써 양질의 DLC 박막(22)을 형성한다.
그리고 DLC 박막(22) 위에 하부전극을 형성하기 위한 Mo층과 상부전극을 형성하기 위한 Mo층을 증착시키는 공정은 DC 마그네트론 스퍼터링을 이용하고, 절연층 증착 공정은 e-beam evaporation, RF 마그네트론 스퍼터링, ion beam assist evaporation의 어느 하나를 이용한다.
그리고 하부 전극을 형성하기 위한 Mo층과 상부 전극을 형성하기 위한 Mo층의 식각 공정시에는 유도결합형 플라즈마 장비를 사용하고, 상부 전극 Mo의 식각을 위한 마스크용 산화막의 식각 공정시에는 자장이 강화된 유도결합형 플라즈마 장비를 사용하는 것이 바람직하다.
여기서, 유도 결합형 플라즈마 식각 장비의 챔버는 양극 산화된 Al 재질로 이루어진 것이 바람직하고, 수냉되는 3.5회 감긴 나선형의 구리 코일 안테나에 플라즈마를 발생시키기 위하여 13.56 MHz의 rf power를 인가하여 공정을 진행한다.
또한, 코일과 챔버를 분리시키는 석영창과 기판과의 거리를 65 mm를 유지하고, 기판에는 바이어스 전압을 유기하기 위하여 독립적으로 13.56 MHz의 rf power를 인가하여 공정을 진행한다.
그리고 자장이 강화된 유도결합형 플라즈마 식각장비는 챔버가 스테인레스 스틸 재질인 것을 사용하고, 유도 결합형 플라즈마를 발생시키기 위하여 5회 걸쳐 감겨져 있는 Cu 코일에 13.56 MHz rf power를 인가하고 바이어스 전압을 유기시키기 위하여 13.56 MHz rf power를 기판에 독립적으로 인가하여 공정을 진행하는 것이 바람직하다.
또한, 챔버내의 자장을 강화시키기 위하여 표면에서 2000 Gauss의 자장세기를 갖는 1 cm×10 cm 길이의 4쌍의 영구자석을 챔버 주위에 등간격으로 구성하고, 코일과 챔버를 분리시키는 석영창의 두께를 1cm, 기판과 석영창과의 거리를 75mm로 한다.
이와 같은 본 발명에 따른 전계 방출 표시 소자의 제조 방법을 각 공정 단계별로 상세히 설명하면 다음과 같다.
먼저, 하부 전극(23)을 형성하는 공정 단계를 설명하면 다음과 같다.
Cs+ion beam assist 스퍼터링 증착법을 이용하여 250 ~ 350Å의 두께로 DLC 박막(22)을 증착한다.
여기서, DLC 박막(22)의 증착 두께로는 300Å가 바람직하다.
하부 전극(23)을 형성하기 위한 재료로는 Mo를 사용하고 글래스 기판(21)상에 형성된 DLC 박막(22)을 TCE 용액, 에탄올, 초순수를 이용하여 세정하고 DC 마그네트론 스퍼터링(sputtering)을 이용하여 Mo층을 증착한다.
여기서, 일반적인 전극 재료인 Al을 하부전극 재료로 사용하게 되면 절연층(SiO2)의 습식 식각 용액인 BOE에 Al이 식각 되기 때문에 Al의 사용은 어렵다.
Mo층의 증착시 초기 진공도는 2×10-5Torr이하로 하고, Ar가스의 유량은 10 sccm으로 한다.
그리고 드로틀(throttle)밸브를 조절하여 증착시의 압력은 5mTorr로 일정하게 유지한다.
이와 같은 하부 전극 형성용 금속층을 증착한후에는 전극 모양을 만들기 위하여 포토레지스트를 마스크로 하여 건식 식각 공정을 진행한다.
여기서, 포토리소그래피 공정으로 포토레지스트 패턴을 형성한후에 포토레지스트 패턴의 베이킹(baking)온도를 조절하여 포토레지스트 패턴의 수직성을 감소시키는 방법으로 마스크의 모양에 변화를 줄 수 있다.
도 4a와 도 4b는 하부전극인 Mo층을 습식 식각한 후의 형상을 나타낸 것으로, 하부전극의 모양을 만들기 위하여 Mo층을 CH3COOH, H3PO4, HNO3, H2O를 6:7.6:3:15의 비율로 혼합한 용액으로 습식 식각한 것이다. 이때, 습식 식각 공정은 약 850 Å/min의 식각 속도로 공정이 진행된다.
도 4a에서와 같이, Mo층을 습식 식각으로 패터닝하는 경우에는 가장 바람직한 26.5°각도의 Mo층 식각 형상을 얻을 수 없음을 알 수 있다.
따라서, 본 발명에서는 Mo층의 패터닝을 건식 식각을 이용하여 진행한다.
즉, 하부 전극을 형성하기 위한 Mo층의 식각에는 유도 결합형 플라즈마 식각 장비를 사용하여 다음의 조건으로 공정을 진행한다.
inductive power를 400W, 바이어스 전압을 ~150V, 식각 가스로는 pure Cl2가스를 사용하고, 공정 압력은 20 mTorr의 조건으로 하여 식각 공정을 진행한다.
이때, 기판 온도를 70℃로 일정하게 유지하여 정확한 패터닝이 이루어지도록 한다.
이와 같은 식각 공정에서의 Mo층 식각 속도는 2900Å/min이다.
또한, 건식 식각에 의한 DLC 박막(22) 표면의 손상을 막기 위하여 건식 식각시 Mo층을 약 500 Å 남겨 놓은 후 습식 식각을 통하여 나머지 부분을 식각한다.
이때의 습식식각 용액으로는 38H3PO4+15HNO3+30CH3COOH+75H2O를 6:7.6:3:15의 비율로 혼합한 용액을 사용한다.
그리고 하부전극(23)을 형성하기 위한 Mo층의 식각된 측면 경사도를 낮게 하기 위하여 식각 마스크인 포토레지스트의 측면 각도를 낮추었으며, 측면 각도를 낮추기 위한 방법으로는 포토레지스트의 하드베이킹 온도를 높이는 방법을 사용한다.
포토레지스트의 하드 베이킹 온도 조절에 따른 Mo층의 식각 결과를 살펴보면 다음과 같다.
도 5a와 도 5b는 140℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도이다.
그리고 도 6a와 도 6b는 170℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도이고, 도 7a와 도 7b는 200℃에서의 하드 베이킹후의 포토레지스트층의 단면 구성 및 건식 식각후의 하부 전극층의 단면 구성도이다.
이와 같은 단면 구성에서 보면 포토레지스트의 하드 베이킹 온도를 높여 마스크의 측면 각도를 낮게 하는 것에 따라서 Mo층의 식각 후의 측면 각도를 낮출 수 있음을 알 수 있다.
특히, 도 6a와 도 6b에서와 같이, 170℃로 10분 동안 하드 베이킹한 포토레지스트를 마스크로 하여 Mo 식각을 하는 경우 Mo층의 측면 경사 각도를 최적화하는 것이 가능하다.
이와 같은 하드 베이킹 공정시에 공정 시간은 Mo층의 측면 경사 각도에 영향을 주지 않는다.
여기서, 도 6a와 도 6b에서 보면, Mo층을 건식식각을 하는 경우 식각된 측면 각도가 약 26.5°로써 원하는 형상을 얻을 수 있으나 바닥의 기판이 오버 에치되는 것을 알 수 있다.
소자 구성시 전자 방출 특성을 향상시키기 위해서는 DLC 박막(22)의 표면 손상이 없어야 하므로 하부전극(Mo)(23)의 패터닝시에 DLC 박막(22)이 노출된 직후 식각 공정이 종료되어야 한다.
따라서, 본 발명에서는 상기한바와 같이, DLC 박막(22)에 손상이 없이 하부 전극(Mo)(23)의 패터닝시에 건식식각과 습식식각을 모두 사용한다.
이와 같이 건식식각과 습식식각을 모두 사용하는 경우에는 도 8에서와 같이 바닥면의 오버 에치가 발생하지 않고 원하는 측면 각도를 얻을 수 있음을 알 수 있다.
도 8은 건식 식각 및 습식 식각을 같이 이용한 식각 공정후의 하부 전극의 단면 구성도이다.
이와 같이 건식 식각과 습식 식각을 함께 사용하여 패터닝한 하부전극(Mo)(23)의 단면 구성으로 원하는 측면 각도를 얻는 동시에 바닥면에 오버 에치되지 않도록 할 수 있지만, 전극 중앙 부분에 식각이 되지 않은 부분이 존재할 수도 있다.
중앙 부분에 식각되지 않은 부분이 존재하는 원인은 건식 식각중에 발생한 포토레지스트의 잔류물이 표면에 남아있어 마스크의 역할을 하기 때문인데, 이러한 현상을 억제하기 위해서 건식 식각후에 연속적으로 O2플라즈마 처리를 30초 동안 진행하여 포토레지스트 잔류물을 제거하는 것도 가능하다.
포토레지스트 잔류물 제거 공정은 유도결합형 플라즈마를 이용하여 20mTorr의 공정 압력에서 500W의 inductive power를 기판에 인가하여 진행한다.
이와 같이, O2플라즈마 처리를 통하여 포토레지스트의 손상이 발생하지 않는 정도로 Mo층의 표면에 남아있는 포토레지스트 잔류물을 제거한 후 습식식각을 진행하게 되면 도 9에서와 같은 단면을 얻을 수 있다.
도 9는 건식 식각,잔류물 제거,습식 식각 공정후의 하부 전극의 단면 구성도이다.
이와 같은 잔류물 제거 공정으로 도 9에서와 같이, 식각 되지 않고 남아있는 부분이 존재하지 않고, 식각 공정이 정확히 DLC 박막(22)의 표면에서 정지되도록 할 수 있다.
그리고 절연층의 증착 및 식각 공정 단계를 설명하면 다음과 같다.
절연층(24)의 형성 재료로는 SiO2를 사용하고, 증착 방법으로는 e-beam evaporation, rf reactive 마그네트론 스퍼터링, ion beam assist evaporation 장비등을 사용한다.
이때 절연층(24)의 두께는 하부 전극(23) 두께의 3배 정도로 하는 것이 바람직하다.
그리고 하부전극(23)과 절연층(24)간의 접착력을 향상시키기 위하여 하부전극(23)을 패터닝하고 절연층(24)을 증착하기 전에 TCE, acetone, alcohol, 초순수의 순서로 표면을 세정한다.
절연층(24)을 e-beam evaporation으로 증착하는 경우에는 초기진공도를 2×10-5Torr 이하로 하고, 가속전압은 3.2kV, 전류는 50∼60mA로 하는 것이 바람직하다. 기판 온도는 200℃∼600℃의 범위에서 변화를 주어 증착 효율을 높이는 것도 가능하다.
그리고 절연층(24)을 RF 마그네트론 스퍼터링으로 증착하는 경우에는 초기진공도를 2×10-5Torr 이하로 하고, Ar 가스 유량은 10 sccm, O2가스의 유량은 0.5 sccm으로 하고 드로틀 밸브를 조절하여 증착시의 압력은 10 mTorr로 일정하게 유지시킨다. 증착시의 Rf power는 200 W로 한다.
그리고 절연층(24)을 Ion beam assist evaporation으로 증착하는 경우에는 초기 진공도를 9×10-6Torr 이하로 하고, 가속전압은 5.5kV, 전류는 50∼60mA로 한다. Ion beam source로는 O2 +ion을 사용하고, O2 +ion을 발생시키기 위한 Rf power는 100W로 하고, ion 가속을 위한 가속전압은 900V로 한다.
하부전극(23)과 절연층(24)간의 접착력을 향상시키기 위하여 다음과 같은 방법들을 사용할 수 있다.
예를들어, 절연층(24)의 증착 공정에서 상온에서 e-beam evaporation을 이용하여 SiO2를 증착을 하는 경우, 하부전극(23)과 SiO2간의 계면에서의 접착력이 좋지 못하여 증착 직후 막이 벗겨질 수 있다.
따라서, e-beam evaporation으로 Mo층 증착시에 Mo층과 SiO2간의 접착력을 높이기 위하여 기판 온도를 200℃로 하고 Mo층 증착후에 30분간 동일한 온도에서 진공 열처리를 진행하고 200℃의 온도에서 Mo층을 증착하게 되면 접착력을 향상시킬 수 있다.
그러나 e-beam evaporation을 이용하여 증착한 SiO2를 패터닝하는 공정시에BOE 용액을 이용하여 습식 식각하는 경우 하부전극 Mo와 SiO2의 계면에서 습식 식각이 도 10에서와 같이 빠르게 진행될 수 있다.
도 10은 절연층 증착/습식 식각후의 단면 구성도이다.
이와 같이 계면을 통한 빠른 식각이 이루어지는 것은 열처리에 의한 Mo층과 SiO2간의 계면에서의 접착력 향상이 한계가 있음을 보여주는 것이다.
그리고 하부전극(23)과 절연층(24)의 계면에서의 접착력을 높이기 위한 또 다른 방법으로는 RF 마그네트론 스퍼터링을 이용하여 SiO2막을 3000Å증착 후 e-beam evaporation을 이용하여 나머지 부분을 증착하는 방법과, ion beam assist evaporation을 이용하여 SiO2막을 증착하는 두가지 방법이 있다.
이와 같은 e-beam evaporation 및 ion beam assist evaporation에서는 SiO2증착시 하부전극(23)의 모양에 따라 SiO2내의 계면이 존재할 수 있고, 그것에 의해 절연층(24)의 습식식각시 원하는 습식 식각 모양과 반대되는 형태의 습식식각 형상이 나타난다.
그러므로 e-beam evaporation으로 SiO2증착시 기판의 온도를 600℃로 높이고, 증착 속도를 매우 낮추어 약 3Å/s의 증착 속도에서 증착을 수행하는 것이 바람직하다.
이와 같이 공정을 진행하는 이유는 다음과 같다.
도 11은 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 절연층을 증착하는 경우의 단면 구성도이고, 도 12는 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 증착한 절연층의 습식 식각후의 단면 구성도이다.
도 11에서와 같이 계면을 형성시키며 절연층(24)이 증착되는 현상은 하부 전극(23)의 모양에 의한 것으로써 e-beam evaporation으로 SiO2증착시 step coverage 특성이 좋지 못하여 발생하는 것이다.
그리고 도 12에서와 같이 절연층(24)의 습식 식각이 역상으로 이루어지는 현상은 도 11에서와 같이 증착 단계에서 형성된 계면을 따라 식각이 빨리 이루어져 나타난 현상이다.
이러한 역상의 습식 식각 현상은 도 13에서 정확히 나타난다.
도 13은 절연층내의 계면에 따라 습식 식각이 진행되는 현상을 나타낸 단면 구성도이다.
그러므로 SiO2증착시 생성되는 SiO2내의 계면을 없애기 위하여 스텝커버리지(step coverage)를 향상시는 것이 바람직하다.
따라서, e-beam evaporation으로 SiO2증착시 기판의 온도를 600℃로 높이고, 증착 속도를 매우 낮추어 약 3 Å/s의 증착 속도에서 증착을 수행하여 스텝커버리지를 향상시키는 것이다.
이와 같이 e-beam evaporation으로 SiO2증착 공정을 진행하는 경우의 습식식각 공정시의 단면 구성은 도 14에서와 같고 습식 식각 형상이 SiO2계면에 의한 역상의 모양에서 원하는 모양으로 개선되는 것을 알 수 있다.
도 14는 RF 마그네트론 스퍼터링과 e-beam evaporation을 함께 이용하여 600℃의 기판 온도에서 증착 속도를 3Å/s로 증착한 절연층의 습식 식각 진행시의 단면 구성도이다.
그리고 절연층(24)의 위치에 따라서 식각 속도가 다를 수 있는데, 이 현상은 증착률이 일정하게 유지되지 않아 위치에 따라 SiO2의 밀도가 차이 나는 것이 원인이다.
이러한 현상은 RF reactive 마그네트론 스퍼터링을 이용하는 경우 낮은 증착속도로 인하여 증착시 계면 생성 없이 증착이 이루어지고, SiO2내에 계면이 존재하지 않으므로 역상의 습식 식각 형상이 존재하지 않는 동시에 증착 속도가 일정하므로 습식식각 속도가 일정하게 나타나 매끄러운 식각 형상을 얻을 수 있다.
이상의 결과에서 보면, 절연층(24)의 증착 공정을 RF reactive 마그네트론 스퍼터링으로 진행하는 것이 가장 바람직함을 알 수 있다.
도 12와 도 14를 보면 하부전극(23)의 모양에 기인하여 절연층(24)에 함몰된 부분이 존재하는 것을 알 수 있다.
이와 같은 절연층(24)의 함몰은 후속 공정에서 형성되는 상부전극(25)을 함몰시키는 원인이 된다.
이러한 현상을 제거하기 위하여 본 발명에서는 다음과 같이 절연층의 평탄화 공정을 진행한다.
즉, 도 15에서와 같이, SiO2증착 후 그 위에 포토레지스트를 도포하여 함몰된 부분이 채워지게 한 후 도포된 포토레지스트와 SiO2를 동일한 식각 속도로 식각하여 평탄화 공정을 진행한다.
여기서 사용하는 식각 장비로는 자장 강화된 유도 결합형 플라즈마 식각 장비이고, 공정 조건으로 inductive power를 1000W, 바이어스 전압은 ~100V로 일정하게 유지한다. 식각 가스로는 90%CF4가스에 10%O2가스를 사용한다.
도 15는 절연층의 평탄화를 위하여 설정 두께보다 절연층을 하부 전극 두께만큼 더 증착한후 포토레지스트를 도포한 단면 구성도이고, 도 16은 식각 가스의 O2함유량에 따른 절연층과 포토레지스트의 식각 속도 변화를 나타낸 그래프이다.
그리고 도 17은 식각 가스에 O2가스를 10%로 함유시켜 평탄화 공정을 수행한후의 단면 구성도이다.
이와 같은 절연층의 평탄화를 수행하기 위해서는 SiO2와 포토레지스트를 같은 식각 속도로 식각할 수 있는 식각 조건을 선택해야한다.
SiO2식각에 가장 많이 쓰이는 CF4가스를 주요 식각 가스로 사용하고 포토레지스트 제거에 효과적인 O2가스를 첨가 가스로 사용하여 공정을 진행하는데, CF4가스에 O2가스 첨가에 따른 SiO2와 포토레지스트의 식각 속도의 변화는 도 16에서와 같다.
도 16에서 보면 CF4가스에 O2가스를 첨가함에 따라 SiO2의 식각 속도는 감소하는 반면 포토레제스트의 식각 속도는 증가함을 알 수 있다.
여기서, 90% CF4가스에 10% O2가스를 첨가하여 식각하는 경우에는 SiO2와 포토레지스트의 식각 속도가 동일함을 알 수 있다.
본 발명의 절연층 평탄화 공정에서는 90% CF4가스에 10% O2가스를 첨가한 식각 가스를 이용하여 평탄화를 이루고 그 결과는 도 17에서와 같이, 절연층(24)에 함몰된 부분이 존재하지 않고 상부면이 평탄하게 된다.
이와 같이 절연층의 평탄화 공정이 완료되면 상부 전극을 형성하기 위한 Mo층의 증착 공정을 다음과 같이 진행한다.
상부전극(25)을 형성하기 위한 Mo층의 증착은 DC 마그네트론 스퍼터링을 사용하고, 증착시의 초기 진공도는 2×10-5Torr이하, Ar 가스 유량은 10 sccm, 압력은 5mTorr로 일정하게 유지한다.
그리고 Mo층의 증착 두께는 하부 전극(23)의 두배로 한다.
이와 같은 Mo층의 증착 공정후에 다음과 같은 식각 공정을 상부 전극(25)을 패터닝한다.
상부 전극(25)의 식각은 수직하게 이루어져야 하기 때문에 상부전극(25)의 식각 공정에서는 마스크 물질과의 높은 식각 선택비를 갖도록하여 진행한다.
식각 마스크로 SiO2를 사용하고, 마스크 식각 장비로는 자장 강화된 유도 결합형 플라즈마 식각장비를 사용한다.
여기서, 마스크 산화막은 RF 마그네트론 스퍼터링으로 3500Å의 두께로 증착한다.
그리고 마스크 산화막의 식각 조건은 inductive power를 1000W, 바이어스 전압은 ~100V, 식각 가스로는 CF4가스를 사용한다.
그리고 이와 같은 공정을 형성된 마스크 산화막을 이용하여 Mo층을 유도결합형 플라즈마 장비를 사용하여 다음과 같은 공정 조건을 패터닝한다.
Mo층의 패터닝 공정시에 Mo층과 마스크로 사용되는 SiO2간의 높은 식각 속도와 식각 선택비를 얻기 위하여, 50% Cl2에 50% O2가스를 첨가 조건에서 공정 압력 20mTorr, inductive power 400W, 바이어스 전압 ~150V, 기판 온도 70℃로 하여 상부 전극(25) 패터닝 공정을 진행한다.
즉, 주요 식각 가스로는 Cl2가스를 사용하고, 첨가가스로 O2, BCl3가스를 사용하여 첨가가스량 변화에 따른 Mo와 SiO2의 식각 속도의 변화를 보면 도 18에서와 같은 결과를 얻을 수 있다.
여기서, 공정 압력, 기판 온도, inductive power, 바이어스 전압을 변화시키는 것에 의해서도 식각 속도가 변화된다.
도 18은 각 공정 조건의 변화에 따른 Mo와 SiO2의 식각 속도의 변화를 나타낸 그래프이다.
도 18에서 보면, 50% Cl2에 50% O2가스 첨가 조건에서 공정 압력 20mTorr, inductive power 400W, 바이어스 전압 ~150V, 기판 온도 70℃로 하여 식각하는 경우 Mo와 SiO2간에 높은 식각속도와 식각 선택비를 얻을 수 있음을 알 수 있다.
이와 같은 식각 조건을 이용하여 공정을 진행하는 경우 마스크 산화막과 Mo층의 패터닝 단면 구성은 도 19a와 도 19b와 같다.
도 19b에서 보면, Mo층이 수직하게 식각되는 것을 알 수 있다.
도 19a는 Mo층의 식각을 위한 마스크 산화막의 패터닝된 단면 구성도이고, 도 19b는 마스크 산화막을 이용한 Mo층의 패터닝후의 단면 구성도이다.
이와 같은 상부 전극(25) 패터닝 공정후에 절연층(24)을 BOE(6:1) 용액을 사용하여 식각하면 도 20 및 도 21에서의 최종적인 캐소드 구조를 완성하게 된다.
도 20은 본 발명에 따른 전계 방출 표시 소자의 제조 완료된 캐소드의 정면도이고, 도 21은 본 발명에 따른 전계 방출 표시 소자의 제조 완료된 캐소드의 단면 구성도이다.
이와 같은 본 발명에 따른 전계 방출 소자는 방출 어레이(emission array) 부분이 상부 전극과 하부 전극으로 이루어져 정확한 색상의 구현이 가능하다.
그리고 구조가 일반적인 tip 구조의 전극에서 방출되는 일렉트론 빔에 비하여 직진성을 갖도록 구성되어 고선명도를 얻을 수 있다.
이상에서 설명한바와 같은 본 발명의 전계 방출 표시 소자 및 그의 제조 방법은 상기한 실시예에 한정되지 않고 본 발명의 요지가 변경되지 않는 범위내에서 당업자가 응용,변경 가능함은 명백하다.
이와 같은 본 발명에 따른 전계 방출 표시 소자 및 그의 제조 방법은 다음과 같은 효과가 있다.
첫째, 캐소드 형성시에 다이아몬드성 카본 박막을 이용한 박막형으로 소자를 형성하고 각 공정 단계에서의 조건을 최적화 하여 전계 방출 효율을 증대시킬 수 있더.
둘째, 절연층과 게이트 전극의 설계 마진 충분히 확보하여 소자의 특성 및 수율을 향상시키는 효과가 있다.
셋째, 하부전극 물질로 Mo를 사용하고 hard baking한 PR을 식각 마스크로 사용하여 식각 공정을 진행하여 원하는 전극 형태를 효율적으로 얻을 수 있다.
넷째, 하부 전극 패터닝시에 건식 식각후 습식 식각을 연속적으로 수행하여 하부층인 DLC 박막의 표면 손상이 없도록 하여 소자의 균일성 및 동작 특성을 확보할 수 있다.
다섯째, 절연층 형성시에 RF reactive 마그네트론 스퍼터링법을 사용하여 하부 전극과 절연층과의 접착력을 크게 하고 후속되는 습식 식각 특성을 향상시킬 수 있다.
여섯째, 하부 전극 형성후에 TCE, acetone, alcohol, 초순수의 순서로 표면 세정을 하여 절연층과의 접착력을 향상시킬 수 있다.
일곱째, 절연층의 평탄화 공정으로 하부 전극의 형상에 따라 절연층이 함몰되어 소자 특성을 저하시키는 문제를 해결할 수 있다.
여덟째, 상부 전극을 형성하기 위한 Mo층의 패터닝 공정시에 SiO2마스크와의 높은 식각 속도와 식각 선택비를 얻을 수 있어 상부 전극의 패터닝이 정확하게 이루어지게 한다.
이는 소자의 균일성,재현성 측면에서 유리한 효과를 갖는다.
아홉째, 방출 어레이(emission array) 부분이 상부 전극과 하부 전극으로 이루어져 정확한 색상의 구현이 가능하고, 일반적인 tip 구조의 전극에서 방출되는 일렉트론 빔에 비하여 직진성을 갖도록 구성되어 고선명도를 얻을 수 있다.

Claims (37)

  1. 글래스 기판상에 형성된 DLC 박막;
    제 1 홀이 형성되는 제 1 영역, 제 1 영역을 중심으로 그에 연속되어 바깥쪽으로 갈수록 그 두께가 두꺼워지는 경사를 갖는 제 2 영역, 상기 제 2 영역의 외측에 균일한 두께로 형성되는 제 3 영역을 갖고 DLC 박막상에 구성되는 하부전극;
    상기 하부 전극의 제 2 영역에 접하지 않고 그에 일정 거리 이격되어 제 3 영역상에 일정 두께로 외측으로 라운드된 형태로 형성되는 절연층;
    상기 절연층상에 형성되고 상기 하부 전극의 제 1 홀에 대응하는 위치에서, 상기 제 1 홀보다 작은 제 2 홀을 갖고 형성되는 상부 전극을 포함하여 구성되는 것을 특징으로 하는 전계 방출 표시 소자.
  2. 제 1 항에 있어서, 상기 제 1 홀 및 제 2 홀은 원통의 형상을 갖는 것을 특징으로 하는 전계 방출 표시 소자.
  3. 제 1 항에 있어서, 하부전극, 절연층, 상부전극의 두께비가 1:3:2인 것을 특징으로 하는 전계 방출 표시 소자.
  4. 제 1 항에 있어서, 하부 전극의 제 1 영역과 제 2 영역의 너비 비율이 1:1인 것을 특징으로 하는 전계 방출 표시 소자.
  5. 제 1 항에 있어서, 하부전극의 두께와 상부전극의 제 2 홀 크기는 1:1.5의 비율을 갖는 것을 특징으로 하는 전계 방출 표시 소자.
  6. 제 1 항에 있어서, 하부전극의 제 3 영역의 두께와 DLC 박막이 노출된 제 1 영역의 너비의 크기 비율은 1:2인 것을 특징으로 하는 전계 방출 표시 소자.
  7. 제 1 항에 있어서, DLC 박막은 250 ~ 350Å의 두께를 갖는 것을 특징으로 하는 전계 방출 표시 소자.
  8. 제 1 항에 있어서, 하부 전극과 상부 전극은 Mo층이고, 그 사이의 절연층은 SiO2인 것을 특징으로 하는 전계 방출 표시 소자.
  9. 제 1 항에 있어서, 하부 전극의 제 2 영역은 26.5°의 경사를 갖는 것을 특징으로 하는 전계 방출 표시 소자.
  10. 기판상에 형성된 DLC 박막상에 하부 전극 형성용 물질층을 형성하는 단계;
    상기 DLC 박막상에 포토레지스트 패턴층을 형성하고 패터닝된 포토레지스트층의 수직성을 감소시키는 단계;
    상기 포토레지스트 패턴층을 마스크로 하여 노출된 하부 전극용 물질층을 일정 두께 건식 식각하고 남은 부분을 습식 식각 공정으로 제거하여 하부 전극을 형성하는 단계;
    상기 하부 전극을 포함하는 전면에 절연층을 형성하고 평탄화하는 단계;
    상기 평탄화된 절연층상에 상부 전극 형성용 물질층을 형성하고 선택적으로 패터닝하고 상기 절연층을 부분적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  11. 제 10 항에 있어서, 하부 전극 형성용 물질층의 형성 두께, 평탄화된 절연층의 두께, 상부 전극 형성용 물질층의 형성 두께를 1:3:2의 비율로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  12. 제 10 항에 있어서, 하부 전극을 형성하는 단계에서 식각 공정으로 노출된 DLC 박막의 너비와 하부 전극 형성용 물질층의 식각된 일측면의 너비가 1:1이 되도록 하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  13. 제 10 항에 있어서, DLC 박막을 Cs+ion beam assist 스퍼터링 증착법을 이용하여 250 ~ 350Å의 두께로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  14. 제 10 항에 있어서, 상부, 하부 전극 형성용 물질층으로 Mo를 사용하고 절연층으로 SiO2를 사용하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  15. 제 14 항에 있어서, 하부 전극을 형성하기 위한 Mo층을 증착하기 전에 기판상에 형성된 DLC 박막을 TCE 용액, 에탄올, 초순수를 이용하여 세정한후에 DC 마그네트론 스퍼터링(sputtering)을 이용하여 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  16. 제 14 항에 있어서, Mo층의 증착시 초기 진공도는 2×10-5Torr이하로 하고, Ar가스의 유량은 10 sccm으로, 압력을 5mTorr로 하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  17. 제 10 항에 있어서, 패터닝된 포토레지스트층의 수직성을 감소시키는 단계는 170℃로 10분 동안 하드 베이킹하여 패터닝된 포토레지스트층의 측면 각도를 낮추는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  18. 제 10 항에 있어서, 하부 전극을 형성하는 단계에서 건식 식각후에 연속적으로 O2플라즈마 처리를 진행하여 건식 식각중에 발생한 포토레지스트 잔류물을 제거한후 습식 식각을 하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  19. 제 18 항에 있어서, O2플라즈마 처리를 유도결합형 플라즈마 장치를 이용하여 20mTorr의 공정 압력에서 500W의 inductive power를 기판에 인가하여 30초 동안 진행하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  20. 제 18 항에 있어서, 건식 식각 공정을 inductive power를 400W, 바이어스 전압을 ~150V, 식각 가스로는 pure Cl2가스를 사용하고, 공정 압력은 20 mTorr의 조건으로 하여 기판 온도를 70℃로 일정하게 유지한 상태에서 진행하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  21. 제 18 항에 있어서, 습식 식각을 38H3PO4+15HNO3+30CH3COOH+75H2O를 6:7.6:3:15의 비율로 혼합한 용액을 사용하여 진행하고 하부의 DLC 박막이 에치 스토퍼 역할을 하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  22. 제 10 항에 있어서, 하부 전극을 형성하기 위한 건식 식각 공정은 하부 전극용 물질층이 500Å의 두께가 남도록 진행하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  23. 제 14 항에 있어서, 절연층을 e-beam evaporation, rf reactive 마그네트론 스퍼터링, ion beam assist evaporation의 어느 하나의 방법으로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  24. 제 23 항에 있어서, 절연층을 증착하기 전에 TCE, acetone, alcohol, 초순수의 순서로 표면을 세정하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  25. 제 23 항에 있어서, 절연층을 e-beam evaporation으로 증착하는 경우에는 초기진공도를 2×10-5Torr 이하로 하고, 가속전압은 3.2kV, 전류는 50∼60mA로 하고,기판 온도를 200℃∼600℃의 범위에서 변화를 주어 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  26. 제 23 항에 있어서, 절연층을 RF 마그네트론 스퍼터링으로 증착하는 경우에는 초기 진공도를 2×10-5Torr 이하로 하고, Ar 가스 유량은 10 sccm, O2가스의 유량은 0.5 sccm으로 하고 증착시의 압력은 10 mTorr로 일정하게 유지시고, Rf power는 200 W로 하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  27. 제 23 항에 있어서, 절연층을 Ion beam assist evaporation으로 증착하는 경우에는 초기 진공도를 9×10-6Torr 이하로 하고, 가속전압은 5.5kV, 전류는 50∼60mA로 하고, Ion beam source로는 O2 +ion을 사용하고, O2 +ion을 발생시키기 위한 Rf power는 100W로 하고, ion 가속을 위한 가속전압은 900V로 하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  28. 제 23 항에 있어서, RF 마그네트론 스퍼터링을 이용하여 절연층을 3000Å 두께 증착 후 e-beam evaporation을 이용하여 나머지 부분을 증착하거나, ion beam assist evaporation을 이용하여 나머지 부분을 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  29. 제 23 항에 있어서, 절연층 증착시에 기판의 온도를 600℃로 하고, 증착 속도를 3Å/s의 속도로 진행하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  30. 제 10 항에 있어서, 절연층의 평탄화 단계는 절연층의 증착 후 그 위에 포토레지스트를 도포하여 함몰된 부분이 채워지게 한 후 도포된 포토레지스트와 절연층을 동일한 식각 속도로 식각하는 공정으로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  31. 제 30 항에 있어서, 식각 장비로 자장 강화된 유도 결합형 플라즈마 식각 장비를 사용하여 공정 조건으로 inductive power를 1000W, 바이어스 전압은 ~100V로 일정하게 유지하고 식각 가스로는 90%CF4가스에 10%O2가스를 사용하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  32. 제 14 항에 있어서, 상부전극을 형성하기 위한 Mo층의 증착을 DC 마그네트론 스퍼터링을 사용하고, 증착시의 초기 진공도는 2×10-5Torr이하, Ar 가스 유량은 10 sccm, 압력은 5mTorr로 일정하게 유지하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  33. 제 10 항에 있어서, 상부 전극 형성용 물질층의 패터닝을 위하여 식각 마스크로 SiO2를 RF 마그네트론 스퍼터링 공정으로 3500Å의 두께로 증착하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  34. 제 33 항에 있어서, SiO2의 패터닝을 자장이 강화된 유도 결합형 플라즈마 식각 장비를 사용하고, inductive power를 1000W, 바이어스 전압은 ~100V, 식각 가스로는 CF4가스를 사용하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  35. 제 33 항에 있어서, 식각 마스크를 이용하여 상부 전극 형성용 물질층을 유도결합형 플라즈마 장비를 사용하여 inductive power는 400V, 바이어스 전압은 ~150V, 공정 압력은 20mTorr, 식각시 기판 온도는 70℃로 유지한 상태에서 식각 가스로 Cl2와 O2가스를 사용하여 식각하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  36. 제 35 항에 있어서, Cl2가스와 O2가스를 1:1의 비율로 사용하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  37. 제 10 항에 있어서, 절연층을 BOE(6:1) 용액을 사용하여 부분적으로 제거하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
KR1020000036066A 2000-06-28 2000-06-28 전계 방출 표시 소자 및 그의 제조 방법 KR20020003709A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000036066A KR20020003709A (ko) 2000-06-28 2000-06-28 전계 방출 표시 소자 및 그의 제조 방법
US09/725,164 US20020011770A1 (en) 2000-06-28 2000-11-29 Thin film type field emission display and method of fabricating the same
JP2001112194A JP2002025426A (ja) 2000-06-28 2001-04-11 電界放出表示素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036066A KR20020003709A (ko) 2000-06-28 2000-06-28 전계 방출 표시 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020003709A true KR20020003709A (ko) 2002-01-15

Family

ID=19674505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036066A KR20020003709A (ko) 2000-06-28 2000-06-28 전계 방출 표시 소자 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20020011770A1 (ko)
JP (1) JP2002025426A (ko)
KR (1) KR20020003709A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6923890B2 (en) * 1999-12-15 2005-08-02 Plasmasol Corporation Chemical processing using non-thermal discharge plasma
US6818193B2 (en) * 1999-12-15 2004-11-16 Plasmasol Corporation Segmented electrode capillary discharge, non-thermal plasma apparatus and process for promoting chemical reactions
US7192553B2 (en) * 1999-12-15 2007-03-20 Plasmasol Corporation In situ sterilization and decontamination system using a non-thermal plasma discharge
US6955794B2 (en) 1999-12-15 2005-10-18 Plasmasol Corporation Slot discharge non-thermal plasma apparatus and process for promoting chemical reaction
US7029636B2 (en) * 1999-12-15 2006-04-18 Plasmasol Corporation Electrode discharge, non-thermal plasma device (reactor) for the pre-treatment of combustion air
US7094322B1 (en) 1999-12-15 2006-08-22 Plasmasol Corporation Wall Township Use of self-sustained atmospheric pressure plasma for the scattering and absorption of electromagnetic radiation
EP1430501A2 (en) * 2001-07-02 2004-06-23 Plasmasol Corporation A novel electrode for use with atmospheric pressure plasma emitter apparatus and method for using the same
US20040050684A1 (en) * 2001-11-02 2004-03-18 Plasmasol Corporation System and method for injection of an organic based reagent into weakly ionized gas to generate chemically active species
JP2005509255A (ja) * 2001-11-02 2005-04-07 プラズマゾル・コーポレイション 非熱プラズマスリット放電装置
JP3745348B2 (ja) * 2003-06-16 2006-02-15 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
CA2553806A1 (en) * 2004-01-22 2005-08-04 Plasmasol Corporation Modular sterilization system
JP2008503030A (ja) * 2004-01-22 2008-01-31 プラズマゾル・コーポレイション 弱電離ガスを生成するためのキャピラリ内蔵リング電極型ガス放電発生器及びその使用方法
US20070048176A1 (en) * 2005-08-31 2007-03-01 Plasmasol Corporation Sterilizing and recharging apparatus for batteries, battery packs and battery powered devices
US8866068B2 (en) 2012-12-27 2014-10-21 Schlumberger Technology Corporation Ion source with cathode having an array of nano-sized projections

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199398A (ja) * 1997-01-16 1998-07-31 Ricoh Co Ltd 電子発生装置
JP2000149766A (ja) * 1998-09-11 2000-05-30 Pioneer Electronic Corp 電子放出素子及びこれを用いた表示装置
JP2000156147A (ja) * 1998-11-19 2000-06-06 Sony Corp 冷陰極電界電子放出素子及び冷陰極電界電子放出型表示装置
KR20010003844A (ko) * 1999-06-25 2001-01-15 구자홍 전계방출 표시소자 및 그 제조방법
JP2001195973A (ja) * 2000-01-13 2001-07-19 Pioneer Electronic Corp 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199398A (ja) * 1997-01-16 1998-07-31 Ricoh Co Ltd 電子発生装置
JP2000149766A (ja) * 1998-09-11 2000-05-30 Pioneer Electronic Corp 電子放出素子及びこれを用いた表示装置
JP2000156147A (ja) * 1998-11-19 2000-06-06 Sony Corp 冷陰極電界電子放出素子及び冷陰極電界電子放出型表示装置
KR20010003844A (ko) * 1999-06-25 2001-01-15 구자홍 전계방출 표시소자 및 그 제조방법
JP2001195973A (ja) * 2000-01-13 2001-07-19 Pioneer Electronic Corp 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置

Also Published As

Publication number Publication date
JP2002025426A (ja) 2002-01-25
US20020011770A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
US7508124B2 (en) Field emission device, display adopting the same and method of manufacturing the same
US5229331A (en) Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology
US5186670A (en) Method to form self-aligned gate structures and focus rings
KR20020003709A (ko) 전계 방출 표시 소자 및 그의 제조 방법
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
KR100343222B1 (ko) 전계방출표시소자의제조방법
US6685523B2 (en) Method of fabricating capillary discharge plasma display panel using lift-off process
US6391670B1 (en) Method of forming a self-aligned field extraction grid
US5683282A (en) Method for manufacturing flat cold cathode arrays
US6045425A (en) Process for manufacturing arrays of field emission tips
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
KR100260260B1 (ko) 전계방출 표시소자의 제조방법
KR100280881B1 (ko) 전계 방출 소자의 제조방법
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
KR100212528B1 (ko) 양극산화를 이용한 fed장치 마이크로팁의 제조방법
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JP2000323013A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP3135131B2 (ja) 電子放出素子
KR100282261B1 (ko) 전계방출 캐소드 어레이 및 이의 제조방법
KR0154562B1 (ko) 전계 방출형 디스플레이용 다이아몬드형 탄소 팁을 가진 필드에미터 제조방법
KR100287116B1 (ko) 저전압 구동이 가능한 전계방출 표시장치 및 이의 제조방법
KR100262199B1 (ko) 전계방출 캐소드 및 이의 제조방법
KR100323979B1 (ko) 전계방출소자와그제조방법
KR100343225B1 (ko) 전계방출소자의제조방법
JPH08306327A (ja) 平面表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application