JP2000323013A

JP2000323013A - 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置

Info

Publication number: JP2000323013A
Application number: JP12863599A
Authority: JP
Inventors: Kazuo Kikuchi; 一夫菊地; Shinji Kubota; 紳治久保田; Hiroshi Sata; 博史佐多
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-05-10
Filing date: 1999-05-10
Publication date: 2000-11-24
Also published as: KR20010020824A

Abstract

(57)【要約】【課題】製造が容易で表示装置の大画面化に対応可能な
冷陰極電界電子放出素子を提供する。【解決手段】冷陰極電界電子放出素子を、（Ａ）支持体
１０上に形成されたカソード電極１１、（Ｂ）カソード
１１電極上を含む支持体１０上に形成された絶縁層、
（Ｃ）絶縁層１２上に形成されたゲート電極１３、
（Ｄ）ゲート電極１３と絶縁層１２とを貫通した開口部
１４、（Ｅ）開口部１４の底部に位置するカソード電極
１１上に形成され、且つ、先端部が錐状形状を有する抵
抗体層１５ｅ、及び、（Ｆ）抵抗体層１５ｅを構成する
材料よりも仕事関数の小さい導電材料から成り、抵抗体
層１５ｅの先端部上に該先端部の錐状形状を反映して形
成された電子放出部１７ｅを備えた構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子及びその製造方法、並びに、冷陰極電界電子放出
型表示装置に関し、より詳しくは、先端部が錐状形状を
有する冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子を２次元マトリクス
状に配列した平面型の冷陰極電界電子放出型表示装置に
関する。

【０００２】

【従来の技術】現在主流の陰極線管（ＣＲＴ）に代わる
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置としては、液晶表示装置（ＬＣＤ）、エレクトロ
ルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）が例示される。また、熱的励起によらず固体
から真空中に電子を放出することが可能な冷陰極電界電
子放出型の表示装置、所謂フィールドエミッションディ
スプレイ（ＦＥＤ）も提案されており、画面の明るさ及
び低消費電力の観点から注目を集めている。

【０００３】冷陰極電界電子放出型の表示装置（以下、
単に、表示装置と称する場合がある）は、一般に、２次
元マトリクス状に配列された各画素に対応して電子放出
部を有するカソード・パネルと、この電子放出部から放
出された電子との衝突により励起されて発光する蛍光体
層を有するアノード・パネルとが、真空層を介して対向
配置された構成を有する。カソード・パネル上の各画素
においては、通常、複数の電子放出部が形成され、更
に、電子放出部から電子を引き出すためのゲート電極も
形成されている。この電子放出部とゲート電極を有する
部分を、電界放出素子と称することにする。

【０００４】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、電子放出部
の先端形状を鋭く尖らせた形状とすること、個々の電子
放出部を微細化して、一画素に対応する区画内における
電子放出部の存在密度を高めること、電子放出部の先端
とゲート電極との距離を短縮することが必要である。従
って、これらを実現するために、従来より様々な構成を
有する電界放出素子が提案されている。

【０００５】かかる従来の表示装置に用いられる電界放
出素子の代表例の１つとして、電子放出部を円錐形の導
電体で構成した、所謂スピント（Ｓｐｉｎｄｔ）型電界
放出素子が知られている。このスピント型電界放出素子
を適用した表示装置の概念図を、図３７に示す。カソー
ド・パネルＣＰに形成されたスピント型電界放出素子が
多数形成されたは、支持体２００に形成されたカソード
電極２０１と、絶縁層２０２と、絶縁層２０２上に形成
されたゲート電極２０３と、ゲート電極２０３及び絶縁
層２０２を貫通して設けられた開口部２０４内に形成さ
れた円錐形の電子放出部２０５から構成されている。電
子放出部２０５が所定数、２次元マトリクス状に配列さ
れて１画素が構成される。一方、アノード・パネルＡＰ
は、透明基板２１０上に所定のパターンにより蛍光体層
２１１が形成され、この蛍光体層２１１がアノード電極
２１２で覆われた構造を有する。

【０００６】電子放出部２０５とゲート電極２０３との
間に電圧を印加すると、その結果生じた電界によって電
子放出部２０５の先端から電子ｅが引き出される。この
電子ｅは、アノード・パネルＡＰのアノード電極２１２
に引き付けられ、アノード電極２１２と透明基板２１０
との間に形成された発光体層である蛍光体層２１１に衝
突する。この結果、蛍光体層２１１が励起されて発光
し、所望の画像を得ることができる。この電界放出素子
の動作は、基本的にゲート電極２０３に印加される電圧
によって制御される。

【０００７】ここで、スピント型電界放出素子の代表的
な製造方法の概要を、以下、図３８及び図３９を参照し
ながら説明する。この製造方法は、基本的には、円錐形
の電子放出部２０５を金属材料の垂直蒸着により形成す
る方法である。即ち、開口部２０４に対して蒸着粒子は
垂直に入射するが、開口端付近に形成されるオーバーハ
ング状の堆積物による遮蔽効果を利用して、開口部２０
４の底部に到達する蒸着粒子の量を漸減させ、円錐形の
堆積物である電子放出部２０５を自己整合的に形成す
る。ここでは、不要なオーバーハング状の堆積物の除去
（リフトオフ）を容易とするために、ゲート電極２０３
上に剥離層２０６を予め形成しておく方法について説明
する。

【０００８】［工程−１０］先ず、例えばガラス基板か
ら成る支持体２００の上にニオブ（Ｎｂ）から成るカソ
ード電極２０１を形成した後、その上にＳｉＯ₂から成
る絶縁層２０２、導電材料から成るゲート電極２０３を
順次製膜し、次に、このゲート電極２０３と絶縁層２０
２をパターニングすることにより開口部２０４を形成す
る（図３８の（Ａ）参照）。

【０００９】［工程−２０］次に、図３８の（Ｂ）に示
すように、ゲート電極２０３上にアルミニウムを斜め蒸
着することにより、剥離層２０６を形成する。このと
き、支持体２００の法線に対する蒸着粒子の入射角を十
分に大きく選択することにより、開口部２０４の底面に
はアルミニウムを殆ど堆積させることなく、ゲート電極
２０３の上に剥離層２０６を形成することができる。こ
の剥離層２０６は、開口部２０４の開口端から庇状に張
り出しており、これにより開口部２０４が実質的に縮径
される。

【００１０】［工程−３０］次に、全面に例えば導電材
料としてモリブデン（Ｍｏ）を垂直蒸着する。このと
き、図３９の（Ａ）に示すように、剥離層２０６上でオ
ーバーハング形状を有する導電材料層２０５Ａが成長す
るに伴い、開口部２０４の実質的な直径が次第に縮小さ
れるので、開口部２０４の底部において堆積に寄与する
蒸着粒子は、次第に開口部２０４の中央付近を通過する
ものに限られるようになる。この結果、開口部２０４の
底部には円錐形の堆積物が形成され、この円錐形の堆積
物が電子放出部２０５となる。

【００１１】［工程−４０］この後、図３９の（Ｂ）に
示すように、電気化学的プロセス及び湿式プロセスによ
って剥離層２０６をゲート電極２０３の表面から剥離
し、ゲート電極２０３の上方の導電材料層２０５Ａを除
去（リフトオフ）する。

【００１２】ところで、上述のような電子放出部は、実
際には支持体上に場合に依っては数千万個ものオーダー
で形成されるため、個々の形状や寸法のばらつきによる
電子放出特性のばらつきは避けられない。即ち、電子放
出が開始する際のゲート電圧の閾値は電子放出部ごとに
異なり、しかもＩ−Ｖ曲線（ゲート電圧Ｖを横軸、放出
電子電流Ｉを縦軸にとり、ゲート電圧Ｖに対する放出電
子電流Ｉの変化を表す特性曲線）の傾きはいずれも急峻
であるために、通常駆動時のゲート電圧下でも、或る電
子放出部は過電流によって破壊され、或る電子放出部か
らは電子が放出されない、といった不都合が生ずる虞れ
がある。このばらつきを一部改善可能な電界放出素子し
て、例えば特開平５−４７２９６号公報に、カソード電
極と円錐形状を有する電子放出部との間に電気抵抗層を
設けた電界放出素子が開示されている。電気抵抗層は、
Ｉ−Ｖ曲線の傾きを減少させる作用を持つため、電気抵
抗層の電気抵抗率を適切に選択することにより、どの電
子放出部も通常駆動時のゲート電圧下で破壊されること
なく電子を放出することが可能となる。

【００１３】

【発明が解決しようとする課題】ところで、図３９の
（Ｂ）に示した構造を有する電界放出素子の電子放出特
性は、開口部２０４の上端部を成すゲート電極２０３の
縁部２０３Ａから電子放出部２０５の先端部までの距離
に大きく依存する。そして、この距離は、開口部２０４
の形状の加工精度や直径の寸法精度、［工程−３０］に
おいて製膜される導電材料層２０５Ａの膜厚精度やカバ
レージ（段差被覆性）、更にはその下地となる剥離層２
０６の形状精度に大きく依存する。

【００１４】従って、均一な特性を有する複数の電界放
出素子から構成された表示装置を製造するためには、被
製膜体の全面に亙って導電材料層２０５Ａを均一に製膜
しなければならない。しかしながら、通常の蒸着装置で
は１地点に設置された蒸発源からある程度の広がり角を
もって導電材料粒子が放出されるため、被製膜体の中央
部近傍と周辺部とでは、層厚もカバレージの対称性も異
なってしまう。このため、電子放出部の高さがばらつい
たり、電子放出部の頂点の位置が開口部２０４の中心か
らずれ易く、円錐状の電子放出部２０５の先端部からゲ
ート電極２０３までの距離のばらつきを抑えることが難
しい。しかも、この距離のばらつきは、同一の製造ロッ
ト内はもちろん、製造ロット間でも発生し、表示装置の
画像表示特性、例えば画像の輝度ムラを発生させる原因
となる。更に、導電材料層２０５Ａは通常、約１μｍあ
るいはそれ以上の厚さに製膜されるため、蒸着法では数
十時間単位の製膜時間が必要となり、スループット改善
が困難であること、大型の蒸着装置が必要となること等
の問題もある。

【００１５】また、剥離層２０６を斜め蒸着法にて大面
積の被製膜体全面に亙って均一に製膜することも極めて
困難である。ゲート電極２０３に設けられた開口部２０
４の縁部から剥離層２０６が庇状に延びるように剥離層
２０６を高精度で堆積させることも極めて困難である。
しかも、剥離層２０６の製膜は、支持体面内でばらつく
だけでなく、ロット間でのばらつきも生じ易い。更に
は、大面積の表示装置を製造するために大面積のガラス
基板全体に亙って剥離層２０６の剥離を行うことは極め
て困難であるばかりか、剥離層２０６の剥離は汚染の原
因となり、表示装置の製造歩留まりの低下を招く。

【００１６】加えて、円錐状の電子放出部２０５の高さ
は主に導電材料層２０５Ａの膜厚によって規定されるた
め、電子放出部２０５の設計上の自由度が低い。それば
かりか、電子放出部２０５の高さを任意に設定すること
が困難であるが故に、電子放出部２０５からゲート電極
２０３までの距離を短くする場合、絶縁層２０２の膜厚
を薄くせざるを得ない。然るに、絶縁層２０２の膜厚を
薄くすると、配線間（ゲート電極２０３とカソード電極
２０１との間）の静電容量を小さくすることができず、
表示装置の電気回路の負担が増えるばかりか、表示装置
の面内の均一性及び画質が劣化するといった問題があ
る。

【００１７】これらの問題は、特開平５−４７２９６号
公報に開示された、電気抵抗層を有する電界放出素子の
製造方法においても何ら解決されていない。それは、こ
の特許公開公報に開示された電界放出素子の製造方法
が、導電材料層の除去（リフトオフ）を基本とする従来
のスピント型電界放出素子の製造方法と何ら変わらない
からである。しかも、上記特許公開公報に開示された製
造方法の中で、電気抵抗層もリフトオフ法で形成する方
法においては、汚染の発生原因を一層増やすことに成り
かねない。

【００１８】そこで、本発明は、従来のスピント型の冷
陰極電界電子放出素子における製造上の問題点を解決す
ることができ、均一且つ良好な電子放出特性を有する複
数の冷陰極電界電子放出素子を簡便な方法で製造し得る
冷陰極電界電子放出素子（以下、電界放出素子と称す
る）及びその製造方法、並びに、この電界放出素子を利
用して構成される冷陰極電界電子放出型表示装置（以
下、表示装置と称する）を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の電界放出素子は、（Ａ）支持体上に形成さ
れたカソード電極、（Ｂ）カソード電極上を含む支持体
上に形成された絶縁層、（Ｃ）絶縁層上に形成されたゲ
ート電極、（Ｄ）ゲート電極と絶縁層とを貫通した開口
部、（Ｅ）開口部の底部に位置するカソード電極上に形
成され、且つ、先端部が錐状形状を有する抵抗体層、及
び、（Ｆ）抵抗体層を構成する材料よりも仕事関数の小
さい導電材料から成り、抵抗体層の先端部上に該先端部
の錐状形状を反映して形成された電子放出部、を備えて
いることを特徴とする。

【００２０】本発明の電界放出素子の製造方法（以下、
第１の態様に係る製造方法と称する）は、本発明の電界
放出素子を製造するための方法である。即ち、（イ）支
持体上にカソード電極を形成する工程と、（ロ）カソー
ド電極上を含む支持体上に絶縁層を形成する工程と、
（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）
底部にカソード電極が露出した開口部を、少なくとも絶
縁層に形成する工程と、（ホ）開口部内を含む全面に抵
抗体層を形成する工程と、（ヘ）開口部の中央部に位置
する抵抗体層の領域を遮蔽するように、マスク材料層を
抵抗体層上に形成する工程と、（ト）抵抗体層の支持体
に対して垂直な方向におけるエッチング速度がマスク材
料層の支持体に対して垂直な方向におけるエッチング速
度よりも速くなる異方性エッチング条件下で抵抗体層と
マスク材料層とをエッチングすることにより、先端部が
錐状形状を有する抵抗体層を開口部内に形成する工程
と、（チ）抵抗体層の先端部上に、該抵抗体層を構成す
る材料よりも仕事関数の小さい導電材料から成り、且
つ、該先端部の錐状形状を反映した電子放出部を形成す
る工程、から成ることを特徴とする。上記工程（ト）
は、マスク材料層と導電材料層のエッチング速度の差を
巧妙に利用した一種のエッチバック・プロセスである。
尚、本明細書中では、以下、「支持体に対して垂直な方
向におけるエッチング速度」を単に「エッチング速度」
と称することにする。

【００２１】本発明の表示装置は、本発明の電界放出素
子を適用した表示装置である。即ち、複数の画素から構
成され、各画素は、複数の冷陰極電界電子放出素子と、
複数の冷陰極電界電子放出素子に対向して基板上に設け
られたアノード電極及び蛍光体層から構成され、各冷陰
極電界電子放出素子は、（Ａ）支持体上に形成されたカ
ソード電極、（Ｂ）カソード電極上を含む支持体上に形
成された絶縁層、（Ｃ）絶縁層上に形成されたゲート電
極、（Ｄ）ゲート電極と絶縁層とを貫通した開口部、
（Ｅ）開口部の底部に位置するカソード電極上に形成さ
れ、且つ、先端部が錐状形状を有する抵抗体層、及び、
（Ｆ）抵抗体層を構成する材料よりも仕事関数の小さい
導電材料から成り、抵抗体層の先端部上に該先端部の錐
状形状を反映して形成された電子放出部、を備えている
ことを特徴とする。

【００２２】本発明の電界放出素子及び表示装置におい
て、抵抗体層は錐状の先端部を有するが、先端部より下
側、即ちカソード電極１１と接触する側の部分は、開口
部の底部を埋め込んでいることが好ましい。つまり、抵
抗体層は全体として、先を削った鉛筆様の形状を成すこ
とが好ましい。これは、本発明の趣旨が、カソード電極
と電子放出部との間に抵抗体層を介在させることによっ
て各電子放出部の電子放出特性のばらつきを抑える点に
あることと関連している。つまり、開口部の底部を抵抗
体層で埋め込むことにより、開口部内におけるカソード
電極と電子放出部との直接接触を確実に避けることがで
きる。抵抗体層の先端部の錐状形状には、円錐形状ある
いは角錐形状が包含される。いかなる錐状形状が達成さ
れるかは、後述する製法上の理由により、開口部の平面
形状に依存する。即ち、開口部の平面形状が円形であれ
ば、抵抗体層の少なくとも先端部はほぼ円錐形状とな
り、開口部の平面形状が矩形であれば、ほぼ角錐形状と
なる。

【００２３】電子放出部は、抵抗体層を構成する材料よ
りも仕事関数Φの小さい導電材料から構成されるが、ど
の導電材料を選択するかは、抵抗体層を構成する材料の
仕事関数、ゲート電極と電子放出部との間の電位差、及
び所望の放出電子電流密度の大きさに依存する。電界放
出素子における電子放出部の代表的な構成材料として
は、タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝
４．０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３
〜４．９５ｅＶ）、アルミニウム（Φ＝４．２８）、銅
（Φ＝４．６）、タンタル（Φ＝４．３）、クロム（Φ
＝４．５ｅＶ）、シリコン（Φ＝４．９）を例示するこ
とができる。

【００２４】本発明の電界放出素子及び表示装置におい
ては、抵抗体層の電気抵抗率が１．０ｋΩ・ｃｍ乃至１
０ＭΩ・ｃｍの範囲にあることが好ましい。従って、本
発明の第１の態様に係る製造方法では、工程（ホ）にお
いて、電気抵抗率が１．０ｋΩ・ｃｍ乃至１０ＭΩ・ｃ
ｍの範囲にある材料を用いて抵抗体層を形成することが
好ましい。抵抗体層を構成する材料としては、上記の範
囲に電気抵抗率を持ち得る材料から適宜選択することが
可能であるが、特にポリシリコンは、不純物濃度によっ
て広範囲に電気抵抗率を変化させ得ること、成膜方法や
エッチング等による加工方法が半導体製造プロセスにお
いて確立されていること等の理由により、好適な材料で
ある。

【００２５】また、本発明の電界放出素子及び表示装置
においては、ゲート電極上を含む絶縁層上に更に第２絶
縁層が形成され、第２絶縁層上に収束電極が形成されて
いてもよい。収束電極は、アノード電極とカソード電極
との間の電位差が１０〜１００Ｖのオーダーであって両
電極間の距離が比較的長い、所謂高電圧タイプの表示装
置において、電子放出部から放出された電子の軌道の発
散を防止するために設けられる部材である。放出電子軌
道の収束性を高めることによって、画素間のクロストー
クが低減され、特にカラー表示を行う場合の色濁りを防
止し、更に画素を微細化して表示画面の高精細度化を図
ることが可能となる。

【００２６】尚、本発明の電界放出素子においては、開
口部はゲート電極と絶縁層とを貫通しているのに対し、
この電界放出素子を製造するための第１の態様に係る製
造方法の工程（ニ）において、底部にカソード電極が露
出した開口部を「少なくとも」絶縁層に形成する、と表
現したのは、ゲート電極における開口部の形成と絶縁層
における開口部の形成とを同時に行う必要がない場合も
想定されるからである。ゲート電極における開口部の形
成と絶縁層における開口部の形成とを同時に行う必要が
ない場合とは、例えば、最初から開口部が設けられたゲ
ート電極を絶縁層上に形成し、この開口部内において絶
縁層の一部を除去することにより開口部を形成する場合
である。尚、この「少なくとも」の意味は、後述する本
発明の第２の態様に係る製造方法の工程（ニ）、及び本
発明の第３の態様に係る製造方法の工程（ニ）について
も、同様に当てはまるものとする。

【００２７】本発明の第１の態様に係る製造方法は、工
程（ホ）のバリエーションによって、更に第１Ａの態様
と第１Ｂの態様に大別することができる。即ち、本発明
の第１Ａの態様に係る製造方法は、工程（ホ）におい
て、開口部の上端面と底面との間の段差を反映した凹部
を抵抗体層の表面に生成させ、続く工程（ヘ）におい
て、抵抗体層の全面にマスク材料層を形成した後、マス
ク材料層を抵抗体層の平坦面が露出するまで除去するこ
とにより、凹部にマスク材料層を残すことを特徴とす
る。凹部に残されたマスク材料層の表面は、略平坦であ
ることが好ましい。従って、導電材料層の全面に形成さ
れた段階で既にマスク材料層の表面が略平坦である場合
には、マスク材料層の除去を異方性エッチング条件によ
るエッチバック法や研磨法、あるいはこれらの方法の組
合せによって行えばよい。また、導電材料層の全面に形
成された段階でマスク材料層の表面が略平坦でない場合
は、マスク材料層の除去を研磨法によって行えばよい。
尚、抵抗体層の表面に開口部の上端面と底面との間の段
差を反映した凹部を形成するためには、ステップカバレ
ージ（段差被覆性）に優れる製膜方法で抵抗体層を形成
することが好ましい。かかる製膜方法としては、ＣＶＤ
法が特に好適である。

【００２８】第１Ａの態様に係る製造方法におけるマス
ク材料層は、次の工程（ト）におけるエッチング速度が
導電材料層のエッチング速度よりもエッチング速度を遅
く設定し得る材料であって、且つ表面を平坦にできるよ
う、形成の適当な段階で流動性を持ち得る材料により構
成される。マスク材料層を構成する材料として、例え
ば、レジスト材料やＳＯＧ（スピン・オン・グラス）、
ポリイミド系樹脂を挙げることができ、これらの材料は
スピンコート法により簡便に塗布することができる。あ
るいは、ＢＰＳＧ（ホウ素／リン・シリケート・ガラ
ス）のように、製膜後に加熱リフローを行って表面を平
坦化できる材料であってもよい。

【００２９】本発明の第１Ｂの態様に係る製造方法は、
マスク材料層により遮蔽される導電材料層の領域を、第
１Ａの態様に係る製造方法におけるよりも狭くすること
を可能とする。即ち、本発明の第１Ｂの態様に係る製造
方法は、工程（ホ）において、開口部の上端面と底面と
の間の段差を反映して、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を抵抗体層の表面
に生成させ、続く工程（ヘ）において、柱状部内にマス
ク材料層を形成することを特徴とする。工程（へ）にお
いて先ず抵抗体層の全面にマスク材料層を形成する場
合、第１Ｂの態様に係る製造方法は、柱状部内にマスク
材料層を残す手法の相違によって、更に２通りの方法に
分けることができる。即ち、（１）マスク材料層と抵抗
体層とを支持体の表面に対して平行な面内で除去するこ
とにより、凹部にマスク材料層を残す方法、及び、
（２）抵抗体層上及び拡大部内のマスク材料層を除去す
ることにより、柱状部内にのみマスク材料層を残す方法
である。（１）の方法は、マスク材料層と抵抗体層のエ
ッチング速度とが等しくなる条件によるエッチバック法
か、あるいは研磨法により可能である。また、（２）の
方法は、抵抗体層をエッチングせず、マスク材料層のみ
をエッチングし得るエッチング種を用いたドライエッチ
ング又はウェットエッチングにより可能である。

【００３０】第１Ｂの態様に係る製造方法において、抵
抗体層の表面に略漏斗状の凹部を生成させるためには、
開口部の壁面からほぼ垂直に成長する抵抗体層の表面が
該開口部のほぼ中央部で接触する手前で抵抗体層の形成
を停止すればよい。例えば、開口部が円柱形であれば、
導電材料層の厚さは該開口部の半径よりも小さく設定す
る必要があり、よって円柱形の柱状部が形成される。こ
のときの柱状部の直径は、開口部の直径の概ね５〜３０
％、より好ましくは概ね５〜１０％の範囲に選択すると
よい。また、上述のような形状を有する凹部を形成する
ためには、開口部の壁面からあらゆる方向にほぼ等しい
速度で薄膜成長が進行するような形成方法で抵抗体層を
形成することが望ましい。かかる観点から、ＣＶＤ法は
抵抗体層の形成方法として特に好ましい。ＣＶＤ法が蒸
着法に比べて有利な点は、製膜速度が速いのでスループ
ットを大幅に改善できる可能性がある点、及び、１地点
に置かれた蒸発源から飛来する蒸着粒子を堆積させる蒸
着法とは異なり、ＣＶＤ法では製膜雰囲気中に存在する
原料ガスに接触する地点であれば、如何なる地点であっ
ても製膜が進行し得ることから、大面積の被製膜体全面
に亙って均一な膜厚とカバレージをもって製膜を行うこ
とが比較的容易な点にある。

【００３１】第１Ｂの態様に係る製造方法の（１）ある
いは（２）のいずれの方法においても、最終的には開口
部のほぼ中央部のごく狭い領域（即ち、柱状部）に残さ
れた微小なマスク材料層がエッチバック・プロセスのマ
スクとして機能するため、形成される抵抗体層の先端部
は一層先鋭化される。但し、かかる微小なマスク材料層
は、十分なエッチング耐性を備えていることが必要であ
る。一般的には、マスク材料層のエッチング速度を
Ｒ₂、抵抗体層のエッチング速度をＲ₁としたとき、１０
Ｒ₂≦Ｒ₁の関係が満足されることが好ましい。即ち、マ
スク材料層のエッチング速度Ｒ₂は、抵抗体層のエッチ
ング速度Ｒ₁に比べて概ね１０分の１、あるいはそれ以
下であることが好ましい。例えば、抵抗体層がポリシリ
コンから成る場合、マスク材料層としては銅（Ｃｕ）、
金（Ａｕ）あるいは白金（Ｐｔ）の少なくともいずれか
を使用することができる。

【００３２】第１Ｂの態様に係る製造方法において抵抗
体層の全面にマスク材料層を形成する際には、狭い柱状
部の内部へもマスク材料層を入り込ませることが可能な
製膜方法を採用する必要がある。電解めっき法や無電解
めっき法は、好ましい方法である。スパッタ法やＣＶＤ
法を採用する場合は、ステップカバレージを改善するた
めの工夫を施すことが特に好ましい。例えば、スパッタ
法を採用する場合は、概ね３００°Ｃ以上の製膜温度で
所謂高温リフロースパッタを行うか、あるいは高圧スパ
ッタを行うことが望ましい。また、ＣＶＤ法を採用する
場合は、バイアスＥＣＲ（電子サイクロトロン共鳴）プ
ラズマ装置を用いることが望ましい。

【００３３】本発明の第１の態様に係る製造方法の工程
（チ）において、抵抗体層の先端部上に、該抵抗体層を
構成する材料よりも仕事関数の小さい導電材料から成
り、且つ、該先端部の錐状形状を反映した電子放出部を
形成する手法としては、蒸着法、ＣＶＤ法、スパッタリ
ング法、イオンプレーティング法等の気相薄膜形成法、
あるいは電解めっき法や無電解めっき法等の液相薄膜形
成法を例示することができる。但し、選択気相成長法や
選択めっき法のように抵抗体層の先端部のみに選択的に
電子放出部が形成されるような手法を用いる場合以外
は、これらの薄膜形成法では、被製膜体の全面に導電材
料から成る薄膜（以下、導電薄膜と称する）が形成され
る。従って、例えば、薄膜形成時に被製膜体の表面にゲ
ート電極あるいは収束電極が露出している場合には、導
電薄膜によってゲート電極同士、あるいは収束電極同士
が短絡されないような工夫を施す必要がある。短絡を防
止するための工夫としては、（１）導電薄膜の製膜前に
ゲート電極あるいは収束電極をマスク層で被覆してお
き、マスク層上に形成された導電材料層を該マスク層と
共に除去（リフトオフ）するか、（２）導電薄膜を製膜
した後、電子放出部をマスク層で保護し、ゲート電極上
あるいは収束電極上の導電薄膜を除去するか、又は、
（３）ゲート電極あるいは収束電極を構成する材料層を
パターニングせずに全面に形成しておき、導電薄膜を製
膜した後に、ゲート電極あるいは収束電極を構成する材
料と導電材料層とを一緒にパターニングすることが挙げ
られる。

【００３４】本発明の第２の態様に係る電界放出素子の
製造方法（以下、第２の態様に係る製造方法と称する）
は、例えば従来技術の欄で説明した特開平５−４７３９
６号公報に記載された電界放出素子と類似の構成を有す
る電界放出素子を、遥かに優れた精度、製造歩留まり、
信頼性をもって低コストにて製造し得る方法である。即
ち、本発明の第２の態様に係る製造方法は、（イ）支持
体上にカソード電極を形成する工程と、（ロ）カソード
電極上を含む支持体上に絶縁層を形成する工程と、
（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）
底部にカソード電極が露出した開口部を、少なくとも絶
縁層に形成する工程と、（ホ）開口部の底部を抵抗体層
で埋め込む工程と、（へ）開口部の残部を含む全面に電
子放出部形成用の導電材料層を形成する工程と、（ト）
開口部の中央部に位置する導電材料層の領域を遮蔽する
ように、マスク材料層を導電材料層上に形成する工程
と、（チ）導電材料層の支持体に対して垂直な方向にお
けるエッチング速度がマスク材料層の支持体に対して垂
直な方向におけるエッチング速度よりも速くなる異方性
エッチング条件下で導電材料層とマスク材料層とをエッ
チングすることにより、導電材料層から成り、且つ、先
端部が錐状形状を有する電子放出部を抵抗体層上に形成
する工程、から成ることを特徴とする。

【００３５】本発明の第２の態様に係る製造方法におい
て、電子放出部は全体的に錐状形状を有していても、あ
るいは先を削った鉛筆のように先端部のみが錐状形状を
有していてもよい。また、錐状形状には、円錐形状ある
いは角錐形状が包含される。いかなる錐状形状が達成さ
れるかは、後述する製法上の理由により、開口部の平面
形状に依存する。即ち、開口部の平面形状が円形であれ
ば、抵抗体層の少なくとも先端部はほぼ円錐形状とな
り、開口部の平面形状が矩形であれば、ほぼ角錐形状と
なる。

【００３６】本発明の第２の態様に係る製造方法では、
工程（ホ）において、電気抵抗率が１．０ｋΩ・ｃｍ乃
至１０ＭΩ・ｃｍの範囲にある材料を用いて抵抗体層を
形成することが好ましい。工程（ホ）では、開口部内を
含む全面にかかる抵抗体層を形成した後、抵抗体層をエ
ッチングして開口部の底部を抵抗体層で埋め込むことが
好ましい。あるいは又、抵抗体層の表面を平坦化したい
場合には、工程（ホ）において、開口部内を含む全面に
抵抗体層を形成し、更に抵抗体層の全面に平坦化層を表
面が略平坦となるように形成し、平坦化層と抵抗体層の
エッチング速度が略等しくなる条件下でこれら両層をエ
ッチングすることにより、開口部の底部を上面が平坦な
抵抗体層で埋め込むことができる。

【００３７】本発明の第２の態様に係る製造方法では、
工程（ニ）において、カソード電極の表面を基準とした
壁面の傾斜角θ₁を有する開口部を絶縁層に形成し、続
く工程（チ）において、カソード電極の表面を基準とし
た斜面の傾斜角θ₂がθ₁＜θ ₂＜９０°の関係を満たす
錐状の電子放出部を形成することができる。工程（チ）
は、前述したように一種のエッチバック・プロセスであ
るが、開口部の壁面がカソード電極の表面に対して垂直
であると、該開口部の隅部に導電材料層のエッチング残
渣が残り、エッチング条件に依っては、錐状の先端部を
有する電子放出部とゲート電極とが該エッチング残渣に
より短絡する虞れがある。この短絡を避けるために、エ
ッチング残渣が十分に除去されるまでエッチバックを長
時間継続すると、今度は電子放出部の高さも同時に減少
してしまい、これによってゲート電極の端部から電子放
出部の先端部までの距離が長くなり、電子放出効率が低
下してしまう。

【００３８】然るに、開口部の壁面の傾斜角θ₁を上記
のように規定すると、該壁面がカソード電極の表面に対
して垂直である場合に比べ、壁面上の抵抗体層にエッチ
ング種が入射し易くなる。エッチバック・プロセスでは
通常、被エッチング物に対してエッチング種であるイオ
ンがほぼ垂直に入射する異方性エッチング条件が採用さ
れるので、エッチング種が入射し易くなることは、その
ままエッチング時間の短縮につながり、短時間内に開口
部の壁面が露出することを意味する。従って、開口部の
抵抗体層の高さ、つまりは電子放出部の高さを減少させ
ずに（電子放出効率を低下させることなく）、ゲート電
極と電子放出部との短絡を防止することが可能となる。

【００３９】絶縁層に開口部を形成する方法としては、
異方性エッチング法が最も一般的であり、このエッチン
グ法において、堆積性の反応副生成物によるエッチング
速度の低下効果を利用することにより、開口部の壁面を
傾斜させることができる。特に、絶縁層の構成材料とし
て酸化シリコン系材料や窒化シリコン系材料等のシリコ
ン化合物を想定した場合、エッチングガスとしては一般
にフルオロカーボン系エッチングガスが用いられ、堆積
性物質としてカーボン系ポリマーを利用することができ
る。かかるエッチング反応系においてカーボン系ポリマ
ーの堆積量を増加させるためには、フルオロカーボン系
エッチングガスの流量を増大させるか、カーボン系ポリ
マーの燃焼を促進する酸素系化学種の供給源となり得る
エッチングガスの流量を減少させるか、ガス圧を高めて
イオンの平均自由行程を短縮するか、プラズマ励起用の
ＲＦパワーを低下させるか、プラズマ励起用のＲＦ電源
の周波数を増大させて、イオン・スパッタ効果によるカ
ーボン系ポリマーの除去を抑制するか、あるいは被エッ
チング物の温度を低下させることにより、カーボン系ポ
リマーの蒸気圧を低下させる、等の手段を講ずることが
できる。但し、カーボン系ポリマーの堆積量が多すぎる
と、実用的な速度でエッチングが進行しなくなるため、
上記の手段はあくまでも実用的なエッチング速度を達成
し得る範囲で講じられる必要がある。

【００４０】本発明の第２の態様に係る製造方法も、前
述の第１の態様にかかる製造方法と同様、工程（ヘ）の
バリエーションによって、更に第２Ａの態様と第２Ｂの
態様に大別することができる。即ち、本発明の第２Ａの
態様に係る製造方法は、工程（ヘ）において、開口部の
上端面と底面との間の段差を反映した凹部を電子放出部
形成用の導電材料層の表面に生成させ、続く工程（ト）
において、導電材料層の全面にマスク材料層を形成した
後、マスク材料層を導電材料層の平坦面が露出するまで
除去することにより、凹部にマスク材料層を残すことを
特徴とする。前述の第１Ａの態様に係る製造方法では、
凹部を抵抗体層の表面に生成させたのに対し、第２Ａの
態様に係る製造方法では、凹部を導電材料層の表面に生
成させた点が相違しているが、これら両製造方法におけ
るマスク材料層の種類、マスク材料層の形成方法、及び
マスク材料層の除去方法は同様である。

【００４１】本発明の第２Ｂの態様に係る製造方法は、
マスク材料層により遮蔽される導電材料層の領域を、第
２Ａの態様に係る製造方法におけるよりも狭くすること
を可能とする。即ち、本発明の第２Ｂの態様に係る製造
方法は、工程（ヘ）において、開口部の上端面と底面と
の間の段差を反映して、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を電子放出部形成
用の導電材料層の表面に生成させ、続く工程（ト）にお
いて、柱状部内にマスク材料層を形成することを特徴と
する。工程（へ）において先ず導電材料層の全面にマス
ク材料層を形成する場合、第２Ｂの態様に係る製造方法
は、柱状部内にマスク材料層を残す手法の相違によっ
て、更に２通りの方法に分けることができる。即ち、
（１）マスク材料層と導電材料層とを支持体の表面に対
して平行な面内で除去することにより、凹部にマスク材
料層を残す方法、及び、（２）導電材料層上及び拡大部
内のマスク材料層を除去することにより、柱状部内にの
みマスク材料層を残す方法である。前述の第１Ｂの態様
に係る製造方法では、凹部を抵抗体層の表面に生成させ
たのに対し、第２Ｂの態様に係る製造方法では、凹部を
導電材料層の表面に生成させた点が相違しているが、こ
れら両製造方法における凹部の形成方法、マスク材料層
の種類、マスク材料層の形成方法、及びマスク材料層の
除去方法は同様である。尚、係る凹部を形成する上で、
工程（ヘ）においては、導電材料層をＣＶＤ法により形
成することが特に好ましい。

【００４２】第２Ｂの態様に係る製造方法の（１）ある
いは（２）のいずれの方法においても、最終的には開口
部のほぼ中央部のごく狭い領域（即ち、柱状部）に残さ
れた微小なマスク材料層がエッチバック・プロセスのマ
スクとして機能するため、形成される電子放出部の先端
部は一層先鋭化される。但し、かかる微小なマスク材料
層は、十分なエッチング耐性を備えていることが必要で
ある。一般的には、マスク材料層のエッチング速度をＲ
₂、導電材料層のエッチング速度をＲ₃としたとき、１０
Ｒ₂≦Ｒ₃の関係が満足されることが好ましい。即ち、マ
スク材料層のエッチング速度Ｒ₂は、導電材料層のエッ
チング速度Ｒ₃に比べて概ね１０分の１、あるいはそれ
以下であることが好ましい。例えば、導電材料層がタン
グステン（Ｗ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、モ
リブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）
あるいはこれらの化合物（例えばＴｉＮ等の窒化物や、
ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサ
イド）から成る場合、マスク材料層としては銅（Ｃ
ｕ）、金（Ａｕ）あるいは白金（Ｐｔ）の少なくともい
ずれかを使用することができる。

【００４３】尚、本発明の第２の態様に係る製造方法に
おいては、製造プロセス中における電子放出部形成用の
導電材料層と絶縁層との密着性を向上させ、導電材料層
が良好なステップカバレージをもって製膜されるよう、
密着層を形成してもよい。即ち、工程（ヘ）において、
電子放出部形成用の導電材料層を形成する前に、開口部
の残部を含む全面に密着層を形成することができる。こ
の方法を、本発明の第２Ｃの態様に係る製造方法と称す
る。密着層としては、通常の半導体プロセスにおいて所
謂バリヤメタルとして用いられている層を利用すること
ができ、単一の種類の材料層であっても、複数の種類の
材料層が組み合わせられた複合層であってもよい。

【００４４】第２Ｃの態様に係る製造方法では、工程
（チ）において、導電材料層のエッチング速度と密着層
のエッチング速度とがマスク材料層のエッチング速度よ
りも速くなる異方性エッチング条件下で導電材料層とマ
スク材料層と密着層とをエッチングすることが好適であ
る。導電材料層等と密着層に関しては、同一のエッチン
グ条件下においてほぼ同程度のエッチング速度で除去さ
れ得るか、あるいは導電材料層等のエッチング速度Ｒ₃
の方が速いとしても、密着層のエッチング速度Ｒ₄の５
倍以内に選択する（Ｒ₄≦Ｒ₃≦５Ｒ₄）ことが特に好ま
しい。これは、導電材料層等のエッチングが進行して被
エッチング面の大部分に密着層が露出し、該密着層のエ
ッチング反応生成物が大量に発生してその一部が導電材
料層等の表面に付着した場合、このエッチング反応生成
物の蒸気圧が余り低いと、該エッチング反応生成物自体
がエッチング・マスクとして機能してしまい、導電材料
層等のエッチングを妨げる虞れが大きいからである。最
も単純には、導電材料層等と密着層とを同一の導電材料
にて構成すれば、両層のエッチング速度をほぼ同一とす
ることができる。但し、導電材料層等と密着層とを同一
の導電材料にて構成する場合、密着層をスパッタ法によ
り形成し、導電材料層等をＣＶＤ法によって形成するこ
とが特に好ましい。電子放出部形成用の導電材料層と密
着層とが同一の導電材料から成る場合には、概ねＲ₃＝
Ｒ₄とすることができる。

【００４５】第２Ａの態様乃至第２Ｃの態様に係る製造
方法においては、開口部の上端面と底面との間の段差を
反映した凹部を導電材料層の表面に生成させる必要か
ら、該導電材料層をステップカバレージ（段差被覆性）
に優れるＣＶＤ法により形成することが特に好ましい。

【００４６】本発明の第３の態様に係る製造方法も、例
えば従来技術の欄で説明した特開平５−４７３９６号公
報に記載された電界放出素子と類似の構成を有する電界
放出素子を、遥かに優れた精度、製造歩留まり、信頼性
をもって低コストにて製造し得る方法である。即ち、本
発明の第３の態様に係る製造方法は、（イ）表面に抵抗
体層を有するカソード電極を支持体上に形成する工程
と、（ロ）カソード電極上を含む支持体上に絶縁層を形
成する工程と、（ハ）絶縁層上にゲート電極を形成する
工程と、（ニ）底部に抵抗体層が露出した開口部を、少
なくとも絶縁層に形成する工程と、（ホ）開口部内を含
む全面に電子放出部形成用の導電材料層を形成する工程
と、（ヘ）開口部の中央部に位置する導電材料層の領域
を遮蔽するように、マスク材料層を導電材料層上に形成
する工程と、（ト）導電材料層の支持体に対して垂直な
方向におけるエッチング速度がマスク材料層の支持体に
対して垂直な方向におけるエッチング速度よりも速くな
る異方性エッチング条件下で導電材料層とマスク材料層
とをエッチングすることにより、導電材料層から成り、
先端部が錐状形状を有する電子放出部を抵抗体層上に形
成する工程、から成ることを特徴とする。

【００４７】本発明の第３の態様に係る製造方法では、
工程（イ）において、カソード電極の形成位置と抵抗体
層の形成位置とは、完全に一致していても、若干ずれて
いても構わない。但し、若干ずれている場合には、抵抗
体層が別の画素を構成するカソード電極同士を短絡させ
てはならず、また、電子放出部とカソード電極とを直接
接触させてはならない。両者の形成位置を完全に一致さ
せるためには、カソード電極を構成する材料層と抵抗体
層を構成する材料層との積層体を形成し、この積層体を
共通の加工マスクを用いてパターニングすることが最も
簡便である。これに対し、カソード電極のパターニング
と抵抗体層のパターニングとをそれぞれ別工程で行う場
合には、アライメント精度にもよるが、両者の形成位置
は若干ずれるのが普通である。

【００４８】本発明の第３の態様に係る製造方法では、
工程（イ）において、電気抵抗率が１．０ｋΩ・ｃｍ乃
至１０ＭΩ・ｃｍの範囲にある材料を用いて抵抗体層を
形成することが好ましい。

【００４９】本発明の第３の態様に係る製造方法では、
工程（ニ）において、カソード電極の表面を基準とした
壁面の傾斜角θ₁を有する開口部を絶縁層に形成し、続
く工程（ト）において、カソード電極の表面を基準とし
た斜面の傾斜角θ₂がθ₁＜θ₂＜９０°の関係を満たす
錐状の電子放出部を形成することができる。

【００５０】本発明の第３の態様に係る製造方法も、前
述の第１の態様にかかる製造方法と同様、工程（ホ）の
バリエーションによって、更に第３Ａの態様と第３Ｂの
態様に大別することができる。即ち、本発明の第３Ａの
態様に係る製造方法は、工程（ホ）において、開口部の
上端面と底面との間の段差を反映した凹部を電子放出部
形成用の導電材料層の表面に生成させ、続く工程（ヘ）
において、導電材料層の全面にマスク材料層を形成した
後、マスク材料層を導電材料層の平坦面が露出するまで
除去することにより、凹部にマスク材料層を残すことを
特徴とする。第３Ａの態様に係る製造方法において、マ
スク材料層の種類、マスク材料層の形成方法、及び、マ
スク材料層の除去方法については、第１Ａの態様に係る
製造方法に関連して述べた通りである。

【００５１】本発明の第３Ｂの態様に係る製造方法は、
マスク材料層により遮蔽される導電材料層の領域を、第
３Ａの態様に係る製造方法におけるよりも狭くすること
を可能とする。即ち、本発明の第３Ｂの態様に係る製造
方法は、工程（ホ）において、開口部の上端面と底面と
の間の段差を反映して、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を電子放出部形成
用の導電材料層の表面に生成させ、続く工程（ヘ）にお
いて、柱状部内にマスク材料層を形成することを特徴と
する。工程（ホ）において先ず導電材料層の全面にマス
ク材料層を形成する場合、第３Ｂの態様に係る製造方法
は、柱状部内にマスク材料層を残す手法の相違によっ
て、更に２通りの方法に分けることができる。即ち、
（１）マスク材料層と導電材料層とを支持体の表面に対
して平行な面内で除去することにより、凹部にマスク材
料層を残す方法、及び、（２）導電材料層上及び拡大部
内のマスク材料層を除去することにより、柱状部内にの
みマスク材料層を残す方法である。第３Ｂの態様に係る
製造方法において、マスク材料層の種類、マスク材料層
の形成方法、マスク材料層の除去方法、及び、導電材料
層とマスク材料層のエッチング速度の関係については、
第２Ｂの態様に係る製造方法に関連して述べた通りであ
る。

【００５２】尚、本発明の第３の態様に係る製造方法に
おいては、製造プロセス中における電子放出部形成用の
導電材料層と絶縁層との密着性を向上させ、導電材料層
が良好なステップカバレージをもって製膜されるよう、
密着層を形成してもよい。即ち、工程（ホ）において、
電子放出部形成用の導電材料層を形成する前に、開口部
の残部を含む全面に密着層を形成することができる。こ
の方法を、本発明の第３Ｃの態様に係る製造方法と称す
る。第３Ｃの態様に係る製造方法において、密着層の種
類、導電材料層と密着層のエッチング速度の関係につい
ては、第２Ｃの態様に係る製造方法に関連して述べた通
りである。

【００５３】第３Ａの態様乃至第３Ｃの態様に係る製造
方法においては、開口部の上端面と底面との間の段差を
反映した凹部を導電材料層の表面に生成させる必要か
ら、該導電材料層をステップカバレージ（段差被覆性）
に優れるＣＶＤ法により形成することが特に好ましい。

【００５４】本発明の電界放出素子及び表示装置、並び
に、本発明のあらゆる態様に係る製造方法において、電
界放出素子を構成する支持体は、少なくとも表面が絶縁
性部材より構成されていればよく、ガラス基板、表面に
絶縁膜が形成されたガラス基板、石英基板、表面に絶縁
膜が形成された石英基板、表面に絶縁膜が形成された半
導体基板を用いることができる。

【００５５】本発明の表示装置において、基板は、少な
くとも表面が絶縁性部材より構成されていればよく、ガ
ラス基板、表面に絶縁膜が形成されたガラス基板、石英
基板、表面に絶縁膜が形成された石英基板、表面に絶縁
膜が形成された半導体基板を用いることができる。

【００５６】絶縁層の構成材料としては、ＳｉＯ₂、Ｓ
ｉＮ、ＳｉＯＮ、ガラス・ペースト硬化物を単独あるい
は適宜積層して使用することができる。絶縁層の製膜に
は、ＣＶＤ法、塗布法、スパッタ法、印刷法等の公知の
プロセスが利用できる。

【００５７】ゲート電極、カソード電極及び収束電極
は、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロ
ム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀
（Ａｕ）等の金属層、又はこれらの金属元素を含む合金
層、又はこれらの金属元素を含む化合物（例えばＴｉＮ
等の窒化物や、ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、Ｔａ
Ｓｉ₂等のシリサイド）、あるいはダイヤモンド等の半
導体層を用いて形成することができる。ただし、本発明
では抵抗体層や電子放出部をエッチングにより形成する
際に、これらの電極が露出する場合があるため、抵抗体
層や電子放出部を構成する材料に対してエッチング選択
比を確保できる材料を選択する必要がある。

【００５８】電子放出部、あるいは電子放出部形成用の
導電材料層は、タングステン（Ｗ）、ニオブ（Ｎｂ）、
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃ
ｕ）、銀（Ａｕ）等の金属層、又はこれらの金属元素を
含む合金層、又はこれらの金属元素を含む化合物（例え
ばＴｉＮ等の窒化物や、ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ
₂、ＴａＳｉ₂等のシリサイド）、あるいはダイヤモンド
等の半導体層を用いて形成することができる。

【００５９】

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。

【００６０】（実施の形態１）実施の形態１は、本発明
の電界放出素子、かかる電界放出素子を備えた本発明の
表示装置、及び本発明の第１Ａの態様に係る電界放出素
子の製造方法に関する。実施の形態１の電界放出素子の
模式的な部分端面図を図１に示し、表示装置の模式的な
部分端面図を図２に示す。更に、電界放出素子の製造方
法を図３乃至図６に示す。

【００６１】この電界放出素子においては、図１に示す
ように、例えばガラス基板から成る支持体１０上に、ク
ロム（Ｃｒ）から成るカソード電極１１が形成されてい
る。実際には、カソード電極１１は複数の帯状の層とし
て支持体１０上に所定の方向に配列されている。カソー
ド電極１１上を含む支持体１０上には、例えばＳｉＯ ₂
から成る絶縁層１２が形成され、この絶縁層１２上に
は、例えばクロムから成るゲート電極１３が形成されて
いる。実際には、ゲート電極１３は絶縁層１２上に帯状
に複数設けられ、且つ、所定の方向に配列されている。
ゲート電極１３の配列の方向は、一般にカソード電極１
１の配列の方向と直交する方向である。ゲート電極１３
と絶縁層１２には、これら両部材を貫通する開口部１４
が設けられ、絶縁層１２に設けられた開口部の側壁面は
ゲート電極１３の開口端部よりも後退している。開口部
１４の底部に位置するカソード電極１１上には、抵抗体
層１５ｅが形成されている。抵抗体層１５ｅの先端部は
錐状形状、具体的には円錐形状を有しており、該先端部
よりもカソード電極１１寄りの抵抗体層１５ｅの部分
は、開口部１４を埋め込んでいる。従って、抵抗体層１
５ｅは、全体として先を削った鉛筆様の形状を有してい
る。抵抗体層１５ｅは、例えば不純物として燐（Ｐ）を
１０¹⁹／ｃｍ³のオーダーの濃度で含むポリシリコンか
ら成り、電気抵抗率は１．０ｋΩ・ｃｍである。抵抗体
層１５ｅの先端部上には、電子放出部１７ｅが形成され
ている。電子放出部１７ｅは、抵抗体層１５ｅを構成す
る上記ポリシリコンよりも仕事関数の小さい材料、より
具体的には、タングステン（Ｗ）により構成されてい
る。電子放出部１７ｅの厚さは約０．０１μｍであり、
抵抗体層１５ｅの先端部の錐状形状を反映するように形
成されている。

【００６２】尚、図１には、ゲート電極１３上に導電薄
膜１７が図示されているが、この導電薄膜１７は、電子
放出部１７ｅと同一の材料から構成され、電子放出部１
７ｅの形成に伴って形成された層である。ゲート電極１
３上の導電薄膜１７を、電子放出部１７ｅの形成後に適
当な方法にて除去しても構わないが、ここでは、ゲート
電極１３とほぼ同様の形状にパターニングすることによ
って、ゲート電極１３同士の短絡を防止可能な構成が採
られている。

【００６３】実施の形態１の表示装置は、上述の電界放
出素子を適用した装置であり、図２に示すように、複数
の画素から構成されている。各画素は、上述の電界放出
素子の複数個と、これらに対向配置して基板１６０上に
設けられたアノード電極１６２及び蛍光体層１６１から
成る。アノード電極１６２はアルミニウムから成り、ガ
ラスから成る基板１６０の上に所定のパターンをもって
形成された蛍光体層１６１を被覆するように形成されて
いる。基板１６０上における蛍光体層１６１とアノード
電極１６２の積層順を上記と逆にしても構わないが、こ
の場合は、表示装置の観察面側から見てアノード電極１
６２が蛍光体層１６１の手前に来るため、アノード電極
１６２をＩＴＯ（インジウム・錫酸化物）等の透明導電
材料にて構成する必要がある。

【００６４】実際の表示装置の構成においては、電界放
出素子はカソード・パネルＣＰ、アノード電極１６２及
び蛍光体層１６１はアノード・パネルＡＰの構成要素で
あり、これらカソード・パネルＣＰとアノード・パネル
ＡＰとが枠体（図示せず）を介して接合され、両パネル
と枠体とに囲まれた空間が高真空に排気されている。電
子放出部１７ｅにはカソード電極１１及び抵抗体層１５
ｅを通じて走査回路１６３から相対的に負電圧が印加さ
れ、ゲート電極１３には制御回路１６４から相対的に正
電圧が印加され、アノード電極１６２にはゲート電極１
３よりも更に高い正電圧が加速電源１６５から印加され
る。表示装置において表示を行う場合、制御回路１６４
にはビデオ信号、走査回路１６３には走査信号が入力さ
れる。カソード電極１１とゲート電極１３とに電圧を印
加した際に生ずる電界により、電子放出部１７ｅの先端
部から電子ｅが引き出される。この電子ｅが、アノード
電極１６２に引き付けられて蛍光体層１６１に衝突する
と、蛍光体層１６１が発光し、所望の画像を得ることが
できる。

【００６５】以下、実施の形態１に係る電界放出素子の
製造方法を、図３〜図６を参照して説明する。

【００６６】［工程−１００］先ず、一例としてガラス
基板上に厚さ約０．６μｍのＳｉＯ₂層を形成して成る
支持体１０上に、クロム（Ｃｒ）から成るカソード電極
１１を設ける。具体的には、支持体１０上に、例えばス
パッタ法にてクロム層を堆積させ、かかるクロム層をパ
ターニングすることによって、行方向に平行に延びる帯
状の複数のカソード電極１１を形成することができる。
カソード電極１１の幅を例えば５０μｍ、電極間スペー
スを例えば３０μｍとする。クロム層のスパッタ条件の
一例を下記の表１に示し、クロム層のパターニングを例
えばＲＩＥ（反応性イオン・エッチング）法で行う場合
のＲＩＥ条件の一例を下記の表２に示す。

【００６７】［表１］Ａｒ流量：１００ＳＣＣＭ圧力：５ＰａＤＣパワー：２ｋＷスパッタ温度：２００°Ｃ

【００６８】［表２］Ｃｌ₂流量：１００ＳＣＣＭＯ₂流量：１００ＳＣＣＭ圧力：０．７ＰａＲＦパワー：０．８ｋＷ（１３．５６ＭＨｚ）エッチング温度：６０°Ｃ

【００６９】次に、カソード電極１１上を含む支持体１
０上に、ＳｉＯ₂から成る絶縁層１２をプラズマＣＶＤ
法にて形成する。原料ガスとしてＴＥＯＳ（テトラエト
キシシラン）を使用する場合のＣＶＤ条件の一例を、下
記の表３に示す。絶縁層１２の厚さを約１μｍとする。

【００７０】［表３］ＴＥＯＳ流量：８００ＳＣＣＭＯ₂流量：６００ＳＣＣＭ圧力：１１００ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）製膜温度：４０°Ｃ

【００７１】次に、絶縁層１２上にゲート電極１３を形
成する。具体的には、絶縁層１２上に、例えばＤＣスパ
ッタ法によって窒化チタン（ＴｉＮ）層を堆積させ、該
ＴｉＮ層をパターニングすることによって、列方向（即
ち、行方向と直交する方向）に平行に延びる帯状の複数
のゲート電極１３を形成することができる。ゲート電極
１３の幅を例えば５０μｍ、電極間スペースを例えば３
０μｍとする。ＴｉＮ層のＤＣスパッタ条件の一例を下
記の表４に示し、ＴｉＮ層のパターニングを例えばＲＩ
Ｅ法で行う場合のＲＩＥ条件の一例を下記の表５に示
す。

【００７２】［表４］Ａｒ流量：３０ＳＣＣＭＮ₂流量：６０ＳＣＣＭ圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【００７３】［表５］Ｃｌ₂流量：１５０ＳＣＣＭＡｒ流量：９０ＳＣＣＭ圧力：３５ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）

【００７４】次に、カソード電極１１とゲート電極１３
との重複領域、即ち１画素領域において、ゲート電極１
３と絶縁層１２とを貫通する開口部１４を形成する。開
口部１４の平面形状は、直径０．３μｍの円形である。
この開口部１４は、通常、１画素領域に５００〜５００
０個程度形成される。開口部１４を形成するには、通常
のフォトリソグラフィ技術により形成されたレジスト層
をマスクとして、まず、塩素系のエッチングガスを用い
たＲＩＥ（反応性イオン・エッチング）法によりゲート
電極１３に開口部を形成し、続いて、フルオロカーボン
系のエッチングガスを用いたＲＩＥ法により絶縁層１２
に開口部を形成する。ゲート電極１３に開口部１４を形
成する際のＲＩＥ条件は、表５に示した通りでよい。絶
縁層１２に開口部１４を形成する際のＲＩＥ条件の一例
を、下記の表６に示す。ＲＩＥ終了後のレジスト層は、
アッシングにより除去する。アッシング条件の一例を、
下記の表７に示す。このようにして、図３の（Ａ）に示
す構造を得ることができる。

【００７５】［表６］Ｃ₄Ｆ₈流量：３０ＳＣＣＭＣＯ流量：７０ＳＣＣＭＡｒ流量：３００ＳＣＣＭ圧力：７．３ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【００７６】［表７］Ｏ₂流量：１２００ＳＣＣＭ圧力：７５ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）アッシング温度：３００°Ｃ

【００７７】［工程−１１０］次に、図３の（Ｂ）に示
すように、開口部１４内を含む全面に抵抗体層１５を形
成する。ここでは、抵抗体層１５として、厚さ約０．４
μｍのポリシリコン層を減圧ＣＶＤ法により成膜する。
成膜条件を下記の表８に例示する。この条件では、成膜
雰囲気中にドーパント・ガスとしてＰＨ₃が含まれてお
り、成膜と同時に不純物である燐（Ｐ）が約１０¹⁹／ｃ
ｍ³のオーダーの濃度で導入される。また、この時、成
膜された抵抗体層１５の表面には、開口部１４の上端面
と底面との間の段差を反映した凹部１５Ａが形成され
る。成膜終了後に、炉アニール又は短時間アニール（Ｒ
ＴＡ）を行い、不純物を活性化させる。ここでは、６０
０°Ｃでアニールを行い、電気抵抗率を約１．０ｋΩ・
ｃｍのオーダーとする。この温度では、支持体１０を構
成するガラスや、カソード電極１１を構成するクロムの
耐熱性に何ら問題はない。

【００７８】［表８］ＳｉＨ₄流量：３００ＳＣＣＭＰＨ₃流量：１５ＳＣＣＭＨｅ流量：５０ＳＣＣＭ圧力：３５０Ｐａ成長温度：５５０°Ｃ

【００７９】［工程−１２０］次に、図４の（Ａ）に示
すように、抵抗体層１５の全面にスピンコート法により
厚さ約０．３５μｍのマスク材料層１６を表面が略平坦
となるように形成する。

【００８０】［工程−１３０］続いて、図４の（Ｂ）に
示すように、マスク材料層１６を抵抗体層１５の平坦面
が露出するまでＲＩＥ法でエッチングすることにより、
凹部１５Ａ内にマスク材料層１６を残す。ＲＩＥ条件を
下記の表９に例示する。このマスク材料層１６は、抵抗
体層１５の凹部１５Ａを吸収し、ほぼ平坦な表面を達成
しており、また、開口部１４の中央部に位置する抵抗体
層１５の領域を遮蔽するように形成されている。

【００８１】［表９］Ａｒ流量：５０ＳＣＣＭＯ₂流量：８０ＳＣＣＭ圧力：２６．７ＰａＲＦパワー：１２０Ｗ（１３．５６ＭＨｚ）

【００８２】［工程−１４０］次に、図５の（Ａ）に示
すように、抵抗体層１５をエッチングする。エッチング
条件を下記の表１０に例示する。このエッチングは、抵
抗体層１５のエッチング速度がマスク材料層１６のエッ
チング速度よりも速くなる異方性エッチング条件下で行
う。

【００８３】［表１０］エッチング装置：ＲＦバイアス印加型ＥＣＲエッチング装置Ｃｌ₂流量：１２０ＳＣＣＭＯ₂流量：４ＳＣＣＭ圧力：４Ｐａマイクロ波パワー：１．２ｋＷ（２．４５ＧＨｚ）ＲＦバイアス・パワー：７０Ｗ（２ＭＨｚ）エッチング温度：２０°Ｃ

【００８４】［工程−１５０］次に、図５の（Ｂ）に示
すように、抵抗体層１５ｅの先端部上に電子放出部１７
ｅを形成する。ここでは、例えば厚さ約０．０１μｍの
タングステン層をスパッタ法により製膜し、導電薄膜１
７を形成する。タングステン層を成膜するためのスパッ
タ条件の一例を、下記の表１１に示す。スパッタ法で
は、被製膜体の表面への製膜種の入射方向を支持体１０
に対してほぼ垂直な方向に揃えることができ、これによ
って開口部１４の側壁面には導電材料層を堆積させるこ
となく、ゲート電極１３上を含む絶縁層１２上と、抵抗
体層１５ｅの先端部上にのみ、導電薄膜１７が形成され
る。導電薄膜１７の中で、抵抗体層１５ｅの先端部に形
成された部分が、電子放出部１７ｅとして機能する。ゲ
ート電極１３上を含む絶縁層１２上に形成された導電薄
膜１７は、隣り合うゲート電極１３同士が短絡しないよ
うに、ゲート電極１３上の部分を残して除去する。

【００８５】［表１１］Ａｒ流量：２００ＳＣＣＭ圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【００８６】この後、等方的なエッチング条件で開口部
１４の内部において絶縁層１２に設けられた開口部の側
壁面を後退させると、図１に示した電界放出素子が完成
される。等方的なエッチングは、ケミカルドライエッチ
ングのようにラジカルを主エッチング種として利用する
ドライエッチング、或いはエッチング液を利用するウェ
ットエッチングにより行うことができる。エッチング液
としては、例えば４９％フッ酸水溶液と純水の１：１０
０（容積比）混合液を用いることができる。尚、絶縁層
１２の等方的なエッチングは、前述のスパッタ法による
タングステン層の製膜前に行ってもよい。

【００８７】次いで、かかる電界放出素子が多数形成さ
れたカソード・パネルＣＰをアノード・パネルＡＰと組
み合わせることにより、表示装置を作製する。具体的に
は、セラミックスやガラスから作製された高さ約１ｍｍ
の枠体を用意し、枠体とアノード・パネルＡＰ、及び枠
体とカソード・パネルＣＰとの間にフリットガラスから
成るシール材を塗布しておき、かかるシール材を乾燥し
た後、約４５０゜Ｃで１０〜３０分焼成すればよい。こ
の後、表示装置の内部を１０^-4Ｐａ程度の真空度となる
まで排気し、適当な方法で封止する。

【００８８】ここで、［工程−１４０］において、先端
部が錐状形状を有する抵抗体層１５ｅが形成される機構
について、図６を参照して説明する。図６の（Ａ）は、
エッチングの進行に伴って、被エッチング物の表面プロ
ファイルが一定時間毎にどのように変化するかを示す模
式図であり、図６の（Ｂ）は、エッチング時間と開口部
中心における被エッチング物の厚さとの関係を示すグラ
フである。開口部中心におけるマスク材料層の厚さをｈ
₁、開口部中心における抵抗体層の高さをｈ₂とする。

【００８９】表１０に示したエッチング条件では、レジ
スト材料から成るマスク材料層１６のエッチング速度よ
りも、抵抗体層１５のエッチング速度の方が当然速い。
マスク材料層１６が存在しない領域では、抵抗体層１５
が直ちにエッチングされ始め、被エッチング物（ここで
は抵抗体層１５）の表面が速やかに下降してゆく。これ
に対し、マスク材料層１６が存在する領域では、先ずこ
のマスク材料層１６が除去されないとその下の抵抗体層
１５のエッチングが始まらないので、マスク材料層１６
がエッチングされている間は被エッチング物（ここでは
マスク材料層１６）の厚さの減少速度は遅く（ｈ₁減少
区間）、マスク材料層１６が消失した時点で初めて、被
エッチング物の厚さの減少速度がマスク材料層１６の存
在しない領域と同様に速くなる（ｈ₂減少区間）。ｈ₂減
少区間の開始時期は、マスク材料層１６が厚さが最大で
ある開口部中心で最も遅く、マスク材料層１６の薄い開
口部周辺に向かって早くなる。このようにして、円錐形
状の抵抗体層１５ｅが形成される。

【００９０】ここで、エッチング・フロントを図６の
（Ａ）に黒丸で示す。この図に示す例では、マスク材料
層１６の最大径が開口部１４の直径とほぼ一致している
ため、エッチング・フロントはエッチングの進行につれ
て、ほぼ開口部１４の内壁面に沿って下降してゆく。マ
スク材料層１６の最大径が開口部１４の直径と一致して
いない場合、例えばマスク材料層１６の最大径が開口部
１４の直径よりも小さい場合は、エッチング・フロント
は開口部の内壁面より内側の位置を下降することにな
る。開口部１４の内部に残る抵抗体層１５のうち、エッ
チング・フロントよりも上の部分を先端部と称する。本
発明の電界放出素子は、カソード電極１１と電子放出部
１７ｅとの間に抵抗体層１５ｅを介在させ、各電子放出
部１７ｅの電子放出特性のばらつきを抑えることを趣旨
としているので、電子放出部１７ｅとカソード電極１１
との直接接触を確実に避けるために、エッチング・フロ
ントがカソード電極１１の表面に達する前にエッチング
を停止することが重要である。

【００９１】尚、抵抗体層１５ｅの先端部の錐状形状
は、マスク材料層１６のエッチング速度に対する抵抗体
層１５のエッチング速度の比、即ち「対マスク選択比」
によって変化する。対マスク選択比が大きい程、マスク
材料層１６の膜減りに比べて抵抗体層１５の膜減りが激
しくなるので、抵抗体層１５ｅの先端部の斜面の傾斜角
は大きくなる。ここで、本明細書中で述べる「傾斜角」
とは全て、カソード電極１１の表面を基準とする。マス
ク材料層１６がレジスト材料から成る場合、前述の表１
０に示した条件においてＣｌ₂流量に対するＯ₂流量の割
合を高めると、対マスク選択比は低下する。また、基板
バイアスを併用してイオンの入射エネルギーを変化させ
ることが可能なエッチング装置を用いる場合には、ＲＦ
バイアスパワーを高めたり、バイアス印加用の交流電源
の周波数を下げることで、対マスク選択比を低下させる
ことができる。実施の形態１における対マスク選択比の
値は、１．５以上、好ましくは２以上、より好ましくは
３以上に選択される。

【００９２】尚、上記のエッチングにおいては当然、ゲ
ート電極１３に対して高い選択比を確保する必要がある
が、表１０に示した条件で全く問題はない。なぜなら、
ゲート電極１３を構成するタングステンは、塩素系のエ
ッチング種では殆どエッチングされず、上記の条件であ
れば、概ね１０以上の対タングステン選択比が得られる
からである。

【００９３】（実施の形態２）実施の形態２は、実施の
形態１の変形である。実施の形態２の電界放出素子が実
施の形態１の電界放出素子と相違する点は、ゲート電極
上に更に第２絶縁層が形成され、第２絶縁層上に収束電
極が形成されている点である。実施の形態２の電界放出
素子の概念図を図７に示し、かかる電界放出素子を製造
するための本発明の第１Ａの態様に係る製造方法の工程
図を、図８乃至図１０に示す。尚、これらの図面の符号
は図１と一部共通であり、共通部分については詳しい説
明を省略する。

【００９４】実施の形態２の電界放出素子は、図１に示
した電界放出素子のゲート電極１３上に第２絶縁層２０
が形成され、第２絶縁層２０上に例えばタングステン
（Ｗ）から成る収束電極２１が形成された構成を有す
る。収束電極２１は、アノード電極とカソード電極との
間の電位差が１０〜１００Ｖのオーダーであって両電極
間の距離が比較的長い、所謂高電圧タイプの表示装置に
おいて、電子放出部から放出された電子の軌道の発散を
防止するために設けられた部材であり、収束電源（図示
せず）から相対的な負電圧が印加される。放出電子軌道
の収束性を高めることによって、画素間のクロストーク
が低減され、特にカラー表示を行う場合の色濁りを防止
し、更に画素を微細化して表示画面の高精細度化を図る
ことが可能となる。収束電極２１の先端部は、ゲート電
極１３の先端部よりも後退している。収束電極２１の本
来の目的は、カソード電極１１に垂直な方向から大きく
外れようとする電子の軌道のみを修正することにあり、
収束電極２１の開口径が余り小さいと、電界放出素子の
電子放出効率が低下してしまう虞がある。然るに、この
ように収束電極２１の先端部がゲート電極１３の先端部
よりも後退していることは、電子放出を妨げずに必要な
収束効果のみを得ることができる意味で、極めて好まし
い。

【００９５】収束電極２１、第２絶縁層２０、ゲート電
極１３及び絶縁層１２には、これらを貫通する開口部２
４が設けられている。この開口部２４の側壁面は、収束
電極２１、第２絶縁層２０、ゲート電極１３及び絶縁層
１２の各加工面により構成されている。また、第２絶縁
層２０に設けられた開口部の上端は収束電極２１の先端
部よりも後退し、絶縁層１２に設けられた開口部の上端
はゲート電極１３の先端部よりも後退している。また、
開口部２４の開口径は深さ方向で一様ではなく、収束電
極２１の近傍では直径約０．５μｍ、ゲート電極１３の
近傍では直径０．３５μｍである。かかる開口部２４の
形状により、該開口部２４内に効率よく所望の強度の電
界が形成され得る構造となっている。開口部２４の底部
は、抵抗体層２５ｅで埋め込まれ、該抵抗体層２５ｅの
先端部は錐状形状、具体的には円錐形状を有している。
抵抗体層２５ｅの先端部上には、電子放出部２７ｅが上
記錐状形状を反映して形成されている。抵抗体層２５ｅ
と電子放出部２７ｅの構成材料については、実施の形態
１の抵抗体層１５ｅ及び電子放出部１７ｅとそれぞれ同
じとすることができる。

【００９６】尚、図７には、ゲート電極１３上と収束電
極２１上に導電薄膜２７が図示されているが、この導電
薄膜２７は、電子放出部２７ｅと同一の材料から構成さ
れ、電子放出部２７ｅの形成に伴って形成された層であ
る。ゲート電極１３と収束電極２１上の導電薄膜２７
を、電子放出部２７ｅの形成後に適当な方法にて除去し
ても構わないが、特に収束電極２１上の導電薄膜２７に
ついては、収束電極２１とほぼ同様の形状にパターニン
グすることによって、収束電極２１同士の短絡を防止可
能な構成が採られている。

【００９７】以下、実施の形態２に係る電界放出素子の
製造方法について、図８乃至図１０を参照して説明す
る。

【００９８】［工程−２００］先ず、支持体１０上にカ
ソード電極１１を形成する。カソード電極１１は、クロ
ム層を用いて、実施の形態１と同様に形成することがで
きる。次に、支持体１０とカソード電極１１の上に、厚
さ約０．７μｍの絶縁層１２を形成する。絶縁層１２
は、前述の表３に示した条件に従って形成することがで
きる。次いで、絶縁層１２上に、実施の形態１と同様に
してゲート電極１３を形成する。

【００９９】次に、ＳｉＯ₂から成る厚さ約１μｍの第
２絶縁層２０を、例えば前述の表３に示した条件に従
い、ＣＶＤ法で全面に形成する。更に、第２絶縁層２０
上の全面に厚さ約０．０７μｍのタングステン層を、例
えば前述の表１１に示した条件に従ってスパッタ法で製
膜し、所定のパターニングを行って収束電極２１を形成
する。

【０１００】［工程−２１０］次に、収束電極２１上を
含む第２絶縁層２０上に、所定のパターンを有するレジ
スト層２２を形成し、このレジスト層２２をマスクとし
て収束電極２１、第２絶縁層２０、ゲート電極１３及び
絶縁層１２を順次エッチングする。このエッチングによ
り、図８の（Ｂ）に示すように、底部にカソード電極１
１が露出した円形の開口部２４を形成することができ
る。ここで、収束電極２１とゲート電極１３のエッチン
グは、前述の表５の条件に従って行うことができる。ま
た、第２絶縁層２０及び絶縁層１２のエッチングは、前
述の表６に示した条件に従って行うことができる。

【０１０１】［工程−２２０］次に、図９の（Ａ）に示
すように、レジスト層２２を除去し、開口部２４内を含
む全面に、例えば前述の表８に示したＣＶＤ条件に従
い、不純物含有ポリシリコンから成る抵抗体層２５を形
成する。抵抗体層２５の表面には、開口部２４の上端面
と底面との間の段差を反映した凹部２５Ａが形成され
る。

【０１０２】［工程−２３０］次に、図９の（Ｂ）に示
すように、実施の形態１と同様にして、凹部２５Ａ内に
マスク材料層２６を残す。

【０１０３】［工程−２４０］次に、抵抗体層２５とマ
スク材料層２６とをエッチングし、図１０の（Ａ）に示
すように、先端部が円錐形状の抵抗体層２５ｅを形成す
る。これらの層のエッチングは、実施の形態１の［工程
−１４０］と同様に行うことができる。

【０１０４】［工程−２５０］次に、図１０の（Ｂ）に
示すように、抵抗体層２５ｅの先端部上に電子放出部２
７ｅを形成する。ここでは、例えば厚さ約０．０１μｍ
のタングステン層をスパッタ法により製膜し、導電薄膜
２７を形成する。タングステン層を成膜するためのスパ
ッタ条件の一例は、前述の表１１に示した通りである。
この工程では、ゲート電極１３上と、収束電極２１上を
含む第２絶縁層２０上と、抵抗体層１５ｅの先端部上に
導電薄膜２７が形成される。導電薄膜２７の中で、抵抗
体層２５ｅの先端部に形成された部分が、電子放出部２
７ｅとして機能する。更に、収束電極２１上を含む第２
絶縁層２０上に形成された導電薄膜２７を、収束電極２
１とほぼ同様の形状にパターニングする。

【０１０５】この後、等方的なエッチング条件で開口部
２４の内部において絶縁層１２及び第２絶縁層２０に設
けられた開口部の側壁面を後退させると、図７に示した
電界放出素子が完成される。等方的なエッチングについ
ては、実施の形態１で前述した通りである。かかる電界
放出素子を用いて、本発明の表示装置を構成することが
できる。表示装置を構成する方法は、実施の形態１で述
べた方法と同様である。

【０１０６】（実施の形態３）実施の形態３は、本発明
の第１Ｂの態様に係る電界放出素子の製造方法に関す
る。実施の形態３の製造方法を図１１乃至図１４に示
す。尚、これらの図面の符号は図１と一部共通であり、
共通部分については詳しい説明を省略する。

【０１０７】［工程−３００］先ず、支持体１０上にカ
ソード電極１１を形成する。カソード電極１１は、Ｔｉ
Ｎ層（厚さ０．１μｍ）、Ｔｉ層（厚さ５ｎｍ）、Ａｌ
−Ｃｕ層（厚さ０．４μｍ）、Ｔｉ層（厚さ５ｎｍ）、
ＴｉＮ層（厚さ０．０２μｍ）及びＴｉ層（０．０２μ
ｍ）をこの順に積層して積層体を形成し、続いてこの積
層体をパターニングすることにより形成する。尚、図で
はカソード電極１１を単層として表した。積層体をスパ
ッタ法により成膜する場合のスパッタ条件の一例を下記
の表１２に示し、積層体のパターニングをＲＩＥ法によ
り行う場合のＲＩＥ条件の一例を下記の表１３に示す。

【０１０８】［表１２］Ａｒ流量：３０ＳＣＣＭＮ₂流量：６０ＳＣＣＭ（ＴｉＮ層の製膜時のみ）圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【０１０９】［表１３］ＢＣｌ₃流量：３０ＳＣＣＭＣｌ₂流量：７０ＳＣＣＭ圧力：７ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）エッチング温度：６０°Ｃ

【０１１０】次に、絶縁層１２の形成、ゲート電極１３
の形成、開口部１４の形成を実施の形態１と同様に行
い、更に、開口部１４内を含む全面に抵抗体層３５を形
成する。但し、実施の形態３における抵抗体層３５は、
実施の形態１で述べた凹部１５Ａよりも深い凹部３５Ａ
が表面に生成されるように、厚さを選択する。ここで
は、開口部１４の直径０．６μｍに対して抵抗体層３５
の厚さを０．２５μｍとすることにより、開口部１４の
上端面と底面との間の段差を反映して、柱状部３５Ｂと
該柱状部３５Ｂの上端に連通する拡大部３５Ｃとから成
る略漏斗状の凹部３５Ａを抵抗体層３５の表面に生成さ
せる。ここまでのプロセスを終了した状態を、図１１の
（Ａ）に示す。

【０１１１】［工程−３１０］次に、図１１の（Ｂ）に
示すように、抵抗体層３５の全面にマスク材料層３６を
形成する。ここでは、一例として無電解めっき法によ
り、厚さ約０．５μｍの銅（Ｃｕ）層を形成する。無電
解めっき条件の一例を、下記の表１４に示す。

【０１１２】［表１４］めっき液：硫酸銅（ＣｕＳＯ₄・５Ｈ₂Ｏ）７ｇ／リットルホルマリン（３７％ＨＣＨＯ）２０ｍｌ／リットル水酸化ナトリウム（ＮａＯＨ）１０ｇ／リットル酒石酸ナトリウムカリウム２０ｇ／リットルめっき浴温度：５０゜Ｃ

【０１１３】［工程−３２０］次に、図１２の（Ａ）に
示すように、マスク材料層３６と抵抗体層３５とを支持
体１０の表面に対して平行な面内で除去することによ
り、柱状部３５Ｂにマスク材料層３６を残す。この除去
は、例えば下記の表１５に例示される条件に従って化学
機械研磨（ＣＭＰ）法により行うことができる。尚、下
記の条件中、「ウェーハ」という語を慣用的に使用して
いるが、本発明においてウェーハに相当する部材は、支
持体１０である。

【０１１４】［表１５］ウェーハ押圧圧力：３．４×１０⁴Ｐａ（＝５ｐｓｉ）定盤回転数：２８０ｒｐｍウェーハ保持台回転数：１６ｒｐｍスラリー流量：１５０ｍｌ／分

【０１１５】［工程−３３０］次に、抵抗体層３５のエ
ッチング速度がマスク材料層３６のエッチング速度より
も速くなる異方性エッチング条件下で、抵抗体層３５と
マスク材料層３６とをエッチングする。このときのエッ
チング条件を、下記の表１６に例示する。この結果、図
１２の（Ｂ）に示すように、開口部１４内に、先端部が
錐状形状を有する抵抗体層３５ｅが形成される。尚、抵
抗体層３５ｅの先端部にマスク材料層３６が残存する場
合には、希フッ酸水溶液を用いたウェットエッチングに
よりマスク材料層３６を除去することができる。

【０１１６】［表１６］エッチング装置：有磁場マイクロ波プラズマエッチング装置ＳＦ₆流量：３０ＳＣＣＭＣｌ₂流量：７０ＳＣＣＭＡｒ流量：５００ＳＣＣＭ圧力：３Ｐａマイクロ波パワー：１．３ｋＷ（２．４５ＧＨｚ）ＲＦバイアスパワー：２０Ｗ（８ＭＨｚ）エッチング温度：−３０°Ｃ

【０１１７】［工程−３４０］次に、図１３の（Ａ）に
示すように、抵抗体層３５ｅの先端部上に電子放出部３
７ｅを形成する。ここでは、例えば厚さ約０．０１μｍ
のタングステン層をスパッタ法により製膜し、導電薄膜
３７を形成する。タングステン層を成膜するためのスパ
ッタ条件の一例は、前述の表１１に示した通りである。
この工程では、ゲート電極１３上を含む絶縁層１２上と
抵抗体層３５ｅに導電薄膜３７が形成され、このうち、
抵抗体層３５ｅの先端部に形成された部分が導電薄膜３
７の部分が、電子放出部３７ｅとなる。更に、ゲート電
極１３上を含む絶縁層１２上に形成された導電薄膜３７
を、ゲート電極１３とほぼ同様の形状にパターニングす
る。

【０１１８】［工程−３５０］この後、図１３の（Ｂ）
に示すように、等方的なエッチング条件で開口部１４の
内部において絶縁層１２に設けられた開口部の側壁面を
後退させると、電界放出素子が完成される。等方的なエ
ッチングについては、実施の形態１で前述した通りであ
る。かかる電界放出素子を用いて、本発明の表示装置を
構成することができる。表示装置を構成する方法は、実
施の形態１で述べた方法と同様である。

【０１１９】ところで、実施の形態３で形成された抵抗
体層３５ｅにおいては、実施の形態１で形成された電子
放出部に１５ｅに比べ、先端部により鋭い錐状形状が達
成されている。これは、マスク材料層３６の形状と、該
マスク材料層３６のエッチング速度に対する抵抗体層３
５のエッチング速度の比の違いに起因する。この違いに
ついて、図１４を参照しながら説明する。図１４は、被
エッチング物の表面プロファイルが一定時間毎にどのよ
うに変化するかを示す図であり、図１４の（Ａ）は銅か
ら成るマスク材料層３６を用いた場合、図１４の（Ｂ）
はレジスト材料から成るマスク材料層１６を用いた場合
をそれぞれ示す。

【０１２０】銅から成るマスク材料層３６を用いた場合
（図１４の（Ａ）参照）は、マスク材料層３６のエッチ
ング速度が抵抗体層３５のエッチング速度に比べて十分
に遅いために、エッチング中にマスク材料層３６が消失
することがなく、従って、先端部の鋭い抵抗体層３５ｅ
を形成することができる。これに対し、レジスト材料か
ら成るマスク材料層１６を用いた場合（図１４の（Ｂ）
参照）は、マスク材料層１６のエッチング速度が抵抗体
層１５のエッチング速度に比べてそれ程大きくないため
に、エッチング中にマスク材料層１６が消失し易く、従
って、マスク消失後の抵抗体層１５ｅの錐状形状が鈍化
する傾向がある。

【０１２１】また、柱状部３５Ｂに残るマスク材料層３
６には、柱状部３５Ｂの深さが多少変化しても、抵抗体
層３５ｅの形状が変化し難いというメリットもある。即
ち、柱状部３５Ｂの深さは、抵抗体層３５の厚さやステ
ップカバレージのばらつきによって変化し得るが、柱状
部３５Ｂの幅は深さによらずほぼ一定なので、マスク材
料層３６の幅もほぼ一定となり、最終的に形成される抵
抗体層３５ｅの形状には大差が現れない。これに対し、
凹部１５Ａに残るマスク材料層１６においては、凹部１
５Ａが浅い場合と深い場合とでマスク材料層の幅も変化
してしまうため、凹部１５Ａが浅くマスク材料層１６の
厚さが薄い場合ほど、より早期に抵抗体層１５ｅの錐状
形状の鈍化が始まる。従って、この錐状形状を反映して
抵抗体層１５ｅ上に形成される電子放出部１７ｅの先端
部の形状も、鈍化する可能性がある。電界放出素子の電
子放出効率は、ゲート電極とカソード電極との間の電位
差、ゲート電極とカソード電極との間の距離、電子放出
部の構成材料の仕事関数の他、電子放出部の先端部の形
状によっても変化する。このため、必要に応じて上述の
ようにマスク材料層の形状やエッチング速度を選択する
ことが好ましい。

【０１２２】（実施の形態４）実施の形態４は、実施の
形態３の変形である。実施の形態４が実施の形態３と相
違する点は、柱状部３５Ｂ内にマスク材料層を残すに当
たり、実施の形態３のようにマスク材料層３６と抵抗体
層３５とを除去する代わりに、マスク材料層３６のみを
除去する点である。実施の形態４の製造方法を、図１５
を参照して説明する。尚、図１５の符号は、図１１乃至
図１３と一部共通であり、共通部分については詳しい説
明を省略する。

【０１２３】［工程−４００］先ず、図９の（Ｂ）に示
したマスク材料層３６の形成までを実施の形態３の［工
程−３００］〜［工程−３１０］と同様に行った後、抵
抗体層３５上と拡大部３５Ｃ内のマスク材料層３６のみ
を除去することにより、図１５に示すように、柱状部３
５Ｂ内にマスク材料層３６を残す。このとき、例えば希
フッ酸水溶液を用いたウェットエッチングを行うことに
より、不純物含有ポリシリコンから成る抵抗体層３５を
除去することなく、銅から成るマスク材料層３６のみを
選択的に除去することができる。柱状部３５Ｂ内に残る
マスク材料層３６の高さは、エッチング時間に依存する
が、このエッチング時間は、拡大部３５Ｃに埋め込まれ
たマスク材料層３６の部分が十分に除去される限りにお
いて、それ程の厳密さを要しない。なぜなら、マスク材
料層３６の高低に関する議論は、図１４の（Ａ）を参照
しながら前述した柱状部３５Ｂの浅深に関する議論と実
質的に同じであり、マスク材料層３６の高低は、最終的
に形成される抵抗体層３５ｅ、ひいては電子放出部３７
ｅの形状に大きな影響を及ぼさないからである。

【０１２４】この後の電子放出部３７ｅの形成、及び開
口部１４内における絶縁層１２の等方的なエッチングを
実施の形態３で述べたと同様に行うと、図１３の（Ｂ）
に示した電界放出素子が完成される。かかる電界放出素
子を用いて、実施の形態１で述べたと同様に表示装置を
構成することができる。

【０１２５】（実施の形態５）実施の形態５は、本発明
の第２の態様、より具体的には第２Ａの態様に係る製造
方法に関する。実施の形態５の製造方法によって完成さ
れる電界放出素子の模式的な部分端面図を図１６に示
し、その製造方法を図１７乃至図１９に示す。これらの
図中の符号は図１と一部共通であり、図１と共通の構成
要素については詳しい説明を省略する。

【０１２６】実施の形態５で製造され得る電界放出素子
が実施の形態１の電界放出素子と大きく異なる点は、開
口部１４の底部が抵抗体層５５ｅで埋め込まれ、この抵
抗体層５５ｅ上に錐状形状を有する電子放出部５７ｅが
形成されている点である。尚、抵抗体層５５ｅと電子放
出部５７ｅの間には密着層５６ｅが図示されているが、
密着層５６ｅは電界放出素子の機能上不可欠な構成要素
ではなく、製造上の理由で形成されている。絶縁層１２
の壁面は、開口部１４内において、ゲート電極１３の直
下から抵抗体層５５ｅの上端部にかけてえぐられてい
る。

【０１２７】以下、実施の形態５に係る電界放出素子の
製造方法について、図１７乃至図１９を参照して説明す
る。

【０１２８】［工程−５００］先ず、絶縁層１２の形成
までを、実施の形態１の［工程−１００］と同様に行
う。続いて、絶縁層１２上に、クロムから成るゲート電
極１３を形成する。ゲート電極１３を形成する際のスパ
ッタ法によるクロム層の製膜は、前述の表１に示した条
件に従って行うことができ、クロム層のＲＩＥ法による
パターニングは、前述の表２に示した条件に従って行う
ことができる。続いて、開口部１４を形成する。開口部
１４を形成するに際しては、前述の表２に示した条件に
従ってゲート電極１３をエッチングし、前述の表６に示
した条件に従って絶縁層１２をエッチングすることがで
きる。次に、開口部１４内を含む全面に、不純物含有ポ
リシリコンから成る抵抗体層５５を形成し、更に、抵抗
体層５５の全面に平坦化層５１を表面が略平坦となるよ
うに形成する。ここでは、スピンコート法で形成したレ
ジスト層を平坦化層５１とする。尚、この平坦化層５１
は、次の工程［工程−５１０］で形成される抵抗体層５
５ｅの上面を平坦化するために形成される層であるが、
省略することもできる。平坦化層５１を省略した場合に
は、抵抗体層５５の表面に生じた凹部の形状が、抵抗体
層５５ｅの表面にも反映される。図１７の（Ａ）には、
ここまでのプロセスを終了した状態を示す。

【０１２９】［工程−５１０］次に、平坦化層５１と抵
抗体層５５のエッチング速度が共に略等しくなる条件で
これら両層をエッチングし、図１７の（Ｂ）に示すよう
に、上面が平坦な抵抗体層５５ｅで開口部１４の底部を
埋め込む。エッチングは、塩素系ガスと酸素系ガスとを
含むエッチングガスを用いたＲＩＥ法により行うことが
できる。

【０１３０】［工程−５２０］次に、図１８の（Ａ）に
示すように、開口部１４の残部を含む全面に密着層５６
を製膜する。密着層５６は、例えばスパッタ法により形
成される厚さ０．０７μｍのＴｉＮ層であり、表１２に
示したスパッタ条件に従って形成することができる。続
いて、開口部１４内を含む全面に、電子放出部形成用の
導電材料層５７を形成する。ここでは、導電材料層５７
として、厚さ約０．３μｍのタングステン層を水素還元
減圧ＣＶＤ法により製膜する。ＣＶＤ条件の一例を、下
記の表１７に示す。製膜された導電材料層５７の表面に
は、開口部１４の上端面と底面との間の段差を反映した
凹部５７Ａが形成される。

【０１３１】［表１７］ＷＦ₆流量：９５ＳＣＣＭＨ₂流量：７００ＳＣＣＭ圧力：１．２×１０⁴Ｐａ製膜温度：４３０゜Ｃ

【０１３２】［工程−５３０］次に、図１８の（Ｂ）に
示すように、導電材料層５７の全面にマスク材料層５８
を表面が略平坦となるように形成する。このマスク材料
層５８は、実施の形態の［工程−１２０］と同様に形成
することができる。

【０１３３】［工程−５４０］次に、図１９の（Ａ）に
示すように、マスク材料層５８を酸素系ガスを用いたＲ
ＩＥ法によりエッチングする。ＲＩＥ条件は、前述の表
９に示した条件を採用することができる。エッチング
は、導電材料層５７の平坦面が露出した時点で終了す
る。これにより、導電材料層５７の表面の凹部５７Ａに
マスク材料層５８を平坦に残す。このマスク材料層５８
は、開口部１４の中央部に位置する導電材料層５７の領
域を遮蔽するように形成されている。

【０１３４】［工程−５５０］次に、導電材料層５７、
マスク材料層５８及び密着層５６を共にエッチングす
る。このエッチングは、例えば前述の表１６に示す条件
に従って行うことができる。このエッチングにより、図
１９の（Ｂ）に示すように、先端部が錐状形状を有する
電子放出部５７ｅが形成される。電子放出部５７ｅの先
端部において錐状形状が達成される機構は、実施の形態
１で抵抗体層に関して述べた機構と同様である。この
後、開口部１４内において絶縁層１２に設けられた開口
部の側壁面を後退させると、図１６に示した電界放出素
子を得ることができる。かかる電界放出素子を用いて、
実施の形態１で述べたと同様に表示装置を構成すること
ができる。

【０１３５】（実施の形態６）実施の形態６は、実施の
形態５の変形である。実施の形態６の製造方法が実施の
形態５の製造方法と相違する点は、ゲート電極上に更に
第２絶縁層を形成し、更に第２絶縁層上に収束電極を形
成する工程を設けた点である。実施の形態６の製造方法
により完成される電界放出素子の模式的な部分端面図を
図２０に示し、その製造方法を図２１に示す。これらの
図中の符号は図７と一部共通であり、図７と共通の構成
要素については詳しい説明を省略する。

【０１３６】実施の形態６の製造方法により完成される
電界放出素子は、図２０に示すように、例えばガラス基
板から成る支持体１０と、クロム（Ｃｒ）から成るカソ
ード電極１１と、ＳｉＯ₂から成る絶縁層１２と、クロ
ムから成るゲート電極１３と、ＳｉＯ₂から成る第２絶
縁層２０と、クロムから成る収束電極２１と、電子放出
部６７ｅから構成されている。収束電極２１、第２絶縁
層２０、ゲート電極１３及び絶縁層１２には、これらを
貫通する開口部２４が設けられている。開口部２４の底
部は抵抗体層６５によって埋め込まれ、この抵抗体層６
５上に電子放出部６７ｅが形成されている。尚、抵抗体
層６５と電子放出部６７ｅの間には密着層６６ｅが図示
されているが、密着層６６ｅは電界放出素子の機能上不
可欠な構成要素ではなく、製造上の理由で形成されてい
る。

【０１３７】以下、実施の形態６に係る電界放出素子の
製造方法について、図２１を参照して説明する。尚、実
施の形態６も含め、本明細書中の以下の実施の形態で述
べる各プロセス中、プロセス条件を特に記載しないもの
については、前述の表に示す条件を適宜選択して適用す
ることができる。

【０１３８】［工程−６００］先ず、絶縁層１２の形成
までを、実施の形態２の［工程−２００］と同様に行
う。次に、絶縁層１２上にクロムから成るゲート電極１
３を形成し、ゲート電極１３上を含む絶縁層１２に第２
絶縁層２０を形成し、更に、第２絶縁層２０上にクロム
から成る収束電極２１を形成する。収束電極２１を形成
するためのクロム層の製膜とパターニングについては、
ゲート電極１３の形成と同様に行うことができる。次
に、開口部２４を形成する。開口部２４を形成するに際
しては、前述の表２に示した条件に従って収束電極２１
及びゲート電極１３をエッチングし、前述の表６に示し
た条件に従って第２絶縁層２０及び絶縁層１２をエッチ
ングすることができる。次に、開口部２４の底部、より
具体的には、絶縁層１２を貫通する部分の開口部２４の
底部を埋め込むように、抵抗体層６５を形成する。この
抵抗体層６５の形成は、実施の形態５の［工程−５０
０］〜［工程−５１０］と同様、抵抗体層の全面製膜
と、平坦化層による平坦化と、エッチングとを組み合わ
せたプロセスで形成することができる。抵抗体層６５と
して、ここでは、燐（Ｐ）を含有するポリシリコン層を
使用する。図２１の（Ａ）には、ここまでのプロセスを
終了した状態を示す。

【０１３９】［工程−６１０］次に、図２１の（Ｂ）に
示すように、開口部２４の残部を含む全面に、例えばＴ
ｉＮから成る密着層６６、及びタングステンから成る電
子放出部形成用の導電材料層６７をこの順に形成する。
導電材料層６７の表面には、開口部２４の上端面と底面
（ここでは、抵抗体層６５の表面）との間の段差を反映
した凹部６７Ａが形成される。更に、導電材料層６７上
の全面にマスク材料層（図示せず）を形成し、該マスク
材料層を例えばエッチバックすることにより、凹部６７
Ａにマスク材料層６８を残す。

【０１４０】この後、導電材料層６７とマスク材料層６
８と密着層６６のエッチングを実施の形態５の［工程−
５５０］と同様に行い、錐状形状を有する電子放出部６
７ｅを形成する。更に、開口部５４内において絶縁層１
２及び第２絶縁層２０に設けられた開口部の側壁面を等
方性エッチングを行って後退させると、図２０に示した
電界放出素子が得られる。かかる電界放出素子を用い
て、実施の形態１で述べたと同様に表示装置を構成する
ことができる。

【０１４１】（実施の形態７）実施の形態７は、本発明
の第２の態様、より具体的には第２Ｂの態様に係る製造
方法に関する。実施の形態７の製造方法を図２２及び図
２３に示す。これらの図中の符号は図１と一部共通であ
り、図１と共通の構成要素については詳しい説明を省略
する。

【０１４２】［工程−７００］先ず、ゲート電極１３の
形成までを実施の形態１と同様に行う。次に、ゲート電
極１３上を含む絶縁層１２上に、例えばＳｉＯ₂から成
る厚さ０．２μｍのエッチング停止層２８を形成する。
このエッチング停止層２８は、電界放出素子の機能上不
可欠な部材ではなく、後工程で行われる導電材料層７７
のエッチング時に、ゲート電極１３を保護する役割を果
たす。従って、導電材料層７７のエッチング条件に対し
てゲート電極１３が十分に高いエッチング耐性を持ち得
る場合には、エッチング停止層２８を省略しても構わな
い。エッチング停止層２８の形成条件は、前述の表３に
示した通りである。この後、ＲＩＥ法により、エッチン
グ停止層２８、ゲート電極１３、絶縁層１２を貫通する
開口部７４を形成する。次に、開口部７４の残部を含む
全面に、例えばＴｉＮから成る密着層７６、及びタング
ステンから成る電子放出部形成用の導電材料層７７と
を、この順に形成する。ここでは、開口部７４の直径
０．６μｍに対して導電材料層７７の厚さを０．２５μ
ｍとすることにより、開口部７４の上端面と底面（ここ
では抵抗体層７５の表面）との間の段差を反映して、柱
状部７７Ｂと該柱状部７７Ｂの上端に連通する拡大部７
７Ｃとから成る略漏斗状の凹部７７Ａを導電材料層７７
の表面に生成させる。更に、導電材料層７７の全面にマ
スク材料層７８を形成する。ここでは、一例として前述
の表１４に示した条件に従って、厚さ約０．５μｍの銅
（Ｃｕ）層をマスク材料層７８として形成する。図２２
の（Ａ）には、ここまでのプロセスを終了した状態を示
す。

【０１４３】［工程−７１０］次に、図２２の（Ｂ）に
示すように、マスク材料層７８と導電材料層７７とを支
持体１０の表面に対して平行な面内で除去することによ
り、柱状部７７Ｂにマスク材料層７８を残す。この除去
は、例えば前述の表１５に例示した条件に従って化学機
械研磨（ＣＭＰ）法により行うことができる。

【０１４４】［工程−７２０］次に、導電材料層７７と
マスク材料層７８と密着層７６のエッチングを実施の形
態５の［工程−５５０］と同様に行い、図２３の（Ａ）
に示すように、錐状形状を有する電子放出部７７ｅを形
成する。電子放出部７７ｅと抵抗体層７５との間には、
密着層７６ｅが残る。実施の形態７で形成される電子放
出部７７ｅは、実施の形態５に関連して図１６に示した
電子放出部５７ｅと類似しているが、実施の形態５にお
けるよりもマスク材料層７８の幅が狭く、また、対マス
ク選択比が高いことから、より急峻な錐状形状を有して
いる。

【０１４５】［工程−７３０］更に、開口部７４内にお
いて絶縁層１２に設けられた開口部の側壁面を等方性エ
ッチングを行って後退させると共に、エッチング停止層
２８を除去すると、図２３の（Ｂ）に示す電界放出素子
を完成させることができる。かかる電界放出素子を用い
て、実施の形態１で述べたと同様に表示装置を構成する
ことができる。

【０１４６】（実施の形態８）実施の形態８は、実施の
形態７の変形である。実施の形態８が実施の形態７と相
違する点は、柱状部７７Ｂ内にマスク材料層７８を残す
に当たり、実施の形態７のようにマスク材料層７８と導
電材料層７７とを除去する代わりに、マスク材料層７８
のみを除去する点である。実施の形態８の製造方法を、
図２４を参照して説明する。尚、図２４の符号は、図２
２及び図２３と一部共通であり、共通部分については詳
しい説明を省略する。

【０１４７】［工程−８００］先ず、マスク材料層７８
の形成までを実施の形態７の［工程−７００］と同様に
行う。続いて、導電材料層７７上と拡大部７７Ｃ内のマ
スク材料層７８のみを除去することにより、図２４に示
すように、柱状部７７Ｂ内にマスク材料層７８を残す。
このとき、例えば希フッ酸水溶液を用いたウェットエッ
チングを行うことにより、タングステンから成る導電材
料層７７を除去することなく、銅から成るマスク材料層
７８のみを選択的に除去することができる。

【０１４８】この後の電子放出部７７ｅの形成、及び開
口部７４内における絶縁層１２の等方的なエッチングを
実施の形態７で述べたと同様に行うと、電界放出素子が
完成される。かかる電界放出素子を用いて、実施の形態
１で述べたと同様に表示装置を構成することができる。

【０１４９】（実施の形態９）実施の形態９は、本発明
の第２Ｃの態様に係る製造方法に関する。実施の形態９
は実施の形態５と類似しているが、導電材料層５７と密
着層５６とが同一の導電材料から成る点が相違してい
る。先ず、実施の形態９の製造方法を提案するに至った
技術的背景について図２５を参照して説明し、続いて図
２６及び図２７に実施の形態９の製造方法の工程図を示
す。尚、これらの図面の符号は図１６乃至図１９と一部
共通であり、共通部分については詳しい説明を省略す
る。

【０１５０】先の図１９の（Ａ）及び図１９の（Ｂ）に
示したプロセスは、実施の形態５における［工程−５４
０］から［工程−５５０］に至るプロセス、即ち、導電
材料層５７と密着層５６のエッチングが理想的に進行し
た場合を示している。しかしながら、実際のプロセスで
はエッチング条件の微妙なばらつきにより、電子放出部
５７ｅの錐状形状がエッチングの進行に伴って鈍化した
り、あるいは開口部１４の側壁にエッチング残渣が残る
場合も生じ得る。その原因のひとつとして、導電材料層
５７と密着層５６の各構成材料の組合せによっては、密
着層５６に由来するエッチング反応生成物が導電材料層
５７のエッチングを阻害することが考えられる。例え
ば、導電材料層５７がタングステン（Ｗ）から成り、密
着層５６が窒化チタン（ＴｉＮ）から成り、これらをフ
ッ素系化学種を用いてエッチングする際に生じ得る現象
を、図２５に概念的に示す。尚、図２５には、エッチン
グガスとしてＳＦ₆を使用し、フッ素系化学種としてＳ
Ｆ_x ⁺が生成した状態を例示するが、エッチングガスとし
てＮＦ₃を用いればＮＦ_x ⁺、フルオロカーボン系ガスを
用いればＣＦ_x ⁺が、それぞれフッ素系化学種として生成
する。図２５の（Ａ）は、エッチングの進行に伴う被エ
ッチング物（即ち、導電材料層５７と密着層５６とマス
ク材料層５８）の表面プロファイルａ〜ｇの変化を示
し、図２５の（Ｂ）は、表面プロファイルｃの達成時点
で起こり得る現象を模式的に示す。尚、ここでは、導電
材料層５７とマスク材料層５８のエッチング速度の比を
２：１と仮定し、導電材料層５７と密着層５６のエッチ
ング速度の比を１０：１と仮定する。

【０１５１】このエッチングの初期においては、タング
ステンから成る導電材料層５７の面積が被エッチング物
の面積の大部分を占めており、表面プロファイルはａ→
ｂと変化してゆく。このとき、導電材料層５７は、Ｗ＋
ｘＦ→ＷＦｘ（但し、ｘは６以下の自然数であり、典型
的にはｘ＝６である）で表される反応により速やかに除
去される。しかし、表面プロファイルｃが達成された時
点では、ＴｉＮから成る密着層５６の面積が被エッチン
グ物の面積の大部分を占めるようになり、導電材料層５
７の面積が被エッチング物の面積に占める割合は、通常
の電界放出素子の設計では僅か１％以下となってしま
う。ところが、ＴｉＮとフッ素系化学種との反応によっ
て生成するフッ化チタン（ＴｉＦｘ；但し、ｘは３以下
の自然数であり、典型的にはｘ＝３である）は蒸気圧が
低いため、導電材料層５７の表面に付着してエッチング
の進行を妨げる。従って、マスク材料層５８が消失した
以降の表面プロファイルをみると、ｄ→ｅ→ｆ→ｇと推
移するにつれて錐状形状が鈍化すると共に、開口部１４
の側壁にもエッチング残渣が残る虞れがある。このこと
は、電子放出効率の低下や、エッチング残渣によるゲー
ト電極とカソード電極との短絡等の不都合の原因とな
る。

【０１５２】実施の形態９の電界放出素子の製造方法に
おいては、導電材料層５７のエッチング速度Ｒ₃と密着
層５６のエッチング速度Ｒ₄とをほぼ揃えるか、あるい
は導電材料層５７のエッチング速度Ｒ₃の方が速いとし
ても、密着層５６のエッチング速度Ｒ₄の５倍以内に選
択する（Ｒ₄≦Ｒ₃≦５Ｒ₄）ことにより、上記の問題を
解決する。同一のエッチング条件下で導電材料層５７と
密着層５６のエッチング速度を揃えるには、両層を同一
の導電材料を用いて構成することが最も簡便である。両
層を構成する導電材料が同一であっても、製膜方法を適
切に選択することにより、導電材料層に要求されるステ
ップカバレージの良好さと、密着層に要求される密着性
の良好さをそれぞれ達成することは可能である。以下、
実施の形態９の電界放出素子の製造方法について説明す
る。

【０１５３】［工程−９００］先ず、開口部１４の底部
を埋め込む抵抗体層５５ｅの形成までを、実施の形態５
の［工程−５００］〜［工程−５１０］と同様に行う。
次に、開口部１４の残部を含む全面に、タングステンか
ら成る厚さ約０．０７μｍの密着層５６をＤＣスパッタ
法で形成する。スパッタ条件は、前述の表１１に述べた
通りである。スパッタ法により形成されたタングステン
層は、密着層５６として十分な機能を果たし得る。この
後、タングステンから成る導電材料層５７の形成と、該
導電材料層５７の表面の凹部５７Ａにマスク材料層５８
を残すプロセスは、実施の形態５の［工程−５２０］〜
［工程−５４０］と同様に行うことができる。図２６の
（Ａ）は、ここまでの工程が終了した状態を示してい
る。

【０１５４】［工程−９１０］次に、導電材料層５７と
マスク材料層５８のエッチングを行う。ここでは、例え
ば下記の表１８に示すＲＩＥ条件に従って、エッチング
を行うことができる。図２６の（Ｂ）は、密着層５６が
丁度露出した時点を図示している。実施の形態９では、
この時点において被エッチング物の面積の大部分を占め
る材料は依然としてタングステンであるため、図２５を
参照して説明したような蒸気圧の低いエッチング反応生
成物が発生せず、エッチングは引き続き速やかに進行す
る。

【０１５５】［表１８］ＳＦ₆流量：１５０ＳＣＣＭＯ₂流量：３０ＳＣＣＭＡｒ流量：９０ＳＣＣＭ圧力：３５ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）

【０１５６】［工程−９２０］更に、被エッチング物に
密着層５６も加わって引き続きエッチングが進行する
と、最終的には、図２７の（Ａ）に示すように、良好な
錐状形状を有する電子放出部５７ｅを形成することがで
きる。図２７の（Ｂ）には、エッチングの進行に伴う被
エッチング物（即ち、導電材料層５７と密着層５６とマ
スク材料層５８）の表面プロファイルａ〜ｆの変化を示
す。尚、ここでは、導電材料層５７とマスク材料層５８
のエッチング速度の比を２：１と仮定し、導電材料層５
７と密着層５６のエッチング速度の比を１：１と仮定し
ている。マスク材料層５８が消失した以降であっても、
電子放出部５７ｅの錐状形状の鈍化やエッチング残渣の
残存が効果的に抑制されていることが明らかである。

【０１５７】この後、等方的なエッチング条件で開口部
１４の内部において絶縁層１２に設けられた開口部の側
壁面を後退させると、図１６に示したと同様の電界放出
素子が完成される。かかる電界放出素子を用いて、実施
の形態１で述べたと同様に表示装置を構成することがで
きる。

【０１５８】（実施の形態１０）実施の形態１０は、実
施の形態５の変形である。実施の形態１０が実施の形態
５と相違する点は、開口部の壁面が傾斜している点であ
る。実施の形態１０の製造方法によって完成される電界
放出素子の概念図を図２８に示し、更に、かかる電界放
出素子の製造方法の工程図を図２９に示す。尚、これら
の図面の符号は図１と一部共通であり、共通部分につい
ては詳しい説明を省略する。

【０１５９】実施の形態１０の電界放出素子は、図２８
に示すように、開口部１０４の底部を埋め込む抵抗体層
１０５と、抵抗体層１０５上に形成された錐状形状を有
する電子放出部１０７ｅを有する。電子放出部１０７ｅ
と抵抗体層１０５との間には密着層１０６ｅが図示され
ているが、密着層１０６ｅは電界放出素子の機能上不可
欠な構成要素ではなく、製造上の理由で形成されてい
る。開口部１０４の壁面は傾斜角θ₁をもって傾斜して
おり、電子放出部の斜面は傾斜角θ₂をもって傾斜して
おり、且つ、傾斜角θ₁とθ₂とはθ₁＜θ₂＜９０°の関
係を満たしている。開口部の壁面が垂直であると、エッ
チング条件によっては開口部の壁面上に導電材料層や密
着層のエッチング残渣が残り、ゲート電極１３と抵抗体
層１０５とがエッチング残渣により短絡され、結果的に
ゲート電極１３とカソード電極１１とが短絡される虞れ
がある。そして、かかるエッチング残渣を十分に除去す
るためにエッチング時間を延長すると、今度は電子放出
部の高さが減少し、ゲート電極１３の端部と電子放出部
の先端部との間の距離が増大してしまう。かかる距離の
増大は、電子放出効率の低下、ひいては消費電力の増大
を招く。しかし、実施の形態１０のように開口部１０４
の壁面を傾斜させれば、異方性エッチング条件下であっ
ても、該壁面上の導電材料層や密着層にエッチング種が
十分に入射できるようになり、エッチング残渣の発生が
抑制されると共に、電子放出部の高さも減少させずに済
む。従って、図２８に示した電界放出素子の構成は、ゲ
ート電極１３とカソード電極１１との間の短絡不良を防
止しながら、消費電力の増大も抑制可能な構成と言え
る。以下、実施の形態１０の製造方法について、図２９
を参照して説明する。

【０１６０】［工程−１０００］先ず、エッチング停止
層２８の形成までを実施の形態７と同様に行った後、開
口部１０４を形成する。開口部１０４を形成するに際
し、ゲート電極１３のＲＩＥは前述の表５に示した条件
で行うが、エッチング停止層２８と絶縁層１２について
は、一例として下記の表１９に示すＲＩＥ条件を適用す
る。表１９に示したＲＩＥ条件は、前述の表６に示した
条件に比べてＣ₄Ｆ₈流量が多く、カーボン系ポリマーの
堆積を促進し得る。この結果、図２９の（Ａ）に示すよ
うに、壁面が傾斜した開口部１０４が形成される。この
とき、カソード電極１１の表面を基準とした開口部１０
４の壁面の傾斜角θ₁は、約７５°となる。

【０１６１】［表１９］Ｃ₄Ｆ₈流量：１００ＳＣＣＭＣＯ流量：７０ＳＣＣＭＡｒ流量：１００ＳＣＣＭ圧力：７．３ＰａＲＦパワー：７００Ｗ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【０１６２】次に、開口部１０４の底部を埋め込む抵抗
体層１０５を、抵抗体層の全面製膜、及び平坦化層を用
いたエッチバックを経て形成する。更に、開口部１０４
の残部を含む全面に、例えば窒化チタンから成る密着層
１０６と、タングステンから成る電子放出部形成用の導
電材料層１０７とをこの順に形成する。形成された導電
材料層１０７の表面には、開口部１０４の上端面と底面
（ここでは抵抗体層１０５の表面）との間の段差を反映
した凹部１０７Ａが形成される。更に、導電材料層１０
７上の全面にマスク材料層１０８を形成し、該マスク材
料層１０８をエッチバックして凹部１０７Ａ内に残す。
図２９の（Ａ）には、ここまでのプロセスが終了した状
態を示す。

【０１６３】［工程−１０１０］次に、導電材料層１０
７とマスク材料層１０８と密着層１０６とをエッチング
し、図２９の（Ｂ）に示すように、円錐形状の電子放出
部１０７ｅを形成する。このエッチングは、例えば前述
の表１６に示した条件に従って行うことができる。電子
放出部１０７ｅ先端部の斜面の傾斜角θ₂は約８０°と
なり、開口部１０４の壁面の傾斜角をθ₁（約７５°）
よりも大きい。両傾斜角がθ₁＜θ₂の関係を満足してい
ることにより、上記のエッチング中において開口部１０
４の壁面にエッチング残渣が残らず、十分な高さを有す
る電子放出部１０７ｅを形成することができる。

【０１６４】その後、等方的なエッチング条件で開口部
１０４内において絶縁層１２に設けられた開口部の側壁
面を後退させると共に、エッチング停止層２８を除去す
ると、図２８に示した電界放出素子が完成される。かか
る電界放出素子を用いて、実施の形態１で述べたと同様
に表示装置を構成することができる。

【０１６５】（実施の形態１１）実施の形態１１は、本
発明の第３の態様、より具体的には第３Ａの態様に係る
製造方法に関する。実施の形態１１の製造方法によって
完成される電界放出素子の模式的な部分端面図を図３０
に示し、その製造方法を図３１に示す。これらの図中の
符号は図１と一部共通であり、図１と共通の構成要素に
ついては詳しい説明を省略する。

【０１６６】実施の形態１１で製造され得る電界放出素
子においては、図３０に示すように、支持体１０上にク
ロムから成るカソード電極１１が形成され、カソード電
極１１上に例えば不純物含有ポリシリコンから成る抵抗
体層１１５が形成されている。カソード電極１１上を含
む支持体１０上には絶縁層１２が形成され、この絶縁層
１２上にはクロムから成るゲート電極１３が形成されて
いる。ゲート電極１３と絶縁層１２には、これら両部材
を貫通する開口部１４が設けられ、絶縁層１２に設けら
れた開口部の側壁面はゲート電極１３の開口端部よりも
後退している。開口部１４の底部に位置する抵抗体層１
１５上には、例えばタングステンから成り、錐状形状
（より具体的には、円錐形状）を有する電子放出部１１
７ｅが形成されている。電子放出部１１７ｅと抵抗体層
１１５との間には密着層１１６ｅが図示されているが、
密着層１１６ｅは電界放出素子の機能上不可欠な構成要
素ではなく、製造上の理由で形成されている。

【０１６７】以下、実施の形態１１の製造方法を、図３
１を参照して説明する。

【０１６８】［工程−１１００］先ず、表面に抵抗体層
１１５を有するカソード電極１１を、支持体１０上に形
成する。具体的には、例えばカソード電極１１を構成す
るクロム（Ｃｒ）層と、抵抗体層１１５を構成する不純
物含有ポリシリコン層を積層し、共通のエッチングマス
ク（図示せず）と塩素系エッチングガスを用いてクロム
層と不純物含有ポリシリコン層とをエッチングする。次
に、カソード電極１１上を含む支持体１０上に絶縁層１
２を形成し、絶縁層１２上にクロムから成るゲート電極
１３を形成する。更に、ゲート電極１３と絶縁層１２と
をエッチングすることにより、底部に抵抗体層１１５が
露出した開口部１４を形成する。図３１の（Ａ）には、
ここまでのプロセスを終了した状態を示す。

【０１６９】［工程−１１１０］次に、開口部１４内を
含む全面に、例えばＴｉＮから成る密着層１１６、及び
タングステンから成る電子放出部形成用の導電材料層１
１７をこの順に形成する。導電材料層１１７の表面に
は、開口部１４の上端面と底面との間の段差を反映した
凹部１１７Ａが形成される。更に、導電材料層１１７上
の全面にマスク材料層（図示せず）を形成し、該マスク
材料層を例えばエッチバックすることにより、凹部１１
７Ａ内にマスク材料層１１８を残す。

【０１７０】この後、導電材料層１１７とマスク材料層
１１８と密着層１１６のエッチングを実施の形態５の
［工程−５５０］と同様に行い、錐状形状を有する電子
放出部１１７ｅを形成する。更に、開口部１４内におい
て絶縁層１２に設けられた開口部の側壁面を等方性エッ
チングを行って後退させると、図３０に示した電界放出
素子が得られる。かかる電界放出素子を用いて、実施の
形態１で述べたと同様に表示装置を構成することができ
る。

【０１７１】（実施の形態１２）実施の形態１２は、本
発明の第３Ｂの態様に係る電界放出素子の製造方法に関
する。実施の形態１２の製造方法を、図３２を参照して
説明する。尚、図３２の符号は図３１と一部共通であ
り、共通部分については詳しい説明を省略する。

【０１７２】［工程−１２００］先ず、密着層１１６の
形成までを実施の形態１１と同様に行う。次に、開口部
２４内を含む全面に、タングステンから成る電子放出部
形成用の導電材料層１１７を形成する。ここでは、開口
部２４の直径０．５μｍに対して導電材料層１１７の厚
さを０．２５μｍとすることにより、開口部２４の上端
面と底面（ここでは抵抗体層１１５の表面）との間の段
差を反映して、柱状部１１７Ｂと該柱状部１１７Ｂの上
端に連通する拡大部１１７Ｃとから成る略漏斗状の凹部
１１７Ａを導電材料層１１７の表面に生成させる。更
に、導電材料層１１７の全面に、マスク材料層１１８と
して例えば厚さ約０．５μｍの銅（Ｃｕ）層を形成す
る。図３２の（Ａ）には、ここまでのプロセスを終了し
た状態を示す。

【０１７３】［工程−１２１０］次に、図３２の（Ｂ）
に示すように、マスク材料層１１８と導電材料層１１７
とを支持体１０の表面に対して平行な面内で除去するこ
とにより、柱状部１１７Ｂにマスク材料層１１８を残
す。この除去は、例えば化学機械研磨（ＣＭＰ）法によ
り行うことができる。

【０１７４】この後、導電材料層１１７とマスク材料層
１１８と密着層１１６のエッチングを実施の形態７の
［工程−７２０］と同様に行って電子放出部を形成し、
更に絶縁層１２の等方的なエッチングを実施の形態７の
［工程−７３０］と同様に行うことにより、実施の形態
１１と同様の電界放出素子（図３０参照）を完成するこ
とができる。但し、実施の形態１２で形成された電子放
出部の錐状形状は、実施の形態１１で形成された電子放
出部１１７ｅの錐状形状よりも急峻である。実施の形態
１１で完成された電界放出素子を用いて、実施の形態１
で述べたと同様に表示装置を構成することができる。

【０１７５】（実施の形態１３）実施の形態１３は、実
施の形態１２の変形である。実施の形態１３が実施の形
態１２と相違する点は、柱状部１１７Ｂ内にマスク材料
層１１８を残すに当たり、実施の形態１２のようにマス
ク材料層１１８と導電材料層１１７とを除去する代わり
に、マスク材料層１１８のみを除去する点である。実施
の形態１３の製造方法を、図３３を参照して説明する。
尚、図３３の符号は、図３２と一部共通であり、共通部
分については詳しい説明を省略する。

【０１７６】［工程−１３００］先ず、マスク材料層１
１８の形成までを実施の形態１２の［工程−１２００］
と同様に行う。続いて、導電材料層１１７上と拡大部１
１７Ｃ内のマスク材料層１１８のみを除去することによ
り、図３３に示すように、柱状部１１７Ｂ内にマスク材
料層１１８を残す。このとき、例えば希フッ酸水溶液を
用いたウェットエッチングを行うことにより、タングス
テンから成る導電材料層１１７を除去することなく、銅
から成るマスク材料層１１８のみを選択的に除去するこ
とができる。

【０１７７】この後の電子放出部の形成、及び開口部２
４内における絶縁層１２の等方的なエッチングを実施の
形態７で述べたと同様に行うと、電界放出素子が完成さ
れる。かかる電界放出素子を用いて、実施の形態１で述
べたと同様に表示装置を構成することができる。

【０１７８】（実施の形態１４）実施の形態１４は、本
発明の本発明の第３Ｃの態様に係る製造方法に関する。
実施の形態１４は実施の形態１１と類似しているが、導
電材料層１１７と密着層１１６とが同一の導電材料から
成る点が相違している。実施の形態１４の製造方法を、
図３４を参照して説明する。尚、図３４の符号は図１１
と一部共通であり、共通部分については詳しい説明を省
略する。

【０１７９】［工程−１４００］先ず、開口部１４の形
成までを、実施の形態１１の［工程−１１００］と同様
に行う。次に、開口部１４内を含む全面に、タングステ
ンから成る厚さ約０．０７μｍの密着層１１６をＤＣス
パッタ法で形成する。スパッタ条件は、前述の表１１に
述べた通りである。スパッタ法により形成されたタング
ステン層は、密着層１１６として十分な機能を果たし得
る。この後、タングステンから成る導電材料層１１７の
形成と、該導電材料層１１７の表面の凹部１１７Ａ内に
マスク材料層１１８を残すプロセスは、実施の形態１１
の［工程−１１１０］と同様に行うことができる。図３
４の（Ａ）は、ここまでの工程が終了した状態を示して
いる。

【０１８０】［工程−１４１０］次に、導電材料層１１
７とマスク材料層１１８のエッチングを実施の形態９と
同様に行う。図３４の（Ｂ）は、密着層１１６が丁度露
出した時点を図示している。実施の形態１４では、この
時点において被エッチング物の面積の大部分を占める材
料は依然としてタングステンであるため、蒸気圧の低い
エッチング反応生成物が発生せず、エッチングは引き続
き速やかに進行する。

【０１８１】更に、被エッチング物に密着層１１６も加
わって引き続きエッチングが進行すると、最終的には良
好な錐状形状を有する電子放出部を、エッチング残渣を
残すことなく形成することができる。この後、等方的な
エッチング条件で開口部１４の内部において絶縁層１２
に設けられた開口部の側壁面を後退させると、図３０に
示したと同様の電界放出素子が完成される。かかる電界
放出素子を用いて、実施の形態１で述べたと同様に表示
装置を構成することができる。

【０１８２】（実施の形態１５）実施の形態１５は、実
施の形態１１の変形である。実施の形態１５が実施の形
態１１と相違する点は、開口部の壁面が傾斜している点
である。実施の形態１５の製造方法によって完成される
電界放出素子の概念図を図３５に示し、更に、かかる電
界放出素子の製造方法の工程図を図３６に示す。尚、こ
れらの図面の符号は図３０と一部共通であり、共通部分
については詳しい説明を省略する。

【０１８３】実施の形態１５の製造方法によって完成さ
れる電界放出素子は、図３５に示すように、支持体１０
上にクロムから成るカソード電極１１が形成され、カソ
ード電極１１上に抵抗体層１１５が形成されている。カ
ソード電極１１上を含む支持体１０上には絶縁層１２が
形成され、この絶縁層１２上にはクロムから成るゲート
電極１３が形成されている。ゲート電極１３と絶縁層１
２には、これら両部材を貫通する開口部１５４が設けら
れ、絶縁層１２に設けられた開口部の側壁面はゲート電
極１３の開口端部よりも後退し、且つ、傾斜角θ₁をも
って傾斜している。開口部１４の底部に位置する抵抗体
層１１５上には、例えばタングステンから成り、錐状形
状（より具体的には、円錐形状）を有する電子放出部１
５７ｅが形成されている。電子放出部の斜面は傾斜角θ
₂をもって傾斜しており、且つ、傾斜角θ₁とθ₂とがθ₁
＜θ₂＜９０°の関係を満たしている。電子放出部１５
７ｅと抵抗体層１１５との間には密着層１５６ｅが図示
されているが、密着層１５６ｅは電界放出素子の機能上
不可欠な構成要素ではなく、製造上の理由で形成されて
いる。図３５に示した電界放出素子の構成は、ゲート電
極１３とカソード電極１１との間の短絡不良を防止しな
がら、消費電力の増大も抑制可能な構成である。

【０１８４】以下、実施の形態１５の製造方法につい
て、図３６を参照して説明する。

【０１８５】［工程−１５００］先ず、ゲート電極１３
の形成までを実施の形態１１の［工程−１１００］と同
様に行う。次に、更に、ゲート電極１３を例えば前述の
表２に示した条件に従ってエッチングし、絶縁層１２を
例えば前述の表１９に示した条件に従ってエッチングす
ることにより、図３６の（Ａ）に示すように、壁面が傾
斜した開口部１５４を形成する。このとき、カソード電
極１１の表面を基準とした開口部１５４の壁面の傾斜角
θ₁は、約７５°となる。

【０１８６】［工程−１５１０］次に、図３６の（Ｂ）
に示すように、開口部１５４内を含む全面に、例えばＴ
ｉＮから成る密着層１５６、及びタングステンから成る
電子放出部形成用の導電材料層１５７をこの順に形成す
る。導電材料層１５７の表面には、開口部１５４の上端
面と底面（ここでは、抵抗体層１１５の表面）との間の
段差を反映した凹部１５７Ａが形成される。更に、導電
材料層１５７上の全面にマスク材料層（図示せず）を形
成し、該マスク材料層を例えばエッチバックすることに
より、凹部１５７Ａ内にマスク材料層１５８を残す。

【０１８７】この後、導電材料層１５７とマスク材料層
１５８と密着層１５６のエッチングを実施の形態１１と
同様に行い、錐状形状を有する電子放出部１５７ｅを形
成する。更に、開口部１５４内において絶縁層１２に設
けられた開口部の側壁面を等方性エッチングを行って後
退させると、図３５に示した電界放出素子が得られる。
かかる電界放出素子を用いて、実施の形態１で述べたと
同様に表示装置を構成することができる。

【０１８８】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。電界放出素子の構造の細部、電界放出素子の製造方
法における加工条件や使用した材料等の詳細事項、電界
放出素子を適用した表示装置の構造の細部は例示であ
り、適宜変更、選択、組合せが可能である。例えば、実
施の形態３、実施の形態４、実施の形態７〜実施の形態
１５において説明した電界放出素子に、実施の形態２や
実施の形態６にて説明した収束電極を設けてもよい。実
施の形態１〜実施の形態６において説明した電界放出素
子において、カソード電極と抵抗体層との間に密着層を
設けてもよい。実施の形態２では本発明の第１Ａの態様
に係る製造方法を例示したが、第１Ｂの態様に係る製造
方法も同様に適用可能である。実施の形態６及び実施の
形態１０では、本発明の第２Ａの態様に係る製造方法を
例示したが、第２Ｂの態様及び第２Ｃの態様に係る製造
方法も同様に適用可能である。更に、実施の形態１５で
は、本発明の第３Ａの態様に係る製造方法を例示した
が、第３Ｂの態様及び第３Ｃの態様に係る製造方法も同
様に適用可能である。

【０１８９】

【発明の効果】以上の説明からも明らかなように、本発
明の電界放出素子は、電子放出部とカソード電極とが抵
抗体層を介して接続された構成を有するので、電子放出
部の形状や寸法のばらつきによる電子放出特性のばらつ
きが抑えられ、表示画質と信頼性が改善される。

【０１９０】本発明の第１の態様に係る製造方法におい
ては、マスク材料層の形成部位と形状、及びマスク材料
層と抵抗体層とのエッチング速度比を巧妙に選択したプ
ロセスにより、先端部が錐状形状を有する抵抗体層を、
均一且つ再現性良く形成することができる。従って、か
かる抵抗体層上にその錐状形状を反映して形成される電
子放出部の形状や寸法を均一化することも容易となり、
電子放出特性が高度に均一化された信頼性の高い電界放
出素子を提供することが可能となる。更に、本発明の電
界放出素子においては、電子放出部が抵抗体層とその上
に形成される電子放出部から構成されるので、抵抗体層
の高さを適切に選択することにより電子放出部の先端部
とゲート電極との間の距離を微調整することが可能とな
り、電界放出素子、ひいてはこの電界放出素子を用いた
表示装置の設計の自由度が高まる。

【０１９１】本発明の第２の態様及び第３の態様に係る
製造方法においては、抵抗体層の先端部に錐状形状を達
成する代わりに、同様の原理によって電子放出部の先端
部の錐状形状を均一且つ容易に達成することができる。
電子放出部の形状及び寸法が均一化されることにより、
電子放出特性が高度に均一化された信頼性の高い電界放
出素子を提供することが可能となる。

【０１９２】本発明の第１の態様乃至第３の態様に係る
製造方法においては、抵抗体層や電子放出部の先端部を
構成する錐状形状を、一連の自己整合的なプロセスによ
り形成することができる。従ってプロセスの煩雑さが軽
減されることは勿論、大面積のカソード・パネルの製造
を想定した場合にも、カソード・パネルの全面に亙って
均一な寸法及び形状を有する電子放出部を形成すること
ができ、表示装置の大画面化に容易に対応することが可
能となる。自己整合的なプロセスを適用することができ
るので、フォトリソグラフィ工程数が削減され、更には
製造設備投資の削減、プロセス時間の短縮化、電界放出
素子や表示装置の製造コストの低減を図ることができ
る。

【図面の簡単な説明】

【図１】実施の形態１の電界放出素子を示す模式図であ
る。

【図２】本発明の表示装置の構成例を示す模式的端面図
である。

【図３】実施の形態１の電界放出素子の製造方法を説明
する模式的端面図であり、（Ａ）は開口部の形成工程、
（Ｂ）は抵抗体層の形成工程をそれぞれ表す。

【図４】図３に続き、実施の形態１の電界放出素子の製
造方法を説明する模式的端面図であり、（Ａ）はマスク
材料層の形成工程、（Ｂ）は凹部にマスク材料層を残す
工程をそれぞれ表す。

【図５】図４に続き、実施の形態１の電界放出素子の製
造方法を説明する模式的端面図であり、（Ａ）は先端部
が錐状形状を有する抵抗体層の形成工程、（Ｂ）は電子
放出部の形成工程をそれぞれ表す。

【図６】抵抗体層の先端部における錐状形状の達成機構
を説明する図であり、（Ａ）は、エッチングの進行に伴
う被エッチング物の表面プロファイルの変化を示す概念
図、（Ｂ）は、エッチング時間と開口部中心における被
エッチング物の厚さとの関係を示すグラフである。

【図７】実施の形態２の電界放出素子を示す模式図であ
る。

【図８】実施の形態２の電界放出素子の製造方法を説明
する模式的端面図であり、（Ａ）は収束電極の形成工程
まで、（Ｂ）は開口部の形成工程をそれぞれ表す。

【図９】図８に続き、実施の形態２の電界放出素子の製
造方法を説明する模式的端面図であり、（Ａ）は抵抗体
層の形成工程、（Ｂ）は凹部にマスク材料層を残す工程
をそれぞれ表す。

【図１０】図９に続き、実施の形態２の電界放出素子の
製造方法を説明する模式的端面図であり、（Ａ）は先端
部が錐状形状を有する抵抗体層の形成工程、（Ｂ）は凹
部にマスク材料層を残す工程をそれぞれ表す。

【図１１】実施の形態３の製造方法を示す模式的端面図
であり、（Ａ）は抵抗体層の形成工程、（Ｂ）はマスク
材料層の形成工程をそれぞれ表す。

【図１２】図１１に続き、実施の形態３の電界放出素子
の製造方法を説明する模式的端面図であり、（Ａ）は柱
状部にマスク材料層を残す工程、（Ｂ）は先端部が錐状
形状を有する抵抗体層の形成工程をそれぞれ表す。

【図１３】図１２に続き、実施の形態３の電界放出素子
の製造方法を説明する模式的端面図であり、（Ａ）は電
子放出部の形成工程、（Ｂ）は開口部の等方性エッチン
グ工程をそれぞれ表す。

【図１４】被エッチング物の表面プロファイルの経時変
化を説明する模式図であり、（Ａ）は銅から成るマスク
材料層を用いた場合、（Ｂ）はレジスト材料から成るマ
スク材料層を用いた場合をそれぞれ表す。

【図１５】実施の形態４の製造方法を示す模式的端面図
である。

【図１６】実施の形態５の製造方法で得られる電界放出
素子の模式図である。

【図１７】実施の形態５の製造方法を示す模式的端面図
であり、（Ａ）は平坦化層の形成工程まで、（Ｂ）は開
口部の底部を抵抗体層で埋め込む工程をそれぞれ表す。

【図１８】図１７に続き、実施の形態５の製造方法を示
す模式的端面図であり、（Ａ）は密着層と導電材料層の
形成工程、（Ｂ）はマスク材料層の形成工程をそれぞれ
表す。

【図１９】図１８に続き、実施の形態５の製造方法を示
す模式的端面図であり、（Ａ）は凹部にマスク材料層を
残す工程、（Ｂ）は電子放出部の形成工程をそれぞれ表
す。

【図２０】実施の形態６の製造方法で得られる電界放出
素子の模式図である。

【図２１】実施の形態６の製造方法を示す模式的端面図
であり、（Ａ）は開口部の底部を抵抗体層で埋め込む工
程まで、（Ｂ）は密着層、導電材料層、マスク材料層の
形成工程をそれぞれ表す。

【図２２】実施の形態７の製造方法を示す模式的端面図
であり、（Ａ）はマスク材料層の形成工程まで、（Ｂ）
は柱状部にマスク材料層を残す工程をそれぞれ表す。

【図２３】図２２に続き、実施の形態７の製造方法を示
す模式的端面図であり、（Ａ）は錐状形状を有する電子
放出部の形成工程、（Ｂ）は絶縁層の等方性エッチング
工程をそれぞれ表す。

【図２４】実施の形態８の製造方法を示す模式的端面図
である。

【図２５】実施の形態９の技術的背景を説明する図であ
り、（Ａ）はエッチングの進行に伴う被エッチング物の
表面プロファイルの変化を示す概念図、（Ｂ）はエッチ
ング途中状態の概念図をそれぞれ表す。

【図２６】実施の形態９の製造方法を示す模式的端面図
であり、（Ａ）は凹部にマスク材料層を残す工程まで、
（Ｂ）は導電材料層のエッチングの途中状態をそれぞれ
表す。

【図２７】図２６に続き、実施の形態９の製造方法を示
す模式的端面図であり、（Ａ）は錐状形状を有する電子
放出部の形成工程、（Ｂ）はエッチングの進行に伴う被
エッチング物の表面プロファイルの変化をそれぞれ表
す。

【図２８】実施の形態１０の製造方法で得られる電界放
出素子の模式図である。

【図２９】実施の形態１０の製造方法を示す模式的端面
図であり、（Ａ）は凹部にマスク材料層を残す工程ま
で、（Ｂ）は導電材料層のエッチング工程をそれぞれ表
す。

【図３０】実施の形態１１の製造方法で得られる電界放
出素子の模式図である。

【図３１】実施の形態１１の製造方法を示す模式的端面
図であり、（Ａ）は開口部の形成工程まで、（Ｂ）は導
電材料層の凹部にマスク材料層を残す工程をそれぞれ表
す。

【図３２】実施の形態１２の製造方法を示す模式的端面
図であり、（Ａ）はマスク材料層の形成工程まで、
（Ｂ）は柱状部にマスク材料層を残す工程をそれぞれ表
す。

【図３３】実施の形態１３の製造方法を示す模式的端面
図である。

【図３４】実施の形態１４の製造方法を示す模式的端面
図であり、（Ａ）は凹部にマスク材料層を残す工程ま
で、（Ｂ）は導電材料層のエッチングの途中状態をそれ
ぞれ表す。

【図３５】実施の形態１５の製造方法で得られる電界放
出素子の模式図である。

【図３６】実施の形態１５の製造方法を示す模式的端面
図であり、（Ａ）は開口部の形成工程まで、（Ｂ）は導
電材料層の凹部にマスク材料層を残す工程、（Ｃ）は電
子放出部の形成工程をそれぞれ表す。

【図３７】従来の表示装置の一般的な構成を示す部分模
式的端面図である。

【図３８】従来のスピント型電界放出素子の製造方法を
一例を説明するための模式的端面図であり、（Ａ）は開
口部を形成した状態、（Ｂ）はゲート電極上に剥離層を
形成した状態をそれぞれ表す。

【図３９】図３８に引き続き従来のスピント型の電界放
出素子の製造方法の一例を説明するための模式的端面図
であり、（Ａ）は導電材料層の成長に伴って円錐形状の
電子放出部が形成された状態、（Ｂ）は不要の導電材料
層を剥離層と共に除去した状態をそれぞれ表す。

【符号の説明】

１０・・・支持体、１１・・・カソード電極、１２・・
・絶縁層、１３・・・ゲート電極、１４，２４，７４，
１０４，１５４・・・開口部、１５，１５ｅ，２５，２
５ｅ，３５，３５ｅ，５５，５５ｅ，６５，７５，１０
５，１１５・・・抵抗体層、１６，２６，３６，５８，
５８，７８，１０８，１１８，１５８・・・マスク材料
層、１７，２７，３７・・・導電薄膜、５７，７７，１
０７，１１７，１５７・・・導電材料層（電子放出部形
成用）、１７ｅ，２７ｅ，３７ｅ，５７ｅ，６７ｅ，７
７ｅ，１０７ｅ，１１７ｅ，１５７ｅ・・・電子放出
部、１５Ａ，２５Ａ，３５Ａ，５７Ａ，６７Ａ，７７
Ａ，１０７Ａ，１１７Ａ，１５７Ａ・・・凹部、３５
Ｂ，７７Ｂ，１１７Ｂ・・・柱状部、３５Ｃ，７７Ｃ，
１１７Ｃ・・・拡大部、５６，５６ｅ，６６，６６ｅ，
７６，７６ｅ，１０６，１０６ｅ，１１６，１１６ｅ，
１５６，１５６ｅ・・・密着層、１２・・・絶縁層、２
０・・・第２絶縁層、２１・・・収束電極、ＣＰ・・・
カソード・パネル、ＡＰ・・・アノード・パネル、１６
０・・・基板、１６１・・・蛍光体層、１６２・・・ア
ノード電極

フロントページの続き (72)発明者佐多博史東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5C031 DD09 DD17 DD19 5C036 EE02 EE14 EF01 EF06 EF09 EG12 EG19 EH06 EH08 EH26

Claims

【特許請求の範囲】

【請求項１】（Ａ）支持体上に形成されたカソード電
極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）ゲート電極と絶縁層とを貫通した開口部、（Ｅ）開口部の底部に位置するカソード電極上に形成さ
れ、且つ、先端部が錐状形状を有する抵抗体層、及び、（Ｆ）抵抗体層を構成する材料よりも仕事関数の小さい
導電材料から成り、抵抗体層の先端部上に該先端部の錐
状形状を反映して形成された電子放出部、を備えている
ことを特徴とする冷陰極電界電子放出素子。
【請求項２】抵抗体層の電気抵抗率が１．０ｋΩ・ｃｍ
乃至１０ＭΩ・ｃｍの範囲にあることを特徴とする請求
項１に記載の冷陰極電界電子放出素子。
【請求項３】ゲート電極上を含む絶縁層上に更に第２絶
縁層が形成され、第２絶縁層上に収束電極が形成されて
いることを特徴とする請求項１に記載の冷陰極電界電子
放出素子。
【請求項４】（イ）支持体上にカソード電極を形成する
工程と、（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（ホ）開口部内を含む全面に抵抗体層を形成する工程
と、（ヘ）開口部の中央部に位置する抵抗体層の領域を遮蔽
するように、マスク材料層を抵抗体層上に形成する工程
と、（ト）抵抗体層の支持体に対して垂直な方向におけるエ
ッチング速度がマスク材料層の支持体に対して垂直な方
向におけるエッチング速度よりも速くなる異方性エッチ
ング条件下で抵抗体層とマスク材料層とをエッチングす
ることにより、先端部が錐状形状を有する抵抗体層を開
口部内に形成する工程と、（チ）抵抗体層の先端部上に、該抵抗体層を構成する材
料よりも仕事関数の小さい導電材料から成り、且つ、該
先端部の錐状形状を反映した電子放出部を形成する工
程、から成ることを特徴とする冷陰極電界電子放出素子
の製造方法。
【請求項５】工程（ホ）では、電気抵抗率が１．０ｋΩ
・ｃｍ乃至１０ＭΩ・ｃｍの範囲にある材料を用いて抵
抗体層を形成することを特徴とする請求項４に記載の冷
陰極電界電子放出素子の製造方法。
【請求項６】工程（ホ）では、開口部の上端面と底面と
の間の段差を反映した凹部を抵抗体層の表面に生成さ
せ、工程（ヘ）では、抵抗体層の全面にマスク材料層を形成
した後、マスク材料層を抵抗体層の平坦面が露出するま
で除去することにより、凹部にマスク材料層を残すこと
を特徴とする請求項４に記載の冷陰極電界電子放出素子
の製造方法。
【請求項７】工程（ホ）では、開口部の上端面と底面と
の間の段差を反映して、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を抵抗体層の表面
に生成させ、工程（ヘ）では、柱状部内にマスク材料層を形成するこ
とを特徴とする請求項４に記載の冷陰極電界電子放出素
子の製造方法。
【請求項８】工程（へ）では、抵抗体層の全面にマスク
材料層を形成した後、マスク材料層と抵抗体層とを支持
体の表面に対して平行な面内で除去することにより、柱
状部内にのみマスク材料層を残すことを特徴とする請求
項７に記載の冷陰極電界電子放出素子の製造方法。
【請求項９】工程（ヘ）では、抵抗体層の全面にマスク
材料層を形成した後、抵抗体層上及び拡大部内のマスク
材料層を除去することにより、柱状部内にのみマスク材
料層を残すことを特徴とする請求項７に記載の冷陰極電
界電子放出素子の製造方法。
【請求項１０】マスク材料層の支持体に対して垂直な方
向におけるエッチング速度をＲ₂、抵抗体層の支持体に
対して垂直な方向におけるエッチング速度をＲ₁とした
とき、１０Ｒ₂≦Ｒ₁の関係を満足することを特徴とする
請求項７に記載の冷陰極電界電子放出素子の製造方法。
【請求項１１】マスク材料層が銅、金、白金の少なくと
もいずれかから成ることを特徴とする請求項７に記載の
冷陰極電界電子放出素子の製造方法。
【請求項１２】工程（ホ）では、抵抗体層をＣＶＤ法に
より形成することを特徴とする請求項４に記載の冷陰極
電界電子放出素子の製造方法。
【請求項１３】（イ）支持体上にカソード電極を形成す
る工程と、（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（ホ）開口部の底部を抵抗体層で埋め込む工程と、（へ）開口部の残部を含む全面に電子放出部形成用の導
電材料層を形成する工程と、（ト）開口部の中央部に位置する導電材料層の領域を遮
蔽するように、マスク材料層を導電材料層上に形成する
工程と、（チ）導電材料層の支持体に対して垂直な方向における
エッチング速度がマスク材料層の支持体に対して垂直な
方向におけるエッチング速度よりも速くなる異方性エッ
チング条件下で導電材料層とマスク材料層とをエッチン
グすることにより、導電材料層から成り、且つ、先端部
が錐状形状を有する電子放出部を抵抗体層上に形成する
工程、から成ることを特徴とする冷陰極電界電子放出素
子の製造方法。
【請求項１４】工程（ホ）では、電気抵抗率が１．０ｋ
Ω・ｃｍ乃至１０ＭΩ・ｃｍの範囲にある材料から成る
抵抗体層で開口部の底部を埋め込むことを特徴とする請
求項１３に記載の冷陰極電界電子放出素子の製造方法。
【請求項１５】工程（ホ）では、開口部内を含む全面に
抵抗体層を形成した後、抵抗体層をエッチングして開口
部の底部を抵抗体層で埋め込むことを特徴とする請求項
１４に記載の冷陰極電界電子放出素子の製造方法。
【請求項１６】工程（ホ）では、開口部内を含む全面に
抵抗体層を形成し、更に抵抗体層の全面に平坦化層を表
面が略平坦となるように形成し、平坦化層と抵抗体層の
支持体に垂直な方向におけるエッチング速度が略等しく
なる条件下でこれら両層をエッチングすることにより、
開口部の底部を上面が平坦な抵抗体層で埋め込むことを
特徴とする請求項１５に記載の冷陰極電界電子放出素子
の製造方法。
【請求項１７】工程（ニ）では、カソード電極の表面を
基準とした壁面の傾斜角θ₁を有する開口部を絶縁層に
形成し、工程（チ）では、カソード電極の表面を基準とした斜面
の傾斜角θ₂がθ₁＜θ ₂＜９０°の関係を満たす錐状の
電子放出部を形成することを特徴とする請求項１４に記
載の冷陰極電界電子放出素子の製造方法。
【請求項１８】工程（ヘ）では、開口部の上端面と底面
との間の段差を反映した凹部を電子放出部形成用の導電
材料層の表面に生成させ、工程（ト）では、導電材料層の全面にマスク材料層を形
成した後、マスク材料層を導電材料層の平坦面が露出す
るまで除去することにより、マスク材料層を凹部に残す
ことを特徴とする請求項１４に記載の冷陰極電界電子放
出素子の製造方法。
【請求項１９】工程（ヘ）では、開口部の上端面と底面
との間の段差を反映して、柱状部と該柱状部の上端に連
通する拡大部とから成る略漏斗状の凹部を電子放出部形
成用の導電材料層の表面に生成させ、工程（ト）では、柱状部内にマスク材料層を残すことを
特徴とする請求項１４に記載の冷陰極電界電子放出素子
の製造方法。
【請求項２０】工程（へ）では、導電材料層の全面にマ
スク材料層を形成した後、マスク材料層と導電材料層と
を支持体の表面に対して平行な面内で除去することによ
り、柱状部内にのみマスク材料層を残すことを特徴とす
る請求項１９に記載の冷陰極電界電子放出素子の製造方
法。
【請求項２１】工程（ヘ）では、導電材料層の全面にマ
スク材料層を形成した後、導電材料層上及び拡大部内の
マスク材料層を除去することにより、柱状部内にのみマ
スク材料層を残すことを特徴とする請求項１９に記載の
冷陰極電界電子放出素子の製造方法。
【請求項２２】マスク材料層の支持体に対して垂直な方
向におけるエッチング速度をＲ₂、導電材料層の支持体
に対して垂直な方向におけるエッチング速度をＲ₃とし
たとき、１０Ｒ₂≦Ｒ₃の関係を満足することを特徴とす
る請求項１９に記載の冷陰極電界電子放出素子の製造方
法。
【請求項２３】マスク材料層が銅、金、白金の少なくと
もいずれかから成ることを特徴とする請求項２２に記載
の冷陰極電界電子放出素子の製造方法。
【請求項２４】工程（ヘ）において、電子放出部形成用
の導電材料層を形成する前に、開口部の残部を含む全面
に密着層を形成することを特徴とする請求項１４に記載
の冷陰極電界電子放出素子の製造方法。
【請求項２５】工程（チ）では、導電材料層の支持体に
対して垂直な方向におけるエッチング速度と密着層の支
持体に対して垂直な方向におけるエッチング速度とがマ
スク材料層の支持体に対して垂直な方向におけるエッチ
ング速度よりも速くなる異方性エッチング条件下で導電
材料層とマスク材料層と密着層とをエッチングすること
を特徴とする請求項２４に記載の冷陰極電界電子放出素
子の製造方法。
【請求項２６】工程（チ）における電子放出部形成用の
導電材料層の支持体に対して垂直な方向におけるエッチ
ング速度Ｒ₃と密着層の支持体に対して垂直な方向にお
けるエッチング速度Ｒ₄とが、Ｒ₄≦Ｒ₃≦５Ｒ₄の関係を
満たすことを特徴とする請求項２５に記載の冷陰極電界
電子放出素子の製造方法。
【請求項２７】電子放出部形成用の導電材料層と密着層
とが同一の導電材料から成ることを特徴とする請求項２
６に記載の冷陰極電界電子放出素子の製造方法。
【請求項２８】工程（ヘ）では、電子放出部形成用の導
電材料層をＣＶＤ法により形成することを特徴とする請
求項１４に記載の冷陰極電界電子放出素子の製造方法。
【請求項２９】（イ）表面に抵抗体層を有するカソード
電極を支持体上に形成する工程と、（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）底部に抵抗体層が露出した開口部を、少なくとも
絶縁層に形成する工程と、（ホ）開口部内を含む全面に電子放出部形成用の導電材
料層を形成する工程と、（ヘ）開口部の中央部に位置する導電材料層の領域を遮
蔽するように、マスク材料層を導電材料層上に形成する
工程と、（ト）導電材料層の支持体に対して垂直な方向における
エッチング速度がマスク材料層の支持体に対して垂直な
方向におけるエッチング速度よりも速くなる異方性エッ
チング条件下で導電材料層とマスク材料層とをエッチン
グすることにより、導電材料層から成り、先端部が錐状
形状を有する電子放出部を抵抗体層上に形成する工程、
から成ることを特徴とする冷陰極電界電子放出素子の製
造方法。
【請求項３０】工程（イ）では、電気抵抗率が１．０ｋ
Ω・ｃｍ乃至１０ＭΩ・ｃｍの範囲にある材料を用いて
抵抗体層を構成することを特徴とする請求項２９に記載
の冷陰極電界電子放出素子の製造方法。
【請求項３１】工程（ニ）では、カソード電極の表面を
基準とした壁面の傾斜角θ₁を有する開口部を絶縁層に
形成し、工程（ト）では、カソード電極の表面を基準とした斜面
の傾斜角θ₂がθ₁＜θ ₂＜９０°の関係を満たす錐状の
電子放出部を形成することを特徴とする請求項３０に記
載の冷陰極電界電子放出素子の製造方法。
【請求項３２】工程（ホ）では、開口部の上端面と底面
との間の段差を反映した凹部を電子放出部形成用の導電
材料層の表面に生成させ、工程（ヘ）では、導電材料層の全面にマスク材料層を形
成した後、マスク材料層を導電材料層の平坦面が露出す
るまで除去することにより、マスク材料層を凹部に残す
ことを特徴とする請求項３０に記載の冷陰極電界電子放
出素子の製造方法。
【請求項３３】工程（ホ）では、開口部の上端面と底面
との間の段差を反映して、柱状部と該柱状部の上端に連
通する拡大部とから成る略漏斗状の凹部を電子放出部形
成用の導電材料層の表面に生成させ、工程（ヘ）では、柱状部内にマスク材料層を残すことを
特徴とする請求項３０に記載の冷陰極電界電子放出素子
の製造方法。
【請求項３４】工程（ホ）では、導電材料層の全面にマ
スク材料層を形成した後、マスク材料層と導電材料層と
を支持体の表面に対して平行な面内で除去することによ
り、柱状部内にのみマスク材料層を残すことを特徴とす
る請求項３３に記載の冷陰極電界電子放出素子の製造方
法。
【請求項３５】工程（ホ）では、導電材料層の全面にマ
スク材料層を形成した後、導電材料層上及び拡大部内の
マスク材料層を除去することにより、柱状部内にのみマ
スク材料層を残すことを特徴とする請求項３３に記載の
冷陰極電界電子放出素子の製造方法。
【請求項３６】マスク材料層の支持体に対して垂直な方
向におけるエッチング速度をＲ₂、導電材料層の支持体
に対して垂直な方向におけるエッチング速度をＲ₃とし
たとき、１０Ｒ₂≦Ｒ₃の関係を満足することを特徴とす
る請求項３３に記載の冷陰極電界電子放出素子の製造方
法。
【請求項３７】マスク材料層が銅、金、白金の少なくと
もいずれかから成ることを特徴とする請求項３６に記載
の冷陰極電界電子放出素子の製造方法。
【請求項３８】工程（ホ）では、電子放出部形成用の導
電材料層をＣＶＤ法により形成することを特徴とする請
求項３０に記載の冷陰極電界電子放出素子の製造方法。
【請求項３９】工程（ホ）において、電子放出部形成用
の導電材料層を形成する前に、開口部内を含む全面に密
着層を形成することを特徴とする請求項３０に記載の冷
陰極電界電子放出素子の製造方法。
【請求項４０】工程（ト）では、導電材料層の支持体に
対して垂直な方向におけるエッチング速度と密着層の支
持体に対して垂直な方向におけるエッチング速度とがマ
スク材料層の支持体に対して垂直な方向におけるエッチ
ング速度よりも速くなる異方性エッチング条件下で導電
材料層とマスク材料層と密着層とをエッチングすること
を特徴とする請求項３９に記載の冷陰極電界電子放出素
子の製造方法。
【請求項４１】工程（ト）における電子放出部形成用の
導電材料層の支持体に対して垂直な方向におけるエッチ
ング速度Ｒ₃と密着層の支持体に対して垂直な方向にお
けるエッチング速度Ｒ₄とが、Ｒ₄≦Ｒ₃≦５Ｒ₄の関係を
満たすことを特徴とする請求項４０に記載の冷陰極電界
電子放出素子の製造方法。
【請求項４２】電子放出部形成用の導電材料層と密着層
とが同一の導電材料から成ることを特徴とする請求項４
１に記載の冷陰極電界電子放出素子の製造方法。
【請求項４３】複数の画素から構成され、各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成され、各冷陰極電界電子放出素子は、（Ａ）支持体上に形成されたカソード電極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）ゲート電極と絶縁層とを貫通した開口部、（Ｅ）開口部の底部に位置するカソード電極上に形成さ
れ、且つ、先端部が錐状形状を有する抵抗体層、及び、（Ｆ）抵抗体層を構成する材料よりも仕事関数の小さい
導電材料から成り、抵抗体層の先端部上に該先端部の錐
状形状を反映して形成された電子放出部、を備えている
ことを特徴とする冷陰極電界電子放出表示装置。
【請求項４４】抵抗体層の電気抵抗率が１．０ｋΩ・ｃ
ｍ乃至１０ＭΩ・ｃｍの範囲にあることを特徴とする請
求項４３に記載の冷陰極電界電子放出表示装置。