JP2002231125A

JP2002231125A - 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法

Info

Publication number: JP2002231125A
Application number: JP2001019797A
Authority: JP
Inventors: Hiroshi Sata; 博史佐多; Shinji Kubota; 紳治久保田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-01-29
Filing date: 2001-01-29
Publication date: 2002-08-16

Abstract

(57)【要約】【課題】冷陰極電界電子放出素子を、簡便に、且つ、高
い製造歩留をもって製造し得る製造方法を提供する。【解決手段】かかる製造方法は、（Ａ）支持体１０上に
カソード電極１１、絶縁層１２、ゲート電極１３を順次
形成した後、底部にカソード電極１１が露出した開口部
１４を形成し、次いで、開口部１４内を含む全面に、開
口部１４の上端面と底面との間の段差を反映した凹部４
３を表面に有する導電材料層４２を形成し、その後、該
凹部４３をマスク材料層４４で埋め込み、等方性ドライ
エッチングと異方性ドライエッチングとの組合せに基づ
き導電材料層４２をドライエッチングし、以て、導電材
料層４２から成り、先端部が錐状形状を有する電子放出
部を開口部１４内に形成する各工程から成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子の製造方法及び冷陰極電界電子放出表示装置の製
造方法に関し、より詳しくは、先端部が錐状形状を有す
る電子放出部を備えた冷陰極電界電子放出素子の製造方
法、及び、かかる冷陰極電界電子放出素子を組み込んだ
冷陰極電界電子放出表示装置の製造方法に関する。

【０００２】

【従来の技術】テレビジョン受像機や情報端末機器に用
いられる表示装置の分野では、従来主流の陰極線管（Ｃ
ＲＴ）から、薄型化、軽量化、大画面化、高精細化の要
求に応え得る平面型（フラットパネル型）の表示装置へ
の移行が検討されている。このような平面型の表示装置
として、液晶表示装置（ＬＣＤ）、エレクトロルミネッ
センス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤ
Ｐ）、冷陰極電界電子放出表示装置（ＦＥＤ：フィール
ドエミッションディスプレイ）を例示することができ
る。このなかでも、液晶表示装置は情報端末機器用の表
示装置として広く普及しているが、据置き型のテレビジ
ョン受像機に適用するには、高輝度化や大型化に未だ課
題を残している。これに対して、冷陰極電界電子放出表
示装置は、熱的励起によらず、量子トンネル効果に基づ
き固体から真空中に電子を放出することが可能な冷陰極
電界電子放出素子（以下、電界放出素子と呼ぶ場合があ
る）を利用しており、高輝度及び低消費電力の点から注
目を集めている。

【０００３】図５に、電界放出素子を備えた冷陰極電界
電子放出表示装置（以下、表示装置と呼ぶ場合がある）
の構成例を示す。図示した電界放出素子は、円錐形の電
子放出部を有する、所謂スピント（Ｓｐｉｎｄｔ）型電
界放出素子と呼ばれるタイプの素子である。この電界放
出素子は、支持体１０上に形成されたカソード電極１１
と、支持体１０及びカソード電極１１上に形成された絶
縁層１２と、絶縁層１２上に形成されたゲート電極１３
と、ゲート電極１３及び絶縁層１２に設けられた開口部
１４と、開口部１４の底部に位置するカソード電極１１
上に形成された円錐形の電子放出部１１５（図５では、
電子放出部１５にて示す）から構成されている。一般
に、カソード電極１１とゲート電極１３とは、これらの
両電極の射影像が互いに直交する方向に各々ストライプ
状に形成されており、これらの両電極の射影像が重複す
る領域（１画素分の領域に相当する。この領域を、以
下、重複領域と呼ぶ）に、通常、複数の電界放出素子が
配列されている。更に、かかる重複領域が、カソードパ
ネルＣＰの有効領域（実際の表示部分として機能する領
域）内に、通常、２次元マトリクス状に配列されてい
る。

【０００４】一方、アノードパネルＡＰは、基板２０
と、基板２０上に形成され、所定のパターンを有する蛍
光体層２２と、その上に形成されたアノード電極２３か
ら構成されている。１画素は、カソードパネル側のカソ
ード電極１１とゲート電極１３との重複領域に配列され
た電界放出素子の一群と、これらの電界放出素子の一群
に対面したアノードパネル側の蛍光体層２２とによって
構成されている。有効領域には、かかる画素が、例えば
数十万〜数百万個ものオーダーにて配列されている。
尚、蛍光体層２２と蛍光体層２２との間の基板２０上に
は、ブラックマトリックス２１が形成されている。

【０００５】アノードパネルＡＰとカソードパネルＣＰ
とを、電界放出素子と蛍光体層２２とが対向するように
配置し、周縁部において枠体２４を介して接合すること
によって、表示装置を作製することができる。有効領域
を包囲し、画素を選択するための周辺回路が形成された
無効領域（図示した例では、カソードパネルＣＰの無効
領域）には、真空排気用の貫通孔２５が設けられてお
り、この貫通孔２５には真空排気後に封じ切られたチッ
プ管２６が接続されている。即ち、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とによって囲まれた空
間は真空となっている。

【０００６】かかる表示装置を構成する従来の電界放出
素子の製造方法の概要を、以下、図１３及び図１４を参
照しながら説明する。この製造方法は、基本的には、円
錐形の電子放出部１１５を金属材料の垂直蒸着により形
成する方法である。即ち、開口部１４に対して蒸着粒子
は垂直に入射するが、開口端付近に形成されるオーバー
ハング状の堆積物による遮蔽効果を利用して、開口部１
４の底部に到達する蒸着粒子の量を漸減させ、円錐形の
堆積物である電子放出部１１５を自己整合的に形成す
る。ここでは、不要なオーバーハング状の堆積物の除去
を容易とするために、ゲート電極１３上に剥離層１１６
を予め形成しておく方法について説明する。

【０００７】［工程−１０］先ず、例えばガラス基板か
ら成る支持体１０の上にニオブ（Ｎｂ）から成るカソー
ド電極１１を形成した後、その上にＳｉＯ₂から成る絶
縁層１２、ゲート電極形成用導電材料層から成るゲート
電極１３を順次成膜し、次に、このゲート電極１３と絶
縁層１２をパターニングすることにより開口部１４を形
成する（図１３の（Ａ）参照）。

【０００８】［工程−２０］次に、図１３の（Ｂ）に示
すように、ゲート電極１３上にアルミニウムを斜め蒸着
することにより、剥離層１１６を形成する。このとき、
支持体１０の法線に対する蒸着粒子の入射角を十分に大
きく選択することにより、開口部１４の底面にはアルミ
ニウムを殆ど堆積させることなく、ゲート電極１３の上
に剥離層１１６を形成することができる。この剥離層１
１６は、開口部１４の開口端から庇状に張り出してお
り、これにより開口部１４が実質的に縮径される。

【０００９】［工程−３０］次に、全面に例えば導電材
料としてモリブデン（Ｍｏ）を垂直蒸着する。このと
き、図１４の（Ａ）に示すように、剥離層１１６上でオ
ーバーハング形状を有する導電材料層１１７が成長する
に伴い、開口部１４の実質的な直径が次第に縮小される
ので、開口部１４の底部において堆積に寄与する蒸着粒
子は、次第に開口部１４の中央付近を通過するものに限
られるようになる。その結果、開口部１４の底部には円
錐形の堆積物が形成され、この円錐形の堆積物が電子放
出部１１５となる。

【００１０】［工程−４０］その後、図１４の（Ｂ）に
示すように、所謂リフトオフ法に基づき、電気化学的プ
ロセス及び湿式プロセスによって剥離層１１６をゲート
電極１３の表面から剥離し、ゲート電極１３の上方の導
電材料層１１７を選択的に除去する。

【００１１】

【発明が解決しようとする課題】ところで、図１４の
（Ｂ）に示した構造を有する電界放出素子の電子放出特
性は、開口部１４の上端部を成すゲート電極１３の縁部
１３Ａから電子放出部１１５の先端部までの距離に大き
く依存する。そして、この距離は、開口部１４の形状の
加工精度や直径の寸法精度、［工程−３０］において成
膜される導電材料層１１７の膜厚精度やカバレージ（段
差被覆性）、更にはその下地となる剥離層１１６の形状
精度に大きく依存する。

【００１２】従って、均一な特性を有する複数の電界放
出素子から構成された表示装置を製造するためには、支
持体の全面に亙って導電材料層１１７を均一に成膜しな
ければならない。しかしながら、通常の蒸着装置では１
地点に設置された蒸発源からある程度の広がり角をもっ
て導電材料粒子が放出されるため、支持体１０の中央部
近傍と周辺部とでは、層厚もカバレージの対称性も異な
ってしまう。このため、電子放出部１１５の高さがばら
ついたり、電子放出部１１５の頂点の位置が開口部１４
の中心からずれ易く、円錐状の電子放出部１１５の先端
部からゲート電極１３までの距離のばらつきを抑えるこ
とが難しい。しかも、この距離のばらつきは、同一の製
造ロット内は勿論、製造ロット間でも発生し、表示装置
の画像表示特性、例えば画像の輝度ムラを発生させる原
因となる。更に、導電材料層１１７を、通常、約１μｍ
あるいはそれ以上の厚さに成膜する必要があるため、蒸
着法では数十時間単位の成膜時間が必要となり、スルー
プットの改善が困難であること、大型の蒸着装置が必要
となること等の問題もある。

【００１３】また、剥離層１１６を斜め蒸着法にて大面
積の支持体全面に亙って均一に成膜することも極めて困
難である。ゲート電極１３に設けられた開口部１４の縁
部から剥離層１１６が庇状に延びるように剥離層１１６
を高精度で堆積させることも極めて困難である。しか
も、剥離層１１６の成膜は、支持体面内でばらつくだけ
でなく、ロット間でもばらつき易い。更には、大面積の
表示装置を製造するために大面積のガラス基板全体に亙
って剥離層１１６の剥離を行うことは極めて困難である
上、剥離層１１６の剥離は汚染の原因となり、表示装置
の製造歩留の低下を招く。

【００１４】また、円錐状の電子放出部１１５の高さは
主に導電材料層１１７の膜厚によって規定されるため、
電子放出部１１５の設計上の自由度が低い。加えて、電
子放出部１１５の高さを任意に設定することが困難であ
るが故に、電子放出部１１５からゲート電極１３までの
距離を短くする場合、絶縁層１２の膜厚を薄くせざるを
得ない。然るに、絶縁層１２の膜厚を薄くすると、配線
間（ゲート電極１３とカソード電極１１との間）の静電
容量を低減することができず、表示装置の電気回路の負
担が増えるばかりか、表示画像の面内の均一性及び画質
が劣化するといった問題がある。

【００１５】従って、本発明の目的は、冷陰極電界電子
放出素子を、簡便に、且つ、高い製造歩留をもって製造
し得る冷陰極電界電子放出素子の製造方法、及び、かか
る電界放出素子を組み込んだ表示画像の画質に優れる冷
陰極電界電子放出表示装置の製造方法を提供することに
ある。

【００１６】

【課題を解決するための手段】上記の目的は、（Ａ）支
持体上にカソード電極を形成する工程と、（Ｂ）カソー
ド電極上を含む支持体上に絶縁層を形成する工程と、
（Ｃ）絶縁層上にゲート電極を形成する工程と、（Ｄ）
底部にカソード電極が露出した開口部を、少なくとも絶
縁層に形成する工程と、（Ｅ）開口部内を含む全面に、
開口部の上端面と底面との間の段差を反映した凹部を表
面に有する導電材料層を形成する工程と、（Ｆ）該凹部
をマスク材料層で埋め込む工程と、（Ｇ）等方性ドライ
エッチングと異方性ドライエッチングとの組合せに基づ
き導電材料層をドライエッチングし、以て、導電材料層
から成り、先端部が錐状形状を有する電子放出部を開口
部内に形成する工程、から成ることを特徴とする本発明
の第１の態様に係る冷陰極電界電子放出素子の製造方法
によって達成することができる。

【００１７】また、上記の目的は、複数の画素から構成
され、各画素は、複数の冷陰極電界電子放出素子と、複
数の冷陰極電界電子放出素子に対向したアノード電極及
び蛍光体層から構成され、複数の冷陰極電界電子放出素
子が形成されたカソードパネルと、アノード電極及び蛍
光体層が形成されたアノードパネルとがそれらの周辺部
で接合された冷陰極電界電子放出表示装置の製造方法で
あって、各冷陰極電界電子放出素子を、（Ａ）支持体上
にカソード電極を形成する工程と、（Ｂ）カソード電極
上を含む支持体上に絶縁層を形成する工程と、（Ｃ）絶
縁層上にゲート電極を形成する工程と、（Ｄ）底部にカ
ソード電極が露出した開口部を、少なくとも絶縁層に形
成する工程と、（Ｅ）開口部内を含む全面に、開口部の
上端面と底面との間の段差を反映した凹部を表面に有す
る導電材料層を形成する工程と、（Ｆ）該凹部をマスク
材料層で埋め込む工程と、（Ｇ）等方性ドライエッチン
グと異方性ドライエッチングとの組合せに基づき導電材
料層をドライエッチングし、以て、導電材料層から成
り、先端部が錐状形状を有する電子放出部を開口部内に
形成する工程、を経て製造することを特徴とする本発明
の第１の態様に係る冷陰極電界電子放出表示装置の製造
方法によって達成することができる。

【００１８】更には、上記の目的は、（Ａ）支持体上に
カソード電極を形成する工程と、（Ｂ）カソード電極上
を含む支持体上に絶縁層を形成する工程と、（Ｃ）絶縁
層上にゲート電極を形成する工程と、（Ｄ）底部にカソ
ード電極が露出した開口部を、少なくとも絶縁層に形成
する工程と、（Ｅ）開口部内を含む全面に、開口部の上
端面と底面との間の段差を反映した凹部を表面に有する
導電材料層を形成する工程と、（Ｆ）該凹部をマスク材
料層で埋め込む工程と、（Ｇ）導電材料層をドライエッ
チングすることにより、マスク材料層の下の導電材料層
をアンダーカットし、以て、導電材料層から成り、先端
部が錐状形状を有する電子放出部を開口部内に形成する
工程、から成ることを特徴とする本発明の第２の態様に
係る冷陰極電界電子放出素子の製造方法によって達成す
ることができる。

【００１９】また、上記の目的は、複数の画素から構成
され、各画素は、複数の冷陰極電界電子放出素子と、複
数の冷陰極電界電子放出素子に対向したアノード電極及
び蛍光体層から構成され、複数の冷陰極電界電子放出素
子が形成されたカソードパネルと、アノード電極及び蛍
光体層が形成されたアノードパネルとがそれらの周辺部
で接合された冷陰極電界電子放出表示装置の製造方法で
あって、各冷陰極電界電子放出素子を、（Ａ）支持体上
にカソード電極を形成する工程と、（Ｂ）カソード電極
上を含む支持体上に絶縁層を形成する工程と、（Ｃ）絶
縁層上にゲート電極を形成する工程と、（Ｄ）底部にカ
ソード電極が露出した開口部を、少なくとも絶縁層に形
成する工程と、（Ｅ）開口部内を含む全面に、開口部の
上端面と底面との間の段差を反映した凹部を表面に有す
る導電材料層を形成する工程と、（Ｆ）該凹部をマスク
材料層で埋め込む工程と、（Ｇ）導電材料層をドライエ
ッチングすることにより、マスク材料層の下の導電材料
層をアンダーカットし、以て、導電材料層から成り、先
端部が錐状形状を有する電子放出部を開口部内に形成す
る工程、を経て製造することを特徴とする本発明の第２
の態様に係る冷陰極電界電子放出表示装置の製造方法に
よって達成することができる。

【００２０】本発明の第１の態様に係る冷陰極電界電子
放出素子の製造方法あるいは冷陰極電界電子放出表示装
置の製造方法（以下、これらを総称して、本発明の第１
の態様に係る製造方法と呼ぶ場合がある）にあっては、
工程（Ｇ）において、等方性ドライエッチングと異方性
ドライエッチングとの組合せに基づき導電材料層をドラ
イエッチングするが、より具体的には、マスク材料層の
下の導電材料層の部分のドライエッチングを等方性ドラ
イエッチングと異方性ドライエッチングとの組合せに基
づき行う。導電材料層のエッチングにおいては、先ず、
マスク材料層で覆われていない導電材料層の部分がドラ
イエッチングされ始める。一方、マスク材料層で覆われ
ている導電材料層の部分は、直ちにはドライエッチング
されず、マスク材料層で覆われていない導電材料層の部
分がドライエッチングされ、マスク材料層の射影像より
も外側に位置する導電材料層の部分が露出した時点で、
ドライエッチングされ始める。マスク材料層で覆われて
いない導電材料層の部分を、先ず、異方性ドライエッチ
ングによってエッチングすればよい。ここで、等方性ド
ライエッチングと異方性ドライエッチングとの組合せに
基づくドライエッチングにおいては、支持体の法線と平
行な方向（以下、垂直方向と呼ぶ）における導電材料層
のエッチング速度をＥＲ_V、支持体の法線と垂直な方向
（以下、水平方向と呼ぶ）における導電材料層のエッチ
ング速度をＥＲ_Hとしたとき、一般に、０．０５ＥＲ_V≦
ＥＲ_H≦０．５ＥＲ_Vを満足することが好ましい。

【００２１】本発明の第２の態様に係る冷陰極電界電子
放出素子の製造方法あるいは冷陰極電界電子放出表示装
置の製造方法（以下、これらを総称して、本発明の第２
の態様に係る製造方法と呼ぶ場合がある）にあっては、
工程（Ｇ）において、導電材料層をドライエッチングす
ることによりマスク材料層の下の導電材料層をアンダー
カットするが、ここでアンダーカットとは、マスク材料
層の直下の導電材料層の部分が水平方向及び垂直方向に
ドライエッチングされ（サイドエッチングとも呼ばれ
る）、一部分のマスク材料層の直下には導電材料層が存
在しなくなることを意味する。

【００２２】本発明の第１の態様あるいは第２の態様に
係る冷陰極電界電子放出素子の製造方法あるいは冷陰極
電界電子放出表示装置の製造方法（以下、これらを総称
して、単に、本発明と呼ぶ場合がある）にあっては、工
程（Ｇ）において、プラズマ中でラジカル化された酸素
ラジカル、及び、エッチングガスを用いて、導電材料層
をドライエッチングすることが望ましい。そして、この
場合、工程（Ｃ）と工程（Ｄ）との間で、絶縁層及びゲ
ート電極上に酸素原子を含有する酸素含有膜を形成する
工程を更に具備し；工程（Ｄ）においては、底部にカソ
ード電極が露出した開口部を、少なくとも酸素含有膜及
び絶縁層に形成し；工程（Ｇ）においては、酸素含有膜
のドライエッチングによって生じた酸素原子及び／又は
酸素分子をプラズマ中でラジカル化した酸素ラジカル、
及び、エッチングガスを用いて、導電材料層をドライエ
ッチングすることが望ましい。酸素ラジカルのエッチン
グによって、導電材料層は等方的にエッチングされる。

【００２３】酸素含有膜として、シリコン酸化膜（Ｓｉ
Ｏ₂膜やＳｉＯ膜等の一般にＳｉＯ_Xで表されるシリコン
酸化膜）やシリコン酸化窒化膜（ＳｉＯＮ）、Ａｌ₂Ｏ₃
を例示することができる。尚、酸素含有膜の膜厚が薄す
ぎると、ドライエッチング条件に依っては、導電材料層
が充分には等方的にエッチングされない場合がある。一
方、酸素含有膜の膜厚が厚すぎると、ドライエッチング
条件に依っては、導電材料層の等方的なエッチングの速
度が早すぎ、所望の形状を有する電子放出部を形成でき
なくなる場合がある。酸素含有膜の膜厚としては、均一
な膜厚の酸素含有膜を形成できる厚さ以上の厚さであっ
て、所望の形状を有する電子放出部を形成できなくなる
ような厚さよりも薄くすればよく、ドライエッチング装
置等にも依存するが、例えば、１×１０^-8ｍ（１０ｎ
ｍ）以上１×１０^-7ｍ（１００ｎｍ）以下、好ましくは
２×１０^-8ｍ（２０ｎｍ）以上５×１０^-8ｍ以下（５０
ｎｍ）を例示することができる。通常、酸素含有膜の膜
厚を先ず決定し、かかる膜厚の酸素含有膜を使用したと
きの導電材料層の最適ドライエッチング条件を各種の試
験に基づき決定すればよい。

【００２４】尚、工程（Ｇ）においては、エッチングガ
スと酸素ガスとに基づき、導電材料層をドライエッチン
グすることもできる。更には、ドライエッチング条件や
使用するエッチング装置によっては、エッチングガスの
みで、導電材料層をドライエッチングすることもでき
る。あるいは又、酸素含有膜と酸素ガスとの組合せとし
てもよい。

【００２５】本発明にあっては、導電材料層は、融点が
約１０００゜Ｃ以上の導電材料（例えば高融点金属）か
ら成ることが好ましく、かかる導電材料として、タング
ステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、
ニッケル（Ｎｉ）、シリコン（Ｓｉ）、カーボン（Ｃ）
を例示することができる。

【００２６】また、本発明にあっては、工程（Ｅ）にお
いて、化学的気相成長法（ＣＶＤ法）に基づき導電材料
層を形成することが望ましい。尚、工程（Ｅ）では、開
口部の上端面と底面との間の段差を反映して、柱状部と
該柱状部の上端に連通する拡大部とから成る略漏斗状の
凹部を導電材料層の表面に生成させ、工程（Ｆ）では、
少なくとも柱状部内をマスク材料層で埋め込むことが好
ましい。ここで、柱状部の底面は平坦となる。柱状部だ
けでなく拡大部もマスク材料層で埋め込まれていてもよ
い。開口部の平面形状を直径Ｒの円形とし、絶縁層上
（あるいは、絶縁層の上方）にＣＶＤ法に基づき膜厚ｔ
の導電材料層を形成したとき、柱状部の直径は、（Ｒ−
２ｔ’）となる。ここで、ｔ’は、開口部内の導電材料
層の支持体の法線と直角方向（水平方向）に沿った厚さ
であり、一般に、ｔ’の値はｔの値の０．８〜０．８５
倍程度である。開口部の平面形状が上方から下方に向か
って次第に小さくなる形状を有する場合、即ち、開口部
の側壁が傾斜している場合、柱状部の平面形状も上方か
ら下方に向かって次第に小さくなる形状となる。このよ
うな場合には、開口部の最小直径をＲとする。

【００２７】本発明において、マスク材料層は、導電材
料層をドライエッチングするときエッチングされない材
料、あるいは、たとえエッチングされたとしても、導電
材料層よりも遅いエッチング速度を有する材料から構成
されていればよい。垂直方向におけるマスク材料層のエ
ッチング速度をＥＲ_Mと、垂直方向における導電材料層
のエッチング速度をＥＲ_Cとしたとき、ＥＲ_C／ＥＲ_Mの
値は、１．５以上、好ましくは２．０以上、更に好まし
くは３．０以上であることが望ましい。

【００２８】マスク材料層を構成する材料として、レジ
スト材料やＳＯＧ（スピン・オン・グラス）、ポリイミ
ド系樹脂を挙げることができ、これらの材料はスピンコ
ート法により簡便に塗布することができる。あるいは、
ＢＰＳＧ（ホウ素／リン・シリケート・ガラス）のよう
に、成膜後に加熱リフローを行って表面を平坦化できる
材料であってもよいし、更には、銅（Ｃｕ）、金（Ａ
ｕ）あるいは白金（Ｐｔ）を例示することができる。
尚、これらの材料からマスク材料層を形成する方法とし
て、蒸着法やスパッタリング法等の物理的気相成長法
（ＰＶＤ法）、ＣＶＤ法、電解メッキや無電解メッキ法
といったメッキ法を例示することができる。

【００２９】マスク材料層の形成においては、導電材料
層上にマスク材料層を形成した後、（１）エッチバック法にて凹部をマスク材料層で埋め込
む方法（２）化学的機械的研磨法（ＣＭＰ法）にて凹部以外の
マスク材料層を除去することによって、凹部をマスク材
料層で埋め込む方法（３）ドライエッチング法あるいはウエットエッチング
法にて凹部以外のマスク材料層を選択的に除去すること
によって、凹部をマスク材料層で埋め込む方法（４）化学的機械的研磨法（ＣＭＰ法）にて凹部以外の
マスク材料層及び導電材料層の一部分を除去することに
よって、凹部をマスク材料層で埋め込む方法（５）サンドブラスト法、レーザアブレーション法、ラ
ビング法等にて凹部以外のマスク材料層を除去すること
によって、凹部をマスク材料層で埋め込む方法を挙げることができる。

【００３０】本発明においては、工程（Ｄ）と工程
（Ｅ）との間で、開口部の底部に基部を形成してもよ
い。基部は、導電材料層と同じ材料から構成してもよい
し、異なる材料から構成してもよい。後者の場合、基部
を構成する材料として、不純物を含有するポリシリコン
層等の半導体材料を例示することができる。基部は、基
部を構成するための基部形成用導電材料層を開口部内を
含む全面に形成した後、基部形成用導電材料層をエッチ
ングすることによって形成することもできるし、基部を
構成するための基部形成用導電材料層を開口部内を含む
全面に形成した後、更に、その上に、平坦化層を表面が
略平坦となるように形成し、平坦化層と基部形成用導電
材料層のエッチング速度が略等しくなる条件下でこれら
両層をエッチングすることにより形成することもでき
る。基部を形成することによって、ゲート電極から電子
放出部の先端部までの距離の設計値の自由度を高くする
ことができる。また、基部を高抵抗材料から構成すれ
ば、電子放出部の電子放出特性の均一化を図ることがで
きる。

【００３１】支持体、あるいは、アノードパネルを構成
する基板は、少なくとも表面が絶縁性部材より構成され
ていればよく、ガラス基板、表面に絶縁膜が形成された
ガラス基板、石英基板、表面に絶縁膜が形成された石英
基板、表面に絶縁膜が形成された半導体基板を用いるこ
とができる。

【００３２】絶縁層を構成する材料として、ＳｉＯ₂、
ＳｉＮ、ＳｉＯＮ、ガラス・ペースト硬化物、ポリイミ
ド膜を単独あるいは適宜積層して使用することができ
る。絶縁層の成膜には、ＣＶＤ法、塗布法、スパッタ
法、印刷法等の公知のプロセスが利用できる。

【００３３】ゲート電極及びカソード電極を構成する材
料として、タングステン（Ｗ）、ニオブ（Ｎｂ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、
アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、金（Ａｕ）、銅（Ｃｕ）等の金属；これらの金属
元素を含む合金あるいは化合物（例えば、ＴｉＷ；Ｔｉ
ＮやＷＮ等の窒化物；ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳ
ｉ₂、ＴａＳｉ₂等のシリサイド）；シリコン（Ｓｉ）等
の半導体；ＩＴＯ（インジウム・錫酸化物）を例示する
ことができる。ゲート電極やカソード電極を、これらの
材料の単層構造あるいは積層構造とすることができる。
これらの電極の形成方法として、例えば電子ビーム蒸着
法や熱フィラメント蒸着法といった蒸着法、スパッタリ
ング法、ＣＶＤ法やイオンプレーティング法とエッチン
グ法との組合せ、スクリーン印刷法、メッキ法等を挙げ
ることができる。スクリーン印刷法やメッキ法によれ
ば、直接、ストライプ状のカソード電極やゲート電極を
形成することが可能である。但し、本発明では電子放出
部をエッチングにより形成する際、これらの電極が露出
する場合があるので、電子放出部を構成する導電材料層
に対してエッチング選択比を確保できる材料を選択する
必要がある。

【００３４】尚、アノード電極の構成材料は、冷陰極電
界電子放出表示装置の構成によって選択すればよい。即
ち、冷陰極電界電子放出表示装置が透過型（アノードパ
ネルが表示面に相当する）であって、且つ、基板上にア
ノード電極と蛍光体層がこの順に積層されている下記
（α）の場合、アノード電極が形成される基板は元よ
り、アノード電極自身も透明である必要があり、ＩＴＯ
（インジウム錫酸化物）等の透明導電材料を用いる。一
方、冷陰極電界電子放出表示装置が反射型（カソードパ
ネルが表示面に相当する）である場合、及び、透過型で
あっても基板上に蛍光体層とアノード電極とがこの順に
積層されている（アノード電極はメタルバック膜を兼ね
ている）下記（β）の場合、ＩＴＯの他、カソード電極
やゲート電極や収束電極に関連して上述した材料を適宜
選択して用いることができるが、特にアルミニウム薄膜
やクロム薄膜から構成することが好ましい。

【００３５】底部にカソード電極が露出した開口部を
「少なくとも絶縁層に形成する」と表現したのは、例え
ば、スクリーン印刷法等によって、開口部を有するゲー
ト電極を絶縁層上に形成することもできるからである。

【００３６】カソード電極と電子放出部との間に抵抗体
層を設けてもよい。抵抗体層を設けることによって、電
界放出素子の動作安定化、電子放出特性の均一化を図る
ことができる。抵抗体層を構成する材料として、シリコ
ンカーバイド（ＳｉＣ）といったカーボン系材料、Ｓｉ
Ｎ、アモルファスシリコン等の半導体材料、酸化ルテニ
ウム（ＲｕＯ₂）、酸化タンタル、窒化タンタル等の高
融点金属酸化物を例示することができる。抵抗体層の形
成方法として、スパッタリング法や、ＣＶＤ法やスクリ
ーン印刷法を例示することができる。抵抗値は、概ね１
×１０⁵〜１×１０⁷Ω、好ましくは数ＭΩとすればよ
い。

【００３７】開口部の平面形状は、円形、楕円形、矩
形、丸みを帯びた矩形、多角形、丸みを帯びた多角形
等、本質的には任意であるが、円形であることが好まし
い。

【００３８】また、本発明の第１の態様及び第２の態様
に係る製造方法においては、ゲート電極及び絶縁層上に
更に第２の絶縁層を形成し、第２の絶縁層上に収束電極
を形成してもよい。収束電極は、アノード電極とカソー
ド電極との間の電位差が数キロボルトのオーダーであっ
て両電極間の距離が比較的長い、所謂高電圧タイプの表
示装置において、電子放出部から放出された電子の軌道
の発散を防止するために設けられる部材である。放出電
子軌道の収束性を高めることによって、画素間の光学的
クロストークが低減され、画素を微細化して表示画面の
高精細度化を図ることが可能となる。第２の絶縁層の構
成材料及び成膜方法は、絶縁層と同様とすることができ
る。また、収束電極の構成材料は、ゲート電極やカソー
ド電極と同様とすることができる。

【００３９】アノードパネルは、基板と蛍光体層とアノ
ード電極から構成することができる。

【００４０】アノード電極と蛍光体層の構成例として、（α）基板上に、アノード電極を形成し、アノード電極
の上に蛍光体層を形成する構成（β）基板上に、蛍光体層を形成し、蛍光体層上にアノ
ード電極を形成する構成を挙げることができる。

【００４１】尚、（α）の構成において、蛍光体層の上
に、アノード電極と電気的に接続された所謂メタルバッ
ク膜を形成してもよい。また、（β）の構成において、
アノード電極の上にメタルバック膜を形成してもよい。

【００４２】蛍光体層を構成する蛍光体として、高速電
子励起用蛍光体や低速電子励起用蛍光体を用いることが
できる。冷陰極電界電子放出表示装置が単色表示装置で
ある場合、蛍光体層は特にパターニングされていなくと
もよい。また、冷陰極電界電子放出表示装置がカラー表
示装置である場合、ストライプ状又はドット状にパター
ニングされた赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色に
対応する蛍光体層を交互に配置することが好ましい。
尚、パターニングされた蛍光体層間の隙間は、表示画面
のコントラスト向上を目的としたブラックマトリックス
で埋め込まれていてもよい。高さが数十μｍ程度の隔壁
で蛍光体層が囲まれている構成とすることもできる。

【００４３】本発明の第１の態様に係る製造方法におい
ては、導電材料層の表面に形成された凹部をマスク材料
層で埋め込んだ後、等方性ドライエッチングと異方性ド
ライエッチングとの組合せに基づき導電材料層をドライ
エッチングする。マスク材料層で覆われていない導電材
料層の部分は直ちにドライエッチングされ始める。一
方、マスク材料層で覆われている導電材料層の部分は、
直ちにはドライエッチングされず、マスク材料層で覆わ
れていない導電材料層の部分がドライエッチングされ、
マスク材料層の射影像よりも外側に位置する導電材料層
の部分が露出した後、ドライエッチングされ始める。そ
して、マスク材料層で覆われている導電材料層の部分は
等方性ドライエッチングと異方性ドライエッチングとの
組合せに基づきドライエッチングされるが故に、マスク
材料層で覆われている導電材料層の部分の形状は、最終
的に、開口部の平面形状を反映した錐状形状（例えば、
円錐形状）となる。

【００４４】また、本発明の第２の態様に係る製造方法
においては、導電材料層の表面に形成された凹部をマス
ク材料層で埋め込んだ後、導電材料層をドライエッチン
グすることによりマスク材料層の下の導電材料層をアン
ダーカットするが故に、マスク材料層で覆われている導
電材料層の部分の形状は、最終的に、開口部の平面形状
を反映した錐状形状（例えば、円錐形状）となる。

【００４５】

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。

【００４６】（実施の形態１）実施の形態１は、本発明
の第１の態様及び第２の態様に係る冷陰極電界電子放出
素子（以下、電界放出素子と呼ぶ）の製造方法、及び、
冷陰極電界電子放出表示装置（以下、表示装置と呼ぶ）
の製造方法に関する。実施の形態１において、導電材料
層のエッチング工程は、プラズマ中でラジカル化された
酸素ラジカル、及び、エッチングガスにて、導電材料層
をドライエッチングする工程から構成されている。ま
た、絶縁層上に酸素原子を含有する酸素含有膜（具体的
には、ＳｉＯ₂から成る酸素含有膜）を形成する工程を
含む。導電材料層は、高融点金属、具体的には、タング
ステン（Ｗ）から成り、ＣＶＤ法に基づき形成される。
凹部は、柱状部と、この柱状部の上端に連通する拡大部
とから成る略漏斗状である。電子放出部は、導電材料層
から成り、先端部が錐状形状（具体的には、円錐形状）
を有する。以下、支持体等の模式的な一部端面図である
図１〜図３を参照して、実施の形態１の製造方法を説明
する。尚、図面においては、１本のカソード電極上に１
つの電子放出部を形成するように描かれているが、実際
には、多数の電子放出部が形成される。

【００４７】［工程−１００］先ず、一例としてガラス
基板から成る支持体１０上に、スパッタリング法にてＣ
ｒから成る厚さ０．５μｍのカソード電極形成用導電材
料層を形成し、リソグラフィ技術及びエッチング技術に
よってカソード電極形成用導電材料層をパターニング
し、支持体１０上にストライプ状のカソード電極１１を
形成する。カソード電極形成用導電材料層の成膜条件
を、以下の表１に例示する。ここで、カソード電極１１
は図面の紙面垂直方向に延びている。

【００４８】［表１］使用装置：ＤＣマグネトロンスパッタリング装置ターゲット：ＣｒＤＣパワー：３ｋＷプロセスガス：Ａｒ＝１００sccm 圧力：０．７Ｐａ（５ミリトル）支持体加熱：無し

【００４９】［工程−１１０］その後、全面に、具体的
には、カソード電極１１上を含む支持体１０上に、Ｓｉ
Ｏ₂から成り、厚さ０．７μｍの絶縁層１２を、例えば
以下の表２に示す条件に従い、ＴＥＯＳ（テトラエトキ
シシラン）を原料ガスとするプラズマＣＶＤ法にて形成
する。尚、絶縁層１２の形成は、ＣＶＤ法に限定され
ず、例えば、スパッタリング法やスクリーン印刷法等に
基づき行うこともできる。

【００５０】［表２］ＴＥＯＳ流量：８００sccm Ｏ₂流量：６００sccm 圧力：１．１×１０³ＰａＲＦパワー：０．７ｋＷ成膜温度：４００°Ｃ

【００５１】［工程−１２０］次いで、絶縁層１２上に
ＴｉＮから成り、厚さ０．１μｍのゲート電極形成用導
電材料層をスパッタリング法にて成膜した後、リソグラ
フィ技術及びドライエッチング技術によってパターニン
グすることで、ストライプ状のゲート電極１３を形成す
る。ゲート電極形成用導電材料層の成膜条件を、以下の
表３に例示する。ストライプ状のゲート電極１３は、図
面の紙面水平方向に延びている。即ち、ゲート電極１３
の射影像と、カソード電極１１の射影像は直交してい
る。

【００５２】［表３］使用装置：ＤＣマグネトロンスパッタリング装置ターゲット：ＴｉＤＣパワー：６ｋＷプロセスガス：Ａｒ／Ｎ₂＝２５／５０sccm 圧力：０．４Ｐａ（３ミリトル）支持体加熱：２００゜Ｃ（ガス加熱方式）

【００５３】［工程−１３０］次いで、ゲート電極１３
及び絶縁層１２の上にＳｉＯ₂から成り、厚さ３０ｎｍ
の酸素原子を含有する酸素含有膜４０を成膜する。酸素
含有膜４０の成膜条件は、表１に示したと同様とすれば
よい。

【００５４】［工程−１４０］その後、酸素含有膜４０
上にリソグラフィ技術に基づきエッチング用マスクを形
成し、かかるエッチング用マスクを用いて、酸素含有膜
４０及びゲート電極１３に開口部を形成し、更に、絶縁
層１２に開口部を形成した後、エッチング用マスクを除
去する（図１の（Ａ）参照）。これらの開口部を総称し
て、開口部１４で表す。これによって、開口部１４の底
部にはカソード電極１１が露出する。開口部１４の直径
を０．８μｍとした。ゲート電極１３のＲＩＥ法に基づ
くエッチング条件、酸素含有膜４０及び絶縁層１２のＲ
ＩＥ法に基づくエッチング条件を、それぞれ、表４及び
表５に例示する。開口部１４は、通常、１画素の領域に
数百乃至千個程度形成される。

【００５５】［表４］ゲート電極１３のエッチング条件使用装置：ＲＦ印加型ＥＣＲエッチング装置エッチングガス：ＢＣｌ₃／Ｃｌ₂＝６０／９０sccm 圧力：２Ｐａ（１６ミリトル）マイクロ波パワー：１ｋＷ（２ＭＨｚ）ＲＦパワー：５０Ｗ

【００５６】［表５］酸素含有膜４０及び絶縁層１２のエッチング条件使用装置：マグネトロンＲＩＥエッチング装置エッチングガス：Ｃ₄Ｆ₈＝５０sccm 圧力：２Ｐａ（１６ミリトル）ＲＦパワー：１．２ｋＷ

【００５７】［工程−１５０］その後、開口部１４内を
含む全面に、開口部１４の上端面１４Ａと底面１４Ｂと
の間の段差を反映した凹部４３を表面に有する導電材料
層４２をＣＶＤ法にて形成する。具体的には、先ず、開
口部１４内を含む全面に、タングステン（Ｗ）から成る
厚さ３０ｎｍの密着層４１を、以下の表６に例示する条
件のスパッタリング法にて成膜する。次に、開口部１４
内を含む全面に、タングステン（Ｗ）から成る電子放出
部形成用の導電材料層４２を、以下の表７に例示する条
件の熱ＣＶＤ法にて形成する（図１の（Ｂ）参照）。絶
縁層１２の上方における導電材料層４２の膜厚を約０．
３５μｍとした。その結果、開口部１４の上端面１４Ａ
と底面１４Ｂとの間の段差を反映して、柱状部４３Ａ
と、この柱状部４３Ａの上端に連通する拡大部４３Ｂと
から成る略漏斗状の凹部４３を導電材料層の表面に生成
させることができる。柱状部の直径は約０．１μｍであ
り、柱状部の底面は平坦となる。

【００５８】［表６］使用装置：ＤＣマグネトロンスパッタリング装置ターゲット：ＷＤＣパワー：１４．４ｋＷプロセスガス：Ａｒ＝２００sccm 圧力：１．３Ｐａ支持体加熱：２００゜Ｃ

【００５９】［表７］使用装置：熱ＣＶＤ装置使用ガス：ＷＦ₆／Ｈ₂／Ｎ₂／Ａｒ＝１００／１３
０００／５５０／４０００sccm 圧力：１．２×１０³Ｐａ（９トル）支持体加熱：４７０゜Ｃ

【００６０】［工程−１６０］次に、凹部４３をマスク
材料層４４で埋め込む。具体的には、スピンコーティン
グ法にてＳＯＧから成り、厚さ０．８μｍのマスク材料
層４４を電子放出部形成用の導電材料層４２上に形成し
た後（図２の（Ａ）参照）、エッチバック法にて凹部４
３を除く導電材料層４２の上のマスク材料層４４を除去
し、柱状部４３Ａ及び拡大部４３Ｂ内（凹部４３内）を
マスク材料層４４で埋め込む（図２の（Ｂ）参照）。マ
スク材料層４４のエッチバック条件を、以下の表８に例
示する。このエッチバックは、導電材料層４２の平坦面
が露出した時点で終了する。これにより、導電材料層４
２の凹部４３にマスク材料層４４が平坦に残され、マス
ク材料層４４は、開口部１４の中央部に位置する導電材
料層４２の領域を遮蔽するように形成される。

【００６１】［表８］使用装置：平行平板型ＲＩＥエッチング装置エッチングガス：Ａｒ／Ｏ₂＝５０／８０sccm 圧力：２６．７ＰａＲＦパワー：１２０Ｗ

【００６２】［工程−１７０］その後、以下の表９に例
示するエッチング条件にて、タングステン（Ｗ）から成
る導電材料層４２及び密着層４１をエッチングする。表
９に例示した条件では、通常、タングステン（Ｗ）から
成る導電材料層４２は異方性エッチングされる。そし
て、絶縁層１２及びゲート電極１３の上方の導電材料層
４２の部分は直ちにエッチングされ、ＳｉＯ₂から成る
酸素含有膜４０が露出する。一方、開口部１４の中央部
にはマスク材料層４４が存在しているので、開口部１４
内に位置する導電材料層４２の部分は左程エッチングさ
れず、通常、開口部１４内に位置する導電材料層４２の
部分の頂面は凸状となる。この状態を、図３の（Ａ）に
示す。

【００６３】［表９］使用装置：マイクロ波プラズマエッチング装置エッチングガス：ＳＦ₆／Ｃｌ₂／Ａｒ＝１００／１０
０／３００sccm 圧力：３Ｐａマイクロ波パワー：１．１ｋＷ支持体バイアス：ＲＦ＝２０Ｗ支持体温度：−１０゜Ｃ

【００６４】酸素含有膜４０が露出されると、表９に示
す条件において、酸素含有膜４０もエッチングされ始め
る。その結果、酸素含有膜のドライエッチングによって
生じた酸素原子及び／又は酸素分子をプラズマ中でラジ
カル化した酸素ラジカル、及び、エッチングガスで、導
電材料層４２がドライエッチングされる。酸素ラジカル
は、導電材料層４２の等方性ドライエッチングに寄与す
る。一方、上記のエッチングガスは、導電材料層４２の
異方性ドライエッチングに寄与する。こうして、等方性
ドライエッチングと異方性ドライエッチングとの組合せ
に基づき導電材料層４２がドライエッチングされる。そ
して、マスク材料層４４の下に位置する導電材料層４２
の部分はアンダーカット（サイドエッチング）される。
その結果、マスク材料層４４の下に位置する導電材料層
４２の部分は、上方が次第に細くなり、略円錐形状とな
っていく。このとき、マスク材料層４４もドライエッチ
ングされる。等方性ドライエッチング及び異方性ドライ
エッチングによって導電材料層４２がドライエッチング
されている状態を、図３の（Ｂ）に示す。

【００６５】酸素含有膜４０が消滅し、絶縁層１２及び
ゲート電極１３が露出した時点の状態を、図３の（Ｃ）
に示す。この時点において、マスク材料層４４の下に位
置する導電材料層４２の部分が最も鋭く尖るように、酸
素含有膜４０の厚さ及びエッチング条件を決定すること
が好ましい。尚、酸素含有膜４０が消滅するため、酸素
ラジカルが供給されることが無くなり、これ以上、導電
材料層４２の等方性ドライエッチングが進行することは
無い。この際、ゲート電極１３がストライプ状にパター
ニングされているので、酸素含有膜４０が消滅したと
き、ＳｉＯ₂から成る絶縁層１２が露出する。この絶縁
層１２から供給される酸素が導電材料層４２の等方性ド
ライエッチングを進行させると、鋭く尖った導電材料層
４２が得られなくなるので好ましくない。然るに、実際
には、絶縁層１２が露出している部分は開口部１４から
充分（数μｍ以上）離れているので、このような問題は
生じない。

【００６６】更に、導電材料層４２のドライエッチング
（異方性ドライエッチング）を行い、即ち、オーバーエ
ッチングを行い、開口部１４の側壁に残った導電材料層
４２の除去を行い、ゲート電極１３とカソード電極１１
との間での短絡発生を確実に防止する。こうして、導電
材料層４２から成り、先端部が錐状形状を有する電子放
出部１５を開口部１４内に形成することができる。その
後、必要に応じて、マスク材料層４４を除去する。最後
に、ウエットエッチングを行うことによって、導電材料
層４２の頂部に残存したマスク材料層４４を除去する
（図４の（Ａ）参照）。その後、絶縁層１２を等方的に
エッチングし、ゲート電極１３の開口端部を露出させる
ことが好ましい（図４の（Ｂ）参照）。等方的なエッチ
ングは、ケミカルドライエッチングのようにラジカルを
主エッチング種として利用するドライエッチング、ある
いは、エッチング液を利用するウエットエッチングによ
り行うことができる。エッチング液として、例えば４９
％フッ酸水溶液と純水の１：１００（容積比）混合液を
用いることができる。こうして、カソードパネルＣＰを
完成させることができる。

【００６７】［工程−１８０］その後、予め作製してお
いたアノードパネルＡＰとカソードパネルＣＰを組み立
て、表示装置を完成させる。ここで、アノードパネルＡ
Ｐは、ガラス基板から成る基板２０と、基板２０上に形
成され、所定のパターンを有する蛍光体層２２（赤色発
光蛍光体層２２Ｒ、緑色発光蛍光体層２２Ｇ、青色発光
蛍光体層２２Ｂ）と、その上に形成されたアノード電極
２３から構成されている。アノードパネルＡＰとカソー
ドパネルＣＰの組立は、具体的には、蛍光体層２２と電
界放出素子とが対向するようにアノードパネルＡＰとカ
ソードパネルＣＰとを配置し、アノードパネルＡＰとカ
ソードパネルＣＰ（より具体的には、基板２０と支持体
１０）とを、枠体２４を介して、周縁部において接合す
る。接合に際しては、枠体２４とアノードパネルＡＰと
の接合部位、及び枠体２４とカソードパネルＣＰとの接
合部位にフリットガラスを塗布し、アノードパネルＡＰ
とカソードパネルＣＰと枠体２４とを貼り合わせ、予備
焼成にてフリットガラスを乾燥した後、約４５０゜Ｃで
１０〜３０分の本焼成を行う。その後、アノードパネル
ＡＰとカソードパネルＣＰと枠体２４とフリットガラス
とによって囲まれた空間を、貫通孔２５及びチップ管２
６を通じて排気し、空間の圧力が１０^-4Ｐａ程度に達し
た時点でチップ管２６を加熱溶融により封じ切る。この
ようにして、アノードパネルＡＰとカソードパネルＣＰ
と枠体２４とに囲まれた空間を真空にすることができ
る。その後、必要な外部回路との配線を行い、表示装置
を完成させる。こうして得られた表示装置の模式的な一
部端面図を図５に示し、電子放出部の模式的な斜視図を
図６に示す。

【００６８】１画素は、カソードパネル側のカソード電
極１１とゲート電極１３との重複領域に配列された電界
放出素子の一群と、これらの電界放出素子の一群に対面
したアノードパネル側の蛍光体層２２とによって構成さ
れている。有効領域には、かかる画素が、例えば数十万
〜数百万個ものオーダーにて配列されている。尚、蛍光
体層２２と蛍光体層２２との間の基板２０上には、ブラ
ックマトリックス２１が形成されている。また、カソー
ド電極１１とゲート電極１３とは、これらの両電極の射
影像が互いに直交する方向に各々ストライプ状に形成さ
れており、これらの両電極の射影像が重複する重複領域
に、複数の電界放出素子が配列されている。更に、かか
る重複領域が、カソードパネルＣＰの有効領域内に、通
常、２次元マトリクス状に配列されている。

【００６９】カソード電極１１には相対的な負電圧が走
査回路３０から印加され、ゲート電極１３には相対的な
正電圧が制御回路３１から印加され、アノード電極２３
にはゲート電極１３よりも更に高い正電圧が加速電源３
２から印加される。かかる表示装置において表示を行う
場合、例えば、カソード電極１１に走査回路３０から走
査信号を入力し、ゲート電極１３に制御回路３１からビ
デオ信号を入力する。カソード電極１１とゲート電極１
３との間に電圧を印加した際に生ずる電界により、量子
トンネル効果に基づき電子放出部１５から電子が放出さ
れ、この電子がアノード電極２３に引き付けられ、蛍光
体層２２に衝突する。その結果、蛍光体層２２が励起さ
れて発光し、所望の画像を得ることができる。つまり、
この表示装置の動作は、基本的に、ゲート電極１３に印
加される電圧、及びカソード電極１１を通じて電子放出
部１５に印加される電圧によって制御される。

【００７０】図５、図６に示した表示装置におけるアノ
ードパネルＡＰの製造方法の一例を、以下、図１２を参
照して説明する。先ず、発光性結晶粒子組成物を調製す
る。そのために、例えば、純水に分散剤を分散させ、ホ
モミキサーを用いて３０００ｒｐｍにて１分間、撹拌を
行う。次に、発光性結晶粒子を分散剤が分散した純水中
に投入し、ホモミキサーを用いて５０００ｒｐｍにて５
分間、撹拌を行う。その後、例えば、ポリビニルアルコ
ール及び重クロム酸アンモニウムを添加して、十分に撹
拌し、濾過する。

【００７１】アノードパネルＡＰの製造においては、例
えばガラスから成る基板２０上の全面に感光性被膜５０
を形成（塗布）する。そして、露光光源（図示せず）か
ら射出され、マスク５３に設けられた孔部５４を通過し
た紫外線によって、基板２０上に形成された感光性被膜
５０を露光して感光領域５１を形成する（図１２の
（Ａ）参照）。その後、感光性被膜５０を現像して選択
的に除去し、感光性被膜の残部（露光、現像後の感光性
被膜）５２を基板２０上に残す（図１２の（Ｂ）参
照）。次に、全面にカーボン剤（カーボンスラリー）を
塗布し、乾燥、焼成した後、リフトオフ法にて感光性被
膜の残部５２及びその上のカーボン剤を除去することに
よって、露出した基板２０上にカーボン剤から成るブラ
ックマトリックス２１を形成し、併せて、感光性被膜の
残部５２を除去する（図１２の（Ｃ）参照）。その後、
露出した基板２０上に、赤、緑、青の各蛍光体層２２
（２２Ｒ，２２Ｇ，２２Ｂ）を形成する（図１２の
（Ｄ）参照）。具体的には、各発光性結晶粒子（蛍光体
粒子）から調製された発光性結晶粒子組成物を使用し、
例えば、赤色の感光性の発光性結晶粒子組成物（蛍光体
スラリー）を全面に塗布し、露光、現像し、次いで、緑
色の感光性の発光性結晶粒子組成物（蛍光体スラリー）
を全面に塗布し、露光、現像し、更に、青色の感光性の
発光性結晶粒子組成物（蛍光体スラリー）を全面に塗布
し、露光、現像すればよい。その後、蛍光体層２２及び
ブラックマトリックス２１上にスパッタリング法にて厚
さ約０．０７μｍのアルミニウム薄膜から成るアノード
電極２３を形成する。尚、スクリーン印刷法等により各
蛍光体層２２を形成することもできる。

【００７２】（実施の形態２）実施の形態２は、実施の
形態１の変形である。実施の形態２にあっては、マスク
材料層の形成において、化学的機械的研磨法（ＣＭＰ
法）にて凹部４３以外のマスク材料層４４及び導電材料
層４２の一部分を除去することによって、凹部４３をマ
スク材料層４４で埋め込む。以下、支持体等の模式的な
一部端面図である図７を参照して、実施の形態２の製造
方法を説明する。

【００７３】［工程−２００］先ず、実施の形態１の
［工程−１００］と同様にして、支持体１０上にカソー
ド電極１１を形成する。次に、支持体１０とカソード電
極１１の上に、実施の形態１の［工程−１１０］と同様
にして、絶縁層１２を、ＴＥＯＳ（テトラエトキシシラ
ン）を原料ガスとするプラズマＣＶＤ法に基づき形成す
る。次いで、実施の形態１の［工程−１２０］と同様に
して、絶縁層１２の上にゲート電極１３を形成する。

【００７４】更に、実施の形態１の［工程−１３０］と
同様にして、全面に例えばＳｉＯ₂から成る厚さ３０ｎ
ｍの酸素含有膜４０を形成する。その後、ＲＩＥ法によ
り、酸素含有膜４０、ゲート電極１３、絶縁層１２を貫
通し、底部にカソード電極１１が露出した開口部１４
を、［工程−１４０］と同様の方法に基づき形成する。

【００７５】［工程−２１０］次に、実施の形態１の
［工程−１５０］と同様にして、開口部１４内を含む全
面に、例えば厚さ３０ｎｍのタングステンから成る密着
層４１を形成した後、開口部１４内を含む全面に、凹部
４３を有する電子放出部形成用の導電材料層４２を形成
する。

【００７６】［工程−２２０］次に、導電材料層４２の
全面に、例えば無電解メッキ法により、厚さ約０．５μ
ｍの銅（Ｃｕ）から成るマスク材料層４４を形成する。
無電解メッキ条件を以下の表１０に例示する。

【００７７】［表１０］メッキ液：硫酸銅（ＣｕＳＯ₄・５Ｈ₂Ｏ）７ｇ／リットルホルマリン（３７％ＨＣＨＯ）２０ｍｌ／リットル水酸化ナトリウム（ＮａＯＨ）１０ｇ／リットル酒石酸ナトリウムカリウム２０ｇ／リットルメッキ浴温度：５０゜Ｃ

【００７８】［工程−２３０］その後、マスク材料層４
４と導電材料層４２とを支持体１０の表面に対して平行
な面内で除去することにより、柱状部４３Ａ（凹部４
３）にマスク材料層４４を残す（図７参照）。この除去
は、例えば化学的機械的研磨法（ＣＭＰ法）により行う
ことができる。尚、銅（Ｃｕ）から成るマスク材料層４
４をウエットエッチング法にて凹部以外の部分を選択的
に除去することによって凹部４３をマスク材料層４４で
埋め込んでもよい。

【００７９】［工程−２４０］次に、実施の形態１の
［工程−１７０］と同様にして、タングステン（Ｗ）か
ら成る導電材料層４２及び密着層４１をエッチングす
る。尚、電子放出部１５の完成後、電子放出部１５の先
端部にマスク材料層４４が残存する場合には、希フッ酸
水溶液を用いたウエットエッチングによりマスク材料層
４４を除去することができる。

【００８０】以降、実施の形態１の［工程−１８０］と
同様にして、表示装置を完成させる。

【００８１】（実施の形態３）実施の形態３の製造方法
は、実施の形態１の製造方法の変形である。実施の形態
３の製造方法が実施の形態１の製造方法と異なる点は、
電子放出部１５とカソード電極１１との間に、基部４５
が形成されている点にある。ここで、基部４５と電子放
出部１５とは異なる導電材料から構成されている。具体
的には、基部４５は、電子放出部１５とゲート電極１３
の開口端部との間の距離を調節するための部材であり、
且つ、抵抗体層としての機能を有し、不純物を含有する
ポリシリコン層から構成されている。電子放出部１５は
タングステン（Ｗ）から構成されており、錐状形状、よ
り具体的には円錐形状を有する。尚、基部４５と電子放
出部１５との間には、ＴｉＮから成る密着層４１が形成
されている。尚、密着層４１は、電子放出部の機能上不
可欠な構成要素ではなく、製造上の理由で形成されてい
る。絶縁層１２がゲート電極１３の直下から基部４５の
上端部にかけてえぐられることにより、開口部１４が形
成されている。

【００８２】以下、実施の形態３の製造方法を、支持体
等の模式的な一部端面図である図８〜図１１を参照して
説明する。

【００８３】［工程−３００］先ず、開口部１４の形成
までを、実施の形態１の［工程−１４０］と同様に行
う。続いて、開口部１４内を含む全面に基部形成用の導
電材料層４５Ａを形成する。基部形成用の導電材料層４
５Ａは、抵抗体層としても機能し、不純物を含有するポ
リシリコン層から構成され、プラズマＣＶＤ法により形
成することができる。次いで、全面に、スピンコート法
にてレジスト材料から成る平坦化層４６を表面が略平坦
となるように形成する（図８の（Ａ）参照）。次に、平
坦化層４６と基部形成用の導電材料層４５Ａのエッチン
グ速度が共に略等しくなる条件で両層をエッチングし、
開口部１４の底部を上面が平坦な基部４５で埋め込む
（図８の（Ｂ）参照）。エッチングは、塩素系ガスと酸
素系ガスとを含むエッチングガスを用いたＲＩＥ法によ
り行うことができる。基部形成用の導電材料層４５Ａの
表面を平坦化層４６で一旦平坦化してからエッチングを
行っているので、基部４５の上面が平坦となる。場合に
よっては、平坦化層４６を形成することなく、基部４５
を形成してもよい。

【００８４】［工程−３１０］次に、実施の形態１の
［工程−１５０］と同様にして、開口部１４の残部を含
む全面に密着層４１を成膜し、更に、開口部１４の残部
を含む全面に電子放出部形成用の導電材料層４２を成膜
し、開口部１４の残部を導電材料層４２で埋め込む（図
９の（Ａ）参照）。導電材料層４２の表面には、開口部
１４の上端面と底面との間の段差を反映して凹部４３が
形成される。

【００８５】［工程−３２０］その後、実施の形態１の
［工程−１６０］と同様にして、導電材料層４２の全面
に、スピンコート法によりＳＯＧから成るマスク材料層
４４を表面が略平坦となるように形成する（図９の
（Ｂ）参照）。マスク材料層４４は、導電材料層４２の
表面の凹部４３を吸収して平坦な表面となっている。次
に、マスク材料層４４をエッチバックする（図１０の
（Ａ）参照）。このエッチバックは、導電材料層４２の
平坦面が露出した時点で終了する。これにより、導電材
料層４２の凹部４３にマスク材料層４４が平坦に残さ
れ、マスク材料層４４は、開口部１４の中央部に位置す
る導電材料層４２の領域を遮蔽するように形成される。

【００８６】［工程−３３０］次に、実施の形態１の
［工程−１７０］と同様にして、導電材料層４２及び密
着層４１を共にエッチングすると、電子放出部１５が形
成され、電子放出部が完成される（図１０の（Ｂ）、図
１１の（Ａ）、図１１の（Ｂ）参照）。その後、必要に
応じて、マスク材料層４４を除去し、開口部１４の内部
において絶縁層１２に設けられた開口部１４の側壁面を
後退させると、図１１の（Ｃ）に示す電界放出素子を得
ることができる。

【００８７】以降、実施の形態１の［工程−１８０］と
同様にして、表示装置を完成させる。

【００８８】尚、実施の形態３にて説明した製造方法
に、実施の形態２にて説明した製造方法を適用すること
もできる。

【００８９】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明したアノードパネルやカ
ソードパネル、表示装置の構造、構成、製造方法は例示
であり、適宜変更することができる。更には、電界放出
素子の製造において使用した各種材料も例示であり、適
宜変更することができる。

【００９０】発明の実施の形態においては、専ら、酸素
含有膜４０を形成したが、酸素含有膜４０を形成する代
わりに、エッチングガスと酸素ガスとに基づき、等方性
ドライエッチングと異方性ドライエッチングとの組合せ
に基づき導電材料層をドライエッチングしてもよい。即
ち、先ず、表９に例示した条件でタングステン（Ｗ）か
ら成る導電材料層４２を異方性エッチングする。そし
て、絶縁層１２及びゲート電極１３が露出した時点で、
エッチングガスと酸素ガスとに基づき等方性ドライエッ
チングを行い、図３の（Ｃ）に示した状態となった後、
再び、エッチング条件を表９に示した条件に切り替え、
導電材料層４２のドライエッチング（異方性ドライエッ
チング）を行えばよい。エッチング装置やエッチング条
件等によっては、下記の表１１に例示するエッチング条
件にて最初から最後まで導電材料層４２のエッチングを
行うこともできる。

【００９１】［表１１］使用装置：マイクロ波プラズマエッチング装置エッチングガス：ＳＦ₆／Ｃｌ₂／Ａｒ＝１００／５０
／１００sccm 圧力：０．６７Ｐａマイクロ波パワー：１．５ｋＷ支持体バイアス：ＲＦ＝２０Ｗ支持体温度：１５゜Ｃ

【００９２】ゲート電極の上方に収束電極が形成された
構造とすることもできる。収束電極には、収束電源から
相対的な負電圧が印加される。収束電極は、必ずしも電
界放出素子ごとに設けられている必要はなく、例えば、
電界放出素子の所定の配列方向に沿って延在させること
により、複数の電界放出素子に共通の収束効果を及ぼす
こともできる。収束電極を備えた電界放出素子の製造方
法においては、例えば、実施の形態１の［工程−１０
０］〜［工程−１２０］を実行した後、絶縁層１２及び
ゲート電極１３上に第２の絶縁層を形成し、次いで、第
２の絶縁層上に収束電極を形成した後、第２の絶縁層と
収束電極の上に酸素含有膜を形成し、更に、酸素含有
膜、収束電極、第２の絶縁層、ゲート電極１３、絶縁層
１２に開口部１４を形成する。その後、実施の形態１の
［工程−１５０］〜［工程−１８０］を実行すればよ
い。

【００９３】ゲート電極を１枚のシート状導電材料から
構成し、１画素（１サブピクセル）単位で、カソード電
極に印加する電圧の制御を行う構成とすることもでき
る。この場合、カソード電極の平面形状を略矩形とし、
各カソード電極を配線及び例えばトランジスタから成る
スイッチング素子を介して走査回路に接続すればよい。
あるいは又、カソード電極を１枚のシート状導電材料か
ら構成し、１画素（１サブピクセル）単位で、ゲート電
極に印加する電圧の制御を行う構成とすることもでき
る。この場合、ゲート電極の平面形状を略矩形とし、各
ゲート電極を配線及び例えばトランジスタから成るスイ
ッチング素子を介して制御回路に接続すればよい。

【００９４】表示装置において、カソードパネルＣＰと
アノードパネルＡＰとを周縁部において接合する場合、
接合は接着層を用いて行ってもよいし、あるいはガラス
やセラミックス等の絶縁性剛性材料から成る枠体と接着
層とを併用して行ってもよい。枠体と接着層とを併用す
る場合には、枠体の高さを適宜選択することにより、接
着層のみを使用する場合に比べ、カソードパネルＣＰと
アノードパネルＡＰとの間の対向距離をより長く設定す
ることが可能である。尚、接着層の構成材料としては、
フリットガラスが一般的であるが、融点が１２０〜４０
０゜Ｃ程度の所謂低融点金属材料を用いてもよい。かか
る低融点金属材料としては、Ｉｎ（インジウム：融点１
５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ₈₀Ａ
ｇ₂₀（融点２２０〜３７０゜Ｃ）、Ｓｎ₉₅Ｃｕ₅（融点
２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐ
ｂ_97.5Ａｇ_2.5（融点３０４゜Ｃ）、Ｐｂ_94.5Ａｇ
_5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ_97.5Ａｇ_1.5Ｓｎ
_1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；
Ｚｎ₉₅Ａｌ₅（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高
温はんだ；Ｓｎ₅Ｐｂ₉₅（融点３００〜３１４゜Ｃ）、
Ｓｎ₂Ｐｂ₉₈（融点３１６〜３２２゜Ｃ）等の錫−鉛系
標準はんだ；Ａｕ₈₈Ｇａ₁₂（融点３８１゜Ｃ）等のろう
材（以上の添字は全て原子％を表す）を例示することが
できる。

【００９５】表示装置において、カソードパネルＣＰと
アノードパネルＡＰと枠体の三者を接合する場合、三者
を同時に接合してもよいし、あるいは、第１段階でカソ
ードパネルＣＰ又はアノードパネルＡＰのいずれか一方
と枠体とを接合し、第２段階でカソードパネルＣＰ又は
アノードパネルＡＰの他方と枠体とを接合してもよい。
三者同時接合や第２段階における接合を高真空雰囲気中
で行えば、カソードパネルＣＰとアノードパネルＡＰと
枠体と接着層とにより囲まれた空間は、接合と同時に真
空となる。あるいは、三者の接合終了後、カソードパネ
ルＣＰとアノードパネルＡＰと枠体と接着層とによって
囲まれた空間を排気し、真空とすることもできる。接合
後に排気を行う場合、接合時の雰囲気の圧力は常圧／減
圧のいずれであってもよく、また、雰囲気を構成する気
体は、大気であっても、あるいは窒素ガスや周期律表０
族に属するガス（例えばＡｒガス）を含む不活性ガスで
あってもよい。

【００９６】接合後に排気を行う場合、排気は、カソー
ドパネルＣＰ及び／又はアノードパネルＡＰに予め接続
されたチップ管を通じて行うことができる。チップ管
は、典型的にはガラス管を用いて構成され、カソードパ
ネルＣＰ及び／又はアノードパネルＡＰの無効領域に設
けられた貫通孔の周囲に、フリットガラス又は上述の低
融点金属材料を用いて接合され、空間が所定の真空度に
達した後、熱融着によって封じ切られる。尚、封じ切り
を行う前に、表示装置全体を一旦加熱してから降温させ
ると、空間に残留ガスを放出させることができ、この残
留ガスを排気により空間外へ除去することができるので
好適である。

【００９７】

【発明の効果】本発明においては、等方性ドライエッチ
ングと異方性ドライエッチングとの組合せに基づき導電
材料層をドライエッチングし、あるいは又、導電材料層
をドライエッチングすることによりマスク材料層の下の
導電材料層をアンダーカット（サイドエッチング）する
が故に、マスク材料層で覆われている導電材料層の部分
の形状は、最終的に錐状形状となる。従って、電子放出
部を自己整合的なプロセスにより形成することができ、
高い設計自由度にて微細な電子放出部を形成することが
可能であるし、高さ、形状の揃った電子放出部を正確に
制御された状態で形成することができる。また、プロセ
スの煩雑さが軽減されることは勿論、大面積のカソード
パネルの製造を想定した場合にも、電子放出効率に優
れ、消費電力の低い電界放出素子を、カソードパネルの
全面に亙って均一な寸法及び形状にて形成することがで
き、表示装置の大画面化、量産化に容易に対応すること
が可能となる。しかも、自己整合的なプロセスを適用す
ることができるので、フォトリソグラフィ工程数が削減
され、更には製造設備投資の削減、プロセス時間の短縮
化、電界放出素子や表示装置の製造コストの低減を図る
ことができる。

【図面の簡単な説明】

【図１】発明の実施の形態１の冷陰極電界電子放出素子
及び冷陰極電界電子放出表示装置の製造方法を説明する
ための支持体等の模式的な一部端面図である。

【図２】図１に引き続き、発明の実施の形態１の冷陰極
電界電子放出素子及び冷陰極電界電子放出表示装置の製
造方法を説明するための支持体等の模式的な一部端面図
である。

【図３】図２に引き続き、発明の実施の形態１の冷陰極
電界電子放出素子及び冷陰極電界電子放出表示装置の製
造方法を説明するための支持体等の模式的な一部端面図
である。

【図４】図３に引き続き、発明の実施の形態１の冷陰極
電界電子放出素子及び冷陰極電界電子放出表示装置の製
造方法を説明するための支持体等の模式的な一部端面図
である。

【図５】発明の実施の形態１の冷陰極電界電子放出表示
装置の模式的な一部断面図である。

【図６】発明の実施の形態１の冷陰極電界電子放出表示
装置における電子放出部の模式的な斜視図である。

【図７】発明の実施の形態２の冷陰極電界電子放出素子
及び冷陰極電界電子放出表示装置の製造方法を説明する
ための支持体等の模式的な一部端面図である。

【図８】発明の実施の形態３の冷陰極電界電子放出素子
及び冷陰極電界電子放出表示装置の製造方法を説明する
ための支持体等の模式的な一部端面図である。

【図９】図８に引き続き、発明の実施の形態３の冷陰極
電界電子放出素子及び冷陰極電界電子放出表示装置の製
造方法を説明するための支持体等の模式的な一部端面図
である。

【図１０】図９に引き続き、発明の実施の形態３の冷陰
極電界電子放出素子及び冷陰極電界電子放出表示装置の
製造方法を説明するための支持体等の模式的な一部端面
図である。

【図１１】図１０に引き続き、発明の実施の形態３の冷
陰極電界電子放出素子及び冷陰極電界電子放出表示装置
の製造方法を説明するための支持体等の模式的な一部端
面図である。

【図１２】発明の実施の形態１の冷陰極電界電子放出表
示装置におけるアノードパネルの製造方法を説明するた
めの基板等の模式的な一部断面図である。

【図１３】従来のスピント型冷陰極電界電子放出素子の
製造方法を説明するための支持体等の模式的な一部端面
図である。

【図１４】図１３に引き続き、従来のスピント型冷陰極
電界電子放出素子の製造方法を説明するための支持体等
の模式的な一部端面図である。

【符号の説明】

ＣＰ・・・カソードパネル、ＡＰ・・・アノードパネ
ル、１０・・・支持体、１１・・・カソード電極、１２
・・・絶縁層、１３・・・ゲート電極、１４・・・開口
部、１４Ａ・・・開口部の上端面、１４Ｂ・・・開口部
の底面、１５・・・電子放出部、２０・・・基板、２１
・・・ブラックマトリックス、２２，２２Ｒ，２２Ｇ，
２２Ｂ・・・蛍光体層、２３・・・アノード電極、２４
・・・枠体、２５・・・貫通孔、２６・・・チップ管、
３０・・・走査回路、３１・・・制御回路、３２・・・
加速電源、４０・・・酸素含有膜、４１・・・密着層、
４２・・・導電材料層、４３・・・凹部、４３Ａ・・・
柱状部、４３Ｂ・・・拡大部、４４・・・マスク材料
層、４５・・・基部、４５Ａ・・・基部形成用の導電材
料層、４６・・・平坦化層

Claims

【特許請求の範囲】

【請求項１】（Ａ）支持体上にカソード電極を形成する
工程と、（Ｂ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（Ｃ）絶縁層上にゲート電極を形成する工程と、（Ｄ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（Ｅ）開口部内を含む全面に、開口部の上端面と底面と
の間の段差を反映した凹部を表面に有する導電材料層を
形成する工程と、（Ｆ）該凹部をマスク材料層で埋め込む工程と、（Ｇ）等方性ドライエッチングと異方性ドライエッチン
グとの組合せに基づき導電材料層をドライエッチング
し、以て、導電材料層から成り、先端部が錐状形状を有
する電子放出部を開口部内に形成する工程、から成るこ
とを特徴とする冷陰極電界電子放出素子の製造方法。
【請求項２】（Ａ）支持体上にカソード電極を形成する
工程と、（Ｂ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（Ｃ）絶縁層上にゲート電極を形成する工程と、（Ｄ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（Ｅ）開口部内を含む全面に、開口部の上端面と底面と
の間の段差を反映した凹部を表面に有する導電材料層を
形成する工程と、（Ｆ）該凹部をマスク材料層で埋め込む工程と、（Ｇ）導電材料層をドライエッチングすることにより、
マスク材料層の下の導電材料層をアンダーカットし、以
て、導電材料層から成り、先端部が錐状形状を有する電
子放出部を開口部内に形成する工程、から成ることを特
徴とする冷陰極電界電子放出素子の製造方法。
【請求項３】前記工程（Ｇ）においては、プラズマ中で
ラジカル化された酸素ラジカル、及び、エッチングガス
を用いて、導電材料層をドライエッチングすることを特
徴とする請求項１又は請求項２に記載の冷陰極電界電子
放出素子の製造方法。
【請求項４】前記工程（Ｃ）と工程（Ｄ）との間で、絶
縁層及びゲート電極上に酸素原子を含有する酸素含有膜
を形成する工程を更に具備し、前記工程（Ｄ）においては、底部にカソード電極が露出
した開口部を、少なくとも酸素含有膜及び絶縁層に形成
し、前記工程（Ｇ）においては、酸素含有膜のドライエッチ
ングによって生じた酸素原子及び／又は酸素分子をプラ
ズマ中でラジカル化した酸素ラジカル、及び、エッチン
グガスを用いて、導電材料層をドライエッチングするこ
とを特徴とする請求項３に記載の冷陰極電界電子放出素
子の製造方法。
【請求項５】酸素含有膜はシリコン酸化膜から成ること
を特徴とする請求項４に記載の冷陰極電界電子放出素子
の製造方法。
【請求項６】導電材料層は高融点金属から成ることを特
徴とする請求項１又は請求項２に記載の冷陰極電界電子
放出素子の製造方法。
【請求項７】前記工程（Ｅ）においては、化学的気相成
長法に基づき導電材料層を形成することを特徴とする請
求項１又は請求項２に記載の冷陰極電界電子放出素子の
製造方法。
【請求項８】工程（Ｅ）では、開口部の上端面と底面と
の間の段差を反映して、柱状部と該柱状部の上端に連通
する拡大部とから成る略漏斗状の凹部を導電材料層の表
面に生成させ、工程（Ｆ）では、少なくとも柱状部内をマスク材料層で
埋め込むことを特徴とする請求項７に記載の冷陰極電界
電子放出素子の製造方法。
【請求項９】複数の画素から構成され、各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向したアノード電極及び蛍光
体層から構成され、複数の冷陰極電界電子放出素子が形成されたカソードパ
ネルと、アノード電極及び蛍光体層が形成されたアノー
ドパネルとがそれらの周辺部で接合された冷陰極電界電
子放出表示装置の製造方法であって、各冷陰極電界電子放出素子を、（Ａ）支持体上にカソード電極を形成する工程と、（Ｂ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（Ｃ）絶縁層上にゲート電極を形成する工程と、（Ｄ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（Ｅ）開口部内を含む全面に、開口部の上端面と底面と
の間の段差を反映した凹部を表面に有する導電材料層を
形成する工程と、（Ｆ）該凹部をマスク材料層で埋め込む工程と、（Ｇ）等方性ドライエッチングと異方性ドライエッチン
グとの組合せに基づき導電材料層をドライエッチング
し、以て、導電材料層から成り、先端部が錐状形状を有
する電子放出部を開口部内に形成する工程、を経て製造
することを特徴とする冷陰極電界電子放出表示装置の製
造方法。
【請求項１０】複数の画素から構成され、各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向したアノード電極及び蛍光
体層から構成され、複数の冷陰極電界電子放出素子が形成されたカソードパ
ネルと、アノード電極及び蛍光体層が形成されたアノー
ドパネルとがそれらの周辺部で接合された冷陰極電界電
子放出表示装置の製造方法であって、各冷陰極電界電子放出素子を、（Ａ）支持体上にカソード電極を形成する工程と、（Ｂ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（Ｃ）絶縁層上にゲート電極を形成する工程と、（Ｄ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（Ｅ）開口部内を含む全面に、開口部の上端面と底面と
の間の段差を反映した凹部を表面に有する導電材料層を
形成する工程と、（Ｆ）該凹部をマスク材料層で埋め込む工程と、（Ｇ）導電材料層をドライエッチングすることにより、
マスク材料層の下の導電材料層をアンダーカットし、以
て、導電材料層から成り、先端部が錐状形状を有する電
子放出部を開口部内に形成する工程、を経て製造するこ
とを特徴とする冷陰極電界電子放出表示装置の製造方
法。