JP2002169504A - 平面型表示装置 - Google Patents

平面型表示装置

Info

Publication number
JP2002169504A
JP2002169504A JP2000332522A JP2000332522A JP2002169504A JP 2002169504 A JP2002169504 A JP 2002169504A JP 2000332522 A JP2000332522 A JP 2000332522A JP 2000332522 A JP2000332522 A JP 2000332522A JP 2002169504 A JP2002169504 A JP 2002169504A
Authority
JP
Japan
Prior art keywords
electrode
electron
gate electrode
cathode electrode
electron emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000332522A
Other languages
English (en)
Other versions
JP4670137B2 (ja
JP2002169504A5 (ja
Inventor
Morikazu Konishi
守一 小西
Koichi Iida
耕一 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000332522A priority Critical patent/JP4670137B2/ja
Priority to KR1020010012288A priority patent/KR20010091953A/ko
Priority to EP01400623A priority patent/EP1132940A3/en
Priority to US09/802,131 priority patent/US6580223B2/en
Priority to CN01117805A priority patent/CN1313623A/zh
Publication of JP2002169504A publication Critical patent/JP2002169504A/ja
Publication of JP2002169504A5 publication Critical patent/JP2002169504A5/ja
Application granted granted Critical
Publication of JP4670137B2 publication Critical patent/JP4670137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/96—One or more circuit elements structurally associated with the tube
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】画面の表示品質に劣化を生じさせるような、第
１パネルと第２パネルとの間の放電の発生を確実に抑制
することが可能な平面型表示装置を提供する。 【解決手段】本発明の平面型表示装置は、電子放出部１
６を有する第１パネル１０と、電子照射面２４を有する
第２パネル２０と、電子放出部１６を駆動するための電
子放出部駆動回路３１とを具備し、電子放出部１６と電
子照射面２４との間の放電を防止するために、電子放出
部１６と電子放出部駆動回路３１との間に電子放出部遮
断回路３２が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば冷陰極電界
電子放出表示装置といった平面型表示装置に関する。
【０００２】
【従来の技術】現在主流の陰極線管（ＣＲＴ）に代わる
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置（ＬＣＤ）、エレクトロル
ミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）を例示することができる。また、熱的励起に
よらず、固体から真空中に電子を放出することが可能な
冷陰極電界電子放出型の表示装置、所謂フィールドエミ
ッションディスプレイ（ＦＥＤ）も提案されており、画
面の明るさ及び低消費電力の観点から注目を集めてい
る。
【０００３】冷陰極電界電子放出表示装置（以下、表示
装置と略称する場合がある）の代表的な構成例を図８２
に示し、図８３には、第１パネル１０及び第２パネル２
０の一部分の模式的な分解斜視図を示す。この表示装置
においては、第１パネル（カソードパネル）１０と第２
パネル（アノードパネル）２０とが対向配置され、第１
パネル１０と第２パネル２０とは、各々の周縁部におい
て図示しない枠体を介して互いに接着され、両パネル１
０，２０の間の閉鎖空間が真空空間とされている。第１
パネル１０は、電子放出体として冷陰極電界電子放出素
子（以下、電界放出素子と略称する場合がある）を、複
数、備えている。図８２には、電界放出素子の一例とし
て、円錐形の電子放出電極１６Ａから構成された電子放
出部１６を有する、所謂スピント（Ｓｐｉｎｄｔ）型電
界放出素子を示す。スピント型電界放出素子は、支持体
１１上に形成されたストライプ状のカソード電極１２
と、絶縁層１３と、絶縁層１３上に形成されたストライ
プ状のゲート電極１４と、ゲート電極１４及び絶縁層１
３に設けられた開口部１５内に形成された円錐形の電子
放出電極１６Ａとから構成されている。通常、所定の配
列を有する所定数の電子放出電極１６Ａが、後述する蛍
光体層２２の１つに対応付けられている。電子放出電極
１６Ａには、カソード電極駆動回路３４からカソード電
極１２を通じて相対的に負電圧（走査信号）が印加さ
れ、ゲート電極１４にはゲート電極駆動回路３１から相
対的に正電圧（ビデオ信号）が印加される。これらの電
圧印加によって生じた電界に応じて、電子放出電極１６
Ａの先端から電子が量子トンネル効果に基づき放出され
る。尚、電界放出素子としては、上述のようなスピント
型電界放出素子に限られず、所謂エッジ型や平面型等、
他のタイプの電界放出素子が用いられる場合もある。
【０００４】一方、第２パネル２０は、ガラス等から成
る基板２１上にマトリクス状あるいはストライプ状に形
成された複数の蛍光体層２２（蛍光体層２２Ｒ，２２
Ｇ，２２Ｂ）と、蛍光体層２２の間を埋めるブラックマ
トリクス２３と、蛍光体層２２及びブラックマトリクス
２３上の全面に形成されたアノード電極２４とから構成
されている。アノード電極２４には、ゲート電極１４に
印加される正電圧よりも高い正電圧がアノード電極駆動
回路３７から印加され、アノード電極２４は、電子放出
電極１６Ａから真空空間中へ放出された電子を蛍光体層
２２に向かって誘導する役割を果たす。また、アノード
電極２４は、蛍光体層２２を構成する蛍光体粒子をイオ
ン等の粒子によるスパッタから保護すると共に、電子励
起によって生じた蛍光体層２２の発光を基板２１側へ反
射させ、基板２１の外側から観察される表示画面の輝度
を向上させる機能も有する。アノード電極２４は、例え
ば、アルミニウム薄膜から構成されている。
【０００５】一般に、カソード電極１２とゲート電極１
４とは、これらの両電極１２，１４の射影像が互いに直
交する方向に各々ストライプ状に形成されており、これ
らの両電極１２，１４の射影像が重複する重複領域（単
色表示装置の１画素分の領域、あるいは又、カラー表示
装置の１画素を構成する３つのサブピクセルの内の１つ
のサブピクセル分の領域に相当する）に、通常、複数の
電界放出素子が配列されている。更に、かかる重複領域
が、第１パネル１０の有効領域（実際の表示画面として
機能する領域）内に２次元マトリクス状に配列されてい
る。１画素は、第１パネル１０側のカソード電極１２と
ゲート電極１４との重複領域に所定数配列された電界放
出素子の一群と、これらの電界放出素子の一群に対面し
た第２パネル２０側の蛍光体層２２とによって構成され
ている。有効領域には、かかる画素が、例えば数十万〜
数百万個ものオーダーにて配列されている。
【０００６】
【発明が解決しようとする課題】第１パネル１０と第２
パネル２０との間のギャップは０．１ｍｍ〜１ｍｍ程度
である。第２パネル２０のアノード電極２４には高電圧
（例えば、５ｋＶ）が印加される。このような表示装置
においては、第１パネル１０に設けられたゲート電極１
４と第２パネル２０に設けられたアノード電極２４との
間で放電が発生することがあり、画像表示の品質が著し
く損なわれる虞がある。真空空間中における放電の発生
機構においては、先ず、強電界下における電子放出電極
１６Ａからの電子やイオンの放出が放電のトリガーとな
り、アノード電極駆動回路３７からアノード電極２４へ
エネルギーが供給されてアノード電極２４の温度が局所
的に上昇し、アノード電極２４の内部の吸蔵ガスの放
出、あるいはアノード電極２４を構成する材料そのもの
の蒸発が生じ、小規模な放電が大規模な放電（例えば、
火花放電）へ成長すると考えられる。
【０００７】表示装置において画像を表示する場合に
は、発光すべき画素を構成するゲート電極（選択ゲート
電極と呼ぶ）に正の電圧ＶG-SL（例えば１６０ボルト）
を印加する。一方、発光させない画素を構成するゲート
電極（非選択ゲート電極と呼ぶ）には、電圧Ｖ
G-NSL（例えば０ボルト）を印加する。また、発光すべ
き画素を構成するカソード電極（選択カソード電極と呼
ぶ）に電圧ＶC-SL（輝度に応じて、例えば０ボルト以
上、３０ボルト未満の電圧）を印加する。一方、発光さ
せない画素を構成するカソード電極（非選択カソード電
極と呼ぶ）に電圧ＶC-NSL（例えば３０ボルト）を印加
する。従って、最も明るい画素におけるカソード電極１
２とゲート電極１４との間の電位差は１６０ボルトであ
り、最も暗い画素におけるカソード電極１２とゲート電
極１４との間の電位差は１３０ボルトである。この状態
を、図８４の（Ａ）に模式的に示す。尚、ゲート電極１
４に印加する電圧を「Ｖg」で表し、カソード電極１２
に印加する電圧を「Ｖc」で表した。アノード電極２４
の電圧は５ｋＶに保持されている。また、このような状
態における選択ゲート電極と選択カソード電極の電位を
図８５の（Ａ）に模式的に示す。尚、図８５及び図８６
において、白三角印はカソード電極の電位の一例を示
し、白丸印、黒丸印及び白四角印はゲート電極の電位の
一例を示し、黒三角印はアノード電極の電位の一例を示
す。
【０００８】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇し、最終的には、アノード電極２４の電圧
に近い電圧Ｖ”Gまで上昇する。ゲート電極１４の電位
はゲート電極駆動回路３１に直ちに伝わり、ゲート電極
駆動回路３１が損傷する可能性が生じる。また、ゲート
電極１４の電位が時間と共に上昇する結果、カソード電
極１２とゲート電極１４との間の電位差も増大し、電子
放出電極１６Ａから過剰な電子放出電流が流れ、電子放
出電極１６Ａとゲート電極１４との間、あるいは、電子
放出電極１６Ａとアノード電極２４との間でも放電が生
じ、ゲート電極１４や電子放出電極１６Ａの永久的な損
傷の原因となる。更には、電位の上昇したゲート電極１
４と電子放出電極１６Ａとの間の放電によって、カソー
ド電極１２の電位も上昇し、かかる電位Ｖ”Cがカソー
ド電極駆動回路３４に直ちに伝わり、カソード電極駆動
回路３４が損傷する可能性が生じる。このような状態
を、図８４の（Ｂ）に模式的に示す。更には、このよう
な状態における選択ゲート電極と選択カソード電極の電
位を図８５の（Ｂ）に模式的に示し、選択ゲート電極に
おける電位の変化を模式的に図８６に示す。尚、図８５
の（Ｂ）及び図８６において、ｔ0は放電開始からゲー
ト電極が上昇を開始するまでの経過時間（約２マイクロ
秒）を示し、ｔ 1はゲート電極の電位が約１７０ボルト
となったときの放電開始からの経過時間（約３マイクロ
秒）を示し、ｔ2はゲート電極の電位が約２ｋＶとなっ
たときの放電開始からの経過時間（約５マイクロ秒）を
示す。
【０００９】アノード電極２４とゲート電極１４との間
の放電を抑制するには、放電のトリガーとなる電子やイ
オンの放出を抑制することが有効であるが、そのために
は極めて厳密なパーティクル管理が必要となる。このよ
うな管理を第１パネルあるいはこれを用いた表示装置の
製造プロセスにおいて実行することには、多大な技術的
困難が伴う。
【００１０】従って、本発明の目的は、画面の表示品質
に劣化を生じさせるような、第１パネルと第２パネルと
の間の放電の発生を確実に抑制することが可能な平面型
表示装置を提供することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る平面型表示装置は、電子
放出部を有する第１パネルと、電子照射面を有する第２
パネルと、電子放出部を駆動するための電子放出部駆動
回路とを具備し、電子放出部と電子照射面との間の放電
を防止するために、電子放出部と電子放出部駆動回路と
の間に電子放出部遮断回路が設けられていることを特徴
とする。尚、本発明の平面型表示装置において、第１パ
ネルと第２パネルとの間の閉鎖空間は真空空間となって
いる。第１パネルと第２パネルとは、各々の周縁部にお
いて、枠体を介して、あるいは、枠体を用いること無
く、互いに接着されている。
【００１２】本発明の第１の態様に係る平面型表示装置
においては、電子放出部遮断回路には第１の所定の電位
（ＶPD1）が印加され、電子放出部遮断回路に接続され
た電子放出部の部分の電位が電子放出部と電子照射面と
の間に放電によって第２の所定の電位（ＶPD2）となっ
たとき、第１の所定の電位と第２の所定の電位の電位差
（ＶPD2−ＶPD1）に応じて電子放出部遮断回路が動作す
ることが好ましい。この場合、電子放出部駆動回路の破
壊電圧をＶCOLAPSE、出力電圧の最大値をＶOUT -MAXとし
たとき、｜ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足する
ことが、電子放出部駆動回路の破壊を防止するといった
観点から望ましい。あるいは又、電子放出部駆動回路の
破壊電流をＩCOLAPSE、電子放出部駆動回路と電子放出
部との間の抵抗値をＲEMISSIONとしたとき、｜Ｖ
OUT-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLA PSEを満足する
ことが、電子放出部駆動回路の破壊を防止するといった
観点から望ましい。
【００１３】本発明の第１の態様に係る平面型表示装置
においては、第２パネルは、基板、蛍光体層及びアノー
ド電極から成ることが好まし。そして、この場合、アノ
ード電極駆動回路を更に備え、電子放出部と電子照射面
との間の放電を防止するために、アノード電極とアノー
ド電極駆動回路との間にアノード電極遮断回路が設けら
れている構成とすることが好ましい。アノード電極遮断
回路の構成は、本発明の第２の態様に係る平面型表示装
置におけるアノード電極遮断回路の構成と同様とするこ
とができる。
【００１４】上記の目的を達成するための本発明の第２
の態様に係る平面型表示装置は、電子放出部を有する第
１パネルと、蛍光体層及びアノード電極から成る電子照
射面を有する第２パネルと、アノード電極を駆動するた
めのアノード電極駆動回路とを具備する平面型表示装置
であって、電子放出部と電子照射面との間の放電を防止
するために、アノード電極とアノード電極駆動回路との
間にアノード電極遮断回路が設けられていることを特徴
とする。
【００１５】本発明の第２の態様に係る平面型表示装置
においては、電子放出部と電子照射面との間に放電が生
じていない場合には、アノード電極遮断回路は不動作状
態にあり、電子放出部と電子照射面との間に放電が生じ
たとき、アノード電極遮断回路が動作することが好まし
い。また、電子放出部と電子照射面との間の放電に起因
してアノード電極とアノード電極駆動回路との間を流れ
る電流によりアノード電極遮断回路が動作することが好
ましい。
【００１６】アノード電極は、有効領域を１枚のシート
状の導電材料で被覆した形式のアノード電極としてもよ
いし、１又は複数の電子放出部、あるいは、１又は複数
の画素に対応するアノード電極ユニットが集合した形式
のアノード電極としてもよい。アノード電極が前者の構
成の場合、アノード電極遮断回路を１つ設ければよい。
一方、アノード電極が後者の構成の場合、アノード電極
遮断回路をユニットの数だけ設ければよく、あるいは
又、各アノード電極ユニットを１つの配線で接続し、こ
の配線に１つのアノード電極遮断回路を接続してもよ
い。
【００１７】上記の目的を達成するための本発明の第３
の態様に係る平面型表示装置は、電子放出部を有する第
１パネルと、電子照射面を有する第２パネルと、電子放
出部を駆動するための電子放出部駆動回路と、電子放出
部と電子照射面との間に配設されたシールド部材と、シ
ールド部材に電圧を印加するためのシールド部材印加手
段を具備する平面型表示装置であって、シールド部材と
電子照射面との間の放電を防止するために、シールド部
材とシールド部材印加手段との間にシールド部材遮断回
路が設けられていることを特徴とする。
【００１８】本発明の第３の態様に係る平面型表示装置
においては、シールド部材に対して、所謂収束電極とし
ての機能を付与してもよい。シールド部材は、有効領域
を１枚のシート状の導電材料で被覆した形式のシールド
部材としてもよいし、１又は複数の電子放出部、あるい
は、１又は複数の画素に対応するシールド部材ユニット
が集合した形式のシールド部材としてもよい。シールド
部材が前者の構成の場合、シールド部材遮断回路を１つ
設ければよい。一方、シールド部材が後者の構成の場
合、シールド部材遮断回路をユニットの数だけ設ければ
よく、あるいは又、各ユニットを１つの配線で接続し、
この配線に１つのシールド部材遮断回路を接続してもよ
い。尚、収束電極とは、電子放出部から第２パネルの電
子照射面へと向かう放出電子の軌道を収束させ、以て、
輝度の向上や隣接画素間の光学的クロストークの防止を
可能とするための電極である。シールド部材を収束電極
として機能させるためには、シールド部材印加手段から
相対的な負電圧が印加される。シールド部材は、電子放
出部と一体に設けてもよいし、電子放出部とは別個に設
けてもよい。シールド部材には、電子放出部から放出さ
れた電子を通過させるための開口部を形成しておく必要
があるが、かかる開口部は、１つの電子放出部に対応し
て１つ設けてもよいし、複数の電子放出部に対応して１
つ設けてもよい。
【００１９】本発明の第３の態様に係る平面型表示装置
においては、第２パネルは、基板、蛍光体層及びアノー
ド電極から成ることが好ましい。そして、この場合、ア
ノード電極駆動回路を更に備え、電子放出部と電子照射
面との間の放電を防止するために、アノード電極とアノ
ード電極駆動回路との間にアノード電極遮断回路が設け
られている構成とすることが好ましい。アノード電極遮
断回路の構成は、本発明の第２の態様に係る平面型表示
装置におけるアノード電極遮断回路の構成と同様とする
ことができる。あるいは又、本発明の第３の態様に係る
平面型表示装置に、本発明の第１の態様に係る平面型表
示装置における電子放出部遮断回路を組み込んでもよ
い。
【００２０】本発明の第１の態様、第２の態様若しくは
第３の態様に係る平面型表示装置（以下、これらの平面
型表示装置を総称して、単に、本発明の平面型表示装置
と呼ぶ場合がある）においては、ストライプ状のゲート
電極と、ストライプ状のゲート電極の延びる方向とは異
なる方向に延びるストライプ状のカソード電極とを有
し、電子放出部は、ストライプ状のゲート電極の射影像
と、ストライプ状のカソード電極の射影像の重複する重
複領域に設けられており、電子放出部駆動回路は、ゲー
ト電極に接続された第１の駆動回路と、カソード電極に
接続された第２の駆動回路とから構成され、第１の駆動
回路は電子放出部遮断回路を介してゲート電極に接続さ
れている構成とすることができる。尚、このような構成
を、便宜上、本発明の第１の構成に係る平面型表示装置
と呼ぶ。
【００２１】あるいは又、本発明の平面型表示装置にお
いては、ストライプ状のゲート電極と、ストライプ状の
ゲート電極の延びる方向とは異なる方向に延びるストラ
イプ状のカソード電極とを有し、電子放出部は、ストラ
イプ状のゲート電極の射影像と、ストライプ状のカソー
ド電極の射影像の重複する重複領域に設けられており、
電子放出部駆動回路は、ゲート電極に接続された第１の
駆動回路と、カソード電極に接続された第２の駆動回路
とから構成され、第２の駆動回路は電子放出部遮断回路
を介してカソード電極に接続されている構成とすること
ができる。尚、このような構成を、便宜上、本発明の第
２の構成に係る平面型表示装置と呼ぶ。
【００２２】本発明の第１の構成若しくは第２の構成に
係る平面型表示装置にあっては、電子放出部と電子照射
面との間に放電が生じていない場合には、電子放出部遮
断回路は不動作状態にあり、電子放出部と電子照射面と
の間に放電が生じたとき、電子放出部遮断回路が動作す
る形態とすることが望ましい。
【００２３】更には、本発明の平面型表示装置において
は、ストライプ状のゲート電極と、ストライプ状のゲー
ト電極の延びる方向とは異なる方向に延びるストライプ
状のカソード電極とを有し、電子放出部は、ストライプ
状のゲート電極の射影像と、ストライプ状のカソード電
極の射影像の重複する重複領域に設けられており、電子
放出部駆動回路は、ゲート電極に接続された第１の駆動
回路と、カソード電極に接続された第２の駆動回路とか
ら構成され、電子放出部遮断回路は、ゲート電極と第１
の駆動回路との間に設けられた第１の遮断回路と、カソ
ード電極と第２の駆動回路との間に設けられた第２の遮
断回路とから構成されている構成とすることができる。
尚、このような構成を、便宜上、本発明の第３の構成に
係る平面型表示装置と呼ぶ。
【００２４】本発明の第３の構成に係る平面型表示装置
にあっては、電子放出部と電子照射面との間に放電が生
じていない場合には、第１及び第２の遮断回路は不動作
状態にあり、電子放出部と電子照射面との間に放電が生
じたとき、第１の遮断回路が動作し、第１の遮断回路の
動作に基づき第２の遮断回路が動作する形態とすること
が望ましい。
【００２５】本発明の第１の構成、第２の構成あるいは
第３の構成に係る平面型表示装置において、第１パネル
は複数の冷陰極電界電子放出素子を備え、各冷陰極電界
電子放出素子は、（イ）支持体と、（ロ）支持体上に設
けられたカソード電極と、（ハ）支持体及びカソード電
極上に形成された絶縁層と、（ニ）絶縁層上に設けられ
たゲート電極と、（ホ）ゲート電極及び絶縁層を貫通す
る開口部と、（ヘ）開口部の底部に位置するカソード電
極の部分の上に設けられた電子放出電極、から成り、開
口部の底部に露出した電子放出電極が電子放出部に相当
する構造とすることができる。尚、このような構造を、
便宜上、第１の構造を有する冷陰極電界電子放出素子と
呼ぶ。かかる冷陰極電界電子放出素子の形式として、ス
ピント型（円錐形の電子放出電極が、開口部の底部に位
置するカソード電極の部分の上に設けられた冷陰極電界
電子放出素子）、クラウン型（王冠状の電子放出電極
が、開口部の底部に位置するカソード電極の部分の上に
設けられた冷陰極電界電子放出素子）、扁平型（略平面
の電子放出電極が、開口部の底部に位置するカソード電
極の部分の上に設けられた冷陰極電界電子放出素子）を
挙げることができる。
【００２６】あるいは又、本発明の第１の構成、第２の
構成あるいは第３の構成に係る平面型表示装置におい
て、第１パネルは複数の冷陰極電界電子放出素子を備
え、各冷陰極電界電子放出素子は、（イ）支持体と、
（ロ）支持体上に設けられたカソード電極と、（ハ）支
持体及びカソード電極上に形成された絶縁層と、（ニ）
絶縁層上に設けられたゲート電極と、（ホ）ゲート電極
及び絶縁層を貫通し、底部にカソード電極が露出した開
口部、から成り、開口部の底部に露出したカソード電極
の部分が電子放出部に相当する構造とすることができ
る。尚、このような構造を、便宜上、第２の構造を有す
る冷陰極電界電子放出素子と呼ぶ。かかる冷陰極電界電
子放出素子の形式として、平坦なカソード電極の表面か
ら電子を放出する平面型冷陰極電界電子放出素子、凹凸
が形成されたカソード電極の表面の凸部から電子を放出
するクレータ型冷陰極電界電子放出素子を挙げることが
できる。
【００２７】更には、本発明の第１の構成、第２の構成
あるいは第３の構成に係る平面型表示装置において、第
１パネルは複数の冷陰極電界電子放出素子を備え、各冷
陰極電界電子放出素子は、（イ）支持体と、（ロ）支持
体の上方に設けられ、エッジ部を有するカソード電極
と、（ハ）少なくともカソード電極上に形成された絶縁
層と、（ニ）絶縁層上に設けられたゲート電極と、
（ホ）少なくともゲート電極及び絶縁層を貫通する開口
部、から成り、開口部の底部若しくは側壁に露出したカ
ソード電極のエッジ部が電子放出部に相当する構造とす
ることができる。尚、このような構造を、便宜上、第３
の構造を有する冷陰極電界電子放出素子、あるいはエッ
ジ型冷陰極電界電子放出素子と呼ぶ。
【００２８】更には、本発明の第１の構成、第２の構成
あるいは第３の構成に係る平面型表示装置において、第
１パネルは複数の冷陰極電界電子放出素子を備え、各冷
陰極電界電子放出素子は、（イ）支持体上に配設され
た、絶縁材料から成る帯状のスペーサ、（ロ）複数の開
口部が形成された帯状材料層から成るゲート電極、並び
に、（ハ）電子放出部、から成り、スペーサの頂面に接
するように、且つ、電子放出部の上方に開口部が位置す
るように帯状材料層が張架された構造とすることもでき
る。尚、このような構造を、便宜上、第４の構造を有す
る冷陰極電界電子放出素子と呼ぶ。第４の構造を有する
冷陰極電界電子放出素子における電子放出部として、第
１の構造〜第３の構造を有する冷陰極電界電子放出素子
における各種電子放出電極や電子放出部を適用すること
ができる。
【００２９】電子放出部を駆動するための電子放出部駆
動回路、第１の駆動回路、第２の駆動回路は、周知の構
成の回路とすればよい。また、アノード電極駆動回路、
シールド部材印加回路も、周知の構成の回路とすればよ
い。
【００３０】本発明の第１の態様に係る平面型表示装置
における電子放出部遮断回路、第１の遮断回路、第２の
遮断回路、本発明の第３の態様に係る平面型表示装置に
おけるシールド部材遮断回路は、これらの構成に応じ
て、例えば、ＭＯＳ型ＦＥＴ（電界効果型トランジス
タ）、ＭＯＳ型ＦＥＴとダイオードとの組合せ、Ｎチャ
ネルＭＯＳ型とＰチャネルＭＯＳ型ＦＥＴとの組合せ、
ＮチャネルＭＯＳ型とＰチャネルＭＯＳ型ＦＥＴとダイ
オードとの組合せ、ＴＦＴ（薄膜トランジスタ）、ＴＦ
Ｔとダイオードとの組合せ、Ｎチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとの組合せ、Ｎチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとダイオードとの組合せ、これらと抵抗
素子との組合せ等とすればよい。ＴＦＴとしては、ボト
ムゲート型、トップゲート型を挙げることができる。
【００３１】あるいは又、本発明の第１の態様に係る平
面型表示装置における電子放出部遮断回路、第１の遮断
回路、第２の遮断回路、本発明の第３の態様に係る平面
型表示装置におけるシールド部材遮断回路として、放電
管やツェナーダイオードを挙げることができる。尚、放
電管やツェナーダイオードが導通状態となるための電位
差は、これらの誤動作を防止するために、放電管やツェ
ナーダイオードが接続された駆動回路の出力電圧の最大
値と第１の所定の電位（ＶPD1）との電位差よりも大き
く、しかも、放電管やツェナーダイオードが接続された
駆動回路の出力電圧の最小値と第１の所定の電位（Ｖ
PD1）との電位差よりも大きいことが好ましい。
【００３２】本発明の第２の態様に係る平面型表示装置
におけるアノード電極遮断回路として、ＭＯＳ型ＦＥＴ
と抵抗素子との組合せを例示することができる。
【００３３】電子放出部遮断回路、第１の遮断回路、第
２の遮断回路、シールド部材遮断回路を、例えば、第１
パネル内に組み込んでもよいし、電子放出部駆動回路、
第１の駆動回路、第２の駆動回路、シールド部材印加回
路内に組み込んでもよい。電子放出部遮断回路、第１の
遮断回路、第２の遮断回路、シールド部材遮断回路を第
１パネル内に組み込む場合、電子放出部遮断回路、第１
の遮断回路、第２の遮断回路、シールド部材遮断回路
を、無効領域（実際の表示画面として機能する有効領域
の外側の領域であって、真空空間内の領域）内に配設し
てもよいし、枠体の外側に配設してもよい。
【００３４】アノード電極遮断回路、シールド部材遮断
回路を、例えば、第２パネル内に組み込んでもよいし、
アノード電極遮断回路をアノード電極駆動回路内に組み
込んでもよい。アノード電極遮断回路を第２パネル内に
組み込む場合、アノード電極遮断回路を、無効領域内に
配設してもよいし、枠体の外側に配設してもよい。
【００３５】本発明の平面型表示装置における電子放出
部遮断回路、第１の遮断回路、第２の遮断回路、アノー
ド電極遮断回路、あるいはシールド部材遮断回路には、
一旦、それら動作が開始したならば一定時間は動作し続
けるようにするために、一種のタイマーが備えられてい
てもよい。かかるタイマーとして、マルチバイブレータ
を例示することができる。
【００３６】第１の構造、第２の構造若しくは第３の構
造を有する冷陰極電界電子放出素子におけるゲート電極
を構成する材料として、あるいは又、シールド部材を構
成する材料として、タングステン（Ｗ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅
（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄
（Ｆｅ）、白金（Ｐｔ）及び亜鉛（Ｚｎ）から成る群か
ら選択された少なくとも１種類の金属；これらの金属元
素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物
や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシ
リサイド）；あるいはシリコン（Ｓｉ）等の半導体；Ｉ
ＴＯ（インジウム錫酸化物）、酸化インジウム、酸化亜
鉛等の導電性金属酸化物を例示することができる。ゲー
ト電極を作製するには、ＣＶＤ法、スパッタリング法、
蒸着法、イオンプレーティング法、電解メッキ法、無電
解メッキ法、スクリーン印刷法、レーザーアブレーショ
ン法、ゾル−ゲル法等の公知の薄膜形成技術により、上
述の構成材料から成る薄膜を絶縁層上に形成する。尚、
薄膜を絶縁層の全面に形成した場合には、公知のパター
ニング技術を用いて薄膜をパターニングし、ストライプ
状のゲート電極を形成する。ストライプ状のゲート電極
の形成後、ゲート電極に開口部を形成してもよいし、ス
トライプ状のゲート電極の形成と同時に、ゲート電極に
開口部を形成してもよい。また、ゲート電極用導電材料
層を形成する前の絶縁層上に予めレジストパターンを形
成しておけば、リフトオフ法によるゲート電極の形成が
可能である。更には、ゲート電極の形状に応じた開口部
を有するマスクを用いて蒸着を行ったり、かかる開口部
を有するスクリーンを用いてスクリーン印刷を行えば、
成膜後のパターニングは不要となる。また、開口部を有
する帯状材料層を予め作製しておき、かかる帯状材料層
をスペーサ上に固定することによって、ゲート電極を設
けることもでき、これによって第４の構造の冷陰極電界
電子放出素子を得ることができる。
【００３７】スピント型冷陰極電界電子放出素子から成
る第１の構造を有する冷陰極電界電子放出素子にあって
は、電子放出電極を構成する材料として、タングステ
ン、タングステン合金、モリブデン、モリブデン合金、
チタン、チタン合金、ニオブ、ニオブ合金、タンタル、
タンタル合金、クロム及びクロム合金、不純物を含有す
るシリコン（ポリシリコンやアモルファスシリコン）か
ら成る群から選択された少なくとも１種類の材料を挙げ
ることができる。
【００３８】クラウン型冷陰極電界電子放出素子から成
る第１の構造を有する冷陰極電界電子放出素子にあって
は、電子放出電極を構成する材料として、導電性粒子、
あるいは、導電性粒子とバインダの組合せを挙げること
ができる。導電性粒子として、黒鉛等のカーボン系材
料；タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロ
ム（Ｃｒ）等の高融点金属；あるいはＩＴＯ（インジウ
ム錫酸化物）等の透明導電材料を挙げることができる。
バインダとして、例えば水ガラスといったガラスや汎用
樹脂を使用することができる。汎用樹脂として、塩化ビ
ニル系樹脂、ポリオレフィン系樹脂、ポリアミド系樹
脂、セルロースエステル系樹脂、フッ素系樹脂等の熱可
塑性系樹脂や、エポキシ系樹脂、アクリル系樹脂、ポリ
エステル系樹脂等の熱硬化性樹脂を例示することができ
る。電子放出効率の向上のためには、導電性粒子の粒径
が電子放出電極の寸法に比べて十分に小さいことが好ま
しい。導電性粒子の形状は、球形、多面体、板状、針
状、柱状、不定形等、特に限定されないが、導電性粒子
の露出部が鋭い突起となり得るような形状であることが
好ましい。寸法や形状の異なる導電性粒子を混合して使
用してもよい。
【００３９】扁平型冷陰極電界電子放出素子から成る第
１の構造を有する冷陰極電界電子放出素子にあっては、
電子放出電極を構成する材料として、カソード電極を構
成する材料よりも仕事関数Φの小さい材料から構成する
ことが好ましく、どのような材料を選択するかは、カソ
ード電極を構成する材料の仕事関数、ゲート電極とカソ
ード電極との間の電位差、要求される放出電子電流密度
の大きさ等に基づいて決定すればよい。冷陰極電界電子
放出素子におけるカソード電極を構成する代表的な材料
として、タングステン（Φ＝４．５５ｅＶ）、ニオブ
（Φ＝４．０２〜４．８７ｅＶ）、モリブデン（Φ＝
４．５３〜４．９５ｅＶ）、アルミニウム（Φ＝４．２
８ｅＶ）、銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．
３ｅＶ）、クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝
４．９ｅＶ）を例示することができる。電子放出電極
は、これらの材料よりも小さな仕事関数Φを有している
ことが好ましく、その値は概ね３ｅＶ以下であることが
好ましい。かかる材料として、炭素（Φ＜１ｅＶ）、セ
シウム（Φ＝２．１４ｅＶ）、ＬａＢ6（Φ＝２．６６
〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．７ｅ
Ｖ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ2Ｏ
3（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８６
ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝
２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示す
ることができる。仕事関数Φが２ｅＶ以下である材料か
ら電子放出電極を構成することが、一層好ましい。尚、
電子放出電極を構成する材料は、必ずしも導電性を備え
ている必要はない。
【００４０】特に好ましい電子放出電極の構成材料とし
て、炭素、より具体的にはダイヤモンド、中でもアモル
ファスダイヤモンドを挙げることができる。電子放出電
極をアモルファスダイヤモンドから構成する場合、５×
１０7Ｖ／ｍ以下の電界強度にて、平面型表示装置に必
要な放出電子電流密度を得ることができる。また、アモ
ルファスダイヤモンドは電気抵抗体であるため、各電子
放出電極から得られる放出電子電流を均一化することが
でき、よって、平面型表示装置に組み込まれた場合の輝
度ばらつきの抑制が可能となる。更に、アモルファスダ
イヤモンドは、平面型表示装置内の残留ガスのイオンに
よるスパッタ作用に対して極めて高い耐性を有するの
で、冷陰極電界電子放出素子の長寿命化を図ることがで
きる。
【００４１】あるいは又、扁平型冷陰極電界電子放出素
子から成る第１の構造を有する冷陰極電界電子放出素子
にあっては、電子放出電極を構成する材料として、かか
る材料の２次電子利得δがカソード電極を構成する導電
性材料の２次電子利得δよりも大きくなるような材料か
ら適宜選択してもよい。即ち、銀（Ａｇ）、アルミニウ
ム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃ
ｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル
（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、タングス
テン（Ｗ）、ジルコニウム（Ｚｒ）等の金属；シリコン
（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体；炭素やダ
イヤモンド等の無機単体；及び酸化アルミニウム（Ａｌ
2Ｏ3）、酸化バリウム（ＢａＯ）、酸化ベリリウム（Ｂ
ｅＯ）、酸化カルシウム（ＣａＯ）、酸化マグネシウム
（ＭｇＯ）、酸化錫（ＳｎＯ2）、フッ化バリウム（Ｂ
ａＦ2）、フッ化カルシウム（ＣａＦ2）等の化合物の中
から、適宜選択することができる。尚、電子放出電極を
構成する材料は、必ずしも導電性を備えている必要はな
い。
【００４２】第２の構造を有する冷陰極電界電子放出素
子（平面型冷陰極電界電子放出素子あるいはクレータ型
冷陰極電界電子放出素子）、若しくは第３の構造を有す
る冷陰極電界電子放出素子（エッジ型冷陰極電界電子放
出素子）にあっては、電子放出部に相当するカソード電
極を構成する材料として、タングステン（Ｗ）やタンタ
ル（Ｔａ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａ
ｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等の金属、
あるいはこれらの合金や化合物（例えばＴｉＮ等の窒化
物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等の
シリサイド）、あるいはダイヤモンド等の半導体、炭素
薄膜を例示することができる。かかるカソード電極の厚
さは、おおよそ０．０５〜０．５μｍ、好ましくは０．
１〜０．３μｍの範囲とすることが望ましいが、かかる
範囲に限定するものではない。カソード電極の形成方法
として、例えば電子ビーム蒸着法や熱フィラメント蒸着
法といった蒸着法、スパッタリング法、ＣＶＤ法やイオ
ンプレーティング法とエッチング法との組合せ、スクリ
ーン印刷法、メッキ法等を挙げることができる。スクリ
ーン印刷法やメッキ法によれば、直接、ストライプ状の
カソード電極を形成することが可能である。
【００４３】あるいは又、第２の構造（平面型冷陰極電
界電子放出素子あるいはクレータ型冷陰極電界電子放出
素子）、第３の構造を有する冷陰極電界電子放出素子
（エッジ型冷陰極電界電子放出素子）、あるいは、扁平
型冷陰極電界電子放出素子から成る第１の構造を有する
冷陰極電界電子放出素子にあっては、カソード電極や電
子放出電極を、導電性微粒子を分散させた導電性ペース
トを用いて形成することもできる。導電性微粒子として
は、グラファイト粉末；酸化バリウム粉末、酸化ストロ
ンチウム粉末、金属粉末の少なくとも一種を混合したグ
ラファイト粉末；窒素、リン、ホウ素、トリアゾール等
の不純物を含むダイヤモンド粒子又はダイヤモンドライ
ク・カーボン粉末；カーボン・ナノ・チューブ粉末；
（Ｓｒ，Ｂａ，Ｃａ）ＣＯ3粉末；シリコン・カーバイ
ド粉末を例示することができる。特に、導電性微粒子と
してグラファイト粉末を選択することが、閾値電界の低
減や電子放出部の耐久性の観点から好ましい。導電性微
粒子の形状を、球状、鱗片状の他、任意の定形形状や不
定形形状とすることができる。また、導電性微粒子の粒
径は、カソード電極や電子放出電極の厚さやパターン幅
以下であればよい。粒径が小さい方が、単位面積当たり
の放出電子数を増大させることができるが、あまり小さ
過ぎるとカソード電極や電子放出電極の導電性が劣化す
る虞がある。よって、好ましい粒径の範囲はおおよそ
０．０１〜４．０μｍである。かかる導電性微粒子をガ
ラス成分その他の適当なバインダと混合して導電性ペー
ストを調製し、この導電性ペースを用いてスクリーン印
刷法により所望のパターンを形成した後、パターンを焼
成することによって電子放出部として機能するカソード
電極や電子放出電極を形成することができる。あるい
は、スピンコーティング法とエッチング技術の組み合わ
せ、リフトオフ法により、電子放出部として機能するカ
ソード電極や電子放出電極を形成することもできる。
【００４４】また、スピント型冷陰極電界電子放出素子
やクラウン型冷陰極電界電子放出素子から成る第１の構
造を有する冷陰極電界電子放出素子にあっては、カソー
ド電極を構成する材料として、タングステン（Ｗ）、ニ
オブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃ
ｕ）等の金属；これらの金属元素を含む合金あるいは化
合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳ
ｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコ
ン（Ｓｉ）等の半導体；あるいはＩＴＯ（インジウム錫
酸化物）を例示することができる。カソード電極の形成
方法として、例えば電子ビーム蒸着法や熱フィラメント
蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法や
イオンプレーティング法とエッチング法との組合せ、ス
クリーン印刷法、メッキ法、リフトオフ法等を挙げるこ
とができる。スクリーン印刷法やメッキ法によれば、直
接、ストライプ状のカソード電極を形成することが可能
である。
【００４５】第１の構成〜第３の構成に係る平面型表示
装置、あるいは第１の構造〜第３の構造を有する冷陰極
電界電子放出素子を備えた平面型表示装置を含む本発明
の平面型表示装置において、第２パネルは、基板と蛍光
体層とアノード電極とから成ることが好ましい。電子照
射面は、第２パネルの構造に依るが、蛍光体層から構成
され、あるいは又、アノード電極から構成される。
【００４６】アノード電極の構成材料は、平面型表示装
置の構成によって適宜選択すればよい。即ち、平面型表
示装置が透過型（第２パネルが表示面に相当する）であ
って、且つ、基板上にアノード電極と蛍光体層がこの順
に積層されている場合には、基板は元より、アノード電
極自身も透明である必要があり、ＩＴＯ（インジウム錫
酸化物）等の透明導電材料を用いる。一方、平面型表示
装置が反射型（第１パネルが表示面に相当する）である
場合、及び、透過型であっても基板上に蛍光体層とアノ
ード電極とがこの順に積層されている場合には、ＩＴＯ
の他、カソード電極やゲート電極に関連して上述した材
料を適宜選択して用いることができる。
【００４７】蛍光体層を構成する蛍光体として、高速電
子励起用蛍光体や低速電子励起用蛍光体を用いることが
できる。平面型表示装置が単色表示装置である場合、蛍
光体層は特にパターニングされていなくともよい。ま
た、平面型表示装置がカラー表示装置である場合、スト
ライプ状又はドット状にパターニングされた赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の三原色に対応する蛍光体層を交互
に配置することが好ましい。尚、パターニングされた蛍
光体層間の隙間は、表示画面のコントラスト向上を目的
としたブラックマトリクスで埋め込まれていてもよい。
【００４８】アノード電極と蛍光体層の構成例として、
（１）基板上に、アノード電極を形成し、アノード電極
の上に蛍光体層を形成する構成、（２）基板上に、蛍光
体層を形成し、蛍光体層上にアノード電極を形成する構
成、を挙げることができる。尚、（１）の構成におい
て、蛍光体層の上に、アノード電極と導通した所謂メタ
ルバック膜を形成してもよい。また、（２）の構成にお
いて、アノード電極の上にメタルバック膜を形成しても
よい。
【００４９】ストライプ状のゲート電極の射影像とスト
ライプ状のカソード電極の射影像とが直交する方向に延
びていることが、平面型表示装置の構造の簡素化の観点
から好ましい。尚、ストライプ状のカソード電極とスト
ライプ状のゲート電極の射影像が重複する重複領域（１
画素分の領域あるいは１サブピクセル分の領域に相当す
る）に電子放出部（１又は複数の冷陰極電界電子放出素
子）が設けられており、かかる重複領域が、第１パネル
の有効領域（実際の表示画面として機能する領域）内
に、通常、２次元マトリクス状に配列されている。
【００５０】第１の構造〜第３の構造を有する冷陰極電
界電子放出素子において、開口部の平面形状（支持体表
面と平行な仮想平面で開口部を切断したときの形状）
は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、
丸みを帯びた多角形等、任意の形状とすることができ
る。開口部の形成は、例えば、等方性エッチング、異方
性エッチングと等方性エッチングの組合せによって行う
ことができる。ゲート電極に１つの開口部を設け、かか
るゲート電極に設けられた１つの開口部と連通する１つ
の開口部を絶縁層に設け、かかる絶縁層に設けられた開
口部内に１つあるいは複数の電子放出電極を設けてもよ
いし、ゲート電極に複数の開口部を設け、かかるゲート
電極に設けられた複数の開口部と連通する１つの開口部
を絶縁層に設け、かかる絶縁層に設けられた１つの開口
部内に１つあるいは複数の電子放出電極を設けてもよ
い。
【００５１】絶縁層の構成材料として、ＳｉＯ2、Ｓｉ
Ｎ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガ
ラス、ガラスペーストを、単独あるいは適宜組み合わせ
て使用することができる。絶縁層の形成には、ＣＶＤ
法、塗布法、スパッタリング法、スクリーン印刷法等の
公知のプロセスが利用できる。
【００５２】絶縁層を隔壁状に形成してもよい。この場
合、隔壁状の絶縁層を、隣り合うストライプ状のカソー
ド電極の間の領域、あるいは、複数のカソード電極を一
群のカソード電極群としたとき、隣り合うカソード電極
群の間の領域に形成すればよい。隔壁状の絶縁層を構成
する材料として、従来公知の絶縁材料を使用することが
でき、例えば、広く用いられている低融点ガラスにアル
ミナ等の金属酸化物を混合した材料を用いることができ
る。隔壁状の絶縁層の形成方法として、スクリーン印刷
法、サンドブラスト法、ドライフィルム法、感光法を例
示することができる。ドライフィルム法とは、支持体上
に感光性フィルムをラミネートし、露光及び現像によっ
て隔壁状の絶縁層を形成すべき部位の感光性フィルムを
除去し、除去によって生じた開口部に絶縁層材料を埋め
込み、焼成する方法である。感光性フィルムは焼成によ
って燃焼、除去され、開口部に埋め込まれた隔壁形成用
の絶縁層材料が残り、隔壁状の絶縁層となる。感光法と
は、支持体上に感光性を有する隔壁形成用の絶縁層材料
を形成し、露光及び現像によってこの絶縁層材料をパタ
ーニングした後、焼成を行う方法である。第４の構造を
有する冷陰極電界電子放出素子における絶縁材料から成
る帯状のスペーサも、同様の方法で形成することができ
る。
【００５３】カソード電極と電子放出電極との間に抵抗
体層を設けてもよい。あるいは又、カソード電極の表面
あるいはそのエッジ部が電子放出部に相当している場
合、カソード電極を導電材料層、抵抗体層、電子放出部
に相当する電子放出層の３層構成としてもよい。抵抗体
層を設けることによって、冷陰極電界電子放出素子の動
作安定化、電子放出特性の均一化を図ることができる。
抵抗体層を構成する材料として、シリコンカーバイド
（ＳｉＣ）といったカーボン系材料、ＳｉＮ、アモルフ
ァスシリコン等の半導体材料、酸化ルテニウム（ＲｕＯ
2）、酸化タンタル、窒化タンタル等の高融点金属酸化
物を例示することができる。抵抗体層の形成方法とし
て、スパッタリング法や、ＣＶＤ法やスクリーン印刷法
を例示することができる。抵抗値は、概ね１×１０5〜
１×１０7Ω、好ましくは数ＭΩとすればよい。
【００５４】第１パネルを構成する支持体あるいは第２
パネルを構成する基板は、少なくとも表面が絶縁性部材
より構成されていればよく、ガラス基板、表面に絶縁膜
が形成されたガラス基板、石英基板、表面に絶縁膜が形
成された石英基板、表面に絶縁膜が形成された半導体基
板を挙げることができる。
【００５５】第１パネルと第２パネルとを周縁部におい
て接合する場合、接合は接着層を用いて行ってもよい
し、あるいはガラスやセラミックス等の絶縁剛性材料か
ら成る枠体と接着層とを併用して行ってもよい。枠体と
接着層とを併用する場合には、枠体の高さを適宜選択す
ることにより、接着層のみを使用する場合に比べ、第１
パネルと第２パネルとの間の対向距離をより長く設定す
ることが可能である。尚、接着層の構成材料としては、
フリットガラスが一般的であるが、融点が１２０〜４０
０゜Ｃ程度の所謂低融点金属材料を用いてもよい。かか
る低融点金属材料としては、Ｉｎ（インジウム：融点１
５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａ
ｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点
２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐ
ｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ
5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ
1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；
Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高
温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、
Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系
標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう
材（以上の添字は全て原子％を表す）を例示することが
できる。
【００５６】第１パネルと第２パネルと枠体の三者を接
合する場合、三者を同時に接合してもよいし、あるい
は、第１段階で第１パネル又は第２パネルのいずれか一
方と枠体とを接合し、第２段階で第１パネル又は第２パ
ネルの他方と枠体とを接合してもよい。三者同時接合や
第２段階における接合を高真空雰囲気中で行えば、第１
パネルと第２パネルと枠体と接着層とにより囲まれた空
間は、接合と同時に真空となる。あるいは、三者の接合
終了後、第１パネルと第２パネルと枠体と接着層とによ
って囲まれた空間を排気し、真空とすることもできる。
接合後に排気を行う場合、接合時の雰囲気の圧力は常圧
／減圧のいずれであってもよく、また、雰囲気を構成す
る気体は、大気であっても、あるいは窒素ガスや周期律
表０族に属するガス（例えばＡｒガス）を含む不活性ガ
スであってもよい。
【００５７】接合後に排気を行う場合、排気は、第１パ
ネル及び／又は第２パネルに予め接続されたチップ管を
通じて行うことができる。チップ管は、典型的にはガラ
ス管を用いて構成され、第１パネル及び／又は第２パネ
ルの無効領域に設けられた貫通部の周囲に、フリットガ
ラス又は上述の低融点金属材料を用いて接合され、空間
が所定の真空度に達した後、熱融着によって封じ切られ
る。尚、封じ切りを行う前に、平面型表示装置全体を一
旦加熱してから降温させると、空間に残留ガスを放出さ
せることができ、この残留ガスを排気により空間外へ除
去することができるので好適である。
【００５８】本発明の第１の態様に係る平面型表示装置
においては、電子放出部と電子照射面との間の放電を防
止するために、電子放出部と電子放出部駆動回路との間
に電子放出部遮断回路が設けられているので、放電が生
じた場合であっても、電子放出部と電子放出部駆動回路
との電気的な接続は電子放出部遮断回路によって直ちに
遮断される。また、本発明の第２の態様に係る平面型表
示装置においては、電子放出部と電子照射面との間の放
電を防止するために、アノード電極とアノード電極駆動
回路との間にアノード電極遮断回路が設けられているの
で、放電が生じた場合であっても、アノード電極とアノ
ード電極駆動回路との電気的な接続はアノード電極遮断
回路によって直ちに遮断される。更には、本発明の第３
の態様に係る平面型表示装置においては、シールド部材
と電子照射面との間の放電を防止するために、シールド
部材とシールド部材印加手段との間にシールド部材遮断
回路が設けられているので、放電が生じた場合であって
も、シールド部材とシールド部材印加回路との電気的な
接続はシールド部材遮断回路によって直ちに遮断され、
シールド部材印加回路、更には、電子放出部や電子放出
部駆動回路に悪影響が生じることがない。
【００５９】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態に基づき本発明を説明する。尚、実施の形態１
〜実施の形態６において、本発明の第１の態様に係る各
構成の平面型表示装置（具体的には、冷陰極電界電子放
出表示装置）を説明し、実施の形態７において、本発明
の第２の態様に係る平面型表示装置（具体的には、冷陰
極電界電子放出表示装置）を説明し、実施の形態８及び
実施の形態９において、本発明の第３の形態に係る平面
型表示装置（具体的には、冷陰極電界電子放出表示装
置）を説明する。更には、実施の形態１０において、種
々の冷陰極電界電子放出素子（以下、電界放出素子と略
称する）の構造を説明する。
【００６０】（実施の形態１）実施の形態１は、本発明
の第１の態様に係る平面型表示装置（具体的には、冷陰
極電界電子放出表示装置）に関し、更には、第１の構成
の平面型表示装置に関する。実施の形態１の平面型表示
装置の概念図を図１に示し、模式的な一部端面図を図３
に示す。この平面型表示装置は、電子放出部１６を有す
る第１パネル（カソードパネル）１０と、電子照射面を
有する第２パネル（アノードパネル）２０と、電子放出
部１６を駆動するための電子放出部駆動回路３１，３４
とを具備し、電子放出部１６と電子照射面との間の放電
を防止するために、電子放出部１６と電子放出部駆動回
路との間に電子放出部遮断回路が設けられている。より
具体的には、実施の形態１の平面型表示装置は、ストラ
イプ状のゲート電極１４と、ストライプ状のゲート電極
１４の延びる方向とは異なる方向に延びるストライプ状
のカソード電極１２とを有し、電子放出部１６は、スト
ライプ状のゲート電極１４の射影像と、ストライプ状の
カソード電極１２の射影像の重複する重複領域に位置し
ている。電子放出部駆動回路は、ゲート電極１４に接続
された第１の駆動回路３１と、カソード電極１２に接続
された第２の駆動回路３４とから構成されている。そし
て、第１の駆動回路３１は、電子放出部遮断回路３２を
介してゲート電極１４に接続されている。電子放出部１
６あるいはスピント型電子放出電極１６Ａの構造の詳細
については後述する。
【００６１】第２パネル２０は、ガラス等から成る基板
２１上にマトリクス状あるいはストライプ状に形成され
た複数の蛍光体層２２と、蛍光体層２２の間を埋めるブ
ラックマトリクス２３と、蛍光体層２２及びブラックマ
トリクス２３上の全面に形成されたアノード電極２４と
から構成されている。アノード電極２４には、ゲート電
極１４に印加される正電圧よりも高い正電圧がアノード
電極駆動回路３７から印加され、アノード電極２４は、
電子放出電極１６Ａから真空空間中へ放出された電子
を、蛍光体層２２に向かって誘導する役割を果たす。ま
た、アノード電極２４は、蛍光体層２２を構成する蛍光
体粒子をイオン等の粒子によるスパッタから保護すると
共に、電子励起によって生じた蛍光体層２２の発光を基
板２１側へ反射させ、基板２１の外側から観察される表
示画面の輝度を向上させる機能も有する。アノード電極
２４は、例えば、アルミニウム薄膜から構成されてい
る。
【００６２】電子放出部遮断回路３２は、電子放出部１
６と電子照射面（具体的には、アノード電極２４）との
間に放電が生じていない場合には不動作状態にあり、電
子放出部１６と電子照射面との間に放電が生じたとき、
動作する。具体的には、電子放出部遮断回路３２は、Ｎ
チャネル型のボトムゲート型ＴＦＴ（ＴＲ1，ＴＲ2，Ｔ
Ｒ3・・・）と、共通線３３と、抵抗素子（抵抗Ｒ）か
ら構成されている。ここで、抵抗Ｒの一端は、共通線３
３に接続され、他端は接地されている。各電子放出部遮
断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・
・・）の一方のソース／ドレイン領域及びゲート領域
は、第１の駆動回路３１とゲート電極１４との間に接続
されており、他方のソース／ドレイン領域は共通線３３
及び抵抗Ｒを介して接地されている。電子放出部遮断回
路３２は、更に、ダイオード（Ｄ11，Ｄ21，Ｄ31・・
・）から構成され、かかるダイオード（Ｄ11，Ｄ21，Ｄ
31・・・）が、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）
のゲート領域と第１の駆動回路（ゲート電極駆動回路）
３１との間に配設されている。また、カソード電極１２
は第２の駆動回路（カソード電極駆動回路）３４に接続
されており、カソード電極１２と第２の駆動回路３４と
の間には、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）が配
設されている。各電子放出部遮断回路３２を構成するＴ
ＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）は、それらのゲー
ト領域の電位がＶGボトル以下（例えば１６０ボルト以
下）では完全に非導通状態であり、Ｖ’Gボトル以上
（例えば１７０ボルト以上）で完全に導通状態となる。
尚、ＶGボトルを越え、Ｖ’Gボトル未満では不完全な導
通状態となる。
【００６３】平面型表示装置において画像を表示する場
合には、発光すべき画素を構成する選択ゲート電極に正
の電圧ＶG-SL（例えば１６０ボルト）を印加する。一
方、発光させない画素を構成する非選択ゲート電極に
は、電圧ＶG-NSL（例えば０ボルト）を印加する。ま
た、発光すべき画素を構成する選択カソード電極に電圧
ＶC- SL（輝度に応じて、例えば０ボルト以上、３０ボル
ト未満の電圧）を印加する。一方、発光させない画素を
構成する非選択カソード電極に電圧ＶC-NSL（例えば３
０ボルト）を印加する。この状態を模式的に図２の
（Ａ）に示す。従って、最も明るい画素におけるカソー
ド電極１２とゲート電極１４との間の電位差は１６０ボ
ルトであり、最も暗い画素におけるカソード電極１２と
ゲート電極１４との間の電位差は１３０ボルトである。
尚、図２において、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・
・）を、単に「ＴＲ」で表示し、ダイオード（Ｄ11，Ｄ
21，Ｄ31・・・）、ダイオード（Ｄ12，Ｄ22，Ｄ32・・
・）を、それぞれ、単に「Ｄ1」、「Ｄ2」で表示した。
また、ゲート電極１４、カソード電極１２に印加する電
圧を、それぞれ、「Ｖg」、「Ｖc」で表した。
【００６４】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。そして、ゲート電極１４の電位が
Ｖ’G以上になると、かかるゲート電極１４に接続され
ている電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ
1，ＴＲ2，ＴＲ3・・・）が完全に導通状態となり、か
かるゲート電極１４は抵抗Ｒを介して接地される。この
状態を模式的に図２の（Ｂ）に示す。このような動作
は、数マイクロ秒で完了する。その結果、平面型表示装
置においては部分的に画面表示がなされなくなるが、第
１の駆動回路（ゲート電極駆動回路）３１が損傷するこ
とを確実に回避することができる。また、カソード電極
１２とゲート電極１４との間の電位差が減少し、ゲート
電極１４や電子放出部１６の永久的な損傷が発生するこ
ともない。ゲート電極１４の電位が低下してＶG以下に
なると、電子放出部遮断回路３２を構成するＴＦＴ（Ｔ
Ｒ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態とな
る。その結果、平面型表示装置の画面表示動作が自動的
に復旧する。アノード電極２４とゲート電極１４との間
での放電が無くなるまで、以上の動作が繰り返される。
尚、電子放出部遮断回路３２を構成するＴＦＴ（Ｔ
Ｒ1，ＴＲ2，ＴＲ3・・・）にタイマーを接続しておけ
ば、一定の時間が経過するまで、電子放出部遮断回路３
２を構成するＴＦＴ（ＴＲ 1，ＴＲ2，ＴＲ3・・・）が
完全に非導通状態となることを阻止することができ、一
層確実にアノード電極２４とゲート電極１４との間での
放電を無くすることができる。
【００６５】図４に、実施の形態１の平面型表示装置の
変形例を示す。この平面型表示装置においては、各電子
放出部遮断回路３２を構成するＴＦＴ（ＴＲ1，ＴＲ2，
ＴＲ 3・・・）の他方のソース／ドレイン領域が抵抗
（Ｒ1，Ｒ2，Ｒ3・・・）のそれぞれを介して接地され
ている点が、図１に示した平面型表示装置と相違する。
その他の構成、構造は同一である。
【００６６】図５に、図１に示した実施の形態１の平面
型表示装置の変形例を示す。この平面型表示装置におい
ては、電子放出部遮断回路３２を構成するＴＦＴ（ＴＲ
1，ＴＲ2，ＴＲ3・・・）の他方のソース／ドレイン領
域とゲート電極１４との間にダイオード（Ｄ13，Ｄ23，
Ｄ33・・・）が配設されている点が、図１に示した平面
型表示装置と相違する。その他の構成、構造は同一であ
る。このように、ダイオード（Ｄ13，Ｄ23，Ｄ33・・
・）を配設することによって、放電が生じていないゲー
ト電極１４の電位もＶ’Gに上昇し、隣接するゲート電
極１４の間の電位差によってゲート電極１４間に放電が
発生することを防ぐことができる。
【００６７】電子放出部遮断回路３２を構成するＴＦＴ
（ＴＲ1，ＴＲ2，ＴＲ3・・・）やダイオード（Ｄ11，
Ｄ21，Ｄ31・・・）等は、無効領域に公知のＴＦＴ製造
技術及びダイオード製造技術に基づき形成することがで
きる。ＴＦＴはボトムゲート型だけでなく、トップゲー
ト型としてもよい。ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・
・）やダイオード（Ｄ11，Ｄ21，Ｄ31・・・）等を第１
パネル上に形成した後、後述する電界放出素子を製造す
ることが好ましい。尚、電子放出部遮断回路３２を構成
するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）やダイオー
ド（Ｄ11，Ｄ21，Ｄ31・・・）等を、第１パネル１０と
第２パネル２０が接合された部分よりも外側の領域（外
周部と呼ぶ）の第１パネル１０上に形成してもよいし、
無効領域と外周部とに適宜形成してもよい。あるいは
又、電子放出部遮断回路３２を構成するトランジスタを
ＭＯＳ型ＦＥＴから構成してもよい。更には、電子放出
部遮断回路３２を第１の駆動回路３１内に組み込んでも
よい。以下に説明する実施の形態２あるいは実施の形態
３における電子放出部遮断回路、第１の遮断回路、第２
の遮断回路についても同様とすることができる。
【００６８】（実施の形態２）実施の形態２は、本発明
の第１の態様に係る平面型表示装置に関し、更には、第
２の構成の平面型表示装置に関する。実施の形態２の平
面型表示装置の概念図を図６に示し、模式的な一部端面
図を図８に示す。この平面型表示装置は、ストライプ状
のゲート電極１４と、ストライプ状のゲート電極１４の
延びる方向とは異なる方向に延びるストライプ状のカソ
ード電極１２とを有し、電子放出部１６は、ストライプ
状のゲート電極１４の射影像と、ストライプ状のカソー
ド電極１２の射影像の重複する重複領域に位置してい
る。電子放出部駆動回路は、ゲート電極１４に接続され
た第１の駆動回路３１と、カソード電極１２に接続され
た第２の駆動回路３４とから構成されている。そして、
第２の駆動回路３４は、電子放出部遮断回路３５を介し
てカソード電極１２に接続されている。
【００６９】第２パネル２０の構造は、実施の形態１に
て説明した第２パネル２０と同様とすることができるの
で、詳細な説明は省略する。
【００７０】電子放出部遮断回路３５は、電子放出部１
６と電子照射面（具体的には、アノード電極２４）との
間に放電が生じていない場合には不動作状態にあり、電
子放出部１６と電子照射面との間に放電が生じたとき、
動作する。具体的には、電子放出部遮断回路３５は、Ｎ
チャネル型のボトムゲート型ＴＦＴ（ＴＲ1，ＴＲ2，Ｔ
Ｒ3・・・）から構成されている。各電子放出部遮断回
路３５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・
・）の一方のソース／ドレイン領域及びゲート領域は、
第２の駆動回路３４とカソード電極１２との間に接続さ
れており、他方のソース／ドレイン領域は、共通線３６
を介して所定の電位を有する電源Ｖdに接続されてい
る。電子放出部遮断回路３５は、更に、ダイオード（Ｄ
12，Ｄ22，Ｄ 32・・・）から構成され、かかるダイオー
ド（Ｄ12，Ｄ22，Ｄ32・・・）が電子放出部遮断回路３
５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）と
第２の駆動回路（カソード電極駆動回路）３４との間に
配設されている。また、ゲート電極１４は第１の駆動回
路（ゲート電極駆動回路）３１に接続されており、ゲー
ト電極１４と第１の駆動回路３１との間には、ダイオー
ド（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている。各電
子放出部遮断回路３５を構成するＴＦＴ（ＴＲ1，Ｔ
Ｒ2，ＴＲ3・・・）は、それらのゲート領域の電位がＶ
Cボトル以下（但し、ＶC＞ＶC-NSL）では完全に非導通
状態であり、Ｖ’Cボトル以上（但し、Ｖ’C＞ＶC）で
完全に導通状態となる。尚、ＶCボトルを越え、Ｖ’Cボ
トル未満では不完全な導通状態となる。
【００７１】平面型表示装置において画像を表示する場
合には、発光すべき画素を構成する選択ゲート電極に正
の電圧ＶG-SL（例えば１６０ボルト）を印加する。一
方、発光させない画素を構成する非選択ゲート電極に
は、電圧ＶG-NSL（例えば０ボルト）を印加する。ま
た、発光すべき画素を構成する選択カソード電極に電圧
ＶC- SL（輝度に応じて、例えば０ボルト以上、３０ボル
ト未満の電圧）を印加する。一方、発光させない画素を
構成する非選択カソード電極に電圧ＶC-NSL（例えば３
０ボルト）を印加する。この状態を模式的に図７の
（Ａ）に示す。従って、最も明るい画素におけるカソー
ド電極１２とゲート電極１４との間の電位差は１６０ボ
ルトであり、最も暗い画素におけるカソード電極１２と
ゲート電極１４との間の電位差は１３０ボルトである。
尚、図７において、ＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・
・）を、単に「ＴＲ」で表示し、ダイオード（Ｄ11，Ｄ
21，Ｄ31・・・）、ダイオード（Ｄ12，Ｄ22，Ｄ32・・
・）を、それぞれ、単に「Ｄ1」、「Ｄ2」で表示した。
また、ゲート電極１４、カソード電極１２に印加する電
圧を、それぞれ、「Ｖg」、「Ｖc」で表した。
【００７２】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。しかしながら、ゲート電極１４と第
１の駆動回路（ゲート電極駆動回路）３１との間にはダ
イオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている
ので、第１の駆動回路３１に損傷が発生することを防止
し得る。ゲート電極１４の電位が時間と共に上昇する結
果、カソード電極１２にも放電が生じ、カソード電極１
２の電位も増大する。ところで、カソード電極１２の電
位がＶ’C以上になると、かかるカソード電極１２に接
続されている電子放出部遮断回路３５を構成するＴＦＴ
（ＴＲ1，ＴＲ2，ＴＲ3・・・）が完全に導通状態とな
り、カソード電極１２の電位がＶdボルトとなる。この
状態を模式的に図７の（Ｂ）に示す。このような動作
は、数マイクロ秒で完了する。その結果、平面型表示装
置においては部分的に画面表示がなされなくなるが、第
２の駆動回路（カソード電極駆動回路）３４が損傷する
ことを確実に回避することができる。また、電子放出部
１６の永久的な損傷が発生することも防止できる。そし
て、カソード電極１２の電位が低下してＶC以下になる
と、電子放出部遮断回路３５を構成するＴＦＴ（Ｔ
Ｒ1，ＴＲ2，ＴＲ3・・・）が完全に非導通状態とな
る。その結果、平面型表示装置の画面表示動作が自動的
に復旧する。アノード電極２４とカソード電極１２との
間での放電が無くなるまで、以上の動作が繰り返され
る。尚、電子放出部遮断回路３５を構成するＴＦＴ（Ｔ
Ｒ1，ＴＲ2，ＴＲ 3・・・）にタイマーを接続しておけ
ば、一定の時間が経過するまで、電子放出部遮断回路３
５を構成するＴＦＴ（ＴＲ1，ＴＲ2，ＴＲ3・・・）が
完全に非導通状態となることを阻止することができ、一
層確実にアノード電極２４とカソード電極１２との間で
の放電を無くすることができる。
【００７３】（実施の形態３）実施の形態３は、本発明
の第１の態様に係る平面型表示装置に関し、更には、第
３の構成の平面型表示装置に関する。実施の形態３の平
面型表示装置の概念図を図９に示し、模式的な一部端面
図を図１１に示す。実施の形態３の平面型表示装置は、
ストライプ状のゲート電極１４と、ストライプ状のゲー
ト電極１４の延びる方向とは異なる方向に延びるストラ
イプ状のカソード電極１２とを有し、電子放出部１６
は、ストライプ状のゲート電極１４の射影像と、ストラ
イプ状のカソード電極１２の射影像の重複する重複領域
に位置している。そして、電子放出部駆動回路は、ゲー
ト電極１４に接続された第１の駆動回路（ゲート電極駆
動回路）３１と、カソード電極１２に接続された第２の
駆動回路（カソード電極駆動回路）３４とから構成され
ている。また、電子放出部遮断回路は、ゲート電極１４
と第１の駆動回路３１との間に設けられた第１の遮断回
路３２Ａと、カソード電極１２と第２の駆動回路３４と
の間に設けられた第２の遮断回路３５Ａとから構成され
ている。
【００７４】第２パネル２０の構造は、実施の形態１に
て説明した第２パネル２０と同様とすることができるの
で、詳細な説明は省略する。
【００７５】電子放出部１６と電子照射面との間に放電
が生じていない場合には、第１及び第２の遮断回路３２
Ａ，３５Ａは不動作状態にあり、電子放出部１６と電子
照射面との間に放電が生じたとき、第１の遮断回路３２
Ａが動作し、第１の遮断回路３２Ａの動作に基づき第２
の遮断回路３５Ａが動作する。具体的には、第１の遮断
回路３２Ａは、Ｎチャネル型のボトムゲート型ＴＦＴ
（ＴＲ11，ＴＲ21，ＴＲ 31・・・）から構成されてい
る。尚、かかるＴＦＴを、第１のＴＦＴと呼ぶ。各第１
の遮断回路３２Ａを構成するこれらの第１のＴＦＴ（Ｔ
Ｒ11，ＴＲ21，ＴＲ 31・・・）の一方のソース／ドレイ
ン領域及びゲート領域は、第１の駆動回路３１とゲート
電極１４との間に接続されており、他方のソース／ドレ
イン領域は、電子放出部遮断回路を構成する共通線３３
に接続されている。第１の遮断回路３２Ａは、更に、ダ
イオード（Ｄ11，Ｄ21，Ｄ31・・・）から構成され、か
かるダイオード（Ｄ11，Ｄ21，Ｄ31・・・）が、第１の
ＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ 31・・・）のゲート領域
と第１の駆動回路（ゲート電極駆動回路）３１との間に
配設されている。
【００７６】一方、第２の遮断回路３５Ａは、Ｐチャネ
ル型のボトムゲート型ＴＦＴ（ＴＲ 12，ＴＲ22，ＴＲ32
・・・）と、Ｎチャネル型のボトムゲート型ＴＦＴ（Ｔ
Ｒ13，ＴＲ23，ＴＲ33・・・）から構成されている。
尚、Ｐチャネル型のボトムゲート型ＴＦＴ（ＴＲ12，Ｔ
Ｒ22，ＴＲ32・・・）を第２のＴＦＴと呼び、Ｎチャネ
ル型のボトムゲート型ＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33
・・・）を第３のＴＦＴと呼ぶ。各第２の遮断回路３５
Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・
・・）の一方のソース／ドレイン領域は、第２の駆動回
路３４とカソード電極１２との間に接続されており、他
方のソース／ドレイン領域及びゲート領域は共通線３３
に接続され、しかも、電子放出部遮断回路を構成する抵
抗（Ｒ1，Ｒ2，Ｒ3・・・）を介して接地されている。
また、各第２の遮断回路３５Ａを構成する第３のＴＦＴ
（ＴＲ13，ＴＲ23，ＴＲ33・・・）の一方のソース／ド
レイン領域は、第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32
・・・）の一方のソース／ドレイン領域に接続されてお
り、他方のソース／ドレイン領域は第２の駆動回路３４
に接続されており、第３のＴＦＴ（ＴＲ13，ＴＲ23，Ｔ
Ｒ33・・・）のゲート領域は、第２のＴＦＴ（ＴＲ12，
ＴＲ22，ＴＲ32・・・）の他方のソース／ドレイン領域
に接続されている。
【００７７】第１の遮断回路３２Ａを構成する第１のＴ
ＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）、並びに、第２
の遮断回路３５Ａを構成する第２のＴＦＴ（ＴＲ12，Ｔ
Ｒ22，ＴＲ32・・・）は、それらのゲート領域の電位が
ＶGボトル以下（例えば１６０ボルト以下）では完全に
非導通状態であり、Ｖ’Gボトル以上（例えば１７０ボ
ルト以上）で完全に導通状態となる。尚、ＶGボトルを
越え、Ｖ’Gボトル未満では不完全な導通状態となる。
一方、第２の遮断回路３５Ａを構成する第３のＴＦＴ
（ＴＲ13，ＴＲ23，ＴＲ33・・・）は、それらのゲート
領域の電位がＶCボトル以下（ＶG≧ＶCであり、例えば
１５０ボルト以下）では完全に導通状態であり、Ｖ’C
ボトル以上（Ｖ’G≧Ｖ’Cであり、例えば１６０ボルト
以上）で完全に非導通状態となる。尚、ＶCボトルを越
え、Ｖ’Cボトル未満では不完全な導通状態となる。
【００７８】平面型表示装置において画像を表示する場
合には、発光すべき画素を構成する選択ゲート電極に正
の電圧ＶG-SL（例えば１６０ボルト）を印加する。一
方、発光させない画素を構成する非選択ゲート電極に
は、電圧ＶG-NSL（例えば０ボルト）を印加する。ま
た、発光すべき画素を構成する選択カソード電極に電圧
ＶC- SL（輝度に応じて、例えば０ボルト以上、３０ボル
ト未満の電圧）を印加する。一方、発光させない画素を
構成する非選択カソード電極に電圧ＶC-NSL（例えば３
０ボルト）を印加する。この状態を模式的に図１０の
（Ａ）に示す。従って、最も明るい画素におけるカソー
ド電極１２とゲート電極１４との間の電位差は１６０ボ
ルトであり、最も暗い画素におけるカソード電極１２と
ゲート電極１４との間の電位差は１３０ボルトである。
尚、図１０において、第１のＴＦＴ（ＴＲ 11，ＴＲ21，
ＴＲ31・・・）、第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ
32・・・）及び第３のＴＦＴ（ＴＲ13，ＴＲ23，ＴＲ33
・・・）のそれぞれを、単に「ＴＲ 1」、「ＴＲ2」、
「ＴＲ3」で表示し、ダイオード（Ｄ1，Ｄ2，Ｄ3・・
・）を、単に「Ｄ」で表示し、抵抗（Ｒ1，Ｒ2，Ｒ3・
・・）を、単に「Ｒ」で表示した。また、ゲート電極１
４、カソード電極１２に印加する電圧を、それぞれ、
「Ｖ g」、「Ｖc」で表した。
【００７９】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。そして、ゲート電極１４の電位が
Ｖ’G以上になると、かかるゲート電極１４に接続され
ている第１の遮断回路３２Ａを構成する第１のＴＦＴ
（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に導通状態と
なり、共通線３３の電位もＶ’Gボルトとなる。その結
果、共通線３３に接続されている第２の遮断回路３５Ａ
を構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・
・）の全ても完全に導通状態となる。一方、第２の遮断
回路３５Ａを構成する第３のＴＦＴ（ＴＲ13，ＴＲ23，
ＴＲ33・・・）は、完全に非導通状態となる。この状態
を模式的に図１０の（Ｂ）に示す。このような動作は、
数マイクロ秒で完了する。以上の結果として、平面型表
示装置においては画面表示がなされなくなるが、第１の
駆動回路（ゲート電極駆動回路）３１及び第２の駆動回
路（カソード電極駆動回路）３４が損傷することを確実
に回避することができる。また、カソード電極１２とゲ
ート電極１４との間の電位差が増大することもなく、ゲ
ート電極１４や電子放出部１６の永久的な損傷が発生す
ることもない。そして、ゲート電極１４の電位が低下し
てＶG以下になると、第１の遮断回路３２Ａを構成する
第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全
に非導通状態となり、その結果、第２の遮断回路３５Ａ
を構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・
・）も完全に非導通状態となり、第３のＴＦＴ（Ｔ
Ｒ13，ＴＲ23，ＴＲ33・・・）が完全に導通状態とな
る。その結果、平面型表示装置の画面表示動作が自動的
に復旧する。アノード電極２４とゲート電極１４との間
での放電が無くなるまで、以上の動作が繰り返される。
尚、第１の遮断回路３２Ａを構成する第１のＴＦＴ（Ｔ
Ｒ11，ＴＲ21，ＴＲ31・・・）にタイマーを接続してお
けば、一定の時間が経過するまで、第１の遮断回路３２
Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・
・・）が完全に非導通状態となることを阻止することが
でき、一層確実にアノード電極２４とゲート電極１４と
の間での放電を無くすることができる。
【００８０】図１２に、実施の形態３の平面型表示装置
の変形例を示す。この平面型表示装置においては、各第
１の遮断回路３２Ａを構成する第１のＴＦＴ（ＴＲ31，
ＴＲ 32，ＴＲ33・・・）の他方のソース／ドレイン領域
とゲート電極１４との間にダイオード（Ｄ12，Ｄ22，Ｄ
32・・・）が配設されている点が、図９に示した平面型
表示装置と相違する。その他の構成、構造は同一であ
る。このようにダイオード（Ｄ12，Ｄ22，Ｄ32・・・）
を配設することによって、放電が生じていないゲート電
極１４の電位もＶ’Gに上昇し、隣接するゲート電極１
４の間の電位差によってゲート電極１４間に放電が発生
することを防ぐことができる。
【００８１】図１３に、実施の形態３の平面型表示装置
の別の変形例を示す。この平面型表示装置においては、
各第２の遮断回路３５Ａは、第２のＴＦＴ（ＴＲ21，Ｔ
Ｒ22，ＴＲ32・・・）とダイオード（Ｄ12，Ｄ22，Ｄ32
・・・）から構成されている。そして、第２のＴＦＴ
（ＴＲ21，ＴＲ22，ＴＲ32・・・）の一方のソース／ド
レイン領域はカソード電極１２に接続され、他方のソー
ス／ドレイン領域はダイオード（Ｄ12，Ｄ22，Ｄ32・・
・）の一端に接続されている。また、第２のＴＦＴ（Ｔ
Ｒ21，ＴＲ22，ＴＲ32・・・）のゲート領域は共通線３
３に接続されている。ダイオード（Ｄ12，Ｄ22，Ｄ32・
・・）の他端は、第２の駆動回路３４に接続されてい
る。
【００８２】第１の遮断回路３２Ａを構成する第１のＴ
ＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）は、それらのゲ
ート領域の電位がＶGボトル以下（例えば１６０ボルト
以下）では完全に非導通状態であり、Ｖ’Gボトル以上
（例えば１７０ボルト以上）で完全に導通状態となる。
尚、ＶGボトルを越え、Ｖ’Gボトル未満では不完全な導
通状態となる。一方、第２の遮断回路３５Ａを構成する
第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・・）は、そ
れらのゲート領域の電位がＶCボトル以下（ＶG≧ＶCで
あり、例えば１５０ボルト以下）では完全に導通状態で
あり、Ｖ’Cボトル以上（Ｖ’G≧Ｖ’Cであり、例えば
１６０ボルト以上）で完全に非導通状態となる。尚、Ｖ
Cボトルを越え、Ｖ’Cボトル未満では不完全な導通状態
となる。
【００８３】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。そして、ゲート電極１４の電位が
Ｖ’G以上になると、かかるゲート電極１４に接続され
ている第１の遮断回路３２Ａを構成する第１のＴＦＴ
（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に導通状態と
なり、共通線３３の電位もＶ’Gボルトとなる。その結
果、共通線３３に接続されている第２の遮断回路３５Ａ
を構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ32・・
・）の全ては完全に非導通状態となる。以上の結果とし
て、平面型表示装置においては画面表示がなされなくな
るが、第１の駆動回路（ゲート電極駆動回路）３１及び
第２の駆動回路（カソード電極駆動回路）３４が損傷す
ることを確実に回避することができる。また、カソード
電極１２とゲート電極１４との間の電位差が左程増大す
ることもなく、ゲート電極１４や電子放出部１６の永久
的な損傷が発生することもない。そして、ゲート電極１
４の電位が低下してＶG以下になると、第１の遮断回路
３２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ
31・・・）は完全に非導通状態となり、第２の遮断回路
３５Ａを構成する第２のＴＦＴ（ＴＲ12，ＴＲ22，ＴＲ
32・・・）が完全に導通状態となる。その結果、平面型
表示装置の画面表示動作が自動的に復旧する。アノード
電極２４とゲート電極１４との間での放電が無くなるま
で、以上の動作が繰り返される。尚、第１の遮断回路３
２Ａを構成する第１のＴＦＴ（ＴＲ11，ＴＲ21，ＴＲ31
・・・）にタイマーを接続しておけば、一定の時間が経
過するまで、第１の遮断回路３２Ａを構成する第１のＴ
ＦＴ（ＴＲ11，ＴＲ21，ＴＲ31・・・）が完全に非導通
状態となることを阻止することができ、一層確実にアノ
ード電極２４とゲート電極１４との間での放電を無くす
ることができる。
【００８４】図１４に、図１３に示した実施の形態３の
平面型表示装置の変形例を示す。この平面型表示装置に
おいては、各第１の遮断回路３２Ａを構成する第１のＴ
ＦＴ（ＴＲ31，ＴＲ32，ＴＲ33・・・）の他方のソース
／ドレイン領域とゲート電極１４との間にダイオード
（Ｄ13，Ｄ23，Ｄ33・・・）が配設されている点が、図
１３に示した平面型表示装置と相違する。その他の構
成、構造は同一である。このように、ダイオード
（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによって、
放電が生じていないゲート電極１４の電位もＶ’Gに上
昇し、隣接するゲート電極１４の間の電位差によってゲ
ート電極１４間に放電が発生することを防ぐことができ
る。
【００８５】（実施の形態４）実施の形態４は、実施の
形態１の平面型表示装置の変形に関する。
【００８６】実施の形態１〜実施の形態３においては、
放電が生じ始め、電子放出部遮断回路が動作するまでの
時間を充分に短くするために、電子放出部遮断回路を構
成する各種のトランジスタの動作速度は充分に速いこと
が必要とされる。また、トランジスタを配置する位置に
依存して、充分に高い耐圧を有するトランジスタを使用
する必要がある。
【００８７】実施の形態４、あるいは、後述する実施の
形態５及び実施の形態６においては、電子放出部遮断回
路を放電管あるいはツェナーダイオードから構成するこ
とによって、電子放出部遮断回路の高速応答、高耐圧を
容易に実現することができる。
【００８８】図１５に、実施の形態４の平面型表示装置
の概念図を示す。この平面型表示装置は、図１に示した
実施の形態１の平面型表示装置の変形である。尚、模式
的な一部端面図は図３に示したと同様である。
【００８９】電子放出部遮断回路３２Ｂは、具体的に
は、放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ 3・・・）と、共
通線３３から構成されている。各放電管ＤＣの一端は、
第１の駆動回路３１とゲート電極１４との間に接続され
ており、他端は共通線３３に接続されている。電子放出
部遮断回路３２Ｂを構成する放電管ＤＣには、共通線３
３を介して第１の所定の電位（ＶPD1）が印加されてい
る。そして、電子放出部遮断回路３２Ｂに接続された電
子放出部の部分（ゲート電極１４）の電位が電子放出部
と電子照射面との間に放電によって第２の所定の電位
（ＶPD2）となったとき、第１の所定の電位と第２の所
定の電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部
遮断回路３２Ｂを構成する放電管ＤＣが動作する。具体
的には、共通線３３には第１の所定の電位（ＶPD1＝８
０ボルト）が印加されている。また、作動電圧が９０ボ
ルトの放電管ＤＣを使用した。従って、電子放出部遮断
回路３２Ｂに接続された電子放出部の部分（ゲート電極
１４）の電位が電子放出部と電子照射面との間に放電に
よって第２の所定の電位（ＶPD2，１６０ボルトを越
え、例えば１７０ボルト）となったとき、電子放出部遮
断回路３２Ｂを構成する放電管ＤＣが動作する。尚、放
電管ＤＣが導通状態となるための電位差は、放電管ＤＣ
の誤動作を防止するといった観点から、放電管ＤＣが接
続された第１の駆動回路３１の出力電圧の最大値と第１
の所定の電位（ＶPD1）との電位差よりも大きく、しか
も、放電管ＤＣが接続された第１の駆動回路３１の出力
電圧の最小値と第１の所定の電位（ＶPD1）との電位差
よりも大きいことが好ましい。
【００９０】尚、電子放出部駆動回路である第１の駆動
回路（ゲート電極駆動回路）３１の破壊電圧をＶ
COLAPSE、第１の駆動回路（ゲート電極駆動回路）３１
の出力電圧の最大値をＶOUT-MAXとしたとき、｜Ｖ
OUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足しており、あるい
は又、電子放出部駆動回路である第１の駆動回路（ゲー
ト電極駆動回路）３１の破壊電流をＩCOLAPSE、第１の
駆動回路（ゲート電極駆動回路）３１とゲート電極１４
との間の抵抗値をＲEMISSIONとしたとき、｜ＶOUT-MAX
−ＶP D1｜＜ＲEMISSION・ＩCOLAPSEを満足している。こ
れらを満足することによって、第１の所定の電位（Ｖ
PD1）により第１の駆動回路（ゲート電極駆動回路）３
１が破壊されることを防止し得る。
【００９１】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。そして、ゲート電極１４の電位が第
２の所定の電位（ＶPD2）以上になると、かかるゲート
電極１４に接続されている電子放出部遮断回路３２Ｂを
構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）が
導通状態となり、共通線３３を介してゲート電極１４に
は第１の所定の電位（ＶPD1）が印加される。その結
果、平面型表示装置においては部分的に画面表示がなさ
れなくなるが、第１の駆動回路（ゲート電極駆動回路）
３１が損傷することを確実に回避することができる。ま
た、カソード電極１２とゲート電極１４との間の電位差
が減少し、ゲート電極１４や電子放出部１６の永久的な
損傷が発生することもない。ゲート電極１４の電位が低
下してＶPD2未満になると、電子放出部遮断回路３２Ｂ
を構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）
が完全に非導通状態となる。その結果、平面型表示装置
の画面表示動作が自動的に復旧する。アノード電極２４
とゲート電極１４との間での放電が無くなるまで、以上
の動作が繰り返される。尚、電子放出部遮断回路３２Ｂ
を構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）
にタイマーを接続しておけば、一定の時間が経過するま
で、電子放出部遮断回路３２Ｂを構成する放電管ＤＣ
（ＤＣ1，ＤＣ2，ＤＣ3・・・）が完全に非導通状態と
なることを阻止することができ、一層確実にアノード電
極２４とゲート電極１４との間での放電を無くすること
ができる。
【００９２】図１６には、放電管の代わりにツェナーダ
イオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ 3・・・）から電子
放出部遮断回路３２Ｂが構成された例を示す。尚、ツェ
ナーダイオードＴＤが導通状態となるための電位差は、
ツェナーダイオードＴＤの誤動作を防止するといった観
点から、ツェナーダイオードＴＤが接続された第１の駆
動回路３１の出力電圧の最大値と第１の所定の電位（Ｖ
PD1）との電位差よりも大きく、しかも、ツェナーダイ
オードＴＤが接続された第１の駆動回路３１の出力電圧
の最小値と第１の所定の電位（ＶPD1）との電位差より
も大きいことが好ましい。また、図５に示した実施の形
態１の平面型表示装置の変形例と同様に、電子放出部遮
断回路３２Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，Ｄ
Ｃ3・・・）の他端とゲート電極１４との間にダイオー
ド（Ｄ13，Ｄ23，Ｄ33・・・）を配設してもよい（図１
７参照）。尚、図１７において、放電管ＤＣをツェナー
ダイオードＴＤに置き換えてもよい。このように、ダイ
オード（Ｄ13，Ｄ23，Ｄ33・・・）を配設することによ
って、放電が生じていないゲート電極１４の電位もＶ
PD1となり、隣接するゲート電極１４の間の電位差によ
ってゲート電極１４間に放電が発生することを防ぐこと
ができる。
【００９３】電子放出部遮断回路３２Ｂを構成する放電
管ＤＣやツェナーダイオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ
3・・・）を、第１パネル１０と第２パネル２０が接合
された部分よりも外側の領域（外周部と呼ぶ）の第１パ
ネル１０上に形成してもよいし、無効領域と外周部とに
適宜形成してもよい。あるいは又、電子放出部遮断回路
３２Ｂを第１の駆動回路３１内に組み込んでもよい。以
下に説明する実施の形態５あるいは実施の形態６におけ
る電子放出部遮断回路、第１の遮断回路、第２の遮断回
路についても同様とすることができる。
【００９４】（実施の形態５）実施の形態５は、実施の
形態２の平面型表示装置の変形に関する。図１８に、実
施の形態５の平面型表示装置の概念図を示す。この平面
型表示装置は、図６に示した実施の形態２の平面型表示
装置の変形である。尚、模式的な一部端面図は図８に示
したと同様である。
【００９５】電子放出部遮断回路３５は、電子放出部１
６と電子照射面（具体的には、アノード電極２４）との
間に放電が生じていない場合には不動作状態にあり、電
子放出部１６と電子照射面との間に放電が生じたとき、
動作する。具体的には、電子放出部遮断回路３５Ｂは、
放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）から構成さ
れている。各電子放出部遮断回路３５Ｂを構成する放電
管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・・）の一端は、第２
の駆動回路３４とカソード電極１２との間に接続されて
おり、他端は、共通線３６を介して第１の所定の電位Ｖ
PD1を有する電源に接続されている。放電管ＤＣ（Ｄ
Ｃ1，ＤＣ2，ＤＣ3・・・）の一端と第２の駆動回路３
４との間には、ダイオード（Ｄ12，Ｄ22，Ｄ32・・・）
が配設されている。また、ゲート電極１４は第１の駆動
回路（ゲート電極駆動回路）３１に接続されており、ゲ
ート電極１４と第１の駆動回路３１との間には、ダイオ
ード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている。そ
して、電子放出部遮断回路３５Ｂに接続された電子放出
部の部分（カソード電極１２）の電位が電子放出部と電
子照射面との間に放電によって第２の所定の電位（Ｖ
PD2）となったとき、第１の所定の電位と第２の所定の
電位の電位差（ＶPD2−ＶPD1）に応じて電子放出部遮断
回路３５Ｂを構成する放電管ＤＣが動作する。具体的に
は、共通線３６には第１の所定の電位（ＶPD1＝４０ボ
ルト）が印加されている。また、作動電圧が８０ボルト
の放電管ＤＣを使用した。従って、電子放出部遮断回路
３５Ｂに接続された電子放出部の部分（カソード電極１
２）の電位が電子放出部と電子照射面との間に放電によ
って第２の所定の電位（ＶPD2，１２０ボルトを越え、
例えば１３０ボルト）となったとき、電子放出部遮断回
路３５Ｂを構成する放電管ＤＣが動作する。
【００９６】尚、電子放出部駆動回路である第２の駆動
回路（カソード電極駆動回路）３４の破壊電圧をＶ
COLAPSE、第２の駆動回路（カソード電極駆動回路）３
４の出力電圧の最大値をＶOUT-MAXとしたとき、｜Ｖ
OUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足しており、あるい
は又、電子放出部駆動回路である第２の駆動回路（カソ
ード電極駆動回路）３４の破壊電流をＩCOLAPSE、第２
の駆動回路（カソード電極駆動回路）３４とカソード電
極１２との間の抵抗値をＲEMISSIONとしたとき、｜ＶOU
T-MAX−ＶPD1｜＜ＲEMISSION・ＩCOLAPSEを満足してい
る。これらを満足することによって、第１の所定の電位
（ＶPD1）によって第２の駆動回路（カソード電極駆動
回路）３４が破壊されることを防止し得る。
【００９７】今、アノード電極２４とゲート電極１４と
の間で放電が生じ始めると、ゲート電極１４の電位は時
間と共に上昇する。しかしながら、ゲート電極１４と第
１の駆動回路（ゲート電極駆動回路）３１との間にはダ
イオード（Ｄ11，Ｄ21，Ｄ31・・・）が配設されている
ので、第１の駆動回路３１に損傷が発生することを防止
し得る。ゲート電極１４の電位が時間と共に上昇する結
果、カソード電極１２にも放電が生じ、カソード電極１
２の電位も増大する。ところで、カソード電極１２の電
位が第２の所定の電位ＶPD2以上になると、かかるカソ
ード電極１２に接続されている電子放出部遮断回路３５
Ｂを構成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ3・・
・）が導通状態となり、カソード電極１２の電位がＶ
PD1ボルトとなる。その結果、平面型表示装置において
は部分的に画面表示がなされなくなるが、第２の駆動回
路（カソード電極駆動回路）３４が損傷することを確実
に回避することができる。また、電子放出部１６の永久
的な損傷が発生することも防止できる。そして、カソー
ド電極１２の電位が低下してＶPD2未満になると、電子
放出部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，
ＤＣ2，ＤＣ3・・・）が非導通状態となる。その結果、
平面型表示装置の画面表示動作が自動的に復旧する。ア
ノード電極２４とカソード電極１２との間での放電が無
くなるまで、以上の動作が繰り返される。尚、電子放出
部遮断回路３５Ｂを構成する放電管ＤＣ（ＤＣ1，Ｄ
Ｃ2，ＤＣ3・・・）にタイマーを接続しておけば、一定
の時間が経過するまで、電子放出部遮断回路３５Ｂを構
成する放電管ＤＣ（ＤＣ1，ＤＣ2，ＤＣ 3・・・）が非
導通状態となることを阻止することができ、一層確実に
アノード電極２４とカソード電極１２との間での放電を
無くすることができる。
【００９８】図１９には、放電管の代わりにツェナーダ
イオードＴＤ（ＴＤ1，ＴＤ2，ＴＤ 3・・・）から電子
放出部遮断回路３２Ｂが構成された例を示す。
【００９９】（実施の形態６）実施の形態６は、実施の
形態３の平面型表示装置の変形に関する。
【０１００】図２０に、実施の形態６の平面型表示装置
の概念図を示す。この平面型表示装置は、図９に示した
実施の形態３の平面型表示装置の変形である。尚、模式
的な一部端面図は図１１に示したと同様である。実施の
形態６においては、電子放出部遮断回路は、第１の遮断
回路３２Ｃと第２の遮断回路３５Ｃから構成されてい
る。第１の遮断回路３２Ｃ、第２の遮断回路３５Ｃのそ
れぞれは、実施例４の電子放出部遮断回路３２Ｂ、電子
放出部遮断回路３５Ｂのそれぞれと同様とすることがで
きるので、詳細な説明は省略する。ここで、第１の遮断
回路３２Ｃを構成する放電管ＤＣには第１の所定の電位
が印加されており、第２の遮断回路３５Ｃを構成する放
電管ＤＣには第１の所定の電位が印加されており、これ
らの第１の所定の電位は異なるので、第１の遮断回路３
２Ｃを構成する放電管ＤＣに印加されている第１の所定
の電位をＶPD1で表し、第２の遮断回路３５Ｃを構成す
る放電管ＤＣに印加されている第１の所定の電位をＶ’
PD1で表した。尚、放電が生じているときのアノード電
流、カソード電流の変化を模式的に図２１に示す。ま
た、図２２には、放電管の代わりにツェナーダイオード
ＴＤ（ＴＤ11，ＴＤ21，ＴＤ31・・・、ＴＤ12，Ｔ
Ｄ22，ＴＤ32・・・）からそれぞれの遮断回路３２Ｂ，
３５Ｂが構成された例を示す。更には、図１２に示した
実施の形態３の平面型表示装置の変形例と同様に、第１
の遮断回路３２Ｃを構成する放電管ＤＣ（ＤＣ 31，ＤＣ
32，ＤＣ33・・・）の他端とゲート電極１４との間にダ
イオード（Ｄ32，Ｄ32，Ｄ33・・・）を配設してもよい
（図２３参照）。このように、ダイオード（Ｄ32，
Ｄ32，Ｄ33・・・）を配設することによって、放電が生
じていないゲート電極１４の電位もＶPD1となり、隣接
するゲート電極１４の間の電位差によってゲート電極１
４間に放電が発生することを防ぐことができる。尚、図
２３において、放電管ＤＣをツェナーダイオードＴＤに
置き換えてもよい。
【０１０１】尚、第１の所定の電位ＶPD1による第１の
駆動回路３１の損傷発生、第１の所定の電位Ｖ’PD1に
よる第２の駆動回路３４の損傷発生を防止するために、
｜ＶP D1−Ｖ’PD1｜の値が、選択ゲート電極に印加する
電圧をＶG-SL、選択カソード電極に印加する電圧の最低
値をＶ’C-SLとしたとき、以下の式を満足することが好
ましい。尚、αは、一種の安全係数であり、１を超え、
例えば１０以下の任意の値である。
【０１０２】［数１］ ｜ＶPD1−Ｖ’PD1｜＜α｜ＶG-SL−Ｖ’C-SL｜
【０１０３】（実施の形態７）実施の形態７は、本発明
の第２の態様に係る平面型表示装置（具体的には、冷陰
極電界電子放出表示装置）に関する。 図２４に、実施
の形態７の平面型表示装置の概念図を示す。この平面型
表示装置の模式的な一部端面図は、アノード電極遮断回
路３８の有無を除き、実質的に図３に示した実施の形態
１の平面型表示装置と同様であるので、詳細な説明は省
略する。また、第１パネル１０の構成は、従来の第１パ
ネルの構成、あるいは、実施の形態１〜実施の形態６に
て説明した各種の第１パネルの構成と同様とすることが
できるので、詳細な説明は省略する。
【０１０４】実施の形態７の平面型表示装置は、電子放
出部１６を有する第１パネル（カソードパネル）１０
と、蛍光体層２２及びアノード電極２４から成る電子照
射面を有する第２パネル（アノードパネル）２０と、ア
ノード電極２４を駆動するためのアノード電極駆動回路
３７とを具備し、電子放出部１６と電子照射面との間の
放電を防止するために、アノード電極２４とアノード電
極駆動回路３７との間にアノード電極遮断回路３８が設
けられている。
【０１０５】実施の形態７におけるアノード電極駆動回
路３７は周知の回路構成とすることができる。平面型表
示装置の動作時、アノード電極駆動回路３７からアノー
ド電極２４に対して、例えば、直流５ｋＶの電圧
（Ｖa）が印加される。図２４に示したアノード電極２
４は、有効領域を１枚のシート状の導電材料で被覆した
形式のアノード電極である。
【０１０６】アノード電極遮断回路３８は、Ｎチャネル
型ＭＯＳ型ＦＥＴ（ＴＲA）と、第１の抵抗素子Ｒ
A1と、第２の抵抗素子ＲA2から構成されている。ＭＯＳ
型ＦＥＴ（ＴＲA）の一方のソース／ドレイン領域は、
第１の抵抗素子ＲA1を介してアノード電極２４に接続さ
れ、他方のソース／ドレイン領域はアノード電極駆動回
路３７に接続されている。第２の抵抗素子ＲA2は、その
一端がアノード電極２４に接続され、他端は接地されて
いる。実施の形態７においては、第１の抵抗素子Ｒ A1の
抵抗値を１００Ω、第２の抵抗素子ＲA2の抵抗値を５Ｍ
Ωとした。また、ＭＯＳ型ＦＥＴ（ＴＲA）のゲート領
域は、ＭＯＳ型ＦＥＴ駆動用電源Ｖ0（例えば、２ボル
ト）の一端に接続され、ＭＯＳ型ＦＥＴ駆動用電源Ｖ0
の他端はアノード電極２４に接続されている。ＭＯＳ型
ＦＥＴ（ＴＲA）は、ゲート領域に２ボルト以上の電圧
が印加されている場合、導通状態となり、１ボルト以下
では非導通状態になるものを使用する。尚、アノード電
極駆動回路３７とアノード電極遮断回路３８との間に
は、過電流が流れることを防止するための高抵抗素子
（図示せず）を配してもよい。
【０１０７】今、平面型表示装置が通常の動作を行って
いる場合のアノード電流を１ｍＡとする。このとき、第
１の抵抗素子ＲA1の両端には０．１ボルトの電位差が生
じているに過ぎず、ゲート領域と一方のソース／ドレイ
ン領域との間の電位差も１．９ボルトであり、ＭＯＳ型
ＦＥＴ（ＴＲA）は導通状態にある。即ち、アノード電
極２４とアノード電極駆動回路３７とは、アノード電極
遮断回路３８を介して電気的に接続されている。
【０１０８】アノード電極２４からの放電が生じ、放電
電流が１０ｍＡになったとする。このとき、第１の抵抗
素子ＲA1の両端の電位差は１ボルトとなり、ゲート領域
と一方のソース／ドレイン領域との間の電位差は１．０
ボルトとなる。その結果、ＭＯＳ型ＦＥＴ（ＴＲA）は
非導通状態となる。即ち、アノード電極２４とアノード
電極駆動回路３７とは、アノード電極遮断回路３８の動
作によって電気的に非接続状態となる。しかも、電子放
出部１６と電子照射面（具体的には、アノード電極２
４）との間の放電に起因してアノード電極２４とアノー
ド電極駆動回路３７との間を流れる電流によりアノード
電極遮断回路３８が動作する。アノード電極２４は第２
の抵抗素子ＲA2を介して接地されているので、アノード
電極２４の電位は、５ｋＶから０ボルトに向かって、例
えば数百ボルトまで低下する。以上の結果として、アノ
ード電極２４と電子放出部１６との間の電位差が少なく
なり、放電が停止する。アノード電極２４と電子放出部
１６との間での放電が無くなるまで、以上の動作が繰り
返される。
【０１０９】尚、第２の抵抗素子ＲA2は、場合によって
は省略することもできる。ＭＯＳ型ＦＥＴ（ＴＲA）は
完全に非導通状態となるわけではなく、実際には、非導
通状態にあってもリーク電流が存在する。従って、ＭＯ
Ｓ型ＦＥＴ（ＴＲA）が非導通状態となったとき、アノ
ード電極２４の電位は、リーク電流の影響を受けて、５
ｋＶから２〜３ｋＶに低下する。このようなアノード電
極２４の電位の低下であっても、放電が停止するには充
分な電位低下である。
【０１１０】また、アノード電極を、１又は複数の電子
放出部、あるいは、１又は複数の画素に対応するアノー
ド電極ユニット（２４1，２４2，２４3・・・）が集合
した形式のアノード電極から構成し、アノード電極ユニ
ット（２４1，２４2，２４3・・・）の全てを、１つの
配線を介してアノード電極遮断回路３８へ接続してもよ
い。
【０１１１】図２５には、図２４に示した平面型表示装
置の変形例を示す。この平面型表示装置においては、ア
ノード電極は、１又は複数、あるいは、１又は複数の画
素の電子放出部に対応するアノード電極ユニット（２４
1，２４2，２４3・・・）が集合した形式のアノード電
極である。アノード電極遮断回路３８Ａはアノード電極
ユニット（２４1，２４2，２４3・・・）の数だけ設け
られている。アノード電極遮断回路３８Ａの構成は、図
２４に示したアノード電極遮断回路３８と同様とするこ
とができるので、詳細な説明は省略する。
【０１１２】図２６には、図２５に示した平面型表示装
置の変形例を示す。この平面型表示装置においては、そ
れぞれのアノード電極遮断回路３８Ａを構成するＭＯＳ
型ＦＥＴ駆動用電源Ｖ0が共通化されている。即ち、そ
れぞれのアノード電極遮断回路３８Ａを構成するＭＯＳ
型ＦＥＴ（ＴＲA）のゲート領域が１つの配線に接続さ
れている。このような構成にすることによって、１つの
アノード電極ユニットに放電が生じ、そのアノード電極
ユニットに接続されたアノード電極遮断回路３８Ａが動
作すると、他のアノード電極遮断回路３８Ａの全ても動
作を開始し、アノード電極全体はアノード電極駆動回路
３７から電気的に切り離される。
【０１１３】図２７には、図２４に示した平面型表示装
置の変形例を示す。この平面型表示装置においては、ア
ノード電極遮断回路３８Ｂに、ノンリトリガラブル・モ
ノステーブル・マルチバイブレータから成るタイマー３
９が接続されている。このように、タイマー３９を接続
することによって、一定の時間（例えば、１〜数ミリ
秒）が経過するまで、アノード電極遮断回路３８Ｂが導
通状態となることを阻止することができ、一層確実にア
ノード電極２４と電子放出部１６との間での放電を無く
することができる。尚、タイマー３９を配設した場合の
放電が生じたときのアノード電極の電位及びアノード電
流の変化を図２８の（Ａ）に模式的に示し、タイマー３
９を配設していない場合の放電が生じたときのアノード
電極の電位及びアノード電流の変化を図２８の（Ｂ）に
模式的に示す。
【０１１４】（実施の形態８）実施の形態８は、本発明
の第３の態様に係る平面型表示装置（具体的には、冷陰
極電界電子放出表示装置）に関する。図２９に、実施の
形態８の平面型表示装置の概念図を示す。この平面型表
示装置の模式的な一部端面図は、シールド部材４０、シ
ールド部材印加手段４１及びシールド部材遮断回路４２
の有無を除き、実質的に図３に示した実施の形態１の平
面型表示装置と同様であるので、詳細な説明は省略す
る。また、第１パネル１０の構成は、従来の第１パネル
の構成、あるいは、実施の形態１〜実施の形態６にて説
明した各種の第１パネルの構成と同様とすることができ
るので、詳細な説明は省略する。更には、第２パネル２
０は、従来の第２パネルの構成、あるいは、実施の形態
７にて説明した各種の第２パネルの構成（シールド部材
４０と電子照射面との間の放電を防止するために、アノ
ード電極２４とアノード電極駆動回路３７との間にアノ
ード電極遮断回路３８，３８Ａ，３８Ｂが設けられてい
る構成）と同様とすることができるので、詳細な説明は
省略する。
【０１１５】実施の形態８の平面型表示装置は、電子放
出部１６を有する第１パネル１０と、電子照射面を有す
る第２パネル２０と、電子放出部１６を駆動するための
電子放出部駆動回路３１，３４と、電子放出部１６と電
子照射面（具体的には、アノード電極２４）との間に配
設されたシールド部材４０と、シールド部材４０に電圧
を印加するためのシールド部材印加手段４１（電位：Ｖ
CONV）を具備している。そして、シールド部材４０と電
子照射面との間の放電を防止するために、シールド部材
４０とシールド部材印加手段４１との間にシールド部材
遮断回路４２が設けられている。第２パネル２０は、具
体的には、基板２１、蛍光体層２２及びアノード電極２
４から構成されている。
【０１１６】実施の形態８においては、シールド部材４
０は、収束電極としても機能する。シールド部材４０
は、有効領域を１枚のシート状の導電材料で被覆した形
式のシールド部材としてもよいし、１又は複数の電子放
出部、あるいは、１又は複数の画素に対応するシールド
部材ユニットが集合した形式のシールド部材としてもよ
い。シールド部材が前者の構成の場合、シールド部材遮
断回路を１つ設ければよい。一方、シールド部材が後者
の構成の場合、シールド部材遮断回路をユニットの数だ
け設ければよく、あるいは又、各シールド部材を１本の
配線で接続し、かかる配線に１つのシールド部材遮断回
路を配すればよい。シールド部材印加手段４１は、従来
の周知の回路から構成することができる。シールド部材
４０には、電子放出部１６から放出された電子を通過さ
せるための開口部を形成しておく必要があるが、かかる
開口部は、１つの電子放出部１６に対応して１つ設けて
もよいし、複数の電子放出部１６に対応して１つ設けて
もよい。
【０１１７】実施の形態８におけるシールド部材遮断回
路４２は、実質的に、実施の形態４において説明した電
子放出部遮断回路３２Ｂ、あるいは実施の形態１におい
て説明した電子放出部遮断回路３２と同様とすることが
できる。具体的には、図２９に示すように、シールド部
材遮断回路４２は、例えば、放電管ＤＣから構成されて
いる。放電管ＤＣの一端は、シールド部材４０とシール
ド部材印加手段４１との間に接続されており、他端には
第１の所定の電位（ＶPD1）が印加されている。そし
て、シールド部材４０の電位がシールド部材４０と電子
照射面（具体的には、アノード電極２４）との間に放電
によって第２の所定の電位（ＶPD2）となったとき、第
１の所定の電位と第２の所定の電位の電位差（ＶPD2−
ＶPD1）に応じてシールド部材遮断回路４２を構成する
放電管ＤＣが動作する。即ち、シールド部材４０の電位
が電子放出部と電子照射面との間に放電によって第２の
所定の電位（ＶPD2）となったとき、シールド部材遮断
回路４２を構成する放電管ＤＣが動作する。
【０１１８】尚、シールド部材印加手段４１の破壊電圧
をＶCOLAPSE、シールド部材印加手段４１の出力電圧の
最大値をＶOUT-MAXとしたとき、｜ＶOUT-MAX−ＶPD1｜
＜ＶC OLAPSEを満足しており、あるいは又、シールド部
材印加手段４１の破壊電流をＩ COLAPSE、シールド部材
印加手段４１とシールド部材４０との間の抵抗値をＲ
EMI SSIONとしたとき、｜ＶOUT-MAX−ＶPD1｜＜Ｒ
EMISSION・ＩCOLAPSEを満足している。これらを満足す
ることによって、第１の所定の電位（ＶPD1）によって
シールド部材印加手段４１が破壊されることを防止し得
る。
【０１１９】今、アノード電極２４とシールド部材４０
との間で放電が生じ始めると、シールド部材４０の電位
は時間と共に上昇する。そして、シールド部材４０の電
位が第２の所定の電位（ＶPD2）以上になると、シール
ド部材４０に接続されているシールド部材遮断回路４２
を構成する放電管ＤＣが導通状態となり、シールド部材
４０には第１の所定の電位（ＶPD1）が印加される。そ
の結果、シールド部材印加手段４１が損傷することを確
実に回避することができる。また、ゲート電極１４や電
子放出部１６の永久的な損傷が発生することもない。シ
ールド部材遮断回路４２の電位が低下してＶPD2未満に
なると、シールド部材遮断回路４２を構成する放電管Ｄ
Ｃが完全に非導通状態となる。アノード電極２４とシー
ルド部材４０との間での放電が無くなるまで、以上の動
作が繰り返される。尚、シールド部材遮断回路４２を構
成する放電管ＤＣにタイマーを接続しておけば、一定の
時間が経過するまで、シールド部材遮断回路４２を構成
する放電管ＤＣが完全に非導通状態となることを阻止す
ることができ、一層確実にアノード電極２４とシールド
部材４０との間での放電を無くすることができる。
【０１２０】図３０には、放電管ＤＣの代わりに、ツェ
ナーダイオードＴＤからシールド部材遮断回路４２が構
成された例を示す。更には、図３１には、放電管ＤＣの
代わりに、実施の形態１にて説明したと同様に、Ｎチャ
ネル型のトランジスタ（ＴＲ CONV）と、抵抗素子（抵抗
ＲCONV）から構成することもできる。尚、トランジスタ
（ＴＲCONV）の一方のソース／ドレイン領域及びゲート
領域は、シールド部材４０とシールド部材印加手段４１
との間に接続されており、他方のソース／ドレイン領域
は抵抗ＲCONVを介して接地されている。トランジスタＴ
ＲCONVの動作は、動作する電圧・電位の関係が異なる点
を除き、実質的に実施の形態１にて説明したトランジス
タと同様であるが故に、詳細な説明は省略する。
【０１２１】（実施の形態９）実施の形態９は、実施の
形態８にて説明したシールド部材遮断回路４２の変形で
ある。図３２に、実施の形態９の平面型表示装置の概念
図を示す。また、放電の発生に基づくアノード電極２４
及びシールド部材４０あるいはＸ点（図３２参照）にお
ける電位の変化を、模式的に図３３に示す。
【０１２２】この平面型表示装置の模式的な一部端面図
は、シールド部材４０、シールド部材印加手段４１及び
シールド部材遮断回路４２の有無を除き、実質的に図３
に示した実施の形態１の平面型表示装置と同様であるの
で、詳細な説明は省略する。また、第１パネル１０の構
成は、従来の第１パネルの構成、あるいは、実施の形態
１〜実施の形態６にて説明した各種の第１パネルの構成
と同様とすることができるので、詳細な説明は省略す
る。更には、第２パネル２０は、従来の第２パネルの構
成、あるいは、実施の形態７にて説明した各種の第２パ
ネルの構成（シールド部材４０と電子照射面との間の放
電を防止するために、アノード電極２４とアノード電極
駆動回路３７との間にアノード電極遮断回路３８，３８
Ａ，３８Ｂが設けられている構成）と同様とすることが
できるので、詳細な説明は省略する。
【０１２３】実施の形態９においても、シールド部材４
０は、収束電極としても機能する。シールド部材４０
は、有効領域を１枚のシート状の導電材料で被覆した形
式のシールド部材としてもよいし、１又は複数の電子放
出部、あるいは、１又は複数の画素に対応するシールド
部材ユニットが集合した形式のシールド部材としてもよ
い。シールド部材が前者の構成の場合、シールド部材遮
断回路を１つ設ければよい。一方、シールド部材が後者
の構成の場合、シールド部材遮断回路をユニットの数だ
け設ければよく、あるいは又、各シールド部材を１本の
配線で接続し、かかる配線に１つのシールド部材遮断回
路を配すればよい。シールド部材印加手段４１は、従来
の周知の回路から構成することができる。シールド部材
４０には、電子放出部１６から放出された電子を通過さ
せるための開口部を形成しておく必要があるが、かかる
開口部は、１つの電子放出部１６に対応して１つ設けて
もよいし、複数の電子放出部１６に対応して１つ設けて
もよい。
【０１２４】実施の形態９におけるシールド部材遮断回
路４２Ａは、一端がシールド部材４０に接続され、他端
が第１の所定の電位（ＶPD1）に接続された第１の放電
管ＤＣAと、一端がシールド部材４０に接続され、他端
がアノード電極２４に接続された第２の放電管ＤＣBか
ら構成されている。そして、シールド部材４０の電位が
シールド部材４０と電子照射面（具体的には、アノード
電極２４）との間に放電によって第２の所定の電位（Ｖ
PD2）となったとき、第１の所定の電位と第２の所定の
電位の電位差（ＶPD2−ＶPD1）に応じてシールド部材遮
断回路４２Ａを構成する放電管ＤＣA，ＤＣBが動作す
る。即ち、シールド部材４０の電位が電子放出部と電子
照射面との間に放電によって第２の所定の電位
（ＶPD2）となったとき、シールド部材遮断回路４２Ａ
を構成する第１の放電管ＤＣA、第２の放電管ＤＣBが動
作する。
【０１２５】具体的には、例えば、シールド部材印加手
段４１からシールド部材４０に印加される電位
（ＶCONV）を−５ボルト、第１の所定の電位（ＶPD1）
を−２５０ボルト、第１の放電管ＤＣAの動作電圧（放
電管が導通状態となるときの放電管両端における電位
差）を３００ボルト、第２の放電管ＤＣBの動作電圧を
５．１キロボルト、アノード電極駆動回路３７からアノ
ード電極２４に印加される電位を５キロボルトとする。
【０１２６】今、アノード電極２４とシールド部材４０
との間で放電が生じ始めると、シールド部材４０の電位
は時間と共に上昇する。そして、シールド部材４０の電
位が第２の所定の電位ＶPD2［ここで、ＶPD2は、（Ｖ
PD2−ＶPD1）≧第１の放電管ＤＣAの動作電圧を満足す
る値であり、この例においては、（３００−２５０）＝
５０ボルト］以上になると、シールド部材４０に接続さ
れているシールド部材遮断回路４２Ａを構成する第１の
放電管ＤＣAが導通状態となり、シールド部材４０には
第１の所定の電位（ＶPD1＝−２５０ボルト）が印加さ
れる。同時に、第２の放電管ＤＣBの両端の電位差は
（５０００＋２５０）ボルトとなり、第２の放電管ＤＣ
Bも導通状態となり、アノード電極２４の電位も−２５
０ボルトとなる。その結果、シールド部材印加手段４１
が損傷することを確実に回避することができる。また、
ゲート電極１４や電子放出部１６の永久的な損傷が発生
することもない。シールド部材遮断回路４２Ａの電位が
低下してＶPD2未満になると、シールド部材遮断回路４
２Ａを構成する第１の放電管ＤＣAが完全に非導通状態
となり、更には、第２の放電管ＤＣBも完全に非導通状
態となる。アノード電極２４とシールド部材４０との間
での放電が無くなるまで、以上の動作が繰り返される。
尚、シールド部材遮断回路４２Ａを構成する第１の放電
管ＤＣAにタイマーを接続しておけば、一定の時間が経
過するまで、シールド部材遮断回路４２Ａを構成する第
１の放電管ＤＣAが完全に非導通状態となることを阻止
することができ、一層確実にアノード電極２４とシール
ド部材４０との間での放電を無くすることができる。
【０１２７】図３４には、図３２に示したシールド部材
遮断回路４２Ａの変形例を備えた平面型表示装置の概念
図を示す。図３２に示したシールド部材遮断回路４２Ａ
においては、シールド部材４０とアノード電極２４との
間に１段の放電管ＤＣBを配設したが、図３４に示すシ
ールド部材遮断回路４２Ｂにおいては、シールド部材４
０とアノード電極２４との間に２段の放電管（第２の放
電管ＤＣB及び第３の放電管ＤＣC）が配設されている。
【０１２８】即ち、このシールド部材遮断回路４２Ｂ
は、一端がシールド部材４０に接続され、他端が第１の
所定の電位（ＶPD1）に接続された第１の放電管ＤＣ
Aと、一端がシールド部材４０に接続され、他端が第３
の放電管ＤＣCの一端に接続され、更には、他端が第３
の所定の電位ＶPD3に接続された第２の放電管ＤＣBと、
他端がアノード電極２４に接続された第３の放電管ＤＣ
Cから構成されている。そして、シールド部材４０の電
位がシールド部材４０と電子照射面（具体的には、アノ
ード電極２４）との間に放電によって第２の所定の電位
（ＶPD2）となったとき、第１の所定の電位と第２の所
定の電位の電位差（ＶPD2−ＶPD1）に応じてシールド部
材遮断回路４２Ｂを構成する放電管ＤＣA，ＤＣB，ＤＣ
Cが動作する。即ち、シールド部材４０の電位が電子放
出部と電子照射面との間に放電によって第２の所定の電
位（ＶPD2）となったとき、シールド部材遮断回路４２
Ａを構成する第１の放電管ＤＣA、第２の放電管ＤＣB、
第３の放電管ＤＣCが動作する。
【０１２９】具体的には、例えば、シールド部材印加手
段４１からシールド部材４０に印加される電位
（ＶCONV）を−５ボルト、第１の所定の電位（ＶPD1）
を−２５０ボルト、第３の所定の電位（ＶPD3）を４キ
ロボルト、第１の放電管ＤＣAの動作電圧を３００ボル
ト、第２の放電管ＤＣB、第３の放電管ＤＣCの動作電圧
を４．１キロボルト、アノード電極駆動回路３７からア
ノード電極２４に印加される電位を８キロボルトとす
る。
【０１３０】今、アノード電極２４とシールド部材４０
との間で放電が生じ始めると、シールド部材４０の電位
は時間と共に上昇する。そして、シールド部材４０の電
位が第２の所定の電位ＶPD2［ここで、ＶPD2は、（Ｖ
PD2−ＶPD1）≧第１の放電管ＤＣAの動作電圧を満足す
る値であり、この例においては、（３００−２５０）＝
５０ボルト］以上になると、シールド部材４０に接続さ
れているシールド部材遮断回路４２Ｂを構成する第１の
放電管ＤＣAが導通状態となり、シールド部材４０には
第１の所定の電位（ＶPD1＝−２５０ボルト）が印加さ
れる。同時に、第２の放電管ＤＣBの両端の電位差は
（４０００＋２５０）ボルトとなり、第２の放電管ＤＣ
Bも導通状態となり、第２の放電管ＤＣBの他端の電位も
−２５０ボルトとなる。更には、第３の放電管ＤＣCの
両端の電位差も動作電圧を超えるので、第３の放電管Ｄ
ＣCも導通状態となり、アノード電極２４の電位も−２
５０ボルトとなる。その結果、シールド部材印加手段４
１が損傷することを確実に回避することができる。ま
た、ゲート電極１４や電子放出部１６の永久的な損傷が
発生することもない。シールド部材遮断回路４２Ｂの電
位が低下してＶPD2未満になると、シールド部材遮断回
路４２Ｂを構成する第１の放電管ＤＣAが完全に非導通
状態となり、更には、第２の放電管ＤＣB、第３の放電
管ＤＣCも完全に非導通状態となる。アノード電極２４
とシールド部材４０との間での放電が無くなるまで、以
上の動作が繰り返される。尚、シールド部材遮断回路４
２Ｂを構成する第１の放電管ＤＣAにタイマーを接続し
ておけば、一定の時間が経過するまで、シールド部材遮
断回路４２Ｂを構成する第１の放電管ＤＣAが完全に非
導通状態となることを阻止することができ、一層確実に
アノード電極２４とシールド部材４０との間での放電を
無くすることができる。
【０１３１】図３２、図３４に示したシールド部材遮断
回路４２Ａ，４２Ｂにおいては、放電開始を電位上昇の
形態で検出したが、アノード電極２４とシールド部材４
０との間を流れるリーク電流の上昇によって検出するこ
とも可能である。このような形態のシールド部材遮断回
路４２Ｃを備えた平面型表示装置の概念図を、図３５に
示す。
【０１３２】このシールド部材遮断回路４２Ｃは、一端
がシールド部材４０に接続され、他端が第１の所定の電
位（ＶPD1）に接続された第１の放電管ＤＣDと、一端が
アノード電極２４に接続され、他端が第１の放電管ＤＣ
Dの一端に接続された第２の放電管ＤＣEとから構成され
ている。尚、シールド部材印加手段４１とシールド部材
４０との間には抵抗Ｒ4が配設され、アノード電極駆動
回路３７とアノード電極２４との間には抵抗Ｒ5が配設
されている。そして、シールド部材４０の電位がシール
ド部材４０と電子照射面（具体的には、アノード電極２
４）との間に放電によって第２の所定の電位（ＶPD2）
となったとき、第１の所定の電位と第２の所定の電位の
電位差（ＶPD2−ＶPD1）に応じてシールド部材遮断回路
４２Ｃを構成する放電管ＤＣD，ＤＣEが動作する。即
ち、シールド部材４０の電位が電子放出部と電子照射面
との間に放電によって第２の所定の電位（ＶPD2）とな
ったとき、シールド部材遮断回路４２Ｃを構成する第１
の放電管ＤＣD、第２の放電管ＤＣEが動作する。
【０１３３】具体的には、例えば、シールド部材印加手
段４１からシールド部材４０に印加される電位
（ＶCONV）を０ボルト、第１の所定の電位（ＶPD1）を
−１００ボルト、第１の放電管ＤＣDの動作電圧を２０
０ボルト、第２の放電管ＤＣEの動作電圧を７．１キロ
ボルト、アノード電極駆動回路３７からアノード電極２
４に印加される電位を７キロボルト、抵抗Ｒ4，Ｒ5の抵
抗値を１ＭΩとする。
【０１３４】今、アノード電極２４とシールド部材４０
との間で放電が生じ始め、０．１０ｍＡの電流（リーク
電流）がアノード電極２４とシールド部材４０との間を
流れたとすると、シールド部材４０の電位が第２の所定
の電位ＶPD2［ここで、ＶPD2は、（ＶPD2−ＶPD1）≧第
１の放電管ＤＣAの動作電圧を満足する値であり、この
例においては、（２００−１００）＝１００ボルト］と
なる。その結果、第１の放電管ＤＣDの両端の電位差が
２００ボルトとなり、シールド部材４０に接続されてい
るシールド部材遮断回路４２Ｃを構成する第１の放電管
ＤＣDが導通状態となり、シールド部材４０には第１の
所定の電位（ＶPD1＝−１００ボルト）が印加される。
同時に、第２の放電管ＤＣEの両端の電位差は７．１キ
ロボルトとなり、第２の放電管ＤＣEも導通状態となる
結果、シールド部材印加手段４１が損傷することを確実
に回避することができる。また、ゲート電極１４や電子
放出部１６の永久的な損傷が発生することもない。その
後、抵抗Ｒ5によって電圧降下が生じ、第２の放電管Ｄ
ＣEの両端の電位差が７．１キロボルト未満となると、
シールド部材遮断回路４２Ｃを構成する第２の放電管Ｄ
ＣEが完全に非導通状態となり、更には、第１の放電管
ＤＣDも完全に非導通状態となる。アノード電極２４と
シールド部材４０との間での放電が無くなるまで、以上
の動作が繰り返される。尚、シールド部材遮断回路４２
Ｃを構成する第２の放電管ＤＣEにタイマーを接続して
おけば、一定の時間が経過するまで、シールド部材遮断
回路４２Ｃを構成する第２の放電管ＤＣEが完全に非導
通状態となることを阻止することができ、一層確実にア
ノード電極２４とシールド部材４０との間での放電を無
くすることができる。
【０１３５】（実施の形態１０）以下、各種の電界放出
素子について説明するが、これらの電界放出素子を用い
た平面型表示装置の構成は、各種の変形を含む本発明の
第１の態様〜第３の態様に係る平面型表示装置、あるい
は、各種の変形を含む第１の構成〜第３の構成とすれば
よい。
【０１３６】［スピント型電界放出素子］スピント型電
界放出素子から成る第１の構造を有する電界放出素子の
模式的な一部端面図を、図３７の（Ｂ）に示す。スピン
ト型電界放出素子は、支持体１１上に形成されたカソー
ド電極１２と、支持体１１及びカソード電極１２上に形
成された絶縁層１３と、絶縁層１３上に形成されたゲー
ト電極１４と、ゲート電極１４及び絶縁層１３を貫通す
る開口部１５と、開口部１５の底部に位置するカソード
電極１２上に設けられた円錐形の電子放出電極１６Ａか
ら構成されている。開口部１５の底部に露出した円錐形
の電子放出電極１６Ａが電子放出部１６に相当する。
【０１３７】スピント型電界放出素子の製造方法は、基
本的には、円錐形の電子放出電極１６Ａを金属材料の垂
直蒸着により形成する方法である。即ち、開口部１５に
対して蒸着粒子は垂直に入射するが、開口部１５の付近
に形成されるオーバーハング状の堆積物による遮蔽効果
を利用して、開口部１５の底部に到達する蒸着粒子の量
を漸減させ、円錐形の堆積物である電子放出電極１６Ａ
を自己整合的に形成する。ここでは、不要なオーバーハ
ング状の堆積物の除去を容易とするために、ゲート電極
１４上に剥離層１７を予め形成しておく方法について、
支持体等の模式的な一部端面図である図３６〜図３７を
参照して説明する。
【０１３８】［工程−１００］先ず、例えばガラス基板
から成る支持体１１上にニオブ（Ｎｂ）から成るストラ
イプ状のカソード電極１２を形成した後、全面にＳｉＯ
2から成る絶縁層１３を形成し、更に、ゲート電極１４
を絶縁層１３上に形成する。ゲート電極１４の形成は、
例えば、スパッタリング法、リソグラフィ技術及びドラ
イエッチング技術に基づき行うことができる。次に、ゲ
ート電極１４及び絶縁層１３に開口部１５をＲＩＥ（反
応性イオン・エッチング）法にて形成し、開口部１５の
底部にカソード電極１２を露出させる（図３６の（Ａ）
参照）。尚、カソード電極１２は、単一の材料層であっ
てもよく、複数の材料層を積層することによって構成す
ることもできる。例えば、後の工程で形成される各電子
放出電極の電子放出特性のばらつきを少なくするため
に、カソード電極１２の表層部を残部よりも電気抵抗率
の高い材料で構成することができる。
【０１３９】［工程−１１０］次に、開口部１５の底部
に露出したカソード電極１２上に、電子放出電極１６Ａ
を形成する。具体的には、先ず、アルミニウムを斜め蒸
着することにより、剥離層１７を形成する。このとき、
支持体１１の法線に対する蒸着粒子の入射角を十分に大
きく選択することにより、開口部１５の底部にアルミニ
ウムを殆ど堆積させることなく、ゲート電極１４及び絶
縁層１３上に剥離層１７を形成することができる。この
剥離層１７は、開口部１５の開口端部から庇状に張り出
しており、これにより開口部１５が実質的に縮径される
（図３６の（Ｂ）参照）。
【０１４０】［工程−１２０］次に、全面に例えばモリ
ブデン（Ｍｏ）を垂直蒸着する。このとき、図３７の
（Ａ）に示すように、剥離層１７上でオーバーハング形
状を有するモリブデンから成る導電体層１８が成長する
に伴い、開口部１５の実質的な直径が次第に縮小される
ので、開口部１５の底部において堆積に寄与する蒸着粒
子は、次第に開口部１５の中央付近を通過するものに限
られるようになる。その結果、開口部１５の底部には円
錐形の堆積物が形成され、この円錐形のモリブデンから
成る堆積物が電子放出電極１６Ａとなる。
【０１４１】その後、電気化学的プロセス及び湿式プロ
セスによって剥離層１７を絶縁層１３及びゲート電極１
４の表面から剥離し、絶縁層１３及びゲート電極１４の
上方の導電体層１８を選択的に除去する。その結果、図
３７の（Ｂ）に示すように、開口部１５の底部に位置す
るカソード電極１２上に円錐形の電子放出電極１６Ａを
残すことができる。
【０１４２】尚、かかる電界放出素子が多数形成された
第１パネル（カソードパネル）１０と第２パネル（アノ
ードパネル）２０とを組み合わせると、図３に示した平
面型表示装置を得ることができる。具体的には、例え
ば、セラミックスやガラスから作製された高さ約１ｍｍ
の枠体（図示せず）を用意し、枠体と第１パネル１０と
第２パネル２０とを例えばフリットガラスを用いて貼り
合わせ、フリットガラスを乾燥した後、約４５０゜Ｃで
１０〜３０分焼成すればよい。その後、平面型表示装置
の内部を１０-4Ｐａ程度の真空度となるまで排気し、適
当な方法で封止する。あるいは又、例えば、枠体と第１
パネル１０と第２パネル２０との貼り合わせを高真空雰
囲気中で行ってもよい。あるいは又、平面型表示装置の
構造に依っては、枠体無しで、第１パネル１０と第２パ
ネル２０とを貼り合わせてもよい。
【０１４３】第２パネル２０の製造方法の一例を、以
下、図３８を参照して説明する。先ず、発光性結晶粒子
組成物を調製する。そのために、例えば、純水に分散剤
を分散させ、ホモミキサーを用いて３０００ｒｐｍにて
１分間、撹拌を行う。次に、発光性結晶粒子を分散剤が
分散した純水中に投入し、ホモミキサーを用いて５００
０ｒｐｍにて５分間、撹拌を行う。その後、例えば、ポ
リビニルアルコール及び重クロム酸アンモニウムを添加
して、十分に撹拌し、濾過する。
【０１４４】第２パネル２０の製造においては、例えば
ガラスから成る基板２１上の全面に感光性被膜５０を形
成（塗布）する。そして、露光光源（図示せず）から射
出され、マスク５３に設けられた開口５４を通過した露
光光によって、基板２１上に形成された感光性被膜５０
を露光して感光領域５１を形成する（図３８の（Ａ）参
照）。その後、感光性被膜５０を現像して選択的に除去
し、感光性被膜の残部（露光、現像後の感光性被膜）５
２を基板２１上に残す（図３８の（Ｂ）参照）。次に、
全面にカーボン剤（カーボンスラリー）を塗布し、乾
燥、焼成した後、リフトオフ法にて感光性被膜の残部５
２及びその上のカーボン剤を除去することによって、露
出した基板２１上にカーボン剤から成るブラックマトリ
クス２３とを形成し、併せて、感光性被膜の残部５２を
除去する（図３８の（Ｃ）参照）。その後、露出した基
板２１上に、赤、緑、青の各蛍光体層２２（２２Ｒ，２
２Ｇ，２２Ｂ）を形成する（図３８の（Ｄ）参照）。具
体的には、各発光性結晶粒子（蛍光体粒子）から調製さ
れた発光性結晶粒子組成物を使用し、例えば、赤色の感
光性の発光性結晶粒子組成物（蛍光体スラリー）を全面
に塗布し、露光、現像し、次いで、緑色の感光性の発光
性結晶粒子組成物（蛍光体スラリー）を全面に塗布し、
露光、現像し、更に、青色の感光性の発光性結晶粒子組
成物（蛍光体スラリー）を全面に塗布し、露光、現像す
ればよい。その後、蛍光体層２２及びブラックマトリク
ス２３上にスパッタリング法にて厚さ約０．０７μｍの
アルミニウム薄膜から成るアノード電極２４を形成す
る。尚、スクリーン印刷法等により各蛍光体層２２を形
成することもできる。
【０１４５】尚、アノード電極は、有効領域を１枚のシ
ート状の導電材料で被覆した形式のアノード電極として
もよいし、１又は複数の電子放出部、あるいは、１又は
複数の画素に対応するアノード電極ユニットが集合した
形式のアノード電極としてもよい。本発明の第１の態様
あるいは第３の態様に係る平面型表示装置において、ア
ノード電極が前者の構成の場合、かかるアノード電極に
アノード電極駆動回路を接続すればよいし、アノード電
極が後者の構成の場合、例えば、各アノード電極ユニッ
トにアノード電極駆動回路を接続すればよい。また、本
発明の第２の態様に係る平面型表示装置において、アノ
ード電極が前者の構成の場合、アノード電極遮断回路を
１つ設ければよいし、アノード電極が後者の構成の場
合、例えば、アノード電極遮断回路をアノード電極ユニ
ットの数だけ設ければよい。
【０１４６】［クラウン型電界放出素子］クラウン型電
界放出素子から成る第１の構造を有する電界放出素子の
模式的な一部端面図を図４１の（Ａ）に示し、一部を切
り欠いた模式的な斜視図を図４１の（Ｂ）に示す。クラ
ウン型電界放出素子は、支持体１１上に形成されたカソ
ード電極１２と、支持体１１及びカソード電極１２上に
形成された絶縁層１３と、絶縁層１３上に形成されたゲ
ート電極１４と、ゲート電極１４及び絶縁層１３を貫通
する開口部１５と、開口部１５の底部に位置するカソー
ド電極１２の部分の上に設けられたクラウン（王冠）型
の電子放出電極１６Ｂから構成されている。開口部１５
の底部に露出したクラウン（王冠）型の電子放出電極１
６Ｂが電子放出部１６に相当する。
【０１４７】以下、クラウン型電界放出素子の製造方法
を、支持体等の模式的な一部端面図等である図３９〜図
４１を参照して説明する。
【０１４８】［工程−２００］先ず、例えばガラス基板
から成る支持体１１上に、ストライプのカソード電極１
２を形成する。尚、カソード電極１２は、図面の紙面左
右方向に延びている。ストライプ状のカソード電極１２
は、例えば支持体１１上にＩＴＯ膜をスパッタリング法
により約０．２μｍの厚さに全面に亙って成膜した後、
ＩＴＯ膜をパターニングすることによって形成すること
ができる。尚、カソード電極１２は、単一の材料層であ
ってもよく、複数の材料層を積層することによって構成
することもできる。例えば、後の工程で形成される各電
子放出電極の電子放出特性のばらつきを少なくするため
に、カソード電極１２の表層部を残部よりも電気抵抗率
の高い材料で構成することができる。次に、支持体１１
及びカソード電極１２上に絶縁層１３を形成する。ここ
では、一例としてガラスペーストを全面に約３μｍの厚
さにスクリーン印刷する。次に、絶縁層１３に含まれる
水分や溶剤を除去し、且つ、絶縁層１３を平坦化するた
めに、例えば１００゜Ｃ、１０分間の仮焼成、及び５０
０゜Ｃ、２０分間の本焼成といった２段階の焼成を行
う。尚、上述のようなガラスペーストを用いたスクリー
ン印刷に替えて、例えばプラズマＣＶＤ法によりＳｉＯ
2膜を形成してもよい。
【０１４９】次に、絶縁層１３上に、ストライプ状のゲ
ート電極１４を形成する（図３９の（Ａ）参照）。尚、
ゲート電極１４は、図面の紙面垂直方向に延びている。
ゲート電極１４は、例えば、絶縁層１３上に厚さ約２０
ｎｍのクロム（Ｃｒ）膜と厚さ０．２μｍの金（Ａｕ）
膜を電子ビーム蒸着法によりこの順に全面成膜し、続い
てこの積層膜をパターニングすることにより形成するこ
とができる。尚、クロム膜は、絶縁層１３に対する金膜
の密着性の不足を補うために形成される。ゲート電極１
４の射影像の延びる方向は、ストライプ状のカソード電
極１２の射影像の延びる方向と９０度を成す。
【０１５０】［工程−２１０］次に、例えばフォトレジ
スト材料から成るエッチング用マスクを用いてゲート電
極１４及び絶縁層１３をＲＩＥ法に基づきエッチング
し、ゲート電極１４及び絶縁層１３に開口部１５を形成
し、開口部１５の底部にカソード電極１２を露出させる
（図３９の（Ｂ）参照）。開口部１５の直径を約２〜５
０μｍとする。
【０１５１】［工程−２２０］次に、エッチング用マス
クを除去し、ゲート電極１４上、絶縁層１３上、及び開
口部１５の側壁面上に剥離層６０を形成する（図４０の
（Ａ）参照）。かかる剥離層６０を形成するには、例え
ば、フォトレジスト材料をスピンコーティング法により
全面に塗布し、開口部１５の底部の一部分（中央部）の
みを除去するようなパターニングを行えばよい。この時
点で、開口部１５の実質的な直径は、約１〜２０μｍに
縮径される。
【０１５２】［工程−２３０］次に、図４０の（Ｂ）に
示すように、全面に組成物原料から成る導電性組成物層
６１を形成する。ここで使用する組成物原料は、例え
ば、導電性粒子として平均粒径約０．１μｍの黒鉛粒子
を６０重量％、バインダとして４号の水ガラスを４０重
量％含む。この組成物原料を、例えば１４００ｒｐｍ、
１０秒間の条件で全面にスピンコートする。開口部１５
内における導電性組成物層６１の表面は、組成物原料の
表面張力に起因して、開口部１５の側壁面に沿って迫り
上がり、開口部１５の中央部に向かって窪む。その後、
導電性組成物層６１に含まれる水分を除去するための仮
焼成を、例えば大気中、４００゜Ｃで３０分間行う。
【０１５３】組成物原料において、バインダは、（１）
それ自身が導電性粒子の分散媒であってもよいし、
（２）導電性粒子を被覆していてもよいし、（３）適当
な溶媒に分散あるいは溶解されることによって、導電性
粒子の分散媒を構成してもよい。（３）のケースの典型
例は水ガラスであり、日本工業規格（ＪＩＳ）Ｋ１４０
８に規定される１号乃至４号、又はこれらの同等品を使
用することができる。１号乃至４号は、水ガラスの構成
成分である酸化ナトリウム（Ｎａ2Ｏ）１モルに対する
酸化珪素（ＳｉＯ2）のモル数（約２〜４モル）の違い
に基づく４段階の等級であり、それぞれ粘度が大きく異
なる。従って、リフトオフ・プロセスで水ガラスを使用
する際には、水ガラスに分散させる導電性粒子の種類や
含有量、剥離層６０との親和性、開口部１５のアスペク
ト比等の諸条件を考慮して、最適な等級の水ガラスを選
択するか、又は、これらの等級と同等の水ガラスを調製
して使用することが好ましい。
【０１５４】バインダは一般に導電性に劣るので、組成
物原料中の導電性粒子の含有量に対してバインダの含有
量が多過ぎると、形成される電子放出電極１６Ｂの電気
抵抗値が上昇し、電子放出が円滑に行われなくなる虞が
ある。従って、例えば水ガラス中に導電性粒子としてカ
ーボン系材料粒子を分散させて成る組成物原料を例にと
ると、組成物原料の全重量に占めるカーボン系材料粒子
の割合は、電子放出電極１６Ｂの電気抵抗値、組成物原
料の粘度、導電性粒子同士の接着性等の特性を考慮し、
概ね３０〜９５重量％の範囲に選択することが好まし
い。カーボン系材料粒子の割合をかかる範囲内に選択す
ることにより、形成される電子放出電極１６Ｂの電気抵
抗値を十分に下げると共に、カーボン系材料粒子同士の
接着性を良好に保つことが可能となる。但し、導電性粒
子としてカーボン系材料粒子にアルミナ粒子を混合して
用いた場合には、導電性粒子同士の接着性が低下する傾
向があるので、アルミナ粒子の含有量に応じてカーボン
系材料粒子の割合を高めることが好ましく、６０重量％
以上とすることが特に好ましい。尚、組成物原料には、
導電性粒子の分散状態を安定化させるための分散剤や、
ｐＨ調整剤、乾燥剤、硬化剤、防腐剤等の添加剤が含ま
れていてもよい。また、導電性粒子を結合剤（バイン
ダ）の被膜で覆った粉体を、適当な分散媒中に分散させ
て成る組成物原料を用いてもよい。
【０１５５】一例として、王冠状の電子放出電極１６Ｂ
の直径を概ね１〜２０μｍとし、導電性粒子としてカー
ボン系材料粒子を使用した場合、カーボン系材料粒子の
粒径は概ね０．１μｍ〜１μｍの範囲とすることが好ま
しい。カーボン系材料粒子の粒径をかかる範囲に選択す
ることにより、王冠状の電子放出電極１６Ｂの縁部に十
分に高い機械的強度が備わり、且つ、カソード電極１２
に対する電子放出電極１６Ｂの密着性が良好となる。
【０１５６】［工程−２４０］次に、図４０の（Ｃ）に
示すように、剥離層６０を除去する。剥離は、２重量％
の水酸化ナトリウム水溶液中に、３０秒間浸漬すること
により行う。このとき、超音波振動を加えながら剥離を
行ってもよい。これにより、剥離層６０と共に剥離層６
０上の導電性組成物層６１の部分が除去され、開口部１
５の底部に露出したカソード電極１２上の導電性組成物
層６１の部分のみが残される。この残存した部分が電子
放出電極１６Ｂとなる。電子放出電極１６Ｂの形状は、
表面が開口部１５の中央部に向かって窪み、王冠状とな
る。［工程−２４０］が終了した時点における状態を、
図４１に示す。図４１の（Ｂ）は、電界放出素子の一部
を示す模式的な斜視図であり、図４１の（Ａ）は図４１
の（Ｂ）の線Ａ−Ａに沿った模式的な一部端面図であ
る。図４１の（Ｂ）では、電子放出電極１６Ｂの全体が
見えるように、絶縁層１３とゲート電極１４との一部を
切り欠いている。尚、１つの重複領域には、５〜１００
個程度の電子放出電極１６Ｂを設けることで十分であ
る。尚、導電性粒子が電子放出電極１６Ｂの表面に確実
に露出するように、電子放出電極１６Ｂの表面に露出し
たバインダをエッチングによって除去してもよい。
【０１５７】［工程−２５０］次に、電子放出電極１６
Ｂの焼成を行う。焼成は、乾燥大気中、４００゜Ｃ、３
０分間の条件で行う。尚、焼成温度は、組成物原料に含
まれるバインダの種類に応じて選択すればよい。例え
ば、バインダが水ガラスのような無機材料である場合に
は、無機材料を焼成し得る温度で熱処理を行えばよい。
バインダが熱硬化性樹脂である場合には、熱硬化性樹脂
を硬化し得る温度で熱処理を行えばよい。但し、導電性
粒子同士の密着性を保つために、熱硬化性樹脂が過度に
分解したり炭化する虞のない温度で熱処理を行うことが
好適である。いずれのバインダを用いるにしても、熱処
理温度は、ゲート電極やカソード電極、絶縁層に損傷や
欠陥が生じない温度とする必要がある。熱処理雰囲気
は、ゲート電極やカソード電極の電気抵抗率が酸化によ
って上昇したり、あるいはゲート電極やカソード電極に
欠陥や損傷が生ずることがないように、不活性ガス雰囲
気とすることが好ましい。尚、バインダとして熱可塑性
樹脂を使用した場合には、熱処理を必要としない場合が
ある。
【０１５８】［扁平型電界放出素子（その１）］扁平型
電界放出素子から成る第１の構造を有する電界放出素子
の模式的な一部断面図を、図４２の（Ｃ）に示す。扁平
型電界放出素子は、例えばガラスから成る支持体１１上
に形成されたカソード電極１２、支持体１１及びカソー
ド電極１２上に形成された絶縁層１３、絶縁層１３上に
形成されたゲート電極１４、ゲート電極１４及び絶縁層
１３を貫通する開口部１５、並びに、開口部１５の底部
に位置するカソード電極１２の部分の上に設けられた扁
平の電子放出電極１６Ｃから成る。ここで、電子放出電
極１６Ｃは、図４２の（Ｃ）の紙面垂直方向に延びたス
トライプ状のカソード電極１２上に形成されている。ま
た、ゲート電極１４は、図４２の（Ｃ）の紙面左右方向
に延びている。カソード電極１２及びゲート電極１４は
クロムから成る。電子放出電極１６Ｃは、具体的には、
グラファイト粉末から成る薄層から構成されている。ま
た、電界放出素子の動作安定化、電子放出特性の均一化
のために、カソード電極１２と電子放出電極１６Ｃとの
間にＳｉＣから成る抵抗体層６２が設けられている。図
４２の（Ｃ）に示した扁平型電界放出素子においては、
カソード電極１２の表面の全域に亙って、抵抗体層６２
及び電子放出電極１６Ｃが形成されているが、このよう
な構造に限定するものではなく、要は、少なくとも開口
部１５の底部に電子放出電極１６Ｃが設けられていれば
よい。
【０１５９】以下、支持体等の模式的な一部断面図であ
る図４２を参照して、扁平型電界放出素子の製造方法を
説明する。
【０１６０】［工程−３００］先ず、支持体１１上に、
クロム（Ｃｒ）から成るカソード電極用導電材料層をス
パッタリング法にて形成した後、リソグラフィ技術及び
ドライエッチング技術に基づきカソード電極用導電材料
層をパターニングする。これによって、ストライプ状の
カソード電極１２を支持体１１上に形成することができ
る（図４２の（Ａ）参照）。尚、カソード電極１２は、
図４２の紙面垂直方向に延びている。
【０１６１】［工程−３１０］次に、カソード電極１２
上に、電子放出電極１６Ｃを形成する。具体的には、先
ず、全面にスパッタリング法にてＳｉＣから成る抵抗体
層６２を形成し、次いで、抵抗体層６２の上にグラファ
イト粉末塗料から成る電子放出電極１６Ｃをスピンコー
ティング法にて形成し、電子放出電極１６Ｃを乾燥させ
る。その後、電子放出電極１６Ｃ及び抵抗体層６２を公
知の方法に基づきパターニングする（図４２の（Ｂ）参
照）。電子放出部は電子放出電極１６Ｃから構成され
る。
【０１６２】［工程−３２０］次に、全面に絶縁層１３
を形成する。具体的には、電子放出電極１６Ｃ及び支持
体１１上に、例えば、スパッタリング法にてＳｉＯ2か
ら成る絶縁層１３を形成する。尚、絶縁層１３を、ガラ
スペーストをスクリーン印刷する方法や、ＳｉＯ2層を
ＣＶＤ法にて形成する方法に基づき形成することもでき
る。その後、ストライプ状のゲート電極１４を絶縁層１
３上に形成する。
【０１６３】［工程−３３０］次に、エッチング用マス
クを設けた後、ゲート電極１４及び絶縁層１３に開口部
１５を形成し、開口部１５の底部に電子放出電極１６Ｃ
を露出させる。その後、エッチング用マスクを除去し、
電子放出電極１６Ｃ中の有機溶剤を除去するために、４
００゜Ｃ、３０分の熱処理を施す。こうして、図４２の
（Ｃ）に示した電界放出素子を得ることができる。
【０１６４】［扁平型電界放出素子（その２）］扁平型
電界放出素子から成る第１の構造を有する電界放出素子
の変形例の模式的な一部断面図を、図４３の（Ｃ）に示
す。図４３の（Ｃ）に示す扁平型電界放出素子において
は、電子放出電極１６Ｃの構造が、図４２の（Ｃ）に示
した扁平型電界放出素子と若干異なっている。以下、支
持体等の模式的な一部断面図である図４３を参照して、
かかる電界放出素子の製造方法を説明する。
【０１６５】［工程−４００］先ず、支持体１１上にカ
ソード電極用導電材料層を形成する。具体的には、支持
体１１の全面にレジスト材料層（図示せず）を形成した
後、カソード電極を形成すべき部分のレジスト材料層を
除去する。その後、全面にクロム（Ｃｒ）から成るカソ
ード電極用導電材料層をスパッタリング法にて形成す
る。更に、全面にスパッタリング法にてＳｉＣから成る
抵抗体層６２を形成し、次いで、抵抗体層６２の上にグ
ラファイト粉末塗料層をスピンコーティング法にて形成
し、グラファイト粉末塗料層を乾燥させる。その後、剥
離液を用いてレジスト材料層を除去すると、レジスト材
料層上に形成されたカソード電極用導電材料層、抵抗体
層６２及びグラファイト粉末塗料層も除去される。こう
して、カソード電極１２、抵抗体層６２及び電子放出電
極１６Ｃが積層された構造を得ることができる（図４３
の（Ａ）参照）。
【０１６６】［工程−４１０］次に、全面に絶縁層１３
を形成した後、絶縁層１３上にストライプ状のゲート電
極１４を形成する（図４３の（Ｂ）参照）。その後、ゲ
ート電極１４及び絶縁層１３に開口部１５を形成するこ
とによって、開口部１５の底部に電子放出電極１６Ｃを
露出させる（図４３の（Ｃ）参照）。開口部１５の底部
に露出したカソード電極１２の表面に設けられた電子放
出電極１６Ｃが電子放出部に相当する。
【０１６７】［扁平型電界放出素子（その３）］扁平型
電界放出素子から成る第１の構造を有する電界放出素子
の別の変形例の模式的な一部端面図を、図４５の（Ｂ）
に示す。この扁平型電界放出素子においては、電子放出
電極１６Ｄは、ＣＶＤ法に基づき形成された炭素薄膜か
ら構成されている。
【０１６８】電子放出部を炭素薄膜から構成すること
は、炭素（Ｃ）の仕事関数が低く、高い放出電子電流を
達成することができるので、好ましい。炭素薄膜から電
子を放出させるためには、炭素薄膜が適切な電界（例え
ば、１０6ボルト／ｃｍ程度の強度を有する電界）中に
置かれた状態とすればよい。
【０１６９】ところで、レジスト層をエッチング用マス
クとして使用し、酸素ガスを用いてダイヤモンド薄膜の
ような炭素薄膜のプラズマエッチングを行った場合、エ
ッチング反応系における反応副生成物として（ＣＨx）
系あるいは（ＣＦx）系等の炭素系ポリマーが堆積性物
質として生成する。一般に、プラズマエッチングにおい
て堆積性物質がエッチング反応系に生成した場合、この
堆積性物質はイオン入射確率の低いレジスト層の側壁
面、あるいは被エッチング物の加工端面に堆積して所謂
側壁保護膜を形成し、被エッチング物の異方性加工によ
って得られる形状の達成に寄与する。しかしながら、酸
素ガスをエッチング用ガスとして使用した場合には、炭
素系ポリマーから成る側壁保護膜は、生成しても、直ち
に酸素ガスによって除去されてしまう。また、酸素ガス
をエッチング用ガスとして使用した場合には、レジスト
層の消耗も激しい。これらの理由により、従来のダイヤ
モンド薄膜の酸素プラズマ加工においては、ダイヤモン
ド薄膜のマスクの寸法に対する寸法変換差が大きく、異
方性加工も困難な場合が多い。
【０１７０】このような問題を解決するためには、例え
ば、カソード電極の表面に炭素薄膜選択成長領域を形成
し、炭素薄膜選択成長領域上に炭素薄膜から成る電子放
出部を形成する構成とすればよい。即ち、この電界放出
素子の製造においては、支持体上にカソード電極を形成
した後、カソード電極の表面に炭素薄膜選択成長領域を
形成し、その後、炭素薄膜選択成長領域上に炭素薄膜
（電子放出部に相当する）を形成する。尚、カソード電
極の表面に炭素薄膜選択成長領域を形成する工程を、炭
素薄膜選択成長領域形成工程と呼ぶ。
【０１７１】ここで、炭素薄膜選択成長領域は、表面に
金属粒子が付着したカソード電極の部分、若しくは、表
面に金属薄膜が形成されたカソード電極の部分であるこ
とが好ましい。尚、炭素薄膜選択成長領域における炭素
薄膜の選択成長を一層確実なものとするために、炭素薄
膜選択成長領域の表面には、硫黄（Ｓ）、ホウ素（Ｂ）
又はリン（Ｐ）が付着していることが望ましく、これら
の物質は一種の触媒としての作用を果たすと考えられ、
これによって、炭素薄膜の選択成長性を一層向上させる
ことができる。尚、炭素薄膜選択成長領域は、開口部の
底部に位置するカソード電極の部分の表面に形成されて
いればよく、開口部の底部に位置するカソード電極の部
分から開口部の底部以外のカソード電極の部分の表面に
延在するように形成されていてもよい。また、炭素薄膜
選択成長領域は、開口部の底部に位置するカソード電極
の部分の表面の全面に形成されていても、部分的に形成
されていてもよい。
【０１７２】炭素薄膜選択成長領域形成工程は、炭素薄
膜選択成長領域を形成すべきカソード電極の部分の表面
（以下、単にカソード電極の表面と呼ぶ場合がある）
に、金属粒子を付着させ、若しくは、金属薄膜を形成す
る工程から成り、以て、表面に金属粒子が付着し、若し
くは、表面に金属薄膜が形成されたカソード電極の部分
から成る炭素薄膜選択成長領域を得ることが好ましい。
また、この場合、炭素薄膜選択成長領域における炭素薄
膜の選択成長を一層確実なものとするために、炭素薄膜
選択成長領域の表面に、硫黄（Ｓ）、ホウ素（Ｂ）又は
リン（Ｐ）を付着させることが望ましく、これによっ
て、炭素薄膜の選択成長性を一層向上させることができ
る。炭素薄膜選択成長領域の表面に硫黄、ホウ素又はリ
ンを付着させる方法としては、例えば、硫黄、ホウ素又
はリンを含む化合物から成る化合物層を炭素薄膜選択成
長領域の表面に形成し、次いで、例えば加熱処理を化合
物層に施すことによって化合物層を構成する化合物を分
解させ、炭素薄膜選択成長領域の表面に硫黄、ホウ素又
はリンを残す方法を挙げることができる。硫黄を含む化
合物としてチオナフテン、チオフテン、チオフェンを例
示することができる。ホウ素を含む化合物として、トリ
フェニルボランを例示することができる。リンを含む化
合物として、トリフェニルフォスフィンを例示すること
ができる。
【０１７３】あるいは又、炭素薄膜選択成長領域におけ
る炭素薄膜の選択成長を一層確実なものとするために、
カソード電極の表面に、金属粒子を付着させ、若しく
は、金属薄膜を形成した後、金属粒子の表面若しくは金
属薄膜の表面の金属酸化物（所謂、自然酸化膜）を除去
することが望ましい。金属粒子の表面若しくは金属薄膜
の表面の金属酸化物の除去を、例えば、水素ガス雰囲気
におけるマイクロ波プラズマ法、トランス結合型プラズ
マ法、誘導結合型プラズマ法、電子サイクロトロン共鳴
プラズマ法、ＲＦプラズマ法等に基づくプラズマ還元処
理、アルゴンガス雰囲気におけるスパッタ処理、若しく
は、例えばフッ酸等の酸や塩基を用いた洗浄処理によっ
て行うことが望ましい。尚、炭素薄膜選択成長領域の表
面に硫黄、ホウ素又はリンを付着させる工程、あるいは
又、金属粒子の表面若しくは金属薄膜の表面の金属酸化
物を除去する工程を含む場合、絶縁層に開口部を設けた
後、炭素薄膜選択成長領域上に炭素薄膜を形成する前に
これらの工程を実行することが好ましい。
【０１７４】炭素薄膜選択成長領域を得るためにカソー
ド電極の表面に金属粒子を付着させる方法として、例え
ば、炭素薄膜選択成長領域を形成すべきカソード電極の
領域以外の領域を適切な材料（例えば、マスク層）で被
覆した状態で、溶媒と金属粒子から成る層を炭素薄膜選
択成長領域を形成すべきカソード電極の部分の表面に形
成した後、溶媒を除去し、金属粒子を残す方法を挙げる
ことができる。あるいは又、カソード電極の表面に金属
粒子を付着させる工程として、例えば、炭素薄膜選択成
長領域を形成すべきカソード電極の領域以外の領域を適
切な材料（例えば、マスク層）で被覆した状態で、金属
粒子を構成する金属原子を含む金属化合物粒子をカソー
ド電極の表面に付着させた後、金属化合物粒子を加熱す
ることによって分解し、以て、表面に金属粒子が付着し
たカソード電極の部分から成る炭素薄膜選択成長領域を
得る方法を挙げることができる。この場合、具体的に
は、溶媒と金属化合物粒子から成る層を炭素薄膜選択成
長領域を形成すべきカソード電極の部分の表面に形成し
た後、溶媒を除去し、金属化合物粒子を残す方法を例示
することができる。金属化合物粒子は、金属粒子を構成
する金属のハロゲン化物（例えば、ヨウ化物、塩化物、
臭化物等）、酸化物、水酸化物及び有機金属から成る群
から選択された少なくとも１種類の材料から成ることが
好ましい。尚、これらの方法においては、適切な段階
で、炭素薄膜選択成長領域を形成すべきカソード電極の
領域以外の領域を被覆した材料（例えば、マスク層）を
除去する。
【０１７５】炭素薄膜選択成長領域を得るためにカソー
ド電極の表面に金属薄膜を形成する方法として、例え
ば、炭素薄膜選択成長領域を形成すべきカソード電極の
領域以外の領域を適切な材料で被覆した状態での、電解
メッキ法、無電解メッキ法、ＭＯＣＶＤ法を含むＣＶＤ
法（化学的気相成長法）、物理的気相成長法（ＰＶＤ
法、Physical Vapor Deposition 法）等の公知の方法を
挙げることができる。尚、物理的気相成長法として、
（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着
等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２
極スパッタリング法、直流スパッタリング法、直流マグ
ネトロンスパッタリング法、高周波スパッタリング法、
マグネトロンスパッタリング法、イオンビームスパッタ
リング法、バイアススパッタリング法等の各種スパッタ
リング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多
陰極法、活性化反応法、電界蒸着法、高周波イオンプレ
ーティング法、反応性イオンプレーティング法等の各種
イオンプレーティング法を挙げることができる。
【０１７６】ここで、金属粒子あるいは金属薄膜は、モ
リブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステ
ン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、
鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）及び亜鉛（Ｚ
ｎ）から成る群から選択された少なくとも１種類の金属
から構成されていることが好ましい。
【０１７７】炭素薄膜として、グラファイト薄膜、アモ
ルファスカーボン薄膜、ダイヤモンドライクカーボン薄
膜、あるいはフラーレン薄膜を挙げることができる。炭
素薄膜の形成方法として、マイクロ波プラズマ法、トラ
ンス結合型プラズマ法、誘導結合型プラズマ法、電子サ
イクロトロン共鳴プラズマ法、ＲＦプラズマ法等に基づ
くＣＶＤ法、平行平板型ＣＶＤ装置を用いたＣＶＤ法を
例示することができる。炭素薄膜の形態には、薄膜状は
もとより、炭素のウィスカー、炭素のナノチューブ（中
空及び中実を含む）が包含される。
【０１７８】尚、カソード電極の構造としては、導電材
料層の１層構成とすることもできるし、下層導電材料
層、下層導電材料層上に形成された抵抗体層、抵抗体層
上に形成された上層導電材料層の３層構成とすることも
できる。後者の場合、上層導電材料層の表面に炭素薄膜
選択成長領域を形成する。このように、抵抗体層を設け
ることによって、電子放出電極における電子放出特性の
均一化を図ることができる。
【０１７９】以下、支持体等の模式的な一部端面図であ
る図４４及び図４５を参照して、扁平型電界放出素子の
製造方法の一例を説明する。
【０１８０】［工程−５００］先ず、例えばガラス基板
から成る支持体１１上にカソード電極用導電材料層を形
成し、次いで、周知のリソグラフィ技術及びＲＩＥ法に
基づきカソード電極用導電材料層をパターニングするこ
とによって、ストライプ状のカソード電極１２を支持体
１１上に形成する。ストライプ状のカソード電極１２
は、図面の紙面左右方向に延びている。カソード電極１
２は、例えばスパッタリング法により形成された厚さ約
０．２μｍのクロム（Ｃｒ）層から成る。
【０１８１】［工程−５１０］その後、全面に、具体的
には、支持体１１上及びカソード電極１２上に絶縁層１
３を形成する。
【０１８２】［工程−５２０］次いで、ストライプ状の
ゲート電極１４を絶縁層１３上に形成した後、ゲート電
極１４及び絶縁層１３に開口部１５を形成し、開口部１
５の底部にカソード電極１２を露出させる（図４４の
（Ａ）参照）。ストライプ状のゲート電極１４は図面の
紙面垂直方向に延びている。開口部１５の平面形状は、
例えば直径１μｍ〜３０μｍの円形である。開口部１５
を、例えば、１画素分の領域（重複領域）に１個〜３０
００個程度形成すればよい。
【０１８３】［工程−５３０］次に、開口部１５の底部
に露出したカソード電極１２上に、電子放出電極１６Ｄ
を形成する。具体的には、先ず、開口部１５の底部に位
置するカソード電極１２の表面に炭素薄膜選択成長領域
６３を形成する。そのために、先ず、開口部１５の底部
の中央部にカソード電極１２の表面が露出したマスク層
６４を形成する（図４４の（Ｂ）参照）。具体的には、
レジスト材料層をスピンコーティング法にて開口部１５
内を含む全面に成膜した後、リソグラフィ技術に基づ
き、開口部１５の底部の中央部に位置するレジスト材料
層に孔部を形成することによって、マスク層６４を得る
ことができる。マスク層６４は、開口部１５の底部に位
置するカソード電極１２の一部分、開口部１５の側壁、
ゲート電極１４及び絶縁層１３を被覆している。これに
よって、次の工程で、開口部１５の底部の中央部に位置
するカソード電極１２の表面に炭素薄膜選択成長領域を
形成するが、カソード電極１２とゲート電極１４とが金
属粒子によって短絡することを確実に防止し得る。
【０１８４】次に、露出したカソード電極１２の表面を
含むマスク層６４上に、金属粒子を付着させる。具体的
には、ニッケル（Ｎｉ）微粒子をポリシロキサン溶液中
に分散させた溶液（溶媒としてイソプロピルアルコール
を使用）をスピンコーティング法にて全面に塗布し、炭
素薄膜選択成長領域６３を形成すべきカソード電極１２
の部分の表面に溶媒と金属粒子から成る層を形成する。
その後、マスク層６４を除去し、４００゜Ｃ程度に加熱
することによって溶媒を除去し、露出したカソード電極
１２の表面に金属粒子６５を残すことで、炭素薄膜選択
成長領域６３を得ることができる（図４５の（Ａ）参
照）。尚、ポリシロキサンは、露出したカソード電極１
２の表面に金属粒子６５を固定させる機能（所謂、接着
機能）を有する。
【０１８５】［工程−５４０］その後、炭素薄膜選択成
長領域６３上に、厚さ約０．２μｍの炭素薄膜６６を形
成し、電子放出電極１６Ｄを得る。この状態を図４５の
（Ｂ）に示す。マイクロ波プラズマＣＶＤ法に基づく炭
素薄膜６６の成膜条件を、以下の表１に例示する。
【０１８６】［表１］ ［炭素薄膜の成膜条件］ 使用ガス ：ＣＨ4／Ｈ2＝１００／１０ＳＣＣＭ 圧力 ：１．３×１０3Ｐａ マイクロ波パワー：５００Ｗ（１３．５６ＭＨｚ） 成膜温度 ：５００゜Ｃ
【０１８７】［平面型電界放出素子（その１）］平面型
電界放出素子から成る第２の構造を有する電界放出素子
の模式的な一部断面図を、図４６の（Ｃ）に示す。この
平面型電界放出素子は、例えばガラスから成る支持体１
１上に形成されたストライプ状のカソード電極１２、支
持体１１及びカソード電極１２上に形成された絶縁層１
３、絶縁層１３上に形成されたストライプ状のゲート電
極１４、並びに、ゲート電極１４及び絶縁層１３を貫通
し、底部にカソード電極１２が露出した開口部１５から
成る。カソード電極１２は、図４６の（Ｃ）の紙面垂直
方向に延び、ゲート電極１４は、図４６の（Ｃ）の紙面
左右方向に延びている。カソード電極１２及びゲート電
極１４はクロム（Ｃｒ）から成り、絶縁層１３はＳｉＯ
2から成る。ここで、開口部１５の底部に露出したカソ
ード電極１２の部分が電子放出部１６に相当する。
【０１８８】以下、支持体等の模式的な一部断面図であ
る図４６を参照して、平面型電界放出素子の製造方法を
説明する。
【０１８９】［工程−６００］先ず、支持体１１上に電
子放出部１６として機能するカソード電極１２を形成す
る。具体的には、支持体１１上に、クロム（Ｃｒ）から
成るカソード電極用導電材料層をスパッタリング法にて
形成した後、リソグラフィ技術及びドライエッチング技
術に基づきカソード電極用導電材料層をパターニングす
る。これによって、ストライプ状のカソード電極１２を
支持体１１上に形成することができる（図４６の（Ａ）
参照）。尚、カソード電極１２は、図４６の紙面垂直方
向に延びている。
【０１９０】［工程−６１０］次に、例えばＣＶＤ法に
てＳｉＯ2から成る絶縁層１３を、支持体１１及びカソ
ード電極１２の上に形成する。尚、絶縁層１３を、スク
リーン印刷法に基づきガラスペーストから形成すること
もできる。
【０１９１】［工程−６２０］その後、ストライプ状の
ゲート電極１４を絶縁層１３上に形成する。具体的に
は、先ず、全面にクロムから成る導電材料層をスパッタ
リング法にて形成した後、リソグラフィ技術及びドライ
エッチング技術に基づき導電材料層をパターニングす
る。これによって、ストライプ状のゲート電極１４を形
成することができる（図４６の（Ｂ）参照）。尚、ゲー
ト電極１４は、図４６の紙面左右方向に延びている。例
えばスクリーン印刷法にて、ストライプ状のゲート電極
１４を絶縁層１３上に、直接形成することもできる。
【０１９２】［工程−６３０］次に、ゲート電極１４及
び絶縁層１３に開口部１５を形成し、開口部１５の底部
に電子放出部１６として機能するカソード電極１２を露
出させる（図４６の（Ｃ）参照）。
【０１９３】［平面型電界放出素子（その２）］図４７
の（Ａ）に模式的な一部断面図を示す平面型電界放出素
子が図４６の（Ｃ）に示した平面型電界放出素子と相違
する点は、開口部１５の底部に露出したカソード電極１
２の表面（電子放出部１６に相当する）に、微小凹凸部
１２Ａが形成されている点にある。このような平面型電
界放出素子は、以下の製造方法にて製造することができ
る。
【０１９４】［工程−７００］先ず、実施の形態１の
［工程−６００］〜［工程−６２０］と略同様にして、
支持体１１上にストライプ状のカソード電極１２を形成
し、全面に絶縁層１３を形成した後、ストライプ状のゲ
ート電極１４を絶縁層１３上に形成する。即ち、例えば
ガラス基板から成る支持体１１の上に、スパッタリング
法により厚さ約０．２μｍのタングステン層を成膜し、
通常の手順に従ってこのタングステン層をストライプ状
にパターニングし、カソード電極１２を形成する。次
に、支持体１１及びカソード電極１２上に絶縁層１３を
形成する。絶縁層１３は、ＴＥＯＳ（テトラエトキシシ
ラン）を原料ガスとして用いるＣＶＤ法により形成する
ことができる。更に、この絶縁層１３の上に、例えば厚
さ約０．２μｍのクロムから成る導電材料層を成膜し、
ストライプ状にパターニングして、ゲート電極１４を形
成する。ここまでのプロセスが終了した状態は、実質的
に、図４６の（Ｂ）に示したと同様である。
【０１９５】［工程−７１０］次に、［工程−６３０］
と同様にして、ゲート電極１４及び絶縁層１３に開口部
１５を形成し、開口部１５の底部にカソード電極１２を
露出させる。その後、開口部１５の底部に露出したカソ
ード電極１２の部分に、微小凹凸部１２Ａを形成する。
微小凹凸部１２Ａの形成に際しては、エッチングガスと
してＳＦ6を用い、カソード電極１２を構成するタング
ステンの結晶粒のエッチング速度よりも粒界とエッチン
グ速度の方が早くなるようなエッチング条件を設定して
ＲＩＥ法に基づくドライエッチングを行う。その結果、
タングステンの結晶粒径をほぼ反映した寸法を有する微
小凹凸部１２Ａを形成することができる。
【０１９６】このような平面型電界放出素子の構成にお
いては、カソード電極１２の微小凹凸部１２Ａ、より具
体的には微小凹凸部１２Ａの凸部に、ゲート電極１４か
ら大きな電界が加わる。このとき、凸部に集中する電界
は、カソード電極１２の表面が平滑である場合に比べて
大きいため、凸部からは量子トンネル効果によって電子
が効率良く放出される。従って、開口部１５の底部に単
に平滑なカソード電極１２が露出している平面型電界放
出素子に比べて、平面型表示装置に組み込まれた場合の
輝度の向上が期待できる。それ故、図４７の（Ａ）に示
した平面型電界放出素子によれば、ゲート電極１４とカ
ソード電極１２との間の電位差が比較的小さくても、十
分な放出電子電流密度を得ることができ、平面型表示装
置の高輝度化が達成される。あるいは、同じ輝度を達成
するために必要なゲート電圧が低くて済み、以て、低消
費電力化を達成することが可能である。
【０１９７】尚、絶縁層１３をエッチングすることによ
って開口部１５を形成し、しかる後に異方性エッチング
技術に基づきカソード電極１２に微小凹凸部１２Ａを形
成したが、開口部１５を形成するためのエッチングによ
って、微小凹凸部１２Ａを同時に形成することも可能で
ある。即ち、絶縁層１３をエッチングする際に、ある程
度のイオンスパッタ作用が期待できる異方的なエッチン
グ条件を採用し、垂直壁を有する開口部１５が形成され
た後もエッチングを継続することにより、開口部１５の
底部に露出したカソード電極１２の部分に微小凹凸部１
２Ａを形成することができる。その後、絶縁層１３の等
方性エッチングを行えばよい。
【０１９８】また、［工程−６００］と同様の工程にお
いて、支持体１１上に、タングステンから成るカソード
電極用導電材料層をスパッタリング法にて形成した後、
リソグラフィ技術及びドライエッチング技術に基づきカ
ソード電極用導電材料層をパターニングし、次いで、カ
ソード電極用導電材料層の表面に微小凹凸部１２Ａを形
成した後、［工程−６１０］〜［工程−６３０］と同様
の工程を実行することによって、図４７の（Ａ）に示し
たと同様の電界放出素子を作製することもできる。
【０１９９】あるいは又、［工程−６００］と同様の工
程において、支持体１１上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、カソード電極用導電材料層の表面に微小凹凸部１
２Ａを形成し、次いで、リソグラフィ技術及びドライエ
ッチング技術に基づきカソード電極用導電材料層をパタ
ーニングした後、［工程−６１０］〜［工程−６３０］
と同様の工程を実行することによって、図４７の（Ａ）
に示したと同様の電界放出素子を作製することもでき
る。
【０２００】図４７の（Ｂ）には、図４７の（Ａ）に示
した電界放出素子の変形例を示す。図４７の（Ｂ）に示
す電界放出素子においては、微小凹凸部１２Ａの先端部
の平均高さ位置が、絶縁層１３の下面位置よりも支持体
１１側に存在している（即ち、下がっている）。かかる
電界放出素子を形成するには、［工程−７１０］におけ
るドライエッチングの継続時間を延長すればよい。この
ような構成によれば、開口部１５の中央部近傍の電界強
度を一層高めることができる。
【０２０１】図４８には、電子放出部１６に相当するカ
ソード電極１２の表面（より具体的には、少なくとも微
小凹凸部１２Ａ上）に被覆層１２Ｂが形成されている平
面型電界放出素子を示す。
【０２０２】この被覆層１２Ｂは、カソード電極１２を
構成する材料よりも仕事関数Φの小さい材料から構成す
ることが好ましく、どのような材料を選択するかは、カ
ソード電極１２を構成する材料の仕事関数、ゲート電極
１４とカソード電極１２との間の電位差、要求される放
出電子電流密度の大きさ等に基づいて決定すればよい。
被覆層１２Ｂの構成材料として、アモルファスダイヤモ
ンドを例示することができる。被覆層１２Ｂをアモルフ
ァスダイヤモンドを用いて構成した場合には、５×１０
7Ｖ／ｍ以下の電界強度にて、平面型表示装置に必要な
放出電子電流密度を得ることができる。
【０２０３】被覆層１２Ｂの厚さは、微小凹凸部１２Ａ
を反映し得る程度に選択する。これは、被覆層１２Ｂに
よって微小凹凸部１２Ａの凹部が埋め込まれ、電子放出
部の表面が平滑化されてしまっては、微小凹凸部１２Ａ
を設けた意味が無くなるからである。従って、微小凹凸
部１２Ａの寸法にも依るが、例えば微小凹凸部１２Ａが
電子放出部の結晶粒径を反映して形成されている場合に
は、被覆層１２Ｂの厚さを概ね３０〜１００ｎｍ程度に
選択することが好ましい。また、微小凹凸部１２Ａの先
端部の平均高さ位置を絶縁層の下面位置よりも下げる場
合には、厳密には、被覆層１２Ｂの先端部の平均高さ位
置を絶縁層の下面位置よりも下げることが、一層好まし
い。
【０２０４】具体的には、［工程−７１０］の後、全面
に例えばＣＶＤ法によりアモルファスダイヤモンドから
成る被覆層１２Ｂを形成すればよい。尚、被覆層１２Ｂ
は、ゲート電極１４及び絶縁層１３の上に形成されたエ
ッチング用マスク（図示せず）の上にも堆積するが、こ
の堆積部分はエッチング用マスクの除去時、同時に除去
される。原料ガスとして例えばＣＨ4／Ｈ2混合ガスや、
ＣＯ／Ｈ2混合ガスを使用したＣＶＤ法に基づき被覆層
１２Ｂを形成することができ、それぞれ炭素を含む化合
物の熱分解によってアモルファスダイヤモンドから成る
被覆層１２Ｂが形成される。
【０２０５】あるいは又、［工程−６００］と同様の工
程において、支持体１１上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、リソグラフィ技術及びドライエッチング技術に基
づきカソード電極用導電材料層をパターニングし、その
後、カソード電極用導電材料層の表面に微小凹凸部１２
Ａを形成し、次いで、被覆層１２Ｂを形成した後、［工
程−６１０］〜［工程−６３０］と同様の工程を実行す
ることによって、図４８に示す電界放出素子を作製する
こともできる。
【０２０６】あるいは又、［工程−６００］と同様の工
程において、支持体１１上に、タングステンから成るカ
ソード電極用導電材料層をスパッタリング法にて形成し
た後、カソード電極用導電材料層の表面に微小凹凸部１
２Ａを形成し、次いで、被覆層１２Ｂを形成した後、リ
ソグラフィ技術及びドライエッチング技術に基づき被覆
層１２Ｂ、カソード電極用導電材料層をパターニングし
た後、［工程−６１０］〜［工程−６３０］と同様の工
程を実行することによって、図４８に示す電界放出素子
を作製することもできる。
【０２０７】あるいは又、被覆層を構成する材料とし
て、かかる材料の２次電子利得δがカソード電極を構成
する導電性材料の２次電子利得δよりも大きくなるよう
な材料を適宜選択することもできる。
【０２０８】尚、図４６の（Ｃ）に示した平面型電界放
出素子の電子放出部１６（カソード電極１２の表面）に
被覆層を形成してもよい。この場合には、［工程−６３
０］の後、開口部１５の底部に露出したカソード電極１
２の表面に被覆層１２Ｂを形成すればよく、あるいは
又、［工程−６００］において、例えば、支持体１１上
にカソード電極用導電材料層を形成した後、カソード電
極用導電材料層上に被覆層１２Ｂを形成し、次いで、リ
ソグラフィ技術及びドライエッチング技術に基づき、こ
れらの層をパターニングすればよい。
【０２０９】［クレータ型電界放出素子（その１）］ク
レータ型電界放出素子の模式的な一部断面図を、図５２
の（Ｂ）に示す。クレータ型電界放出素子においては、
電子を放出する複数の隆起部１１２Ａと、各隆起部１１
２Ａに囲まれた凹部１１２Ｂとを有するカソード電極１
１２が、支持体１１上に備えられている。尚、絶縁層１
３及びゲート電極１４を取り除いた模式的な斜視図を図
５１の（Ｂ）に示す。
【０２１０】凹部の形状は特に限定されないが、典型的
には略球面を成す。これは、かかるクレータ型電界放出
素子の製造方法において球体が使用され、凹部１１２Ｂ
が球体の形状の一部を反映して形成されることと関連し
ている。従って、凹部１１２Ｂが略球面を成す場合、凹
部１１２Ｂを囲む隆起部１１２Ａは円環状となり、この
場合の凹部１１２Ｂと隆起部１１２Ａとは、全体として
クレータあるいはカルデラのような形状を呈する。隆起
部１１２Ａは電子を放出する部分であるため、電子放出
効率を高める観点からは、その先端部１１２Ｃが先鋭で
あることが特に好ましい。隆起部１１２Ａの先端部１１
２Ｃのプロファイルは、不規則な凹凸を有していても、
あるいは滑らかであってもよい。１画素内における隆起
部１１２Ａの配置は規則的であってもランダムであって
もよい。尚、凹部１１２Ｂは、凹部１１２Ｂの周方向に
沿って連続した隆起部１１２Ａにより囲まれていてもよ
いし、場合によっては、凹部１１２Ｂの周方向に沿って
不連続な隆起部１１２Ａにより囲まれていてもよい。
【０２１１】このようなクレータ型電界放出素子の製造
方法において、支持体上にストライプ状のカソード電極
を形成する工程は、より具体的には、複数の球体を被覆
したストライプ状のカソード電極を支持体上に形成する
工程と、球体を除去することによって、球体を被覆した
カソード電極の部分を除去し、以て、電子を放出する複
数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の
一部を反映した凹部とを有するカソード電極を形成する
工程、から成る。
【０２１２】球体の状態変化及び／又は化学変化によっ
て、球体を除去することが好ましい。ここで、球体の状
態変化及び／又は化学変化とは、膨張、昇華、発泡、ガ
ス発生、分解、燃焼、炭化等の変化若しくはこれらの組
合せを意味する。例えば、球体が有機材料から成る場
合、球体を燃焼させることによって除去することが一層
好ましい。尚、球体の除去と球体を被覆するカソード電
極の部分の除去、あるいは、球体の除去と球体を被覆す
るカソード電極、絶縁層及びゲート電極の部分の除去
は、必ずしも同時に起こらなくてもよい。例えば、球体
を被覆するカソード電極の部分、あるいはこれに加えて
絶縁層やゲート電極の部分を除去した後に球体の一部が
残存している場合、残存した球体の除去を後から行えば
よい。
【０２１３】特に、球体が有機材料から成る場合、球体
を例えば燃焼させると、例えば、一酸化炭素、二酸化炭
素、水蒸気が発生し、球体近傍の閉鎖空間の圧力が高ま
り、球体近傍のカソード電極は或る耐圧限界を超えた時
点で破裂する。この破裂の勢いによって、球体を被覆す
るカソード電極の部分が飛散し、隆起部及び凹部が形成
され、しかも、球体が除去される。あるいは又、球体を
例えば燃焼させると、同様の機構に基づき、カソード電
極と絶縁層とゲート電極は或る耐圧限界を超えた時点で
破裂する。この破裂の勢いによって、球体を被覆するカ
ソード電極と絶縁層とゲート電極の部分が飛散し、隆起
部及び凹部と同時に開口部が形成され、しかも、球体が
除去される。即ち、球体を除去する以前には絶縁層及び
ゲート電極には開口部が存在せず、球体の除去に伴って
開口部が形成される。このとき、球体の燃焼の初期過程
は閉鎖空間内で進行するため、球体の一部は炭化する可
能性もある。球体を被覆するカソード電極の部分の厚さ
を、破裂によって飛散し得る程度に薄くすることが好ま
しい。また、球体を被覆するカソード電極、絶縁層及び
ゲート電極の部分の厚さを、破裂によって飛散し得る程
度に薄くすることが好ましく、特に、絶縁層について
は、球体を被覆していない部分の厚さを球体の直径と同
程度にすることが好適である。
【０２１４】後述する［クレータ型電界放出素子（その
３）］においても、球体の状態変化及び／又は化学変化
によって球体を除去することができるが、カソード電極
の破裂を伴わないので、外力によって除去を行う方が簡
便な場合もある。また、後述する［クレータ型電界放出
素子（その４）］では、球体を除去する前の時点で既に
開口部が完成されているが、開口部の大きさが球体の直
径よりも大きい場合には、球体を外力によって除去する
ことができる。ここで、外力とは、空気又は不活性ガス
の吹付け圧力、洗浄液の吹付け圧力、磁気吸引力、静電
気力、遠心力等の物理的な力である。尚、［クレータ型
電界放出素子（その３）］あるいは［クレータ型電界放
出素子（その４）］においては、［クレータ型電界放出
素子（その１）］と異なり、球体を被覆する部分のカソ
ード電極、あるいは、場合によっては、更に絶縁層やゲ
ート電極を飛散させる必要がないので、カソード電極、
絶縁層あるいはゲート電極の残渣が発生し難いという利
点がある。
【０２１５】後述する［クレータ型電界放出素子（その
３）］あるいは［クレータ型電界放出素子（その４）］
で使用される球体は、少なくとも表面が、カソード電
極、構成に依っては絶縁層やゲート電極を構成する材料
の各界面張力（表面張力）に比べて、大きな界面張力を
有する材料から構成されていることが好ましい。これに
より、［クレータ型電界放出素子（その４）］では、カ
ソード電極、絶縁層及びゲート電極は球体の少なくとも
頂部を被覆することがなく、開口部が最初から絶縁層及
びゲート電極に形成された状態が得られる。開口部の直
径がどの程度になるかは、例えば、カソード電極、絶縁
層やゲート電極を構成する材料の厚さと球体の直径との
関係や、カソード電極、絶縁層やゲート電極の形成方
法、カソード電極、絶縁層やゲート電極を構成する材料
の界面張力（表面張力）に依存する。
【０２１６】後述する［クレータ型電界放出素子（その
３）］あるいは［クレータ型電界放出素子（その４）］
において、球体は、少なくとも表面が界面張力に関する
上述の条件を満たしていればよい。つまり、カソード電
極、絶縁層及びゲート電極の各界面張力よりも大きな界
面張力を有している部分は、球体の表面のみであっても
全体であってもよく、また、球体の表面及び／又は全体
の構成材料は、無機材料、有機材料、あるいは無機材料
と有機材料の組合せのいずれであってもよい。［クレー
タ型電界放出素子（その３）］あるいは［クレータ型電
界放出素子（その４）］において、カソード電極やゲー
ト電極が通常の金属系材料から構成され、絶縁層がガラ
ス等の酸化シリコン系材料から構成される場合、金属系
材料の表面には吸着水分に由来する水酸基、絶縁層の表
面にはＳｉ−Ｏ結合のダングリング・ボンドと吸着水分
とに由来する水酸基が存在し、親水性の高い状態にある
のが普通である。従って、疎水性の表面処理層を有する
球体を用いることが、特に有効である。疎水性の表面処
理層の構成材料として、フッ素系樹脂、例えばポリテト
ラフルオロエチレンを挙げることができる。球体が疎水
性の表面処理層を有する場合、疎水性の表面処理層の内
側の部分を芯材と称することにすると、芯材の構成材料
は、ガラス、セラミックス、フッ素系樹脂以外の高分子
材料のいずれであってもよい。
【０２１７】球体を構成する有機材料は特に限定されな
いが、汎用の高分子材料が好適である。但し、重合度が
極端に大きかったり、多重結合含有量が極端に多い高分
子材料では、燃焼温度が高くなり過ぎ、燃焼による球体
の除去時、カソード電極や絶縁層、ゲート電極に悪影響
が及ぶ虞がある。それ故、これらに対する悪影響が生じ
る虞のない温度にて燃焼若しくは炭化させることが可能
な高分子材料を選択することが好ましい。特に、絶縁層
をガラスペーストのような、後工程において焼成を要す
る材料を用いて形成する場合には、工数をなるべく減少
させる観点から、ガラスペーストの焼成温度にて燃焼若
しくは炭化可能な高分子材料を選択することが好適であ
る。ガラスペーストの典型的な焼成温度は約５３０゜Ｃ
なので、かかる高分子材料の燃焼温度は３５０〜５００
゜Ｃ程度であることが好ましい。代表的な高分子材料と
して、スチレン系、ウレタン系、アクリル系、ビニル
系、ジビニルベンゼン系、メラミン系、ホルムアルデヒ
ド系、ポリメチレン系のホモポリマー又は共重合体を挙
げることができる。あるいは又、球体として、支持体上
での確実な配置を確保するために、付着力を有する固着
タイプの球体を使用することもできる。固着タイプの球
体として、アクリル系樹脂から成る球体を例示すること
ができる。
【０２１８】あるいは又、例えば、塩化ビニリデン・ア
クリロニトリル共重合体を外殻とし、発泡材としてイソ
ブタンを内包し、カプセル化した加熱膨張型マイクロス
フェアを球体として使用することができる。［クレータ
型電界放出素子（その１）］において、かかる加熱膨張
型マイクロスフェアを用い、熱膨張型マイクロスフェア
を加熱すると、外殻のポリマーが軟化し、しかも、内包
されたイソブタンがガス化して膨張する結果、粒径が膨
張前と比較して約４倍程度の真球の中空体が形成され
る。その結果、［クレータ型電界放出素子（その１）］
において、電子を放出する隆起部、及び、隆起部に囲ま
れ、且つ、球体の形状の一部を反映した凹部を、カソー
ド電極に形成することができる。また、かかる凹部や隆
起部に加え、ゲート電極及び絶縁層を貫通した開口部を
形成することもできる。尚、熱膨張型マイクロスフェア
の加熱による膨張も、本明細書においては、球体の除去
という概念に包含する。その後、熱膨張型マイクロスフ
ェアを適切な溶剤を用いて取り除けばよい。
【０２１９】［クレータ型電界放出素子（その１）］に
おいては、支持体上に複数の球体を配置した後、球体を
被覆するカソード電極を形成すればよい。この場合にお
いては、あるいは又、後述する［クレータ型電界放出素
子（その３）］あるいは［クレータ型電界放出素子（そ
の４）］においては、支持体上への複数の球体の配置方
法として、球体を支持体上に散布する乾式法を挙げるこ
とができる。球体の散布には、例えば、液晶表示装置の
製造分野において、パネル間隔を一定に維持するための
スペーサを散布する技術を応用することができる。具体
的には、圧搾気体で球体をノズルから噴射する、所謂ス
プレーガンを用いることができる。尚、球体をノズルか
ら噴射する際、球体を揮発性の溶剤中に分散させた状態
としてもよい。あるいは、静電粉体塗装の分野で通常使
用されている装置や方法を利用して球体を散布すること
もできる。例えば、コロナ放電を利用して、静電粉体吹
付けガンにより負に帯電させた球体を、接地した支持体
に向かって吹き付けることができる。使用する球体は、
後述するように非常に小さいため、支持体上に散布され
ると支持体の表面に例えば静電気力によって付着し、以
降の工程においても容易に支持体から脱落することはな
い。支持体上に複数の球体の配置した後、球体を加圧す
れば、支持体上の複数の球体の重なりを解消することが
でき、球体を支持体上で単層に密に配置することができ
る。
【０２２０】あるいは、後述する［クレータ型電界放出
素子（その２）］のように、球体とカソード電極材料と
を分散媒中に分散させて成る組成物から成る組成物層を
支持体上に形成し、以て、支持体上に複数の球体を配置
し、カソード電極材料から成るカソード電極で球体を被
覆した後、分散媒を除去することもできる。組成物の性
状としては、スラリーやペーストが可能であり、これら
の所望の性状に応じ、分散媒の組成や粘度を適宜選択す
ればよい。組成物層を支持体上に形成する方法として
は、スクリーン印刷法が好適である。カソード電極材料
は、典型的には、分散媒中における沈降速度が球体より
も遅い微粒子であることが好適である。かかる微粒子を
構成する材料として、カーボン、バリウム、ストロンチ
ウム、鉄を挙げることができる。分散媒を除去した後、
必要に応じてカソード電極の焼成を行う。組成物層を支
持体上に形成する方法としては、噴霧法、滴下法、スピ
ンコーティング法、スクリーン印刷法を挙げることがで
きる。尚、球体が配置されると共に、カソード電極材料
から成るカソード電極で球体が被覆されるが、組成物層
の形成方法に依っては、かかるカソード電極のパターニ
ングを行う必要がある。
【０２２１】あるいは、後述する［クレータ型電界放出
素子（その３）］あるいは［クレータ型電界放出素子
（その４）］にあっては、球体を分散媒中に分散させて
成る組成物から成る組成物層を支持体上に形成し、以
て、支持体上に複数の球体を配置した後、分散媒を除去
することができる。組成物の性状としては、スラリーや
ペーストが可能であり、これらの所望の性状に応じ、分
散媒の組成や粘度を適宜選択すればよい。典型的には、
イソプロピルアルコール等の有機溶媒を分散媒として用
い、蒸発により分散媒を除去することができる。組成物
層を支持体上に形成する方法としては、噴霧法、滴下
法、スピンコーティング法、スクリーン印刷法を挙げる
ことができる。
【０２２２】ところで、ゲート電極とカソード電極は互
いに異なる方向（例えば、ストライプ状のゲート電極の
射影像とストライプ状のカソード電極の射影像とが成す
角度が９０度）に延びており、且つ、例えばストライプ
状にパターニングされており、重複領域に位置する隆起
部から電子が放出される。従って、隆起部は、機能上、
重複領域にのみ存在すればよい。但し、たとえ重複領域
以外の領域に隆起部及び凹部が存在していたとしても、
このような隆起部及び凹部は絶縁層に被覆されたまま、
何ら電子を放出するといった機能を果たさない。従っ
て、球体を全面に配置しても何ら問題は生じない。
【０２２３】これに対して、球体を被覆したカソード電
極、絶縁層及びゲート電極（ゲート電極）の各部分を除
去する場合、個々の球体の配置位置と開口部の形成位置
とが一対一に対応するため、重複領域以外の領域にも開
口部が形成される。以下、重複領域以外の領域に形成さ
れる開口部を「無効開口部」と呼び、電子放出に寄与す
る本来の開口部と区別する。ところで、重複領域以外の
領域に無効開口部が形成されたとしても、この無効開口
部は電界放出素子として何ら機能せず、重複領域に形成
される電界放出素子の動作に何ら悪影響を及ぼさない。
なぜなら、無効開口部の底部に隆起部及び凹部が露出し
ていても、無効開口部の上端部にゲート電極が形成され
ていないからであり、あるいは又、無効開口部の上端部
にゲート電極が形成されていても底部に隆起部及び凹部
が露出していないか、あるいは、無効開口部の底部に隆
起部及び凹部が露出しておらず、しかも、上端部にゲー
ト電極が形成されておらず、単に支持体の表面が露出し
ているか、のいずれかであるからである。従って、球体
を全面に配置しても何ら問題は生じない。尚、重複領域
とそれ以外の領域との境界線上に形成された孔は、開口
部に含まれる。
【０２２４】球体の直径は、所望の開口部の直径、凹部
の直径、電界放出素子を用いて構成される平面型表示装
置の表示画面寸法、画素数、重複領域の寸法、１画素を
構成すべき電界放出素子の個数に応じて選択することが
できるが、０．１〜１０μｍの範囲で選択することが好
ましい。例えば、液晶表示装置のスペーサとして市販さ
れている球体は、粒径分布が１〜３％と良好なので、こ
れを利用することが好適である。球体の形状は真球であ
ることが理想的ではあるが、必ずしも真球である必要は
ない。また、電界放出素子の製造方法に依っては、上述
したように、球体の配置された場所に開口部か無効開口
部のいずれかが形成され得るが、支持体上には球体を１
００〜５０００個／ｍｍ2程度の密度で配置することが
好適である。例えば球体を約１０００個／ｍｍ2の密度
で支持体上に配置すると、例えば重複領域の寸法を仮に
０．５ｍｍ×０．２ｍｍとした場合、この重複領域内に
約１００個の球体が存在し、約１００個の隆起部が形成
されることになる。１つの重複領域にこの程度の個数の
隆起部が形成されていれば、球体の粒径分布や真球度の
ばらつきに起因する凹部の直径のばらつきはほぼ平均化
され、実用上、１画素（又は１サブピクセル）当たりの
放出電子電流密度や輝度はほぼ均一となる。
【０２２５】［クレータ型電界放出素子（その１）］あ
るいは後述する［クレータ型電界放出素子（その２）］
〜［クレータ型電界放出素子（その４）］においては、
球体の形状の一部が電子放出部を構成する凹部の形状に
反映される。隆起部の先端部のプロファイルは、不規則
な凹凸を有していても、あるいは滑らかであってもよい
が、特に、［クレータ型電界放出素子（その１）］や
［クレータ型電界放出素子（その２）］においては、こ
の先端部はカソード電極の破断により形成されるため、
隆起部の先端部が不規則形状となり易い。破断により隆
起部に先端部が先鋭化すると、先端部が高効率の電子放
出部として機能し得るので、好都合である。［クレータ
型電界放出素子（その１）］〜［クレータ型電界放出素
子（その４）］においては、凹部を囲む隆起部はいずれ
も概ね円環状となり、この場合の凹部と隆起部とは、全
体としてクレータあるいはカルデラのような形状を呈す
る。
【０２２６】支持体上における隆起部の配置は規則的で
あってもランダムであってもよく、球体の配置方法に依
存する。上述の乾式法あるいは湿式法を採用した場合、
支持体上における隆起部の配置はランダムとなる。
【０２２７】［クレータ型電界放出素子（その１）］〜
［クレータ型電界放出素子（その４）］において、絶縁
層の形成後、絶縁層に開口部を形成する場合、隆起部の
先端部に損傷が生じないように、隆起部を得た後、保護
層を形成し、開口部の形成後、保護層を取り除く構成と
することもできる。保護層を構成する材料として、クロ
ムを例示することができる。
【０２２８】以下、図４９〜図５２を参照して、［クレ
ータ型電界放出素子（その１）］の電界放出素子の製造
方法を説明するが、図４９の（Ａ）、図５０の（Ａ）、
図５１の（Ａ）模式的な一部端面図であり、図５２の
（Ａ）及び（Ｂ）は模式的な一部断面図であり、図４９
の（Ｂ）、図５０の（Ｂ）及び図５１の（Ｂ）は、図４
９の（Ａ）、図５０の（Ａ）及び図５１の（Ａ）よりも
広い範囲を模式的に示す一部斜視図である。
【０２２９】［工程−８００］先ず、複数の球体７０を
被覆したカソード電極１１２を支持体１１上に形成す
る。具体的には、先ず、例えばガラス基板から成る支持
体１１上の全面に、球体７０を配置する。球体７０は、
例えばポリメチレン系の高分子材料から成り、平均直径
約５μｍ、粒径分布１％未満である。球体７０を、スプ
レーガンを用い、支持体１１上におおよそ１０００個／
ｍｍ2の密度でランダムに配置する。スプレーガンを用
いた散布は、球体を揮発性溶剤と混合して噴霧する方
式、あるいは粉末状態のままノズルから噴射する方式の
いずれでもよい。配置された球体７０は、静電気力で支
持体１１上に保持されている。この状態を図４９の
（Ａ）及び（Ｂ）に示す。
【０２３０】［工程−８１０］次に、球体７０及び支持
体１１上にカソード電極１１２を形成する。カソード電
極１１２を形成した状態を、図５０の（Ａ）及び（Ｂ）
に示す。カソード電極１１２は、例えばカーボンペース
トをストライプ状にスクリーン印刷することによって形
成することができる。このとき、球体７０は支持体１１
上の全面に配置されているので、球体７０の中には、図
５０の（Ｂ）に示すように、カソード電極１１２で被覆
されないものも当然存在する。次に、カソード電極１１
２に含まれる水分や溶剤を除去し、且つ、カソード電極
１１２を平坦化するために、例えば１５０゜Ｃにてカソ
ード電極１１２を乾燥する。この温度では、球体７０は
何ら状態変化及び／又は化学変化を起こさない。尚、上
述のようなカーボンペーストを用いたスクリーン印刷に
替えて、カソード電極１１２を構成するカソード電極用
導電材料層を全面に形成し、このカソード電極用導電材
料層を通常のリソグラフィ技術とドライエッチング技術
を用いてパターニングし、ストライプ状のカソード電極
１１２を形成することもできる。リソグラフィ技術を適
用する場合、通常、レジスト層をスピンコーティング法
により形成するが、スピンコーティング時の支持体１１
の回転数が５００ｒｐｍ程度、回転時間が数秒間程度で
あれば、球体７０は脱落したり変位することなく、支持
体１１上に保持され得る。
【０２３１】［工程−８２０］次に、球体７０を除去す
ることによって、球体７０を被覆したカソード電極１１
２の部分を除去し、以て、電子を放出する複数の隆起部
１１２Ａと、各隆起部１１２Ａに囲まれ、且つ、球体７
０の形状の一部を反映した凹部１１２Ｂとを有するカソ
ード電極１１２を形成する。この状態を、図５１の
（Ａ）及び（Ｂ）に示す。具体的には、カソード電極１
１２の焼成を兼ね、約５３０゜Ｃにて加熱を行うことに
より球体７０を燃焼させる。球体７０の燃焼に伴って球
体７０が閉じ込められていた閉鎖空間の圧力が上昇し、
球体７０を被覆するカソード電極１１２の部分が或る耐
圧限界を超えた時点で破裂して除去される。その結果、
支持体１１上に形成されたカソード電極１１２の一部分
に、隆起部１１２Ａ及び凹部１１２Ｂが形成される。
尚、球体を除去した後に、球体の一部分が残渣として残
る場合には、使用する球体を構成する材料にも依るが、
適切な洗浄液を用いて残渣を除去すればよい。
【０２３２】［工程−８３０］その後、カソード電極１
１２及び支持体１１上に絶縁層１３を形成する。具体的
には、例えば、ガラスペーストを全面に約５μｍの厚さ
にスクリーン印刷する。次に、絶縁層１３に含まれる水
分や溶剤を除去し、且つ、絶縁層１３を平坦化するため
に、例えば１５０゜Ｃにて絶縁層１３を乾燥する。上述
のようなガラスペーストを用いたスクリーン印刷に替え
て、例えばプラズマＣＶＤ法によりＳｉＯ2膜を形成し
てもよい。
【０２３３】［工程−８４０］次に、絶縁層１３上に、
ストライプ状のゲート電極１４を形成する（図５２の
（Ａ）参照）。ゲート電極１４は、例えばカーボンペー
ストをストライプ状にスクリーン印刷することによって
形成することができる。このときのストライプ状のゲー
ト電極１４の射影像の延びる方向は、ストライプ状のカ
ソード電極１１２の射影像の延びる方向と９０度の角度
を成している。次に、ゲート電極１４に含まれる水分や
溶剤を除去し、且つ、ゲート電極１４を平坦化するため
に、例えば１５０゜Ｃにてゲート電極１４を乾燥した
後、ゲート電極１４及び絶縁層１３を構成する材料を焼
成する。尚、カーボンペーストを用いたスクリーン印刷
に替えて、ゲート電極１４を構成するゲート電極を絶縁
層１３の全面に形成し、次いで、ゲート電極を通常のリ
ソグラフィ技術とドライエッチング技術を用いてパター
ニングしてもよい。
【０２３４】［工程−８５０］その後、ゲート電極１４
の射影像とカソード電極１１２の射影像とが重複する重
複領域において、ゲート電極１４及び絶縁層１３に開口
部１５を形成し、以て、開口部１５の底部に複数の複数
の隆起部１１２Ａ及び凹部１１２Ｂを露出させる。開口
部１５の形成は、通常のリソグラフィ技術によるレジス
トマスクの形成と、レジストマスクを用いたエッチング
により行うことができる。但し、カソード電極１１２に
対して十分に高いエッチング選択比が確保できる条件で
エッチングを行うことが好ましい。あるいは又、隆起部
１１２Ａを形成した後、例えば、クロムから成る保護層
を形成しておき、開口部１５を形成した後、保護層を取
り除くことが好ましい。その後、レジストマスクを除去
する。こうして、図５２の（Ｂ）に示した電界放出素子
を得ることができる。
【０２３５】尚、［クレータ型電界放出素子（その
１）］の製造方法の変形例として、［工程−８１０］の
後、［工程−８３０］〜［工程−８５０］を実行し、次
いで、［工程−８２０］を実行してもよい。この場合、
球体の燃焼とゲート電極１４及び絶縁層１３を構成する
材料の焼成を同時に行えばよい。
【０２３６】あるいは又、［工程−８１０］の後、［工
程−８３０］を実行し、更に、［工程−８４０］と同様
の工程において、開口部を有していないストライプ状の
ゲート電極を絶縁層上に形成した後、［工程−８２０］
を実行する。これによって、球体７０を被覆したカソー
ド電極１１２、絶縁層１３及びゲート電極１４の各部分
が除去され、以て、ゲート電極１４及び絶縁層１３を貫
通した開口部が形成されると共に、電子を放出する隆起
部１１２Ａと、隆起部１１２Ａに囲まれ、且つ、球体７
０の形状の一部を反映した凹部１１２Ｂとから成る電子
放出部を、開口部の底部に位置するカソード電極１１２
に形成することができる。即ち、球体７０の燃焼に伴っ
て球体７０が閉じ込められている閉鎖空間の圧力が上昇
し、球体を被覆する部分のカソード電極１１２と絶縁層
１３とゲート電極１４とが或る耐圧限界を超えた時点で
破裂し、隆起部１１２Ａ及び凹部１１２Ｂと同時に開口
部が形成され、しかも、球体７０が除去される。開口部
は、ゲート電極１４及び絶縁層１３を貫通し、且つ、球
体７０の形状の一部を反映している。また、開口部の底
部には、電子を放出する隆起部１１２Ａ、及び、隆起部
１１２Ａに囲まれ、且つ、球体７０の形状の一部を反映
した凹部１１２Ｂが残る。
【０２３７】［クレータ型電界放出素子（その２）］次
に、［クレータ型電界放出素子（その２）］の製造方法
を図５３を参照して説明するが、支持体１１上に複数の
球体７０を配置する工程が、球体７０とカソード電極材
料とを分散媒中に分散させて成る組成物から成る組成物
層７１を支持体１１上に形成し、以て、支持体１１上に
複数の球体７０を配置し、カソード電極材料から成るカ
ソード電極１１２で球体を被覆した後、分散媒を除去す
る工程から成る、即ち、湿式法から成る点が、［クレー
タ型電界放出素子（その１）］の製造方法と相違する。
【０２３８】［工程−９００］先ず、支持体１１上に複
数の球体７０を配置する。具体的には、球体７０とカソ
ード電極材料７１Ｂとを分散媒７１Ａ中に分散させて成
る組成物から成る組成物層７１を支持体１１上に形成す
る。即ち、例えば、イソプロピルアルコールを分散媒７
１Ａとして使用し、平均直径約５μｍのポリメチレン系
の高分子材料から成る球体７０と、平均直径約０．０５
μｍのカーボン粒子をカソード電極材料７１Ｂとして分
散媒７１Ａ中に分散させて成る組成物を支持体１１上に
ストライプ状にスクリーン印刷し、組成物層７１を形成
する。図５３の（Ａ）には、組成物層７１の形成直後の
状態を示す。
【０２３９】［工程−９１０］支持体１１に保持された
組成物層７１中では、間もなく球体７０が沈降して支持
体１１上に配置されると共に、球体７０から支持体１１
上に亙ってカソード電極材料７１Ｂが沈降し、カソード
電極材料７１Ｂから成るカソード電極１１２が形成され
る。これによって、支持体１１上に複数の球体７０を配
置し、カソード電極材料から成るカソード電極１１２で
球体７０を被覆することができる。この状態を、図５３
の（Ｂ）に示す。
【０２４０】［工程−９２０］その後、分散媒７１Ａを
例えば蒸発させることによって除去する。この状態を、
図５３の（Ｃ）に示す。
【０２４１】［工程−９３０］次いで、［クレータ型電
界放出素子（その１）］の［工程−８２０］〜［工程−
８５０］と同様の工程、あるいは、［クレータ型電界放
出素子（その１）］の製造方法の変形例を実行すること
によって、図５２の（Ｂ）に示したと同様の電界放出素
子を完成することができる。
【０２４２】［クレータ型電界放出素子（その３）］次
に、［クレータ型電界放出素子（その３）］の製造方法
を説明するが、支持体上にストライプ状のカソード電極
を形成する工程は、より具体的には、支持体上に複数の
球体を配置する工程と、電子を放出する複数の隆起部
と、各隆起部に囲まれ、且つ、球体の形状の一部を反映
した凹部とを有し、各隆起部が球体の周囲に形成された
カソード電極を、支持体上に設ける工程と、球体を除去
する工程、から成る。支持体上への複数の球体の配置
は、球体の散布によって行う。また、球体は疎水性の表
面処理層を有する。以下、［クレータ型電界放出素子
（その３）］を、図５４を参照して説明する。
【０２４３】［工程−１０００］先ず、支持体１１上に
複数の球体１７０を配置する。具体的には、ガラス基板
から成る支持体１１上の全面に、複数の球体１７０を配
置する。この球体１７０は、例えばジビニルベンゼン系
の高分子材料から成る芯材１７０Ａをポリテトラフルオ
ロエチレン系樹脂から成る表面処理層１７０Ｂで被覆し
て成り、平均直径約５μｍ、粒径分布１％未満である。
球体１７０を、スプレーガンを用い、支持体１１上にお
およそ１０００個／ｍｍ2の密度でランダムに配置す
る。配置された球体１７０は、静電気力で支持体１１上
に吸着されている。ここまでのプロセスが終了した状態
を、図５４の（Ａ）に示す。
【０２４４】［工程−１０１０］次に、電子を放出する
複数の隆起部１１２Ａと、各隆起部１１２Ａに囲まれ、
且つ、球体１７０の形状の一部を反映した凹部１１２Ｂ
とを有し、各隆起部１１２Ａが球体１７０の周囲に形成
されたカソード電極１１２を、支持体１１上に設ける。
具体的には、［クレータ型電界放出素子（その１）］で
述べたと同様に、例えばカーボンペーストをストライプ
状にスクリーン印刷するが、［クレータ型電界放出素子
（その３）］では、球体１７０の表面が表面処理層１７
０Ｂにより疎水性を帯びているために、球体１７０の上
にスクリーン印刷されたカーボンペーストは直ちに弾か
れて落下し、球体１７０の周囲に堆積して隆起部１１２
Ａが形成される。隆起部１１２Ａの先端部１１２Ｃは、
［クレータ型電界放出素子（その１）］の場合ほど先鋭
とはならない。球体１７０と支持体１１との間に入り込
んだカソード電極１１２の部分が、凹部１１２Ｂとな
る。図５４の（Ｂ）では、カソード電極１１２と球体１
７０との間に隙間が存在するように図示されているが、
カソード電極１１２と球体１７０とは接触している場合
もある。その後、カソード電極１１２を例えば１５０゜
Ｃにて乾燥させる。ここまでのプロセスが終了した状態
を、図５４の（Ｂ）に示す。
【０２４５】［工程−１０２０］次に、球体１７０に外
力を与えることによって、支持体１１上から球体１７０
を除去する。具体的な除去方法としては、洗浄や圧搾気
体の吹付けを挙げることができる。ここまでのプロセス
が終了した状態を、図５４の（Ｃ）に示す。尚、球体の
除去は、球体の状態変化及び／又は化学変化に基づい
て、より具体的には、例えば、燃焼によって球体を除去
することも可能である。以下に説明する［クレータ型電
界放出素子（その４）］においても同様である。
【０２４６】［工程−１０３０］その後、［クレータ型
電界放出素子（その１）］の［工程−８３０］〜［工程
−８５０］を実行することによって、図５２の（Ｂ）に
示したと略同様の電界放出素子を得ることができる。
【０２４７】尚、［クレータ型電界放出素子（その
３）］の製造方法の変形例として、［工程−１０１０］
の後、［クレータ型電界放出素子（その１）］の［工程
−８３０］〜［工程−８５０］を実行し、次いで、［工
程−１０２０］を実行してもよい。
【０２４８】［クレータ型電界放出素子（その４）］次
に、［クレータ型電界放出素子（その４）］の製造方法
を説明するが、この電界放出素子の製造方法において、
支持体上にストライプ状のカソード電極を形成する工程
は、より具体的には、支持体上に複数の球体を配置する
工程と、電子を放出する複数の隆起部と、各隆起部に囲
まれ、且つ、球体の形状の一部を反映した凹部とを有
し、各隆起部が球体の周囲に形成されたカソード電極を
支持体上に設ける工程、から成る。尚、全面に絶縁層を
設ける際、球体の上方に開口部が形成された絶縁層を、
カソード電極及び支持体上に設ける。球体の除去は、開
口部の形成後に行う。［クレータ型電界放出素子（その
４）］の電界放出素子の製造方法においては、支持体上
への複数の球体の配置は、球体の散布によって行う。ま
た、球体は疎水性の表面処理層を有する。以下、［クレ
ータ型電界放出素子（その４）］を、図５５及び図５６
を参照して説明する。
【０２４９】［工程−１１００］先ず、支持体１１上に
複数の球体１７０を配置する。具体的には、［クレータ
型電界放出素子（その３）］の［工程−１０００］と同
様の工程を実行する。
【０２５０】［工程−１１１０］その後、電子を放出す
る複数の隆起部１１２Ａと、各隆起部１１２Ａに囲ま
れ、且つ、球体１７０の形状の一部を反映した凹部１１
２Ｂとを有し、各隆起部１１２Ａが球体１７０の周囲に
形成されたカソード電極１１２を、支持体１１上に設け
る。具体的には、［クレータ型電界放出素子（その
３）］の［工程−１０１０］と同様の工程を実行する。
【０２５１】［工程−１１２０］次に、球体の上方に開
口部１５Ａが形成された絶縁層１１３を、カソード電極
１１２及び支持体１１上に設ける。具体的には、例え
ば、ガラスペーストを全面に約５μｍの厚さにスクリー
ン印刷する。ガラスペーストを用いたスクリーン印刷
は、［クレータ型電界放出素子（その１）］と同様に行
うことができるが、球体１７０の表面が表面処理層１７
０Ｂにより疎水性を帯びているために、球体１７０の上
にスクリーン印刷されたガラスペーストは直ちに弾かれ
て落下し、自らの表面張力により絶縁層１１３の球体１
７０の上の部分は収縮する。その結果、球体１７０の頂
部は絶縁層１１３に覆われることなく、開口部１５Ａ内
に露出する。この状態を図５５の（Ａ）に示す。図示し
た例では、開口部１５Ａの上端部の直径は球体１７０の
直径よりも大きいが、表面処理層１７０Ｂの界面張力
が、ガラスペーストの界面張力よりも小さい場合には、
開口部１５Ａの直径が小さくなる傾向にある。逆に、表
面処理層１７０Ｂの界面張力が、ガラスペーストの界面
張力よりも著しく大きい場合には、開口部１５Ａの直径
は大きくなり易い。その後、絶縁層１１３を例えば１５
０゜Ｃにて乾燥させる。
【０２５２】［工程−１１３０］次に、開口部１５Ａと
連通する開口部１５Ｂを有するゲート電極１１４を絶縁
層１１３上に形成する。具体的には、例えば、カーボン
ペーストをストライプ状にスクリーン印刷する。カーボ
ンペーストを用いたスクリーン印刷は、［クレータ型電
界放出素子（その１）］と同様に行えばよいが、球体１
７０の表面が表面処理層１７０Ｂにより疎水性を帯びて
いるために、球体１７０の上にスクリーン印刷されたカ
ーボンペーストは直ちに弾かれて、自らの表面張力によ
り収縮し、絶縁層１１３の表面のみに付着した状態とな
る。このとき、ゲート電極１１４は、図示するように、
絶縁層１１３の開口端部から開口部１５Ａ内へ若干回り
込むように形成されることもある。その後、ゲート電極
１１４を例えば１５０゜Ｃにて乾燥させる。ここまでの
プロセスが終了した状態を、図５５の（Ｂ）に示す。
尚、表面処理層１７０Ｂの界面張力が、カーボンペース
トの界面張力よりも小さい場合には、開口部１５Ａの直
径が小さくなる傾向にある。逆に、表面処理層１７０Ｂ
の界面張力が、カーボンペーストの界面張力よりも著し
く大きい場合には、開口部１５Ａの直径は大きくなり易
い。
【０２５３】［工程−１１４０］次に、開口部１５Ｂ，
１５Ａの底部に露出した球体１７０を除去する。具体的
には、カソード電極１１２と絶縁層１１３とゲート電極
１１４の焼成を兼ね、ガラスペーストの典型的な焼成温
度である約５３０゜Ｃにて加熱を行うことにより、球体
１７０を燃焼させる。このとき、［クレータ型電界放出
素子（その１）］と異なり、絶縁層１１３及びゲート電
極１１４には開口部１５Ａ，１５Ｂが最初から形成され
ているので、カソード電極１１２や絶縁層１１３、ゲー
ト電極１１４の一部が飛散することはなく、球体１７０
は速やかに除去される。尚、開口部１５Ａ，１５Ｂの上
端部の直径が球体１７０の直径よりも大きい場合、球体
１７０を燃焼させなくとも、例えば、洗浄や圧搾気体の
吹付け等の外力によって球体１７０を除去することが可
能である。ここまでのプロセスが終了した状態を、図５
６の（Ａ）に示す。
【０２５４】［工程−１１５０］その後、開口部１５Ａ
の側壁面に相当する絶縁層１１３の一部を等方的にエッ
チングすると、図５６の（Ｂ）に示す電界放出素子を完
成することができる。ここでは、ゲート電極１１４の端
部が下方を向いているが、このことは、開口部１５内の
電界強度を高める上で好ましい。
【０２５５】［エッジ型電界放出素子］エッジ型電界放
出素子の模式的な一部断面図を図５７の（Ａ）に示す。
このエッジ型電界放出素子は、支持体１１上に形成され
たストライプ状のカソード電極２１２と、支持体１１及
びカソード電極２１２上に形成された絶縁層１３と、絶
縁層１３上に形成されたストライプ状のゲート電極１４
から構成されており、開口部１５がゲート電極１４及び
絶縁層１３に設けられている。開口部１５の底部にはカ
ソード電極２１２のエッジ部２１２Ａが露出している。
カソード電極２１２及びゲート電極１４に電圧を印加す
ることによって、カソード電極２１２のエッジ部２１２
Ａから電子が放出される。
【０２５６】尚、図５７の（Ｂ）に示すように、開口部
１５内のカソード電極２１２の下の支持体１１に凹部１
１Ａが形成されていてもよい。あるいは又、模式的な一
部断面図を図５７の（Ｃ）に示すように、支持体１１上
に形成された第１のゲート電極１４Ａと、支持体１１及
び第１のゲート電極１４Ａ上に形成された第１の絶縁層
１３Ａと、第１の絶縁層１３Ａ上に形成されたカソード
電極２１２と、第１の絶縁層１３Ａ及びカソード電極２
１２に形成された第２の絶縁層１３Ｂと、第２の絶縁層
１３Ｂ上に形成された第２のゲート電極１４Ｂから構成
することもできる。そして、開口部１５が、第２のゲー
ト電極１４Ｂ、第２の絶縁層１３Ｂ、カソード電極２１
２及び第１の絶縁層１３Ａに設けられており、開口部１
５の側壁にはカソード電極２１２のエッジ部２１２Ａが
露出している。カソード電極２１２並びに第１のゲート
電極１４Ａ、第２のゲート電極１４Ｂに電圧を印加する
ことによって、カソード電極２１２のエッジ部２１２Ａ
から電子が放出される。
【０２５７】例えば、図５７の（Ｃ）に示したエッジ型
電界放出素子の製造方法を、支持体等の模式的な一部端
面図である図５８を参照して、以下、説明する。
【０２５８】［工程−１２００］先ず、例えばガラス基
板から成る支持体１１の上に、スパッタリング法により
厚さ約０．２μｍのタングステン膜を成膜し、通常の手
順に従ってフォトリソグラフィ技術及びドライエッチン
グ技術によりこのタングステン膜をパターニングし、第
１のゲート電極１４Ａを形成する。次に、全面に、Ｓｉ
Ｏ2から成る厚さ０．３μｍの第１の絶縁層１３Ａを形
成した後、第１の絶縁層１３Ａの上にタングステンから
成るストライプ状のカソード電極２１２を形成する（図
５８の（Ａ）参照）。
【０２５９】［工程−１２１０］その後、全面に、例え
ばＳｉＯ2から成る厚さ０．７μｍの第２の絶縁層１３
Ｂを形成し、次いで、第２の絶縁層１３Ｂ上にストライ
プ状の第２のゲート電極１４Ｂを形成する（図５８の
（Ｂ）参照）。第２のゲート電極１４Ｂの構成材料や厚
さについては、第１のゲート電極１４Ａと同じであって
もよいし、異なっていてもよい。
【０２６０】［工程−１２２０］次に、全面にレジスト
層６７を形成した後、レジスト層６７に第２のゲート電
極１４Ｂの表面を一部露出させるようにレジスト開口部
６７Ａを形成する。レジスト開口部６７Ａの平面形状は
矩形である。矩形の長辺はおおよそ１００μｍ、短辺は
数μｍ〜１０μｍである。続いて、レジスト開口部６７
Ａの底面に露出した第２のゲート電極１４Ｂを例えばＲ
ＩＥ法により異方的にエッチングし、開口部を形成す
る。次に、開口部の底面に露出した第２の絶縁層１３Ｂ
を等方的にエッチングし、開口部を形成する（図５８の
（Ｃ）参照）。第２の絶縁層１３ＢをＳｉＯ2を用いて
形成しているので、緩衝化フッ酸水溶液を用いたウェッ
トエッチングを行う。第２の絶縁層１３Ｂに形成された
開口部の壁面は、第２のゲート電極１４Ｂに形成された
開口部の開口端面よりも後退するが、このときの後退量
はエッチング時間の長短により制御することができる。
ここでは、第２の絶縁層１３Ｂに形成された開口部の下
端が、第２のゲート電極１４Ｂに形成された開口部の開
口端面よりも後退するまで、ウェットエッチングを行
う。
【０２６１】次に、開口部の底面に露出したカソード電
極２１２を、イオンを主エッチング種とする条件により
ドライエッチングする。イオンを主エッチング種とする
ドライエッチングでは、被エッチング物へのバイアス電
圧の印加やプラズマと磁界との相互作用を利用して荷電
粒子であるイオンを加速することができるため、一般に
は異方性エッチングが進行し、被エッチング物の加工面
は垂直壁となる。しかし、この工程では、プラズマ中の
主エッチング種の中にも垂直以外の角度を有する入射成
分が若干存在すること、及び開口部の端部における散乱
によってもこの斜め入射成分が生ずることにより、カソ
ード電極２１２の露出面の中で、本来であれば開口部に
よって遮蔽されてイオンが到達しないはずの領域にも、
ある程度の確率で主エッチング種が入射する。このと
き、支持体１１の法線に対する入射角の小さい主エッチ
ング種ほど入射確率は高く、入射角の大きい主エッチン
グ種ほど入射確率は低い。
【０２６２】従って、カソード電極２１２に形成された
開口部の上端部の位置は、第２の絶縁層１３Ｂに形成さ
れた開口部の下端部とほぼ揃っているものの、カソード
電極２１２に形成された開口部の下端部の位置はその上
端部よりも突出した状態となる。つまり、カソード電極
２１２のエッジ部２１２Ａの厚さが、突出方向の先端部
に向けて薄くなり、エッジ部２１２Ａが先鋭化される。
例えば、エッチング・ガスとしてＳＦ6を用いることに
より、カソード電極２１２の良好な加工を行うことがで
きる。
【０２６３】次に、カソード電極２１２に形成された開
口部の底面に露出した第１の絶縁層１３Ａを等方的にエ
ッチングし、第１の絶縁層１３Ａに開口部を形成し、開
口部１５を完成させる。ここでは、緩衝化フッ酸水溶液
を用いたウェットエッチングを行う。第１の絶縁層１３
Ａに形成された開口部の壁面は、カソード電極２１２に
形成された開口部の下端部よりも後退する。このときの
後退量はエッチング時間の長短により制御可能である。
開口部１５の完成後にレジスト層６７を除去すると、図
５７の（Ｃ）に示した構成を得ることができる。
【０２６４】［スピント型電界放出素子：製造方法の変
形−１］先に、［スピント型電界放出素子］にて説明し
たスピント型電界放出素子の製造方法の変形例を、以
下、支持体等の模式的な一部端面図である図５９〜図６
１を参照して説明するが、このスピント型電界放出素子
（図６２参照）は、基本的には、以下の工程に基づき作
製される。即ち、 （ａ）支持体１１上にカソード電極１２を形成する工程 （ｂ）カソード電極１２上を含む支持体１１上に絶縁層
１３を形成する工程 （ｃ）絶縁層１３上にゲート電極１４を形成する工程 （ｄ）底部にカソード電極１２が露出した開口部１５
を、少なくとも絶縁層１３に形成する工程 （ｅ）開口部１５内を含む全面に電子放出部形成用の導
電材料層８１を形成する工程 （ｆ）開口部１５の中央部に位置する導電材料層８１の
領域を遮蔽するように、マスク材料層８２を導電材料層
８１上に形成する工程 （ｇ）導電材料層８１の支持体１１に対して垂直な方向
におけるエッチング速度がマスク材料層８２の支持体１
１に対して垂直な方向におけるエッチング速度よりも速
くなる異方性エッチング条件下で導電材料層８１とマス
ク材料層８２とをエッチングすることにより、導電材料
層８１から成り、先端部が錐状形状を有する電子放出電
極１６Ｅを開口部１５内に露出したカソード電極１２上
に形成する工程
【０２６５】［工程−１３００］先ず、例えばガラス基
板上に厚さ約０．６μｍのＳｉＯ2層を形成して成る支
持体１１上に、クロム（Ｃｒ）から成るカソード電極１
２を設ける。具体的には、支持体１１上に、例えばスパ
ッタリング法やＣＶＤ法にてクロムから成るカソード電
極用導電材料層を堆積させ、かかるカソード電極用導電
材料層をパターニングすることによって、複数のカソー
ド電極１２を形成することができる。カソード電極１２
の幅を例えば５０μｍ、カソード電極１２の間のスペー
スを例えば３０μｍとする。その後、全面に、具体的に
は、カソード電極１２及び支持体１１上に、原料ガスと
してＴＥＯＳ（テトラエトキシシラン）を使用するプラ
ズマＣＶＤ法にてＳｉＯ2から成る絶縁層１３を形成す
る。絶縁層１３の厚さを約１μｍとする。次に、絶縁層
１３上の全面に、カソード電極１２と直交する方向に平
行に延びるストライプ状のゲート電極１４を形成する。
【０２６６】次に、ストライプ状のカソード電極１２と
ストライプ状のゲート電極１４との重複領域、即ち、１
画素領域において、ゲート電極１４と絶縁層１３とを貫
通する開口部１５を形成する。開口部１５の平面形状
は、例えば、直径０．３μｍの円形である。開口部１５
は、通常、１画素領域（１重複領域）に数百乃至千個程
度形成される。開口部１５を形成するには、通常のフォ
トリソグラフィ技術により形成されたレジスト層をマス
クとして、先ず、ゲート電極１４に開口部１５を形成
し、続いて、絶縁層１３に開口部１５を形成する。ＲＩ
Ｅ終了後、レジスト層をアッシングにより除去する（図
５９の（Ａ）参照）。
【０２６７】［工程−１３１０］次に、全面に密着層８
０をスパッタリング法にて形成する（図５９の（Ｂ）参
照）。この密着層８０は、ゲート電極が形成されていな
い領域や開口部１５の側壁面に露出している絶縁層１３
と、次の工程で全面的に成膜される導電材料層８１との
間の密着性を高めるために設けられる層である。導電材
料層８１をタングステンで形成することを前提とし、タ
ングステンから成る密着層８０を、ＤＣスパッタリング
法により０．０７μｍの厚さに形成する。
【０２６８】［工程−１３２０］次に、開口部１５内を
含む全面に、厚さ約０．６μｍのタングステンから成る
電子放出部形成用の導電材料層８１を水素還元減圧ＣＶ
Ｄ法により形成する（図６０の（Ａ）参照）。成膜され
た導電材料層８１の表面には、開口部１５の上端面と底
面との間の段差を反映した凹部８１Ａが形成される。
【０２６９】［工程−１３３０］次に、開口部１５の中
央部に位置する導電材料層８１の領域（具体的には凹部
８１Ａ）を遮蔽するようにマスク材料層８２を形成す
る。具体的には、先ず、ピンコート法により厚さ０．３
５μｍのレジスト層をマスク材料層８２として導電材料
層８１の上に形成する（図６０の（Ｂ）参照）。マスク
材料層８２は、導電材料層８１の凹部８１Ａを吸収し、
ほぼ平坦な表面となる。次に、マスク材料層８２を酸素
系ガスを用いたＲＩＥ法によりエッチングする。このエ
ッチングを、導電材料層８１の平坦面が露出した時点で
終了する。これにより、導電材料層８１の凹部８１Ａを
平坦に埋め込むようにマスク材料層８２が残る（図６１
の（Ａ）参照）。
【０２７０】［工程−１３４０］次に、導電材料層８１
とマスク材料層８２と密着層８０とをエッチングし、円
錐形状の電子放出電極１６Ｅを形成する（図６１の
（Ｂ）参照）。これらの層のエッチングは、導電材料層
８１のエッチング速度がマスク材料層８２のエッチング
速度よりも速くなる異方性エッチング条件下で行う。エ
ッチング条件を以下の表２に例示する。
【０２７１】［表２］ ［導電材料層８１等のエッチング条件］ ＳＦ6流量 ：１５０ＳＣＣＭ Ｏ2流量 ：３０ＳＣＣＭ Ａｒ流量 ：９０ＳＣＣＭ 圧力 ：３５Ｐａ ＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）
【０２７２】［工程−１３５０］その後、等方的なエッ
チング条件にて開口部１５の内部において絶縁層１３に
設けられた開口部１５の側壁面を後退させると、図６２
に示す電界放出素子が完成される。等方的なエッチング
は、ケミカルドライエッチングのようにラジカルを主エ
ッチング種として利用するドライエッチング、あるい
は、エッチング液を利用するウェットエッチングにより
行うことができる。エッチング液として、例えば４９％
フッ酸水溶液と純水の１：１００（容積比）混合液を用
いることができる。
【０２７３】ここで、［工程−１３４０］において、電
子放出電極１６Ｅが形成される機構について、図６３を
参照して説明する。図６３の（Ａ）は、エッチングの進
行に伴って、被エッチング物の表面プロファイルが一定
時間毎にどのように変化するかを示す模式図であり、図
６３の（Ｂ）は、エッチング時間と開口部１５の中心に
おける被エッチング物の厚さとの関係を示すグラフであ
る。開口部１５の中心におけるマスク材料層の厚さをｈ
p、開口部１５の中心における電子放出電極１６Ｅの高
さをｈeとする。
【０２７４】表２に示したエッチング条件では、レジス
ト材料から成るマスク材料層８２のエッチング速度より
も、導電材料層８１のエッチング速度の方が当然速い。
マスク材料層８２が存在しない領域では、導電材料層８
１が直ぐにエッチングされ始め、被エッチング物の表面
が速やかに下降してゆく。これに対して、マスク材料層
８２が存在する領域では、最初にマスク材料層８２が除
去されないとその下の導電材料層８１のエッチングが始
まらないので、マスク材料層８２がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く（ｈp減
少区間）、マスク材料層８２が消失した時点で初めて、
被エッチング物の厚さの減少速度がマスク材料層８２の
存在しない領域と同様に速くなる（ｈe減少区間）。ｈe
減少区間の開始時期は、マスク材料層８２が厚さが最大
となる開口部１５の中心で最も遅く、マスク材料層８２
の薄い開口部１５の周辺に向かって早くなる。このよう
にして、円錐形状の電子放出電極１６Ｅが形成される。
【０２７５】レジスト材料から成るマスク材料層８２の
エッチング速度に対する導電材料層８１のエッチング速
度の比を、「対レジスト選択比」と称することにする。
この対レジスト選択比が、電子放出電極１６Ｅの高さと
形状を決定する重要な因子であることを、図６４を参照
して説明する。図６４の（Ａ）は、対レジスト選択比が
相対的に小さい場合、図６４の（Ｃ）は、対レジスト選
択比が相対的に大きい場合、図６４の（Ｂ）はこれらの
中間である場合の、電子放出電極１６Ｅの形状を示して
いる。対レジスト選択比が大きいほど、マスク材料層８
２の膜減りに比べて導電材料層８１の膜減りが激しくな
るので、電子放出電極１６Ｅはより高く、且つ鋭くなる
ことが判る。対レジスト選択比は、ＳＦ6流量に対する
Ｏ2流量の割合を高めると低下する。また、基板バイア
スを併用してイオンの入射エネルギーを変化させること
が可能なエッチング装置を用いる場合には、ＲＦバイア
スパワーを高めたり、バイアス印加用の交流電源の周波
数を下げることで、対レジスト選択比を下げることがで
きる。対レジスト選択比の値は１．５以上、好ましくは
２以上、より好ましくは３以上に選択される。
【０２７６】尚、上記のエッチングにおいては当然、ゲ
ート電極１４やカソード電極１２に対して高い選択比を
確保する必要があるが、表２に示した条件で全く問題は
ない。なぜなら、ゲート電極１４やカソード電極１２を
構成する材料は、フッ素系のエッチング種では殆どエッ
チングされず、上記の条件であれば、概ね１０以上のエ
ッチング選択比が得られるからである。
【０２７７】［スピント型電界放出素子：製造方法の変
形−２］スピント型電界放出素子の製造方法の変形−２
は、スピント型電界放出素子の製造方法の変形−１の変
形である。製造方法の変形−２においては、マスク材料
層により遮蔽される導電材料層の領域を、製造方法の変
形−１におけるよりも狭くすることが可能である。即
ち、製造方法の変形−２においては、開口部の上端面と
底面との間の段差を反映して、柱状部とこの柱状部の上
端に連通する拡大部とから成る略漏斗状の凹部を導電材
料層の表面に生成させ、工程（ｆ）において、導電材料
層の全面にマスク材料層を形成した後、マスク材料層と
導電材料層とを支持体の表面に対して平行な面内で除去
することにより、柱状部にマスク材料層を残す。
【０２７８】以下、スピント型電界放出素子の製造方法
の変形−２を、支持体等の模式的な一部端面図である図
６５〜図６７を参照して説明する。
【０２７９】［工程−１４００］先ず、支持体１１上に
カソード電極１２を形成する。カソード電極１２を含む
カソード電極用導電材料層は、例えばＤＣスパッタリン
グ法により、ＴｉＮ層（厚さ０．１μｍ）、Ｔｉ層（厚
さ５ｎｍ）、Ａｌ−Ｃｕ層（厚さ０．４μｍ）、Ｔｉ層
（厚さ５ｎｍ）、ＴｉＮ層（厚さ０．０２μｍ）及びＴ
ｉ層（０．０２μｍ）をこの順に積層して積層膜を形成
し、続いてこの積層膜をストライプ状にパターニングし
て形成する。尚、図ではカソード電極１２を単層で表し
た。次に、全面に、具体的には、支持体１１とカソード
電極１２の上に、厚さ０．７μｍの絶縁層１３を、ＴＥ
ＯＳ（テトラエトキシシラン）を原料ガスとするプラズ
マＣＶＤ法に基づき形成する。次いで、絶縁層１３の上
にストライプ状のゲート電極１４を形成する。
【０２８０】更に、全面に例えば ＳｉＯ2から成る厚さ
０．２μｍのエッチング停止層８３を形成する。エッチ
ング停止層８３は、電界放出素子の機能上不可欠な部材
ではなく、後工程で行われる導電材料層８１のエッチン
グ時に、ゲート電極１４を保護する役割を果たす。尚、
導電材料層８１のエッチング条件に対してゲート電極１
４が十分に高いエッチング耐性を持ち得る場合には、エ
ッチング停止層８３を省略しても構わない。その後、Ｒ
ＩＥ法により、エッチング停止層８３、ゲート電極１
４、絶縁層１３を貫通し、底部にカソード電極１２が露
出した開口部１５を形成する。このようにして、図６５
の（Ａ）に示す状態が得られる。
【０２８１】［工程−１４１０］次に、開口部１５内を
含む全面に、例えば厚さ０．０３μｍのタングステンか
ら成る密着層８０を形成する（図６５の（Ｂ）参照）。
次いで、開口部１５内を含む全面に電子放出部形成用の
導電材料層８１を形成する。但し、製造方法の変形−２
における導電材料層８１は、製造方法の変形−１で述べ
た凹部８１Ａよりも深い凹部８１Ａが表面に生成される
ように、導電材料層８１の厚さを選択する。即ち、導電
材料層８１の厚さを適切に設定することによって、開口
部１５の上端面と底面との間の段差を反映して、柱状部
８１Ｂとこの柱状部８１Ｂの上端に連通する拡大部８１
Ｃとから成る略漏斗状の凹部８１Ａを導電材料層８１の
表面に生成させることができる。
【０２８２】［工程−１４２０］次に、導電材料層８１
の全面に、例えば無電解メッキ法により、厚さ約０．５
μｍの銅（Ｃｕ）から成るマスク材料層８２を形成する
（図６６の（Ａ）参照）。無電解メッキ条件を以下の表
３に例示する。
【０２８３】 ［表３］ メッキ液 ：硫酸銅（ＣｕＳＯ4・５Ｈ2Ｏ） ７ｇ／リットル ホルマリン（３７％ＨＣＨＯ） ２０ｍｌ／リットル 水酸化ナトリウム（ＮａＯＨ） １０ｇ／リットル 酒石酸ナトリウムカリウム ２０ｇ／リットル メッキ浴温度：５０゜Ｃ
【０２８４】［工程−１４３０］その後、マスク材料層
８２と導電材料層８１とを支持体１１の表面に対して平
行な面内で除去することにより、柱状部８１Ｂにマスク
材料層８２を残す（図６６の（Ｂ）参照）。この除去
は、例えば化学的機械的研磨法（ＣＭＰ法）により行う
ことができる。
【０２８５】［工程−１４４０］次に、導電材料層８１
と密着層８０のエッチング速度がマスク材料層８２のエ
ッチング速度よりも速くなる異方性エッチング条件下
で、導電材料層８１とマスク材料層８２と密着層８０と
をエッチングする。その結果、開口部１５内に錐状形状
を有する電子放出電極１６Ｅが形成される（図６７の
（Ａ）参照）。尚、電子放出電極１６Ｅの先端部にマス
ク材料層８２が残存する場合には、希フッ酸水溶液を用
いたウェットエッチングによりマスク材料層８２を除去
することができる。
【０２８６】［工程−１４５０］次に、等方的なエッチ
ング条件で開口部１５の内部において絶縁層１３に設け
られた開口部１５の側壁面を後退させると、図６７の
（Ｂ）に示す電界放出素子が完成される。このとき、エ
ッチング停止層８３も除去される。等方的なエッチング
については、製造方法の変形−１で説明したと同様とす
ればよい。
【０２８７】ところで、製造方法の変形−２で形成され
た電子放出電極１６Ｅにおいては、製造方法の変形−１
で形成された電子放出電極１６Ｅに比べ、より鋭い錐状
形状が達成されている。これは、マスク材料層８２の形
状と、マスク材料層８２のエッチング速度に対する導電
材料層８１のエッチング速度の比の違いに起因する。こ
の違いについて、図６８を参照しながら説明する。図６
８は、被エッチング物の表面プロファイルが一定時間毎
にどのように変化するかを示す図であり、図６８の
（Ａ）は銅から成るマスク材料層８２を用いた場合、図
６８の（Ｂ）はレジスト材料から成るマスク材料層８２
を用いた場合をそれぞれ示す。尚、簡略化のために導電
材料層８１のエッチング速度と密着層８０のエッチング
速度とをそれぞれ等しいものと仮定し、図６８において
は密着層８０の図示を省略する。
【０２８８】銅から成るマスク材料層８２を用いた場合
（図６８の（Ａ）参照）は、マスク材料層８２のエッチ
ング速度が導電材料層８１のエッチング速度に比べて十
分に遅いために、エッチング中にマスク材料層８２が消
失することがなく、従って、先端部の鋭い電子放出電極
１６Ｅを形成することができる。これに対して、レジス
ト材料から成るマスク材料層８２を用いた場合（図６８
の（Ｂ）参照）は、マスク材料層８２のエッチング速度
が導電材料層８１のエッチング速度に比べてそれ程遅く
ないために、エッチング中にマスク材料層８２が消失し
易く、従って、マスク材料層消失後の電子放出電極１６
Ｅの錐状形状が鈍化する傾向がある。
【０２８９】また、柱状部８１Ｂに残るマスク材料層８
２には、柱状部８１Ｂの深さが多少変化しても、電子放
出電極１６Ｅの形状は変化し難いというメリットもあ
る。即ち、柱状部８１Ｂの深さは、導電材料層８１の厚
さやステップカバレージのばらつきによって変化し得る
が、柱状部８１Ｂの幅は深さによらずほぼ一定なので、
マスク材料層８２の幅もほぼ一定となり、最終的に形成
される電子放出電極１６Ｅの形状には大差が生じない。
これに対して、凹部８１Ａに残るマスク材料層８２にお
いては、凹部８１Ａが浅い場合と深い場合とでマスク材
料層の幅も変化してしまうため、凹部８１Ａが浅くマス
ク材料層８２の厚さが薄い場合ほど、より早期に電子放
出電極１６Ｅの錐状形状の鈍化が始まる。電界放出素子
の電子放出効率は、ゲート電極とカソード電極との間の
電位差、ゲート電極とカソード電極との間の距離、電子
放出部の構成材料の仕事関数の他、電子放出部の先端部
の形状によっても変化する。このため、必要に応じて上
述のようにマスク材料層の形状やエッチング速度を選択
することが好ましい。
【０２９０】［スピント型電界放出素子：製造方法の変
形−３］製造方法の変形−３は、製造方法の変形−２の
変形である。製造方法の変形−３においては、工程
（ｅ）において、開口部の上端面と底面との間の段差を
反映して、柱状部とこの柱状部の上端に連通する拡大部
とから成る略漏斗状の凹部を導電材料層の表面に生成さ
せ、工程（ｆ）において、導電材料層の全面にマスク材
料層を形成した後、導電材料層上と拡大部内のマスク材
料層を除去することにより、柱状部にマスク材料層を残
す。以下、スピント型電界放出素子の製造方法の変形−
３を、支持体等の模式的な一部端面図である図６９及び
図７０を参照して説明する。
【０２９１】［工程−１５００］先ず、図６６の（Ａ）
に示したマスク材料層８２の形成までを製造方法の変形
−２の［工程−１４００］〜［工程−１４２０］と同様
に行った後、導電材料層８１上と拡大部８１Ｃ内のマス
ク材料層８２のみを除去することにより、柱状部８１Ｂ
にマスク材料層８２を残す（図６９の（Ａ）参照）。こ
のとき、例えば希フッ酸水溶液を用いたウェットエッチ
ングを行うことにより、タングステンから成る導電材料
層８１を除去することなく、銅から成るマスク材料層８
２のみを選択的に除去することができる。柱状部８１Ｂ
内に残るマスク材料層８２の高さは、エッチング時間に
依存するが、このエッチング時間は、拡大部８１Ｃに埋
め込まれたマスク材料層８２の部分が十分に除去される
限りにおいて、それ程の厳密さを要しない。なぜなら、
マスク材料層８２の高低に関する議論は、図６８の
（Ａ）を参照しながら前述した柱状部８１Ｂの浅深に関
する議論と実質的に同じであり、マスク材料層８２の高
低は最終的に形成される電子放出電極１６Ｅの形状に大
きな影響を及ぼさないからである。
【０２９２】［工程−１５１０］次に、導電材料層８１
とマスク材料層８２と密着層８０のエッチングを、製造
方法の変形−２と同様に行い、図６９の（Ｂ）に示すよ
うな電子放出電極１６Ｅを形成する。この電子放出電極
１６Ｅは、図６７の（Ａ）に示したように全体が錐状形
状を有していても勿論構わないが、図６９の（Ｂ）には
先端部のみが錐状形状を有する変形例を示した。かかる
形状は、柱状部８１Ｂに埋め込まれたマスク材料層８２
の高さが低いか、若しくは、マスク材料層８２のエッチ
ング速度が比較的速い場合に生じ得るが、電子放出電極
１６Ｅとしての機能に何ら支障はない。
【０２９３】［工程−１５２０］その後、等方的なエッ
チング条件で開口部１５の内部において絶縁層１３に設
けられた開口部１５の側壁面を後退させると、図７０に
示す電界放出素子が完成される。等方的なエッチングに
ついては、製造方法の変形−１で説明したと同様とすれ
ばよい。
【０２９４】［スピント型電界放出素子：製造方法の変
形−４］製造方法の変形−４は、製造方法の変形−１の
変形である。製造方法の変形−４にて製造されたスピン
ト型電界放出素子の模式的な一部端面図を図７１に示
す。製造方法の変形−４が製造方法の変形−１と異なる
点は、電子放出部が、基部８４と、基部８４上に積層さ
れた錐状の電子放出電極１６Ｅとから構成されている点
にある。ここで、基部８４と電子放出電極１６Ｅとは異
なる導電材料から構成されている。具体的には、基部８
４は、電子放出電極１６Ｅとゲート電極１４の開口端部
との間の距離を調節するための部材であり、且つ、抵抗
体層としての機能を有し、不純物を含有するポリシリコ
ン層から構成されている。電子放出電極１６Ｅはタング
ステンから構成されており、錐状形状、より具体的には
円錐形状を有する。尚、基部８４と電子放出電極１６Ｅ
との間には、ＴｉＮから成る密着層８０が形成されてい
る。尚、密着層８０は、電子放出部の機能上不可欠な構
成要素ではなく、製造上の理由で形成されている。絶縁
層１３がゲート電極１４の直下から基部８４の上端部に
かけてえぐられることにより、開口部１５が形成されて
いる。
【０２９５】以下、製造方法の変形−４を、支持体等の
模式的な一部端面図である図７２〜図７４を参照して説
明する。
【０２９６】［工程−１６００］先ず、開口部１５の形
成までを、製造方法の変形−１の［工程−１３００］と
同様に行う。続いて、開口部１５内を含む全面に基部形
成用の導電材料層８４Ａを形成する。導電材料層８４Ａ
は、抵抗体層としても機能し、ポリシリコン層から構成
され、プラズマＣＶＤ法により形成することができる。
次いで、全面に、スピンコート法にてレジスト層から成
る平坦化層８５を表面が略平坦となるように形成する
（図７２の（Ａ）参照）。次に、平坦化層８５と導電材
料層８４Ａのエッチング速度が共に略等しくなる条件で
両層をエッチングし、開口部１５の底部を上面が平坦な
基部８４で埋め込む（図７２の（Ｂ）参照）。エッチン
グは、塩素系ガスと酸素系ガスとを含むエッチングガス
を用いたＲＩＥ法により行うことができる。導電材料層
８４Ａの表面を平坦化層８５で一旦平坦化してからエッ
チングを行っているので、基部８４の上面が平坦とな
る。
【０２９７】［工程−１６１０］次に、開口部１５の残
部を含む全面に密着層８０を成膜し、更に、開口部１５
の残部を含む全面に電子放出部形成用の導電材料層８１
を成膜し、開口部１５の残部を導電材料層８１で埋め込
む（図７３の（Ａ）参照）。密着層８０は、スパッタリ
ング法により形成される厚さ０．０７μｍのＴｉＮ層で
あり、導電材料層８１は減圧ＣＶＤ法により形成される
厚さ０．６μｍのタングステン層である。導電材料層８
１の表面には、開口部１５の上端面と底面との間の段差
を反映して凹部８１Ａが形成されている。
【０２９８】［工程−１６２０］次に、導電材料層８１
の全面に、スピンコート法によりレジスト層から成るマ
スク材料層８２を表面が略平坦となるように形成する
（図７３の（Ｂ）参照）。マスク材料層８２は、導電材
料層８１の表面の凹部８１Ａを吸収して平坦な表面とな
っている。次に、マスク材料層８２を酸素系ガスを用い
たＲＩＥ法によりエッチングする（図７４の（Ａ）参
照）。このエッチングは、導電材料層８１の平坦面が露
出した時点で終了する。これにより、導電材料層８１の
凹部８１Ａにマスク材料層８２が平坦に残され、マスク
材料層８２は、開口部１５の中央部に位置する導電材料
層８１の領域を遮蔽するように形成されている。
【０２９９】［工程−１６３０］次に、製造方法の変形
−１の［工程−１３４０］と同様にして、導電材料層８
１、マスク材料層８２及び密着層８０を共にエッチング
すると、前述の機構に基づき対レジスト選択比の大きさ
に応じた円錐形状を有する電子放出電極１６Ｅと密着層
８０とが形成され、電子放出部が完成される（図７４の
（Ｂ）参照）。その後、開口部１５の内部において絶縁
層１３に設けられた開口部１５の側壁面を後退させる
と、図７１に示した電界放出素子を得ることができる。
【０３００】［スピント型電界放出素子：製造方法の変
形−５］製造方法の変形−５は、製造方法の変形−２の
変形である。製造方法の変形−５にて製造されるスピン
ト型電界放出素子の模式的な一部端面図を図７６の
（Ｂ）に示す。製造方法の変形−５が製造方法の変形−
２と異なる点は、電子放出部が、製造方法の変形−４と
同様に、基部８４と、基部８４上に積層された錐状の電
子放出電極１６Ｅとから構成されている点にある。ここ
で、基部８４と電子放出電極１６Ｅとは異なる導電材料
から構成されている。具体的には、基部８４は、電子放
出電極１６Ｅとゲート電極１４の開口端部との間の距離
を調節するための部材であり、且つ、抵抗体層としての
機能を有し、不純物を含有するポリシリコン層から構成
されている。電子放出電極１６Ｅはタングステンから構
成されており、錐状形状、より具体的には円錐形状を有
する。尚、基部８４と電子放出電極１６Ｅとの間には、
ＴｉＮから成る密着層８０が形成されている。尚、密着
層８０は、電子放出部の機能上不可欠な構成要素ではな
く、製造上の理由で形成されている。絶縁層１３がゲー
ト電極１４の直下から基部８４の上端部にかけてえぐら
れることにより、開口部１５が形成されている。
【０３０１】以下、製造方法の変形−５を、支持体等の
模式的な一部端面図である図７５及び図７６を参照して
説明する。
【０３０２】［工程−１７００］先ず、開口部１５の形
成までを、製造方法の変形−１の［工程−１３００］と
同様に行う。次に、開口部１５内を含む全面に基部形成
用の導電材料層を形成し、導電材料層をエッチングする
ことによって、開口部１５の底部を埋め込む基部８４を
形成することができる。尚、図示される基部８４は平坦
化された表面を有しているが、表面が窪んでいてもよ
い。尚、平坦化された表面を有する基部８４は、製造方
法の変形−４の［工程−１６００］と同様のプロセスに
よって形成可能である。更に、開口部１５の残部を含む
全面に、密着層８０、及び電子放出部形成用の導電材料
層８１を順次形成する。このとき、開口部１５の残部の
上端面と底面との間の段差を反映した柱状部８１Ｂとこ
の柱状部８１Ｂの上端に連通する拡大部８１Ｃとから成
る略漏斗状の凹部８１Ａが導電材料層８１の表面に生成
されるように、導電材料層８１の厚さを選択する。次
に、導電材料層８１上にマスク材料層８２を形成する。
このマスク材料層８２は、例えば銅を用いて形成する。
図７５の（Ａ）は、ここまでのプロセスが終了した状態
を示している。
【０３０３】［工程−１７１０］次に、マスク材料層８
２と導電材料層８１とを支持体１１の表面に対して平行
な面内で除去することにより、柱状部８１Ｂにマスク材
料層８２を残す（図７５の（Ｂ）参照）。この除去は、
製造方法の変形−２の［工程−１４３０］と同様に、化
学的機械的研磨法（ＣＭＰ法）により行うことができ
る。
【０３０４】［工程−１７２０］次に、導電材料層８１
とマスク材料層８２と密着層８０とをエッチングする
と、前述の機構に基づき対レジスト選択比の大きさに応
じた円錐形状を有する電子放出電極１６Ｅが形成され
る。これらの層のエッチングは、製造方法の変形−２の
［工程−１４４０］と同様に行うことができる。電子放
出電極１６Ｅと基部８４、及び、電子放出電極１６Ｅと
基部８４の間に残存する密着層８０とによって、電子放
出部が形成される。電子放出部は、全体が錐状形状を有
していても勿論構わないが、図７６の（Ａ）には基部８
４の一部が開口部１５の底部を埋め込むように残存した
状態を示した。かかる形状は、柱状部８１Ｂに埋め込ま
れたマスク材料層８２の高さが低いか、若しくは、マス
ク材料層８２のエッチング速度が比較的速い場合に生じ
得るが、電子放出部としての機能に何ら支障はない。
【０３０５】［工程−１７３０］その後、等方的なエッ
チング条件で開口部１５の内部において絶縁層１３の側
壁面を後退させると、図７６の（Ｂ）に示した電界放出
素子が完成される。等方的なエッチング条件は、製造方
法の変形−１で説明したと同様とすればよい。
【０３０６】［スピント型電界放出素子：製造方法の変
形−６］製造方法の変形−６は、製造方法の変形−３の
変形である。製造方法の変形−６が製造方法の変形−３
と異なる点は、電子放出部が、製造方法の変形−４と同
様に、基部８４と、基部８４上に積層された錐状の電子
放出電極１６Ｅとから構成されている点にある。以下、
製造方法の変形−６を、支持体等の模式的な一部端面図
である図７７を参照して説明する。
【０３０７】［工程−１８００］マスク材料層８２の形
成までを製造方法の変形−５の［工程−１７００］と同
様に行う。その後、導電材料層８１上と拡大部８１Ｃ内
のマスク材料層８２のみを除去することにより、柱状部
８１Ｂにマスク材料層８２を残す（図７７参照）。例え
ば希フッ酸水溶液を用いたウェットエッチングを行い、
タングステンから成る導電材料層８１を除去することな
く、銅から成るマスク材料層８２のみを選択的に除去す
ることができる。この後の導電材料層８１とマスク材料
層８２のエッチング、絶縁層１３の等方的なエッチング
等のプロセスは、全て、製造方法の変形−５と同様に行
うことができる。
【０３０８】［平面型電界放出素子（その３）］平面型
電界放出素子（その３）は、先に説明した平面型電界放
出素子（その１）の変形である。平面型電界放出素子
（その３）が平面型電界放出素子（その１）と相違する
点は、第４の構造を有している点にある。即ち、平面型
電界放出素子（その３）は、（Ａ）支持体１１上に配設
された、絶縁材料から成る帯状のスペーサ、（Ｂ）複数
の開口部３１５が形成された帯状材料層３１４Ａから成
るゲート電極３１４、並びに、（Ｃ）電子放出部、から
成り、スペーサの頂面に接するように、且つ、電子放出
部の上方に開口部３１５が位置するように帯状材料層３
１４Ａが張架されている。帯状材料層３１４Ａは、スペ
ーサの頂面に、熱硬化性接着剤（例えばエポキシ系接着
剤）にて固定されている。あるいは又、図７８に、支持
体１１の端部近傍の模式的な一部断面図を示すように、
ストライプ状の帯状材料層３１４Ａの両端部は、支持体
１１の周辺部に固定されている構造とすることもでき
る。より具体的には、例えば、支持体１１の周辺部に突
起部３１６を予め形成しておき、この突起部３１６の頂
面に帯状材料層３１４Ａを構成する材料と同じ材料の薄
膜３１７を形成しておく。そして、ストライプ状の帯状
材料層３１４Ａを張架した状態で、かかる薄膜３１７
に、例えばレーザを用いて溶接する。尚、突起部３１６
は、例えば、スペーサの形成と同時に形成することがで
きる。
【０３０９】以下、平面型電界放出素子（その３）の製
造方法の一例を説明する。
【０３１０】［工程−１９００］先ず、平面型電界放出
素子（その１）の［工程−６００］と同様にして、支持
体１１上に、第１の方向に延びるストライプ状のカソー
ド電極用導電材料層から構成されたカソード電極１２
（Ｃｒから成る）を形成する。
【０３１１】［工程−１９１０］次いで、平面型電界放
出素子（その１）の［工程−６１０］と同様にして、全
面に絶縁層１３を形成する。その後、リソグラフィ技術
及びエッチング技術を用いて絶縁層１３に開口部１５を
形成する。あるいは、例えば、スクリーン印刷法にて、
絶縁層１３を形成する際、併せて、開口部１５を形成し
てもよい。こうして、開口部１５の底部に電子放出部に
相当するカソード電極１２の表面を露出させることがで
きる。ここで、絶縁層１３がスペーサに相当する。
【０３１２】［工程−１３２０］その後、複数の開口部
３１５が形成されたストライプ状の帯状材料層３１４Ａ
を、開口部３１５が電子放出部の上方に位置するよう
に、ゲート電極支持部あるいはスペーサである絶縁層１
３によって支持された状態に配設し、しかも、第１の方
向とは異なる第２の方向にストライプ状の帯状材料層３
１４Ａを配置し、以て、ストライプ状の帯状材料層３１
４Ａから構成され、複数の開口部３１５を有するゲート
電極３１４を電子放出部の上方に位置させる。
【０３１３】尚、このようなゲート電極の形成方法は、
上述した各種の電界放出素子の製造に対して適用するこ
とができる。
【０３１４】［平面型電界放出素子（その４）］平面型
電界放出素子（その４）は、平面型電界放出素子（その
３）の変形である。平面型電界放出素子（その４）は、
図７９の（Ａ）に模式的な一部断面図を示すように、平
面型電界放出素子（その３）と異なり、カソード電極１
２とカソード電極１２との間に隔壁３１３（スペーサに
相当する）が設けられている。カソード電極１２、帯状
材料層３１４Ａ及びゲート電極３１４、並びに、隔壁３
１３の模式的な配置図を、図７９の（Ｂ）に示す。
【０３１５】そして、帯状材料層３１４Ａは、隔壁３１
３の頂面に、熱硬化性接着剤（例えばエポキシ系接着
剤）にて固定されている。あるいは又、図７８に模式的
な一部断面図を示したと同様に、ストライプ状の帯状材
料層３１４Ａの両端部は、支持体１１の周辺部に固定さ
れている構造とすることもできる。より具体的には、例
えば、支持体１１の周辺部に突起部３１６を予め形成し
ておき、この突起部３１６の頂面に帯状材料層３１４Ａ
を構成する材料と同じ材料の薄膜３１７を形成してお
く。そして、ストライプ状の帯状材料層３１４Ａを張架
した状態で、かかる薄膜３１７に、例えばレーザを用い
て溶接する。
【０３１６】平面型電界放出素子（その４）は、例え
ば、以下に説明する製造方法にて製造することができ
る。
【０３１７】［工程−２０００］先ず、支持体１１上に
スペーサ（ゲート電極支持部）を構成する隔壁３１３
を、例えば、サンドブラスト法に基づき形成する。
【０３１８】［工程−２０１０］その後、支持体１１上
に電子放出部を形成する。具体的には、全面に、スピン
コーティング法にてレジスト材料から成るマスク層を形
成し、隔壁３１３と隔壁３１３との間のカソード電極を
形成すべき領域の部分のマスク層を除去する。その後、
平面型電界放出素子（その１）の［工程−６００］と同
様にして、クロム（Ｃｒ）から成るカソード電極用導電
材料層をスパッタリング法にて全面に形成した後、マス
ク層を除去する。これによって、マスク層上に形成され
たカソード電極用導電材料層も除去され、隔壁３１３と
隔壁３１３との間に、電子放出部として機能するカソー
ド電極１２が残される。
【０３１９】［工程−２０２０］その後、複数の開口部
３１５が形成されたストライプ状の帯状材料層３１４Ａ
を、複数の開口部３１５が電子放出部の上方に位置する
ように、スペーサである隔壁３１３によって支持された
状態に配設し、以て、ストライプ状の帯状材料層３１４
Ａから構成され、複数の開口部３１５を有するゲート電
極３１４を電子放出部の上方に位置させる。ストライプ
状の帯状材料層３１４Ａの配設方法は、上述のとおりと
すればよい。
【０３２０】尚、このようなゲート電極の形成方法は、
上述した各種の電界放出素子の製造に対して適用するこ
とができる。
【０３２１】平面型電界放出素子（その３）あるいは平
面型電界放出素子（その４）における開口部３１５の平
面形状は円形に限定されない。帯状材料層３１４Ａに設
けられた開口部３１５の形状の変形例を図８０の
（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）に例示する。
【０３２２】［電界放出素子とシールド部材との組合
せ］本発明の第３の態様に係る平面型表示装置における
電子放出部１６及びシールド部材４０の模式的な一部端
面図を図８１に例示する。図８１に示した例において
は、ゲート電極１４及び絶縁層１３の上に第２の絶縁層
４３が形成され、第２の絶縁層４３の上にシールド部材
４０が形成されている。シールド部材４０は、収束電極
としての機能も有する。シールド部材４０及び第２の絶
縁層４３には、開口部１５と連通した開口部４４が設け
られている。尚、スピント型電界放出素子を例示した
が、電界放出素子はこれに限定するものではなく、上述
した各種の電界放出素子を用いることができる。
【０３２３】このようなシールド部材４０が組み合わさ
れた電界放出素子は、実質的に、ゲート電極１４及び絶
縁層１３の上に第２の絶縁層４３を形成した後、第２の
絶縁層４３の上にシールド部材４０を形成し、次いで、
シールド部材４０及び第２の絶縁層４３に開口部４４を
形成する工程を、上述の各種の電界放出素子の製造方法
の工程に含ませることによって製造することができるの
で、詳細な説明は省略する。尚、シールド部材のパター
ニングに依存して、１又は複数の電子放出部、あるい
は、１又は複数の画素に対応するシールド部材ユニット
が集合した形式のシールド部材とすることもでき、ある
いは又、有効領域を１枚のシート状の導電材料で被覆し
た形式のシールド部材とすることもできる。
【０３２４】尚、シールド部材は、このような方法にて
形成するだけでなく、例えば、厚さ数十μｍの４２％Ｎ
ｉ−Ｆｅアロイから成る金属板の両面に、例えばＳｉＯ
2から成る絶縁膜を形成した後、各画素に対応した領域
にパンチングやエッチングすることによって開口部４４
を形成することによってシールド部材を作製することも
できる。そして、第１パネル、金属板、第２パネルを積
み重ね、両パネルの外周部に枠体を配置し、加熱処理を
施すことによって、金属板の一方の面形成された絶縁膜
と絶縁層１３とを接着させ、金属板の他方の面に形成さ
れた絶縁膜と第２パネルとを接着し、これらの部材を一
体化させ、その後、真空封入することで、平面型表示装
置を完成させることもできる。
【０３２５】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明した各種電子放出部遮断
回路やアノード電極遮断回路、シールド部材遮断回路の
回路構成、平面型表示装置や冷陰極電界電子放出素子の
構造、構成は例示であり、適宜変更することができる
し、平面型表示装置や冷陰極電界電子放出素子の製造方
法も例示であり、適宜変更することができる。平面型表
示装置として、本発明の第１の態様に係る平面型表示装
置、本発明の第２の態様に係る平面型表示装置、本発明
の第３の態様に係る平面型表示装置のみならず、本発明
の第１の態様に係る平面型表示装置と本発明の第２の態
様に係る平面型表示装置の組合せ、本発明の第１の態様
に係る平面型表示装置と本発明の第３の態様に係る平面
型表示装置の組合せ、本発明の第２の態様に係る平面型
表示装置と本発明の第３の態様に係る平面型表示装置の
組合せ、本発明の第１の態様に係る平面型表示装置と本
発明の第２の態様に係る平面型表示装置と本発明の第３
の態様に係る平面型表示装置の組合せを挙げることがで
きる。
【０３２６】例えば、図１や図４に示した第１の構成の
平面型表示装置における電子放出部遮断回路に、図５に
示したダイオード（Ｄ13，Ｄ23，Ｄ33）を組み込んでも
よい。また、図１や図４に示した第１の構成の平面型表
示装置における電子放出部遮断回路と、図６に示した第
２の構成の平面型表示装置における電子放出部遮断回路
を組み合わせることによって、第３の構成の平面型表示
装置における電子放出部遮断回路を得ることもできる。
【０３２７】更には、冷陰極電界電子放出素子の製造に
おいて使用した各種材料も例示であり、適宜変更するこ
とができる。冷陰極電界電子放出素子においては、専ら
１つの開口部に１つの電子放出部（電子放出電極）が対
応する形態を説明したが、冷陰極電界電子放出素子の構
造に依っては、１つの開口部に複数の電子放出部（電子
放出電極）が対応した形態、あるいは、複数の開口部に
１つの電子放出部（電子放出電極）が対応する形態とす
ることもできる。あるいは又、ゲート電極に複数の開口
部を設け、絶縁層にかかる複数の開口部に連通した１つ
の開口部を設け、１又は複数の電子放出部を設ける形態
とすることもできる。
【０３２８】ゲート電極を、有効領域を１枚のシート状
の導電材料（開口部を有する）で被覆した形式のゲート
電極とすることもできる。この場合には、かかるゲート
電極に正の電圧ＶG-SL（例えば１６０ボルト）を印加す
る。そして、各画素を構成する電子放出部と第２の駆動
回路（カソード電極駆動回路）との間に、例えば、ＴＦ
Ｔから成るスイッチング素子を設け、かかるスイッチン
グ素子の作動によって、各画素を構成する電子放出部へ
の印加状態を制御し、画素の発光状態を制御する。尚、
複数の画素を１単位とし（例えば、１列の画素）、かか
る１単位の画素を構成する電子放出部と第２の駆動回路
（カソード電極駆動回路）との間に電子放出部遮断回路
を設ける構成とすることもできる。
【０３２９】あるいは又、カソード電極を、有効領域を
１枚のシート状の導電材料で被覆した形式のカソード電
極とすることもできる。この場合には、かかるカソード
電極に電圧ＶC-SL（例えば０ボルト）を印加する。そし
て、各画素を構成する電子放出部と第１の駆動回路（ゲ
ート電極駆動回路）との間に、例えば、ＴＦＴから成る
スイッチング素子を設け、かかるスイッチング素子の作
動によって、各画素を構成する電子放出部への印加状態
を制御し、画素の発光状態を制御する。尚、複数の画素
を１単位とし（例えば、１列の画素）、かかる１単位の
画素を構成する電子放出部と第２の駆動回路（ゲート電
極駆動回路）との間に電子放出部遮断回路を設ける構成
とすることもできる。
【０３３０】表面伝導型電子放出素子と通称される素子
から電子放出部を構成することもできる。この表面伝導
型電子放出素子は、例えばガラスから成る支持体上に酸
化錫（ＳｎＯ2）、金（Ａｕ）、酸化インジウム（Ｉｎ2
Ｏ3）／酸化錫（ＳｎＯ2）、カーボン、酸化パラジウム
（ＰｄＯ）等の導電材料から成り、微小面積を有し、所
定の間隔（ギャップ）を開けて配された一対の電極がマ
トリクス状に形成されて成る。それぞれの電極の上には
炭素薄膜が形成されている。そして、一対の電極の内の
一方の電極に行方向配線が接続され、一対の電極の内の
他方の電極に列方向配線が接続された構成を有する。一
対の電極に電圧を印加することによって、ギャップを挟
んで向かい合った炭素薄膜に電界が加わり、炭素薄膜か
ら電子が放出される。かかる電子をアノードパネル上の
蛍光体層に衝突させることによって、蛍光体層が励起さ
れて発光し、所望の画像を得ることができる。尚、行方
向配線及び／又は列方向配線と、電子放出部駆動回路の
間に電子放出部遮断回路を設ければよい。あるいは又、
一対の電極の上方に設けられたゲート電極と電子放出部
駆動回路の間に電子放出部遮断回路を設ければよい。
【０３３１】
【発明の効果】以上の説明からも明らかなように、本発
明においては、電子放出部駆動回路と電子放出部との間
に電子放出部遮断回路を設けることによって、あるいは
又、アノード電極駆動回路とアノード電極との間にアノ
ード電極遮断回路を設けることによって、あるいは又、
シールド部材印加回路とシールド部材との間にシールド
部材遮断回路を設けることによって、大規模な放電のト
リガーとなる放電現象そのものを防止するのではなく、
小規模な放電が発生しても大規模な放電へと成長するこ
とを効果的に防止することができる。その結果、カソー
ド電極やアノード電極、ゲート電極、電子放出部の損傷
発生、あるいは又、電子放出部駆動回路やアノード電極
駆動回路、シールド部材印加手段の損傷発生を効果的に
抑制することが可能となり、平面型表示装置の長寿命化
を達成することができる。しかも、平面型表示装置の初
期動作段階で多発する放電による損傷発生を抑制するこ
とができる結果、平面型表示装置のエージング処理を行
い易くなる。
【図面の簡単な説明】
【図１】発明の実施の形態１における第１の構造の平面
型表示装置の概念図である。
【図２】発明の実施の形態１におけるゲート電極及びカ
ソード電極の電位の変化、電子放出部遮断回路の動作状
態を模式的に示す図である。
【図３】発明の実施の形態１における第１の構造の平面
型表示装置の模式的な一部端面図である。
【図４】発明の実施の形態１における第１の構造の平面
型表示装置の変形例の概念図である。
【図５】発明の実施の形態１における第１の構造の平面
型表示装置の別の変形例の概念図である。
【図６】発明の実施の形態２における第２の構造の平面
型表示装置の概念図である。
【図７】発明の実施の形態２におけるゲート電極及びカ
ソード電極の電位の変化、電子放出部遮断回路の動作状
態を模式的に示す図である。
【図８】発明の実施の形態２における第２の構造の平面
型表示装置の模式的な一部端面図である。
【図９】発明の実施の形態３における第３の構造の平面
型表示装置の概念図である。
【図１０】発明の実施の形態３におけるゲート電極及び
カソード電極の電位の変化、電子放出部遮断回路の動作
状態を模式的に示す図である。
【図１１】発明の実施の形態３における第３の構造の平
面型表示装置の模式的な一部端面図である。
【図１２】発明の実施の形態３における第３の構造の平
面型表示装置の変形例の概念図である。
【図１３】発明の実施の形態３における第３の構造の平
面型表示装置の別の変形例の概念図である。
【図１４】発明の実施の形態３における第３の構造の平
面型表示装置の更に別の変形例の概念図である。
【図１５】発明の実施の形態４における第１の構造の平
面型表示装置の概念図である。
【図１６】発明の実施の形態４における第１の構造の平
面型表示装置の変形例の概念図である。
【図１７】発明の実施の形態４における第１の構造の平
面型表示装置の別の変形例の概念図である。
【図１８】発明の実施の形態５における第２の構造の平
面型表示装置の変形例の概念図である。
【図１９】発明の実施の形態５における第２の構造の平
面型表示装置の別の変形例の概念図である。
【図２０】発明の実施の形態６における第３の構造の平
面型表示装置の概念図である。
【図２１】放電が生じているときのアノード電流、カソ
ード電流の変化を模式的に示す図である。
【図２２】発明の実施の形態６における第３の構造の平
面型表示装置の変形例の概念図である。
【図２３】発明の実施の形態６における第３の構造の平
面型表示装置の別の変形例の概念図である。
【図２４】発明の実施の形態７の平面型表示装置の概念
図である。
【図２５】発明の実施の形態７の平面型表示装置の変形
例の概念図である。
【図２６】発明の実施の形態７の平面型表示装置の別の
変形例の概念図である。
【図２７】発明の実施の形態７の平面型表示装置の更に
別の変形例の概念図である。
【図２８】発明の実施の形態７の平面型表示装置におい
て、タイマーの有無によるアノード電極の電位及びアノ
ード電流の変化を模式的に示す図である。
【図２９】発明の実施の形態８の平面型表示装置の概念
図である。
【図３０】発明の実施の形態８の平面型表示装置の変形
例の概念図である。
【図３１】発明の実施の形態８の平面型表示装置の別の
変形例の概念図である。
【図３２】発明の実施の形態９の平面型表示装置の概念
図である。
【図３３】発明の実施の形態９の平面型表示装置におい
て、放電の発生に基づく各部位における電位の変化を模
式的に示す図である。
【図３４】発明の実施の形態９の平面型表示装置の変形
例の概念図である。
【図３５】発明の実施の形態９の平面型表示装置の別の
変形例の概念図である。
【図３６】スピント型電界放出素子から成る第１の構造
を有する電界放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図３７】図３６に引き続き、スピント型電界放出素子
から成る第１の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的な一部端面図である。
【図３８】第２パネル（アノードパネル）の製造方法の
一例を説明するための基板等の模式的な一部端面図であ
る。
【図３９】クラウン型電界放出素子から成る第１の構造
を有する電界放出素子の製造方法を説明するための支持
体等の模式的な一部端面図である。
【図４０】図３９に引き続き、クラウン型電界放出素子
から成る第１の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的な一部端面図である。
【図４１】図４０に引き続き、クラウン型電界放出素子
から成る第１の構造を有する電界放出素子の製造方法を
説明するための支持体等の模式的なな一部端面図、及
び、部分的な斜視図である。
【図４２】扁平型電界放出素子から成る第１の構造を有
する電界放出素子の製造方法を説明するための支持体等
の模式的な一部断面図である。
【図４３】扁平型電界放出素子から成る第１の構造を有
する電界放出素子の変形例の製造方法を説明するための
支持体等の模式的な一部断面図である。
【図４４】扁平型電界放出素子から成る第１の構造を有
する電界放出素子の別の変形例の製造方法を説明するた
めの支持体等の模式的な一部端面図である。
【図４５】図４４に引き続き、扁平型電界放出素子から
成る第１の構造を有する電界放出素子の別の変形例の製
造方法を説明するための支持体等の模式的な一部端面図
である。
【図４６】平面型電界放出素子から成る第２の構造を有
する電界放出素子の製造方法を説明するための支持体等
の模式的な一部断面図である。
【図４７】平面型電界放出素子から成る第２の構造を有
する電界放出素子の変形例の模式的な一部断面図であ
る。
【図４８】平面型電界放出素子から成る第２の構造を有
する電界放出素子の別の変形例の模式的な一部断面図で
ある。
【図４９】平面型電界放出素子から成る第２の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図、及び、部分的
な斜視図である。
【図５０】図４９に引き続き、平面型電界放出素子から
成る第２の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図、及び、部分的な斜視図である。
【図５１】図５０に引き続き、平面型電界放出素子から
成る第２の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図、及び、部分的な斜視図である。
【図５２】図５１に引き続き、平面型電界放出素子から
成る第２の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部断
面図である。
【図５３】平面型電界放出素子から成る第２の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部断面図である。
【図５４】平面型電界放出素子から成る第２の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図である。
【図５５】平面型電界放出素子から成る第２の構造を有
する電界放出素子の更に別の変形例の製造方法を説明す
るための支持体等の模式的な一部端面図である。
【図５６】図５５に引き続き、平面型電界放出素子から
成る第２の構造を有する電界放出素子の更に別の変形例
の製造方法を説明するための支持体等の模式的な一部端
面図である。
【図５７】エッジ型電界放出素子から成る第３の構造を
有する電界放出素子の模式的な一部断面図である。
【図５８】エッジ型電界放出素子から成る第３の構造を
有する電界放出素子の一例の製造方法を説明するための
支持体等の模式的な一部端面図である。
【図５９】図６２に示すスピント型電界放出素子を製造
するための、［スピント型電界放出素子：製造方法の変
形−１］を説明するための支持体等の模式的な一部端面
図である。
【図６０】図５９に引き続き、図６２に示すスピント型
電界放出素子を製造するための、［スピント型電界放出
素子：製造方法の変形−１］を説明するための支持体等
の模式的な一部端面図である。
【図６１】図６０に引き続き、図６２に示すスピント型
電界放出素子を製造するための、［スピント型電界放出
素子：製造方法の変形−１］を説明するための支持体等
の模式的な一部端面図である。
【図６２】［スピント型電界放出素子：製造方法の変形
−１］にて得られるスピント型電界放出素子の模式的な
一部端面図である。
【図６３】円錐形状の電子放出部が形成される機構を説
明するための図である。
【図６４】対レジスト選択比と、電子放出部の高さと形
状の関係を模式的に示す図である。
【図６５】［スピント型電界放出素子：製造方法の変形
−２］を説明するための支持体等の模式的な一部端面図
である。
【図６６】図６５に引き続き、［スピント型電界放出素
子：製造方法の変形−２］を説明するための支持体等の
模式的な一部端面図である。
【図６７】図６６に引き続き、［スピント型電界放出素
子：製造方法の変形−２］を説明するための支持体等の
模式的な一部端面図である。
【図６８】被エッチング物の表面プロファイルが一定時
間毎にどのように変化するかを示す図である。
【図６９】［スピント型電界放出素子：製造方法の変形
−３］を説明するための支持体等の模式的な一部端面図
である。
【図７０】図６９に引き続き、［スピント型電界放出素
子：製造方法の変形−３］を説明するための支持体等の
模式的な一部端面図である。
【図７１】［スピント型電界放出素子：製造方法の変形
−４］にて製造されるスピント型電界放出素子の模式的
な一部端面図である。
【図７２】［スピント型電界放出素子：製造方法の変形
−４］を説明するための支持体等の模式的な一部端面図
である。
【図７３】図７２に引き続き、［スピント型電界放出素
子：製造方法の変形−４］を説明するための支持体等の
模式的な一部端面図である。
【図７４】図７３に引き続き、［スピント型電界放出素
子：製造方法の変形−４］を説明するための支持体等の
模式的な一部端面図である。
【図７５】［スピント型電界放出素子：製造方法の変形
−５］を説明するための支持体等の模式的な一部端面図
である。
【図７６】図７５に引き続き、［スピント型電界放出素
子：製造方法の変形−５］を説明するための支持体等の
模式的な一部端面図である。
【図７７】［スピント型電界放出素子：製造方法の変形
−６］を説明するための支持体等の模式的な一部端面図
である。
【図７８】［平面型電界放出素子（その３）］の模式的
な一部端面図である。
【図７９】［平面型電界放出素子（その４）］の模式的
な一部端面図である。
【図８０】ゲート電極の有する複数の開口部を示す模式
的な平面図である。
【図８１】本発明の第３の態様に係る平面型表示装置に
おける電子放出部及びシールド部材の模式的な一部端面
図である。
【図８２】従来の冷陰極電界電子放出表示装置の代表的
な構成例を示す図である。
【図８３】第１パネル及び第２パネルの一部分の模式的
な分解斜視図である。
【図８４】従来の冷陰極電界電子放出表示装置における
問題点を説明するための図である。
【図８５】選択ゲート電極と選択カソード電極の電位を
模式的に示す図である。
【図８６】放電が生じたときの、選択ゲート電極におけ
る電位の変化を模式的に示す図である。
【符号の説明】
１０・・・第１パネル（カソードパネル）、１１・・・
支持体、１１Ａ・・・凹部、１２，１１２，２１２・・
・カソード電極、１１２Ａ・・・隆起部、１１２Ｂ・・
・凹部、１１２Ｃ・・・先端部、２１２Ａ・・・エッジ
部、１３，１３Ａ，１３Ｂ，１１３，３１３・・・絶縁
層、１４，１４Ａ，１４Ｂ，１１４，３１４・・・ゲー
ト電極、１５，１５Ａ，１５Ｂ，４４，３１５・・・開
口部、１６・・・電子放出部、１６Ａ，１６Ｂ，１６
Ｃ，１６Ｄ，１６Ｅ・・・電子放出電極、１７・・・剥
離層、１８・・・導電体層、２０・・・第２パネル（ア
ノードパネル）、２１・・・基板、２２，２２Ｒ，２２
Ｇ，２２Ｂ・・・蛍光体層、２３・・・ブラックマトリ
クス、２４・・・アノード電極、３１・・・第１の駆動
回路（ゲート電極駆動回路）、３２，３２Ａ，３２Ｂ，
３２Ｃ，３５，３５Ａ，３５Ｂ，３５Ｃ・・・電子放出
部遮断回路、３３，３６・・・共通線、３４・・・第２
の駆動回路（カソード電極駆動回路）、３７・・・アノ
ード電極駆動回路、３８，３８Ａ，３８Ｂ・・・アノー
ド電極遮断回路、４０・・・シールド部材、４１・・・
シールド部材印加手段、４２，４２Ａ，４２Ｂ，４２Ｃ
・・・シールド部材遮断回路、４３・・・第２の絶縁
層、６０・・・剥離層、６１・・・導電性組成物層、６
２・・・抵抗体層、６３・・・炭素薄膜選択成長領域、
６４・・・マスク層、６５・・・金属粒子、６６・・・
炭素薄膜、６７・・・レジスト層、６７Ａ・・・レジス
ト開口部、７０，１７０・・・球体、１７０Ａ・・・芯
材、１７０Ｂ・・・表面処理層、７１・・・組成物層、
７１Ａ・・・分散媒、７１Ｂ・・・カソード電極材料、
８０・・・密着層、８１・・・導電材料層、８１Ａ・・
・凹部、８１Ｂ・・・柱状部、８１Ｃ・・・拡大部、８
２・・・マスク材料層、８３・・・エッチング停止層、
８４・・・基部、８４Ａ・・・導電材料層、８５・・・
平坦化層、３１４Ａ・・・帯状材料層、３１６・・・突
起部、３１７・・・薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/04 Ｈ０１Ｊ 31/12 Ｃ 31/12 1/30 Ｆ Ｆターム(参考） 5C031 DD17 5C036 EF01 EF06 EF08 EG02 EG12 EG46 EH04 5C080 AA18 BB05 DD18 DD29 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】電子放出部を有する第１パネルと、電子照
    射面を有する第２パネルと、電子放出部を駆動するため
    の電子放出部駆動回路とを具備する平面型表示装置であ
    って、 電子放出部と電子照射面との間の放電を防止するため
    に、電子放出部と電子放出部駆動回路との間に電子放出
    部遮断回路が設けられていることを特徴とする平面型表
    示装置。
  2. 【請求項２】電子放出部遮断回路には第１の所定の電位
    （ＶPD1）が印加され、電子放出部遮断回路に接続され
    た電子放出部の部分の電位が電子放出部と電子照射面と
    の間に放電によって第２の所定の電位（ＶPD2）となっ
    たとき、第１の所定の電位と第２の所定の電位の電位差
    （ＶPD2−ＶPD1）に応じて電子放出部遮断回路が動作す
    ることを特徴とする請求項１に記載の平面型表示装置。
  3. 【請求項３】電子放出部駆動回路の破壊電圧をＶ
    COLAPSE、出力電圧の最大値をＶOUT-MAXとしたとき、｜
    ＶOUT-MAX−ＶPD1｜＜ＶCOLAPSEを満足することを特徴
    とする請求項２に記載の平面型表示装置。
  4. 【請求項４】ストライプ状のゲート電極と、 ストライプ状のゲート電極の延びる方向とは異なる方向
    に延びるストライプ状のカソード電極、とを有し、 電子放出部は、ストライプ状のゲート電極の射影像と、
    ストライプ状のカソード電極の射影像の重複する重複領
    域に位置しており、 電子放出部駆動回路は、ゲート電極に接続された第１の
    駆動回路と、カソード電極に接続された第２の駆動回路
    とから構成され、 第１の駆動回路は、電子放出部遮断回路を介してゲート
    電極に接続されていることを特徴とする請求項１に記載
    の平面型表示装置。
  5. 【請求項５】ストライプ状のゲート電極と、 ストライプ状のゲート電極の延びる方向とは異なる方向
    に延びるストライプ状のカソード電極、とを有し、 電子放出部は、ストライプ状のゲート電極の射影像と、
    ストライプ状のカソード電極の射影像の重複する重複領
    域に位置しており、 電子放出部駆動回路は、ゲート電極に接続された第１の
    駆動回路と、カソード電極に接続された第２の駆動回路
    とから構成され、 第２の駆動回路は、電子放出部遮断回路を介してカソー
    ド電極に接続されていることを特徴とする請求項１に記
    載の平面型表示装置。
  6. 【請求項６】電子放出部と電子照射面との間に放電が生
    じていない場合には、電子放出部遮断回路は不動作状態
    にあり、電子放出部と電子照射面との間に放電が生じた
    とき、電子放出部遮断回路が動作することを特徴とする
    請求項４又は請求項５に記載の平面型表示装置。
  7. 【請求項７】ストライプ状のゲート電極と、 ストライプ状のゲート電極の延びる方向とは異なる方向
    に延びるストライプ状のカソード電極、とを有し、 電子放出部は、ストライプ状のゲート電極の射影像と、
    ストライプ状のカソード電極の射影像の重複する重複領
    域に位置しており、 電子放出部駆動回路は、ゲート電極に接続された第１の
    駆動回路と、カソード電極に接続された第２の駆動回路
    とから構成され、 電子放出部遮断回路は、ゲート電極と第１の駆動回路と
    の間に設けられた第１の遮断回路と、カソード電極と第
    ２の駆動回路との間に設けられた第２の遮断回路とから
    構成されていることを特徴とする請求項１に記載の平面
    型表示装置。
  8. 【請求項８】電子放出部と電子照射面との間に放電が生
    じていない場合には、第１及び第２の遮断回路は不動作
    状態にあり、電子放出部と電子照射面との間に放電が生
    じたとき、第１の遮断回路が動作し、第１の遮断回路の
    動作に基づき第２の遮断回路が動作することを特徴とす
    る請求項７に記載の平面型表示装置。
  9. 【請求項９】第１パネルは複数の冷陰極電界電子放出素
    子を備え、 各冷陰極電界電子放出素子は、 （イ）支持体と、 （ロ）支持体上に設けられたカソード電極と、 （ハ）支持体及びカソード電極上に形成された絶縁層
    と、 （ニ）絶縁層上に設けられたゲート電極と、 （ホ）ゲート電極及び絶縁層を貫通する開口部と、 （ヘ）開口部の底部に位置するカソード電極の部分の上
    に設けられた電子放出電極、 から成り、 開口部の底部に露出した電子放出電極が電子放出部に相
    当することを特徴とする請求項４、請求項５及び請求項
    ７のいずれか１項に記載の平面型表示装置。
  10. 【請求項１０】第１パネルは複数の冷陰極電界電子放出
    素子を備え、 各冷陰極電界電子放出素子は、 （イ）支持体と、 （ロ）支持体上に設けられたカソード電極と、 （ハ）支持体及びカソード電極上に形成された絶縁層
    と、 （ニ）絶縁層上に設けられたゲート電極と、 （ホ）ゲート電極及び絶縁層を貫通し、底部にカソード
    電極が露出した開口部、 から成り、 開口部の底部に露出したカソード電極の部分が電子放出
    部に相当することを特徴とする請求項４、請求項５及び
    請求項７のいずれか１項に記載の平面型表示装置。
  11. 【請求項１１】第１パネルは複数の冷陰極電界電子放出
    素子を備え、 各冷陰極電界電子放出素子は、 （イ）支持体と、 （ロ）支持体の上方に設けられ、エッジ部を有するカソ
    ード電極と、 （ハ）少なくともカソード電極上に形成された絶縁層
    と、 （ニ）絶縁層上に設けられたゲート電極と、 （ホ）少なくともゲート電極及び絶縁層を貫通する開口
    部、 から成り、 開口部の底部若しくは側壁に露出したカソード電極のエ
    ッジ部が電子放出部に相当することを特徴とする請求項
    ４、請求項５及び請求項７のいずれか１項に記載の平面
    型表示装置。
  12. 【請求項１２】第２パネルは、基板、蛍光体層及びアノ
    ード電極から成ることを特徴とする請求項１に記載の平
    面型表示装置。
  13. 【請求項１３】アノード電極駆動回路を更に備え、 電子放出部と電子照射面との間の放電を防止するため
    に、アノード電極とアノード電極駆動回路との間にアノ
    ード電極遮断回路が設けられていることを特徴とする請
    求項１２に記載の平面型表示装置。
  14. 【請求項１４】電子放出部を有する第１パネルと、蛍光
    体層及びアノード電極から成る電子照射面を有する第２
    パネルと、アノード電極を駆動するためのアノード電極
    駆動回路とを具備する平面型表示装置であって、 電子放出部と電子照射面との間の放電を防止するため
    に、アノード電極とアノード電極駆動回路との間にアノ
    ード電極遮断回路が設けられていることを特徴とする平
    面型表示装置。
  15. 【請求項１５】電子放出部と電子照射面との間に放電が
    生じていない場合には、アノード電極遮断回路は不動作
    状態にあり、電子放出部と電子照射面との間に放電が生
    じたとき、アノード電極遮断回路が動作することを特徴
    とする請求項１４に記載の平面型表示装置。
  16. 【請求項１６】電子放出部と電子照射面との間の放電に
    起因してアノード電極とアノード電極駆動回路との間を
    流れる電流によりアノード電極遮断回路が動作すること
    を特徴とする請求項１４又は請求項１５に記載の平面型
    表示装置。
  17. 【請求項１７】電子放出部を有する第１パネルと、電子
    照射面を有する第２パネルと、電子放出部を駆動するた
    めの電子放出部駆動回路と、電子放出部と電子照射面と
    の間に配設されたシールド部材と、シールド部材に電圧
    を印加するためのシールド部材印加手段を具備する平面
    型表示装置であって、 シールド部材と電子照射面との間の放電を防止するため
    に、シールド部材とシールド部材印加手段との間にシー
    ルド部材遮断回路が設けられていることを特徴とする平
    面型表示装置。
  18. 【請求項１８】第２パネルは、基板、蛍光体層及びアノ
    ード電極から成ることを特徴とする請求項１７に記載の
    平面型表示装置。
  19. 【請求項１９】アノード電極駆動回路を更に備え、 シールド部材と電子照射面との間の放電を防止するため
    に、アノード電極とアノード電極駆動回路との間にアノ
    ード電極遮断回路が設けられていることを特徴とする請
    求項１７に記載の平面型表示装置。
JP2000332522A 2000-03-10 2000-10-31 平面型表示装置 Expired - Fee Related JP4670137B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000332522A JP4670137B2 (ja) 2000-03-10 2000-10-31 平面型表示装置
KR1020010012288A KR20010091953A (ko) 2000-03-10 2001-03-09 평면형 표시 장치
EP01400623A EP1132940A3 (en) 2000-03-10 2001-03-09 Flat-type display
US09/802,131 US6580223B2 (en) 2000-03-10 2001-03-09 Flat-type display
CN01117805A CN1313623A (zh) 2000-03-10 2001-03-10 平面型显示器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000067641 2000-03-10
JP2000175011 2000-06-12
JP2000-67641 2000-06-12
JP2000-175011 2000-06-12
JP2000332522A JP4670137B2 (ja) 2000-03-10 2000-10-31 平面型表示装置

Publications (3)

Publication Number Publication Date
JP2002169504A true JP2002169504A (ja) 2002-06-14
JP2002169504A5 JP2002169504A5 (ja) 2007-04-05
JP4670137B2 JP4670137B2 (ja) 2011-04-13

Family

ID=27342634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332522A Expired - Fee Related JP4670137B2 (ja) 2000-03-10 2000-10-31 平面型表示装置

Country Status (5)

Country Link
US (1) US6580223B2 (ja)
EP (1) EP1132940A3 (ja)
JP (1) JP4670137B2 (ja)
KR (1) KR20010091953A (ja)
CN (1) CN1313623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338823A (ja) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd 電子放出素子及びこれを利用した電子放出表示装置並びに電子放出素子の駆動方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002150922A (ja) * 2000-08-31 2002-05-24 Sony Corp 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
KR100444498B1 (ko) * 2001-09-21 2004-08-16 엘지전자 주식회사 하이브리드 일렉트로 루미네센스 패널
KR100796678B1 (ko) * 2001-09-28 2008-01-21 삼성에스디아이 주식회사 평면 표시 소자용 전자 방출원 조성물, 이를 이용한 평면 표시 소자용 전자 방출원의 제조방법 및 이를 포함하는 평면 표시 소자
US7854861B2 (en) * 2001-10-19 2010-12-21 Applied Nanotech Holdings, Inc. Well formation
US7235912B2 (en) * 2002-03-08 2007-06-26 Chien-Min Sung Diamond-like carbon thermoelectric conversion devices and methods for the use and manufacture thereof
US20070126312A1 (en) * 2002-03-08 2007-06-07 Chien-Min Sung DLC field emission with nano-diamond impregnated metals
US20080029145A1 (en) * 2002-03-08 2008-02-07 Chien-Min Sung Diamond-like carbon thermoelectric conversion devices and methods for the use and manufacture thereof
US7358658B2 (en) * 2002-03-08 2008-04-15 Chien-Min Sung Amorphous diamond materials and associated methods for the use and manufacture thereof
US7728506B2 (en) * 2002-03-20 2010-06-01 Copytele, Inc. Low voltage phosphor with film electron emitters display device
US7804236B2 (en) * 2002-03-20 2010-09-28 Copytele, Inc. Flat panel display incorporating control frame
US7723908B2 (en) 2002-03-20 2010-05-25 Copytele, Inc. Flat panel display incorporating a control frame
JP3636154B2 (ja) * 2002-03-27 2005-04-06 ソニー株式会社 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2003317606A (ja) * 2002-04-19 2003-11-07 Mitsubishi Pencil Co Ltd 電子銃用電極および電子銃
JP3937907B2 (ja) * 2002-05-01 2007-06-27 ソニー株式会社 冷陰極電界電子放出表示装置
JP4110912B2 (ja) * 2002-05-24 2008-07-02 ソニー株式会社 冷陰極電界電子放出表示装置
JP3954002B2 (ja) * 2002-12-24 2007-08-08 韓國電子通信研究院 電界放出ディスプレイ
JP4098121B2 (ja) * 2003-03-03 2008-06-11 株式会社日立製作所 平面型表示装置
JP2004362815A (ja) * 2003-06-02 2004-12-24 Hitachi Displays Ltd 画像表示装置
KR101182492B1 (ko) * 2003-07-22 2012-09-12 에레즈 할라미 전자 방출 소자
JP2005085666A (ja) * 2003-09-10 2005-03-31 Hitachi Displays Ltd フィールドエミッション表示装置
KR100568501B1 (ko) * 2003-12-10 2006-04-07 한국전자통신연구원 전계 방출 디스플레이
JP4115403B2 (ja) * 2004-02-18 2008-07-09 キヤノン株式会社 発光体基板及び画像表示装置
US20070267291A1 (en) * 2004-03-09 2007-11-22 Hall Clive E Electrochemical Sensor Comprising Diamond Particles
KR20050096479A (ko) * 2004-03-30 2005-10-06 삼성에스디아이 주식회사 전자 방출 소자 및 그 제조 방법
US7595796B2 (en) * 2004-04-23 2009-09-29 Hewlett-Packard Development Company, L.P. Optimizing lifetime of a display
US20050237473A1 (en) * 2004-04-27 2005-10-27 Stephenson Stanley W Coatable conductive layer
KR20050104643A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법
JP5410648B2 (ja) * 2004-08-26 2014-02-05 株式会社ピュアロンジャパン 表示パネルおよび該表示パネルに用いる発光ユニット
KR20060059617A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 스페이서를 구비하는 평판 표시장치 및 평판표시장치의스페이서를 고정하는 방법
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
KR20070011806A (ko) * 2005-07-21 2007-01-25 삼성에스디아이 주식회사 전계 방출형 백라이트 유니트 및 이를 구비한 평판디스플레이 장치
JP4287416B2 (ja) * 2005-08-03 2009-07-01 株式会社東芝 電子放出装置
TWI278249B (en) * 2005-08-10 2007-04-01 Ind Tech Res Inst Method for increasing the uniformity of a flat panel light source and the light source thereof
KR101107134B1 (ko) 2005-08-26 2012-01-31 삼성에스디아이 주식회사 전자 방출 소자, 전자 방출 디바이스 및 그 제조 방법
KR20070027988A (ko) * 2005-08-30 2007-03-12 삼성에스디아이 주식회사 전자 방출 표시 디바이스
KR100685845B1 (ko) * 2005-10-21 2007-02-22 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR20070044574A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스
EP1804310B1 (en) 2005-12-30 2016-10-19 Samsung Display Co., Ltd. Organic light emiting device and method of manufacturing the same
US7999372B2 (en) * 2006-01-25 2011-08-16 Samsung Mobile Display Co., Ltd. Organic light emitting display device and method of fabricating the same
KR101217553B1 (ko) * 2006-05-03 2013-01-02 삼성전자주식회사 전계방출소자의 구동 방법 및 이를 이용한 에이징 방법
KR100829748B1 (ko) * 2006-11-01 2008-05-15 삼성에스디아이 주식회사 리셋 동작을 수행하는 가스 여기 디스플레이 장치
KR20080075360A (ko) * 2007-02-12 2008-08-18 삼성에스디아이 주식회사 발광 장치 및 이를 이용한 표시장치
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
JP5373289B2 (ja) * 2008-01-10 2013-12-18 ソニー株式会社 平面型表示装置の処理方法
KR101646100B1 (ko) * 2008-12-02 2016-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
US9516713B2 (en) * 2011-01-25 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9385069B2 (en) * 2013-03-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure for FinFET
US11545612B2 (en) * 2019-05-03 2023-01-03 May Sun Technology Co., Ltd. Pseudo-piezoelectric D33 device and electronic device using the same
KR102472120B1 (ko) 2019-05-03 2022-11-28 메이 선 테크놀로지 씨오 엘티디 의사-압전 d33 진동 장치 및 이를 통합하는 디스플레이
CN116422126B (zh) * 2023-03-17 2024-04-05 深圳市元美环保科技有限公司 一种有机垃圾发酵处理后臭气净化设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668820A (ja) * 1992-08-19 1994-03-11 Sony Corp 平面表示装置
JPH07506456A (ja) * 1992-12-04 1995-07-13 ピクセル・アンテルナショナル・ソシエテ・アノニム 個々にダイポール保護されたマイクロドットを有するフラットスクリーン
JPH08273560A (ja) * 1995-03-30 1996-10-18 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JPH10269969A (ja) * 1997-03-21 1998-10-09 Canon Inc 画像形成装置
JPH10308189A (ja) * 1997-05-07 1998-11-17 Yamaha Corp 電界放出型ディスプレイ装置
JP2000214819A (ja) * 1999-01-22 2000-08-04 Canon Inc 画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028573A (en) * 1988-08-29 2000-02-22 Hitachi, Ltd. Driving method and apparatus for display device
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
US5627436A (en) * 1993-04-05 1997-05-06 Canon Kabushiki Kaisha Multi-electron beam source with a cut off circuit and image device using the same
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JPH10172762A (ja) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
US6195196B1 (en) * 1998-03-13 2001-02-27 Fuji Photo Film Co., Ltd. Array-type exposing device and flat type display incorporating light modulator and driving method thereof
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668820A (ja) * 1992-08-19 1994-03-11 Sony Corp 平面表示装置
JPH07506456A (ja) * 1992-12-04 1995-07-13 ピクセル・アンテルナショナル・ソシエテ・アノニム 個々にダイポール保護されたマイクロドットを有するフラットスクリーン
JPH08273560A (ja) * 1995-03-30 1996-10-18 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JPH10269969A (ja) * 1997-03-21 1998-10-09 Canon Inc 画像形成装置
JPH10308189A (ja) * 1997-05-07 1998-11-17 Yamaha Corp 電界放出型ディスプレイ装置
JP2000214819A (ja) * 1999-01-22 2000-08-04 Canon Inc 画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338823A (ja) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd 電子放出素子及びこれを利用した電子放出表示装置並びに電子放出素子の駆動方法

Also Published As

Publication number Publication date
KR20010091953A (ko) 2001-10-23
EP1132940A3 (en) 2004-01-02
EP1132940A2 (en) 2001-09-12
CN1313623A (zh) 2001-09-19
JP4670137B2 (ja) 2011-04-13
US6580223B2 (en) 2003-06-17
US20020011777A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JP2002169504A (ja) 平面型表示装置
US6819041B2 (en) Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display
JP2002265942A (ja) 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置
JP2002150922A (ja) 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2002270099A (ja) 平面型表示装置におけるノッキング処理方法、及び、平面型表示装置用基板におけるノッキング処理方法
KR20010051595A (ko) 게터, 평면형 표시장치 및 평면형 표시장치의 제조방법
JP2001256884A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2002175764A (ja) 表示用パネル及びこれを用いた表示装置
JP2002208346A (ja) 冷陰極電界電子放出素子の製造方法
JP4670154B2 (ja) 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置
JP2004285363A (ja) 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置
JP2003151456A (ja) 冷陰極電界電子放出表示装置用カソードパネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソードパネルの製造方法
JP2001043790A (ja) 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法
JP2002124199A (ja) 表示用パネル、表示装置、及び、それらの製造方法
JP2003086080A (ja) 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置
JP2002270087A (ja) 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
JP2002343254A (ja) 冷陰極電界電子放出表示装置のコンディショニング方法
JP2004307869A (ja) 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置
JP2003007234A (ja) 冷陰極電界電子放出表示装置用のアノードパネル及びその製造方法、冷陰極電界電子放出表示装置用のカソードパネル及びその製造方法、並びに、冷陰極電界電子放出表示装置およびその製造方法
JP2001345042A (ja) 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
JP2003197087A (ja) 冷陰極電界電子放出表示装置用カソードパネル及び冷陰極電界電子放出表示装置
JP4281844B2 (ja) 表示用パネル及びこれを用いた表示装置
JP2001332199A (ja) 表示用パネル、平面型表示装置、及び、平面型表示装置駆動方法
JP2003217468A (ja) 冷陰極電界電子放出表示装置用カソードパネル、及び、冷陰極電界電子放出表示装置
JP2002313264A (ja) 表示用パネル及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees