JPH0668820A - 平面表示装置 - Google Patents
平面表示装置Info
- Publication number
- JPH0668820A JPH0668820A JP4220399A JP22039992A JPH0668820A JP H0668820 A JPH0668820 A JP H0668820A JP 4220399 A JP4220399 A JP 4220399A JP 22039992 A JP22039992 A JP 22039992A JP H0668820 A JPH0668820 A JP H0668820A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- zener diode
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【目的】 ＦＥＤ等の平面表示装置において、誤操作や
パルスノイズによって生じるカソード素子への過電圧印
加を回避して素子のダメージを低減し、平面表示装置の
長寿命化をはかる。 【構成】 カソード電極７とゲート電極９との間にツェ
ナーダイオード２０を設け、このツェナーダイオード２
０のアノードをカソード電極７側、ツェナーダイオード
２０のカソードをゲート電極９側にそれぞれ接続して構
成する。
パルスノイズによって生じるカソード素子への過電圧印
加を回避して素子のダメージを低減し、平面表示装置の
長寿命化をはかる。 【構成】 カソード電極７とゲート電極９との間にツェ
ナーダイオード２０を設け、このツェナーダイオード２
０のアノードをカソード電極７側、ツェナーダイオード
２０のカソードをゲート電極９側にそれぞれ接続して構
成する。
Description
【０００１】
【産業上の利用分野】本発明は平面表示装置、特にその
電子放出源として電界放出型カソードを用いるいわゆる
ＦＥＤ（Field Emission Display）型構成の平面表示装
置に係わる。
電子放出源として電界放出型カソードを用いるいわゆる
ＦＥＤ（Field Emission Display）型構成の平面表示装
置に係わる。
【０００２】
【従来の技術】近年薄型の平面表示装置、即ちパネル型
表示装置として種々のものが提案されており、明るい画
像表示を行うものでは一般に蛍光面に電子ビームを衝撃
して発光させる陰極線管型構成がとられる。
表示装置として種々のものが提案されており、明るい画
像表示を行うものでは一般に蛍光面に電子ビームを衝撃
して発光させる陰極線管型構成がとられる。
【０００３】例えばフィールドエミッションディスプレ
イＦＥＤは、カソードの大きさが数μｍ以下程度とされ
た微小サイズのいわゆるスピント（Spindt）型の電界放
出型マイクロカソードを用いて電子を取り出し、これを
蛍光体に加速照射することによって発光表示させる平面
表示装置である。
イＦＥＤは、カソードの大きさが数μｍ以下程度とされ
た微小サイズのいわゆるスピント（Spindt）型の電界放
出型マイクロカソードを用いて電子を取り出し、これを
蛍光体に加速照射することによって発光表示させる平面
表示装置である。
【０００４】図７にその一例の分解斜視図を示すよう
に、この平面表示装置においては例えばＲ，Ｇ，Ｂ
（赤、青、緑）の三原色の各蛍光体素子が枡目状に配列
されて蛍光面１がＩＴＯ等の透明導電層（図示せず）等
を介して形成される光透過性の前面パネル２と、電界放
出型カソードを有する電極構体５が形成された背面パネ
ル３とが、シール材等により気密に封止されて、所定の
真空度に保持されて構成される。図示しないが各パネル
２及び３はその間隔を一定に保持するために所要の高さ
のスペーサを介して封止される。
に、この平面表示装置においては例えばＲ，Ｇ，Ｂ
（赤、青、緑）の三原色の各蛍光体素子が枡目状に配列
されて蛍光面１がＩＴＯ等の透明導電層（図示せず）等
を介して形成される光透過性の前面パネル２と、電界放
出型カソードを有する電極構体５が形成された背面パネ
ル３とが、シール材等により気密に封止されて、所定の
真空度に保持されて構成される。図示しないが各パネル
２及び３はその間隔を一定に保持するために所要の高さ
のスペーサを介して封止される。
【０００５】電極構体５としては、背面パネル３の内面
上に例えば図７においてｘ軸で示す方向に延長する帯状
のカソード電極７がストライプ状に平行配列され、これ
らカソード電極７上に絶縁層８を介してカソード電極７
の延長方向とほぼ直交するｙ軸方向に、同様に帯状のゲ
ート電極９がストライプ状に平行配列されて成る。
上に例えば図７においてｘ軸で示す方向に延長する帯状
のカソード電極７がストライプ状に平行配列され、これ
らカソード電極７上に絶縁層８を介してカソード電極７
の延長方向とほぼ直交するｙ軸方向に、同様に帯状のゲ
ート電極９がストライプ状に平行配列されて成る。
【０００６】そして各カソード電極７とゲート電極９と
の互いの交叉部１０に、蛍光面１におけるＲ，Ｇ，Ｂで
示す三原色の各蛍光体素子に対応するように所定の開口
幅ｗを有するカソードホール１１が例えば複数個穿設さ
れ、これらカソードホール１１内においてカソード電極
７上にそれぞれ例えば図８にその要部の略線的拡大斜視
図を示すように、円錐状の電界放出型カソード１２が被
着形成されて電極構体５が構成される。図８において、
図７に対応する部分には同一符号を付して重複説明を省
略する。
の互いの交叉部１０に、蛍光面１におけるＲ，Ｇ，Ｂで
示す三原色の各蛍光体素子に対応するように所定の開口
幅ｗを有するカソードホール１１が例えば複数個穿設さ
れ、これらカソードホール１１内においてカソード電極
７上にそれぞれ例えば図８にその要部の略線的拡大斜視
図を示すように、円錐状の電界放出型カソード１２が被
着形成されて電極構体５が構成される。図８において、
図７に対応する部分には同一符号を付して重複説明を省
略する。
【０００７】このような構成において、カソード電極７
とゲート電極９間、又はカソード電極７と蛍光面１側の
アノード電極との間に耐電圧以上の過剰な電圧が印加さ
れると電界放出型カソード素子が破壊され、装置全体の
寿命が短くなってしまう。従来は、素子に抵抗層を直列
接続的に設けるなどして過電流への対策はなされている
ものの、過電圧に対する保護対策は何ら考慮されておら
ず、入力信号の切換え時のインパルスノイズによる素子
の劣化が危惧されている。
とゲート電極９間、又はカソード電極７と蛍光面１側の
アノード電極との間に耐電圧以上の過剰な電圧が印加さ
れると電界放出型カソード素子が破壊され、装置全体の
寿命が短くなってしまう。従来は、素子に抵抗層を直列
接続的に設けるなどして過電流への対策はなされている
ものの、過電圧に対する保護対策は何ら考慮されておら
ず、入力信号の切換え時のインパルスノイズによる素子
の劣化が危惧されている。
【０００８】また、隣接する他のラインからのスパイク
ノイズによる逆印加電圧を低減するために、各ゲート電
極ライン間に整流ダイオードをそれぞれ設ける構成が特
開平４−２８１３７号公開公報に提案されているが、こ
の場合表示ライン自体で生じるスパイクノイズに対して
は何らの考慮もなされていない。
ノイズによる逆印加電圧を低減するために、各ゲート電
極ライン間に整流ダイオードをそれぞれ設ける構成が特
開平４−２８１３７号公開公報に提案されているが、こ
の場合表示ライン自体で生じるスパイクノイズに対して
は何らの考慮もなされていない。
【０００９】
【発明が解決しようとする課題】本発明は、ＦＥＤ等の
平面表示装置において、誤操作やパルスノイズによって
生じるカソード素子への過電圧印加を回避して素子のダ
メージを低減し、平面表示装置の長寿命化をはかる。
平面表示装置において、誤操作やパルスノイズによって
生じるカソード素子への過電圧印加を回避して素子のダ
メージを低減し、平面表示装置の長寿命化をはかる。
【００１０】
【課題を解決するための手段】本発明平面表示装置は、
その一例の略線的構成図を図１に示すように、カソード
電極７とゲート電極９との間にツェナーダイオード２０
を設け、このツェナーダイオード２０のアノードをカソ
ード電極７側、ツェナーダイオード２０のカソードをゲ
ート電極９側にそれぞれ接続して構成する。
その一例の略線的構成図を図１に示すように、カソード
電極７とゲート電極９との間にツェナーダイオード２０
を設け、このツェナーダイオード２０のアノードをカソ
ード電極７側、ツェナーダイオード２０のカソードをゲ
ート電極９側にそれぞれ接続して構成する。
【００１１】また本発明は、カソード電極７とアノード
電極１６との間にツェナーダイオード２１を設け、この
ツェナーダイオード２１のアノードをカソード電極７
側、ツェナーダイオード２１のカソードをアノード電極
１６側にそれぞれ接続して構成する。
電極１６との間にツェナーダイオード２１を設け、この
ツェナーダイオード２１のアノードをカソード電極７
側、ツェナーダイオード２１のカソードをアノード電極
１６側にそれぞれ接続して構成する。
【００１２】更にまた本発明は、上述の平面表示装置に
おいて、電子放出源として電界放出型カソード１２を用
いて構成する。
おいて、電子放出源として電界放出型カソード１２を用
いて構成する。
【００１３】また本発明は、上述の平面表示装置におい
て、電界放出型カソード１２とカソード電極７との間に
高抵抗層１５を形成して構成する。
て、電界放出型カソード１２とカソード電極７との間に
高抵抗層１５を形成して構成する。
【００１４】更に本発明は、この平面表示装置におい
て、高抵抗層１５をシリコンより構成する。
て、高抵抗層１５をシリコンより構成する。
【００１５】また更に本発明は、上述の平面表示装置に
おいて、高抵抗層１５の厚さを１〜１０００μｍとして
構成する。
おいて、高抵抗層１５の厚さを１〜１０００μｍとして
構成する。
【００１６】
【作用】上述したように、本発明においては平面表示装
置のカソード電極７とゲート電極９との間、またカソー
ド電極７とアノード電極１６との間にツェナーダイオー
ド２０、２１を組み込む構成とすることによって、確実
に電子放出源であるカソードに過剰な電圧が印加される
ことを回避でき、素子のダメージの低減をはかって平面
表示装置の寿命の長期化をはかることができた。
置のカソード電極７とゲート電極９との間、またカソー
ド電極７とアノード電極１６との間にツェナーダイオー
ド２０、２１を組み込む構成とすることによって、確実
に電子放出源であるカソードに過剰な電圧が印加される
ことを回避でき、素子のダメージの低減をはかって平面
表示装置の寿命の長期化をはかることができた。
【００１７】ツェナーダイオードは、その電圧電流特性
を図２に示すように、順方向に電圧を印加した場合は通
常のダイオードと同様な特性を示すが、逆方向に電圧を
印加するとある値に達するまでは電流が殆ど流れず、あ
る電圧即ちツェナー電圧で急に電流が流れ出すと共に、
ダイオードの両端の電圧が一定となる。図２においてＶ
ｔは立ち上がり電圧、Ｖｚはツェナー電圧をそれぞれ示
す。但しこれらの大きさの関係はＶｚ≫Ｖｔである。
を図２に示すように、順方向に電圧を印加した場合は通
常のダイオードと同様な特性を示すが、逆方向に電圧を
印加するとある値に達するまでは電流が殆ど流れず、あ
る電圧即ちツェナー電圧で急に電流が流れ出すと共に、
ダイオードの両端の電圧が一定となる。図２においてＶ
ｔは立ち上がり電圧、Ｖｚはツェナー電圧をそれぞれ示
す。但しこれらの大きさの関係はＶｚ≫Ｖｔである。
【００１８】このツェナーダイオードを平面表示装置等
に組み込んだ場合の使用方法としては、例えば図３に示
すように、ツェナー電圧以上の過電圧が印加されたとき
にツェナーダイオード２０に過電流が流れないように、
保護抵抗Ｒをツェナーダイオード２０のアノード側に接
続して構成する。そして入力側即ち図３において左側か
ら逆方向の電圧を印加すると、出力側即ち図３において
右側にツェナー電圧以下の電圧が出力される。即ち、入
力電圧Ｖｉｎがツェナー電圧Ｖｚ以下の場合はＶｏｕｔ
＝Ｖｉｎとなり、ＶｉｎがＶｚより大きくなるとＶｏｕ
ｔ＝Ｖｚとなって、出力電圧Ｖｏｕｔに制限を与えるこ
とになる。
に組み込んだ場合の使用方法としては、例えば図３に示
すように、ツェナー電圧以上の過電圧が印加されたとき
にツェナーダイオード２０に過電流が流れないように、
保護抵抗Ｒをツェナーダイオード２０のアノード側に接
続して構成する。そして入力側即ち図３において左側か
ら逆方向の電圧を印加すると、出力側即ち図３において
右側にツェナー電圧以下の電圧が出力される。即ち、入
力電圧Ｖｉｎがツェナー電圧Ｖｚ以下の場合はＶｏｕｔ
＝Ｖｉｎとなり、ＶｉｎがＶｚより大きくなるとＶｏｕ
ｔ＝Ｖｚとなって、出力電圧Ｖｏｕｔに制限を与えるこ
とになる。
【００１９】従って、このようなツェナーダイオードを
カソード電極−ゲート電極間、又はカソード電極−アノ
ード電極間に組み込むことによって、これらの間に過剰
な電圧が印加されることを回避できる。
カソード電極−ゲート電極間、又はカソード電極−アノ
ード電極間に組み込むことによって、これらの間に過剰
な電圧が印加されることを回避できる。
【００２０】また、電子放出源として電界放出型カソー
ド１２を用いる場合は、上述したようにツェナーダイオ
ードを組み込むことによってそのカソード１２のダメー
ジの低減をはかって長寿命化をはかることができると共
に、特にその作製にあたって通常の半導体プロセスによ
り簡単に形成することができる。
ド１２を用いる場合は、上述したようにツェナーダイオ
ードを組み込むことによってそのカソード１２のダメー
ジの低減をはかって長寿命化をはかることができると共
に、特にその作製にあたって通常の半導体プロセスによ
り簡単に形成することができる。
【００２１】また更に、この電界放出型カソード１２と
カソード電極７との間に高抵抗層１５を設けることによ
り、電圧制限と共に過電流が流れることをも回避でき
る。
カソード電極７との間に高抵抗層１５を設けることによ
り、電圧制限と共に過電流が流れることをも回避でき
る。
【００２２】またこのように高抵抗層１５を設ける場合
に、とくにその材料をシリコンとすることによって、そ
の厚さ等を適切に選定することによって１ｋΩ〜１０Ｍ
Ω程度の高範囲の抵抗値を用途に応じて精度よく形成す
ることができる。
に、とくにその材料をシリコンとすることによって、そ
の厚さ等を適切に選定することによって１ｋΩ〜１０Ｍ
Ω程度の高範囲の抵抗値を用途に応じて精度よく形成す
ることができる。
【００２３】また高抵抗層１５の厚さを１〜１０００μ
ｍとして構成することにより、同様にその抵抗値を精度
良く形成することができる。
ｍとして構成することにより、同様にその抵抗値を精度
良く形成することができる。
【００２４】
【実施例】この例においては、電界による電子放出を利
用したＦＥＤに本発明を適用した場合を示す。このＦＥ
Ｄの構成は前述の図７及び図８において説明したよう
に、例えばＲ，Ｇ，Ｂ（赤、青、緑）の三原色の各蛍光
体素子が枡目状に配列されて蛍光面１がＩＴＯ等の透明
導電層より成るアノード電極（図示せず）を介して形成
される光透過性のガラス等より成る前面パネル２と、電
界放出型カソードを有する電極構体５が形成されたガラ
ス、ＳｉＯ2 等より成る背面パネル３とが、シール材等
により気密に封止されて、超高真空に保持されて構成さ
れる。図示しないが各パネル２及び３はその間隔を一定
に保持するために所要の高さのスペーサを介して封止さ
れる。
用したＦＥＤに本発明を適用した場合を示す。このＦＥ
Ｄの構成は前述の図７及び図８において説明したよう
に、例えばＲ，Ｇ，Ｂ（赤、青、緑）の三原色の各蛍光
体素子が枡目状に配列されて蛍光面１がＩＴＯ等の透明
導電層より成るアノード電極（図示せず）を介して形成
される光透過性のガラス等より成る前面パネル２と、電
界放出型カソードを有する電極構体５が形成されたガラ
ス、ＳｉＯ2 等より成る背面パネル３とが、シール材等
により気密に封止されて、超高真空に保持されて構成さ
れる。図示しないが各パネル２及び３はその間隔を一定
に保持するために所要の高さのスペーサを介して封止さ
れる。
【００２５】電極構体５としては、背面パネル３の内面
上に例えば図７においてｘ軸で示す方向に延長する帯状
のＣｒ等の良導電性材料より成るカソード電極７がスト
ライプ状に平行配列され、これらカソード電極７上にそ
の延長方向とほぼ直交するｙ軸方向に、同様に帯状のＣ
ｒ等より成るゲート電極９がストライプ状に平行配列さ
れて成る。
上に例えば図７においてｘ軸で示す方向に延長する帯状
のＣｒ等の良導電性材料より成るカソード電極７がスト
ライプ状に平行配列され、これらカソード電極７上にそ
の延長方向とほぼ直交するｙ軸方向に、同様に帯状のＣ
ｒ等より成るゲート電極９がストライプ状に平行配列さ
れて成る。
【００２６】そして各カソード電極７とゲート電極９と
の互いの交叉部１０に、蛍光面１におけるＲ，Ｇ，Ｂで
示す三原色の各蛍光体素子に対応するように所定の開口
幅ｗを有するカソードホール１１が等間隔に複数個穿設
され、これらカソードホール１１内においてカソード電
極７上にそれぞれ例えば図８に示すように、Ｍｏ等の金
属から成る円錐状の電界放出型カソード１２が被着形成
されて電極構体５が構成される。
の互いの交叉部１０に、蛍光面１におけるＲ，Ｇ，Ｂで
示す三原色の各蛍光体素子に対応するように所定の開口
幅ｗを有するカソードホール１１が等間隔に複数個穿設
され、これらカソードホール１１内においてカソード電
極７上にそれぞれ例えば図８に示すように、Ｍｏ等の金
属から成る円錐状の電界放出型カソード１２が被着形成
されて電極構体５が構成される。
【００２７】このような構成において、カソード電極７
の電位をＶｋ、ゲート電極９の電位をＶｇ、蛍光面のア
ノード電極１６の電位をＶａとすると、Ｖａ＞Ｖｇ＞Ｖ
ｋとなるように適切な電圧を印加することによって、電
子を放出させ、蛍光面の蛍光体を発光させる。蛍光面上
の発光位置は、直交に交叉するゲート電極とカソード電
極とを順次選択する等して信号に対応した表示を行うこ
とができる。
の電位をＶｋ、ゲート電極９の電位をＶｇ、蛍光面のア
ノード電極１６の電位をＶａとすると、Ｖａ＞Ｖｇ＞Ｖ
ｋとなるように適切な電圧を印加することによって、電
子を放出させ、蛍光面の蛍光体を発光させる。蛍光面上
の発光位置は、直交に交叉するゲート電極とカソード電
極とを順次選択する等して信号に対応した表示を行うこ
とができる。
【００２８】そして特に本発明においては、図１に示す
ように、このカソード電極７とゲート電極９の間、即ち
図７及び図８において絶縁層８を設けた位置に、ツェナ
ーダイオード２０をそのアノードをカソード電極７側、
カソードをゲート電極９側にそれぞれ接続するように設
け、更に電界放出型カソード１２とカソード電極７との
間に保護用の高抵抗層１５を設ける。この場合、電界放
出型カソード１２とゲート電極９との間に並列にツェナ
ーダイオード２０が接続された構成となり、上述したよ
うにカソード電極７とゲート電極９との間の電圧がツェ
ナー電圧Ｖｚ以下に制限されることとなり、ここにおけ
る過電圧制御を行うことができる。
ように、このカソード電極７とゲート電極９の間、即ち
図７及び図８において絶縁層８を設けた位置に、ツェナ
ーダイオード２０をそのアノードをカソード電極７側、
カソードをゲート電極９側にそれぞれ接続するように設
け、更に電界放出型カソード１２とカソード電極７との
間に保護用の高抵抗層１５を設ける。この場合、電界放
出型カソード１２とゲート電極９との間に並列にツェナ
ーダイオード２０が接続された構成となり、上述したよ
うにカソード電極７とゲート電極９との間の電圧がツェ
ナー電圧Ｖｚ以下に制限されることとなり、ここにおけ
る過電圧制御を行うことができる。
【００２９】また更にこの場合、カソード電極７とアノ
ード電極１６との間にツェナーダイオード２１を設ける
構成とする。このように、カソード電極７−ゲート電極
９間及びカソード電極７−アノード電極１６間との両方
にツェナーダイオードを設ける構成とすることによっ
て、それぞれ各電極間の過電圧印加を抑制できると共
に、アノード電極１６を表示に合わせて切り換えた場合
に生じるスパイク電圧によるカソードの損傷をも回避す
ることができ、より平面表示装置の長寿命化をはかるこ
とができる。
ード電極１６との間にツェナーダイオード２１を設ける
構成とする。このように、カソード電極７−ゲート電極
９間及びカソード電極７−アノード電極１６間との両方
にツェナーダイオードを設ける構成とすることによっ
て、それぞれ各電極間の過電圧印加を抑制できると共
に、アノード電極１６を表示に合わせて切り換えた場合
に生じるスパイク電圧によるカソードの損傷をも回避す
ることができ、より平面表示装置の長寿命化をはかるこ
とができる。
【００３０】また、逆電圧を印加した場合は各ツェナー
ダイオード２０、２１に対しては順方向電圧となるの
で、ツェナー電圧Ｖｚに比し極めて低いダイオードの立
ち上がり電圧Ｖｔによってカソード電極−ゲート電極
間、カソード電極−アノード電極間の電圧が制限される
こととなる。従って、このような構成とすることによ
り、図４にその電圧制限の様子を模式的に示すように、
電圧印加している表示ライン自体のスパイクノイズｓを
それぞれ、順方向電極ではＶｚ以下、逆方向ではＶｔ以
下に制限することができる。
ダイオード２０、２１に対しては順方向電圧となるの
で、ツェナー電圧Ｖｚに比し極めて低いダイオードの立
ち上がり電圧Ｖｔによってカソード電極−ゲート電極
間、カソード電極−アノード電極間の電圧が制限される
こととなる。従って、このような構成とすることによ
り、図４にその電圧制限の様子を模式的に示すように、
電圧印加している表示ライン自体のスパイクノイズｓを
それぞれ、順方向電極ではＶｚ以下、逆方向ではＶｔ以
下に制限することができる。
【００３１】図５にカソード電極７とゲート電極９との
間にツェナーダイオードを半導体プロセスを適用して設
けた場合の具体的構成図を示す。この場合においてもカ
ソード電極７と電界放出型カソード１２、ツェナーダイ
オード２０との間に高抵抗層１５が設けられた場合で、
ツェナーダイオード２０としては、図７及び図８におい
て絶縁層８を形成した位置に、例えばｐ型半導体層１
７、真性の半導体層１８及びｎ型半導体１９が順次積層
されて構成される。
間にツェナーダイオードを半導体プロセスを適用して設
けた場合の具体的構成図を示す。この場合においてもカ
ソード電極７と電界放出型カソード１２、ツェナーダイ
オード２０との間に高抵抗層１５が設けられた場合で、
ツェナーダイオード２０としては、図７及び図８におい
て絶縁層８を形成した位置に、例えばｐ型半導体層１
７、真性の半導体層１８及びｎ型半導体１９が順次積層
されて構成される。
【００３２】この高抵抗層１５は、例えばシリコンより
成り、その厚さを１〜１０００μｍとすることによっ
て、抵抗値を１ｋΩ〜１０ＭΩの範囲で適切に選定する
ことができる。
成り、その厚さを１〜１０００μｍとすることによっ
て、抵抗値を１ｋΩ〜１０ＭΩの範囲で適切に選定する
ことができる。
【００３３】更に、上述のツェナーダイオード２０を構
成する各半導体層としてはシリコンを用いることができ
る。ｎ型のＳｉ拡散型ダイオードの比抵抗とツェナー電
圧との関係を図６に示す。図６において実線ａは接合の
深さが６．０×１０-3ｃｍの場合、実線ｂは４．５×１
０-3ｃｍ、破線ｃは３．０×１０-3ｃｍ、一点鎖線ｄは
１．５×１０-3ｃｍの場合をそれぞれ示す。この結果か
らわかるように、ツェナー電圧Ｖｚが所望の値となるよ
うに、そのｎ型拡散層の接合深さを選定することによっ
て、適切な電圧制限を行うことができる。即ちこの場
合、比抵抗を０．００２Ω・ｃｍ〜１０Ω・ｃｍとし、
接合深さを０．００１〜０．００６ｃｍとして上述のツ
ェナーダイオードを構成することにより、ツェナー電圧
を５Ｖ〜２００Ｖとすることができる。
成する各半導体層としてはシリコンを用いることができ
る。ｎ型のＳｉ拡散型ダイオードの比抵抗とツェナー電
圧との関係を図６に示す。図６において実線ａは接合の
深さが６．０×１０-3ｃｍの場合、実線ｂは４．５×１
０-3ｃｍ、破線ｃは３．０×１０-3ｃｍ、一点鎖線ｄは
１．５×１０-3ｃｍの場合をそれぞれ示す。この結果か
らわかるように、ツェナー電圧Ｖｚが所望の値となるよ
うに、そのｎ型拡散層の接合深さを選定することによっ
て、適切な電圧制限を行うことができる。即ちこの場
合、比抵抗を０．００２Ω・ｃｍ〜１０Ω・ｃｍとし、
接合深さを０．００１〜０．００６ｃｍとして上述のツ
ェナーダイオードを構成することにより、ツェナー電圧
を５Ｖ〜２００Ｖとすることができる。
【００３４】尚、上述の例においては本発明をＦＥＤに
適用した場合を示すが、本発明はその他種々の平面表示
装置に適用することができ、またツェナーダイオードを
各電界放出型カソード毎に設けることなく、各画素毎、
各ライン毎に設ける構成とすることもできるなど、各種
変形変更をなし得ることはいうまでもない。
適用した場合を示すが、本発明はその他種々の平面表示
装置に適用することができ、またツェナーダイオードを
各電界放出型カソード毎に設けることなく、各画素毎、
各ライン毎に設ける構成とすることもできるなど、各種
変形変更をなし得ることはいうまでもない。
【００３５】
【発明の効果】上述したように、本発明においては平面
表示装置のカソード電極７とゲート電極９との間、また
カソード電極７とアノード電極１６との間にツェナーダ
イオード２０、２１を組み込む構成とすることによっ
て、確実に電子放出源であるカソードに過剰な電圧が印
加されることを回避でき、また、逆電圧印加をも抑制す
ることができて、素子のダメージの低減をはかって平面
表示装置の寿命の長期化をはかることができる。
表示装置のカソード電極７とゲート電極９との間、また
カソード電極７とアノード電極１６との間にツェナーダ
イオード２０、２１を組み込む構成とすることによっ
て、確実に電子放出源であるカソードに過剰な電圧が印
加されることを回避でき、また、逆電圧印加をも抑制す
ることができて、素子のダメージの低減をはかって平面
表示装置の寿命の長期化をはかることができる。
【００３６】また、電子放出源として電界放出型カソー
ド１２を用いる場合は、その作製にあたって通常の半導
体プロセスにより簡単に形成することができる。
ド１２を用いる場合は、その作製にあたって通常の半導
体プロセスにより簡単に形成することができる。
【００３７】また更に、この電界放出型カソード１２と
カソード電極７との間に高抵抗層１５を設けることによ
り、電圧制限と共に過電流が流れることをも回避でき
る。
カソード電極７との間に高抵抗層１５を設けることによ
り、電圧制限と共に過電流が流れることをも回避でき
る。
【００３８】またこのように高抵抗層１５を設ける場合
に、とくにその材料をシリコンとすることによって、そ
の厚さ等を適切に選定することによって１ｋΩ〜１０Ｍ
Ω程度の高範囲の抵抗値を用途に応じて精度よく形成す
ることができる。
に、とくにその材料をシリコンとすることによって、そ
の厚さ等を適切に選定することによって１ｋΩ〜１０Ｍ
Ω程度の高範囲の抵抗値を用途に応じて精度よく形成す
ることができる。
【００３９】また高抵抗層１５の厚さを１〜１０００μ
ｍとして構成することにより、同様にその抵抗値を精度
良く形成することができる。
ｍとして構成することにより、同様にその抵抗値を精度
良く形成することができる。
【図１】本発明平面表示装置の一例の要部の略線的構成
図である。
図である。
【図２】ツェナーダイオードの電圧電流特性を示す図で
ある。
ある。
【図３】ツェナーダイオードの説明図である。
【図４】電極間電圧制限の模式図である。
【図５】平面表示装置の他の例の要部の略線的構成図で
ある。
ある。
【図６】ｎ型Ｓｉ拡散型ダイオードの比抵抗−ツェナー
電圧特性を示す図である。
電圧特性を示す図である。
【図７】平面表示装置の一例の分解斜視図である。
【図８】電界放出型カソードの一例の略線的拡大斜視図
である。
である。
１ 蛍光面 ２ 前面パネル ３ 背面パネル ５ 電極構体 ７ カソード電極 ９ ゲート電極 １２ 電界放出型カソード １５ 高抵抗層 １６ アノード電極 ２０ ツェナーダイオード ２１ ツェナーダイオード
Claims (6)
- 【請求項１】 カソード電極とゲート電極との間にツェ
ナーダイオードが設けられ、上記ツェナーダイオードの
アノードが上記カソード電極側、上記ツェナーダイオー
ドのカソードが上記ゲート電極側にそれぞれ接続されて
成ることを特徴とする平面表示装置。 - 【請求項２】 カソード電極とアノード電極との間にツ
ェナーダイオードが設けられ、上記ツェナーダイオード
のアノードが上記カソード電極側、上記ツェナーダイオ
ードのカソードがアノード電極側にそれぞれ接続されて
成ることを特徴とする平面表示装置。 - 【請求項３】 電子放出源として電界放出型カソードが
用いられることを特徴とする上記請求項１又は請求項２
に記載の平面表示装置。 - 【請求項４】 上記電界放出型カソードと上記カソード
電極との間に高抵抗層が設けられて成ることを特徴とす
る上記請求項３に記載の平面表示装置。 - 【請求項５】 上記高抵抗層がシリコンより成ることを
特徴とする上記請求項４に記載の平面表示装置。 - 【請求項６】 上記高抵抗層の厚さが１〜１０００μｍ
とされることを特徴とする上記請求項４に記載の平面表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220399A JPH0668820A (ja) | 1992-08-19 | 1992-08-19 | 平面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220399A JPH0668820A (ja) | 1992-08-19 | 1992-08-19 | 平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668820A true JPH0668820A (ja) | 1994-03-11 |
Family
ID=16750511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4220399A Pending JPH0668820A (ja) | 1992-08-19 | 1992-08-19 | 平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169504A (ja) * | 2000-03-10 | 2002-06-14 | Sony Corp | 平面型表示装置 |
-
1992
- 1992-08-19 JP JP4220399A patent/JPH0668820A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169504A (ja) * | 2000-03-10 | 2002-06-14 | Sony Corp | 平面型表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162704A (en) | Field emission cathode | |
| JP2634295B2 (ja) | 電子放出素子 | |
| KR970005760B1 (ko) | 마이크로포인트 방출 음극을 가진 전자원과 상기 전자원을 이용한 필드 방출로 여기되는 음극루미네센스에 의한 디스플레이 수단 | |
| JPH0728414A (ja) | 電子ルミネッセンス表示システム | |
| EP0217003B1 (en) | Fluorescent display tube | |
| US6060841A (en) | Field emission element | |
| JPH0594787A (ja) | 平形蛍光表示装置 | |
| JPH08265674A (ja) | マイクロチップフラットディスプレイスクリーンにおけるアドレス指定装置 | |
| EP1329927A1 (en) | Cold-cathode electron source and field-emission display | |
| JP2768238B2 (ja) | 電界放出形蛍光表示装置及びその駆動方法 | |
| JPH0668820A (ja) | 平面表示装置 | |
| US5172028A (en) | Fluorescent display device | |
| JPH08329867A (ja) | フラットディスプレイスクリーンのアノード | |
| KR100319453B1 (ko) | 2극형 전계 에미터를 가진 전계 방출 디스플레이 | |
| US5764204A (en) | Two-gate flat display screen | |
| JP3189789B2 (ja) | 平面集束電極付電界放出カソード | |
| US6495965B1 (en) | Cold cathode electronic device | |
| US20060220576A1 (en) | Method of improving uniformity of brightness between pixels in electron emission panel | |
| US6542136B1 (en) | Means for reducing crosstalk in a field emission display and structure therefor | |
| JPS598940B2 (ja) | 気体放電表示パネル | |
| JP2001202059A (ja) | 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置 | |
| KR20070041983A (ko) | 전자 방출 표시 디바이스 | |
| WO2006064688A1 (ja) | 画像表示装置 | |
| JPH06208341A (ja) | 画像表示装置 | |
| JPH05283006A (ja) | 輝度調整方法および輝度むら検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A02 |